DE3400691C2 - - Google Patents
Info
- Publication number
- DE3400691C2 DE3400691C2 DE3400691A DE3400691A DE3400691C2 DE 3400691 C2 DE3400691 C2 DE 3400691C2 DE 3400691 A DE3400691 A DE 3400691A DE 3400691 A DE3400691 A DE 3400691A DE 3400691 C2 DE3400691 C2 DE 3400691C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- circuit
- circuit arrangement
- duration
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/40—Monitoring; Testing of relay systems
- H04B17/407—Monitoring; Testing of relay systems without selective localization
- H04B17/408—Monitoring; Testing of relay systems without selective localization using successive loop-backs
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung nach dem
Oberbegriff des Patentanspruchs 1.
Eine derartige Schaltungsanordnung ist bekannt aus der
DE-AS 28 42 667. Solche Schaltungsanordnungen befinden
sich in Zwischenregeneratoren von digitalen Nachrichten
übertragungssystemen, bei denen ein adressenfreies Fehler
ortungsverfahren angewendet wird. Sie dient dazu, ein von
der Endstelle an alle Zwischenregeneratoren ausgesendetes
Fehlerortungssignal mit hinreichender Sicherheit zu er
kennen und ein die Erkennung anzeigendes Steuersignal zu
erzeugen, das im Zwischenregenerator bestimmte Schaltzu
stände zur Fehlerortung auslöst.
Die bekannte Schaltungsanordnung ist für ein Kennungs
signal ausgelegt, bei dem periodisch Abschnitte wieder
kehren, die eine erhöhte Anzahl von Einsbits oder Nullbits
enthalten.
Das digitale Empfangssignal, das darauf zu überprüfen ist,
ob es ein Kennungssignal enthält, wird gleichgerichtet
und einem Schwingkreis zugeführt, der auf die Periodizi
tät der Abschnitte des Kennungssignals abgestimmt ist.
Der Schwingkreis liefert eine deutliche Ausgangsspannung,
wenn das digitale Eingangssignal diese Periodizität auf
weist und wirkt daher als Frequenzdiskriminator für das
Eingangssignal.
Dabei muß der Schwingkreis erhebliche Anforderungen an
Güte und Konstanz erfüllen, weil allein aufgrund seiner
Frequenzabstimmung das Kennungssignal erkannt werden soll.
Aus "telcom report" 4, (1983), Heft 1, Seiten 37 bis 42,
ist ein digitales Nachrichtenübertragungssystem bekannt,
bei dem das Kennungssignal wie beim eingangs genannten
System periodisch wiederkehrende Abschnitte enthält, deren
Bitmuster jedoch eine Folge von gleichen Bits mit vorge
gebener Anzahl ist, nämlich eine Folge von neun Nullbits.
Eine Schaltungsanordnung zum Erkennen solcher Kennungs
signale ist dort nicht gezeigt.
Es ist die Aufgabe der Erfindung, eine Schaltungsanordnung
für ein solches Kennungssignal anzugeben, die von der erst
genannten Schaltungsanordnung ausgeht, jedoch bei ver
gleichsweise geringem Aufwand für den Schwingkreis die Er
kennung mit großer Sicherheit gestattet.
Die Aufgabe wird wie im Patentanspruch 1 angegeben gelöst.
Weiterbildungen sind den Unteransprüchen entnehmbar.
Zeitdiskriminatoren als solche sind bekannt. Beispielhaft wird hier
auf die Patentschrift DE-AS 29 29 079 verwiesen.
Ein wesentlicher Vorteil der erfindungsgemäßen Schaltungs
anordnung liegt darin, daß sie die wegen der Fernspeisung
bestehenden strengen Forderungen nach geringem Leistungs
verbrauch erfüllt, wogegen übliche digitale Schaltungen
zum Vergleich des digitalen Empfangssignals mit dem vorge
gebenen Bitmuster, die sich prinzipiell anbieten würden, einen
zu hohen Leistungsverbrauch hätten.
Die Weiterbildung gemäß dem Anspruch 2, ergibt den Vorteil,
daß zusätzlich zur reinen Feststellung, ob ein Kennungs
signal vorliegt oder nicht, die Unterscheidung ver
schiedener Kennungssignale, die sich durch die Dauer der
periodisch wiederkehrenden Abschnitte unterscheiden,
möglich ist.
Die Weiterbildung nach Anspruch 3 bedeutet, daß die Im
pulse, wenn sie mit der vorgegebenen Periode wiederkehren,
vom Frequenzdiskriminator in eine der Impulsdauer propor
tionale Spannung umgesetzt werden, so daß die verschiedenen
Kennungssignale durch einfachen Vergleich der Ausgangs
spannung mit Bezugsspannungen voneinander unterschieden
werden können.
Die Erfindung wird nun anhand der Zeichnungen beispiels
weise näher erläutert.
Es zeigt
Fig. 1 ein Blockschaltbild der erfindungsgemäßen Schal
tungsanordnung, und
Fig. 2 einen Stromlaufplan als Ausführungsbeispiel der
Erfindung.
Die nachfolgend beschriebene Schaltungsanordnung ist in
der Lage, nicht nur ein, sondern mehrere Kennungssignale
zu erkennen und zu unterscheiden.
Jedes der Kennungssignale besteht aus einem verwürfelten
Digitalsignal, in das periodisch wiederkehrende Abschnitte
eingefügt sind, die durch eine Reihe von aufeinander
folgenden gleichen Bits markiert sind und deren Dauer für
das Kennungssignal charakteristisch ist. Die Kennungs
signale haben eine Bitfolgefrequenz von 34 Mbit/s und
eine Wiederholfrequenz der periodisch wiederkehrenden
Abschnitte von 22,5 kHz.
Ein erstes Kennungssignal enthält in den periodisch wieder
kehrenden Abschnitten neun aufeinanderfolgende Nullbits,
und ein zweites Kennungssignal enthält in den periodisch
wiederkehrenden Abschnitten eine solche Anzahl von Null
bits, daß die Abschnitte eine Dauer von 3 bis 10 µs haben,
d. h. bei der angegebenen Bitfolgefrequenz etwa 102 bis
340 Nullbits.
Im Blockschaltbild nach Fig. 1 gelangt das digitale Ein
gangssignal, das im Hinblick auf das Vorliegen eines
Kennungssignals überprüft werden soll, auf den Eingang
eines Zeitdiskriminators 1. Dieser Zeitdiskriminator
spricht auf jede Serie von aufeinanderfolgenden Nullbits
an, die lang genug ist, um für einen Abschnitt eines
Kennungssignals charakteristisch zu sein. Da im normalen
Eingangssignal wegen der Verwürfelung keine Nullfolgen mit
mehr als fünf Nullbits vorkommen und da die Abschnitte des
ersten Kennungssignals durch neun aufeinanderfolgende Null
bits gekennzeichnet sind, ist der Zeitdiskriminator so
eingestellt, daß er bei acht aufeinanderfolgend empfange
nen Nullbits einen Ausgangsimpuls an einen nachge
schalteten Frequenzdiskriminator 2 abgibt.
Der Frequenzdiskriminator 2, der im wesentlichen aus
einem Parallelschwingkreis besteht, spricht auf solche
Eingangsimpulse dann an, wenn sie sich mit der für Ken
nungssignale vorgegebenen Periode wiederholen. In diesem
Falle steigt seine Ausgangsspannung schnell an und über
schreitet die Schwelle eines nachgeschalteten Komparators
3, der daraufhin ein die erfolgreiche Erkennung des Ken
nungssignals anzeigendes Steuersignal an seinem Ausgang
abgibt.
Soweit bisher beschrieben, bedeutet die Erfindung dadurch
eine Verbesserung gegenüber dem Stand der Technik, daß
das Kennungssignal nicht allein aufgrund der Periodizi
tät irgendwelcher Abschnitte identifiziert wird, sondern
daß zunächst im Zeitdiskriminator festgestellt wird, ob
überhaupt welche Abschnitte vorliegen, die für Abschnitte
eines Kennungssignals charakteristisch sind. In anderen
Worten: Der Zeitdiskriminator bewirkt eine Vorselektion,
so daß an die Selektivität des Frequenzdiskriminators
nicht so hohe Ansprüche gestellt zu werden brauchen.
Gemäß einer Weiterbildung der Erfindung stellt der Zeit
diskriminator nicht nur fest, ob ein für ein Kennungs
signal charakteristischer Abschnitt im Empfangssignal vor
liegt, sondern auch, ob ein als solcher erkannter Ab
schnitt für das erste oder das zweite Kennungssignal
charakteristisch ist. Dies geschieht dadurch, daß er
den erzeugten Impuls, der, wie oben erwähnt, bei acht auf
einanderfolgend empfangenen Nullbits beginnt, mit den
letzten dieser Reihe von aufeinanderfolgend empfange
nen Nullbits beendet.
Somit hat ein Ausgangsimpuls des Zeitdiskriminators 1 im
Falle eines für das erste Kennungssignal charakteris
tischen Abschnitts eine Dauer von 3 bis 10 µs minus der
Dauer von 7 Bits.
Die Information darüber, auf welches der Kennungssignale
ein vom Zeitdiskriminator an den Frequenzdiskriminator
abgegebener Impuls hindeutet, ist also in der Impuls
dauer enthalten.
Da die durch Impulse mit der vorgegebenen Wiederhol
frequenz (22,5 kHz) bewirkte Ausgangsspannung des Fre
quenzdiskriminators bei Impulsen mit längerer Dauer
größer ist als bei Impulsen mit kürzerer Dauer, bewirkt
der Frequenzdiskriminator eine Impulsdauer-Amplituden-
Wandlung, so daß die Information über die Art des identi
fizierten Kennungssignals nun durch die Höhe der Frequenz
diskriminator-Ausgangsspannung gegeben ist.
Der Komparator 3 vergleicht nun die Höhe der Ausgangsspan
nung mit vorgegebenen Bezugsspannungen und gibt im Falle
des ersten Kennungssignals (niedrigere Ausgangsspannung)
ein Steuersignal an seinem Ausgang A 1 und im Falle des
zweiten Kennungssignals (höhere Ausgangsspannung) ein
Steuersignal sowohl am Ausgang A 1 als auch an einem
weiteren Ausgang A 2 ab.
Ein Ausführungsbeispiel der bisher beschriebenen Erfin
dung zeigt die Fig. 2 in Form eines Stromlaufplans.
Das digitale Eingangssignal wird gegen Masse dem Eingang
E zugeführt. Dieser Eingang E ist über einen Koppel
kondensator C 1 zur Unterdrückung von Gleichstromanteilen
des Eingangssignals mit der Basis eines Transistors T 1
verbunden, die durch eine zwischen dem positiven Pol +U
einer Versorgungsspannungsquelle und Masse geschaltete
Spannungsteilerschaltung aus Widerständen R 1 und R 2 vor
gespannt ist.
Der Kollektor des Transistors T 1 ist über einen Kollektor
widerstand R 3 mit dem positiven Pol +U der Versorgungs
spannungsquelle verbunden, wogegen sein Emitter über
einen Emitterwiderstand R 4 mit Masse verbunden ist. Diese
Transistorschaltung, deren Ausgangsspannung die Kollektor
spannung ist, wirkt als Invertierstufe für das Eingangs
signal. Hat das über den Koppelkondensator C 1 auf die
Basis des Transistors T 1 gekoppelte binäre Eingangs
signal den Binärwert Null, d. h. eine niedrige Spannung,
so sperrt der Transistor T 1 und hat dadurch eine hohe
Kollektor-Ausgangsspannung. Wechselt dieses Eingangs
signal auf den Binärwert Eins, d. h. auf eine höhere
Spannung, so leitet der Transistor T 1 und hat dadurch
eine niedrigere Kollektor-Ausgangsspannung.
Diese Kollektor-Ausgangsspannung wird über einen Koppel
kondensator C 2 auf die Basis eines Transistors T 2 ge
koppelt, der mit einem weiteren Transistor T 3 einen
Emitterwiderstand R 5 hat, der mit Masse verbunden ist.
Der Kollektor des Transistors T 2 ist direkt und der
Kollektor des Transistors T 3 über einen Kollektorwider
stand R 6 mit dem positiven Pol +U der Versorgungsspan
nungsquelle verbunden. Die Basis-Vorspannung des Tran
sistors T 3 liefert ein Spannungsteiler, der aus drei in
Reihe zwischen den positiven Pol +U der Versorgungsspan
nungsquelle und Masse geschalteten Widerständen R 7, R 8
und R 9 besteht. Der Verbindungspunkt der Widerstände R 8
und R 9 ist zur Arbeitspunkteinstellung des Transistors
T 2 über einen Widerstand R 10 mit dessen Basis verbunden,
und die Basis des Transistors T 3 ist über einen Koppel
kondensator C 3 wechselstrommäßig an Masse gelegt.
Zwischen den Kollektor des Transistors T 3 und Masse ist
ein Ladekondensator C 4 geschaltet.
Dieser Schaltungsteil funktioniert wie folgt: Beim
Wechsel des binären Eingangssignals am Eingang E in
den niedrigen Spannungszustand (Binärwert Null) erhöht
sich, wie bereits erwähnt die Spannung, an der Basis des
Transistors T 2, so daß dieser leitend wird. Dabei erhöht
sich die Emitterspannung dieses Transistors T 2 bezogen
auf Masse und wegen des gemeinsamen Emitterwiderstandes
auch die auf Masse bezogene Emitterspannung des Tran
sistors T 3. Dessen Basis-Emitterspannung wird somit
kleiner, wodurch er gesperrt wird. In diesem Zustand,
also bei einem Binärzustand Null am Eingang E, wird der
Ladekondensator C 4 über den Kollektorwiderstand R 6 des
Transistors T 3 geladen. Dieser Ladevorgang wird beendet,
sobald der Zustand am Eingang E vom Binärzustand Null
auf den Binärzustand Eins wechselt, was zur Umkehrung der
beschriebenen Spannungszustände führt und den Transistor
T 3 leitend werden läßt, so daß der Ladekondensator über
diesen Transistor T 3 entladen wird.
Solange aber am Eingang E der Binärzustand Null besteht,
dauert die Aufladung des Ladekondensators C 4 an. Seine
Ladespannung wird in einer Schwellenwertschaltung mit
einer Schwellenspannung verglichen, wobei die Zeit
konstante der Kondensatoraufladung, (Produkt aus Wider
standswert des Widerstands R 6 und Kapazität des Lade
kondensators C 4) und die Schwellenspannung so gewählt
sind, daß die Schwellenspannung nach acht aufeinander
folgend empfangenen Nullbits überschritten wird.
Die Schwellenwertschaltung besteht aus zwei Transistoren T 4
und T 5, deren Emitter über einen gemeinsamen Emitter
widerstand R 10 mit Masse verbunden ist. Die Basisspan
nung des Transistor T 4 ist die auf Masse bezogene Lade
spannung des Ladekondensators C 4, und die Basis-Vorspan
nung des anderen Transistors T 5, also die Schwellenspan
nung der Schwellenwertschaltung, liefert ein Spannungs
teiler, der aus zwei in Reihe zwischen den positiven
Pol +U der Versorgungsspannungsquelle und Masse ge
schalteten Widerständen R 11 und R 12 besteht. Die Basis
des Transistors T 5 ist über einen Koppelkondensator C 5
wechselstrommäßig an Masse gelegt. Der Kollektor des Tran
sistors T 4 ist direkt und der Kollektor des Transistors
T 5 über eine Spule S 1 mit dem positiven Pol +U der Ver
sorgungsspannungsquelle verbunden. Die Spule S 1 bildet
zusammen mit einem ihr parallel geschalteten Kondensa
tor C 6 einen Parallelschwingkreis, dessen Resonanzfre
quenz auf die vorgegebene Wiederholfrequenz der im Ken
nungssignal periodisch wiederkehrenden Abschnitte abge
stimmt ist.
Mit Bezug auf das in Fig. 1 gezeigte Blockschaltbild
läßt sich der Parallelschwingkreis als Frequenzdiskri
minator und der ihm vorgeschaltete Schaltungsteil als
Zeitdiskriminator bezeichnen.
Die Schwellenwertschaltung im Zeitdiskriminator arbeitet
wie folgt: Solange die Ladespannung des Ladekondensators,
also die Basisspannung des Transistors T 4 niedriger ist
als die Basisspannung des Transistors T 5, sperrt der
Transistor T 4, und durch den Transistor T 5 fließt Strom
aus der Versorgungsspannungsquelle über die Spule S 1.
Sobald die erste dieser Spannungen die letztere über
schreitet, d. h. sobald nacheinander acht Nullbits
empfangen worden sind, wird der Transistor T 4 leitend
und der durch den Transistor T 5 und damit durch die
Spule S 1 fließende Strom gesperrt. Der Strom durch die
Spule S 1 und den Transistor T 5 setzt erst wieder ein,
wenn die hohe Spannung am Ladekondensator wieder ver
schwindet, was nach dem oben beschriebenen am Ende der
empfangenen Folge von Nullbits der Fall sein wird.
Falls solche Unterbrechungen mit einer der Resonanzfre
quenz des Schwingkreises gleichen Wiederholfrequenz auf
treten, regen sie den Schwingkreis zum Schwingen an und
kommen somit in ihrer Wirkung Stromimpulsen gleicher Dauer
gleich, die mit derselben Wiederholfrequenz auftreten.
Somit gibt der Zeitdiskriminator jeweils bei einer Folge
von empfangenen Nullbits, die durch ihre Länge für einen
Abschnitt eines Kennungssignals charakteristisch ist,
(weil sie aus mindestens acht Nullbits besteht), einen
Stromimpuls, dessen Impulsdauer der Länge der empfangenen Folge
von Nullbits entspricht, an den Frequenzdiskriminator.
Dabei ist eine kürzere Impulsdauer für Abschnitte
des ersten Kennungssignals und eine längere für Abschnitte
des zweiten Kennungssignals charakteristisch.
Da Stromimpulse unterschiedlicher Dauer, vorausgesetzt
sie treten mit einer der Resonanzfrequenz gleichen
Wiederholfrequenz auf, im Schwingkreis eine unterschied
liche Amplitude der durch sie angeregten Schwingung be
wirken, sind die beiden Kennungssignale aufgrund der
Amplitude der im Schwingkreis angeregten Schwingung von
einander unterscheidbar.
Zum Zwecke der Amplitudenunterscheidung ist der Schwing
kreis über eine induktive Anzapfung an einen Komparator
gekoppelt. Die induktive Anzapfung besorgt eine Spule S 2,
die zusammen mit der Schwingkreisspule S 1 einen Über
trager bildet und deren Anschlüsse über einen Lastwider
stand R 13 miteinander verbunden sind. Der eine Anschluß
der Spule S 2 ist über einen Koppelkondensator C 7 wechsel
strommäßig an Masse gelegt, der andere Anschluß ist über
einen Widerstand R 15 mit dem einen Eingang eines Komparators V 1 und
über einen Widerstand R 16 mit dem einen Eingang eines Komparators
V 2 verbunden. Am anderen Eingang der
beiden Komparatoren liegt jeweils eine Bezugs
spannung, die an einem Spannungsteiler abgegriffen wird,
wobei am Komparator V 1 eine niedrigere und am
Komparator V 2 eine höhere Bezugsspannung liegt.
Die Bezugsspannungen liefert ein Spannungsteiler, der aus
einer zwischen den positivem Pol +U der Versorgungsspan
nungsquelle und Masse geschalteten Reihenschaltung von
Widerständen R 17, R 18, R 19 und R 20 besteht. Wechselstrom
mäßig sind die beiden Eingänge der Komparatoren,
an denen eine Bezugsspannung liegt, über Koppelkondensa
toren C 8 und C 9 auf Masse gelegt. Die Ausgänge der Ope
rationsverstärker sind über jeweils einen Widerstand R 21
bzw. R 22 mit dem positiven Pol +U der Versorgungsspan
nungsquelle verbunden, damit in dem Zustand, in dem die
Eingangsspannung niedriger als die Bezugsspannung ist, am
Ausgang eine definierte Spannung herrscht.
Erscheint nur am Ausgang A 1 des Komparators V 1
ein Ausgangssignal in Form einer gegenüber der definierten
Spannung, niedrigerern Spannung, so bedeutet dies, daß das digitale
Eingangssignal des Eingangs E der beschriebenen Schaltungsanordnung
als das erste Kennungssignal identifiziert ist. Erscheint
aber an beiden Ausgängen A 1 und A 2 der Komparatoren
V 1 und V 2 ein solches Ausgangssignal, so bedeutet
dies, daß das digitale Eingangssignal als das zweite Ken
nungssignal identifiziert ist. Diese Ausgangssignale
werden als Steuersignale zum Auslösen verschiedener Schalt
funktionen für die Fehlerortung in einer nicht gezeigten
Fehlerortungsschaltung verwendet.
Claims (8)
1. Schaltungsanordnung zum Erkennen eines
Kennungssignals in Form eines digitalen Signals, das
periodisch wiederkehrende Abschnitte mit vorgegebener
Dauer und vorgegebenem Bitmuster enthält, mit einem
Frequenzdiskriminator, der auf die Periodizität der
periodisch wiederkehrenden Abschnitte anspricht und von
dessen Ausgangsspannung ein dem empfangenen
Kennungssignal entsprechendes Steuersignal abgeleitet
wird, dadurch gekennzeichnet, daß
bei einem Bitmuster in Form einer Reihe von
aufeinanderfolgenden gleichen Bits dem
Frequenzdiskriminator (2) ein Zeitdiskriminator (1)
vorgeschaltet ist, der ausschließlich dann anspricht und
einen Impuls an den Frequenzdiskriminator (2) gibt, wenn
während einer Zeitdauer, die für einen Abschnitt eines
Kennungssignals charakteristisch ist, gleiche
aufeinanderfolgende Bits empfangen worden sind.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn
zeichnet, daß der Zeitdiskriminator (1) dem Impuls eine
Dauer gibt, die der Dauer des Empfangs von aufeinander
folgenden gleichen Bits entspricht.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekenn
zeichnet, daß der Frequenzdiskriminator (2), wenn die
ihm zugeführten Impulse sich mit der für ein Kennungs
signal charakteristischen Wiederholungsfrequenz wieder
holen, eine Ausgangsspannung liefert, deren Höhe der
Dauer dieser Impulse und damit der Dauer der periodisch
wiederkehrenden Abschnitte des Kennungssignals ent
spricht.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekenn
zeichnet, daß dem Frequenzdiskriminator (2) ein Kompa
rator (3) nachgeschaltet ist, der durch Vergleich der
Frequenzdiskriminator-Ausgangsspannung mit vorgegebenen
Bezugsspannungen verschiedene durch unterschiedlich
lange Abschnitte gekennzeichnete Kennungssignale von
einander unterscheidet.
5. Schaltungsanordnung nach einem der vorstehenden An
sprüche, dadurch gekennzeichnet, daß der Zeitdiskrimi
nator (1) einen Schaltungsteil (T 2, T 3, R 5, C 3, C 4, R 6
bis R 9) enthält, der eine der Dauer des einen Binärzustandes
des Eingangssignals proportionale Spannung erzeugt und
eine Schwellenwertschaltung (T 4, T 5, R 10, R 11, R 12, C 5),
die aufgrund dieser Spannung die Impulse für den Frequenz
diskriminator (C 6, S 1) erzeugt, wobei diese Impulse jeweils
beginnen, wenn die Spannung den Schwellenwert überschreitet
und enden, wenn die Spannung den Schwellenwert unter
schreitet.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekenn
zeichnet, daß der die Spannung erzeugende Schaltungs
teil einen über einen Widerstand (R 6) aufladbaren Lade
kondensator (4) aufweist, der aufgeladen wird, sobald
und solange das Eingangssignal (E) den einen Binärzu
stand aufweist und entladen wird, wenn dieser eine
Binärzustand auf den anderen wechselt, und daß die Lade
spannung des Ladekondensators (4) die Eingangsspannung
der Schwellenwertschaltung (T 4, T 5, R 10, R 11, R 12, C 5)
ist.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekenn
zeichnet, daß bei Kennungssignalen, deren Abschnitte
durch mindestens neun aufeinanderfolgende gleiche Bits
markiert sind, die Zeitkonstante für die Aufladung des
Ladekondensators (C 4) und der Schwellenwert der Schwellen
wertschaltung derart gewählt wird, daß die Schwelle bei
acht aufeinanderfolgend empfangenen gleichen Bits über
schritten wird.
8. Schaltungsanordnung nach einem der vorstehenden An
sprüche, dadurch gekennzeichnet, daß der Frequenzdis
kriminator (2) ein Parallelschwingkreis (C 6, S 1) ist,
dessen Ausgangsspannung durch induktive Anzapfung dem
nachgeschalteten Komparator (3) zugeführt wird.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843400691 DE3400691A1 (de) | 1984-01-11 | 1984-01-11 | Schaltungsanordnung zum erkennen von digitalen kennungssignalen, insbesondere von ortungssignalen zur adressenfreien fehlerortung |
US06/688,789 US4633186A (en) | 1984-01-11 | 1985-01-04 | Digital signal pattern recognition circuit |
CH106/85A CH666587A5 (de) | 1984-01-11 | 1985-01-10 | Schaltungsanordnung zum erkennen von digitalen kennungssignalen, insbesondere von ortungssignalen zur adressenfreien fehlerortung. |
ES85539494A ES8700817A1 (es) | 1984-01-11 | 1985-01-11 | Un circuito para reconocer una senal de identificacion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19843400691 DE3400691A1 (de) | 1984-01-11 | 1984-01-11 | Schaltungsanordnung zum erkennen von digitalen kennungssignalen, insbesondere von ortungssignalen zur adressenfreien fehlerortung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3400691A1 DE3400691A1 (de) | 1985-07-18 |
DE3400691C2 true DE3400691C2 (de) | 1988-10-13 |
Family
ID=6224671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19843400691 Granted DE3400691A1 (de) | 1984-01-11 | 1984-01-11 | Schaltungsanordnung zum erkennen von digitalen kennungssignalen, insbesondere von ortungssignalen zur adressenfreien fehlerortung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4633186A (de) |
CH (1) | CH666587A5 (de) |
DE (1) | DE3400691A1 (de) |
ES (1) | ES8700817A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AUPN786896A0 (en) * | 1996-02-02 | 1996-02-29 | Telstra Corporation Limited | A network fault system |
US20080061842A1 (en) * | 2006-09-07 | 2008-03-13 | Micron Technology, Inc. | Circuit and method for detecting timed amplitude reduction of a signal relative to a threshold voltage |
US7560959B2 (en) * | 2006-09-18 | 2009-07-14 | Micron Technology, Inc. | Absolute value peak differential voltage detector circuit and method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2929079B1 (de) * | 1979-07-18 | 1980-10-02 | Siemens Ag | Schaltungsanordnung zur Erkennung vorgegebener Binaerwerte bestimmter Mindestdauer |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2956232A (en) * | 1956-05-16 | 1960-10-11 | Sperry Rand Corp | Electronic energy storage circuits |
US3819955A (en) * | 1971-07-26 | 1974-06-25 | F Hilbert | Counter circuit using current source |
GB1570607A (en) * | 1976-04-22 | 1980-07-02 | Ml Eng Plymouth | Timing unit |
DE2701575C2 (de) * | 1977-01-15 | 1985-12-19 | Mannesmann Kienzle GmbH, 7730 Villingen-Schwenningen | Frequenzwandler für Geschwindigkeits- und Streckenzählgeräte |
-
1984
- 1984-01-11 DE DE19843400691 patent/DE3400691A1/de active Granted
-
1985
- 1985-01-04 US US06/688,789 patent/US4633186A/en not_active Expired - Fee Related
- 1985-01-10 CH CH106/85A patent/CH666587A5/de not_active IP Right Cessation
- 1985-01-11 ES ES85539494A patent/ES8700817A1/es not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2929079B1 (de) * | 1979-07-18 | 1980-10-02 | Siemens Ag | Schaltungsanordnung zur Erkennung vorgegebener Binaerwerte bestimmter Mindestdauer |
Also Published As
Publication number | Publication date |
---|---|
US4633186A (en) | 1986-12-30 |
CH666587A5 (de) | 1988-07-29 |
ES8700817A1 (es) | 1986-10-01 |
DE3400691A1 (de) | 1985-07-18 |
ES539494A0 (es) | 1986-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2842434A1 (de) | Vorrichtung zum erfassen der bewegung eines bauteils auf einem langgestreckten weg | |
DE2261581B2 (de) | Verfahren und entzerrer zum entzerren frequenzabhaengiger verzerrungen | |
DE2408151B2 (de) | Fernsteuersystem zur Übertragung von Signalen über ein Starkstromnetz | |
DE1927266A1 (de) | Impulsfrequenz-Analog-Umsetzer | |
DE2355517B2 (de) | Verfahren und Einrichtung zum Feststellen des Auftretens einer erwarteten digitalen Signalfolgeart | |
DE3400691C2 (de) | ||
EP0977406B1 (de) | Schaltungsanordnung zum galvanisch getrennten Übertragen von Digitalsignalen | |
DE2647569C3 (de) | Impulsgenerator mit umschaltbarer Ausgangsfrequenz | |
DE2156873C3 (de) | Verfahren und Vorrichtung zur Fernsteuerung mittels den einzelnen Befehlen zugeordneten Impulsbildern | |
DE2606230C3 (de) | Abstimmschaltung für Überlagerungsempfänger | |
DE2448533A1 (de) | Schaltungsanordnung fuer einen phasendiskriminator mit unbegrenztem fangbereich | |
EP0032598B1 (de) | Tragbarer Rufempfänger mit einem Schieberegister und einem Gleichspannungs-Wandler | |
DE2201609B2 (de) | Signalempfänger zum Empfangen von Signalen mit verschiedenen Frequenzen | |
DE2452732A1 (de) | Vorrichtung zum ueberwachen des zustandes eines schalters | |
DE2424450B2 (de) | Schaltungsanordnung zur Detektion von Störsignalen und zum Auslösen eines Impulses beim Auftreten von Störsignalen | |
DE2853617C2 (de) | ||
DE3608440C2 (de) | ||
DE3117927C2 (de) | Anordnung zur Erkennung der längsten von in digitalen Signalen periodisch enthaltenen Folgen von Nullzeichen | |
EP0004008B1 (de) | Schneller Amplitudenentscheider für digitale Signale | |
AT401211B (de) | Verfahren zum auslesen von in transpondern gespeicherten daten | |
DE2559860C3 (de) | Schaltungsanordnung zur Feststellung der Koinzidenz von Synchronisierungsimpulsen und von Zeilenrücklaufimpulsen in einem Fernsehsignal | |
DE3043921C2 (de) | Schaltung zur breitbandigen Detektion der Amplitudenmaxima von Signalen | |
DE1936244C (de) | Schaltungsanordnung zur Umsetzung eines zwischen zwei Schwingungsfrequenzen wechselnden Eingangssignals in ein zwischen zwei Spannungsniveaus wechselndes Signal | |
DE2141714C3 (de) | Einrichtung zur Erkennung von Daten | |
DE2316962B2 (de) | Einrichtung zur Auswertung eines aus einer Folge von Signalen verschiedener Frequenzen zusammengesetzten Selektivrufsignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |