DE3340583A1 - Verfahren zum herstellen einer isolierschicht und halbleiterbauelement - Google Patents

Verfahren zum herstellen einer isolierschicht und halbleiterbauelement

Info

Publication number
DE3340583A1
DE3340583A1 DE19833340583 DE3340583A DE3340583A1 DE 3340583 A1 DE3340583 A1 DE 3340583A1 DE 19833340583 DE19833340583 DE 19833340583 DE 3340583 A DE3340583 A DE 3340583A DE 3340583 A1 DE3340583 A1 DE 3340583A1
Authority
DE
Germany
Prior art keywords
layer
silicon
silicon layer
silicon dioxide
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833340583
Other languages
English (en)
Other versions
DE3340583C2 (de
Inventor
Lorenzo Belle Mead N.J. Faraone
Robert Daniel Sayreville N.J. Vibronek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE3340583A1 publication Critical patent/DE3340583A1/de
Application granted granted Critical
Publication of DE3340583C2 publication Critical patent/DE3340583C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer elektrischen Isolierschicht aus Siliziumdioxid auf einer Siliziumschicht, bei dem bei einer Temperatur unter etwa 580 C eine amorphe Siliziumschicht auf ein Substrat abgeschieden wird. Sie betrifft ferner Halbleiterbauelemente mit einer, vorzugsweise gemusterten, polykristallinen Siliziumschicht und darauf liegender Siliziumdioxid-Schicht.
Mehrschichtsysteme mit polykristallinen Siliziumstrukturen (Polysilizium) in denen Polysiliziumschichten durch Isolierschichten voneinander getrennt werden, werden in vielen Silizium-Bauelementen, z.B. in ladungsgekoppelten Bauelementen und integrierten Schaltungen, wie Kondensatoren, EEPROM- und CMOS-Bauelementen, eingesetzt. Typisch werden die Polysiliziumschichten, die zum Herabsetzen ihres spezifischen Widerstandes mit Phosphor dotiert sein können, durch chemisches Niederdruckaufdampfen (LPCVD - low pressure chemical vapor deposition) auf ein Substrat einer Temperatur von etwa 620 C niedergeschlagen. Das isolierende Dielektrikum besteht typisch aus Siliziumdioxid, welches entweder durch thermische Oxidation der darunterliegenden Polysiliziumschicht oder durch chemisches Aufdampfen auf die Polysiliziumschicht erzeugt werden kann. Das thermisch aufgewachsene Siliziumdioxid wird bevorzugt, weil es sich einfacher herstellen läßt und in größerer Reinheit zu erhalten ist.
Es ist jedoch bekannt, daß die isolierenden Eigenschaften von thermisch auf einer Polysiliziumschicht aufgewachsenem Siliziumdioxid schlechter sind als diejenigen von auf einkristallinem Silizium thermisch aufgewachsenem Siliziumdioxid. Namentlich besitzen die auf Polysilizium aufgewachsenen Oxide eine niedrigere Isolierstärke (Durch-
schlagfestigkeit gegenüber einem elektrischen Feld) und einen höheren Leckstrom bei gegebenem elektrischen Feld. Diese Erscheinungen werden auf die Oberflächenrauhigkeit der Grenzschicht Polysilizium/Siliziumdioxid zurückgeführt. Die Rauhigkeit selbst rührt her von der Körnigkeit des Polysiliziums und der sich daraus ergebenden Textur der Polysiliziumoberflache. Die Oberflächenrauhigkeit hat eine die Elektronen-Injektion in das Oxid verstärkende Schwankung des örtlichen elektrischen Feldes an der Grenzfläche Silizium/Siliziumdioxid zur Folge.
Durch Niederschlagen von Silizium aus einer Silizium enthaltenden Atmosphäre auf ein Substrat mit einer Temperatur von weniger als 580 C wird eine amorphe Siliziumschicht mit extrem glatter Oberfläche gebildet. Durch Tempern bzw. Anlassen dieses amorphen Siliziumfilms bei einer Temperatur zwischen etwa 900 und 10000C erfolgt die Umwandlung aus dem amorphen Zustand in den polykristallinen Zustand mit einer durchschnittlichen Korngröße von etwa 0,08 Mikrometern. Das überraschende Ergebnis dieses Vorgehens ist, daß die Oberfläche des Polysiliziums extrem glatt bleibt, obwohl die Korngröße in der ursprünglich im amorphen Zustand niedergeschlagenen Polysiliziumschicht beträchtlich größer ist als in einer von vornherein im polykristallinen Zustand gebildeten Siliziumschicht .
Der Erfindung liegt die Aufgabe zugrunde, ein durch Oxidieren von Silizium gebildetes Siliziumdioxid mit hoher elektrischer Durchschlagkraft und niedrigem Leckstrom zu schaffen. Die erfindungsgemäße Lösung besteht für das Verfahren eingangs genannter Art, bei dem eine amorphe Siliziumschicht auf ein Substrat abgeschieden wird, darin, daß ein Teil der Siliziumschicht zum Bilden der Isolierschicht durch Erhitzen der Siliziumschicht auf eine Temperatur zwischen 900 und 11000C in einer trockenen Sauerstoff-Atmosphäre oxidiert wird.
Bei dem erfindungsgemäßen Verfahren zum Herstellen einer Siliziumdioxid-Schicht wird zunächst eine amorphe Siliziumschicht bei einer Temperatur von weniger als etwa 580 C auf ein Substrat abgeschieden und dann oxidiert. Durch das Verfahren wird ein Halbleiterbauelement mit einer, vorzugsweise zu musternden, polykristallinen Siliziumschicht und darauf liegender Siliziumdioxid-Schicht geschaffen, welches gekennzeichnet ist durch eine durch thermisches Oxidieren in einer trockenen Sauerstoff-Atmosphäre einer bei einer Temperatur von weniger als 5800C niedergeschlagenen Siliziumschicht gebildete Siliziumdioxid-Schicht. Gemäß weiterer Erfindung ist das durch das Verfahren herzustellende Halbleiterbauelement dadurch gekennzeichnet, daß die Siliziumdioxid-Schicht bei einer angelegten Feldstärke von etwa 3x10 V/cm eine Leckstromdichte von weniger als etwa 10 A/cm besitzt.
Anhand der schematischen Darstellung in der beiliegenden Zeichnung werden Einzelheiten der Erfindung erläutert. Es zeigen:
Fig. 1 einen Schnitt durch ein erfindungsgemäßes Halbleiterbauelement ;
Fig. 2 ein Meßschema und eine Versuchsapparatur zum Messen der Eigenschaften der erfindungsgemäßen Siliziumdioxid-Schicht; und
Fig. 3 graphisch tabellarische Darstellungen der Durch- und 4 bruchspannung von auf amorphem Silizium und polykristallinem Silizium gebildetem Siliziumdioxid.
In Fig. 1 wird ein Teil eines Halbleiterbauelements 10 mit darauf befindlicher Gate-Struktur dargestellt, welche typisch ist für ladungsgekoppelte Vorrichtungen. Zum Bauelement 10 gehört ein einkristalliner Siliziumkörper 12 mit einer Hauptfläche 14. Auf dieser befindet sich ein durch thermisches Oxidieren des Siliziumkörpers 12 gebildetes Gate-Oxid 16. Auf dem Gate-Oxid 16 liegt eine Gate-Struktur, die aus mehreren Gruppen von jeweils drei verschiedenen Gates 18, 20 und 22 in einer Mehr-Niveau-Struktur besteht. Die einzelnen Gates 18, 20 und 22 werden jedes gegenüber jedem durch ein Dielektrikum 24, normalerweise Siliziumdioxid, elektrisch isoliert.
Früher bestanden die Gates 18, 20, 22 normalerweise aus Polysilizium, welches von vornherein im polykristallinen Zustand durch chemisches Niederdruckaufdampfen aus einer Silizium und einen Dotierstoff, vorzugsweise Phosphor, enthaltenden Atmosphäre bei einer Temperatur von 620 C oder mehr, gebildet war. Die dielektrische Isolation zwischen den Gates wird durch Erhitzen der Polysiliziumschicht in einer trockenen Sauerstoff-Atmosphäre bei einer Temperatur zwischen etwa 900 und 11000C erzeugt. Es kann auch in Dampf bei einer Temperatur zwischen etwa 800 und 900°C oxidiert werden. Der oxidierenden Atmosphäre werden typisch etwa 3 Vol% gasförmigen Chlorwasserstoffs (HCl) beigefügt.
Demgegenüber wird erfindungsgemäß zunächst amorphes Silizium niedergeschlagen. Dazu wird typischerweise ein chemisches Niederdruckaufdampfverfahren ausgehend von einer Silizium in Form von in Stickstoff gelöstem Silan enthaltenden Atmosphäre eingesetzt. Es kommen jedoch auch andere Verfahren zum Niederschlagen des amorphen Siliziums in
Frage. Die Temperatur des Substrats wird auf weniger als 580 C, typisch zwischen etwa 550 und 575, vorzugsweise auf etwa 560 G, eingestellt. Anschließend wird die amorphe Siliziumschicht durch Tempern bei einer Temperatur von mehr als etwa 600 C, vorzugsweise zwischen etwa 900 und 1000°C, in den polykristallinen Zustand umgewandelt. Als Unterlage zum Aufwachsen des amorphen Siliziums wird vorzugsweise ein aus einem einkristallinen Siliziumkörper bestehendes Substrat verwendet, auf dem eine Gate-Oxidschicht liegt.
Die amorphe Siliziumschicht kann mit einem Leitfähigkeitsmodifiziererj typisch Phosphor, dotiert werden, indem der Silizium enthaltenden Atmosphäre beim Abscheiden eine phosphor-haltige Verbindung beigefügt wird. Es wird jedoch bevorzugt, das amorphe Silizium erst in einem nach dem Abscheiden folgenden Schritt zu dotieren, da die Oberfläche der entstehenden dotierten Siliziumschicht dann glatter wird, als wenn das Dotieren zugleich mit dem Abscheiden der amorphen Siliziumschicht erfolgt.
Die bereits gebildete amorphe Siliziumschicht kann in bekannter Weise durch Ionen-Implantation oder durch Diffusion aus einer den Dotierstoff enthaltenden Atmosphäre dotiert werden. Beim Diffusionsdotieren kann eine
enthaltende Atmosphäre eingesetzt werden; die amorphe Siliziumschicht ist dabei auf eine Temperatur zwischen etwa 800 und 11000C zu erhitzen. Bei Ionen-Implantation wird der Dotierstoff durch den nachfolgenden Oxidations-Schritt aktiviert.
Eine mit Phosphor dotierte amorphe Siliziumschicht kann durch Tempern in einer etwa 0,5 % Sauerstoff enthaltenden Stickstoff-Atmosphäre bei einer Temperatur zwischen etwa 850 und 1000 C in polykristallines Silizium umgewandelt
werden. Durch den geringen Sauerstoffanteil wird eine dünne Glasschicht auf der Oberfläche erzeugt, welche das Austreten von Phosphor und das Entstehen eines Nitrids auf der Oberfläche verhindert. Durch Diffusionsdotieren der amorphen Siliziumschicht in der P0Cl3-Atmosphäre wird ebenfalls eine dünne Glasschicht auf der Oberfläche der Schicht gebildet. In jedem Fall wird die Glasschicht normalerweise zwischen 2 und 10 nm dick und stark mit Phosphor dotiert. Dieses Glas ist kein zum Isolieren brauchbares Dielektrikum und wird vor dem Bilden einer Silizium-Isolierschicht durch Ätzen wieder abgetragen.
An diesem Punkt des Verfahrens befindet sich die Siliziumschicht im amorphen Zustand, wenn das Dotieren der Schicht während des Abscheidens oder durch Ionen-Implantation erfolgte. Wenn die Schicht jedoch im Anschluß an das Niederschlagen durch Diffusion dotiert war, genügt das Erhitzen während des Dotierens zum Umwandeln der Schicht in den polykristallinen Zustand beim Einsetzen des Dotierschritts. Auch der unten beschriebene Verfahrensschritt zum thermischen Oxidieren genügt, die niedergeschlagene Schicht aus dem amorphen in den polykristallinen Zustand überzuführen.
Obwohl die amorphe Siliziumschicht unmittelbar zu Beginn entweder des Dotierens oder Oxidierens in den polykristallinen Zustand übergeführt wird, zeigt die darauf aufgebrachte Siliziumdioxid-Schicht eine überraschend größere dielektrische Durchschlagkraft sowie kleineren Leckstrom als in Siliziumdjoxid-Schichten, die auf ursprünglich im polykristallinen Zustand gebildeten Polysiliziumschichten erzeugt wurden.
BAD ORIGINAL'
Vor dem Oxidieren wird die niedergeschlagene Siliziumschicht typisch in der gewünschten Konfiguration, z.B. mit einer oder mehreren Elektroden, gemustert. Das Mustern kann durch Entfernen eines Teils der Siliziumschicht unter Verwendung normaler Lithographie- und Ätztechniken erfolgen.
Die im amorphen oder polykristallinen Zustand befindliche Siliziumschicht wird durch Erhitzen in einer - wie oben angegeben - Dampf oder trockenen Sauerstoff enthaltenden Atmosphäre oxidiert. Die Verwendung einer trockenen Sauerstoff-Atmosphäre wird bevorzugt.
Die Siliziumdioxid-Schicht wird wenigstens etwa 10 nm dick, typisch mehr als etwa 15 nm dick, insbesondere dicker als etwa 25 nm, gemacht.
Erfindungsgemäß hergestelltes Siliziumdioxid wurde in einer in Fig. 2 schematisch dargestellten Versuchsapparatur geprüft.
Zu einer für den Versuch vorgesehenen Probe gehören ein Körper 40 aus einkristallinem Silizium mit einer Hauptfläche 42 und darauf befindlichem Gate-Oxid 44, welches mit 0,3 Mikrometer Dicke einen Teil der Hauptfläche 42 bedeckt. Auf dem Gate-Oxid 44 und einem Teil der Hauptfläche 42 des einkristallinen Siliziumkörpers 40 liegt eine als phosphor-dotierte Siliziumschicht erfindungsgemäß niedergeschlagene Gate-Elektrode 46. Der Einfachheit halber war die Gate-Elektrode 46 bei dem Versuch nicht gemustert. Auf der Gate-Elektrode 46 liegt eine erfindungsgemäß hergestellte Siliziumdioxid-Schicht 48. Auf
der Siliziumdioxid-Schicht 48 liegen mehrere Testelektroden 50. Jede Testelektrode 50 besteht aus einer Schicht von 1 mm Durchmesser aus η-dotiertem polykristallinem Silizium und einem Aluminiumkontakt der polykristallinen Siliziumschicht. Die Test-Elektroden 50 bilden daher Test-Kondensatoren auf der Probe.
Zu der Meßapparatur gehören eine Spannungsquelle 60, ein strombegrenzender Reihenwiderstand 62 und eine Sonde 64, die als elektrische Verbindung zu einer der Test-Elektroden 50 dient. Elektrischer Strom fließt von der Spannungsquelle 60 durch den strombegrenzenden Widerstand 62, die Sonde 64, die Probe und ein Amperemeter 66 zum Erdpotential. Zum Messen des Spannungsabfalls an der Probe dient ein parallel zur Probe geschaltetes Voltmeter 68.
Von der Sp annungs quelle 60 kann die Test-Elektrode 50 entweder mit positiver oder negativer Spannung beaufschlagt werden. Die Durchbruchspannung und der Leckstrom für jeden Test-Kondensator werden getrennt gemessen jeweils sowohl für positive als auch negative Spannung an der Test-Elektrode. Da der elektrische Stromfluß durch einen Test-Kondensator in erster Linie von der Elektronen-Injektion in das Siliziumdioxid aus dem Gate oder der Test-Elektrode abhängt, liefert der Vergleich der Ergebnisse der verschiedenen Spannungspolaritäten ein Maß für die Qualität der Grenzschicht zwischen Gate-Elektrode und darauf liegender Siliziumdioxid-Schicht.
Anhand der folgenden Versuchsbeispiele werden weitere Einzelheiten der Erfindung beschrieben.
BAD ORIGINAL
Beispiel 1
Es wurden drei Versuchs-Proben durch thermisches Oxidieren in einer trockenen Sauerstoff-Atmosphäre hergestellt. Jede Probe besaß - wie oben beschrieben - eine gemeinsame Gate-Elektrode und mehrere Test-Elektroden. Probe I war eine nach der chemischen Niederdruck-Aufdampftechnik aus einer Silan-Atmosphäre auf ein Gate-Oxid bei einer Temperatur von 56O°C niedergeschlagene amorphe Siliziumschicht. Diese wurde anschließend durch Diffusion aus einer POClg-Atmosphäre bei 95O°C 15 Minuten lang durch Diffusion mit Phosphor dotiert. Bei der letztgenannten Behandlung wurde das Silizium zugleich in den polykristallinen Zustand mit einem spezifischen Flächenwiderstand von 16 Ohm/Quadrat übergeführt. Anschließend wurde die Schicht in einer 3 % HCl enthaltenden trockenen Sauerstoff atmoshäre 1 Stunde lang auf 1OOO°C erhitzt. Hierbei bildete sich eine 108 nm dicke Schicht aus Siliziumdioxid auf der Siliziumschicht.
Auf der Siliziumdioxid-Schicht wurden mehrere Test-Elektroden in folgenden Verfahrensschritten hergestellt:
a) Niederschlagen einer Polysiliziumschicht mit etwa 700 nm Dicke auf dem Oxid;
b) Dotieren des Polysiliziums durch Diffusion von Phosphor aus einer POCl„-Quelle;
c) Begrenzen von Polysilizium-Flecken unter Verwendung normaler Photoresist- und chemischer Ätzverfahren;
d) Beschichten der gesamten Oberfläche einschließlich beider Polysilizium-Flecken und des freiliegenden Siliziumdioxids mit Aluminium; und
e) Begrenzen von Aluminium-Flecken auf den Polysilizium-Flecken mit kleinerem Durchmesser als letztere unter Verwendung normaler Photoresist- und chemischer Ätz-Techniken.
Eine Probe II wurde im wesentlichen nach demselben Verfahren wie die Probe I hergestellt, die amorphe Siliziumschicht wurde jedoch bei 56O0C aus einer Silan und Phosphorwasserstoff enthaltenden Atmosphäre niedergeschlagen, so daß die Verfahrensschritte zum Herstellen und Dotieren der amorphen Siliziumschicht kombiniert waren. Die amorphe Siliziumschicht besaß hierbei einen spezifischen Flächenwiderstand von 1 Ohm/Quadrat. Die darauf wie bei Probe I gebildete Siliziumdioxid-Schicht erreichte eine Dicke von 130 nm. Die Test-Elektroden wurden ebenso, wie bei Probe I beschrieben, auf der Siliziumdioxid-Schicht gebildet.
Als Vergleichsbeispiel wurde eine Probe III durch Niederschlagen aus einer Silan enthaltenden Atmosphäre bei 620°C gebildet. Die entstandene Schicht wurde 15 Minuten lang bei 950°C aus einer POCl„-Atmosphäre dotiert, so daß eine herkömmliche Polysiliziumschicht entstand. Auf dieser wurde wie bei Probe I eine Siliziumdioxid-Schicht von 95 nm Dicke und einem spezifischen Flächenwiderstand von 18 Ohm/Quadrat erzeugt. Die Test-Elektroden wurden ebenso wie bei Probe I hergestellt.
In den Fig. 3a, b und c werden graphisch-tabellarische Darstellungen der Prozentanteile von Proben I, II und III zusammengestellt, bei denen in einem vorgegebenen Bereich von an die Test-Elektrode angelegten positiven und negativen Spannungen zerstörende elektrische Durchbrüche auftraten.
Aus den Figuren ergibt sich, daß das auf einer im amorphen Zustand niedergeschlagenen Siliziumschicht gebildete Siliziumdioxid unabhängig davon, ob bei Beginn der Oxidation der amorphe oder polykristalline Zustand vorlag, im Mittel Durchbruchsfelder besitzt, die um den Faktor 2 höher sind als diejenigen von Siliziumdioxid, welches auf ursprünglich im polykristallinen Zustand gebildetem Silizium erzeugt war.
Bei der Spannung in Sperrichtung tritt Elektronen-Injektion aus der Test-Elektrode auf. Da die Rauhigkeit der Grenzfläche zwischen Gate und Siliziumdioxid beim Aufwachsen des Oxids teilweise verschwindet, wird die Grenzfläche zwischen Test-Elektrode und Oxid glatter als die Grenzfläche zwischen Gate- und Siliziumdioxid. In diesem Fall ist der Unterschied zwischen den Proben mit ursprünglich amorph niedergeschlagenen Schichten und ursprünglich polykristallin niedergeschlagenen Schichten nicht groß; es wird auch ein geringerer Anstieg der Durchbruchspannung beobachtet.
Die Probe I besitzt für beide Polaritäten der angelegten Spannung eine höhere mittlere Durchbruchspannung als die Probe II. Aus diesem Grunde wird das aufeinanderfolgende Herstellen und Dotieren der amorphen Siliziumschicht dem gleichzeitigen Abscheiden und Dotieren der Schicht vorgezogen. Das Ergebnis ist jedoch überraschend, da die Umwandlung des amorphen Siliziums in den polykristallinen Zustand bereits beim Einsetzen des Dotierschritts erfolgt. Die Dotierstoff-Atome treten dann vorzugsweise an den Korngrenzen in das Polysilizium ein und die nachfolgende Oxidation tritt wegen des Überschusses an Dotierstoff bevorzugt an diesen Grenzen auf. Hiernach sollte erwartet werden, daß eine vermehrt gerauhte Siliziumoberfläche entsteht.
Beispiel 2
Es wurden drei Versuchs-Proben, jede mit gemeinsamer Gate-Elektrode und mehreren Test-Elektroden, wie oben beschrieben, durch thermisches Oxidieren eines Teils der Gate-Elektrode in einer Dampfatmosphäre hergestellt. Probe
IV enthielt eine aus amorphem Silizium bestehende Gate-Elektrode, die wie Probe I von Beispiel 1 gebildet und dotiert war und einen spezifischen Flächenwiderstand von etwa 19 Ohm/Quadrat besaß. Die in der Dampfatmosphäre gebildete Siliziumdioxid-Schicht war 175 nm dick. Probe
V wurde im wesentlichen wie Probe IV hergestellt, die amorphe Siliziumschicht wurde jedoch wie im Fall der Probe II von Beispiel 1 im selben Verfahrensschritt niedergeschlagen und dotiert. Der spezifische Flächenwiderstand der Siliziumschicht betrug 10 Ohm/Quadrat. Das in der Dampfatmosphäre gebildete Siliziumdioxid hatte eine Dicke von 161 nm. Probe VI war eine Vergleichsprobe entsprechend Probe III von Beispiel 1; d.h. es wurde eine Siliziumschicht im ursprünglich polykristallinen Zustand bei 62O°C und anschließendem Dotieren bei 9500C 15 Minuten lang in einer POCl„-Atmosphäre niedergeschlagen. Der spezifische Flächenwiderstand dieser polykristallinen Schicht betrug 15 Ohm/Quadrat. Das in der Dampfatmosphäre bei 8500C gebildete Siliziumdioxid war 200 nm dick.
In den Fig. 4a, b und c werden graphisch-tabellarische Darstellungen der Prozentanteile der Proben IV, V und
VI mit Durchbruchsfeldern in einem vorgegebenen an die Test-Elektrode angelegten Bereich von positiven und negativen Spannungen gezeigt. Für positive Test-Spannungen an den Test-Elektroden wird ein kleiner - in der Größenordnung von 25 bis 50 % - Anstieg des Durchbruchfelds beobachtet. Für eine negative Test-Spannung an der Test-Elektrode wird ein ähnlicher Anstieg im Durchbruchsfeld beobachtet.
Ein Vergleich dieser Durchbruchsfelder mit denjenigen der Proben I5 II und III zeigt, daß das Durchbruchsfeld für jede Probenart konsequent höher ist, wenn die thermische Oxidation in einer trockenen Sauerstoff-Atmosphäre und nicht in einer Dampfatmosphäre ausgeführt wird.
Beispiel 3
Die Leckstromdichten wurden an vier unterschiedlichen Proben mit einem konstanten angelegten elektrischen Feld von 3x10 V/cm gemessen. Die Ergebnisse werden in der nachstehenden Tabelle zusammengestellt.
Gate
ä/fc Leckstromdj
Γ7
B (+) 1,6x10
Probe Polarität Leckstromdichte (A/cm )
A (+) 7,5x10'
—4
C (+) 3,IxIO"4
D (+) Ι,ΙχΙΟ"3
Probe A wurde durch Niederschlagen im amorphen Zustand, Dotieren und Oxidieren in trockenem Sauerstoff wie im Fall von Probe I hergestellt. Die Oxid-Dicke betrug 160 nm. Probe B wurde durch Niederschlagen im polykristallinen Zustand, Dotieren und Oxidieren in trockenem Sauerstoff wie im Fall von Probe III gebildet. Die Oxid-Dicke betrug 130 nm. Probe C wurde durch Niederschlagen im amorphen Zustand, Dotieren und Oxidieren in Dampf wie im Fall von Beispiel IV gebildet. Die Oxid-Dicke betrug 116 nm. Probe D wurde im polykristallinen Zustand niedergeschlagen j dotiert und in Dampf oxidiert wie im Fall von Probe VI. Die Oxid-Dicke betrug 80 nm.
Aus der Tabelle ergibt sich, daß erfindungsgemäß hergestellte Siliziumdioxid-Schichten, d.h. Isolierschichten, die durch Oxidation in trockenem Sauerstoff von im ur-
sprünglich amorphen Zustand niedergeschlagenem Silizium erzeugt waren, Leckströme aufweisen, die mehr als drei Größenordnungen kleiner sind als diejenigen von nach bekannten Verfahren hergestellten Siliziumdioxid-Schichten.
Leerseite

Claims (11)

  1. "Verfahren zum Herstellen einer Isolierschicht und
    Halbleiterbauelement"
    Patentansprüche:
    Verfahren zum Herstellen einer Isolierschicht aus Siliziumdioxid auf einer Siliziumschicht, bei dem bei einer Temperatur unter etwa 5800C eine amorphe Siliziumschicht auf ein Substrat abgeschieden wird, dadurch gekennzeichnet, daß ein Teil der Siliziumschicht (18, 20, 22, 46) zum Bilden der Isolierschicht (24, 48) durch Erhitzen der Siliziumschicht auf eine Temperatur zwischen 900 und 11000C
    atmosphäre oxidiert wird.
    zwischen 900 und 11000C in einer trockenen Sauerstoff-
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die amorphe Siliziumschicht (18, 20, 22, 46) vor dem Oxidieren dotiert wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Abscheiden und das Dotieren der amorphen Sxliziumschicht (18, 20, 22, 46) in einem einzigen Verfahrensschritt kombiniert werden.
  4. 4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet , das als Dotierstoff Phosphor verwendet wird.
    BAD ORIGINAL
  5. 5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die amorphe Siliziumschicht (18, 20, 22, 46) bei einer Temperatur zwischen etwa 550 und 575°C abgeschieden wird.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die amorphe Siliziumschicht (18, 20, 22, 46) bei etwa 560 C abgeschieden wird.
  7. 7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die amorphe Siliziumschicht (18, 20, 22, 46) bei einer Temperatur zwischen 950 und 10500C oxidiert wird.
  8. 8. Halbleiterbauelement mit einer, vorzugsweise gemusterten, polykristallinen Siliziumschicht und darauf liegender Siliziumdioxidschicht, gekennzeichnet durch eine durch thermische Oxidation in einer trockenen Sauerstoff-Atmosphäre einer bei einer Temperatur von weniger als 580°C niedergeschlagenen Siliziumschicht (18, 20, 22, 46) gebildete Siliziumdioxidschicht (24, 48).
  9. 9. Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß auf der Siliziumdioxidschicht (48) eine Zusatzschicht (50) jeweils passenden Materials liegt und daß die zwischen der Siliziumschicht und der Zusatzschicht eingeschlossene Siliziumdioxid-Schicht weniger als 20 nm (Nanometer) dick ist.
  10. 10. Halbleiterbauelement nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Siliziumschicht (18, 20, 22, 46) vor der thermischen Oxidation mit einem Leitfähigkeitsmodifizierer dotiert ist.
    ir .
  11. 11. Halbleiterbauelement mit einer, vorzugsweise gemusterten, polykristallinen Siliziumschicht und darauf liegender Siliziumdioxid-Schicht, dadurch gekennzeichnet, daß die Siliziumdioxid-Schicht (24) bei einem angelegten elektrischen Feld von etwa 3x10 V/cm eine Leckstromdichte von weniger als etwa 10 A/crn besitzt.
DE19833340583 1982-11-12 1983-11-10 Verfahren zum herstellen einer isolierschicht und halbleiterbauelement Granted DE3340583A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US44137282A 1982-11-12 1982-11-12

Publications (2)

Publication Number Publication Date
DE3340583A1 true DE3340583A1 (de) 1984-05-17
DE3340583C2 DE3340583C2 (de) 1993-04-29

Family

ID=23752622

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833340583 Granted DE3340583A1 (de) 1982-11-12 1983-11-10 Verfahren zum herstellen einer isolierschicht und halbleiterbauelement

Country Status (6)

Country Link
JP (1) JPH06101466B2 (de)
DE (1) DE3340583A1 (de)
FR (1) FR2536208B1 (de)
GB (1) GB2131407B (de)
IT (1) IT1171798B (de)
SE (1) SE500975C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0697716A2 (de) * 1994-08-01 1996-02-21 Motorola, Inc. Gleichzeitiges Herstellungsverfahren von obersten Oxydschichten unter Verwendung von heroxydiertem Silizium
US5712177A (en) * 1994-08-01 1998-01-27 Motorola, Inc. Method for forming a reverse dielectric stack

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814291A (en) * 1986-02-25 1989-03-21 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making devices having thin dielectric layers
US4874716A (en) * 1986-04-01 1989-10-17 Texas Instrument Incorporated Process for fabricating integrated circuit structure with extremely smooth polysilicone dielectric interface
EP0281233A1 (de) * 1987-01-30 1988-09-07 AT&T Corp. Bildung einer isolierenden Schicht auf abgeschiedenem Silizium
US5851871A (en) * 1987-12-23 1998-12-22 Sgs-Thomson Microelectronics, S.R.L. Process for manufacturing integrated capacitors in MOS technology
EP0608503B1 (de) * 1989-02-14 1997-05-28 Seiko Epson Corporation Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0545585A3 (en) * 1991-12-03 1996-11-06 American Telephone & Telegraph Integrated circuit fabrication comprising a locos process
US6635110B1 (en) * 1999-06-25 2003-10-21 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
CN112992672B (zh) * 2019-12-16 2022-10-14 山东有研半导体材料有限公司 一种硅基二氧化硅背封薄膜的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900345A (en) * 1973-08-02 1975-08-19 Motorola Inc Thin low temperature epi regions by conversion of an amorphous layer
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing
US4479831A (en) * 1980-09-15 1984-10-30 Burroughs Corporation Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910060B2 (ja) * 1976-03-01 1984-03-06 株式会社日立製作所 半導体装置の製造方法
IT1089298B (it) * 1977-01-17 1985-06-18 Mostek Corp Procedimento per fabbricare un dispositivo semiconduttore
US4166919A (en) * 1978-09-25 1979-09-04 Rca Corporation Amorphous silicon solar cell allowing infrared transmission
JPS55115341A (en) * 1979-02-28 1980-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5676537A (en) * 1979-11-27 1981-06-24 Fujitsu Ltd Manufacture of semiconductor device
US4441249A (en) * 1982-05-26 1984-04-10 Bell Telephone Laboratories, Incorporated Semiconductor integrated circuit capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900345A (en) * 1973-08-02 1975-08-19 Motorola Inc Thin low temperature epi regions by conversion of an amorphous layer
US4479831A (en) * 1980-09-15 1984-10-30 Burroughs Corporation Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment
US4358326A (en) * 1980-11-03 1982-11-09 International Business Machines Corporation Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Barnes, J. et al.: Low Temperature Differential Oxidation for Double Polysilicon VLSE Devices. In: J. Electrochem. Soc.: Solid-State-Science and Technology, Vol. 126, No. 10, Oct. 1979, pp. 1779-1785 *
Irene, E. A. et. al.: Silicon Oxidation Studies: Morphological Aspects.. In: J. Electrochem. Soc.: Solid-State-Science and Technology, Vol. 127, No. 3, March 1980, pp. 705-713 *
Kamins, T. I. *
Structure and Stability of Low Pressure Chemical Vapor-Deposited Silicon Films. In: J. Electrochem. Soc.: Solid-State-Science and Technology, Vol. 125, No. 6, June 1978, pp. 927-932 *
Sunami, H. et al.: Intermediate Oxide Formation in Double-Polysilicon Gate MOS Structure. In: J. Electrochem. Soc.: Solid-State-Science and Technology, Vol. 127, No. 11, Nov. 1980, pp. 2499-2506 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0697716A2 (de) * 1994-08-01 1996-02-21 Motorola, Inc. Gleichzeitiges Herstellungsverfahren von obersten Oxydschichten unter Verwendung von heroxydiertem Silizium
US5665620A (en) * 1994-08-01 1997-09-09 Motorola, Inc. Method for forming concurrent top oxides using reoxidized silicon in an EPROM
US5712177A (en) * 1994-08-01 1998-01-27 Motorola, Inc. Method for forming a reverse dielectric stack
EP0697716A3 (de) * 1994-08-01 1998-06-24 Motorola, Inc. Gleichzeitiges Herstellungsverfahren von obersten Oxydschichten unter Verwendung von heroxydiertem Silizium

Also Published As

Publication number Publication date
SE500975C2 (sv) 1994-10-10
IT1171798B (it) 1987-06-10
GB2131407B (en) 1987-02-04
DE3340583C2 (de) 1993-04-29
JPH06101466B2 (ja) 1994-12-12
SE8306071D0 (sv) 1983-11-04
GB8329380D0 (en) 1983-12-07
SE8306071L (sv) 1984-05-13
FR2536208A1 (fr) 1984-05-18
GB2131407A (en) 1984-06-20
JPS59103347A (ja) 1984-06-14
IT8323691A0 (it) 1983-11-11
FR2536208B1 (fr) 1987-03-20

Similar Documents

Publication Publication Date Title
DE69122796T2 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kondensator, wobei polykristallines Silizium mit mikrorauher Oberfläche verwendet wird
DE69727809T2 (de) Mehrschichtenfilmkondensatoranordnungen und verfahren zur herstellung
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE69736895T2 (de) Verfahren zur herstellung eines halbleiterspeichers
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE1464390B2 (de) Feldeffekttransistor
EP0005165A1 (de) Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE3241946A1 (de) Verfahren zum herstellen dielektrisch isolierter siliciumbereiche
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE3340583C2 (de)
DE2808645A1 (de) Verfahren zum einstellen des leckstromes von sos-isolierschicht-feldeffekttransistoren
DE19649670A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung
DE19681430B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3884679T2 (de) Niederschlagung von amorphen Silizium zur Herstellung dielektrischer Zwischenschichten für halbleiter Speicherzellen.
DE2153862A1 (de) Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3882882T2 (de) Verfahren zur Herstellung einer Siliziumstruktur auf einem Isolator.
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE2916732A1 (de) Verfahren zur herstellung eines fadenfoermigen widerstandselementes fuer eine integrierte schaltung
EP0831520B1 (de) Verfahren zur Herstellung einer MIS-Struktur auf Siliziumkarbid (SiC)
DE2039734A1 (de) Verbessertes Metall-Isolator-Halbleiter-Bauelement
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition