DE3247801A1 - Schaltungsanordnung zum verbinden mehrerer rechnerpaare - Google Patents

Schaltungsanordnung zum verbinden mehrerer rechnerpaare

Info

Publication number
DE3247801A1
DE3247801A1 DE19823247801 DE3247801A DE3247801A1 DE 3247801 A1 DE3247801 A1 DE 3247801A1 DE 19823247801 DE19823247801 DE 19823247801 DE 3247801 A DE3247801 A DE 3247801A DE 3247801 A1 DE3247801 A1 DE 3247801A1
Authority
DE
Germany
Prior art keywords
bus
input
pair
multiplexer
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19823247801
Other languages
English (en)
Other versions
DE3247801C2 (de
Inventor
Giorgi Bareggio Milano Campanini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italtel SpA
Original Assignee
Italtel SpA
Italtel Societa Italiana Telecomunicazioni SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Italtel SpA, Italtel Societa Italiana Telecomunicazioni SpA filed Critical Italtel SpA
Publication of DE3247801A1 publication Critical patent/DE3247801A1/de
Application granted granted Critical
Publication of DE3247801C2 publication Critical patent/DE3247801C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2025—Failover techniques using centralised failover control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54558—Redundancy, stand-by
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2033—Failover techniques switching over of hardware resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Hardware Redundancy (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Multi Processors (AREA)

Description

11380/H/Elf
ITALTEL
Spcietä" Italiana Telecomunicazioni s.p.a., Mailand (Italien)
Schaltungsanordnung zum Verbinden mehrerer Rechnerpaare
Die Erfindung bezieht sich auf eine Schaltunganordnung gemäß dem Oberbegriff des Anspruchs 1.
Die modernen elektronischen Fernsprechvermittlungszentralen bestehen aus einer mehr oder weniger großen Anzahl von zur Durchführung der Vermittlungsoperationen dienenden Modulen und aus einer Hilfsrechnereinheit für die Verkehrserfassung, Wartungsvorgänge usw. Sowohl das Steuer- und Befehlsorgan jedes Moduls als auch die Hilfsrechnereinheit werden jeweils durch ein Paar von nach dem Master-Slave-Prinzip arbeitenden Datenverarbeitungsanlagen oder kurz Rechnern gebildet. Das Hilfsrechnerpaar ist den anderen Rechnern hierarchisch übergeordnet, kann also die Modulrechnerpaare steuern. Zur Verbindung der einzelnen gesteuerten Rechnerpaare mit dem Hilfsrechnerpaar ist es bekannt und üblich, jeden gesteuerten Master-Rechner mit dem steuernden Master-Rechner und die Slave-Rechner der verschiedenen Paare mit dem steuernden Slave-Rechner zu verbinden. Zur Gewährleistung der erforderlichen Betriebszuverlässigkeit sind bei den bekannten Systemen zusätzliche Kreuzverbindungen von jedem gesteuerten Master-Rechner zum steuernden Slave-Rechner und von jedem gesteuerten Slave-Rechner zum Master-Hilfsrechner vorgesehen. Durch diese
Kreuzverbindungen kann eine Master-Slave-Umschaltung des Hilfsrechnerpaares vermieden werden/ wenn die Verbindung zwischen dem Master-Hilfsrechner und einem der gesteuerten Master-Rechner unterbrochen wird. Stattdessen kann in einem solchen Fall auf den Slave-Rechner des weiterhin vom Master-Hilfsrechner gesteuerten Moduls umgeschaltet werden. Würde die Kreuzverbindung fehlen, so würde die Unterbrechung einer ersten Verbindung zum steuernden Master-Rechner die Umschaltung zum Slave-Hilfsrechner bewirken und eine Betriebsstörung auftreten, sobald eine zweite Verbindung von einem anderen Modulrechnerpaar zu der Hilfsrechnereinheit unterbrochen wird, weil dann wieder zum Master-Hilfsrechner zurückgeschaltet würde. Da unter diesen Umständen beide Hilfsrechner wegen einer Störung der ihnen zugerodneten Leitungen nicht betriebsbereit wären, könnte das gesamte System blockiert werden.
Die zur Gewährleistung der erforderlichen Betriebszuverlässigkeit notwendigen Kreuzverbindungen der bekannten Systeme sind sehr aufwendig, weil zu jedem gesteuerten Rechnerpaar vier Leitungen führen müssen. Wenn die Hilfsrechnereinheit in geringer Entfernung von den Vermittlungsmodulen installiert wird, kann die Verbindung ausschließlich mit Kabeln realisiert werden. Befinden sich die Hilfsrechner aber in grösserer Entfernung , müssen an den jeweiligen Kabelenden Modem-Einrichtungen vorgesehen werden. Da die Anzahl der benötigten Modems proportional zur Zahl der möglichen Verbindungen etwa einer Vermittlungszentrale ist, ergibt sich ein hauptsächlich durch die hohen Kosten der Modems verursachter unerwünschter hoher Aufwand für erweiterte Verbindungsmöglichkeiten.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, die mit weniger Verbindungsleitungen zwischen jedem gesteuerten Rechnerpaar und dem steuernden
Paar auskommt, ohne daß dadurch die bei den bekannten Systemen erreichte Zuverlässigkeit beeinträchtigt wird.
Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Schaltungsanordnung gelöst.
Für jedes gesteuerterte Rechnerpaar sind also nur zwei Leitungen vorgesehen, deren Schnittstellen jedoch je zwei E/A-Abschnitte haben, von denen nur einer unmittelbar an der entsprechenden Leitung liegt, während die beiden anderen E/A-Abschnitte jedes Paares miteinander verbunden sind.
Da die Schnittstelleneinheiten jedes Paares in geringer Entfernung voneinander angeordnet werden können, kann durch ihre Verbindung jede Leitung ohne weiteres bis zur jeweils anderen Schnittstelleneinheit des betreffenden Paares verlängert werden. Wenn nun eine der beiden Leitungen des Paares unterbrochen wird, muß nichts an dem Master-Zustand der steuernden Rechnereinheit geändert werden, sondern über die erwähnten Verbindungen zwischen den Schnittstelleneinheiten hat der Master-Hilfsrechner über die andere Leitung des Paares weiterhin Zugang zum gesteuerten Rechner. Durch die Verbindungen zwischen den Schnittstelleneinheiten jedes Paares ergibt sich also mit wesentlich weniger Aufwand derselbe Zuverlässigkeitsgrad wie durch eine Verdopplung der Leitungen.
Weitere Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung eines nicht einschränkenden Ausführungsbeispiels. In der Zeichnung zeigen:
Figur 1 ein Prinzipbild der Schaltungsanordnung;
Figur 2 Einzelheiten einer der Schnittstelleneinheiten gemäß Fig. 1; und
Figur 3 Einzelheiten einer der gemäß Fig. 1 verwendeten Busverbindungsschaltungen.
Wie in Fig. 1 dargestellt ist, kann- das durch die Hilfsrechner ESA und ESß gebildete Paar die N Module MO.... .MOn beispielsweise eines Vermittlungssystems für Fernsprechsignale steuern. Jeder Modul steht seinerseits unter dem Befehl eines Paares von Rechnern wie CPlL.. und CPUß1, die über ein Leitungspaar mit dem Hilfsrechner ES,, bzw. ES_ verbunden sind. An den beiden Enden jedes Leitungspaares befindet sich ein Paar von Schnittstelleneinheiten wie 1AI' 1BI kzw· I'A1 , I'd-i· D:"-e den Hilfsrechnern zugeordneten Schnittstelleneinheiten I1A-...I'AN sind jeweils an einen ersten Bus angeschlossen, der mit der Zentraleinheit CPU1 des Master-Hilfsrechners über eineEin-Ausgabeeinheit I/O, verbunden ist. Die jeweils anderen Schnittstelleneinheiten I'R-i .. ..I'nvj dieser Paare sind dagegen über einen weiteren Bus und eine Ein-Ausgabeeinheit Ι/Οβ mit der Zentraleinheit CPU1 des Slave-Hilfsrechners ESß verbunden.
Jede Schnittstelleneinheit dient zur Steuerung der beiden zugehörigen Verbindungen in Abhängigkeit von eventuell ermittelten Störungen, zur "Verwaltung" des Sprechdatenprotokolls für den Informationsaustausch über eine dieser Verbindungen sowie zur Übertragung der Informationen von und zu der zugehörigen Zentraleinheit (CPU). Jede Schnittstelleneinheit enthält einen ersten und einen zweiten Ein-Ausgabeabschnitt A bzw. B. Dem einen Ein-Ausgabeabschnitt jeder Schnittstelleneinheit ist die zugehörige Leitung zugeordnet, während der andere Abschnitt an den nicht von der Leitung belegten Ein-Ausgabeabschnitt der zweiten Schnittstelleneinheit des jeweiligen Paares angeschlossen ist, wie aus der Darstellung in Figur 1 zu entnehmen ist. Hierbei geht die Erfindung davon aus, daß die Schnittstelleneinheiten jedes Paares in geringer Entfernung voneinander installiert und deshalb mit einem Kabel ohne Modems mitein-
ander verbunden werden können. Modems werden nur in den ■ beiden jeweils zu einem Modul MO1 usw. führenden Leitungen verwendet, wenn dies wegen entsprechender Entfernung des Hilfsrechners von den Wählvermittlungsmodulen erforderlieh ist.
Durch die Verbindung zwischen den beiden Schnittstelleneinheiten jedes Paares kann man jeweils die Umschaltung vom Master- auf den Slave-Rechner vermeiden, wenn die gerade verwendete Leitung unterbrochen wird, da der Mästerrechner über die genannte Verbindung Zugang zur anderen Leitung hat und hierüber einen der beiden Rechner des Paares erreicht, mit dem er Informationen austauscht. Der Zugang zur anderen Leitung wird dadurch ermöglicht, daß bei Inaktivität einer Schnittstelleneinheit deren beide Ein-Ausgabeabschnitte A und B miteinander verbunden sind. Diese Abschnitte werden nur dann an die eigentlichen Organe der Schnittstelleneinheit angeschlossen, wenn letztere über die zugehörige Leitung Informationen übertragen muß.
Falls zu einem gegebenen Zeitpunkt die Zentraleinheit CPU' des Hilfsrechners ESA und der Rechner CPU,., des Moduls MO1 jeweils als Master gekennzeichnet sind und die den Abschnitt A der Schnittstelleneinheit I' . mit dem Abschnitt A der Schnittstelleneinheit IÄ1 verbindende Leitung unterbrochen wird, wird dies durch die Schnittstelleneinheiten I... und I1-. 1 festgestellt, welche daraufhin ihre Ein- und Ausgänge auf den jeweiligen Abschnitt B umschalten. Infolgedessen haben sie nun Zugang zu den Abschnitten A der Schnittstelleneinheiten Ιβ1 bzw. I1 ., welche an die entsprechenden Abschnitte B angeschlossen sind, weil der Rechner CPU-,, und
a I
die Zentraleinheit CPU' des Hilfsrechners als Slave-Rechner gekennzeichnet sind und die Schnittstelleneinheiten I1-., und I1D1 von ihnen nicht für den Informationsaustausch benötigt werden. Der Hilfsrechner ES bleibt daher als Master
gekennzeichnet und benutzt die nicht unterbrochene andere Leitung für den Informationsaustausch mit dem Rechner, mit dem er im Gespräch steht, d.h. dem Rechner CPU,,.., falls nicht im Modul MO1 eine Master-Slave-Umschaltung des gesteuerten Rechnerpaares erfolgt. Der Informationsaustausch wird von den Schnittstelleneinheiten I' . und L. über die Ein-Ausgabeabschnitte der anderen Schnittstelleneinheiten I'o-j und I . "verwaltet".
Durch die Erfindung wird ein hoher Zuverlässigkeitsgrad nicht nur für die Leitungen, sondern auch für die Schnittstelleneinheiten I' und I' gewährleistet. Ähnlich wie bei den Leitungen bewirkt eine Störung in einer Schnittstelleneinheit eines der Module eine Master-Slave-Umschaltung des steuernden Rechnerpaares, und falls eine Schnittstelleneinheit eines weiteren Moduls gestört wird, würden die eingangs erwähnten unerwünschten Betriebsbedingungen auftreten. Damit diese Möglichkeit ausgeschlossen wird, sind in einigen bekannten Systemen alle dem Hilfsrechnerpaar zugeordneten Schnittstelleneinheiten doppelt vorgesehen, damit bei einer Störung keine Master-Slave-Umschaltung erforderlich ist, sondern eine Reserveeinheit verwendet werden kann. Die Erfindung erreicht denselben Zuverläswxe
sigkeitsgrad/bei einer Verdopplung der Schnittstelleneinheiten, jedoch wesentlich einfacher und mit geringerem Schaltungsaufwand. Die Erfindung nutzt hierbei die Tatsache aus, daß der eine der beiden Hilfsrechner, der als Slave gekennzeichnet ist, vollkommen unaktiv ist, so daß einige seiner Organe von der Zentraleinheit (CPU1) des Master-Hilfsrechners benutzt werden können, wenn die Busse der beiden Rechner miteinander verbunden werden. Beispielsweise sei angenommen, daß zu einem gegebenen Zeitpunkt die als Master gekennzeichnete Zentraleinheit CPU' mit dem Rechner CPUa1 Daten über die Ein-Ausgabeeinheit I/O, und über die Schnittstelleneinheiten Γ . und Ift1 austauscht. Im Falle einer Störung der Schnittstelleneinheit Γ . wäre ohne Vorhandensein
-ΙΟΙ einer Reserve-Schnittstelleneinheit an sich eine Master-Slave-Umschaltung des steuernden Hilfsrechnerpaares erforderlich, so daß die nun als Master gekennzeichnete Zentraleinheit CPU' über die Schnittstelleneinheit I' . Zugang zum Modul MO1 hätte. Erfindungsgemäss sind jedoch die Busverbindungsschaltungen CB7^ und CBn vorgesehen, über die der Zugang zum Modul MO1 ermöglicht wird, ohne daß die unerwünschte Master-Slave-Umschaltung erforderlich ist. Nachdem sie eine Störung in der Schnittstelleneinheit I1 festgestellt hat, sendet die Zentraleinheit CPU',.
(begrenzt auf die als gestört ermittelten Schnittstelleneinheiten) einen Befähigungsbefehl über die Ein-Ausgabeeinheit Ι/0Λ an die Busverbindungsschaltung CBn. Während der Übertragung der die Schnittstelleneinheit I' . betreffenden Daten verbindet die Schaltung CB den Bus der Zentraleinheit CPU1,, mit demjenigen der Zentraleinheit CPU' ,
Ά ti
wodurch die Zentraleinheit CPU' über die Ein-Ausgabeeinheit I/0A, die Schaltungen CB , CB_ und die Schnittstelleneinheiten I'B1 und I1 Zugang zum MOdUlMD1 erhält. Die Schaltungen CB ,CBB ermöglichen also mit wesentlich geringerem Aufwand und entsprechend geringeren Kosten denselben Zuverlässigkeitsgrad, den man durch eine Verdopplung der Schnittstelleneinheiten erreichen würde.
Gemäss Figur 2 bestehen die Schnittstelleneinheiten I jeweils im wesentlichen aus einem Mikroprozessor MIP, der einerseits an den zugeordneten Rechner CPU und andererseits an die Ein-Ausgabeabschnitte A und B angeschlossen ist, von denen er die Daten über einen ersten Multiplexer MX1 empfängt, Zur Steuerung der Leitungsverbindungen hat der Mikroprozessor MIP die Aufgabe, Störungen der zugehörigen Leitung festzustellen und aufgrund des verwendeten Sprechdatenprotokolls die übertragene! Meldungen zu verarbeiten. Ferner
dient der Mikroprozessor MIP zum zweiseitig gerichteten Datenaustausch mit den Steuereinheiten der betreffenden Schnittstelleneinheit.
Jeder Ein-Ausgabeabschnitt A bzw. B enthält eine Empfangsstufe RC, bzw. RCR , deren Ausgang mit je einem Eingang des Multiplexers MX1 sowie mit einem Eingang eines im jeweiligen anderen Abschnitt vorgesehenen weiteren Multiplexers verbunden ist. Darstellungsgemäß enthält der Abschnitt A den Multiplexer MX~, dessen Eingänge vom Mikroprozessor MIP bzw. von der Empfangsstufe RCß gesteuert sind. Ähnlich enthält der Abschnitt B den Multiplexer MX3, dessen Eingänge mit dem Mikroprozessor MIP bzw. mit der Empfangsstufe EC,. verbunden sind. An die Ausgänge der Multiplexer MX2 und MXo ist jeweils eine Signalsendestufe DRß bzw. DR geschaltet.
Der Mikroprozessor MIP steuert an einem gesonderten Ausgang den Multiplexer MX1 und an einem weiteren Ausgang den Multiplexer MX2 sowie - über einen Inverter IN - den Multiplexer MX3 in Abhängigkeit von der Richtung der Datenübertragung und vom Zustand der Leitung. Sollen beispielsweise die vom Mikroprozessor MIP abgegebenen Daten nicht dem Abschnitt A zugeführt werden, da die ihm zugeordnete Leitung schadhaft ist, so hat das gesonderte Steuersignal des Mikroprozessors MIP einen solchen Binärwert, daß es den Multiplexer MX-. befähigt, die an seinem Eingang 1 vorhandenen Daten am Ausgang in den Abschnitt B abzugeben. Sollen dagegen die am Ausgang der Empfangsstufe RC, vorhandenen Daten nicht zum Mikroprozessor MIP gelangen, weil die betrachtete Schnittstelleneinheit lediglich als Verlängerung der Leitung zur zweiten Schnittstelleneinheit des Paares dienen soll, hat das Steuersignal des Mikroprozessors MIP einen Binärwert, bei dem der Multiplexer MXi an der Abgabe seiner am Eingang 0 liegenden Daten gehindert wird, während der
Multiplexer MX~ befähigt wird, die an seinem Eingang O liegenden Daten weiterzusenden.
Figur 3 zeigt Einzelheiten einer der Busverbindungsschaltungen CB, die der Master-Zentraleinheit CPU1 den Zugang zum Bus der Slave-Zentraleinheit ermöglichen soll/ wenn die oben erwähnten Umstände vorliegen. Bei dem der Schaltung CB zugeordneten Bus handelt es sich um eine Mehrfach-Sammelleitung einschließlich Datenbus, Adressenbus,Steuerbus usw. In Figur 3 sind nur der Adressenbus A-BUS und der Datenbus D-BUS dargestellt. Sowohl an den Adressenbus als auch an den Datenbus ist je ein Paar von steuerbaren Schaltkreisen hoher Impedanz angeschlossen, deren Befähigungseingänge an zwei Ausgänge eines DirektzugriffSpeichers RAM angeschlossen sind, wie im einzelnen der Zeichnung zu entnehmen ist. Der Speicher RAM enthält M+1 Speicherzellen, in denen die Informationen über den Zustand jeder der M ( = 4N) Schnittstelleneinheiten gespeichert wird, d.h. darüber, ob die betreffende Einheit gestört oder betriebsbereit ist.
Beim Einschalten des Gerätes werden in den Speicher RAM Bits mit einem solchen Binärwert (beispielsweise 0) geschrieben, daß sie die Schaltkreise AI für alle Schnittstelleneinheiten sperrt. Wenn die als Master arbeitende Zentraleinheit CPU1 feststellt, daß eine bestimmte Schnittstelleneinheit I. gestört ist, sendet sie einen Befehl zur Busverbindung, um den Zugang zu der demselben Modul zugeordneten Schnittstelleneinheit I'. des Slave-Hilfsrechners zu ermöglichen. Der Busverbindungsbefehl besteht aus einem auf den Adressenbus A-BUS gesendeten Code, der die zu realisierende Funktion (Befähigung bzw. Sperrung) zum Ausdruck bringt, und aus einer auf den Datenbus D-BUS gesendeten Kennzeichnung der i-ten Schnittstelle, die als gestört ermittelt wurde. Ein an den Adressenbus angeschlossener Funktionsdecodierer DF erzeugt ein der durchzuführenden Funktion entsprechendes
Signal, das eine Schreibeinheit US steuert, die an einem ersten Datenausgang D ein Signal mit einem dem vom Decodierer DF ermittelten Signal entsprechenden Binärwert liefert. An einem zweiten Ausgang erzeugt die Schreibeinhe.it US ein impulsformiges Signal WR, das als Schreibbefehl für den Speicher RAM zum Schreiben des Binärwerts vom Datenausgang D dient.
Das impulsförmige Signal WR gelangt ferner an den Steuereingang eines Multiplexers MX4, der an einem Eingang mit dem Datenbus D-BUS und am anderen Eingang mit dem Adressenbus A-BUS verbunden ist. Der Impuls des Signals WR bewirkt, daß der Multiplexer MX4 die auf dem Datenbus vorhandene Binärkonfiguration dem Speicher RAM zuführt, wodurch in der von dem Digitalwort vom Ausgang des Multiplexers MX4 identifizierten Zeile des Speichers RAM ein Bit geschrieben wird, das eine Befähigung zur Busverbindung zum Ausdruck bringt. Nach Beendigung der Schreibvorgänge wechselt das Signal WR, so daß der Multiplexer MX4 nun den Adressenbus mit seinem Ausgang verbindet. Jedesmal, wenn auf dem Adressenbus die Adresse der betrachteten Schnittstelleneinheit erscheint, liefert der Speicher RAM das Signal zur Befähigung der Schaltkreise AI für die Busverbindung.

Claims (4)

  1. Patentansprüche
    /i.) Schaltungsanordnung zum Verbinden mehrerer nach dem Master-Slave-Prinzip arbeitender Rechnerpaare mit einem übergeordneten, die anderen Paare steuernden weiteren Paar von ebenfalls als Master und Slave betriebenen Rechnern mit Leitungen, an deren Enden sich jeweils Schnittstelleneinheiten befinden, beispielsweise für ein Fernsprechvermittlungssystem, dadurch gekennzeichnet,
    daß jedes Paar der gesteuerten Rechner (CPtV, cpür^ mit dem steuernden Paar von Rechnern (ESA, ESß) über je ein Leitungspaar verbunden ist,
    daß jede der Schnittstelleneinheiten (I , I ; I1,, I1J
    AB A B
    des Leitungspaares zwei Ein-Ausgabeabschnitte (A,B) aufweist, die miteinander verbunden sind,
    und daß jeweils an den einen Abschnitt (A) der einen Schnitt stelleneinheit (IA1 bzw. I1A1) jedes Paares die betreffende Leitung angeschlossen und ihr anderer Abschnitt (B) über ein Kabel mit dem entsprechenden , ebenfalls von keiner. Leitung belegten Abschnitt (A) der anderen Schnittstelleneinheit (Ιβ1 bzw. 11D1) verbunden ist.
  2. 2.) Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß an den Bus jedes der steuernden Rechner (ES,, ESß) eine Büsverbindungsschaltung (CB A' cbb^ angeschlossen ist, die auf Befehl der Zentraleinheit (CPU') des zugehörigen Rechners (z.B. ESa) dessen Bus mit dem Bus des anderen steuernden Rechners (ES_.) über
    ti
    dessen Busverbindungsschaltuna (CB0)verbindet.
  3. 3.) Schaltungsanordnung nach Anspruch 1 oder 2, d a durch gekennzeichnet, daß jede Schnittstelleneinheit (I) einen programmierten Steuerprozessor (MIP) enthält, dem die zu den beiden Ein-Ausgabeabschnitten (A,B) gelangenden Daten über einen ersten Multiplexer (MX1) zugeführt sind,
    daß jeder Ein-Ausgabeabschnitt (A bzw. B) eine Signalempfangsstufe (RC,.; RCn) , eine Signalsendestufe (DR ; DRn)
    A ij . A B
    und einen zweiten bzw. einen dritten Multiplexer (MX2; MX3) enthält,
    daß der zweite bzw. der dritte Multiplexer (MX9; MX,) mit
    ^ -J
    seinem Ausgang an den Eingang der entsprechenden Signalsendestufe (DRA; DRß) , mit seinem ersten Eingang an den Ausgang des Steuerprozessors (MIP) und mit seinem zweiten Eingang
    an die Empfangsstufe (RCA; RCß) des jeweils anderen Ein-Ausgabeabschnittes (B bzw. A) angeschlossen ist,
    und daß der Steuerprozessor (MIP) den ersten und den zweiten Multiplexer (MX.« und MX2) direkt und den dritten Multiplexer (MX3) über einen Inverter (IN) steuert.
  4. 4.) Schaltungsanordnung nach Anspruch 2,dadurch gekennzeichnet, daß jede der Busverbindungsschaltungen (CB) folgendes enthält:
    Ein erstes und ein zweites Paar von steuerbaren Schaltkreisen hoher Impedanz (AI), welche an den Datenbus (D-BUS) bzw. an den Adressenbus (A-BUS) des entsprechenden Rechners (ES , ES ) angeschlossen sind;
    einen vierten Multiplexer (MX,), dessen erster Eingang am Datenbus (D-BUS) und dessen zweiter Eingang am Adressenbus (A-BUS) liegt;
    20
    einen Speicher (RAM) mit wahlfreiem Zugriff, dessen Adresseneingang an den Ausgang des vierten Multiplexers (MX-) angeschlossen ist;
    einen Funktionsdecodierer (DF), der an den Adressenbus (A-BUS) des entsprechenden Rechners (ES7^ESn) angeschlossen ist; und
    eine Schreibeinheit (US), die dem
    Dateneingang (D) bzw. dem Befehlseingang (Signal WR) des Speichers (RAM) das von dem Funktionsdecodierer (DF) gelieferte Binärsignal bzw. ein als Schreibbefehl dienendes Signal (WR) zuführt, das auch zum Steuereingang des vierten Multiplexers (MX.) gelangt.
DE19823247801 1981-12-23 1982-12-23 Schaltungsanordnung zum verbinden mehrerer rechnerpaare Granted DE3247801A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT25809/81A IT1194131B (it) 1981-12-23 1981-12-23 Disposizione circuitale atta a collegare una pluralita' di coppie di elaboratori ad un ulteriore coppia di elaboratori di gerarchia superiore

Publications (2)

Publication Number Publication Date
DE3247801A1 true DE3247801A1 (de) 1983-07-07
DE3247801C2 DE3247801C2 (de) 1991-09-12

Family

ID=11217797

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823247801 Granted DE3247801A1 (de) 1981-12-23 1982-12-23 Schaltungsanordnung zum verbinden mehrerer rechnerpaare

Country Status (3)

Country Link
US (1) US4654784A (de)
DE (1) DE3247801A1 (de)
IT (1) IT1194131B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730304A (en) * 1985-10-02 1988-03-08 American Telephone And Telegraph Company, At&T Bell Laboratories Data base creation in stored program controlled switching systems
US5251299A (en) * 1985-12-28 1993-10-05 Fujitsu Limited System for switching between processors in a multiprocessor system
US4985832A (en) * 1986-09-18 1991-01-15 Digital Equipment Corporation SIMD array processing system with routing networks having plurality of switching stages to transfer messages among processors
US5146606A (en) * 1986-09-18 1992-09-08 Digital Equipment Corporation Systems for interconnecting and configuring plurality of memory elements by control of mode signals
US5230079A (en) * 1986-09-18 1993-07-20 Digital Equipment Corporation Massively parallel array processing system with processors selectively accessing memory module locations using address in microword or in address register
US5483659A (en) * 1987-09-14 1996-01-09 Yamamura; Kimio Apparatus for controlling a signal processing system to operate in high and low speed modes
US5023778A (en) * 1990-03-23 1991-06-11 General Motors Corporation Interprocessor communication method
JPH0756644B2 (ja) * 1990-08-31 1995-06-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 状態変化通知装置及び方法
US5301281A (en) * 1991-06-26 1994-04-05 Ast Research, Inc. Method and apparatus for expanding a backplane interconnecting bus in a multiprocessor computer system without additional byte select signals
US5222122A (en) * 1992-03-31 1993-06-22 At&T Bell Laboratories Payphone having master and slave modes
US5423044A (en) * 1992-06-16 1995-06-06 International Business Machines Corporation Shared, distributed lock manager for loosely coupled processing systems
KR970072676A (ko) * 1996-04-19 1997-11-07 김광호 이중화모듈 절체장치
US5953314A (en) * 1997-08-28 1999-09-14 Ascend Communications, Inc. Control processor switchover for a telecommunications switch
DE19938429B4 (de) * 1999-08-13 2007-03-15 Force Computers Gmbh Computer
US6651736B2 (en) * 2001-06-28 2003-11-25 Intel Corporation Short carbon fiber enhanced thermal grease
US20030037152A1 (en) * 2001-08-15 2003-02-20 Carry Computer Eng. Co., Ltd. Double interfaced storage communication network card with a communication protocol device
JP2006260140A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd データ処理システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964056A (en) * 1974-04-08 1976-06-15 International Standard Electric Corporation System for transferring data between central units and controlled units
DE2626838B2 (de) * 1975-06-17 1979-11-22 Cselt-Centro Studi E Laboratori Telecomunicazioni S.P.A., Turin (Italien) Prüf-Schaltungsanordnung für eine Fernmeldeinstallation
US4257099A (en) * 1975-10-14 1981-03-17 Texas Instruments Incorporated Communication bus coupler
DE2645341C2 (de) * 1975-10-14 1988-03-10 Texas Instruments Inc., Dallas, Tex., Us

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE731482A (de) * 1968-05-15 1969-09-15
US4011542A (en) * 1973-05-29 1977-03-08 Trw Inc. Redundant data transmission system
US3882455A (en) * 1973-09-14 1975-05-06 Gte Automatic Electric Lab Inc Configuration control circuit for control and maintenance complex of digital communications system
US4030069A (en) * 1975-01-30 1977-06-14 Trw Inc. Redundant message metering network
IT1037256B (it) * 1975-04-14 1979-11-10 Sits Soc It Telecom Siemens Rete di transito per sistemi di telecomunicazioni a divisione di tempo
IT1071840B (it) * 1976-11-12 1985-04-10 Olivetti & Co Spa Sistema multiprocessore per la commutazione automatica di linee telegrafiche e metodo di trasferimento dei caratteri di informazione
FR2473819B1 (fr) * 1980-01-11 1985-12-13 Telecommunications Sa Procede et systeme de securisation d'une artere de transmission numerique
US4499336A (en) * 1982-10-29 1985-02-12 Gte Automatic Electric Inc. Common channel interoffice signaling system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3964056A (en) * 1974-04-08 1976-06-15 International Standard Electric Corporation System for transferring data between central units and controlled units
DE2626838B2 (de) * 1975-06-17 1979-11-22 Cselt-Centro Studi E Laboratori Telecomunicazioni S.P.A., Turin (Italien) Prüf-Schaltungsanordnung für eine Fernmeldeinstallation
US4257099A (en) * 1975-10-14 1981-03-17 Texas Instruments Incorporated Communication bus coupler
DE2645341C2 (de) * 1975-10-14 1988-03-10 Texas Instruments Inc., Dallas, Tex., Us

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Z: Spektrum der Wissenschaft, August 1979, S.90-102 *

Also Published As

Publication number Publication date
IT8125809A0 (it) 1981-12-23
DE3247801C2 (de) 1991-09-12
US4654784A (en) 1987-03-31
IT1194131B (it) 1988-09-14

Similar Documents

Publication Publication Date Title
DE3247801A1 (de) Schaltungsanordnung zum verbinden mehrerer rechnerpaare
DE3688722T2 (de) Datensteuersystem für Systemkanal zur digitalen automatischen Flugsteuerung mit mehreren verschiedenen Datenverarbeitungen.
DE2321260C2 (de) Multiprozessor-Datenverarbeitungsanlage mit mehreren rekonfigurierbaren Datenverarbeitungsgruppen
DE2944497C2 (de)
DE2908316A1 (de) Multikonfigurierbares modulares verarbeitungssystem, das mit einem vorverarbeitungssystem integriert ist
DE2313724A1 (de) Elektronische datenverarbeitungsanlage
DE2048670B2 (de) Verfahren und anordnung zur ueberpruefung einer datenverarbeitungsanlage
EP1249744A1 (de) Verfahren zum Herstellen konsistenter Speicherinhalte in redundanten Systemen
DE3311881C2 (de)
DE2645341C2 (de)
DE69610874T2 (de) Vorrichtung zur Datenübertragung zwischen einer Mehrzahl von Funktionsmodulen in einer lokalen Buseinheit und einem externen ARINC-629-Bus
DE3780306T2 (de) Adapterbusschalter zur verbesserung der verfuegbarkeit einer steuereinheit.
DE2420214C2 (de) Schaltungsanordnung zur Umschaltung der redundanten Kommunikationspfade einer Datenübertragungseinrichtung
DE3238826C2 (de)
DE4137336A1 (de) Ic-karte
DE2217609A1 (de) Zugriffseinheit für Datenverarbeitungsanlagen
DE2628105A1 (de) Digitaldatenschalter mit reserveschaltgruppenanordnung
DE69120054T2 (de) Ausgabeverwaltungskreis für speicherprogrammierbare steuerung
DE69919915T2 (de) Bussteuerung in einem Datenprozessor
DE2629800A1 (de) Schaltungsanordnung zur erholung nach einer stoerung des verarbeiterspeichers in einer zeitmultiplex-nachrichtenvermittlungsanlage
DE102006006571A1 (de) Halbleiteranordnung und Verfahren zum Betreiben einer Halbleiteranordnung
DE3248276C2 (de)
DE4303048A1 (en) Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems
DE2007041A1 (de) Automatisch strukturierbares Datenverarbeitungssystem
DE2348758C3 (de)

Legal Events

Date Code Title Description
8101 Request for examination as to novelty
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee