DE3245238A1

DE3245238A1 - Transformatorlose schaltungsanordnung zur erzeugung kleiner gleichspannungen

Info

Publication number: DE3245238A1
Application number: DE19823245238
Authority: DE
Inventors: Klaus Ing.(grad.) 8000 München Wetzel
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1982-12-07
Filing date: 1982-12-07
Publication date: 1984-06-07

Description

Transformatorlose Schaltunqsanordnunq zur Erzeugung
kleiner GleichSDannunsen Die Erfindung betrifft eine transformatorlose Schaltungsanordnung zur Erzeugung kleiner Gleichspannungen aus Netz-Wechselspannungen mit einem Leistungsschalter, insbesondere Leistungs-MOS-FET, über den ein Kondensator aufgeladen wird und einer Schaltungslogik, die den Leistungsschalter steuert.
Die zur Versorgung elektronischer Schaltungen erforderlichen Kleinspannungen werden, wenn Batterien einen wirtschaftlichen Betrieb nicht mehr erlauben, üblicherweise einem kleinen Netzteil (Transformator, Gleichrichtung, Siebung und evtl. Regelung) entnommen. Diese Schaltungsanordnungen sind jedoch aufwendig und vor allem großvolumig, da Netztransformatoren auch für kleinste Leistungen ein Mindestvolumen nicht unterschreiten. Wenn nur geringe Lastströme bis ca. 200 mA benötigt werden, ist das Verhältnis Aufwand zu Nutzen bei derartigen Schaltungsanordnungen ungünstig.
Eine andere, häufig verwendete Art der Kleinspannungserzeugung führt über eine Widerstandsteilung mit vorgeschalteter Gleichrichterdiode. Diese verhältnismäßig kostengünstige Schaltungsanordnung ist jedoch im allgemeinen nur für Ströme bis ca. 20 mA geeignet, da sonst die Verlustleistung in den Vorwiderständen zu stark anwächst und die dabei auftretenden Erwärmungen nur noch schwer oder nicht mehr beherrschbar sind. Beispielsweise beträgt die Verlustleistung für einen Strom von 100 mA bei der üblichen Netzspannung von 220 V im Vorwiderstand ca. 20 W.
Eine transformatorlose Schaltungsanordnung der eingangs genannten Art zur Kleinspannungsversorgung in netzbetriebenen Geräten ist aus der DE-Ai-27 40 763 bekannt.
Die Schaltungslogik, die dabei aus einem MOS-Feldeffekttransistor (FET) besteht, unterbricht den Ladevorgang des Ladekondensators bei einer Spitzengleichrichtung vorzeitig. Als Schalter selbst, der von der Schaltungslogik gesteuert wird, dient ein weiterer Feldeffekttransistor.
Bei einer definierten und periodisch wiederkehrenden Ladeunterbrechung kann mit dieser Schaltungsanordnung eine beliebig kleinere Gleichspannung aus der Netzwechselspannung erzeugt werden. Die periodische Spannungsunterbrechung wird dabei spannungsabhängig durchgeführt.
Beim Betrieb der bekannten Schaltungsanordnung treten jedoch eine Reihe von Schwierigkeiten auf. So ist für die Referenzelemente eine verlustbehaftete Stromzuführung erforderlich. Weiterhin ist das Schaltelement teilweise auch bei fallender Netzhalbwelle leitend, so daß die stark verlustbehaftete und unkontrollierte Kondensatornachladung bei fallender Netzhalbwelle eintritt.
Aufgabe der Erfindung ist es daher, die eingangs angeführte Schaltungsanordnung derart weiterzubilden, daß die aufgezeigten Schwierigkeiten nicht mehr auftreten.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Schaltungslogik ein Phasenschieber vorgeschaltet ist, der die Eingangs-Wechselspannung (Netzspannung) um einen bestimmten Phasenwinkel verschiebt.
Die erfindungsgemäße Schaltungsanordnung weist den Vorteil auf, daß zum einen Referenzelemente nicht mehr erforderlich sind und daß zum anderen das Schaltelement nur bei der ansteigenden positiven Netzhalbwelle während der Phasenverschiebung leitend ist. Die Ausgangsspannung entspricht damit einer ganz bestimmten Phasenverschiebung für eine bestimmte Last.
Zweckmäßige Weiterbildungen der Schaltungsanordnung gemäß der Erfindung sind in den Unteransprüchen angeführt.
Die Erfindung wird anhand der folgenden Ausführungsbeispiele näher erläutert. In der dazugehörenden Zeichnung zeigen Fig. 1 und Fig. 2 Prinzipschaltbilder Fig. 3 ein Spannungs- und Strom-Diagramm Fig. 4 eine Schaltungsanordnung Fig. 5 eine monolitisch integrierte Schaltungsanordnung und Fig. 6 eine weitere Schaltungsanordnung.
In der Fig. 1 ist ein Prinzipschaltbild der erfindungsgemäßen Schaltungsanordnung dargestellt. Die Netz-Wechselspannung Uz wird einem Gleichrichter G zugeführt, der als Ein- oder Zweiweg-Gleichrichter ausgebildet sein kann. Über den Leistungsschalter LS wird der Ladekondensator C aufgeladen an dessen Anschlüssen die Gleichspannung UA zur Versorgung der Last RL erzeugt wird.
Die Steuerung des Leistungsschalters LS erfolgt durch die Logik L, der ein Phasenschieber Ph vorgeschaltet ist.
Leistungsschalter LS, Logik L und Phasenschieber Ph können gemeinsam integriert werden. Beispielsweise eignet sich hierfür die MOS-Leis.ungstechnologie. Die Wahl des (Netz-) Gleichrichters G in Ein- oder Zweiwegausführung muß in der Logik L berücksichtigt werden.
Als Leistungsschalter LS eignet sich besonders ein Leistungs-MOS-FET und als Schaltungslogik L entweder ein bipolarer oder ebenfalls ein MOS-Transistor. Die Phasenverschiebung kann mit einem einfachen RC-Glied realisiert werden, jedoch läßt sich die notwendige periodische Zeitverschiebung auch anders, wie beispielsweise mit Zählerketten, Verzögerungsstufen oder von der Netzfrequenz abgeleiteten Verzögerungsgliedern verwirklichen. Die letztgenannten Anordnungen sind dabei für voll integrierte Lösungen von Bedeutung, da externe Kondensatoren mit ihnen vermieden werden In der Fig. 2 ist ein weiteres Prinzipschaltbild dargestellt, bei dem der Leistungsschalter durch einen Leistungs-MOS-FET gebildet ist. Die Netzwechselspannung UA, wird durch die Diode D gleichgerichtet. Ein Phasenschieber Ph, der durch ein RC-Glied gebildet wird, erzeugt eine phasenverschobene Spannung Uph , welche der Schaltungslogik L zugeführt wird. Die Schaltungslogik L wird dabei durch einen MOS-Transistor gebildet. Am drainseitigen Anschluß des Schalters T entsteht die Ausgangsspannung UA, mit der der Kondensator C aufgeladen wird an dessen Anschlüssen die Last RL zugeschaltet ist.
In der Fig. 3 ist der zeitabhängige Verlauf der Netzspannung U , der Ausgangsgleichspannung UA und der um den Phasenwinkel r verschobenen Spannung Uph dargestellt.
Beim Überschreiten einer bestimmten Schwellspannung beginnt die durch den Stromflußwinkel t definierte Stromflußzeit 1T des Leistungsschalters T. Dadurch erfolgt die Nachladung des Ausgangskondensators C. Die phasenverschobene Spannung Uph unterbricht den Ladevorgang, wenn die Schaltspannung UL der Schaltungslogik L erreicht ist. Der Leistungs-MOS-FET bleibt bis nach dem Nulldurchgang der Netzspannung U«o gesperrt. Wegen der vorgeschalteten Gleichrichterdiode D unterbleibt bei der negativen Netzhalbwelle aber eine Nachladung des Ausgangskondensators C.
In der Fig. 4 ist ein erstes Ausführungsbeispiel einer Schaltungsanordnung gemäß der Erfindung dargestellt. Sie besteht aus einer Serienschaltung der Gleichrichterdiode D1, des Leistungs-MOS-FET T1 und des Ladekondensators 03.
Parallel zum Ladekondensator C3 ist eine Last RL geschaltet. Um eine satte Durchschaltung des Leistungsschalters T1 zu gewährleisten, wird an sein Gate über den Widerstand R3 eine eigens über die Diode D2 gleichgerichtete und mit dem Kondensator C2 gesiebte Spannung gelegt. Damit am Gate die zulässigen Grenzspannungswerte nicht überschritten werden, wird die Spannung mit der Zenerdiode Z begrenzt. Das Ein- und Ausschalten des Leistungshalbleiterschalters T1 erfolgt mit dem Kleinsignaltransistor T2, dessen Kollektor-Emitter-Strecke an das Gate des Schalters T1 gelegt ist. Wenn somit der Transistor T2 leitend ist, wird der Leistungs-MOS-FET T1 gesperrt. Bei gesperrtem Transistor T2 ist dagegen der Schalter T1 leitend. Mit der anliegenden Eingangswechselspannung Uz wird der Transistor T2 mit der positiven Halbwelle periodisch über die Widerstände R1 und R2 geöffnet, Allerdings geschieht das mit einer Verzögerung, die der Phasenverschiebung entspricht, die mit dem Kondensator C1 bewirkt wird. Zur symmetrischen Umladung des Kondensators C7 dient die Diode D3.
Mit beginnender positiver Netzhalbwelle ist der Leistungs-MOS-FET T1 voll durchgesteuert und der Ladekondensator C3 wird nachgeladen, sobald der augenblickliche Eingangs- spannungswert die noch vorhandene Spannung am Kondensator C3 überschreitet. Nach der wirksam gewordenen Phasenverschiebung wird auch der Transistor T2 geöffnet, so daß der Leistungs-MOS-FET T1 sperrt und damit die Nachladung des Kondensators C3 vorzeitig beendet. Nach einer Periode, die bei einer Netzwechselspannung von 50 Hz 20 ms beträgt, wiederholt sich der geschilderte Vorgang.
Zwischen dem drainseitigen Anschluß des Schalters T1 und der Diode D 1 kann zusätzlich der Widerstand R4 (beispielsweise R4 <$ 0,1 RL) eingeführt werden. Man erzielt dadurch eine Vergrößerung des Stromflußwinkels zugunsten eines kleineren Ladespitzenstromes. In diesem Fall muß der Phasenwinkel y vergrößert werden.
In der Fig. 5 ist ein weiteres Ausführungsbeispiel dargestellt, bei dem der durch die strichpunktierte Linie umrahmte Teil in monolitisch integrierter Schaltungstechnik ausgeführt ist. Als externe Zuschaltung sind hierbei lediglich die Gleichrichterdiode D und der Ladekondensator C erforderlich. Im Gegensatz zu den vorhergehenden Ausführungsbeispielen liegt hierbei der Ladekondensator C am drainseitigen Ausgang des Leistungs-MOS-FET T1. In der Schaltung ist ferner ein weiterer MOS-Schalttransistor T2 integiert, dessen Eingangskapazität vorzugsweise so vergrößert ist, daß dieser Transistor um die gewünschte Phasenverschiebung später einschaltet als der Leistungstransistor T1. Falls dies nicht möglich ist, kann eine Kapazität Ci zusätzlich in der integrierten Schaltung verwirklicht werden. Da der Leistungs-MOS-FET T1 mit dem Schaltungstransistor T2 abgeschaltet wird, ist eine kurze periodische Aufladung des Ladekondensators C während der steigenden Netzhalbwelle gesichert. Die Zenerdioden Z1 und Z2 begrenzen die Gate-Source-Spannungen der MOS-Transistoren T1 und T2 auf zulässige Werte. Der Spannungswert der Zenerdiode Z1 entspricht dabei zugleich der Leerlaufausgangsspannung.
Die durch die Diode D gleichgerichtete Netzwechselspannung wird wie beim vorhergehenden Ausführungsbeispiel über den Widerstand R2 an das Gate des Leistungsschalters T1 gelegt, um eine satte Durchschaltung zu ermöglichen. Die anliegende Eingangswechselspannung Us öffnet den Transistor T2 mit der positiven Halbwelle periodisch über den Widerstand R1 mit einer Zeitverzögerung, die der durch seine Eingangskapazität bestimmten Phasenverschiebung entspricht. Der weitere Ablauf entspricht demjenigen der vorhergehend geschilderten Ausführungsbeispiele.
In der Fig. 6 ist ein Ausführungsbeispiel dargestellt, das ähnlich wie die Schaltungsanordnung gemäß Fig. 4 aufgebaut ist. Anstelle des in der Fig. 4 verwendeten Schalttransistors T2 enthält das Ausführungsbeispiel nach Fig. 6 einen sog. Optokoppler K. Die anderen Bezugszeichen bezeichnen die gleichen Schaltungselemente wie in der Fig. 4. Bedingt durch die begrenzte Gate-Source-Spannung bei Leistungs-MOS-FET kann die Schaltung nach Fig. 4 nämlich nur für Ausgangsspannungen <20 V eingesetzt werden. Dieser Nachteil kann durch Vertauschen des Schalttransitors mit dem Optokoppler K aufgehoben werden. Das in der Fig. 6 dargestellte Ausführungsbeispiel ist somit für Ausgangsspannungen 720 V geeignet.
10 Patentansprüche 6 Figuren Leerseite

Claims

Patentansprüche S Transformatorlose Schaltungsanordnung zur Erzeugung kleiner Gleichspannungen aus Netz-Wechselspannungen mit einem Leistungsschalter, insbesondere Leistungs-MOS-FET, über den ein Kondensator aufgeladen wird und einer Schaltungslogik, die den Leistungsschalter steuert, d a -d u r c h g e k e n n z e i c h n e t, daß der Schaltungslogik (L) ein Phasenschieber (Ph) vorgeschaltet ist, der die Eingangs-Wechselspannung (Netzspannung) U um einen bestimmten Phasenwinkel t verschiebt.
2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß dem Leistungsschalter (T, T1) und/oder der Schaltlogik (L) eine Gleichrichteranordnung vorgeschaltet ist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, d a -d u r c h g e k e n n z e i c h n e t, daß die Schaltungslogik (L) aus einem bipolaren Transistor oder aus einem MOS-FET besteht.
4. Schaltungsanordnung nach Anspruch 1 oder 2, d a -d u r c h g e k e n n z e i c h n e t, daß die Schaltungslogik (L) aus einem Opto-Koppler (K) besteht.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß das Gate eines als Leistungshalbleiterschalters verwendeten Leistungs-MOS-FET in Reihe zu der Kollektor-Emitter-Strecke des bipolaren Transistcrs geschaltet ist.
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß das Gate eines als Leistungshalbleiterschalters verwendeten Leistungs-MOS-FET in Reihe zur Source-Drain-Strecke des MOS-FET gespaltet ist.
7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t, daß an das Gate des Leistungs-MOS-FET eine aus einer Diode und einem Widerstand gebildete Reihenschaltung gelegt ist.
8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t, daß der Phasenschieber als RC-Glied (R1, R2, C1) ) ausgebildet ist.
9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t, daß die Spannung am Gate des Leistungs-MOS-FET durch eine Zenerdiode begrenzt wird.
10. Schaltungsanordnung nach einem der Ansprüche 1 bis 9, d a d u r c h g e k e n n z e i c h n e t, daß Leistungsschalter (LS), Schaltungslogik (L) und Phasenschieber (Ph) als monolitisch integrierte Halbleiterschaltung ausgebildet sind.