DE3234602C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Wechselrichterschal­ tung gemäß dem Oberbegriff des vorliegenden Patentan­ spruches 1.

In der Fig. 1 ist ein derartiger Wechselrichter schema­ tisch dargestellt. Mit T ₁ und T ₂ sind die beiden in Reihe geschalteten Feldeffekt-Transistoren (FETs) be­ zeichnet, mit U _E die speisende Gleichspannung und mit 1 und 2 die Treiberbaugruppen für die Transistoren. Mit D _{T 1} ist die integrierte Inversdiode des FETs T ₁, mit D _{T 2} die integrierte Inversdiode des FETs T ₂ dargestellt. Mit I _A ist der Ausgangsstrom des Wechselrichters bezeichnet.

Bei der Verwendung von Leistungs-Feldeffekt-Transistoren (FETs) in solchen Wechselrichterschaltungen, die rück­ wärts leitfähige Schalter genötigen, entstehen durch schlechte dynamische Eigenschaften der in den FETs vorhan­ denen integrierten Inversdioden Schwierigkeiten.

Besonders stört der langsame Übergang vom Durchlaß- in den Sperrbetrieb (= Reverse Recovery) dieser Dioden. Bei der schnellen Stromübernahme durch einen zweiten FET aus solch einer langsamen integrierten Inversdiode fließt kurzzeitig starker Sperrstrom durch die Diode:
Der einschaltende FET wird mit der Summe aus Laststrom und Sperrstrom unter Umständen unzulässig stark belastet. Die abschaltende Diode wird während ihres Sperrstromab­ falles mit der Summe aus Eingangsspannung und induktiver (Leitungs-) Zusatzspannung unter Umständen unzulässig belastet, vgl. dazu die Applikationsschrift AN 934 der Firma International Rectifier "The Hexfet's Integral Reverse Rectifier - A "Hidden" Bonus for the Circuit Design".

Es ist bekannt, die Stromführung in einer integrierten (parasitären) Inversdiode durch eine zum FET in Reihe geschaltete Diode zu verhin­ dern, doch erhält man dadurch höhere Durchlaßverluste.

Es ist auch bekannt, die Auswirkung des Recovery-Vorganges der inte­ grierten Inversdiode dadurch abzuschwächen, daß ein langsames Ein­ schalten des Transistors durch gezielt langsames Ansteuern erfolgt; doch ergibt diese Maßnahme erhebliche Einschaltverluste. Die Auswir­ kung des Recovery-Vorganges kann auch durch das Abflachen des Strom- Nulldurchganges in der Diode durch eine Beschaltungsinduktivität ab­ geschwächt werden; diese Induktivität bedeutet jedoch eine zusätz­ liche Masse.

Es ist bereits ein Transistor-Wechselrichter der eingangs genannten Art mit Feldeffekttransisto­ ren bekannt, der eine antiparallele diskrete Zusatzdiode zum Feld­ effekttransistor enthält, wobei dieser den parasitären Inversdioden- Effekt aufweist. In diesem bekannten Transistor-Wechselrichter sind die beiden reihengeschalteten Feldeffekttransistoren Bestandteil einer Vollbrücke (EP-OS 38 624). Es zeigt die

Fig. 2a eine Schaltung nach dem Stand der Technik, an welcher das Problem erläutert wird, die

Fig. 2b eine zugehörige Kennlinie, die

Fig. 3 eine weitere Ausführung.

In der Fig. 2a sind gleiche Bezugszeichen wie in der Fig. 1 gewählt. Der Strom durch die integrierte Inversdiode D _{T 1} ist mit I _{DT 1}, der Strom durch die integrierte Inversdiode D _{T 2} ist mit I _{DT 2} bezeichnet.

Parallel zur Source-Drain-Strecke des FETs T ₁ ist eine schnelle dis­ krete Diode D ₁ geschaltet; ferner ist parallel zur Source-Drain-Strec­ ke des FETs T ₂ eine schnelle diskrete Diode D ₂ geschaltet. Die an der Diode D ₁ liegende Spannung ist mit U _D , der Strom durch sie mit I _{D 1}, der Strom durch die Diode D ₂ mit I _{D 2} bezeichnet.

Als Dioden D ₁ und D ₂ werden Typen mit sehr guten niedrigen Durchlaß­ kennwerten, d. h. Schleusenspannung und Ersatzwiderstand verwendet, derart, daß die Durchlaßspannung der schnellen Zusatzdioden D ₁, D ₂ die Schleusenspannung der integrierten Inversdioden D _{T 1}, D _{T 2} der Feld­ effekt-Transistoren T ₁, T ₂ nicht erreicht.

Die Fig. 2b zeigt die Kennlinien einer geeigneten Kombination einer schnellen Diode D (D ₁ respektive D ₂) mit einer Inversdiode D _T (D _{T 1} respektive D _{T 2}); I _D und I _DT stehen für die entsprechenden Ströme.

Als Paralleldioden können Schottky-Dioden und Dioden aus Germanium verwendet werden, sofern die Eingangsspannung U _E auf U _E ≲ 50 V be­ schränkt bleibt.

Bei höheren Eingangsspannungen U _E < 50 V werden wegen ihrer höheren Sperrfähigkeit Siliziumdioden, deren Durchlaßkennlinie üblicherweise derjenigen der integrierten Dioden ähnelt, eingesetzt, wobei jedoch das einfache Parallelschalten noch nicht reicht, um die gewünschte Stromverteilung I _D » I _DT zu erzielen.

Eine bekannte Lösung dieses Problems besteht darin, daß die schnelle Diode (D ₁, D ₂) nicht direkt parallel zu dem entsprechenden FET (T ₁, T ₂) geschaltet wird, sondern parallel zu einer Reihenschaltung des betref­ fenden FETs mit einer die Stromführung der parasitären Dioden verhin­ dernden Diode D ₁′ respektive D ₂′, wie es in der Fig. 3 dargestellt ist. In dieser Schaltung entstehen jedoch zusätzliche Durchlaßverluste in den Reihendioden (D ₁′, D ₂′) während der Einschaltdauer der zugehörigen FETs.

Der Erfindung liegt die Aufgabe zugrunde, bei einer Wechselrichter­ schaltung der eingangs genannten Art die integrierten Inversdioden der Feldeffekt-Transistoren auch bei höheren Eingangsspannungen in obigem Sinne nicht an der Stromführung zu beteiligen.

Gemäß der Erfindung wird diese Aufgabe durch die im Kennzeichen des Patentanspruches 1 aufgeführten Merkmale gelöst.

Die Vorteile der Schaltung gemäß der Erfindung bestehen darin, daß keine Notwendigkeit besteht, hochsperrende FETs zu verwenden und daß geringe Durchlaß- und Einschaltverluste auftreten. Es wird erreicht, daß das im Vergleich zu den langsamen integrierten Inversdioden er­ heblich günstigere Verhalten schneller diskreter Dioden genutzt wer­ den kann.

Die Schaltung gemäß der Erfindung wird im nachstehend beschriebenen Ausführungsbeispiel an Hand der Zeichnungen näher erläutert.

Die dargelegten Schwierigkeiten werden nach der erfinderischen Lösung dadurch behoben, daß anstelle der Reihendioden FETs T ₁′ und T ₂′ in Reihe mit den FETs T ₁ bzw. T ₂ geschaltet werden, die gleichzeitig mit den FETs T ₁ bzw. T ₂ angesteuert werden.

Diese Schaltung ist in der Fig. 4a dargestellt; mit D _{T 1}′ ist die para­ sitäre Inversdiode des FETs T ₁′ bezeichnet, mit D _{T 2}′ die parasitäre Inversdiode des FETs T ₂′.

Wie es die Kennlinie gemäß Fig. 4b zeigt, erhöht die Reihenschaltung zweier (oder mehrerer) Inversdioden D _T und D _T ′ die Schleusenspannung erheblich, so daß sich I _D » I _DT einstellt.

Im Durchlaßbetrieb der FETs T, T′ können die Verluste in T′ kleiner sein als in der Diode D′ nach Fig. 3, da die für T′ einsetzbaren FETs sehr geringer Sperrfähigkeit besonders niedrige Durchlaßwiderstände auf­ weisen.

In der Fig. 4c ist eine Ansteuervariante für die gemein­ same Ansteuerung der FETs T ₁, T ₁′ dargestellt, die ent­ sprechend auch für die gemeinsame Ansteuerung der FETs T ₂, T ₂′ Verwendung finden kann.

Für den Einsatz von FET-Schaltern bei hohen Spannungen (U _E ≳ 400 V) sind wegen der hohen Durchlaßwiderstän­ de R _ON und der geringen Strombelastbarkeit I _Dmax hoch­ sperrender FETs häufig Parallelschaltungen notwendig.

Bei solchen Parallelanordnungen wirken sich die inte­ grierten Inversdioden ebenfalls schädlich aus, so daß auch hier der Stromfluß in diesen Bauelementen in ange­ gebener Weise verhindert werden muß.

Anstelle einer solchen Parallelanordnung wird in Ausge­ staltung der Erfindung eine Reihenschaltung von FETs verwendet, die so betrieben wird, daß die Reihentransi­ storen T ₁′, T ₂′ im Aus-Zustand einen nennenswerten Anteil von U _E , z. B. ≈¹/₂ U _E bei der Reihenschaltung von zwei FETs mit übernehmen und die Transistoren T ₁, T ₂ entsprechend entlasten. Sowohl T ₁, T ₂ als auch T ₁′, T ₂′ sind dann nur für Teilspannungen zu bemessen. Es können niedriger sperr­ fähige Bauelemente mit erhöhter Strombelastbarkeit ver­ wendet werden.

Entsprechende Schaltungsanordnungen sind in Fig. 5 und Fig. 6 dargestellt. In der Fig. 5 werden die FETs T ₁ und T ₁′ von je einer Treiberbaugruppe 1 a, 1 b gesteuert, ebenso die FETs T ₂ und T ₂′ von je einer Treiberbaugruppe 2 a, 2 b. Ein angedeutetes Netzwerk N sorgt für die passende Spannungsaufteilung zwischen den Reihentransistoren T ₁, T ₁′ und T ₂, T ₂′ (und eventuell weiteren Reihentransisto­ ren T ₁′′ . . .; T ₂′′ . . .).

In der Fig. 6 ist das Netzwerk gemäß der Fig. 5 durch eine spannungssymmetrierende Beschaltung an den Gate-An­ schlüssen der FETs, die aus kleinen bzw. hochohmigen Bauteilen besteht, ersetzt (parallel zu den Gate-Drain- Strecken von T ₁ bzw. T ₂ liegt je ein Widerstand und je ein Kondensator, parallel zu den Gates von T ₁, T ₁′ bzw. T ₂, T ₂′ zusätzlich noch eine Diode). Es wird dann nur noch eine Treiberbau­ stufe 1 für die FETs T ₁ und T ₁′ und eine Treiberbaustufe 2 für die FETs T ₂ und T ₂′ benötigt.

Mit dem Ersetzen der Parallel- durch die erläuterte Rei­ hen-Schaltung wird normalerweise kein Mehraufwand an FETs erforderlich. Nach der Literaturstelle: Hu, C. "A Parame­ tric Study of Power Mosfets", IEEE Device Research Confe­ rence, 1979, Denver, steigt der Durchlaßwiderstand R _ON mit der Durchbruchspannung U _BR (für konstante Chipfläche) theoretisch nach der Beziehung

R _ON = k· U _BR ^2,5.

Hieraus folgt, daß mit dem Übergang auf eine Reihenschal­ tung von Bauteilen kleinerer Sperrfähigkeit bei gleich­ bleibender Gesamtbauteilanzahl sogar eine Verringerung des Gesamtdurchlaßwiderstandes verbunden sein kann.

Claims (5)

1. Wechselrichterschaltung, bei der zwei in Reihe geschaltete rück­ wärts leitfähige Leistungs-Feldeffekt-Transistor-Schalter mit je­ weils diskreter antiparalleler Zusatzdiode mit einer Gleichspan­ nungsquelle verbunden sind und die Last am Verbindungspunkt der beiden Transistoren angeschlossen ist, dadurch gekennzeichnet,
daß jede Zusatz-Diode (D ₁; D ₂) antiparallel zu einer Reihenschal­ tung von Feldeffekt-Transistoren (T ₁, T ₁′; T ₂, T ₂′) geschaltet ist, und
daß als Zusatzdioden schnelle Dioden (D ₁, D ₂) mit sehr guten niedrigen Durchlaßkennwerten, d. h. Schleusenspannung und Ersatz­ widerstand, verwendet werden, wobei die Durchlaß-Spannung der schnellen Zusatzdioden (D ₁; D ₂) die Summe der Schleusen-Spannun­ gen der integrierten (parasitären) Inversdioden (D _{T 1}, D _{T 1}′; D _{T 2}, D _{T 2}′) der Feldeffekttransistoren (T ₁, T ₁′; T ₂, T ₂′) nicht erreicht.

2. Wechselrichterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Feldeffekt-Transistoren (T ₁, T ₁′; T ₂, T ₂′) jeder dieser Reihenschaltungen durch eine Treiberbaugruppe (1 und 2) gemein­ sam angesteuert werden.

3. Wechselrichterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Feldeffekt-Transistoren (T ₁′; T ₂′) jeder solchen Reihenschaltung derart betrieben werden, daß sie im Aus-Zustand einen nennenswerten Anteil der Eingangsspannung (U _E ) übernehmen.

4. Wechselrichterschaltung nach Anspruch 3, dadurch gekennzeichnet, daß ein der passenden Spannungsaufteilung dienendes Netzwerk (N) vorgesehen ist, das zwischen den Zuleitungen der Gleichspannungs­ quelle geschaltet und mit den Verbindungspunkten der in Reihe ge­ schalteten Feldeffekt-Transistoren (T ₁, T ₁′ bzw. T ₂, T ₂′), die paral­ lel zur Diode (D ₁ bzw. D ₂) liegen, verbunden ist, und die Feld­ effekt-Transistoren jeder dieser Reihenschaltungen getrennte Trei­ berbaugruppen (1 a, 1 b; 2 a, 2 b) besitzen.

5. Wechselrichterschaltung nach Anspruch 3, dadurch gekennzeichnet, daß eine spannungssymmetrierende Beschaltung an den Gate-Anschlüs­ sen der Feldeffekt-Transistoren vorhanden ist, die aus einer Paral­ lelschaltung je eines Widerstandes und eines Kondensators zu den Gate-Drain-Strecken der ersten Feldeffekt- Transistoren (T ₁; T ₂) sowie der Parallelschaltung je eines Widerstandes, eines Kondensators und einer zusätzlichen Diode zwischen den Gates beider Feldeffekttransistoren (T ₁, T ₁′ bzw. T ₂, T ₂′) besteht, wobei die Feld­ effekt-Transistoren (T ₁, T ₁′ bzw. T ₂, T ₂′) jeder Reihenschaltung eines ersten und zweiten Feldeffekttransistors durch eine Treiberbau­ gruppe (1 bzw. 2) gemeinsam angesteuert werden.