DE3230679C2

DE3230679C2 - Bildzeilen-Zwischenspeicher-Vorrichtung

Info

Publication number: DE3230679C2
Application number: DE3230679A
Authority: DE
Inventors: Atish Glendale Heights Ill. Ghosh; John Jacob Schaumburg Ill. Pasierb jun.
Original assignee: BALLY MANUFACTURING CORP CHICAGO ILL US
Current assignee: BALLY MANUFACTURING CORP CHICAGO ILL US
Priority date: 1981-08-20
Filing date: 1982-08-18
Publication date: 1986-01-23
Also published as: LU84342A1; AU8641382A; GB2104760A; ES8306272A1; BE894158A; CA1175137A; PT75317B; SE8204746D0; GB2104760B; SE8204746L; ES515112A0; DK372182A; IT8249005A0; US4398189A; FR2511789A1; IT1189340B; NL8203130A; PT75317A; NO822824L; JPH0420636B2

Abstract

Es wird eine Bildzeilen-Zwischenspeichervorrichtung angegeben, mittels der große Anzahl von Objekten und ein Hintergrund auf dem Bildschirm eines Videospielgeräts wiedergegeben werden können. Die Vorrichtung kann zusammen mit einem Mikroprozessor verwendet werden. Die Spieldaten werden aus dem Mikroprozessor während einer kurzen Kommunikationsoperation, die jederzeit stattfinden kann, übertragen. Die Spieldaten bestimmen die Objekte und den Hintergrund, die dargestellt werden sollen, und ihre jeweilige Wiedergabestelle auf dem Bildschirm. Die Objekte und der Hintergrund sind jeweils als rechteckige Blöcke in zwei Arbeitsspeichern gespeichert. Sodann sind mindestens zwei Zwischenspeicher vorgesehen, von denen jeder die zur Darstellung einer Bildzeile erforderlichen Daten speichern kann. Die Vorrichtung bewirkt das Einspeichern der Spieldaten in die Zwischenspeicher im Echtzeitbetrieb während der Bildwiedergabe und unmittelbar vor der Bildwiedergabe. Der eine Zwischenspeicher gibt dann einen Datenstrom zur Echtzeitsteuerung der Wiedergabe der einen Bildzeile aus. Eine KIPP-Fähigkeit ermöglicht das Umkehren der Lage eines Objekts oder eines ganzen Bildes um eine vertikale oder eine horizontale Achse oder beide.

Description

wenn die Darstellung eines nach oben zeigenden Pfeiles, eines demgegenüber um 90° nach rechts zeigenden Pfeiles und eine zur Darstellung des Eindrucks einer gleichförmigen Bewegung hinreichende Anzahl von Lagen dazwischen in dem Permanentspeicher enthalten sind. Die Wiedergabeschaltung kann die eine oder beide Achsen zweier zueinander senkrechter Darstellungsachsen umkehren bzw. drehen, um die drei übrigen Quadranten zu erzeugen.

Ferner kann die Schaltung einer Permanentspeichereinrichtung zur Speicherung einer Hintergrundinformation in Form von Blöcken digitaler Daten aufweisen.

Bei einer Ausführung der Erfindung bestimmt eine Einrichtung, welche Datenbits aus der Objekt- oder Vordergrundspeichereinrichtung und der Hintergrundspeichereinrichtung zum Zusammensetzen jeder horizontalen Zeile eines mit Rasterzeilenabtastung arbeitenden Videobildschirmgeräts erforderlich sind. Nach

erden ist, beginnt esn** i_Jb**r*^ra-

gungseinrichtung mit dem Laden der Zwischenspeichereinrichtung mit den digitalen Daten, die für weitere horizontale Zeilen erforderlich sind. Das Laden der Zwischenspeichereinrichtung beginnt unmittelbar vor dem Beginn der Wiedergabe eines einzigen Bildes und wird während der gesamte Wiedergabe dieses Bildes fortge- 2s setzt. Währenddessen bewirkt eine Ausgabeeinrichtung, daß die Zwischenspeichereinrichtung mit der Ausgabe eines Datenstroms zur Steuerung der Bilddarstellung bzw. Wiedergabe beginnt.

Sodann ist eine Steuereinrichtung zur Steuerung des Bildes auf einem Farbmonitor in Abhängigkeit von der in dem Ausgabedatenstrom enthaltenen Information vorgesehen. Bei speziellen Ausführungsformen, die nachstehend beschrieben werden, können die Datenstromsignale zur unmittelbaren Steuerung der den Färb- und Intensitätsanschlüssen eines Farbstrahlerzeugers im Monitor zugeführten Spannungen verwendet werden.

Besonders günstig ist eine Ausbildung, bei der die Zwischenspeichereinrichtung zwei Zwischenspeicher aufweist, die für einander abwechselnde Zeilen verwendet werden. Hierbei kann, während der eine Zwischenspeicher einen Datenstrom zur Steuerung der Wiedergabe einer Bildzeile auf dem Bildschirm eines Farbmonitors ausgibt, der andere Zwischenspeicher mit den Daten für die folgende Zeile geladen werden. Anstelle nur zweier derartiger Zwischenspeicher kann auch eine größere Anzahl von Zwischenspeichern oder beispielsweise ein Speicher mit zwei Eingabe-Ausgabe-Toren verwendet werden.

Die Erfindung und ihre Weiterbildungen werden nachstehend anhand der Zeichnung eines bevorzugten Ausführungsbeispiels näher beschrieben. Es zeigt

Fi g. 1 ein Blockschaltbild eines bevorzugten Ausführungsbeispiels der Erfindung,

F i g. 2 ein Blockschaltbild eines in F i g. 1 als Block dargestellten Taktgeberabschnitts,

F i g. 3 eines in F i g. 1 als Block dargestellten Vordergrundgenerators,

F i g. 4/ und 4B ein Schaltbild eines Objektabschnitts, ω der in F i g. 3 als logischer Unterabschnitt dargestellt ist,

F i g. 5 ein Schaltbild des Objektsteuerabschnitts, der als logischer Unterabschnitt in F i g. 3 dargestellt ist,

Fig.6 ein Schaltbild des Vordergrund-Festwertspeichers, der in F i g. 3 als logischer Block dargestellt ist,

F i g. 7 ein Schaltbild des Objektladeabschnitts, der in F i g. 3 als logischer Unterabschnitt dargestellt ist

F ί g. 8 ein Schaltbild des in F ί g. 3 als logischer Block dargestellten Schieberegisters,

Fig.9A und 9B ein Schaltbild des in Fig.3 als logischer Unterabschnitt dargestellten Zwischenspeicherabschnitts,

Fig. 10 ein Schalterbild des in Fig. 3 als logischer Unterabschnitt dargestellten Ausgabeabschnitts,

Fig. 11 ein Blockschaltbild des in Fig. I als Block dargestellten Steuerabschnitts,

F i g. 12 ein Schaltbild des in F i g. 11 als Block dargestellten Zentralabschnitts,

Fig. 13 ein Blockschaltbild des in Fig. 1 als Block dargestellten Hintergrundgenerators,

F i g. 14 ein Schaltbild des in F i g. 13 als Block dargestellten Hintergrundgenerators,

Fig. 15 ein Schaltbild des in Fig. 13 als logischer Unterabschnitt dargestellten Kommunikationsabschnitts,

Fig. 16 ein Blockschaltbild des in Fig. 2 vereinfacht dargestellten Zeitgeberabschnitts.

Fig 17A iinrl 17B ein Schaltbild des in Fig. 16 als Block dargestellten Zeitgeberabschnitts.

Ein spezieller Aufbau eines Ausführungsbeispiels der Erfindung ist ein Zweizeilen-Zwischenspeicher, der für einen Farbvideomonitor mit Rasterabtastung verwendet wird. Fig. 1 zeigt schematisch die logische Wirkungsweise des speziellen Aufbaus.

Der Zweizeilen-Zwischenspeicher enthält einen Vordergrundgenerator 10 und einen Hintergrundgenerator 12. Bei d,^vm speziellen Ausführungsbeispiel ist der Vordergrundgenerator 10 blockorientiert und in der Lage, 128 einzelne, unabhängige Objekte wiederzugeben. Der Hintergrundgenerator ist ebenfalls blockorientiert und kann Selektionen aus 256 verschiedenen Blöcken wiedergeben. Permanentspeichereinrichtungen bildende Vordergrund- und Hintergrund-Festwertspeicher in den jeweiligen Generatoren sind mit Informationen zur Steuerung der Wiedergabe (Anzeige) programmiert bzw. geladen. Der Vordergrund- und der Hintergrundgenerator werden durch einen Zeitgeberabschnitt 14 gesteuert. Die Generatoren geben ihre Daten in einen Steuerabschnitt 16 aus. Ein Mikroprozessor 18 überwacht den gesamten Betrieb der Vorrichtung.

Der Vordergrundgenerator enthält zwei Zwischenspeicher in Form von Direktzugriffspeichern (RAM). Jeder Zwischenspeicher kann die Information für eine horizontale Zeile oder Abtastzeile speichern. Die Zwischenspeicher wirken als Komplemente voneinander. Während aus dem einen Zwischenspeicher die Informationen zur Wiedergabe einer Abtastzeile ausgelesen werden, wird der andere Zwischenspeicher mit den Daten für die nächste Abtastzeile geladen, und umgekehrt. Jede Abtastzeile ist durch Unterteilung in 512 B'delemente bzw. Bildpunkte digitalisiert.

Der Hintergrund besteht aus einer Anordnung von Blöcken, die 32 Bildelemente breit und 32 Zeilen hoch sind. Jeder Block kann durch einen Programmierer einzeln als eines von 256 verfügbaren Bildern vorgeschrieben werden.

Der Zeitgeberabschnitt 14 enthält einen Taktgeber und Zähler. Der Taktgeber 30 schaltet einen 10-Bit-Horizontaizähler 32 weiter, wie es in F i g. 2 vereinfacht dargestellt ist. Der Horizontalzähler zählt während einer aktiven Videoabtastung von null bis 511 und während eines Horizontalrücklaufs von 512 bis 634. Eine »aktive Videoabtastung« ist die Zeit, während der eine Horizontalzeile tatsächlich auf dem Bildschirm wiedergegeben wird.

Wenn der Horizontalzähler 32 den Zählwert 634 erreicht stellt sich der Zähler selbsttätig auf null zurück.

Jedesmal wenn der Zählwert 512 erreicht wird, wird ein 9-Bil-Vertikalzähler 34 weitergeschaltet. Jeder Horizontalzählwert oder -zählschritt bewirkt, daß der Monitor ein Horizontalbildelement auf dem Bildschirm zeichnet bzw. wiedergibt, ausgenommen während einer Ho- <-, rizontalaustastung, durch Mittel, die im Zusammenhang mit der »Kipp«-Fähigkeit beschrieben werden. Jeder Veniiolzählschritt löst das Aufzeichnen einer Horizontalzeile durch Mittel auf, die ebenfalls im Zusammenhang mit der »Kipp«-Fähigkeit beschrieben werden. ausgenommen während einer Vertikalaustastung. Aufeinanderfolgende Horizontalzeilen werden eine unter der anderen wiedergegeben, so wie der Monitor normalerweise betrachtet wird.

Der Vertikalzähler beginnt bei Null und zählt wanrend der aktiven Wiedergabezeit bis 239. Das Bild wird für den Strahlrücklauf für eine Dauer von sechzehn Zählschritten, beginnend mit dem Zählwert 239,5, ausgetastet, und eine zweite aktive Periode beginnt bei dem Zählwert 255,5. Die Austastung beginnt erneut beim :o Zählwert 495 für die Dauer von sechzehn Zählschritten. Beim Zählwert 511 wird der Vertikalzähier auf Null zurückgesetzt, und der Zyklus beginnt von vorn. Der Halbzeilen-Zählwert wird durch Decodierung des 317tcn Horiontalzählwerts ermittelt.

Die Horizontalzeilen während der zweiten aktiven Periode oder Wiedergabezeit sind mit den während der ersten aktiven Periode aufgezeichneten Zeilen verschachtelt (im Zeilensprungverfahren). Die erste Wiedergabe ist ein Teilbild aus den ungeradzahligen Zeilen; jo die zweite Wiedergabe ein Teilbild aus den geradzahligen Zeilen. Die beiden verschachtelten Teilbilder bilden ein einziges »Bild« oder »Vollbild«. Das Wiedergabeauflösungsvermögen entspricht 512 Bildelementen pro Horizontalzeile, und es gibt 479 verschachtelte Zeilen. j5

Eine ausführliche Erläuterung des Zeitgeberabschnitts erfolgt im Zusammenhang mit der »Kipp«·Fähigkeit.

Ein Objektabschnitt 20, der das Speichern und Auslesen von Objektpackungen bewirkt, ist in dem Logikdiagramm des Vordergrundgenerators 10 (F i g. 3) und dem Schaltbild des Objektabschnitts (F i g. 4) dargestellt. Die Objektpackungen werden in einem Objekt-RAM 50 gespeichert. Jede Objektpackung besteht aus vier Informations-Bytes. Das erste Byte der Packung enthält eine Anfangsvertikalposition, das zweite Byte eine Bildzahl und einen HFLP- und einen VFLP-Indikator, das dritte Byte eine Anfangshorizontalposition und das vierte Byte ein Austastbyte, das vom Programmierer als eine Art Zustandsbyte benutzt werden kann. Das vierte Byte beeinflußt das wiedergegebene Bild in keiner Weise. Jedes Byte enthält acht Datenbits.

Der Objekt-RAM 50 enthält die den Platz jedes der Vordergrundobjekte auf dem Bildschirm beschreibenden Daten.

Bei diesem speziellen Ausführungsbeispiel enthält der Objekt-RAM 50 vier 256 · 4 Fairchild 93422, die paarweise adressiert werden. Das Auslesen eines einzigen Adressenplatzes bewirkt daß der RAM ein Datenbyte ausgibt Vier aufeinanderfolgende Adressenplätze bilden die Daten für ein einziges Objekt so daß hier 128 Objekte gleichzeitig gespeichert werden können. Die Erfindung umfaßt auch eine Ausbildung, die eine größere oder kleinere Anzahl von Objekten als 128 aufweisen urd mehr oder weniger als acht Speicherbytes pro Objekt benutzen kann.

Ein Objektsteuerabschnitt 22 im Vordergrundgenerator 10, der das Auslesen von Objektpackungen aus dem Objekt-RAM 50 steuert, ist in dem Blockschaltbild nach F i g. 3 und das Schaltbild einer speziellen Ausführung in F i g. 5 dargestellt. Ein Objektadressenzähler 52 in dem Objektsteuerabschnitt ist ein 9-Bit-Zähler. der die Objekt-RAM-Speicherplätze adressiert. Dieser Zähler wird zu Beginn jeder Horizontalabtastzeile auf Null gestellt.

Der Objektadressenzähler beginnt mit der Adresse der ersten Objektpackung und zählt schrittweise bis Vier, um anhand des Vertikalpositionsbytes jeder Pakkung festzustellen, ob ein Objekt in einen von zwei RAM-Zwischenspeichern 54 und 55 während der augenblicklichen Abtastzeile geladen werden muß.

Das Bit der höchsten Stelle des 9-Bit-Vertikalzählers kann als Teilbildzähler verwendet werden, um festzustellen, ob es sich bei dem Teilbild um das ungeradzahlige (0 bis 239.5) oder das geradzahlige (256 bis 495) handelt. Der Vertikalzähler ist daher für jeder Teilbild ein 8-Bit-Zähler, der am oberen Rand des Bildschirms beginnend von Null an rückwärtszählt. Die Vertikalposition jeder Packung wird jedoch im Objekt-RAM 50 vorgeschrieben, und zwar dadurch, daß die Zeilen, am unteren Rand des Bildschirms beginnend, von Null an vorwärtsgezählt werden.

Eine Prüfung, ob ein Objekt in einen Zwischenspeicher übertragen werden soll, kann daher in der Weise bewirkt werden, daß der Vertikalzählerinhalt zum Vertikalpositionsbyteinhalt aus dem Objekt-RAM 50 addiert wird. Wenn die beiden 8-Bit-Zahlen addiert werden, werden die vier höchststelligen Bits »Einsen«, und zwar 16 Abtastzeilen bevor alle acht Bits zu »Einsen« werden. Dieser Fall tritt einmal im ungeradzahligen und einmal im geradzahligen Teilbild auf. Eine Prüfung auf das Vorhandensein von lauter »Einsen« in den vier höchststelligen Bits gestattet daher die Übertragung des Objekts in einen der Zwischenspeicher 54 und 55, während !6 Horizontalzeüen wiedergegeben werden, bevor die unterste Horizontalpositionszeile des Objekts wiedergegeben wird.

Die Addition wird durch einen Addierer 52 in einem Objektabschnitt 20 bewirkt, dem die niedrigststelligen acht Bits 54 aus dem Vertikalzähler und die Ausgangsgröße 56 des Objekt-RAM 50 zugeführt werden, die eines der Anfangsvertikalpositionsbytes aufweist. Die Ausgangssignale des Addierers werden in einen Vertikalselbsthalteschalter 58 übertragen, dem Taktsignale LVERT* über eine Leitung 59 zugeführt werden und der durch Impulse EOPAC des Objektadressenzählers 52 gelöscht wird. Der Vertikalselbsthalteschalter 58 überträgt die Ausgangsimpulse seiner vier höchststelligen Bits 60 in eine Ladedetektorschaltung 6Z Die Ladedetektorschaltung, bei der es sich im Ausführungsbeispiel nach Fig.4 um ein NAND-Glied handelt, tastet eine Zählersteuerschaltung 65 auf, wenn die Eingangssignale des Ladedetektors lauter »Einsen« darstellen, wobei er über eine Leitung 64 ein logisch niedriges Signal LDET* überträgt Der »*« in »LDET*« entspricht den oberen horizontalen Linien in der Zeichnung über den Abkürzungen und bedeutet daß auf dieser Leitung normalerweise ein logisch hohes Signal übertragen wird. Weitere Eingangssignale aus dem Taktgeberabschnitt 14 und dem Objektadressenzähler 52 schalten das Ladedetektorsignal am Ende alternierender Horizontaltaktimpulse HCLK 25 Nanosekunden lang durch, wie noch beschrieben wird

Das Schaltbild nach F i g. 6 stellt einen speziellen Aufbau des Vordergrund-ROM 68 (ROM = Festwertspeicher) dar. Die vier niedrigststelligen Bits 66 aus dem

Vertikalselbsthalteschalter 58 werden Adressenanschlüssen A3 bis A6 des Vordergrund-ROM 68 zugeführt und zu Beginn jeder Horizontalzeile um Eins erhöht. Die Anschlüsse A3 bis A6 führen zu aufeinanderfolgenden Gruppen von acht Adressen im Vordergrund-ROM. Jede Gruppe stellt Daten für eine Horizontalzeile eines Bildes dar.

Die Zählerstf uerschaltung 65 in einem Objektsteuerabschnitt 22, dessen Schaltbild in Fig.5 dargestellt ist. dient zur Steuerung der Frequenz und des Weiterschaltbetrags des Objektadressenzählers 52. Zu Beginn jeder Horizontalabtastung bewirkt die Steuerschaltung, daß der Objektadressenzähler in 200-Nanosekunden-Schritten von Vier zählt. Wenn die Ladcdetektorschaltung 62 feststellt, daß ein Objekt in den Zwischenspeicher geladen werden muß, überträgt sie ein »logisch niedriges« Signal (auch O-Signal genannt) LDET* über die Leitung 64 zur Zählersteuerschaltung, wie bereits erwähnt wurde. Die Zählersteuerschaltung 65 schaltet die Zählsequenz des Objektadressenzählers auf Schritte von 1. so daß aufeinanderfolgende Datenbytes aus dem Objekt-RAM 50 ausgelesen werden können. Gleichzeitig wird die Zeit zwischen den Schritten auf 800 Nanosekunden erhöht, um hinreichend Zeit zur Einspeicherung eines Objekts in den Zwischenspeicher zu schaffen. Die geringere Zählfrequenz verhindert, daß die »Hardware« das Einspeichern eines zweiten Objekts in den Zwischenspeicher versucht, bevor das Einspeichern des ersten Objekts abgeschlossen ist. Sobald ein Objekt in den Zwischenspeicher eingespeichert worden ist, erhöht sich die Zählfrequenz auf 200 Nanosekunden-Schritte von 4.

Wenn der Objektadressenzähler 52 in Schritten von 1 zu zänlen beginnt, ist das zweite Byte, das aus dem Objekt-RAM 50 ausgelesen wird, die Bildzahl (Bildnummer) des Objekts, das in den Zwischenspeicher geladen wird. Die Bildzahl wird in einem Bildselbsthalteschalter 72 festgehalten bzw. verriegeit. und zwar durch ein Signal LOBJ*, das aus Signalen des Objektadressenzählers 52 auf einer OBJ-Mehrfachleitung 73 erzeugt wird. Die Bildzahl wird dann über die oberen Adressenleitungen 74 zum Vordergrund-ROM 68 übertragen. Die oberen Adressenleitungen 74 adressieren denjenigen Spcicherblock, in dem die Darstellung des betreffenden Bildes, das der Bildzahl entspricht, gespeichert ist. Ein Byte-Zähler 76 in einem Objektladeabschnitt 23. dessen spezieller Aufbau in F i g. 7 dargestellt ist. wird ebenfalls durch die Zählersteuerschaltung 65 aufgetastet (freigegeben), wenn die Bildzahl festgehalten (verriegelt) ist. Der Byte-Zähler adressiert die beiden niedrigststelligen Ziffern des Vordergrund-ROM, wie es in Fig.4 dargestellt ist.

Der Zählwert 512 im Objektadressenzähler wird als 0-SignaI (logisch niedriges Signal) über eine Leitung EOPAC in der OBJ-Mehrfachleitung 73 übertragen, wie es in F i g. 5 dargestellt ist, um den Bildselbsthalteschalter 72 zu löschen. Der Selbsthalteschalter wird dann zu Beginn jeder Horizontalabtastung aufgetastet, wenn über die Leitung EOPAC ein 1-Signal bzw. logisch hohes Signal übertragen wird.

Ein Flipflop 77 im Objektadressenzähler überträgt sein Ausgangssignal über eine Leitung START, um den Objektadressenzähler zurückzusetzen. Der 634ste Zählschritt bzw. Zählwert 634 des Horizontalzählers 32 wird dem Löschanschluß 77-1 des Flipflop als O-Signal zugeführt, so daß auf der Leitung START ein 0-Signal auftritt. Es sei daran erinnert, daß der Zählwer. 634 am Ende einer Horizontalaustastung auftritt. Sowie der Horizontalzähler mit dem Auszählen der nächsten Zeile beginnt, wird der··Löscheingang 77-1 ein 1-Signal zugeführt und das Flipflop 77 freigegeben. Das O-Signal auf der Leitung START setzt den Objektadressenzähler auf Null zurück, wie Fi g. 5 zeigt.

Bei dem speziellen in Fig. 6 dargestellten Ausführungsbeispie! ist der Vordergrund-ROM aus vier ROM's 2732 der Texas Instruments, Inc. aufgebaut. Die vier ROM's mit der Speicherkapazität von 4K · 8 Bits werden gleichzeitig adressiert, so daß sich ein Speicher mit einer Kapazität von 4K · 32 Bits ergibt.

Sobald die Bildzahl im Selbsthalteschalter festgehalten ist. ruft der Adressenzähler 52 das dritte Byte, das Horizonta'positionsbyte. aus dem Objekt-RAM 50 auf.

Die Horizontalpositions- und folgenden Bytes werden in einen 8-Bii-Zwischenspeicher-Ladezähler 78 während einer Zeitspanne von etwa 3,2 Mikrosekunden, der zur Abtastung von 32 Bildelementen erforderlichen Zeit, geladen. Während des Ladens wird der Zähler mit der halben Bildelementfrequenz durch die Vordertlanken der Impulse auf der den niedrigststelligen Zählwert aus dem Horizontalzählcr übertragenden Leitung weitergeschaltet.

Der Byte-Zähler 76 zählt währenddessen diejenigen Bits aus. die einer Horizontalzeile des im Vordergrund-ROM 68 gespeicherten Bildes entsprechen, wobei er den ROM veranlaßt, die entsprechenden Daten auszulesen. Er zählt dabei von 0 bis 3 und adressiert die beiden niedrigststelligen Ziffern der ROM-Adresse.

Das Zählen erfolgt .nit einer 800 Nanosekunden entsprechenden Frequenz. Der Zähler wird beim vierten Zählschritt gelöscht.

Die Ziffer der dritthöchsten Stelle der ROM-Adresse wird über eine Leitung DV8 vom Vertikalzähler adressiert, der angibt, ob die folgende Wiedergabe ein ungeradzahliges oder ein geradzahliges Teilbild betrifft. Für jedes Bild hat die ROM-Bildinformation die Form eines Satzes aus Wöftern für die Tci'bild, dem ein Satz aus Wörtern für das zweite Teilbild folgt.

Aus dem ROM 68 werden die Daten in Form von 32-Bit-Wörtern ausgelesen, jedes Wort wird zunächst in eine Gruppe von Schieberegistern 80 geladei.. Eine spezielle Ausführungsform von Schieberegistern ist in F i g. 8 dargestellt. Das Wort wird bitweise durch einen von zwei Kipp-Multiplcxern 82, 83 und dann durch einen von zwei Dateneingangsfreigabemultiplexern84,85 geschoben, die einen speziellen Aufbau aufweisen können, wie er in F i g. 9 dargestellt ist. die einen speziellen Aufbau eines Zwischenspeicherabschnitts 23 des Vordergrund-Generators 10 zeigt. Die Kipp-Multiplexer ermöglichen eine Kipp-Fähigkeit. die noch beschrieben wird. Die Schieberegister schieben die das Wort bildenden Bits mit der gleichen Geschwindigkeit heraus, mit der der Zwischenspeicher-Ladezähler 78 zählt. Die Bits werden über Zwischenspeicher-Selbsthalteschalter 86, 87 in einen der Zwischenspeicher-RAM's 54, 55 eingeschrieben. Die Bildinforrnation aus dem ROM wird in aufeinanderfolgende Zwischenspeicher-Plätze, mit dem durch das Horizontalpositionsbyte vorgeschriebenen Speicherplatz beginnend, geladen. Der Zwischenspeicher-Ladezähler 78 adressiert die Zwischenspeicher-RAM's über einen 2-zu-l-Zwischenspeicher-Multiplexer89.derin Fi g. 7 dargestellt ist.

Die Schieberegister 80 schieben jedes Wort heraus,

b5 und zwar acht Bits gleichzeitig. Wenn alle 32 Bits in einen der Zwischenspeicher geschoben worden sind, erhöht der Bytezähler 76 die Adresse des ROM 68. und dann werden die nächsten 32 Bits in die Schieberegister

geladen. Dieser Vorgang wiederholt sich insgesamt viermal bei jeder Horizontalzeile eines einzigen Objekts, wob·-·! insgesamt 128 Datenbits in den Zwischenspeicher geschrieben werden. Für jedes Bildelement sind vier Datenbits erforderlich, so daß 32 Bildclerncntc eine einzige Horizontalzeile eines Objekts darstellen.

Jedesmal wenn in einen der Zwischenspeicher 54, 55 Daten geladen werden, werden zuerst die im Zwischenspeicher vorhandenen Daten ausgelesen und zusammen mit den eingegebenen Daten durch eines von zwei ODER-Gliedern 90, 91 einer ODER-Verknüpfung unterzogen. Das Ergebnis der ODER-Verknüpfung wird dann im entsprechenden Zwischenspeichcr-Sclbsthalteschalter festgehalten und wieder in den Zwischenspeicher eingelestn. Die ODER-Verknüpfung stellt sicher, daß eine aus lauter Nullen bestehende Bildhintergrundinformation in den Zwischenspeicher eingeschrieben wird, bereits im Zwischenspeicher enthaltene Objektdaten »her nirht gelöscht wprripn

Das Laden oder Entladen (Schreiben oder Lesen) der Zwischensp», tcher wird durch eine Zwiscl.enspeicher-Freigabeeinheit 93 gesteuert, die auch den Zwischenspeicher-Selbsthalteschaltern 86, 87 Taktimpulse zuführt. Aus den Zwischenspeichern werden die Daten zu Beginn jeder Horizontalzeile ausgelesen. Dabei schaltet der 2-zu-1-Multiplexer 89 die Zwischenspeicher-Adressenleitungen des ausgewählten Zwischenspeichers auf den Ausgang HO—H8 des Horizontalzählers 30. Aus dem Zwischenspeicher ausgelesene Daten werden in einem von zwei Datenausgabe-Selbsthalteschaltern 94, 95 in einem Ausgabeabschnitt 25 der Vordergrundgenerators 10 festgehalten (verriegelt). Ein spezieller Aufbau des Ausgabeabschnitts ist in F i g. 10 als Schaltbild dargestellt. Während der Horizontalzähler von 0 bis 511 zählt, werden die entsprechenden 512 Datenbytes nacheinander aus dem Zwischenspeicher ausgelesen und Nullen in die entsprechenden Speicherplätze durch Festhalten aller Dateneingänge des Zwischenspeichers auf 0 und Freigabe des Schreibbetriebs eingeschrieben, so daß der Zwischenspeicher gelöscht wird, ^qs Löschen ist notwendig, um zunächst die alten " η (die vorhergehende Horizontalzeile) aus dem Zwis>_nenspeicher zu entfernen, bevor neue Daten (der nächsten Horizontalzeile) eingegeben werden können.

Die Daten werden in einem der Datenausgabe-Selbsthalteschalter 94, 95 festgehalten, und zwar acht Bits auf einmal. Ein 2-zu-l -A-Multiplexer 98 für vier Bits schaltet zwischen den niedrigst- und höchs:stelligen vier Bits mit der Bildelementfrequenz hin und her, um einen vier Bit breiten Datenstrom 99 zu bilden. Die 4-Bit-Ausgangsgröße des Α-Multiplexers bildet die Hälfte der Eingangsgröße eines 4-Bit-2-zu-2-B-Multiplexers 202 im Steuerabschnitt 16. wie die Fig. 11 und 12 zeigen. Die andere Hälfte der Eingangsgröße kann durch die Hintergrundinformation gebildet werden, wie noch beschrieben wird. Ob der Hintergrund oder der Vordergrund gewählt wird, hängt von der Vordergrundinformation ab. Wenn die Vordergrunddaten beispielsweise lauter Nullen in den niedrigststelligen drei Bits enthalten, wie sich aus Fig. 12 ergibt, dann wird der Hintergrund wiedergegeben, andernfalls der Vordergrund

Die Ausgangsdaten des B-Mulliplexers 202 stellen eine Adresse eines Farb-RAM 204 dar, wie es in den Fig. 11 und 12 dargestellt ist. Der Farb-RAM ist ein schneller bipolarer RAM, der sechzehn 12-Bit-Wörter aufweist. Jedes 12-Bit-Wort kann durch den Programmierer geändert werden und entspricht einer Farbe, so daß 4096 Farben gebildet werden, von denen immer

sechzehn gleichzeitig wiedergegeben werden können. Wenn sich die Daten in der Vordergrund/Hintergrund-Kombination ändern, werden verschiedene Speicherplätze im Farb-RAM adressiert und entsprechende Daten zur Moniionreiberschaltung 206 ausgegeben. Der B-Multiplcxer 202 kommuniziert mit dem Farb-RAM 204 über einen C-Multiplcxer 208. Der C-Multiplexer ist ein Quadrupel-2-zu-l-Multiplexer, der dem Mikroprozessor eine direkte Adressierung des Farb-RAM gestattet. Die aus dem Farb-RAM ausgelesenen Daten werden durch ein ohmsches Wiederstandsnetzwerk und einen Stromspiegel, der die Monitortreiberschaltung aufweist, den Farbstrahlerzeugern eines Farbmonitors zugeführt. Der B-Multiplexer 202 kommuniziert mit dem Farb-RAM 204 übereinen 2-zu-l-C-Multiplexer208.

Aufbau und Wirkungsweise des Hintergrundgene/ators ergeben sich aus den Fig. 13 und 14. Das Hintergrundbild enthält eine Anordnung von 32 · 32 Blocks.

I^Hnr RI«^r*U IC* rank-,ηΙ,η DiMnlnmnntn |,_PAlt .._n~J _n*»U* J~_U». l*.t„.» ,.,» JVVII4.VIIM UltU^lt,ll|VlllV LMI-Il UIIU UCIIl Zeilen hoch. Die Hinlergrundwiedergabe kann jedoch die Bildelemente paarweise so steuern, daß das Auflösungsvermögen des Hintergrunds gegenüber dem des Vordergrunds verringert wird. Die Wiedergabeinfo^rmation für jedes Bildelementpaar enthält dann zwei Datenbifj. Ein Hintergrund-RAM 302 mit einer Kapazität von IK · 8 kann zur Speicherung einer Gruppe von Datenbytes verwendet werden, die als Hinweisadressen auf die 32 · 32-Anordnung dienen.

Jedes 8-Bit-Datenbyte im RAM 302 weist auf die An-

fangsadresse im Hintergrund-Speicher 304 hin. Der betreffende Hintergrund-ROM enthält dann 256 verschiedene Bilder, die zur Wiedergabe in jedem Block der Anordnung ausgewählt werden können.

Der Hintergrund-RAM 302 wird durch einen 2-zu-

J5 I-Hintergrund-Multiplexer 306 adressiert. Der Hintergrund-Multiplexer wählt, gesteuert durch den Mikroprozessor, entweder die Mikroprozessnradressenmehrfachleitung 308 oder eine 10-Bit-Taktmehrfachleitung 210 aus dem TaktgeberabsMinitt an. Die höohststelligen

Bits auf der Taktmehrfachleitung sind das vierte bis siebte höchststellige Bit des Vertikalzählwerts, V3-V7; die übrigen Bits sind die fünf höchststelligen Horizontalzählwertbits, H4-H8. wie Fig. 13 zeigt. Die h'orizontal- und Vertikalzählerbits der niedrigeren Stellen wer-

den nicht zur Adressierung des Hintergrund-RAM benutzt, um sicherzustellen, daß die zum RAM führenden Adressenleitungen nur 32mal während einer Horizontalzeile und 32mal bei der Vertialabtastung wechseln.
Das heißt, die Adressenleitungen wechseln nur einmal

alle siebzehn Horizontalzählschritte und alle neun Vertikalzählschritte. Jedesmal wenn die Horizontal- und Vertikalzählwerte daher innerhalb der Grenzen eines Blocks liegen, erscheinen die gleichen acht Datenbits am Ausgang des Hintergrund-RAM 302.

Die Ausgangsgröße des Hintergrund-RAM 302 wird in einem Hintergrund-Selbsthalteschalter 321 festgehalten. Die festgehaltenen Daten erscheinen auf den oberen, zum Hintergrund-ROM 304 führenden Adressenleitungen. Das Festhalten (Verriegeln) wird durch ein

NAND-Glied 313 mit dem dritten Horizontalzählwert nach einem Wechsel der RAM-Adresse getaktet, um eine Anpassung an die Zugriffszeit des RAM zu bewirken.

Die drei niedrigststelligen Vertikalzählwertbits und das viertniedrigststellige Horizontalzählwertbit treten in absteigender Reihenfolge auf den den niedrigeren Stellen zugeordneten, zum Hintergrund-ROM 304 führenden Adressenleitunsen auf. wie Fi st 14 phpnfalk

zeigt. Die oberen Adressenleitungen bleiben daher unverändert, während die Leitungen der niedrigeren Stellen bei jedem neunten Horizontalzählwert während der Abtastung einer einzigen Zeile Bytes in dem Hintergrund-ROM auszählen. Die acht ein Byte bildenden Datenbits aus dem Hintergrund-ROM werden dann in einem Hintergrundausgabe-Selbsthalteschalter 314 festgehalten. Die acht Datenbits stellen vier Bildelementpaare dar.

Ein 4-zu-l-Multiplexer316 setzt die acht Bits in einen zwei Bit breiten Strom 318 um. Das Multiplexen wird durch das zweit- und drittniedrigste Horizontalzählerbit gesteuert, so daß sich eine Hintergrundauflösung ergibt, die gleich der halben Auflösung des Vordergrundes ist.

Der zwei Bit breite Strom 318 aus dem 4-zu-l-Multiplexer wird den alternierenden niedrigststelligen Eingangsbiu. öes 2-zu-l-B-MultipIexers 202 zugeführt, wie es in den F i g. 11 und 12 dargestellt ist. Der Ausgang des B-Multiplexers adressiert den Farb-RAM über den 2-zu-l-C-Multiplexer 206. wie bereits erwähnt wurde.

&Ί^ Ln\.llV VIIU^I^. »VI* 1.11IgUIIgVII %»~rf W t-· w·».·^·».»... rf kann mit dem Mikroprozessor verbunden sein, so daß sich die Möglichkeit ergibt, die Farbausgangsbignale von Zeit zu Zeit direkt durch den Mikroprozessor zu steuern.

Der Hintergrund-RAM wird von Zeit zu Zeit während der Austastperiode teilweise mit neuen Daten geladen. Das Laden wird durch den Spielverlauf bestimmt. Bei einem normalen Spielverlauf brauchen nur sehr wenige Hintergrundblocks geändert zu werden, so daß selbst ein sehr langsamer Mikroprozessor hinreichend Zeit hau diese Änderungen während der Vertikalaustastung durchzuführen.

Die Daten für den Hintergrund-RA M werden durch einen bidirektionalen Zwischenspeicher 220 von der Mikrcprozessor-Datenmehrfachleitung abgenommen, wie schon im Zusammenhang mit den Vordergrunddaten beschrieben wurde.

Ein Inszenierungs-RAM 402 in einem Kommunikationsabschnitt 26 kann zur Kommunikation (Herstellung einer Verbindung) mit der steuernden Zentralprozessoreinheit (CPU), die auf Mikroprozessorbasis ausgebildet sein kann, verwendet werden, wie es in Fig.3 dargestellt ist. Fig.5 ist ein Schaltbild eines speziellen Aufbaus des Kommunikationsabschnitts. Aus dem Inszenierungs-RAM werden während jeder zweiten Vertikalaustastzeit in Zeitabschnitten von etwa 1/30 Sekunden Daten in den Objekt-RAM 50 übertragen. Die Gesamtübertragung dauert acht Horizontalzeilenzeiten. das heißt etwa 508 Mikrosekunden bei diesem Ausführungsbeispiel. Während der Übertragungszeit wählt ein den Inszenierungs-RAM adressierender Inszenierungs-Multiplexer 404 einen Übertragungszähler 405 als Eingang. Gleichzeitig wählt ein den Objekt-RAM adressierender Objekt-Multiplexer 406 den Übertragungszähler als Eingang. Die Auswahl erfolgt zu Beginn der letzten acht Vertikalzählschritte in der zweiten Vertikalaustastperiode. Bei dem in F i g. 11 dargestellten Ausführungsbeispiel ist vorgesehen, daß der Mikroprozessor die Auswahl verhindern kann.

Der Übertragungszähler 405 wählt aufeinanderfolgende Speicherplätze im Inszenierungs-RAM 402 schrittweise an. Die aus dem Inszenierungs-RAM ausgelesenen Daten werdem dem Eingang des Objekt-RAM 50 zugeführt. Ein Schreibfreigabesignal wird ebenfalls durch den Übertragungszähler aus den Signalen des Taktgebers 30 und Hori/ontalzählers 32 erzeugt und für jede Adresse zum Objekt-RAM übertragen. Da die zu allen RAM's führenden Adressenleitungen identisch sind, werden die Daten aus dem Inszertierungs-RAM 402 zum Objekt-RAM 50 übertragen.

Ein dem Mikroprozessor durch den Übertragungszähier 405 zu Beginn der Übertragung zugeführtes Unterbrechungssignal hindert den Mikroprozessor an der Übertragung von Daten während der nächsten 508 Mikrosekunden, während der Zeit, in der der Inszenierungs-RAM 4U2 seine Daten überträgt.

Die Datenübertragung erfolgt zwischen den Vertikalzählwerten 4SI6 und 503. Beim Vertikalzählwert 504 schaltet der Inszenierungs-Multiplexer 404 um und gestattet der Mikroprozessoradressenmehrfachleitung, den Inszenierungs-RAM zu adressieren. Der Objekt-Multiplexer 406 gestattet gleichzeitig dem Objektadressenzähler 52 die Adressierung des Objekt-RAM für Auslesejwecke. Der Inszenierungs-RAM steht dadurch zur Auffrischung durch den Mikroprozessor zur Verfügung, ausgenommen während der Vertikalzählwerte 496 bis 503. Die Mikroprozessordaten werden in den lnc7»nienmm.D A ΚΛ Γ,Ι». _A;~_A« 1*ΙΛΙ-^·1~~~1~~. *7»>; • •■rf·.»»·»·*·· mii£3 B*r«iva uuxi f.ltl\.ll fc/lUll V.IVlivriiaitv11 Λ-tVWI'

Seitenspeicher 410 eingegeben, der mit einer Mikroprozessordatenmehrfachleitung 412 kommunizieren kann. Der Übertragungszähler 405 arbeitet in Abhängigkeit von Kombinationen von Ausgangssignalen des Horizontal- und des Vertikalzählers. Bei diesem Ausführungsbeispiel ist es ein 9-Bit-Zähler. Die fünf niedrigststelligen Bits sind die fünf höchststelligen Horizontalzählwertbits, wie es in Fig.5 dargestellt ist. Die drei

jo höchststelligen Bits sind die drei niedrigststelligen Vertikalzählwertbits. Der Zähler zählt daher während der zur Wiedergabe von vier Horizontalzeilen erforderlichen Zeit von 0 bis 1023. Bei diesem speziellen Aufbau wird daher nmr die Hälfte der verfügbaren Zeit zur Da-

J5 tenübertragung verwendet.

Der Inszenierungs-RAM 'ⁿ Fig. 15 ist aus zwei im Handel erhältlichen RAM's des Typs Intersil IM2114 mit einer Kapiiziät von 1024 ■ 4 Bits aufgebaut.

Die Kipp-Fähigkeit ist mit den Taktgeber- und Vordergrundabschnitten verknüpft und wird bei diesem speziellen Aufbau durch den Mikroprozessor gesteuert. Das der Kippfähigkeit zugrundeliegende Prinzip umfaßt ein komplementäres Zählen oder Rückwärtszählen als Verfahren zum Umkehren und/oder Bewirken einer Rechis-Links-IJmkehr der auf dem Bildschirm dargestellten Bilde r Das hier beschriebene Ausführungsbeispiel eignet sich besonders für das komplementäre Zählen, bei dem. richtig angewandt, lediglich die Horizontal- und/oder Vertikalabtastrichtungen der Rasterabtastung umgekehrt werden.

Ein KIPP-Befehl des Mikroprozessors kehrt das gesamte Bild urn, wobei rechts und links sowie oben und unten vertauscht werden, wie dies bei einem Cocktail-Tischspiel erforderlich ist. bei dem zwei Spieler einander gegenübersitzen. Der KIPP-Befehl beeinflußt das Ausgangssigriii! des Takigeberabschniits.

Fig. 16 ist eine ausführliche schematische Darstellung des Taktjreberabschnitts als die vereinfachte schematische Darstellung in Fig.2. Wie man sieht, enthält der Horizontalzähler 32 nach F i g. 2 einen ersten Horizontalzähler 500 und eine KIPP-Horizontailogikschaitung 502. Der erste Horizontalzähler 500 enthält mehrere Horizontalsynchronzähler 510. die eine Horizontallogikschaltung 512 beaufschlagen, wie sich aus dem Schaltbild nach Fig. 16 ergibt. Die Horizontalzähler werden durch die Vordcrflanken der positiven 100-Mikrosckunden-lmpulsc HCLK des Systemtaktgebers 30 weitcrgcschaltet. Die Horizontallogikseruiliung führt

die Leitung 317* beim Zählwert 317 ein O-Signal und einer Leitung 634* beim Zählwert 634 ein O-Signal zu. Das O-Signal auf der Leitung 634* wird den Horizontalsynchronzählern 510 zur Rücksetzung zugeführt und bewirkt, daß diese auf jeder von zehn Ausgangsleitung SHO bis SH9 ein O-Signal abgeben. Die Horizontalsynchronzähler werden dadurch bei jedem 635sten Zählschritt zurückgesetzt.

Die Horizontalsynchronzähler 510 werden durch die 100-Nanosekunden-HorizontaItaktimpuIse HCLK. die vom Systemtaktgeber 30 und dem D-FIipflop 514 erzeugt werden, weitergeschaltet Die Taktimpulse HCLK bewirken, daß die Zähler über die Ausgangsleitungen SHO bis SH9. die in aufsteigender Reihenfolge ihrer Stellenwertigkeit numeriert sind, Ausgangssignale abgeben.

Der Vertikalzähier 34 nach Fig.2 enthält nach Fig. 15 einen ersten Vertikalzähler 520 und eine Logik 522. Der erste Vertikalzähler enthält mehrere Vertikalsynchronzähler 530 und eine Vertikallogikschaltung 532. Die Vertikallogikschaltung 532 erzeugt auf der Leitung VBLK (VBLK*) zwischen den Vertikalzählwerten 239,5 und 2553 und zwischen den Vertikalzählwerten 495 und 511 ein 1-Signal (0-Signal), wie schon erwähnt wurde. Die Vertikallogikschaltung erzeugt ebenfalls ein 0-Signal auf einer Leitung511* beim Zählwert 511.

Die Vertikalsynchronzähler 530 werden durch das Signal auf der Ausgangsleitung SH9 der Synchronzähler 510 weitergeschaltet. Auf der Ausgangsleitung SH9 erscheint bei jedem Zähler 635 ein 1-Signal. Die Leitung SH9 bildet zugleich die Leitung HBLK. die zum Monitor führt Die Vertikalsynchronzähler werden demzufolge vu Beginn jeder Horizontalaustastperiode HBLK weitergeschaltet.

Die Vertikalsynchronzähler 530 werden alle 512 Zählschritte durch ein 0-Signai auf der Leitung SiI* zurückgesetzt Das 0-Signal auf der Leitung 511* ist ein kurzer Impuls, weil die Zähler praktisch sofort zurückgesetzt werden, sobald auf der Leitung 511* ein 0-Signal auftritt.

Die Schaltbilder für die KIPP-Horizontal- und -Vertikallogik 502, 522 sind ebenfalls in Fig. 17 dargestellt Die Signale auf den Ausgangsleitungen SHO bis SH5 des ersten Horizontalzählers 500 werden dem Eingang eines D-Flipflop 540 vom Typ 74S174 mit einer kurzen Einstellzeit von etwa 5 Nanosekunden zugeführt Die den Signalen auf den Leitungen SHO bis SH2 entsprechenden Ausgangssignale dieses D-Flipflop 540 werden einem von mehreren Exklusiv-ODER-Gliedern 542 zugeführt Die zweite Eingangsleitung aller Exklusiv-ODER-Glieder 542 ist eine KIPP-Leitung vom Mikroprozessor.

Das Ausgangssignal jedes der Exklusiv-ODER-Glieder 542 wird jeweils einem anderen einer Triade von Exklusiv-ODER-Glieder 544 zugeführt, die ebenfalls jeweils die KIPP-Leitung als Eingangsleitung aufweist Die jeweils den Eingangssignalen auf den Leitungen SHO bis SH2 entsprechenden Ausgangssignale der ODER-Glieder544 sind mit *H0 bis *H2 bezeichnet

Das Flipflop 540 wird durch ein Signal SQ2C* der in Fig.4 dargestellten Ladedetektorschaltung ausgelöst. Das Signal SQ2C* ähnelt, wegen der Verzögerungen in zwei Umkehrstufen 546, 548, ODER-Gliedern 550, 552 und im Flipflop 554, die alle in F i g. 6 dargestellt sind, einem um fünfzehn Nanosekunden verzögerten Horizontaltaktsignal HCLK. Infolgedessen sind die Signale *H0 bis *H2 unter Berücksichtigung der in den Exklusiv-ODER-Gliedern 542,544 bewirkten Verzögerungen um etwa 50 Nanosekunden gegenüber den Signalen auf den Leitungen SHO bis SH2 verzögert Die Signale *H0 bis *H2 werden durch das Signal auf der KIPP-Leitung im wesentlichen nicht beeinflußt Wenn das Signal KIPP ein 0-Signal ist überträgt jedes Exklusiv-ODER-GIied die Signale auf den Leitungen SHO bis SH2 unverändert Wenn das Signal KIPP ein 1-Signal ist. kehrt jedes Exklusiv-ODER-Glied die Signale um, so daß die zweifache Umkehrung (doppelt Verneinung) das Signal unver-

to ändert läßt

Die Signale auf den Leitungen SH3 bis SH5 werden durch das Flipflop 540 durchgetaktet und dann jeweils einem anderen Exklusiv-ODER-GIied der Triade 556 zugeführt. Die Ausgangssignale H3 bis H6 der Exklusiv-ODER-Glieder werden jeweils gegenüber den Signalen auf den Leitungen SH3 bis SH5 um 25 Nanosekunden verzögert Die KIPP-Leitung ist eine zweite fimgangsleitung der Triade 556.

Die Signale auf den Leitungen SH6 bis SH9 werden einem D-Flipflop 560 vom Typ 74174 zugeführt, das eine längere Obertragungs-Verzögerungszeit (Laufzeit) als das Flipflop 540 vom Typ 74Sl74 aufweist. Die Ausgangssignale auf den Ausgangsleitungfjn H6 bis H9 der Exklusiv-ODER-Glieder 556 sind um 35 Nanosekunden gegenüber den Signalen auf den Leitungen SH6 bis SH9 verzögert

Wie man sieht, stellen die Signale auf den Leitungen H3 bis H9 das Komplement der Signale auf den Leitungen SH3 bis SH9 dar, wenn das Signal KIPP ein 1-Signal ist. Die Zeitverzögerungen aller Signale *H0 bis *H2 und H3 bis H9 sind vergleichbar.

Die Signale *H0 bis *H2 werden einer Triade von Umkehrstufen 564 zugeführt, um die komplementären Signalen HO* bis H2* zu erzeugen.

Die KIPP-Vertikallogik 522 enthält ein oktales D-Hipllop566 und eine Gruppe aus neun Exklusiv-ODER-Gliedern 568. Die KIPP-Leitung bildet die eine Eingangsleitung aller Exklusiv-ODER-Glieder. Die Ausgangssignale VO bis V7 des ersten Vertikalzählers 520 bilden die Eingangssignale des Flipflop 566. Die acht Ausgangsleitungen des Flipflop 566 führen jeweils zu einem anderen der Exklusiv-ODER-Glieder 568. Das Ausgangssignal V8 des Zähklers 520 wird direkt dem verbleibenden der Exklusiv-ODER-Glieder 568 zugeführt Eine Gruppe von Ausgangssignalen DVO bis DV8 werden dadurch jeweils durch das Flipflop 566 und die Exklusiv-ODER-Glieder 568 erzeugt, wie es explicit in Fig. 16 dargestellt ist

Das Flipflop 566 wird über die STAR Γ-Leitung vom Objektadressenzähler 52 getaktet Es sei daran erinnert, daß auf der START-Leitung kurz vor Beginn jeder Horizontalzeile ein 0-Signal auftritt. Dagegen tritt auf der START-Leitung beim ersten Zählschritt der Zählersteuerschaltung, nämlich beim Zähler entweder des ersten oder vierten Horizontalbildelements, ein 1-Signal auf, und zwar in Abhängigkeit davon, ob ein Objekt eingespeichert (geladen) werden soll. Wenn auf der START-Leitung das 1-Signal auftritt, wird der augenblickliche Vertikalzählwert VO bis V7 in das Flipflop 566 und durch

to acht der Exklusiv-ODER-Glieder 568 hindurch getaktet, um die Ausgangssignale DVO bis DV7 zu erzeugen. Das geradzahlige oder ungeradzahlige Teilbild-Zählbit V8 wird unmittelbar dem neunten der Exklusiv-ODER-Glieder 568 zugeführt.

t>5 Das Ausgangssignal DVO wird ebenfalls einer Umkehrstufe 570 zugeführt, umd das komplementäre Ausgangssignal DVO* zu erzeugen.

Es dürfte auch klar sein, daß wenn das Signal auf der

17 18

Leitung KIPP ein 1-Signal ist, die Signale DVO bis DV8 und DVO* komplementiert werden.

Die soweit beschriebene Wirkungsweise des Ausführungsbeispiels hing nicht von der Zählrichtung der Horizontal- und Vertikalzähler 32,34 ab, sofern man von den Ausgangssignalen *H0—*H2des Horizontalzählers absieht, die die Taktgeberlogik steuern. Im Gegenteil, da die Daten aus den ROM's 68, 304 in 8-Bildelementen-Gruppen ausgelesen werden, ist die Logik, außer der Taktgeberlogik, unabhängig von der Zählrichtung der Horizontalzähler-Ausgangssignale *H0—*H2.

Die KIPP-Auslösung durch den Mikroprozessor bewirkt daher, daß die höchststelligen Horizontal- und Vertikalzählerbits komplementiert werden und bewirken, daß die Zeilenzwischenspeichereinrichtung oben und unten sowie rechts und links bei der Wiedergabe des Bildes vertauscht.

Die Horizontalkippfähigkeit HFLP und die Vertikalkippfähigkeit VFLP ermöglichen daher eine Umkehr eines einzigenObjekts.

Die VFLP- und NFLP-Indikatoren sind daher jeweils das höchststellige Bit und das zweithöchststellige Bit im zweiten Byte jeder Objektpackung. Die HFLP- und VFLP-Indikatoren werden in den Bild-Selbsthalteschalter 406 geladen, wenn ein Objekt wiedergegeben werden soll. Wenn beide Indikatoren »hoch« bzw. ein 1-Signal sind, wird die entsprechende Funktion freigegeben, wie sich aus F i g. 4 ergibt.

Die VFLP-Leitung ist mit einem Eingang eines jeden von fünf Exklusiv-ODER-GIiedern 574 verbunden. Der andere Einganf jedes ODER-Gliedes wird durch eine der die vier niedrigststelligen Bits aus dem Vertikal-Selbsthaltesch&lter 58 übertragenden Leitungen gebildet. Das restliche ExklusivODER-GSied 574 erhält das Gerade-Ungerade-Teilbild-Zählbit JV8. Die Ausgangssignale der Exklusiv-ODER-Glieder 574 adressieren Anschlüsse A2 bis A6 des Vordergrund-ROM, wie bereits beschrieben wurde.

Wie sich aus vorstehender Beschreibung ergibt, bewirkt eine Auslösung von VFLP, daß die Bilder aus dem Vordergrund-ROM 68 im Vergleich zur normalen Darstellung mit der Oberseite nach unten wiedergegeben werden.

Die HFLP-Leitung wirkt in ähnlicher Weise wie die VFLP-Leitung. Wenn das Signal auf der HFLP-Leitung ein 1-Signal ist. veranlaßt es zwei Exklusiv-ODER-Glieder 576, die Eingangssignale der beiden niedrigststelligen Adressenanschlüsse des Vordergrund-ROM 68 zu komplementieren (umzukehren). Die vier eine Bildzeile bildende Wörter werden dadurch in rückwärtiger Rei- 5u henfolge ausgelesen.

Bei hohem Signal HFLP werden auch die B-Eingänge der Kipp-Multiplexer I und 11.82,83 gewählt. Die B-Eingänge erhalten die Ausgangssignale der Schieberegister 80 in umgekehrter Reihenfolge von den A-Ausgängen. Infolgedessen wird die Bildinformation letztlich rückwärts ausgelesen, was eine Rechts-Links-Umkchr oder Reflexion eines einzelnen Bildes bedeutet.

Abwandlungen des beschriebenen Ausführungsbeispiels können beispielsweise darin bestehen, daß mehr als zwei Zwischenspeicher verwendet werden. Sodann können T;iktsign;ile mit kürzerer oder längerer Periodcndaucr als 50 Nanosekunden verwenden werden. Audi die Verwendung der speziellen Sehaluingsbautei-Ie ist nicht zwingend. m

I licr/.u 15 Blatt Zeichnungen

Claims

Patentansprüche:

1. Bildzeilen-Zwischenspeichervorrichtung zur Wiedergabe einer Vielzahl von Vordergrundobjekten und einen Hintergrund aus einer Anordnung von Blöcken auf einem Bildschirm eines Monitors mit Rasterabtastung, der in einem Spielgerät zur Wiedergabe einer Folge von Videobildern verwendet wird, wobei jedes Bild aus einer Vielzahl paralleler horizontaler Zeilen besteht und jede Zeile eine Vielzahl digital dargestellter Bildelemente aufweist und während einer aktiven Videoabtastung in analoger Form auf dem Bildschirm wiedergegeben wird, g e kennzeichnet durch eine Vordergrundschaltung (10) zum Speichern einer Objektinformation in Form von Blöcken digitaler Daten als Vordergrundinformation in einem Vordergrundspeicher (68). wobei jeder dieser Blöcke einem rechi~:kigen Segment des Bildschirms entspricht, dav «in einer Stelle auf dem Bildschirm wiedergebbar ist, die während des Spiels wählbar und wechselbar ist;

eine Hinlergrundschaltung (12) zum Speichern einer Hintergrundinformation in Form von Blöcken aus digitalen Daten in einem Hintergrundspeicher (304). wobei diese Blöcke wählbaren und wechselbaren rechteckigen Plätzen auf dem Bildschirm entsprechen, die während des Spiels gewechselt werden können; einen Zeiler.zwischenspeicher (24) zum Zwischenspeichern digitaler Daten;

eine Übertragungsschaltung (-12, 25, 80) zum Übertragen des digitalen Bildinhalts der Vordergrundinformation, die die Vordergrund: ajekte in einer horizontaien Zeile eines Bildes darstellt, aus dem Vordergrundspeicher (68) in den Zeilenzwischenspeicher (54,55) während einer aktiven Videoabtastung eines diese Zeile aufweisenden Bildes, jedoch vor dem Zeitpunkt, in dem die aktive Abtastung dieser Zeile auf dem Bildschirm beginnt, und zum Übertragen von Hintergrundinformation aus dem Hinter grundspeicher;

eine Vordergrundausgabeschaltung (25) zum Ausgeben der Vordergrundinformation aus dem Zeilenzwischenspeicher (54, 55) in Form eines Vordergrunddatenstroms;

eine Hintergrundausgabeschaltung zum Ausgeben der Hintergrundinformation in Form eines Hintergrunddatenstroms; 5^ Multiplexer zum Vereinigen des Vordergrunddatenstroms mit dem Hintergrunddatenstrom zu einem einzigen Datenstrom:

und eine Steuereinrichtung (16) mit einer Schaltung zum Steuern der Rasterwiedergabe in Abhängigkeit von dem einzigen Datenstrom, dem sie von den MuI-tiplexern erhält.

2. Vorrichtung nach Anspruch 1. dadurch gekennzeichnet, daß die Übertragungsschaltung aufweist: einen Objektspeicher (50) zum Speichern einer sich t> <> iiiif Objekte beziehenden Objektpackungsinformation im Vordcrgrundspeicher:

ein Schieberegister (80) zum Übertragen von Vordcrgrunddntcn. die der Objektpackungsinforniaiion entsprechen, aus der Vordcrgrundsehaltung (20, 26, tr> 28) in den Zwischenspeicher:

eine Hintergrundspeichercinrichtung (304, 312, 314, 316) zum Umformen der Hintergrundpackungsinformation in den Hintergrunddatenstrom, wobei der Hintergrunddatenstrom binäre Daten für diese Zeile aufweist, durch Auslesen der Hintergrundpackungsinformation aus dem Hintergrundspeicher (304) während der Wiedergabe dieser Zeile.

3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Vordergrundschaltung Multiplexer (25, 202, 205) und Taktsignale (14) zum Auslesen des Vorder.erunddatenstroms aus d>m Zeilenzwischenspeicher und zum Vereinigen des Vordergrund- und des Hirttergrunddatcatroms zu dem einzigen Datenstrom sowie eine Schaltung (202) zur Eingabe des einzigen Datenstroms in die Steuereinrichtung aufweist.

4. Vorrichtung nach einem der Ansprüche 1 bis 3. dadurch gekennzeichnet, daß die Steuereinrichtung aufweist: einen Farb-Direktzugriffspeicher (204), der durch die Daten in dem einzigen Datenstrom adressiert wird, um ein Farbausgangssignal zu bilden, eine Umsetzschaltung (206) zum Umsetzen digitaler Ausgangsdaten des Farb-Direktzugriffspeichers (204) in analoge Signale und eine Schaltung zum Steuern der Farbe und Intensität von Bildelementen in der Rastwiedergabe in Abhängigkeit von den Ausgangssignalen.

5. Vorrichtung nach einem der Ansprüche 1 bis 4, gekennzeichnet .durch eine Bildkippschaltung (82, 83) zum Umkehren eines gesamten Bildes in bezug auf die eine von zwei Achsen, die parallel und senkrecht zu den horizontalen Zeilen sind.

6. Vorrichtung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch eine Objektkippschaltung (82, 83) zum Umkehren mindestens einer Objektdarstellung in bezug auf eine Achse.

7. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Übertragungsschaltung aufweist: einen Mikroprozessor (18) zum Erzeugen der Objektpackungsinformation; eine mit dem Mikroprozessor (18) verbundene Mehrfachleitung (412) zur Übertragung der Objektpackungsinformation; einen Inszenierungsspeicher (402J₁ der während der Wiedergabe einer Folge von Videobildern zu beliebigen Zeiten durch den Mikroprozessor (18) mit der Mehrfachleitung (412) verbindbar ist, um die über die Mehrfachleitung übertragene Objektpackungsinformation kurzzeitig zu speichern; und eine Bewegungsschaltung (405, 406), die betriebsmäßig mit dem Inszenierungsspeicher (402) und dem Objektspeicher(SO) verbunden ist, um die Objektpackungsinformation aus dem Inszenierungsspeicher in den Objektspeicher zu bewegen, ohne die durch den Mikroprozessor bewirkte Erzeugung der Objektpakkungsinformation zu stören.

8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Bewegungsschaltung die Objektpackungsinformation in weitgehend gleichmäßigen Intervallen während der Wiedergabe der Folge von Videobildern bewegt.

9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die weitgehend gleichmäßigen Intervalle um etwa 1/30 einer Sekunde auseinanderliegen.

10. Vorrichtung nach Anspruch 8. dadurch gekennzeichnet, daß die Bewcgungsschaltung die Objektpackungsiniormation während einer Zeit von etwa 500 Mikrosckundcn bewegt.

11. Vorrichtung mich einem der Ansprüche 7 bis 10. dadurch gekennzeichnet, daß die Bewcgungsschaltung (405) den Mikroprozessor (18) daran hin-

den, den Inszenierungsspeicher (402) mit der Mehrfachleitung (412) zu verbinden, während sie die Objektpackungsinformation aus dem Inszenierungsspeicher (402) in den Objektspeicher (50) bewegt.

Die Erfindung bezieht sich auf eine Bildzeilen-Zwischenspeicher-Vorrichtung nach dem Oberbegriff des Patentanspruchs 1.

Das Anwendungsgebiet sind elektronische Videospäelgeräte.

Die zunehmende Kompliziertheit von Videospielgeräten erfordert die Wiedergabe (Darstellung) einer immer größeren Anzahl sich bewegender Objekte auf dem Bildschirm des Monitors. Da neuerdings auch allgemein Farbbild-Monitore verwendet v/erden, müssen auf den Bildschirmen auch komplizierte Hintergrundbilder dargestellt werden, vor denen sich die Objekte beim Spielen bewegen.

Moderne Videospielgeräte werden häufig durch Mikrorechner gesteuert. Derzeit im Handei erhältliche Mikrorechner haben eine begrenzte Rechenleistung, die leicht durch gleichzeitige Forderungen nact Bildberechnungen und einer Wiedergabesteuerung überschritten werden kann.

Diese Anforderungen sind bislang durch Verwendung von Hochgeschwindigkeits-Universalrechnern (Mehrzweckrechnern) erfüllt worden. Für Videospielgeräte sind diese Rechner jedoch zu kostspielig.

Man ist daher in letzter Zeit bei Videospielgeräten bestrebt, Schaltungsanordnungen zu entwickeln, die den Mikrorechner des Spielgeräts von der Bildwiedergabesteuerung befreien. Der Mikrorechner steht dann insofern für Bildberechnungen zur Verfügung, als er die Überwachung und Steuerung der Bildwiedergabe an die Wiedcrgabcschaltungsanordnung delegieren kann. Die Bildwiedergabeschaltungsanordnung »stiehlt« dem Mikrorechner jedoch insofern Zeit, als sie mit dem Mikrorechner in Verbindung treten und durch diesen überwacht werden muß.

Ein Beispiel einer derartigen Wiedergabeschaltungsanordnung ist in der US-PS 41 12 422 angegeben. Hier schreibt der Mikrorechner einer getrennten Wiedergabeschaltung die wiederzugebenden (darzustellenden) Objekte und deren Wiedergabestelle auf dem Bildschirm vor. Die Wiedergabeschaltung erzeugt daraufhin ein Signal, das für ein Heimfernsehempfangsgerät geeignet ist, das Zähler enthält, die aktiviert werden, wenn die Wiedergabestellen der verschiedenen Objekte erreicht werden. Bei dieser Ausbildung ist für jedes wiederzugebende bzw. darzustellende Objekt ein Zähler erforderlich.

Bei dieser Schaltungsanordnung nimmt die Größe, Kompliziertheit und Kostspieligkeit notwendigerweise mit der Anzahl der wiederzugebenden (darzustellenden) Objekte zu. Ferner muß der Mikrorechner mit der Wiedergabeschaltung »Schritt hal'.en«. Die Wiedergabeschaltung ist daher im wesentlichen nidit für die Mikrorechneroperationen »transparent«. Die Freiheit des Mikrorechners zur Ausführung von Spielberechnungen wird dadurch ebenfalls erheblich eingeschränkt.

Einige Nachteile der in der US-PS 41 12 422 vorgeschlagenen Lösungen kennen durch die in der US-PS 41 77 462 vorgeschlagene Lösung vermieden werden. Die in dieser US-PS " 1 /> 462 angegebene Wiedergabeschaltung enthält Wiedtrgabesteuereinheiten, die auf vom Mikrorechner gelieferten Daten einwirken. Jede Steuereinheit soll bis zu sechzehn Objekte steuern und einen im wesentlichen einfarbigen Hintergrund zwischen jeweils zwei Objekten einschieben können. D'e Objekte werden in Abhängigkeit von Daten dargestellt, die durch den Mikrorechner geliefert werden, der seinerseits die Wiedergabeschaltung abfragen muß. um aus einer auswechselbaren Festwertspeicher-Kassette in der Wiedergabeschaltung einen Teil der Spielberechnungslogik aufzunehmen.

Diese Wiedergabeschaltung befreit den Mikrorechner bestenfalls nur in begrenztem Maße von Aufgaben, deren Ausführungszeit andernfalls für Spielberechnungen zur Verfügung stünden. Der Betrieb des Mikrorechners muß bei jeder Kommunikation zwischen dem Mikrorechner und der Wiedergabeschaltung unterbrochen werden. Ein weiterer Nachteil der in der US-PS 41 77 462 angegebenen Lösung besteht darin, daß hierbei inhaltsadressierbare Speicher erforderlich sind, bei denen es sich um Spezialzweckgeräte handelt und die kostspielig sind. Aus wirtschaftlichen Gründen ist es daher zweckmäßig, Schaltungsanordr-jngen für Videospieigeräte aus einfachen, biiiigen, im Fandel erhältlichen Bauelementen herzustellen.

Aus der US-PS 41 16 444 ist ein Verfahren zum Erzeugen sich vor einem Hintergrund bewegender Objekte bek?nnt. Hierfür wird ein grafischer Generator verwendet, der nur 16 verschiedene Objekte auf einmal erzeugen kann. Der Hintergrund wird in eine Anordnung aus 32x32 Blöcke unterteilt, die jedoch nur zu Beginn des Spiels angeordnet werden können.

Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung der gattungsgemäßen Art anzugeben, die eine eine hohe Auflösung aufweisende dynamische Darstellung einer großen Anzahl sich bewegender farbiger Objekte vor einem veränderbaren farbigen Hintergrund ohne aufwendige oder kostspielige Mikrorechnersteuerung ermöglicht.

Ferner soll die Möglichkeit des »Kippens« eines Bildes auf dem Bildschirm bestehen, bei der ein ei.-iziges Bild oder ein einziges Objekt umgekehrt oder das Spiegelbild des Bildes oder Objektes oder beides dargestellt weiden kann.

Die erfindungsgemäße Lösung dieser Aufgabe ist in dem Anspruch 1 gekennzeichnet.

Danach besteht ein Merkmal der Erfindung in der raschen Zusammensetzung einer einzigen horizontalen Zeile eines Bildes in Abhängigkeit von einer minimalen Information aus dem Spiel-Mikrorechner. Die Übertragung einer Information aus dem Mikrorechner in die Wiedergabeschaltung kann dann während einer sehr

so kurzen Zeit durch eine rasche Kommunikationsoperation durchgeführt weiden. Abgesehen von dieser kurzzeitigen Kommunikation (Übertragungsverbindung), die jederzeit während eines Wiedergabezyklus stattfinden kann, arbeiten der Mikrorechner und die Wiedergabeschallung unabhängig voneinander.

Das Spielbild kann in einer Permanentspeichereinrichtung Blöcke aus digitalen Daten von wiederzugebende Objekten aufweisen. Einige der Datenblöcke können Darstellungen eines einzigen Objekts in einer Folge verscniedener Orientierungen sein, Eine aufeinanderfolgende Darstellung der verschiedenen Orientierungen in aufeinanderfolgenden Bildern erweckt dann bei dem Betrachter den Eindruck eines einzigen rotierenden Objekts. Weren der Flexibilität der Wiederga-

ό5 beschallung brauchen nur Darstellungen von Drehungen über einen einzigen Quadranten gespeichert zu werden. Das heißt, die Schaltung kann die 360°-Drehung einer Pfeilspitze um eine Achse wiedergeben.