DE3141680A1 - "verfahren zum herstellen einer metall/dielektrikum-schichtstruktur" - Google Patents

"verfahren zum herstellen einer metall/dielektrikum-schichtstruktur"

Info

Publication number
DE3141680A1
DE3141680A1 DE19813141680 DE3141680A DE3141680A1 DE 3141680 A1 DE3141680 A1 DE 3141680A1 DE 19813141680 DE19813141680 DE 19813141680 DE 3141680 A DE3141680 A DE 3141680A DE 3141680 A1 DE3141680 A1 DE 3141680A1
Authority
DE
Germany
Prior art keywords
layer
polyimide
insulating layer
metal
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813141680
Other languages
English (en)
Inventor
Robert Nicholas 33410 Lake Park Fla. Epifano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE3141680A1 publication Critical patent/DE3141680A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer
  • Metall-Dielektrikum-Schichtstruktur auf einem eine mit einer aus polyimidartigem Material bestehenden Isolierschicht vorgegebener Schichtdicke bedeckte Hauptfläche aufweisenden Substrat, bei dem eine ein mit wenigstens einem Loch versehenes Muster aufweisende Photolackschicht vorgegebener Schichtdicke auf der freien Oberfläche der Isolierschicht gebildet wird. Sie betrifft insbesondere ein Verfahren zum Herstellen einer Metall/Dielektrikum-Schichtstruktur auf einem integrierten Halbleiterschaltkreis.
  • Ein integrierter Halbleiterschaltkreis enthält auf einer Hauptfläche einer Halbleiterscheibe zahlreiche Schaltelemente. Meist wird auf die Hauptfläche eine dielektrische bzw. isolierende Schicht aufgebracht und darauf eine Metallschicht niedergeschlagen. In der Isolierschicht werden über vorgegebenen Schaltelementen Löcher vorgesehen, durch die sich die Metallschicht erstreckt, so daß in gewünschter Weise Elemente miteinander verbunden werden. Mit zunehmender Komplexität des integrierten Schaltkreises können weitere Isolierschichten und Metallschichten aufgebracht werden.
  • Die Metall/Dielektrikum-Schichtstrukturen werden üblicherweise hergestellt, indem zunächst eine Isolierschicht aus einem Material wie SiO2, Si3N4 oder Polyimid gebildet, ein Photolackmuster (Photoresistmuster) auf der Isolierschicht erzeugt, Öffnungen in die Isolierschicht unter Verwendung des Photolacks als Ätzsperre geätzt werden, der Photolack abgestreift und Metall, z. B. durch Aufdampfen, niedergeschlagen wird.
  • Polyimidschichten sind sehr wirkungsvolle Isolierschichten, weil dieses Material chemisch inert, thermisch und mechanisch robust und auf relativ einfache Weise aufzubringen ist. Bei Verwendung einer Isolierschicht aus Polyimid treten jedoch im allgemeinen Probleme wegen des nicht vorhandenen oder relativ niedrigen Haftvermögens gegenüber der darüberliegenden Metallisierung auf.
  • Der Erfindung liegt die Aufgabe zugrunde, das Verfahren eingangs genannter Art so zu verbessern, daß bei Verwendung polyimidartigen Materials, d. h. bei Verwendung eines Polyimids oder eines ähnlichen Harzes, ohne wesentlichen Mehraufwand ein eilwandfreies Anhaften der Metallisierung auf der Isolienschicht zu gewährleisten ist. Die erfindungsgemäße Lösung besteht darin, daß die Isolierschicht und die Photolackschicht für eine zum Entfernen der Photolackschicht, zum Rauhen der Oberfläche der Isolierschicht und zum Bilden wenigstens eines Durchgangslochs geneigter Wandung in der Isolierschicht ausreichende Zeit einer Sauerstoffplasmabehandlung ausgesetzt werden.
  • Bei dem erfindungsgemäßen Verfahren wird also wie bisher eine polyimidartige Schicht vorbestimmter Schichtdicke auf das Substrat und darauf ein mit Öffnungen versehenes Photolackmuster aufgebracht. Die Isolierschicht und der Photolack werden einem Sauerstoffplasma derart ausgesetzt, daß der Photolack entfernt, d. h. durch die Wirkung des Sauerstoffplasmas weggeätzt, die Isolierschichtoberfläche aufgerauht und ein Durchgangsloch durch die Isolierschicht gebildet wird. Auf der aufgerauhten Isolierschichtoberfläche und in dem Durchgangsloch wirl anschließend eine Metallschicht gebildet. Vorzugsweise wird als polyimidartiges Material ein Polyimid oder ein Polybenzimidazol verwendet.
  • Anhand der schematischen Darstellung eines Ausführungsbeispiels werden weitere Einzelheiten der Erfindung erläutert. Es zeigen: Fig. 1 bis 3 eine Folge von Verfahrensschritten beim Herstellen einer Metall-Dielektrikum-Schichtstruktur.
  • Gemäß Fig. 1 wird eine Isolierschicht 12 auf einer Hauptfläche 11 eines Substrats 10 aufgebracht. In einem bevorzugten Ausführungsbeispiel besteht die Schicht 12 aus einem Polyimid, z.B. dem von E.I. du Pont hergestellten Polyimid PI 1100. Das Polyimid kann in herkömmlicher Schleudertechnik auf dem Substrat 10 niedergeschlagen werden.
  • Beispielsweise kann das Polyimid in flüssiger Form auf die Hauptfläche 11 #aufgebracht und dann das Substrat 10 - etwa um eine senkrecht zur Hauptfläche 11 stehende Achse - mit etwa 3000 bis 7000 Umdrehungen/Minute rotiert werden. Das Polyimid soll dann durch allmähliches Aufheizen auf etwa 4000c gehärtet werden, um eine filmartige Schicht mit etwa 2 Mikrometern Dicke zu erhalten.
  • Für Material, Form und Aufbau des Substrats gibt es im Rahmen des erfindungsgemäßen Verfahrens keine speziellen Bedingungen. Vorzugsweise wird für das Verfahren jedoch ein aus einer Halbleiterscheibe bestehendes Substrat 10 vorgesehen. Das Substrat 10 kann in vorgegebener Weise dotierte Zonen enthalten, die Schaltelemente, wie Transistoren, Thyristoren, Dioden und Verbindungslinien, bilden. Auf der freien Oberfläche bzw. Hauptfläche 13 der Polyimidschicht 12 wird als nächstes eine Photolackschicht 14 in üblicher Weise gebildet und dann zum Erzielen einer Öffnung 16 in ebenfalls herkömmlicher Art mit einem entsprechenden Muster versehen. Wenn die Polyimidschicht etwa 2 Mikrometer dick ist, soll die Photolackschicht eine Dicke etwa in der Größenordnung von 0,8 bis 1,0 Mikrometern haben.
  • Die so erzeugte Polyimid/Phololack-Schichtstruktur wird dann einem durch die Pfeile 18 in Fig. 1 symbolisierten Niederdruck-Sauerstoffplasma ausgesetzt. Der Sauerstoffdruck soll dabei weniger als etwa 65 Mikrobar betragen.
  • Das Plasma kann in einem im Handel erhältlichen Plasmabrenner (auch als Tunnel-, Trommel- oder Glimmentladungs-Reaktor bezeichnet) durch Hochfrequenzentladung erzeugt werden. Das Sauerstoffplasma ätzt sowohl die Photolackschicht 14 als auch die Polyimidschicht 12, letztere zunächst nur insoweit, alL sie durch das Loch 16 in der Photolackschicht 14 freigelegt ist.
  • Wie in Fig. 2 dargestellt, wird durch das Sauerstoffplasma ein Durchgangsloch 20 in der Polyimidschicht 12 erzeugt.
  • Das Sauerstoffplasma entfernt auch die Photolackschicht 14 und rauht die Hauptfläche 13 der Polyimidschicht auf. Das mit dem erfindungsgemäßEn Verfahren hergestellte Durchgangsloch 20 besitzt eiye geneigte und aufgerauhte Wand 19 und eine gerundete Lochkante 21. Diese Konfiguration stellt im vorliegenden Zusammenhang eire wesentliche Verbesserung gegenüber auf herkömmliche WeiLe herzustellenden Durchgangslöchern dar, da die auf bekarnte Weise zu erhaltenden Löcher im wesentlichen senkrecht zur Oberfläche 11 des Substrats verlaufende, glatte Wände und eine relativ schafe Kante aufweisen.
  • Die Geschwindigkeit, mit der der Photolack 14 und das Polyimid durch das Sauerstofiplasma entfernt werden, kann leicht empirisch bestimmt werden. Die relative Dicke der beiden Schichten aus Folyinid bzw. Photolack wird so eingestellt, daß gerade vor dem vollständigen Fertigstellen des Durchgangslochs 20 der gesamte Photolack von der Oberfläche 13 abgetragen ist. Während der zwischen dem endgültigen Abtragen der Photolackschicht 14 und der Fertigstellung des Durchgngslochs 20 vergehenden Zeit trifft das Sauerstoffplasn#a also unmittelbar auf die freiliegende Polyimid-Oberfläche 13 auf und rauht diese Fläche an.
  • Gemäß Fig. 3 wird dann au der aufgerauhten Oberfläche 13 und im Durchgangsloch 20 eine Metallschicht 22 gebildet.
  • Als Metall eignet sich z.B. Aluminium. Die Metallisierung kann auf bekannte Weise z.B. durch Aufdampfen oder Aufsprühen, vorgenommen werden.
  • In Fig. 3 wird lediglich eine (rrundeinheit einer Metall/ Dielektrikum-Schichtstruktur dargestellt. Eine vollständigere Anordnung enthält mehrere Duchgangslöcher 20 und kann eine Folge von Polyimid- #ind Metallschichten auf der dargestellten Struktur von M(tallschicht 22, Polyimidschicht 12 und Substrat 10 aufwei#en. Durch die Metallschicht 22 wird eine elektrische Verl,induuig zwischen den über die Durchgangslöcher 20 miteij#nde# zu kontaktierenden Bereichen des Substrats hergestellt Die Polyimidschicht 12 stellt dabei eine wirksam Iso ation zwischen Metall und Substrat oder zwischen aufeinanderfolgenden Metallschichten in Bereichen ohne Durchgangsloch dar.
  • Der Aufbau nach Fig. 3 kam weiterhin eine zweite, beispielsweise auf die gleicheWei;e wie vorher aufgebrachte Polyimidschicht zum Einkapseln der Struktur aufweisen. Weiterhin kann zu der dargestellten Struktur eine aus einem Muster bestehende Metallschicht auf der Substratoberfläche 11 unterhalb der Polyimidschicht 12 gehören, so daß eine Vielniveau-Metallisierungsstruktur vorliegt, die dazu verwendet werden kann, beispielsweise die Packungsdichte von Verbkndungsleitern zu einem einen integrierten Schaltkrei, enthaltenden Substrat zu vergrößern.
  • Das erfindungsgemäße Verfahren hat wesentliche Vorteile gegenüber dem Stand der Technik: in einem einzigen Verfahrensschritt werden erfindungsgemäß eine Photolackschicht entfernt, ein Durchgangsloch mit geneigter Wandung, aufgerauhter Oberfläche und gerundeter Kante in einer Polyimidschicht gebildet und die Oberfläche der Polyimidschicht aufgerauht. Die aufgerauhten Polyimid Oberflächen stellen eine ausgezeichnete Basis zum Abscheiden von Metall dar und verbessern das Haftvermögen zwischen der Isolierschicht und der darüberliegenden Metallisierung wesentlich. Wie bereits erwähnt, wird bei dem erfindungsgemäßen Verfahren, bei dem der Photolack zugleich mit dem Bilden des Durchgangslochs abgetragen wird, ein Durchgangsloch mit geneigter Wand mg und gerundeter Kante erzeugt.
  • Durch diese Lochform wind die Metallisierung auf der Stufe am Rande des Loches, d. h. an der Grenze zwischen Oberseite 13 der Isolierschicht und der Wand des Lochs 20 erheblich verstärkt.
  • Anstelle von Polyimid k;5nnen zum Herstellen der Isolierschicht 12 auch andere ,toffeE benutzt werden. Polyimide sind jedoch für diese Verfahren wegen mehrerer physikalischer Eigenschaften sehr wirkungsvoll. Sie können in flüssiger Form aufgebracht und dann thermofixiert werden, so daß eine chemisch und thermisch stabile Verbindung entsteht. Eine thermofixierte Polyimidschicht besitzt einen Ausdehnungskoeffizienten, der demjenigen vieler zum Metallisieren verwendeter Materialien ähnlich ist. Andere stoffe mit polyimidartigen Eigenschaften, z. B. Polybenzimidazol, können anstelle des Polyimids im Rahmen des erfindungsgemäßen Verfahrens verwendet werden.
  • L e e r s e i t e

Claims (2)

  1. "Verfahren zum Herstellen einer Metall/Dielektrikum-Schich-tstruktur" Patentansprüche: Verfahren zum Herstellen einer Metall/Dielektrikum-Schichtstruktur auf einem eine mit einer aus polyimidartigem Material bestehenden Isolierschicht (12) vorgegebener Schichtdicke bedeckte Hauptfläche (11) aufweisenden Substrat (10), bei dem eine ein mit wenigstens einem Loch versehenes Muster aufweisende Photolackschicht (14) vorgegebener Schichtdicke (lauf der freien Oberfläche der Isolierschicht (12) gebildet wird, d a d u r c h g e k e n n z e i c h n e t , daß die Isolierschicht (12) und die Photolackschicht (14) für eine zum Entfernen der Photolackschicht (14), zum Rauhen der Oberfläche (13) der Isolierschicht und zum Bilden eines Durchgangslochs (20) mit geneigter Wandung (19) in der Isolierschicht (12) ausreichende Zeit einer Sauerstoffplasmabehandlung ausgesetzt werden.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß als polyimidartiges Material ein Polyimid oder ein Polybenzimidazol verwendet wird.
DE19813141680 1980-10-29 1981-10-21 "verfahren zum herstellen einer metall/dielektrikum-schichtstruktur" Withdrawn DE3141680A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US20176780A 1980-10-29 1980-10-29

Publications (1)

Publication Number Publication Date
DE3141680A1 true DE3141680A1 (de) 1982-06-16

Family

ID=22747208

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813141680 Withdrawn DE3141680A1 (de) 1980-10-29 1981-10-21 "verfahren zum herstellen einer metall/dielektrikum-schichtstruktur"

Country Status (4)

Country Link
JP (1) JPS57102023A (de)
DE (1) DE3141680A1 (de)
IT (1) IT1153991B (de)
SE (1) SE8105918L (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3231457A1 (de) * 1982-08-24 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum erzeugen von strukturen fuer integrierte halbleiterschaltungen durch reaktives ionenaetzen
DE3234907A1 (de) * 1982-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
DE3331624A1 (de) * 1982-09-24 1984-03-29 Hitachi, Ltd., Tokyo Elektronische einrichtung
DE3328339A1 (de) * 1983-08-05 1985-02-14 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur metallisierung einer kunststoffoberflaeche
DE3429082A1 (de) * 1984-08-07 1986-02-27 Siemens AG, 1000 Berlin und 8000 München Steuerscheibe fuer gasentladungsanzeige
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
EP0540261A2 (de) * 1991-10-31 1993-05-05 STMicroelectronics, Inc. Verfahren zur Entfernung von Polymeren aus Sacklöchern in Halbleitervorrichtungen
EP0619333A2 (de) * 1993-04-03 1994-10-12 ATOTECH Deutschland GmbH Verfahren zum Beschichten von Metallen
US5597983A (en) * 1994-02-03 1997-01-28 Sgs-Thomson Microelectronics, Inc. Process of removing polymers in semiconductor vias
EP1345261A1 (de) * 2000-12-22 2003-09-17 Seiko Epson Corporation Strukturausbildungsverfahren und -einrichtung und halbleiterbauelement, elektrische schaltung, anzeigeelementmodul und leuchtelement

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925246A (ja) * 1982-08-02 1984-02-09 Nec Corp 半導体装置の製造方法
JPH0789551B2 (ja) * 1986-02-13 1995-09-27 日本電気株式会社 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3231457A1 (de) * 1982-08-24 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum erzeugen von strukturen fuer integrierte halbleiterschaltungen durch reaktives ionenaetzen
DE3234907A1 (de) * 1982-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
DE3331624A1 (de) * 1982-09-24 1984-03-29 Hitachi, Ltd., Tokyo Elektronische einrichtung
DE3328339A1 (de) * 1983-08-05 1985-02-14 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur metallisierung einer kunststoffoberflaeche
DE3429082A1 (de) * 1984-08-07 1986-02-27 Siemens AG, 1000 Berlin und 8000 München Steuerscheibe fuer gasentladungsanzeige
DE3615519A1 (de) * 1986-05-07 1987-11-12 Siemens Ag Verfahren zum erzeugen von kontaktloechern mit abgeschraegten flanken in zwischenoxidschichten
EP0540261A2 (de) * 1991-10-31 1993-05-05 STMicroelectronics, Inc. Verfahren zur Entfernung von Polymeren aus Sacklöchern in Halbleitervorrichtungen
EP0540261A3 (en) * 1991-10-31 1993-07-21 Sgs-Thomson Microelectronics, Inc. Process of removing polymers in semiconductor vias
US5412868A (en) * 1991-10-31 1995-05-09 Sgs-Thomson Microelectronics, Inc. Process of removing polymers in semiconductor vias
EP0619333A2 (de) * 1993-04-03 1994-10-12 ATOTECH Deutschland GmbH Verfahren zum Beschichten von Metallen
EP0619333A3 (en) * 1993-04-03 1994-11-23 Atotech Deutschland Gmbh Process for coating metals.
US5597983A (en) * 1994-02-03 1997-01-28 Sgs-Thomson Microelectronics, Inc. Process of removing polymers in semiconductor vias
EP1345261A1 (de) * 2000-12-22 2003-09-17 Seiko Epson Corporation Strukturausbildungsverfahren und -einrichtung und halbleiterbauelement, elektrische schaltung, anzeigeelementmodul und leuchtelement
EP1345261A4 (de) * 2000-12-22 2005-04-20 Seiko Epson Corp Strukturausbildungsverfahren und -einrichtung und halbleiterbauelement, elektrische schaltung, anzeigeelementmodul und leuchtelement

Also Published As

Publication number Publication date
IT8124331A0 (it) 1981-10-05
SE8105918L (sv) 1982-04-30
JPS57102023A (en) 1982-06-24
IT1153991B (it) 1987-01-21

Similar Documents

Publication Publication Date Title
DE2615862C2 (de) Verfahren zum Herstellen einer ebenen Verdrahtungsstruktur auf einem Substrat mit Hilfe eines Abhebeprozesses
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE3877412T2 (de) Bei einer mehrere halbleiterbausteine beinhaltenden verpackung fuer hohe ansprueche verwendbares mehrschichtenverbindungssystem.
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE3141680A1 (de) "verfahren zum herstellen einer metall/dielektrikum-schichtstruktur"
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE2439300C2 (de) "Verfahren zum Abätzen eines vorbestimmten Teils einer Siliziumoxidschicht"
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE69022637T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat.
DE3803511C2 (de)
DE1766297A1 (de) Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE2432719A1 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage
DE3731621A1 (de) Verfahren zum herstellen einer elektrisch programmierbaren integrierten schaltung
DE69005225T2 (de) Verfahren zur Herstellung von einem mehrschichtigen Leitungsnetz einer Verbindungsplatte für mindestens eine höchstintegrierte Schaltung.
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE1954499A1 (de) Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
DE2261337A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE2629996A1 (de) Verfahren zur passivierung und planarisierung eines metallisierungsmusters
EP0757885B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung
DE3914602A1 (de) Verfahren zum erzeugen von kontaktloechern in isolationsschichten
DE2753489A1 (de) Monolithisch integrierte halbleiterschaltung
EP0244848A1 (de) Verfahren zum Planarisieren von anorganischen, als Zwischenschichten bei Mehrlagenmetallisierung verwendbaren Isolationsschichten

Legal Events

Date Code Title Description
8130 Withdrawal