DE3126888A1 - Circuit arrangement for controlling the level of a baseband signal - Google Patents

Circuit arrangement for controlling the level of a baseband signal

Info

Publication number
DE3126888A1
DE3126888A1 DE19813126888 DE3126888A DE3126888A1 DE 3126888 A1 DE3126888 A1 DE 3126888A1 DE 19813126888 DE19813126888 DE 19813126888 DE 3126888 A DE3126888 A DE 3126888A DE 3126888 A1 DE3126888 A1 DE 3126888A1
Authority
DE
Germany
Prior art keywords
signal
control
setpoint
equalizer
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813126888
Other languages
German (de)
Other versions
DE3126888C2 (en
Inventor
Bernd Friedrichs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bosch Telecom GmbH
Original Assignee
AEG Telefunken Nachrichtentechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AEG Telefunken Nachrichtentechnik GmbH filed Critical AEG Telefunken Nachrichtentechnik GmbH
Priority to DE19813126888 priority Critical patent/DE3126888C2/en
Publication of DE3126888A1 publication Critical patent/DE3126888A1/en
Application granted granted Critical
Publication of DE3126888C2 publication Critical patent/DE3126888C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/12—Compensating for variations in line impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

The invention relates to a circuit arrangement for controlling the level of a baseband signal with the aid of a control amplifier. This takes into consideration the special equaliser structure in which, with the aid of a filter, a signal, which can be decided in two values, is formed from the multi-valued information signal and the following equaliser contains a two-stage threshold decider. From the signals present in the equaliser, a control information is obtained with the aid of a further processing device, from which information a control unit forms a control signal by means of which the control amplifier is controlled.

Description

Licentia Patent-Verwaltungs-GmbH . Z13 PTL-BK/Mo/kon Theodor-Stern-Kai 1 BK 81/57Licentia Patent-Verwaltungs-GmbH. Z13 PTL-BK / Mo / con Theodor-Stern-Kai 1 BK 81/57

D-6000 Frankfurt /ΌD-6000 Frankfurt / Ό

Schaltungsanordnung zur Pegelregelung eines BasisbandsignalsCircuit arrangement for level control of a baseband signal

Die Erfindung betrifft eine Anordnung gemäß dem Oberbegriff des Anspruches 1.The invention relates to an arrangement according to the preamble of claim 1.

Aus der DE-AS 29 28 424 ist eine Schaltungsanordnung zur automatischen adaptiven, zeitlichen Entzerrung der Nachschwinger eines mindestens dreistufigen Basisbandsignals bekannt, bei dem die Pegelregelung dadurch erfolgt, daß ein Vergleicher vorgesehen ist, in dem das Ausgangssignal einer Abtasthalteschaltung nach Gleichrichtung mit einem Sollwertsignal verglichen wird, daß ein Siebglied vorgesehen ist, in dem das Ausgangssignai des Vergleichers geglättet wird und daß mit dem geglätteten Signal der Pegel des verzerrten Basisbandsignals mit Hilfe eines Regelverstärkers geregelt wird.DE-AS 29 28 424 discloses a circuit arrangement for automatic adaptive, temporal equalization of the post-oscillations an at least three-stage baseband signal is known in which the level control takes place in that a comparator is provided in which the output signal a sample and hold circuit after rectification is compared with a setpoint signal that a filter element is provided in which the output signal of the comparator is smoothed and that with the smoothed signal the level of the distorted baseband signal is controlled with the aid of a control amplifier.

Die vorliegende Erfindung berücksichtigt im Gegensatz zu herkömmlichen Schaltungen die" besondere Entzerrerstruktur gemäß der Patentanmeldung "Licentia BK 81/56", wie im Oberbegriff des Anspruches 1 beschrieben.The present invention, in contrast to conventional circuits, takes into account the "special equalizer structure" according to the patent application "Licentia BK 81/56", as described in the preamble of claim 1.

BAD ORIGiNAL ORIGINAL BATHROOM

- 5 - BK 81/57- 5 - BK 81/57

Der Erfindung liegt die Aufgabe zugrunde eine Schaltungsanordnung zur Pegelregelung eines Basisbandsignals mit Hilfe eines Regelverstärkers anzugeben, die sich unter Ausnutzung der speziellen Entzerrerstruktur auf einfache Weise realisieren läßt.The invention is based on the object of a circuit arrangement for level control of a baseband signal with the aid of a control amplifier, which can be easily implemented using the special equalizer structure leaves.

Die Aufgabe wird gelöst wie im Anspruch 1 beschrieben. Die Unteransprüche geben vorteilhafte Weiterbildungen an.The object is achieved as described in claim 1. the Subclaims indicate advantageous developments.

Im folgenden sei die Erfindung anhand eines Ausführungsbeispiels mit Hilfe von Figuren näher erläutert.In the following the invention is based on an exemplary embodiment explained in more detail with the help of figures.

Fig. 1 zeigt den prinzipiellen Aufbau der erfindungsgemässen Schaltung nach Anspruch 1 -Fig. 1 shows the basic structure of the inventive Circuit according to claim 1 -

Fig. 2 zeigt ein Ausführungsbeispiel der erfindungsgemässen Schaltung nach Anspruch 2.Fig. 2 shows an embodiment of the inventive Circuit according to Claim 2.

Das mit einem mindestens 3-stufigen Leitungscode übertragene Nachrichtensignal S wird einem Regelverstärker RV zugeführt. Das geregelte Nachrichtensignal SRV wird mit Hilfe eines Filters F in ein zweiwertig entscheidbares Signal X
überführt. Die Reihenfolge von Regel verstärker RV und Filter F können auch vertauscht werden. Das nachgeschaltete
Abtasthalteglied SH und der sich daran anschließende Ent-The message signal S transmitted with a line code of at least 3 levels is fed to a control amplifier RV. The regulated message signal SRV is converted into a two-valued decidable signal X with the aid of a filter F
convicted. The order of control amplifier RV and filter F can also be reversed. The downstream
Sampling and holding element SH and the subsequent development

zerrer wird von einer Takterzeugungseinrichtung TE mit dem Taktsignal T gesteuert. Bei einer zeitdiskreten Realisierung des Filters F kann die Reihenfolge von Filter F und Abtasthalteglied SH vertauscht werden. Der Entzerrer enthält einen zweistufigen Schwellwertentscheider SWE. Aus mindestensZerrer is controlled by a clock generator TE with the clock signal T. With a time-discrete implementation of the filter F, the order of filter F and sample and hold element SH can be interchanged. The equalizer includes one two-stage threshold value decision maker SWE. From at least

einem der im Entzerrer vorhandenen Signale wird in einerone of the signals present in the equalizer is converted into a

Weiterverarbeitungseinrichtung WV ein verarbeitetes Signal X2 abgeleitet, aus dem eine Steuereinheit SE ein Regelsignal RS ableitet, mit dem der_ Regelverstärker RV gesteuert •wird.Further processing device WV derives a processed signal X2, from which a control unit SE generates a control signal RS derives, with which the_ control amplifier RV is controlled •.

Wichtig ist dabei die Weiterverarbeitungseinrichtung WV,
mit der aus den im Entzerrer vorhandenen Signalen auf ein-The further processing device WV is important here,
with which from the signals present in the equalizer to one

BAD ORfGfAJALBAD ORfGfAJAL

- 6 - BK 81/57- 6 - BK 81/57

fache Weise eine Regelinformation mit geringem Aufwand gewonnen werden kann.multiple way a rule information can be obtained with little effort.

Die Realisierung der Weiterverarbeitungs-Einrichtung WV für einen speziellen Entzerrertyp ist in Anspruch 2 formuliert und in Fig. 2 wiedergegeben. Als Entzerrer wird ein rekursiver Entzerrer mit quantisierter Rückkoppelung verwendet. Dem Schwellwertentscheider SWE wird die in einer Differenzstufe DS gebildete Diffenenz Y zwischen dem Entzerrer-Eingangssignal XSH und einem Kompensationssignal YK zugeführt. Ein Transversalfilter TF erzeugt aus dem Ausgangssignal B des Schwellwertentscheiders SWE das Kompensationssignal YK.The implementation of the further processing device WV for a special type of equalizer is formulated in claim 2 and shown in FIG. A recursive equalizer with quantized feedback is used as the equalizer. The threshold value decider SWE receives the difference Y formed in a differential stage DS between the equalizer input signal XSH and a compensation signal YK supplied. A transversal filter TF generates from the output signal B. of the threshold value decision maker SWE, the compensation signal YK.

Durch Doppelweggleichrichtung GL entsteht aus dem Differenzsignal Y das gleichgerichtete Signal YGL, das in einer ersten Vergleichsstufe V1 mit dem Sollwertsignal S1 verglichen wird. Fällt das gleichgerichtete Signal YGL größer als das Sollwertsignal S1 aus, wird der Zählerstand ZS des Zählers Z um Eins erhöht und im allen anderen Fällen um Eins reduziert. Eine Kontrolleinheit KE schaltet nach einer gewissen Anzahl N von Periodendauern den Zählerstand ZS auf eine zweite Vergleichsstufe V2 durch und setzt anschließend den Zählerstand wieder auf Null.Full-wave rectification GL produces the rectified signal YGL from the difference signal Y, which signal is compared with the setpoint signal S1 in a first comparison stage V1. If the rectified signal YGL is greater than the setpoint signal S1, the counter reading ZS of the counter Z is increased by one and, in all other cases, reduced by one. After a certain number N of period durations, a control unit KE switches the counter reading ZS through to a second comparison stage V2 and then sets the counter reading back to zero.

Die zweite Vergleichsstufe V2, in der der Zählerstand ZS mit den beiden Sollwerten +S2 und -S2 verglichen wird, wirkt mit einer Steuereinheit SE derart zusammen, daß über das von der Steuereinheit SE abgegebene Regelsignal RS eine höhere Verstärkung durch den Regelverstärker RV bewirkt wird, wenn der Zählerstand ZS kleiner als der negative Sollwert -S2 ist bzw. eine geringere Verstärkung bewirkt wird, wenn der- Zählerstand ZS größer als der positive Sollwert +S2 ist und in allen anderen Fällen die Verstärkung gleich bleibtThe second comparison stage V2, in which the counter reading ZS is compared with the two setpoints + S2 and -S2, interacts with a control unit SE in such a way that via the The control signal RS emitted by the control unit SE causes a higher gain by the control amplifier RV if the counter reading ZS is less than the negative setpoint -S2 or a lower gain is effected, if the counter reading ZS is greater than the positive setpoint + S2 and the gain remains the same in all other cases

Der besondere Vorteil dieser Schaltungsanordnung besteht darin, auch bei starken Verzerrungen eine gute Approxima-The particular advantage of this circuit arrangement is that a good approxima-

BAD ORIGINALBATH ORIGINAL

31288883128888

- 7 - BK 81/57- 7 - BK 81/57

tion des optimalen Pegels zu liefern. Gleichzeitig wird damit auch die Anfangsadaption des Entzerrers erleichtert, wenn die Entzerrer-Koeffizienten noch nicht ihre richtige Einstellung erreicht haben.tion of the optimal level. At the same time, this also facilitates the initial adaptation of the equalizer, if the equalizer coefficients have not yet reached their correct setting.

Sowohl durch die Festlegung der Verstärkungsänderungen in der Steuereinheit SE wie durch entsprechende Wahl der Parameter N und S2 kann die Regeleinrichtung beliebig schnell oder langsam ausgelegt werden.Both by defining the gain changes in the control unit SE and by selecting the parameters accordingly N and S2, the control device can be designed to be as fast or slow as desired.

Vorzugsweise wird das positive Sollwertsignal S1 so gewählt, daß +S1 und -S1 die Sollwerte des Schwellwertentscheiders SWE sind. Die in der Kontrolleinheit KE registrierte Anzahl N von der Takterzeugungeinrichtung TE festgestellten Periodendauern des Nachricntensignals S kann sowohl ständig gleichbleibend wie auch zeitlich variabel vorgesehen werden. Vorzugsweise wird das Sollwortsignal S2 proportional zu N gewählt.The positive setpoint signal S1 is preferably selected so that + S1 and -S1 are the setpoints of the threshold value decision maker SWE are. The number N registered in the control unit KE determined by the clock generation device TE Periods of the message signal S can be provided to be constant as well as variable over time will. The setpoint word signal S2 is preferably selected to be proportional to N.

BADBATH

Claims (2)

Licentia Patent-Verwaltungs-GmbH Z13 PTL-BK/Mo/kön Theodor-Stern-Kai 1 BK 81/57Licentia Patent-Verwaltungs-GmbH Z13 PTL-BK / Mon / Koen Theodor-Stern-Kai 1 BK 81/57 D-6000 Frankfurt 70D-6000 Frankfurt 70 PatentansprücheClaims hj Schaltungsanordnung zur Pegelregelung eines Basisbandsignals mit Hilfe eines Regelverstärkers, wobei dem Regelverstärker ein mit einem mindestens 3-stufigen Leitungscode übertragenes Nachrichtensignal zugeführt wird, wo- bei weiterhin im Empfänger ein einen zweistufigen Sehwellwertentscheider enthaltender Entzerrer vorhanden ist, wobei dem Entzerrer ein zeitkontinuieriicn oder zeitdiskret und wertkontinuierlich oder wertdiskret realisiertes Filter vorgeschaltet ist, wobei das Filter das geregelte mehrstufige Nachrichtensignal in ein zweiwertig entscheidbares Signal überführt und wobei im Empfänger eine Takterzeugungseinrichtung vorhanden ist, die den Entzerrer und ein zwischen Entzerrer und Filter geschaltetes Abtasthalteglied steuert, dadurch gekennzeichnet, daß eine Weiterverarbeitungseinrichtung (WV) vorgesehen ist, die aus mindestens einem im Entzerrer auftretenden Signal und/oder Koeffizienten ein verarbeitetes Signal (X2) bildet und daß eine Steuereinheit (SE) vorgesehen ist, die aus dem verarbeiteten Signal (X2) ein Regelsignal (RS) ableitet, mit dem der Regelverstärker (RV) gesteuert ... wird;.(Fig v- 1) . hj Circuit arrangement for level control of a baseband signal with the aid of a control amplifier, the control amplifier being supplied with a message signal transmitted with an at least 3-stage line code, with an equalizer containing a two-stage visual threshold value decider being furthermore present in the receiver, the equalizer being a time-continuous or time-discrete and Continuous-value or discrete-value filter is connected upstream, the filter converting the regulated multi-level message signal into a two-valued decidable signal and a clock generating device being present in the receiver which controls the equalizer and a sample-and-hold element connected between the equalizer and the filter, characterized in that a further processing device ( WV) is provided, which forms a processed signal (X2) from at least one signal and / or coefficient occurring in the equalizer and that a control unit (SE) is provided, which derives a control signal (RS) from the processed signal (X2), with which the control amplifier (RV) is controlled ... ; . (Fig. V- 1). BAD ORIGINALBATH ORIGINAL - 2 - - BK 81/57- 2 - - BK 81/57 2. Schaltungsanordnung nach Anspruch 1, wobei der Entzerrer durch einen rekursiven Entzerrer mit quantisierter Rückkoppelung realisiert ist, dadurch gekennzeichnet, daß das Eingangssignal des Schwellwertentscheiders (SWE) durch einen Doppelweggleichrichter (GL) in ein gleichgerichtetes Signal (YGL) überführt wird, daß das gleichgerichtete Signal (YGL) in einer ersten Vergleichsstufe (V!) mit dem von einem ersten Sollwertgeber (SG1) abgegebenen Sollwertsignal (S1) vergleichbar ist, daß der Zählerstand (ZS) eines Zählers (Z) nach diesem Vergleich um Eins erhöht wird, wenn das gleichgerichtete Signal (YGL) größer als das Sollwertsignal (S1) ist, daß der Zählerstand (ZS) des Zählers (Z) nach diesem Vergleich um Eins erniedrigt wird, wenn das gleichgerichtete Signal (YGL) kleiner oder gleich dem Sollwertsignal (S1) ist, daß eine von der Takterzeugungseinrichtung (TE) gesteuerte Kontrolleinrichtung (KE) vorgesehen ist, die nach einer bestimmten von der Takterzeugungseinrichtung (TE) festgestellten Anzahl N von Periodendauern des Nachrichtensignals (S) den Zählerstand (ZS) des Zählers (Z) auf eine zweite Vergleichsstufe (V2) durchschaltet und anschließend den Zählerstand (ZS) auf Null setzt, daß der zweiten Vergleichsstufe (V2) außerdem ein von einem zweiten Sollwertgeber (SG2) abgegebenes Sollwertsignal (S2) zuführbar ist, daß die Steuereinheit (SE) aus dem Ausgangssignal (YV2) der zweiten Vergleichsstufe ein Regelsignal (RS) in der Weise ableitet, daß über das Regelsignal (RS) eine höhere Verstärkung des Regel Verstärkers bewirkt wird, wenn der Zählerstand (ZS) kleiner als das negative Sollwertsignal (S2) des zweiten Sollwertgebers (SG2) ist, daß eine geringere Verstärkung des Regelverstärkers bewirkt wird, wenn der Zählerstand (ZS) größer als das positive Sollwertsignal (S2) des zweiten.Sollwertgebers (SG2) ist und daß in allen anderen Fällen die Verstärkung des Regelverstärkers gleich bleibt (Fig. 2).2. Circuit arrangement according to claim 1, wherein the equalizer is realized by a recursive equalizer with quantized feedback, characterized in that the input signal of the threshold value decider (SWE) is converted by a full wave rectifier (GL) into a rectified signal (YGL) that the rectified Signal (YGL) in a first comparison stage (V!) With the setpoint signal (S1) emitted by a first setpoint generator (SG1) is comparable that the counter reading (ZS) of a counter (Z) is increased by one after this comparison if the rectified signal (YGL) is greater than the setpoint signal (S1), that the counter reading (ZS) of the counter (Z) is decreased by one after this comparison, if the rectified signal (YGL) is less than or equal to the setpoint signal (S1), that a control device (KE) controlled by the clock generation device (TE) is provided, which after a certain of the clock generation device (TE) festges Tellten number N of periods of the message signal (S) the counter reading (ZS) of the counter (Z) switches through to a second comparison stage (V2) and then the counter reading (ZS) is set to zero that the second comparison stage (V2) also has one second setpoint generator (SG2) output setpoint signal (S2) can be fed so that the control unit (SE) derives a control signal (RS) from the output signal (YV2) of the second comparison stage in such a way that the control signal (RS) provides a higher gain of the rule Amplifier is effected when the counter reading (ZS) is less than the negative setpoint signal (S2) of the second setpoint generator (SG2), that a lower gain of the control amplifier is caused when the counter reading (ZS) is greater than the positive setpoint signal (S2) of the second setpoint generator (SG2) and that in all other cases the gain of the control amplifier remains the same (Fig. 2). SAD ORiGSNA!SAD ORiGSNA! - 3 - BK 81/57- 3 - BK 81/57 3· Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet , daß als Sollwertsignal (S1) des ersten Sollwertgebers (SG1) direkt der positive Sollwert des Schwellwertentscheiders (SWE) benutzt wird und daß der Betrag des Sollwertsignals (S2) des zweiten Sollwertgebers (SG2) proportional zur Anzahl N der in der Kontrolleinrichtung registrierten Periodendauern des Nachrichtensignals ist.3 · Circuit arrangement according to claim 2, characterized in that the positive nominal value of the threshold value decider (SWE) is used directly as the nominal value signal (S1) of the first nominal value generator (SG1) and that the magnitude of the nominal value signal (S2) of the second nominal value generator (SG2) is proportional to the Number N of the period durations of the message signal registered in the control device.
DE19813126888 1981-07-08 1981-07-08 Circuit arrangement for level control of a baseband signal Expired DE3126888C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19813126888 DE3126888C2 (en) 1981-07-08 1981-07-08 Circuit arrangement for level control of a baseband signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19813126888 DE3126888C2 (en) 1981-07-08 1981-07-08 Circuit arrangement for level control of a baseband signal

Publications (2)

Publication Number Publication Date
DE3126888A1 true DE3126888A1 (en) 1983-05-11
DE3126888C2 DE3126888C2 (en) 1986-02-27

Family

ID=6136376

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813126888 Expired DE3126888C2 (en) 1981-07-08 1981-07-08 Circuit arrangement for level control of a baseband signal

Country Status (1)

Country Link
DE (1) DE3126888C2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3578914A (en) * 1969-04-09 1971-05-18 Lynch Communication Systems Equalizer with automatic line build-out
DE2264110A1 (en) * 1971-12-31 1973-07-12 Fujitsu Ltd WAVEFORM AMPLIFICATION ARRANGEMENT
DE2428160A1 (en) * 1973-06-28 1975-01-16 Cselt Centro Studi Lab Telecom Automatic adaptive transversal digital signal equaliser - provides real time phase control for read-out of received signals and coefft. control for signal shape correction
DE2655967A1 (en) * 1975-12-18 1977-06-23 Gen Electric IMPROVEMENTS IN OR RELATING TO REGENERATIVE AMPLIFIERS FOR DIGITAL TRANSMISSION SYSTEMS
DE2712292A1 (en) * 1976-03-22 1977-10-06 Western Electric Co REGENERATOR FOR AN OPTICAL TRANSMISSION SYSTEM
DE2928424B1 (en) * 1979-07-13 1980-12-04 Siemens Ag Circuit arrangement for the automatic adaptive, time equalization of the ringing of an at least three-stage baseband signal
DE3121132A1 (en) * 1981-05-27 1983-06-01 AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang Arrangement for adaptive equalisation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3578914A (en) * 1969-04-09 1971-05-18 Lynch Communication Systems Equalizer with automatic line build-out
DE2264110A1 (en) * 1971-12-31 1973-07-12 Fujitsu Ltd WAVEFORM AMPLIFICATION ARRANGEMENT
DE2428160A1 (en) * 1973-06-28 1975-01-16 Cselt Centro Studi Lab Telecom Automatic adaptive transversal digital signal equaliser - provides real time phase control for read-out of received signals and coefft. control for signal shape correction
DE2655967A1 (en) * 1975-12-18 1977-06-23 Gen Electric IMPROVEMENTS IN OR RELATING TO REGENERATIVE AMPLIFIERS FOR DIGITAL TRANSMISSION SYSTEMS
DE2712292A1 (en) * 1976-03-22 1977-10-06 Western Electric Co REGENERATOR FOR AN OPTICAL TRANSMISSION SYSTEM
DE2928424B1 (en) * 1979-07-13 1980-12-04 Siemens Ag Circuit arrangement for the automatic adaptive, time equalization of the ringing of an at least three-stage baseband signal
DE3121132A1 (en) * 1981-05-27 1983-06-01 AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang Arrangement for adaptive equalisation

Also Published As

Publication number Publication date
DE3126888C2 (en) 1986-02-27

Similar Documents

Publication Publication Date Title
DE3787550T2 (en) Method and arrangement for adaptive equalization.
DE3426939C2 (en) Apparatus for closed predictive quantization of a digital vector signal
DE3732287A1 (en) METHOD AND CIRCUIT ARRANGEMENT FOR DERIVING THE WORD CLOCK OF A PULSE POSITION-MODULATED SIGNAL
DE10101950C1 (en) Decision feedback equalizer
DE2945332A1 (en) DEVICE FOR AUTOMATIC EQUALIZATION OF ELECTRICAL DATA TRANSMISSION PATHS
DE3126888A1 (en) Circuit arrangement for controlling the level of a baseband signal
DE19528072A1 (en) Circuit for recording cable effects for automatic equalization
EP0332642B1 (en) Process and circuit for adaptive correction of pulsed signals
DE2941452A1 (en) METHOD FOR CODING ANALOG SIGNALS
EP0022558B1 (en) Circuit arrangement for amplitude control in an automatic adaptive time domain equalization of the side lobes of an at least three level base band signal
DE2163247C3 (en) Device for eliminating the interference signals contained in an input signal
EP0098588B1 (en) Adaptive equalizer for the equalization of multilevel signals
DE2252849C2 (en) Method and device for automatic channel equalization when transmitting pulse-amplitude-modulated signal sequences
EP0599120A1 (en) Regenerator for binary signals
DE2060159A1 (en) Method for adaptive setting of changeable filters
EP0680183B1 (en) Method for setting the parameters of an equaliser
EP0143214B1 (en) Adaptive equalizer
DE3124329A1 (en) >>Arrangement for obtaining a clock signal<<
DE2420519A1 (en) Asynchronous delta modulator - designed for adaptive digitalisation of analogue signals with reduced component requirements
DE2948549C2 (en) Method for adaptive equalization of digital baseband signals
DE3702315C1 (en) Adaptive decision feedback equalisation of line signals in electrical communications
DE102005008988B4 (en) Method and device for determining an output sequence from an input sequence
DE102004047702B4 (en) Method and device for determining an estimation error of a decider and equalizers
DE3307747A1 (en) Compensation circuit for signal wave shapes generated by a recording and reproducing apparatus for magnetic, digital data
DE2832621A1 (en) Automatic equalisation of transmission time in digital system - controls phase of received signal by varying filter characteristic

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: ANT NACHRICHTENTECHNIK GMBH, 7150 BACKNANG, DE

8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee