DE3118347A1

DE3118347A1 - Thyristor mit gategesteuerten mis-fet-strukturen des verarmungstyps und verfahren zu seinem betrieb

Info

Publication number: DE3118347A1
Application number: DE19813118347
Authority: DE
Inventors: Eberhard Dr.Phil. 8551 Pretzfeld Spenke; Franz Wilhelm Dipl.-Ing. 8000 München Steuer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1981-05-08
Filing date: 1981-05-08
Publication date: 1982-11-25
Also published as: DE3118347C2; JPH0142510B2; JPS57193059A

Description

Thyristor mit gategesteuerten MiS-FET-Strukturen des
Verarmungstyps und Verfahren zu seinem Betrieb Die Erfindung bezieht sich auf einen Thyristor nach dem Oberbegriff des Patentanspruchs 1.
Ein solcher Thyristor ist bereits in der deutschen Patentanmeldung P 29 45 324.5 beschrieben. Er weist MIS-FET-Strukturen des Verarmungstyps auf, deren Gates imblockierenden Zustand des Thyristors, während des Zündvorgangs und im Durchlaßzustand des Thyristors jeweils mit einer Spannung beaufschlagt sind. Die Kanäle dieser MIS-Strukturen, über die Emitter-Kurzschlußpfade verlaufen, sind unter dem Einfluß dieser Spannung unwirksam geschaltet. Lediglich für die Dauer des Löschvorgangs werden sie wirksam geschaltet, was durch eine kurzzeitige Abschaltung der genannten Spannung erfolgt. Man kann solche Emitter-Kurzschlußpfade auch als Löschkurzschlüsse bezeichnen. Die Gates der übrigen MIS-Strukturen des Verarmungstyps sind im blockierenden Zustand, d. h. vor dem Zündzeitpunkt, von Spannungen freigeschaltet, so daß ihre Kanäle und damit über diese verlaufende Emitter-Kurzschlußpfade wirksam sind und den blockierenden Zustand des Thyristors stabilisieren, d. h. unbeabsichtigte Zündvorgänge beim Auftreten hoher Blockierspannungen oder bei einem schnellen Anstieg der Blockierspannungen verhindern. Die letztgenannten Emitter-Kurzschlußpfade können daher auch als Stabilisierungskurzschlüsse bezeichnet werden, während die zugehörigen MIS-FET-Strukturen Halbleiterschalter für ihre Betätigung darstellen.
Für die Dauer des Zündvorgangs wird den Gates der letztgenannten Strukturen ein Spannungsimpuls zugeführt, der ihre Kanäle unwirksam schaltet, wodurch die Zündempfindlichkeit des Thyristors kurzzeitig stark erhöht wird.
Der Erfindung liegt die Aufgabe zugrunde, einen Thyristor der vorstehend beschriebenen Art anzugeben, der eine große Betriebssicherheit hinsichtlich seines Schaltverhaltens und eine gute Stabilität im blockierenden Zustand gewährleistet. Das wird erfindungsgemäß durch eine Ausbildung des Thyristors nach dem kennzeichnenden Teil des Patentanspruchs 1 erreicht.
Der mit der Erfindung erzielbare Vorteil besteht insbesondere darin, daß durch die Ausbildung der Kanäle der MIS-FET-Strukturen als sog. metallurgische Kanäle bei spannungslosen Gates niedrige Werte des Kanalwiderstandes erreicht werden, die zwar herstellungsbeding.ten Toleranzen unterworfen sind, nicht jedoch von Feldstärkeschwankungen eines die Halbleiterkanäle aufbauenden elektrischen Feldes abhängig sind, wie das bei Inversionskanälen der Fall wäre.
Aus der US-PS 3 243 669, vgl. insb. Fig. 9, und dem DBP 26 25 917 sind Thyristoren mit steuerbaren Emitterkurzschlüssen bekannt, die lediglich zum Zwecke eines schnellen Löschens der Thyristoren wirksam geschaltet werden. Zu einem der hieraus bekannten, steuerbaren Emitterkurzschlüsse gehört jeweils ein erstes Halbleitergebiet eines ersten Leitungstyps, das aus einem Randbereich des n(p)-Emitters besteht, ferner ein zweites Halbleitergebiet des ersten Leitungstyps, das im Abstand von n(p)-Emitter in die an diesen angrenzende Basisschicht eingefügt ist, und ein zwischen diesen Halbleitergebieten liegender, einen zweiten Leitungstyp aufweisender Teilbereich der Basisschicht, der von einem isolierenden Gate über- deckt ist. Aus der US-PS 3 243 669 sind auch gategesteuerte MIS-FET-Strukturen des Verarmungstyps bekannt, die zur niederohmigen Überbrückung von in einem Halbleiterkörper vorgesehenen pn-übergängen dienen und wirksam bzw.
unwirksam schaltbare metallurgische Kanäle in Form von dotierten Halbleitergebieten aufweisen. Ein Thyristor mit MIS-FET-Strukturen des Verarmungstyps, die als Halbleiterschalter für Stabilisierungskurzschlüsse dienen, und zusätzlichen MIS-FET-Strukturen des Verarmungstyps, die als Halbleiterschalter für Löschkurzschlüsse dienen, wobei in denjenigen MIS-FET-Strukturen, deren Gates jeweils von Spannungen freigeschaltet sind, metallurgische bzw.
dotierte Kanäle wirksam sind, läßt sich jedoch hieraus nicht entnehmen.
Die Patentansprüche 2 bis 6 betreffen vorteilhafte Weiterbildungen der Erfindung, während die Ansprüche 7 und 8 vorteilhafte Verfahren zum Betrieb eines Thyristors nach der Erfindung angeben.
Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigen: Fig. 1 ein ertes Ausführungsbeispiel der Erfindung, Fig. 2 ein Spannungs-Zeit-Diagramm zur Erläuterung von Fig. 1, Fig. 3 ein weiteres Spannungs-Zeit-Diagramm zur Erläuterung von Fig. 1 und Fig. 4 ein zweites Ausführungsbeispiel.
In Fig. 1 ist ein Thyristor mit einem aus dotiertem Halbleitermaterial, z. B. Silizium, bestehenden Halbleiterkörper dargestellt, der vier aufeinanderfolgende Schichten abwechselnder Leitungstypen aufweist. Dabei bezeichnet man eine n-leitende Schicht 1 als den n-Emitter, eine p-leitende Schicht 2 als die p-Basisschicht, eine n-leitende Schicht 3 als die n-Basisschicht und p-leitende Schicht 4 als den p-Emitter. Der n-Emitter 1 ist an einer Grenzfläche 9 des Halbleiterkörpers mit einer Kathode 5 aus elektrisch leitendem Material, z. B. Aluminium, versehen, die einen Anschluß K aufweist, während der p-Emitter 4 in der gegenüberliegenden Grenzfläche 4a des Halbleiterkörpers von einer Anode 6 aus elektrisch leitendem Material, z. B.
Aluminium, kontaktiert wird. Die Anode 6 ist mit einem Anschluß A verbunden.
In den n-Emitter 1 sind p-leitende Halbleitergebiete 7 und 8 eingefügt, die sich bis zur Grenzfläche 9 des Halbleiterkörpers erstrecken. Das Gebiet 7 ist dabei durch eine Randzone 10 des n-Emitters 1 von dem linken pn-Übergang zwischen dem n-Emitter 1 und der p-Basisschicht 2 getrennt, während eine entsprechende Randzone 11 des n-Emitters 1 das Gebiet 8 von rechten pn-Übergang zwischen dem n-Emitter 1 und der p-Basisschicht 2 trennt. Mit 12 und 13 sind Teile der p-Basisschicht 2 bezeichnet, die lateral neben den Randzonen 10 und 11 angeordnet sind und sich bis zur Grenzfläche 9 erstrecken. Die Randzone 10 des n-Emitters 1 ist von einer auf der Grenzfläche 9 aufgebrachten, dünnen, elektrisch isolierenden Schicht 14 überdeckt, auf der ein Gate 15 aus elektrisch leitendem Material, z. B. Aluminium, angeordnet ist, das mit einem Steueranschluß G1 verbunden ist. In gleicher Weise ist die Randzone 11 des n-Emitters 1 von einer auf der Grenzfläche 9 aufgebrachten, dünnen, elektrisch isolierenden Schicht 16 überdeckt, auf der ein Gate 17 angeordnet ist, das mit einem Steueranschluß G2 verbunden ist. In die Randzonen 10 und 11 des n-Emitters 1 sind p-leitende Gebiete 19 und 20 eingefügt, die unmittelbar an der Grenzfläche 9 liegen. Auf dem Teil 12 der p-Basisschicht 2 ist eine Zündelektrode 18 vorgesehen, die mit einem Anschluß Z eines Zündstromkreises beschaltet ist.
Die p-leitenden Halbleitergebiete 7 und 12, die einen aus der Randzone 10 bestehenden n-leitenden Halbleiterbereich zwischen sich einschließen, bilden zusammen mit diesem und den Teilen 14, 15 und G1 eine -MiS-FET-Struktur Ml.
Diese enthält das Gebiet 19 als einen p-Kanal, der bei spannungslosem Gate 15 den Teil 12 der p-Basisschicht 2 mit dem Halbleitergebiet 7 und somit auch mit der Kathode 5 niederohmig verbindet. Die Teile 12, 19, 7 und 5 stellen damit einen Emitter-Kurzschlußpfad dar. Führt man dem Steueranschluß G1 eine positive Spannung hinreichender Größe zu, so werden aus dem p-Kanal 19 die Defektelektronen verdrängt. Dadurch wird der Kanal hochohmig gemacht und die genannte niederohmige Verbindung bzw. der Emitter-Kurzschlußpfad unterbrochen. Die Teile 8, 11, 13, 16, 17, 20 und G2 bilden eine entsprechend aufgebaute MIS-FET-Struktur M2, wobei auch hier ein zwischen den Teilen 2 und 5 verlaufender Emitter-Kurzschlußpfad bei leitendem Kanal 20 wirksam und bei unterbrochenem Kanal 20 unwirksam geschaltet ist.
Nach obigem stellen die MIS-FET-Strukturen M1 und M2 Halbleiterschalter für Emitter-Kurzschlußpfade dar, die jeweils aus den Teilen 12, 19, 7, 5 und 13, 20, 8, 5 bestehen.
Im Betrieb werden die Steueranschlüsse G1 und G2 mit Steuerspannungen UG1 und UG2 beschaltet, deren Abhängigkeiten von der Zeit t in den Figuren 2 und 3 dargestellt ist. Danach ist der Steueranschluß G1 im blockierten Zustand des Thyristors (d. h. vor dem Zündzeitpunkt t1) spannungslos, so daß der über M1 gesteuerte Emitter-Kurzschlußpfad 12, 19, 7, 5 wirksam geschaltet ist. Er stabilisiert den Thyristor gegenüber unbeabsichtigten Zündvorgängen beim Anlegen von großen oder schnell ansteigenden Blockierspannungen an die Anschlüsse A und K. Daher wird der Emitter-Kurzschlußpfad 12, 19, 7, 5 auch als Stabilisierungskurzschluß bezeichnet. Dem Steueranschluß G2 wird im blockiertem Zustand eine Spannung von z. B. + 5 V zugeführt, die den Emitter-Kurzschlußpfad 13, 20, 5, 8 unwirksam schaltet.
Zur Zündung des Thyristors wird dem Anschluß Z zum Zeitpunkt tl ein Zündstromimpuls I, z zugeführt. Gleichzeitig wird G1 für die Dauer des Zündvorgangs, d. h. von tl bis t2, mit einem positiven Spannungsimpuls P1 von z. B.
+ 5 Volt beaufschlagt, der den p-Kanal 19 unterbricht und den über M1 gesteuerten Stabilisierungskurzschluß unwirksam schaltet. Nach erfolgter Zünderung fließt dann der Laststrom eines bei A und K angeschlossenen Laststromkreises über den niederohmig geschalteten Thyristor.
Soll der Thyristor im Zeitpunkt t3 (Fig. 3) trotz einer in Durchlaßrichtung gepolten Spannung an A und K gelöscht werden, so wird der über M2 gesteuerte Emitter-Kurzschlußpfad 13, 20, 5, 8 kurzzeitig wirksam geschaltet.
Nach Fig. 3 wird eine bis dahin an G2 anliegende Steuerspannung UG2 von z. B. + 5 Volt im Zeitintervall t3 bis t4 abgeschaltet. Innerhalb dieses Zeitintervalls sind daher sowohl der über M1 gesteuerte Stabilisierungskurzschluß als auch der über M2 gesteuerte Emitter-Kurzschlußpfad wirksam geschaltet, so daß die im Durchlaßzustand des Thyristors die Basisschichten 2 und 3 überschwemmenden Defektelektronen über beide Kurzschlüsse zur Kathode 5 abgeleitet werden. Damit gelangt der Thyristor rasch wieder in den blockierten Zustand. Da der über M2 gesteuerte Emitter-Kurzschluß lediglich zum Zwecke des Löschens des Thyristors von t3 bis t4 wirksam geschaltet ist, wird er als Löschkurzschluß bezeichnet.
Nach einer Weiterbildung der Erfindung ist der Steueranschluß G1 mit dem Anschluß Z des Zündstromkreises über eine Leitung 21 verbunden. Hierbei wird die Zündspannung, die bei Zuführung des Zündstromimpulses 1z an dem Anschluß Z auftritt, unmittelbar als Steuerspannung U verwendet.
Fig. 4 zeigt ein Ausführungsbeispiel der Erfindung, bei dem der n-Emitter in drei n-Emittergebiete la, lb und 1c aufgeteilt ist, die jeweils von Teilen 5a, 5b und 5c der Kathode kontaktiert werden. Die Teile 5a bis 5c sind an einen gemeinsamen Anschluß K geführt. Randseitig zu dem -n-Emittergebiet la sind MIS-FET-Strukturen Mla und M2a vorgesehen, die den Strukturen M1 und M2 von Fig. 1 nach Aufbau und Wirkungsweise entsprechen. Ihre Gates 15a und 17a sind jEweils mit den Steueranschlüssen G1 und G2 verbunden. Randseitig zu dem n-Emittergebiet lb sind MIS-FET-Strukturen Mlb und M2b angeordnet, die ebenfalls den Strukturen M1 und M2 entsprechen. Dabei sind die Gates 15b und 17b jeweils mit G2 und G1 beschaltet Weitere Strukturen dieser Art, die mit Mlc und M2c bezeichnet sind, liegen randseitig zu 1c, wobei ihre Gates 15c und 17c an den Steueranschluß G2 geschaltet sind. Werden den Steueranschlüssen G1 und G2 wieder Steuerspannungen UG1 und UG2 nach den Figuren 2 und 3 zugeführt, so dienen die über M1a und M2b gesteuerten Emitter-Kurzschlüsse als Stabilisierungskurzschlüsse, während die über M2a, Mlb, M1c und M2c gesteuerten Emitter-Kurzschlüsse als Löschkurzschlüsse dienen. Die übrigen Schaltungsteile von Fig. 4 entsprechen den gleichbezeichneten Teilen von Fig. 1.
Ein nach Fig. 4 ausgebildeter Thyristor-, der im blockierenden Zustand wegen der über M1a und M2b bei spannungslosem Steueranschluß G1 wirksam geschalteten Emitter-Kurzschlüsse gegen unbeabsichtigte Zündvorgänge stabili- siert ist, wird bei Zuführung eines Zündstromimpulses # z an den Anschluß Z und bei gleichzeitigem Zuführen eines im Zeitintervall tl bis t2 liegenden Spannungsimpulses P1 an G1 gezündet. Zum Löschen wird der Steueranschluß G2, der bis dahin mit der Spannung UG2 beschaltet war, für den Zeitraum t3 bis t4 von dieser Spannung -freigeschaltet, wobei in diesem Zeitraum alle Emitter-Kurzschlußpfade, die über die dargestellten MIS-FET-Strukturen gesteuert werden, wirksam geschaltet sind. Damit kann der Thyristor rasch gelöscht werden. Auch in Fig. 4 können die Anschlüsse G1 und Z miteinander über die Leitung 21 verbunden werden, wobei dann die an Z abgreifbare Zündspannung unmittelbar als Steuerspannung UG1 verwendet wird. Der Thyristor nach Fig. 4 ist wegen der größeren Anzahl von Emitter-Kurzschlußpfaden besser stabilisiert und leichter löschbar als der Thyristor nach Fig. 1. Die Stabilität und Löschbarkeit werden mit steigender Anzahl der vorgesehenen Emitter-Kurzschlußpfade weiter begünstigt, wobei dann entsprechend mehr Emittergebiete mit jeweils randseitig angeordneten MIS-FET-Strukturen vorzusehen sind. Mit besonderem Vorteil wird bei einem Thyristor nach Fig. 4 die Anzahl der über G2 gesteuerten Löschkurzschlüsse wesentlich größer gewählt als die Anzahl der über G1 gesteuerten Stabilisierungskurzschlüsse.
In den Figuren 1 und 4 können die in die p-Basisschicht 2 eingefügten Halbleitergebiete jeweils eine langgestreckte Streifenform aufweisen und sich quer über die Grenzfläche 9 des Halbleiterkörpers oder einen Teil dieser Grenzfläche erstrecken. Dabei liegen dann die längeren Abmessungen dieser Gebiete senkrecht zu den Bildebenen der Figuren 1 und 4. Die Kathode 5 bzw; die Kathodenteile 5a bis 5c, die Gates, z.B. 15 und 17 oder 15a und 17a, die isolierenden Schichten, z. B. 14 und 16, und die Zündelektrode 18 sind hierbei mit Vorteil ebenfalls streif-en- förmig ausgebildet. In den Figuren 1 und 4 kann die strichpunktierte Linie S als eine Symmetrieebene aufgefaßt werden, die senkrecht zu den Bildebenen von Fig. 1 und Fig. 4 steht. Dabei sind die links von S liegenden Schaltungsteile gemeinsam mit den zu ihnen bezüglich der Ebene S symmetrisch liegenden Schaltungsteilen an die dargestellten Anschlüsse K, G1 und G2 geschaltet. Andererseits können die Thyristoren nach den Figuren 1 und 4 auch einen rotationssymmetrischen Aufbau mit den strichpunktierten Linien S als Symmetrieachsen aufweisen.
Im Rahmen der Erfindung kann auch der p-Emitter 4 mit steuerbaren MIS-FET-Strukturen bzw. Emitter-Kurzschlußpfaden der beschriebenen Art versehen sein. Zur Erläuterung dieser Schaltungsvariante können die Figuren 1 und 4 herangezogen werden, wenn man die Bezeichnungen der Anschlüsse A und K miteinander vertauscht, die jeweils dargestellten Halbleitergebiete durch solche entgegengesetzter Leitfähigkeiten ersetzt und den Anschlüssen die genannten Spannungen und Ströme mit jeweils entgegengesetzten Polaritäten zuführt.
8 Patentansprüche 4 Figuren Leerseite

Claims

Patentansprüche 1. Thyristor mit einem Halbleiterkörper, der einen von einer Kathode kontaktierten n-Emitter mit einer angrenzenden p-Basisschicht und einen von einer Anode kontaktierten p-Emitter mit einer angrenzenden n-Basisschicht aufweist, und mit an einer Grenzfläche des Halbleiterkörpers angeordneten MIS-FET-Strukturen des Verarmungstyps, jeweils bestehend aus einem mit der Kathode (Anode) verbundenen ersten Halbleitergebiet eines ersten Leitungstyps, einem mit einer Basisschicht verbundenen zweiten Halbleitergebiet des ersten Leitungstyps und einem zwischen diesen Halbleitergebieten liegenden Halbleiterbereich eines zweiten Leitungstyps, der von einem gegenüber dem Halbleiterkörper elektrisch isolierten Gate überdeckt ist, wobei das Gate wenigstens einer MIS-FET-Struktur im blockierenden Zustand mit einer Spannung beaufschlagt ist, die ihren bei spannungslosem Gate vorhandenen Kanal unwirksam schaltet, und wobei wenigstens eine weitere MIS-FET-Struktur vorhanden ist, deren Gate im blockierenden Zustand von einer solchen Spannung freigeschaltet ist, d a d u r c h g e k e n n -z e i c h n e t , daß die Kanäle der MIS-Strukturen (M1, M2) aus Halbleitergebieten (19, 20) des ersten Leitungstyps bestehen, die in ihre Halbleiterbereiche (10, 11) des zweiten Leitungstyps eingefügt sind.
2. Thyristor nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß der n(p)-Emitter in eine Mehrzahl von n(p)-Emittergebieten (la, ib, lc) aufgeteilt ist, die jweils mit untereinander leitend verbundenen Teilen (5a, 5b, 5c) der Kathode (Anode) versehen sind, und daß eine Mehrzahl von MIS-FET-Strukturen (Mla, M2a ... Mlc, M2c) randseitig zu den n(p)-Emittergebieten angeordnet sind.
3. Thyristor nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die im blockierenden Zustand mit einer Spannung beaufschlagten Gates (15) mit einem ersten Steueranschluß (G1) und die übrigen Gates (17) mit einem zweiten Steueranschluß (G2) verbunden sind.
4. Thyristor nach einem der Ansprüche 1 bis 3, d a -d u r c h g e k e n n z e i c h n e t , daß die ersten Halbleitergebiete (7) der MIS-FET-Strukturen derart in den n(p)-Emitter (1) eingefügt sind, daß sie sich bis zur Grenzfläche (9) des Halbleiterkörpers erstrecken, in der sie mit der Kathode (Anode)(5) leitend verbunden sind, daß die zweiten Halbleitergebiete der MIS-FET-Strukturen jeweils aus Teilen (12) der p(n)-Basisschicht (2) bestehen und daß die zwischen diesen Halbleitergebieten (7, 12) liegenden Halbleiterbereiche jeweils aus Randzonen (10) des n(p)-Emitters (1) bestehen.
5. Thyristor nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß die p(n)-Basisschicht (2) mit einer Zündelektrode (18) versehen ist, die mit einem Anschluß (Z) für einen Zündstromkreis verbunden ist.
6. Thyristor nach Anspruch 5, d a d u r c h g e -k e n n z e i c h n e t , daß der Anschluß (Z) für den Zündstromkreis mit dem Steueranschluß (G1) der Gates (15) verbunden ist, die im blockierenden Zustand von einer Spannung freigeschaltet sind.
w f v @ 7. Verfahren zum Betrieb eines Thyristors nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß dem Steueranschluß (G1) der im blockierenden Zustand von einer Spannung freigeschalteten Gates (15) für die Dauer des Zündvorgangs ein Spannungsimpuls (P1) einer Polarität zugeführt wird, der die Kanäle (19) der zugehörigen MIS-FET-Strukturen (M1) für die Dauer des Zündvorgangs hochohmig schaltet und daß der Steueranschluß (G2) der im blockierenden Zustand mit einer Spannung (UG2) beaufschlagten Gates (17) für die Dauer des Löschvorgangs von dieser Spannung (UG2) freigeschaltet werden, so daß die Kanäle (20) der zugehörigen MIS-FET-Strukturen {M2) für die Dauer des Löschvorgangs wirksam sind.
8. Verfahren zum Betrieb eines Thyristors nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , daß die Zündspannung, die bei Zuführung eines Zündstromimpulses (Iz) am Anschluß (Z) für den Zündstromkreis auftritt, dem Steueranschluß (G1) der Gates (15), die im blockierenden Zustand von einer Spannung freigeschaltet sind, als ein Spannungsimpuls (P1) zugeführt wird, der die Kanäle (19) der zugehörigen MIS-FET-Strukturen (M1) für die Dauer des Zündvorgangs hochohmig schaltet.