DE3048362A1 - "verfahren zur herstellung von halbleiterbauelementen" - Google Patents
"verfahren zur herstellung von halbleiterbauelementen"Info
- Publication number
- DE3048362A1 DE3048362A1 DE19803048362 DE3048362A DE3048362A1 DE 3048362 A1 DE3048362 A1 DE 3048362A1 DE 19803048362 DE19803048362 DE 19803048362 DE 3048362 A DE3048362 A DE 3048362A DE 3048362 A1 DE3048362 A1 DE 3048362A1
- Authority
- DE
- Germany
- Prior art keywords
- chips
- semiconductor
- semiconductor wafer
- wafer
- semiconductor components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
- Verfahren zur Herstellung von Halbleiterbauelementen
- Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterbauelementen nach dem Oberbegriff des Anspruchs 1.
- Bei der Herstellung von Halbleiterbauelementen, z.B. diskreten Bauelementen oder integrierten Schaltkreisen, wird üblicherweise eine Vielzahl von Bauelementen gleichzeitig auf einer einzelnen Halbleiterscheibe erzeugt. Die dabei angewendete Technik ist bekannt, es handelt sich um lichtoptische Verfahren oder Elektronenstrahlverfahren, mit denen eine selbst wiederum aus die Struktur des herzustellenden Halbleiterbauelements verkörpernden Zwischenstufen bestehende Vorlage auf eine Halbleiter scheibe, auch Wafer, genannt, übertragen wird. Der Vorgang wird ggf wiederholt, bis die ganze Halbleiterscheibe mit Halbleitorbauelementen gleicher Größe also gleichen Flächenbedarfs, bedeckt ist. Im Anschluß daran erfolgt das Vereinzeln der Halbleiterscheibe in die Halbleiterbauelemente enthaltende Halbleiterplättchen, auch Chips genannt. Das Übertragen der Vorlage auf die Halbleiterscheibe kann sowohl über Masken, die jeweils Zwischenstrukturen der Halbleiterbauelemente darstellen, siehe hierzu z.B. DE-OS 30 17 582, Seiten 8 bis 12, wie durch direkte Projektion von ihr erfolgen. In allen Fällen werden dabei flächengleiche Halbleiterplättchen hergestellt, die vor dem Vereinzeln noch auf ihre elektrischen Eigenschaften geprüft werden müssen. Dabei ergibt sich statistisch, daß um das Zentrum der Halbleiterscheibe die meisten guten Halbleiterplättchen liegen, während zum Rande der Scheibc hin die fehlerhaften zunehmen. Der Grund ist darin zu suchen, daß das Randgebiet durch Kristallfehler und die durch den Prozeßablauf in diesem Bereich bedingte Defekte stärker in Mitleidenschaft gezogen ist.
- Mit Fehlern behaftete Halbleiterplättchen vermindern die Ausbeute pro Halbleiterscheibe. Je größer die Halbleiterplättchen werden, desto stärker machen sich Fehler bemerkbar, die Ausbeute sinkt, die Kosten steigen. Da der Flächenbedarf bei den Halbleiterplättchen immer mehr zunimmt, insbesondere bei der Herstellung von integrierten Schaltkreisen wie z.B. VLSI-Schaltkreisen,und gleichzeitig auch eine höhere Packungsdichte auf den Halbleiterplättchen angcstrebt wird, so ergeben sich dadurch erhebliche Probleme hinsichtlich der Ausbeute. Nachdem der Preis für eine Halbleiterscheibe einen nicht unerheblichen Teil der Gesamtherstellungskosten der Halbleiterplättchen ausmacht, ist eine gute Ausbeute naturgemäß wünschenswert.
- Der Erfindung liegt deshalb die Aufgabe zugrunde, durch Erhöhung der Ausbeute bei der Herstellung der Halbleiterplättchen die Kosten zu senken. Die Aufgabe wird durch das im Anspruch 1 gekennzeichnete Verfahren gelöst. Zweckmäßige Weiterbildungen und Ausgestaltungen sind in den Unteransprüchen gekennzeichnet.
- Die Erfindung betrifft ein Verfahren, bei dem im Gegensatz zum bekannten Stand der Technik die auf einer Halbleiterscheibe erzeugten Halbleiterbauelemente, integrierte Schal tungen oder diskrete Bauelemente, von unterschiedlichem Flächenbedarf sind.
- Das Verfahren wird dann anhand der beigefügten Zeichnung erläutert. Die einzige Figur zeigt eine Halbleiterscheibe aus z.B. Silicium, die nicht wie üblich das Muster einer Vielzahl gleichgroßer Halbleiterplättchen oder Chips enthält, sondern bei der im Zentrum ein großes Halbleiterplättchen A liegt, um dieses herum etwas kleinere Halbleiterplättchen B angeordnet sind und zum Rande der Scheibe * einkristallinem hin die flächenkleinsten Halbleiterplättehen C sich befinden. Man erhält auf diese Weise eine wesentlich bessere Flächenausnutzung, da trotz der größeren Defektdichte am Rande der Halbleiterscheibe immer noch für die kleineren Halbleiterplättchen eine höhere Ausbeute zu erwarten ist.
- Ein praktisches Beispiel soll dies erläutern. Geht man von einer herkömmlichen Halbleiterscheibe aus, so ergibt sich für eine ganze Reihe derartiger Scheiben eines bestimmten Herstellungstyps ein statistischer Mittelwert in der Ausbeute von ca. 51%. Mit anderen Worten, ungefähr die Hälfte der hergestellien Halbleiterplättchen entsprechen den Anforderungen. Nimmt man den inneren Flächenanteil von ca. 50% heraus, so zeigt es sich, daß dort 70% der guten Halbleiterbauelemente liegen, d.h. aber umgekehrt, daß im Außenbereich 70% der fehlerhaften zu finden sind. Bei einer Verdoppelung der Kristallzahl im Außenbereich läßt sich eine Verbesserung der Flächenausnutzung von ungefähr 17% erzielen, wie das statistische Auszählen ergeben hat.
- Die eigentliche Herstellung der Halbleiterbauelemente auf der jeweiligen Halbleiterscheibe kann nach dem bekannten Verfahren erfolgen, z.B. mittels der herkömmlichen lichtoptischen Übertragung von Masken, oder auch durch direkte Übertragung der die Struktur der jeweiligen Halbleiterbauelemente enthaltenden Vorlagen mittels Lichtoptik oder Elektronenstrahl. Das erfindungsgemäße Verfahren setzt also bereits bei der Herstellung der Masken bzw. Vorlagen ein, die die Vorstufe für die Masken bzw. die Schablone für die Dircktübertragung darstellen, da an dieser Stelle bereits die gewünschte Flächenaufteilung berücksichtigt werden muß.
- Dabei ist es in das Belieben des Herstellers gestellt, zwei oder mehr unterschiedlichen Flächenbedarf aufweisende Bauelemente vorzusehen. Dies ist im Rahmen der derzeit gebräuch- lichen Technologie ohne weiteres möglich. Darüberhinaus läßt sich bei der Herstellung von integrierten Schaltkreisen auch die Packungsdichte derselben auf den Halbleiterplättchen verändern, in dem man bei den zur Mitte der Halbleiterscheibe hin liegenden Halbleiterplättchen ein höhere Packungsdichte vorsieht als bei den weiter außen liegenden.
- Auf diese Weise läßt sich bei integrierten Schaltkreisen mit hoher Packungsdichte eine Ausbeuteverbesserung erreichen.
- Das erfindungsgemäße Verfahren bietet gegenüber dem Stand der Technik jedoch ganz allgemein den Vorteil einer Ausbeutensteigerung durch Erhöhung der Zahl guter Halbleiterbauelemente, sowie ferner eine bessere Flächenausnutzung, da bei Herstellung großflächiger Halbleiterplättchen die Ränder der Halbleiterscheiben durch die dort angeordneten Halbleiterbauelemente mit geringerem Flächenbedarf bessen ausgenutzt werden.
- Das erfindungsgemäße Verfahren wurde in Verbindung mit einer einkristallinen Siliciumscheibe erläutert, es kann natürlich mit jeder beliebigen Scheibe aus Halbleitermaterial durchgeführt werden. Die Herstellungstechnik der Halbleiterbauelemente spielt ebenfalls keine Rolle, abgesehen davon, da die Halbleiterbauelemente unterschiedlichen Flächenbedarf 5 auf ein und derselben Halbleiterscheibe in der gleichen Technik hergestellt werden müssen.
- Leerseite
Claims (3)
- Patentansprüche Verfahren zur Herstellung von Halbleiterbauelementen, wobei auf einer Halbleiterscheibe eine Vielzahl von Halbleiterbauelementen erzeugt und danach die Halbleiterscheibe in Halbleiterbauelemente e@@haltende Plättchen zerteilt wird, d a d u r c h g e k e n n z e i c h n e t, daß um das Zentrum der Halbleiterscheibe herum großflächige Halbleiterbauelemente, zum Rand derselben hin vom Flächenbedarf her kleinere Halbleiterbauelemente erzeugt werden.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterscheibe eine einkristalline Siliciumscheibe ist.
- 3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß unabhängig vom Flächenbedarf zum Zentrum hie Halbleiterbauelemente mit höherer Packungsdichte erzeugt werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803048362 DE3048362A1 (de) | 1980-12-20 | 1980-12-20 | "verfahren zur herstellung von halbleiterbauelementen" |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803048362 DE3048362A1 (de) | 1980-12-20 | 1980-12-20 | "verfahren zur herstellung von halbleiterbauelementen" |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3048362A1 true DE3048362A1 (de) | 1982-07-29 |
Family
ID=6119875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803048362 Withdrawn DE3048362A1 (de) | 1980-12-20 | 1980-12-20 | "verfahren zur herstellung von halbleiterbauelementen" |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3048362A1 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0268859A2 (de) * | 1986-10-27 | 1988-06-01 | Kabushiki Kaisha Toshiba | Verfahren zur Aufteilung von Halbleiterplättchen |
US5329157A (en) * | 1992-07-17 | 1994-07-12 | Lsi Logic Corporation | Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area |
EP0709740A1 (de) * | 1994-09-30 | 1996-05-01 | Texas Instruments Incorporated | Integrierte Schaltung und Verfahren zur Herstellung derselben |
US5532934A (en) * | 1992-07-17 | 1996-07-02 | Lsi Logic Corporation | Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions |
US5561086A (en) * | 1993-06-18 | 1996-10-01 | Lsi Logic Corporation | Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches |
CN110625267A (zh) * | 2019-08-22 | 2019-12-31 | 大族激光科技产业集团股份有限公司 | 一种加工蓝宝石衬底led晶圆的方法及激光装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2353999A1 (de) * | 1972-12-08 | 1974-06-12 | Ibm | Verfahren zur gleichzeitigen herstellung integrierter schaltungen |
-
1980
- 1980-12-20 DE DE19803048362 patent/DE3048362A1/de not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2353999A1 (de) * | 1972-12-08 | 1974-06-12 | Ibm | Verfahren zur gleichzeitigen herstellung integrierter schaltungen |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0268859A2 (de) * | 1986-10-27 | 1988-06-01 | Kabushiki Kaisha Toshiba | Verfahren zur Aufteilung von Halbleiterplättchen |
EP0268859A3 (de) * | 1986-10-27 | 1988-11-09 | Kabushiki Kaisha Toshiba | Verfahren zur Aufteilung von Halbleiterplättchen |
US5329157A (en) * | 1992-07-17 | 1994-07-12 | Lsi Logic Corporation | Semiconductor packaging technique yielding increased inner lead count for a given die-receiving area |
US5341024A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer, and increasing the ratio of I/O area to active area per die |
US5340772A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die |
US5532934A (en) * | 1992-07-17 | 1996-07-02 | Lsi Logic Corporation | Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions |
US5561086A (en) * | 1993-06-18 | 1996-10-01 | Lsi Logic Corporation | Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches |
EP0709740A1 (de) * | 1994-09-30 | 1996-05-01 | Texas Instruments Incorporated | Integrierte Schaltung und Verfahren zur Herstellung derselben |
CN110625267A (zh) * | 2019-08-22 | 2019-12-31 | 大族激光科技产业集团股份有限公司 | 一种加工蓝宝石衬底led晶圆的方法及激光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3543251C2 (de) | ||
DE2311913A1 (de) | Verfahren zur herstellung von matrixkreisen mit parallelgattern | |
DE1957788A1 (de) | Verfahren zur Erzielung einer optischen Ausbeute bei der Herstellung von integrierten Schaltungen | |
DE3215671C2 (de) | Programmierbare Logikanordnung | |
DE2711384C3 (de) | Vorrichtung zur Herstellung von Rohlingen für afokale Linsen | |
DE2119040A1 (de) | Mehrschichtiger Kondensator und Verfahren zur Einstellung des Kapazi tatswertes | |
DE3247141A1 (de) | Verfahren zum anordnen von aufnahmeflaechen bei einem aufteilungs-druckgeraet | |
DE2916065C2 (de) | Datenverarbeitungseinrichtung | |
DE2106678A1 (de) | Verfahren zur Herstellung einer gedruckten Magnetfeldspule | |
EP0024515A1 (de) | Verfahren zum Herstellen von Trenndüsenelementen zur Trennung gas-oder dampfförmiger Gemische, insbesondere Isotopengemische, und nach diesem Verfahren hergestellte Trenndüsenelemente | |
WO2005015634A1 (de) | Verfahren zum aufbringen einer umverdrahtung auf einen nutzen unter kompensation von positionsfehlern von halbleiterchips in bauteilpositionen des nutzens | |
DE3048362A1 (de) | "verfahren zur herstellung von halbleiterbauelementen" | |
DE2259133C3 (de) | Verfahren zum Kontaktieren einer Halbleiteranordnung und Anwendung des Verfahrens | |
DE2917388C2 (de) | ||
DE2425915C3 (de) | ||
DE2333812C3 (de) | Magnetkopf in Dünnschichttechnik und Verfahren zu seiner Herstellung | |
DE102005003183A1 (de) | Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer | |
DE2318322A1 (de) | Verfahren zur herstellung von magnetischen wandlerkoepfen | |
EP1910952A1 (de) | Verfahren zum entwerfen einer maske für eine integrierte schaltung mit getrennter entwurfsregelprüfung für unterschiedliche bereiche einer maskenebene | |
DE19703969B4 (de) | Lufthaubensystem für eine Projektionslinse | |
DE2052809C3 (de) | Photomaske zum Herstellen integrierter Schaltkreise und Verfahren zu ihrer Herstellung | |
DE2727190C3 (de) | ||
DE10136304C2 (de) | Verfahren zum Herstellen einer integrierten Speicherschaltung und integrierte Speicherschaltung | |
EP0180205A1 (de) | Ablenksystem für Farbbildröhren | |
DE102005003185B4 (de) | Abbildungssystem und Verfahren zur Herstellung von Halbleiterstrukturen auf einem Wafer durch Abbildung einer Maske auf dem Wafer mit einer Dipolblende |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8139 | Disposal/non-payment of the annual fee |