DE3044724C2 - Lossy sampling integrator, especially for the implementation of clocked filter circuits - Google Patents

Description

Aufgabe der Erfindung ist es, verlustbehaftete Abtastintegratorschaltungen anzugeben, bei denen keine weiteren Impedanztransformationsschaltungen erforderlich sind und gleichzeitig die vorteilhaften Eigenschaften der bekannten Schaltung erhalten bleiben.The object of the invention is to provide lossy sampling integrator circuits which do not require any further impedance transformation circuits are and at the same time the advantageous properties of the known circuit are retained.

Zur Lösung dieser Aufgabe bestehen für die einleitend angegebenen Schaltungen zwei Möglichkeiten.To solve this problem exist for the introductory specified circuits two possibilities.

Eine erste Lösungsmöglichkeit ist darin zu sehen, daß ein weiterer Kondensator dem Integrationskondensator während der ersten bzw. zweiten Taktphase parallel geschaltet ist und daß dieser Kondensator während der zweiten.bzw. ersten Taktphase seine Ladung vollständig an eine nachfolgende Schaltung abgibt, die derart ausgebildet ist, daß die vom parallelgeschalteten Kondensator abgegebene Ladung als zeitdiskretes, in Form von Abtastproben vorliegendes Signal ausgeweitet wird.A first possible solution can be seen in the fact that a further capacitor is the integration capacitor is connected in parallel during the first and second clock phase and that this capacitor during the second. or. first clock phase completely releases its charge to a subsequent circuit which is designed in this way is that the charge released by the parallel capacitor is discrete in time, in the form of Samples present signal is expanded.

Eine zweite Lösungsmöglichkeit ist darin zu sehen, daß eine dritte Taktphase vorgesehen ist, die zeitlich unmittelbar der zweiten Taktphase folgt, und daß der weitere Kondensator während dieser dritten Taktphase seine Ladung an eine nachfolgende Schaltung abgibt, die derart ausgebildet ist, daß die vom paraileb.eschalteten Kondensator abgegebene Ladung als zeitdiskretes, in Form von Abtastproben vorliegendes Signal ausgewertet wird.A second possible solution can be seen in the fact that a third clock phase is provided, which is immediately in time the second clock phase follows, and that the further capacitor during this third clock phase releases its charge to a subsequent circuit, which is designed in such a way that the switched by the paraileb.eschalten The charge released by the capacitor is evaluated as a time-discrete signal in the form of samples will.

Vorteilhafte Ausgestaltungen sind noch in den weiteren Patentansprüchen angegeben.Advantageous refinements are also specified in the further patent claims.

Im folgenden wird anhand von Ausführungsbeispielen die Erfindung noch näher erläutert.In the following, the invention is explained in more detail with the aid of exemplary embodiments.

Es zeigen in der ZeichnungIt show in the drawing

Fig. 1 eine erste Schaltungsmöglichkeit gemäß der Erfindung unter Verwendung eines zusätzlichen Kondensators; 1 shows a first possible circuit according to the invention using an additional capacitor;

Fig, 2 eine weitere vorteilhafte Ausgestaltung gemäß der Erfindung unter Einführung einer weiteren Taktphase; 2 shows a further advantageous embodiment according to the invention with the introduction of a further clock phase;

Fig. 3 eine weitere erfindungsgemäße Ausgestaltung unter Verwendung einer vierten Taktphase;3 shows a further embodiment according to the invention using a fourth clock phase;

Fig. 4 das zu den Schaltungen nach den Fig. 1 bis 3 gehörige Takt^rchema. ^{4 shows the clock r} chema belonging to the circuits according to FIGS. 1 to 3.

Allgemein sei noch darauf hingewiesen, daß die Realisierung solcher verlustbehafteler Abtastintegratoren schaltungstechnisch deshalb erforderlich ist, weil auch verlustbehaftete Reaktanzen, wie sie z.B. an Ein- und Ausgang von Filterschaltungen, durch den Generatorinnenwiderstanc! bzw. den Abf.thlußwiderstand bedämpft, auftreten, beim Aufbau der integrierbaren Schaltung in Form von z.B. eines Schalter-Kondensator-Filters nachgebildet werden sollen.In general, it should also be pointed out that the implementation of such lossy sampling integrators is necessary in terms of circuitry because lossy reactances, such as those on and output of filter circuits, through the generator internal resistance! or dampening the discharge resistance, occur when building the integrable Circuit in the form of e.g. a switch-capacitor-filter are to be simulated.

Ehe im einzelnen auf die Schaltungen nach den Fig. 1 bis 3 eingegangen wird, sei zunächst auf Fig. 4 hingewiesen in der in Abhängigkeit von der Zeit / die in den Schaltungen zur Anwendung kommenden Taktphasen Φ, <fi, ΦI₁ und Φ_Η dargestellt sind. Es ist daraus zu erkennen, daß die Taktphasen so in der Zeitlage gewählt sind, daß sich ihre Schließungsdauern jeweils nicht überlappen, so daß also Tür den Fall, daß auch Hilfsphasen Φ_Η und Φ~_Η zum Einsatz kommen, diese Taktphasen zwischen den Taktphasen Φ und 0~zu liegen kommen. Weiterhin hat die Darstellung zu bedeuten, daß die jeweils mit den einzelnen Taktphasen beaufschlagten Schalter in dem Zeitraum geschlossen sind, in dem die Schaltspanriung über der Grundlinie liegt. Es wird im folgenden davon ausgegangen, daß Schaltungen zur Erzeugung solcher Taktphasen Tür sich bekannt sind und dat' auch die mit solchen Schaltern betriebenen Schaltungen beispielsweise nach Art der MOS-Technologie realisierbar sind. Beispielsweise istBefore the circuits according to FIGS. 1 to 3 are discussed in detail, reference should first be made to FIG. 4 in which the clock phases Φ, <fi, ΦI ₁ and Φ _Η that are used in the circuits are shown as a function of the time are. It can be seen from this that the timing phases are selected in such a way that their closing periods do not overlap, so that in the event that auxiliary phases Φ _Η and Φ ~ _Η are also used, these timing phases are between the timing phases Φ and 0 ~ come to rest. Furthermore, the representation has to mean that the switches to which the individual clock phases are applied are closed in the period in which the switching voltage is above the base line. It is assumed in the following that circuits for generating such clock phases are known and that the circuits operated with such switches can also be implemented, for example, in the manner of MOS technology. For example is

bei der Realisierung der Schalter an Technologien zu denken, wie sie in dem Buch »MOS/LSi Design and Application« MacGraw-Hill Book Company 1972 (Texas Instruments Electronics Series), Seiten 298 bis 301 angegeben sind.When implementing the switches, think of technologies as described in the book »MOS / LSi Design and Application "MacGraw-Hill Book Company 1972 (Texas Instruments Electronics Series), pages 298 bis 301 are given.

Im Ausführungsbeispiel von Fig. 1 sind zu erkennen die mit den Bezugsziffern 1,2 und 3 bezeichneten Kondensatoren, die in Querzweigen der Schaltung liegen. Mit den Bezugsziffem 6 bzw. 7 sind die Eingangsklemmen der Schaltung bezeichnet, auch ist zu erkennen eine ein gemeinsames Bezugspotential darstellende Klemme, die im folgenden als Massepotential bezeichnet wird und die mit dem Massesymbol versehen ist. Zwischen den Klemmen 6 und Masse liegt also die Spannung f/„, zwischen den Klemmen 7 und Masse liegt die Spannung U_b. In Längszweigen der Schaltung, von den Eingangsklemmen 6 bzw. 7 ausgehend, sind symbolisch Schalter dargestellt, die mit der Taktp hase Φ bzw. Φ betrieben werden, so daß während des Schaltens jeweils Ladung zwischen den Kondensatoren 1 bis 3 übertragen werden kann. Der Kondensat&i 'i ist als Integrationskondensator bezeichnet und es ist im Ausführungsbeispiel die Taktfolge so gewählt, daß der Kondensator 2 während der Taktphase Φ an die Eingrngsklemmen 6 bzw. 7 angeschaltet ist und während einer darauffolgenden zweiten Taktphase Φ an den Integrationskondensator 1, so daß in diesem Zeitabschnitt auf dem Kondensator! gespeicherte Ladung auf den Integrationskondensator 1 übertragen wird. In der Schaltung ist nun ein weiterer Kondensator vorgesehen, der im Ausführungsbeispiel während der Taktphase 0~dem Integrationskondensator I parallel geschaltet ist. In Fig. 1 ist weiter zu erkennen die mit dem Block 4 kenntlich gemachte Schaltung, die beispielsweise als verlustfreier Integrator im Innern eines Schalter-Kondensator-Filters gedacht werden kann und die nurmehr gestrichelt angedeutet ist. Im Ausfuhrungsbeispiel ist dabei ein Operationsverstärker verwendet, dessen invertierender Eingang durch ein Minuszeichen und dessen nichtinvertierender Eingang durch ein Pluszeichen kenntlich gemacht ist. Vom Ausgang des Operationsverstärkers auf den invertierenden Eingang ist ein Kondensator zurückgeschaltet, der nichtinvertierende Eingang liegt auf Bezugspotential. Die Schaltung 4 muß, allgemein gesprochen, so ausgebildet werden, daß der Kondensator 3 während der Taktphase Φ seine Ladung vollständig an die Schaltung 4 abgibt. Selbstverständlich können für die Schaltung 4 auch kompliziertere Filterschaltungen, Filterschalltungen höheren Grades also, verwendet werden, wenn dabei nur darauf geachtet wird, daß die vorstehende Bedingung eingehalten wird.In the exemplary embodiment of FIG. 1, the capacitors denoted by the reference numerals 1, 2 and 3 can be seen, which are located in shunt branches of the circuit. The input terminals of the circuit are denoted by the reference numbers 6 and 7, respectively, and a terminal which represents a common reference potential and which is referred to below as ground potential and which is provided with the ground symbol can also be seen. The voltage f / "is between the terminals 6 and ground, the voltage U _b between the terminals 7 and ground. In series branches of the circuit, starting from the input terminals 6 and 7, switches are symbolically shown that are operated with the clock phase Φ or Φ , so that charge can be transferred between the capacitors 1 to 3 during switching. The capacitor & i 'i is referred to as an integration capacitor and in the exemplary embodiment the clock sequence is chosen so that the capacitor 2 is connected to the input terminals 6 or 7 during the clock phase Φ and to the integration capacitor 1 during a subsequent second clock phase Φ , so that in this period of time on the capacitor! stored charge is transferred to the integration capacitor 1. A further capacitor is now provided in the circuit, which in the exemplary embodiment is connected in parallel to the integration capacitor I during the clock phase 0 ~. The circuit identified by block 4 can also be seen in FIG. 1, which circuit can be thought of, for example, as a lossless integrator inside a switch-capacitor filter and which is only indicated by dashed lines. In the exemplary embodiment, an operational amplifier is used, the inverting input of which is identified by a minus sign and the non-inverting input of which is identified by a plus sign. A capacitor is switched back from the output of the operational amplifier to the inverting input, the non-inverting input is at reference potential. The circuit 4 must, generally speaking, be designed in such a way that the capacitor 3 completely transfers its charge to the circuit 4 during the clock phase Φ. Of course, more complicated filter circuits, that is to say, filter soundings of a higher degree, can also be used for the circuit 4 if it is only ensured that the above condition is met.

In Fig. 1 ist zugleich eiine vorteilhafte Bemessung insofern kenntlich gemacht, als für die Kapazitätswerte die Bedingung (a-\) (C- + C₃) für den Kapazitätswert des Kondensators 1 eingehalten wird. C₂ und C₃ sind dabei die Kapazitätsweite dir die Kondensatoren 2 und 3, a die sogenannte Integratüonskonstante, die später anhand der Übertragungsfunktion definiert wird, und es bedeutet weiterhin 20 log (1 + C₂/C_}) die Grunddämpfung in Dezibel, die an sich in weiten Grenzen wählbar ist.In Fig. 1, an advantageous dimensioning is also identified insofar as the condition (a- \) (C- + C ₃ ) for the capacitance value of the capacitor 1 is met for the capacitance values. C ₂ and C ₃ are the capacitance width dir the capacitors 2 and 3, a the so-called integration constant, which is later defined using the transfer function, and it also means 20 log (1 + C ₂ / C _} ) the basic attenuation in decibels, the can be chosen within wide limits.

Im Ausfuhrungsbeispiel von Fig. 2 ist eine weitere vorteilhafte Ausgestaltung dargestellt. Es sind dort wirkungsgleiche Bestandteile mit den gleichen Bezugsziffern wie in Fig. 1 bezeichnet, so daß insofern unmittelbar auf die Beschreibung von Fig. 1 zurückgegriffen werden kann. Wie Fig. 2 zeigt, sind in diesem Ausrührungsbeispiel nur zwei Kondensatoren verwendet, näm-In the exemplary embodiment of FIG. 2, a further advantageous embodiment is shown. There are equivalent effects there Components are denoted by the same reference numerals as in Fig. 1, so that in this respect immediately the description of FIG. 1 can be used. As FIG. 2 shows, in this embodiment only two capacitors used, namely

hch der Integrationskondensator 1. dem während der Taktphase Φ" der Kondensator Cl parallel geschaltet wird. Wie die dargestellte Schaltung in Fig. 2 unmittelbar erkennen läßt, wird nun gewissermaßen eine Hilfstaktphase <P„eingeführt, deren Lage relativ zu den Taktphasen Φ und Φ" ebenfalls Fig. 4 entnehmbar ist. Die Taktphase Φ,, folgt also zeitlich unmittelbar der zweiten Taktphase 0~und es ist dafür gesorgt, daß der Kondensator 2 während dieser dritten Taktphase Φ,,seine Ladung an eine nachfolgende Schaltung 4 abgeben kann. Im Unterschied 7iir Schaltung nach Fig. 1 ist es bei der Schaltung nach Fig. 2 nicht erforderlich, daß der Kondensator 2 seine Ladung vollständig an die nachfolgende Schaltung 4 abgibt. Um diese Ladungsübergabe an die nachfolgende Schaltung 4 zu erreichen, sind im Ausführungsbeispiel von Fig. 2 in den dem Kondensator 2 nachfolgenden Längszweigen Schalter vorgesehen, von denen der eine auf die Schaltung 4 und der andere auf Bezugspoieniiai sciiaiici. Ais mögliche Aüsgcsiditung für die Schaltung4 sind in Fig. 2 wiederum die Integrationssehaltung von Fig. I erkennbar, der im Eingangsquerzweig ein mit der Taktphasc Φ geschalteter Schalter vorgeschaltet ist. dem wiederum ein weiterer, mit der Taktphase Φ" geschalteter Schalter folgt, über den aus der Filterschaltung Spannung rückgekoppelt werden kann. Zusätzlich ist im Eingangsquerzweig ein Schalter mit der Taktphase Φ,, vorgesehen, der einerseits über den Kondensator C₁ an Bezugspotential geschaltet ist und andererseits am Ausgang des mit der Taktphase Φ geschalteten Schalters anliegt. Wie in Fig. 1 ist auch in Fig. 2 die am Integrationskondensator 1 auftretende Spannung mit U₁ bezeichnet. Zugleich ist in Fig. 2 eine vorteilhafte Bemessung unmittelbar dargestellt, wobei die Kondensatoren 1 und 2 zueinander in der Beziehung stehen, daß der Integrationskondensator 1 den Kapazitätswert (a-\) C₂ hat, wenn der parallel liegende Kondensator 2 den Kapazitätswert C₂ hat. Es ist hierbei α wiederum die vorstehend bereits erwähnte Integrationskonstante.hch the integration capacitor 1 which, during the clock phase Φ ", the capacitor Cl is connected in parallel. As can be directly seen, the circuit shown in Fig. 2, an auxiliary clock phase <P will be in a sense" is introduced, and their location relative to the clock phases Φ and Φ " also Fig. 4 can be seen. The clock phase ,, therefore immediately follows the second clock phase 0 ~ in terms of time and it is ensured that the capacitor 2 can transfer its charge to a subsequent circuit 4 during this third clock phase Φ ,,. In contrast to the circuit according to FIG. 1, it is not necessary in the circuit according to FIG. In order to achieve this charge transfer to the subsequent circuit 4, switches are provided in the series branches following the capacitor 2 in the exemplary embodiment of FIG. Ais possible Aüsgcsiditung for Schaltung4 are in Fig. 2 again, the Integrationssehaltung of Fig. I seen, which is connected upstream of the input shunt arm of a switched with the Taktphasc Φ switch. which in turn a further, connected with the clock phase Φ "switch follows may be fed back via the out of the filter circuit voltage. In addition, in the input shunt arm of a switch with the clock phase Φ ,, provided, on the one hand connected to reference potential through the capacitor C ₁ and on the other hand, as present at the output of the switched with the clock phase Φ switch. in FIG. 1 is also shown in Fig. 2 which occurs at the integration capacitor 1 voltage U _1, respectively. at the same time an advantageous design is in Fig. 2 directly, the capacitors 1 and 2 are related to one another that the integration capacitor 1 has the capacitance value (a- \) C ₂ when the capacitor 2 lying in parallel has the capacitance value C _2. Here, α is again the aforementioned constant of integration.

Fig. 3 zeigt schließlich eine weitere Ausgestaltung der Schaltung nach Fig. 2. Auch zur Schaltung von F i g. 3 ist zu bemerken, daß wirkungsgleiche Schaltelemente mit den gleichen Bezugsziffern wie in Fig. 1 und 2 bezeichnet sind, so daß insoweit die hierfür gemachten Ausführungen auch für Fig. 3 Gültigkeit haben. Dies gilt auch für die mit den Taktphasen Φ. Φ und Φ,, geschalteten Schalter, wobei wiederum an den Schaltern unmittelbar die Taktphasen in Fig. 3 angegeben sind, in denen die Schalter geschlossen sind. Im Unterschied zur Schaltung von F i g. 2 wird bei der Schaltung nach Fig. 3 eine weitere Taktphase ^vorgesehen, die zeitlich unmittelbar der dritten Taktphase Φ/, folgt. Dieser Sachverhalt ist auch dem Taktschema gemäß F i g. 4 unmittelbar zu entnehmen. Unterschiedlich gegenüber Fig. 2 ist auch, daß in der Schaltung von Fig. 3 ein weiterer Kondensator 5 vorhanden ist. dessen Kapazitätswert C₂ mit dem Kapazitätswert C₂ des Kondensators 2 übereinstimmt. Die Schaltung von Fig. 3 ist nun so vorzunehmen, daß dieser weitere Kondensator 5 in der dritten Taktphase Φ_Η an das Eingangsklemmenpaar 6,7 geschaltet wird, während er in der vierten Taktphase ~Φ_Η dem Integrationskondensator 1 parallel geschaltet werden muß. Schließlich müssen geeignete Schalter so vorgesehen werden, daß der zusätzliche Kondensator 5 während der ersten Taklph.ise Φ seine Ladung an die nachfolgende Schaltung 4 abgeben kann. Auch hier ist es analog zu Fig. 2 nicht nötig, dall der Kondensator 5 seine Ladung vollständig an die nachfolgende Schaltung 4 abgibt.Finally, FIG. 3 shows a further embodiment of the circuit according to FIG. 2. Also for the circuit of FIG. 3, it should be noted that switching elements with the same effect are denoted by the same reference numerals as in FIGS. 1 and 2, so that the statements made for this also apply to FIG. 3. This also applies to those with the clock phases Φ. Φ and Φ ,, switched switches, the clock phases in which the switches are closed are again indicated directly at the switches in FIG. 3. In contrast to the circuit of FIG. 2, a further clock phase ^ is provided in the circuit according to FIG. 3, which immediately follows the third clock phase Φ /, in time. This fact is also the clock scheme according to FIG. 4 can be seen immediately. It also differs from FIG. 2 that a further capacitor 5 is present in the circuit of FIG. the capacitance value C ₂ to the capacitance value C ₂ of the capacitor 2 matches. The circuit of Fig. 3 is now to be made so that this further capacitor 5 is switched in the third clock phase Φ _Η to the input terminal pair 6,7, while it must be connected in parallel to the integration capacitor 1 in the fourth clock phase ~ Φ _Η. Finally, appropriate switches must be provided so that the additional capacitor 5 can deliver its charge to the subsequent circuit 4 during the first Taklph.ise Φ. Here, too, analogously to FIG. 2, it is not necessary for the capacitor 5 to transfer its charge completely to the subsequent circuit 4.

Um die vorstehend erläuterten .Schaltungsvorgänge einzuhalten, ist im Ausführungsbeispiel von Fig. 3 schaltungstechnisch gewissermaßen eine Art Mehrfach-Parallelschaltung vorgenommen. So ist zu erkennen, daß der Kondensator 2 während der Taktphase Φ an die Ringsngsklemmen 6 und 7 angeschaltet ist. Der weitere Kon Jens.r >r 5 ist während der laktph.ise Φ,,;ιη die Mingangsklcmmcn 6 und 7 angeschaltet Betrachtet man nun den einseitig auf Be/iigspMtential liegenden IntcgrationskondensatoM. dann ist zu erkennen, daß er während der Taktphase Φ mit dem Kondensator 2 verbunden ist. während er während der Taktphase Φ~_Η mit dem Kondersator5 verbunden ist. Die einzelnen Schal-In order to adhere to the circuit processes explained above, in the exemplary embodiment of FIG. It can be seen that the capacitor 2 is connected to the ring terminals 6 and 7 during the clock phase Φ. The other connector 5 is switched on during the lactation phase ,,; ιη the input terminals 6 and 7. then it can be seen that it is connected to the capacitor 2 during the clock phase Φ. while it is connected to the Kondersator5 during the clock phase Φ ~ _Η . The individual scarf

i. Uiit.i CiPiC ι .1 fti ι r C r SC ι"ι«ϊ ϊ -i. Uiit.i CiPiC ι .1 fti ι r C r SC ι "ι« ϊ ϊ -

ici sum u<n"ii:r jeweils sii uliici sum u <n "ii: r each sii uli

tung der Kondensatoren 2 bzw. 5 mit '!cm Kondensator I in den Taklphasen Φ bzw. Φ~,. zustande kommt Dem Kondensator 2 folgen nun die während der faktphase Φ_Η schließenden Schalter, die auf den umgang der nachfolgenden Schaltung 4 führen. Dem Kondensator 5 folgen ebenfalls Schalter nach, die entsprechend während der Taktphase Φ auf die Uingangsklemmen der nachfolgenden Schaltung 4 führen. Die Schaltung 4 ist im Au;..tjhrungsbeispiel gleichartig zu der von Fig. I ausgebildet. Wie im Ausführungsbeispiel von Fig. 3 zu erkennen ist. ist die Abtastperiode des Integrators gleich der halben Taktperiode 7.direction of capacitors 2 and 5 with '! cm capacitor I in the cycle phases Φ and Φ ~ ,. comes about The capacitor 2 is now followed by the switches that close during the fact phase Φ _Η , which lead to the bypassing of the following circuit 4. The capacitor 5 is also followed by switches which lead to the input terminals of the subsequent circuit 4 during the clock phase Φ. In the example, the circuit 4 is designed similarly to that of FIG. As can be seen in the exemplary embodiment of FIG. 3. the sampling period of the integrator is equal to half the clock period 7.

Wie einleitend bereits erwähnt, haben die vorstehend beschriebenen Schaltungen den Vorteil, daß zusätzliche Impedanztransformationsschaltungen, wie beispielsweise MOSFFT-Source-Folgcr. nicht mehr erforderlich sind. Die Übertragungsfunktion der beschriebenen Schaltungen ergibt sich zuAs already mentioned in the introduction, the above circuits described have the advantage that additional impedance transformation circuits, such as MOSFFT source follower not necessary anymore are. The transfer function of the circuits described results in

-= k- = k

Dabei ist 20 log - die Grunddämpfung, ζ = c^r! mit ρ Here 20 log - the basic damping, ζ = c ^r! with ρ

= ο + /ω als komplexe Frequenzvariable. = ο + / ω as a complex frequency variable.

In der Fig. 1 bis 3 sind drei Schaltungsbetspiele dargestellt, die alle keinen Operationsverstärker benötigen. Es ist dabei berücksichtigt, daß der Ausgang eines derartigen Integrators jeweils die Eingangskapazitäi eines weiteren Integrators treiben muß. Diese Lastkapazitäten sind in die Struktur mit einbezogen und (uhren bei der Schaltung nach Fig. 1 im Falle C₂ = C₃ zu 6.02 dBIn Figs. 1 to 3 three Schaltungsbetspiele are shown, all of which do not require an operational amplifier. It is taken into account that the output of such an integrator must drive the input capacitance of a further integrator. These load capacities are included in the structure and (in the circuit according to FIG. 1, in the case of C ₂ = C _{3, they are} at 6.02 dB

Grunddämplung. d.h. zu A = -.Basic insulation. i.e. to A = -.

Die Schaltungen nach den Fig. 2 und 3 vermeiden diese Grunddämpfung auf Kosten eines etwas aufwendigeren Taktschemas, was jedoch schaltungstechnisch keinerlei bedeutungsvollen Aufwand darstellt, weil die integrierte Realisierung von mit vorgebbaren Taktphasen steuerbaren Schaltern technologisch durchaus zu beherrschen ist.The circuits according to FIGS. 2 and 3 avoid this basic attenuation at the expense of a somewhat more complex one Clock schemes, which, however, does not represent any significant expense in terms of circuitry, because the integrated implementation of switches that can be controlled with predeterminable clock phases technologically quite too is mastered.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (5)

Patentansprüche:Patent claims: 1. Verlustbehafteter Abtastintegrator, insbesondere zur Realisierung getakteter Filterschaltungen, bestehend aus gesteuerten elektronischen Schaltern, die in sich nicht überlappenden Taktphasen geschlossen werden, einem Integrationskondensator und einem weiteren Kondensator, der während einer ersten Taktphase an das Eingangsklemmenpaar angeschaltet und während einer zweiten Taktphase dem Integrationskondensaior parallel geschaltet ist, dadurch gekennzeichnet, daß ein weiterer Kondensator (3) dem Integrationskondensator (1) während der ersten (Φ) bzw. zweiten (Φ) Taktphase parallel geschaltet ist und daß dieser Kondensator (3) während der zweiten (Φ*) Taktphase seine Ladung vollständig an eine nachfolgende Schaltung (4) abgibt, die derart ausgebildet ist, daß die vom parallelgeschalteten Kondensator (3) abgegebene LadMng als zeitdiskretes, in Form von Abtastproben vorliegendes Signa] ausgewertet wird (Fig. 1,4).1. Lossy sampling integrator, especially for the implementation of clocked filter circuits, consisting of controlled electronic switches that are closed in non-overlapping clock phases, an integration capacitor and a further capacitor that is connected to the pair of input terminals during a first clock phase and parallel to the integration capacitor during a second clock phase is connected, characterized in that a further capacitor (3) is connected in parallel to the integration capacitor (1) during the first (Φ) or second (Φ) clock phase and that this capacitor (3) is during the second (Φ *) clock phase Releases charge completely to a subsequent circuit (4) which is designed in such a way that the charge emitted by the capacitor (3) connected in parallel is evaluated as a time-discrete signal present in the form of samples (Fig. 1,4). 2. Verlustbehafteter Abtastintegrator nach Anspruch I, dadurch gekennzeichnet, daß der Integrationskondensator den Kapazitätswert (a-\) (C₂ + C₃) hat; hierbei ist α die Integrationskonstante, C₂ bzw. C₃ sind die Kapazitätswerte der weiteren Kondensatoren (2,3) und 20 log (1 + C₁ZCy) bedeutet die Grunddämpfung in Dezibel (dB) (Fig. 1).2. Lossy sampling integrator according to claim I, characterized in that the integration capacitor has the capacitance value (a- \) (C ₂ + C ₃ ); here α is the constant of integration, C 2 and C ₃ are the capacitance values of _{the other capacitors (2,} 3) and 20 log (1 + C ₁ ZCy) means the basic attenuation in decibels (dB) (Fig. 1). 3. Verlustbehafteter Abtastintegrator, insbesondere zur Realisierung getakteter Filterschaltungen, bestehend aus gesteuerten elektronischen Schaltern, die in sich nicht überlappenden Taktphasen geschlossen werden, einem !ntegrationskondensator und einem weiteren Kondensator, der während einer ersten Taktphase an das Eingangsklemmenpaar angeschaltet und während einer zweiten Taktphase dem Integrationskondensator parallel geschaltet ist, dadurch gekennzeichnet, daß eine dritte Taktphase (Φ/,) vorgesehen ist, die zeitlich unmittelbar der zweiten Taktphase (Φ) folgt, und daß der weitere Kondensator (2) während dieser dritten Taktphase (Φ,,) seine Ladung an eine nachfolgende Schaltung (4) abgibt, die derart ausgebildet ist, daß die vom parailelgeschalteten Kondensator (3) abgegebene Ladung als zeitdiskretes, in Form von Abtastproben vorliegendes Signal ausgewertet wird (Fig. 2, 4).Lossy sampling integrator, especially for the implementation of clocked filter circuits, consisting of controlled electronic switches that are closed in non-overlapping clock phases, an integration capacitor and a further capacitor that is connected to the pair of input terminals during a first clock phase and the integration capacitor during a second clock phase is connected in parallel, characterized in that a third clock phase (Φ /,) is provided which immediately follows the second clock phase (Φ) in time, and that the further capacitor (2) is charged during this third clock phase (Φ ,,) a subsequent circuit (4) outputs which is designed in such a way that the charge released by the capacitor (3) connected in parallel is evaluated as a time-discrete signal present in the form of samples (FIGS. 2, 4). 4. VerlustbehaReter Abtastintegrator nach Anspruch 3, dadurch gekennzeichnet, daß eine vierte Taktphase (Φ~_Η) vorgesehen ist, die zeitlich unmittelbar der dritten Taktphase (Φ_Η) folgt, und daß ein weiterer Kondensator (5), dessen Kapazitätswert übereinstimmt mit dem Kapazitätswert des zweiten Kondensators (2), vorgesehen ist, daß der weitere Kondensator (5) in der dritten Taktphase (<P_W) an das Eingangsklemmenpaar (6, 7), in der vierten Taktphase (<?„) dem Integrationskondensator (1) parallel geschaltet ist und während der ersten Taktphase (Φ) seine Ladung an die nachfolgende Schaltung (4) abgibt (Fig. 3,4).4. LosbehaReter sampling integrator according to claim 3, characterized in that a fourth clock phase (Φ ~ _Η ) is provided which immediately follows the third clock phase (Φ _Η ) in time , and that a further capacitor (5) whose capacitance value matches the capacitance value of the second capacitor (2), it is provided that the further capacitor (5) in the third clock phase (<P _W ) to the input terminal pair (6, 7), in the fourth clock phase (<? ") the integration capacitor (1) in parallel is switched and during the first clock phase (Φ ) releases its charge to the subsequent circuit (4) (Fig. 3,4). 5. Verlustbehafteter Abtastintegrator nach Anspruch 3 und 4, dadurch gekennzeichnet, daß der Integrationskondensator (1) den Kapazitätswert (a- 1) C₂ hat; hierbei ist α die Integrationskonstante und C₂ der Kapazitätswert des weiteren Kondensators (2) (Fig. 2,3).5. Lossy sampling integrator according to claim 3 and 4, characterized in that the integration capacitor (1) has the capacitance value (a- 1) C ₂ ; in this case, α is the constant of integration and C _{2 is} the capacitance value of the further capacitor (2) (Fig. 2, 3). Die Erfindung betrifft einen verlustbehafteten Abtastintegrator, insbesondere zur Realisierung getakieter Fillerschaltungen, bestehend aus gesteuerten elektronischen Schaltern, die in sich nicht überlappenden ϊ Taktphasen geschlossen werden, einem Integrationskondensator und einem weiteren Kondensator, der während einer ersten Taktphase an das Eingangsklemmenpaar angeschaltet und während einer zweiten Taktphase dem Integrationskondensaior parallel geschaltet ist.The invention relates to a lossy sampling integrator, in particular for the implementation of clocked Filler circuits, consisting of controlled electronic switches that do not overlap ϊ clock phases are closed, an integration capacitor and a further capacitor connected to the pair of input terminals during a first clock phase is switched on and connected in parallel to the integration capacitor during a second clock phase. in Verlustbehaftete Abtastintegratoren der vorstehend genannten Art und insbesondere auch deren Verwendung in aktiven Filterschaltungen, insbesondere in sogenannten Schalterkondensatorfiltern, sind bereits durch den Aufsatz »Anaiog Sample-Data Filters« in der Zeitschrift IEEE Journal of Solid State Circuits, August 1972, Seiten 302 bis 304 bekanntgeworden. Es ist auch bereits in dieser Literaturstelle davon ausgegangen, daß es sich hierbei um solche Filter handelt, die nicht zeitkontinuierliche Analogsignale im eigentj[-in Lossy Sampling Integrators of the above mentioned type and in particular also their use in active filter circuits, especially in so-called Switched capacitor filters are already included in the »Analog Sample-Data Filters« article IEEE Journal of Solid State Circuits, August 1972, pages 302-304. It is also already assumed in this reference that these are filters that non-continuous analog signals actually 2» chen Sinn verarbeiten, sondern zeitdiskrete Signale, die in Form von Abtastproben vorliegen, wobei die Abtastproben im Rhythmus einer Taktfrequenz Ferzeugt werden und über die Beziehung T= 1IFwird dementsprechend Fdie Taktperiode genannt. Auch werden in der genannten Literaturstelle Möglichkeiten zur praktischen Realisierung von Schaltern als bekannt vorausgesetzt und insbesondere ist auch auf die integrierte Realisierung solcher Schaltungen gegebenenfalls zusammen mit geeigneten Filterschaltungen hingewiesen. Schal-Process 2 »chen sense, but discrete-time signals that are present in the form of samples, wherein the samples in the rhythm of a clock frequency Ferzeugt and the relationship T = 1 IF is called accordingly fthe clock period. In the cited reference, possibilities for the practical implementation of switches are also assumed to be known and, in particular, reference is also made to the integrated implementation of such circuits, possibly together with suitable filter circuits. Scarf- jo tungen zur Erzeugung von Abtastproben sind ebenfalls für sich bekannt, so daß sie an dieser Stelle nicht im einzelnen erläutert werden müssen. Jedoch ist auch im folgenden davon auszugehen, daß den hier beschriebenen Schaltungen solche Abtastschaitungen jeweils vor- bzw. nachgeschaltet sein können, so daß es also einerseits gelingt, aus einem Analogsignal entnommene Abtastproben der Filterschaltung eingangsseitig zuzuführen und die ausgangsseitig zur Verfügung stehenden Signale wieder in zeitkontinuierliche Analogsignale umzuwandein. Der wesentliche technische Vorteil solcher Filter ist darin zu sehen, daß Spulen durch aktive Schaltelemente und Kondensatoren nachgebildet werden, so daß sie sich zur monolithischen Integration von größeren Filterschaltungen eignen. Als Verstärker werden dabei überwiegend die bekannten Operationsverstärker eingesetzt und es wird dabei angestrebt, einerseits eine möglichst geringe Anzahl von Schaltelementen anwenden zu müssen und andererseits auch die Stabilität solcher Schaltungen zu gewährleisten.jo lines for generating samples are also provided known for themselves, so that they do not have to be explained in detail at this point. However, it is also in the following It can be assumed that the circuits described here are preceded or preceded by such scanning circuits. can be connected downstream, so that on the one hand it is possible to take samples from an analog signal the filter circuit on the input side and the signals available on the output side again converted into time-continuous analog signals. The main technical advantage of such filters can be seen in the fact that coils have active switching elements and capacitors are modeled so that they can be used for the monolithic integration of larger ones Filter circuits are suitable. The known operational amplifiers are mainly used as amplifiers and the aim is, on the one hand, to use the smallest possible number of switching elements to have to and on the other hand to ensure the stability of such circuits. In der vorgenannten Literaturstelle wird nun u.a. auch darauf hingewiesen, daß die Ausgangsimpedanz der Filter hoch ist, so daß es im allgemeinen notwendig ist, dem Filter eine Impedanztransformationsschaltung nachfolgen zu lassen, wie beispielsweise einen MOSFET-Source-Folger, bzw. wäre auch an einen entsprechend gegengekoppelten Operationsverstärker zu denken. Solche zusätzlichen Schaltungen bedingen aber einen zusätzlichen Aufwand, derauch bei der Integration der Schaltung zu berücksichtigen ist.In the aforementioned literature reference is now also made, inter alia, that the output impedance the filter is high, so it is generally necessary to add an impedance transformation circuit to the filter to follow, such as a MOSFET source follower, or would also be a corresponding one to think of negative feedback operational amplifier. Such additional circuits require but an additional effort that must also be taken into account when integrating the circuit. Ebenfalls von der vorgenannten Literaturstelle ausgehend, wird in der nicht vorveröfTentlichten DE-OS 29 33 667 ein verlustbehafteter Abtastintegralor beschrieben, bei dem der periodisch geschaltete Kondensator über wenigstens einen weiteren KondensatorAlso proceeding from the aforementioned literature reference, in the not previously published DE-OS 29 33 667 describes a lossy sampling integral in which the periodically switched capacitor via at least one further capacitor t>5 an den Integrationskondensator angeschaltet ist und bei dem dem (den) weiteren Kondensator(en) jeweils ein Schalter parallel liegt, der während der ersten Taktphase geschlossen ist.t> 5 is connected to the integration capacitor and at a switch is connected in parallel to each of the further capacitor (s), which is switched on during the first clock phase closed is.