DE3027456C2 - Semiconductor integrated circuit having a power source from a depletion IG FET - Google Patents

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung nach dem Oberbegriff des Anspruches 1. Eine derartige Schaltung ist aus der DE-OS 25 02 689 bekannt, wobei zur Kompensation von Schwellspannungsschwankungen des Stromquelletransistors alle drei Feldeffekttransistoren der Kompensationsschaltung als Diode betrieben werden und somit einen Spannungsteiler bilden.The invention relates to a semiconductor integrated circuit according to the preamble of claim 1. A Such a circuit is known from DE-OS 25 02 689, wherein to compensate for threshold voltage fluctuations of the power source transistor all three field effect transistors of the compensation circuit as Diode are operated and thus form a voltage divider.

Auch aus der DE-OS 21 54 654 ist eine Spannungsteilerschaltung aus Feldeffekttransistoren bekannt, wobei ein Teil der Transistoren parallel geschaltet ist, um Geometrieabweichungen zu kompensieren. Aus der US-PS 39 96 482 sind Inverterstufen bekannt, die aus jeweils einem Invertertransistor und aus einem Lasttransistor bestehen.From DE-OS 21 54 654 a voltage divider circuit made of field effect transistors is known, wherein some of the transistors are connected in parallel in order to compensate for geometrical deviations. From the U.S. PS 39 96 482 are inverter stages known from each an inverter transistor and a load transistor.

Es ist beispielsweise auch üblich, bei einer astabilen Kippstufe aus kreuzgekoppelten Anreicherungs-IG-FETs mit Kondensatoren in den Kopplungszweigen diese Kondensatoren über die Stromquelle zu entladen, so daß die Ohmigkeit der Stromquelle entscheidend in die Kippfrequenz der Kippstufe eingeht. Bei der Konzipierung einer Halbleiterschaltung wird von Sollwerten für die einzelnen Halbleiterbauelemente ausgegangen, bei deren Einhaltung beispielsweise eine astabile Kippstufe exakt dei Sollfrequenz aufweist. Es hat sich gezeigt, daß fertigungsbedingte Abweichungen von den Sollwerten nicht zu verhindern sind. So besteht bei der Herstellung von Feldeffekttransistoren innerhalb einer integrierten Schaltung die Gefahr, daß einmal die Kanalweite variiert, wodurch die Ohmigkeit des Transistorkanals verändert wird, und andererseits kann die Schwellspannung der verwendeten Feldeffekttransistoren von den Sollwerten abweichen, wodurch gleichfalls bei vorgegebenen Gate-Spannungen Stromänderungen gegenüber den Sollwerten auftreten.For example, it is also common for an astable multivibrator to consist of cross-coupled enhancement IG-FETs with capacitors in the coupling branches to discharge these capacitors via the current source, so that the ohmic nature of the power source is decisive for the frequency of the trigger stage. When designing a semiconductor circuit is based on setpoints for the individual semiconductor components, if this is observed, for example, an astable trigger stage has exactly the setpoint frequency. It has shown, that manufacturing-related deviations from the target values cannot be prevented. So there is Manufacture of field effect transistors within an integrated circuit the risk that once the channel width varies, whereby the resistance of the transistor channel is changed, and on the other hand, the Threshold voltage of the field effect transistors used deviate from the setpoints, which also means with specified gate voltages, current changes occur compared to the setpoints.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiter-Schaltung nach dem Oberbegriff des Anspruches 1 so weiterzubilden, daß Abweichungen der Schwellspannung, sowie Veränderungen in der Kanalweite des Stromquelletransistors wirksamer kompensiert werden.The invention is based on the object of an integrated semiconductor circuit according to the preamble of Claim 1 to further develop that deviations in the threshold voltage, as well as changes in the channel width of the power source transistor can be compensated more effectively.

Die gestellte Aufgabe wird durch die im kennzeichnenden Teil des Anspruches genannten Merkmale gelöst. The problem posed is achieved by the features mentioned in the characterizing part of the claim.

Durch diese Art der Spannungsteilerschaltung werden Abweichungen in der Geometrie und der Schwellspannung des Verarmungsfeldeffekttransistors, der die Stromquelle bildet, kompensiertThis type of voltage divider circuit prevents deviations in the geometry and the threshold voltage of the depletion field effect transistor, which forms the current source, compensated

Diese verbesserte Kompensation wird dadurch bewirkt, daß fertigungsbedingte Abweichungen von den Sollwerten zu einer Veränderung des Spannungsabfalls am ersten Transistor führen, wodurch die Ansteuerung des zweiten Transistors verändert wird. Dadurch tritt im Hinblick auf die zu kompensierenden Abweichungen ein Verstärkungseffekt auf, durch den eine optimale Kompensation durch die Ausgestaltung der Transistoren einstellbar ist.This improved compensation is brought about by that manufacturing-related deviations from the nominal values lead to a change in the voltage drop lead on the first transistor, whereby the control of the second transistor is changed. This occurs in the With regard to the deviations to be compensated for, an amplification effect through which an optimal Compensation can be set through the design of the transistors.

Zur verbesserten Kompensation von Kanalweitenfehlern wird der erste und der zweite Transistor in mehrere paraiiel geschaltete und an den Gates miteinander verbundene Teiltransistoren aufgeteilt, wobei die Zahl der Transistoren und deren jeweilige Kanalweite so gewählt werden, daß Kanalweitenabweichungen und Abweichungen der Schwellspannung beim Stromquelletransistor optimal korrigiert werden.
Wie bereits erwähnt, dient eine derartige kompensierte Stromquelle vorzugsweise zur Entladung von Kondensatoren einer astabilen Stufe aus kreuzgekoppelten Anreicherungs-IG-FETs wobei die Kondensatoren in den Kopplungszweigen angeordnet sind. Dadurch lassen sich astabile Kippstufen mit einer von Fertigungsstreuungen unabhängigen Kippfrequenz realisieren. For improved compensation of channel width errors, the first and second transistor are divided into several parallel-connected partial transistors connected to one another at the gates, the number of transistors and their respective channel width being selected so that channel width deviations and deviations in the threshold voltage in the power source transistor are optimally corrected.
As already mentioned, such a compensated current source is preferably used to discharge capacitors of an astable stage made of cross-coupled enrichment IG-FETs, the capacitors being arranged in the coupling branches. As a result, astable flip-flops can be implemented with a flip frequency that is independent of manufacturing deviations.

Die Erfindung und ihre vorteilhafte Ausgestaltung soll anhand eines Ausführungsbeispieles näher erläutert werden.The invention and its advantageous configuration will be explained in more detail using an exemplary embodiment will.

Die Figur 1 zeigt den Stromquelletransistor Toi, der in dem speziellen Fall zur Entladung der Koppelkondensatoren Ci und Ci einer astabilen Kippstufe aus kreuzgekoppelten Anreicherungsfeldeffekttransistoren Ta und Γ« dient. In den Drain-Strecken der Schalttransistoren T_n und 7>₄ befinden sich Lastwiderstände, die aus den Verarmungsfeldeffekttransistoren Td\ und Tdz mit kurzgeschlossener Source-Gate-Strecke bestehen. Der Verbindungspunkt Pi bzw. P3 zwischen den beiden Feldeffekttransistoren eines Stromzweiges führt über jeweils einen Koppelkondensator Q bzw. Ci zur Gate-Elektrode des Schalttransistors Tei und Ta im anderen Stromzweig. Die Potentialpunkte an den Gate-Elektroden dieser Schalttransistoren Tei und Γ« sind mit Pj und Pi, bezeichnet. Die Kondensatoren C\ und Oz werden über die Potentialpunkte P2 und Pt, und den Kopplungstransistoren Ta bzw. 7a sowie den nachgeschalteten Stromquelletransistor 7b? entladen. Die Entkopplungstransistoren Te6 und Γη sind gleichfalls Anreicherungsfeldeffekttransistoren mit kurzgeschlossener Gate-Drain-Strecke. Die Source-Elektroden beider Transistoren sind mit der Drain-Elektrode des Stromquelletransistors Τοί verbunden, dessen Source-Elektrode auf Massepotential U_ss. liegt.FIG. 1 shows the current source transistor Toi, which in the special case serves to discharge the coupling capacitors Ci and Ci of an astable multivibrator made of cross-coupled enhancement field effect transistors Ta and Γ «. In the drain paths of the switching transistors T _n and 7> ₄ there are load resistors which consist of the depletion field effect transistors Td \ and Tdz with a short-circuited source-gate path. The connection point Pi or P3 between the two field effect transistors of a branch leads via a coupling capacitor Q or Ci to the gate electrode of the switching transistor Tei and Ta in the other branch. The potential points at the gate electrodes of these switching transistors Tei and Γ «are denoted by Pj and Pi. The capacitors C \ and Oz are via the potential points P2 and Pt, and the coupling transistors Ta or 7a and the downstream power source transistor 7b? unload. The decoupling transistors Te6 and Γη are also enhancement field effect transistors with a short-circuited gate-drain path. The source electrodes of both transistors are connected to the drain electrode of the current source transistor Τοί , the source electrode of which is at ground potential U _ss . lies.

Die Kompensationsschaltung für fertigungsbedingte Streuungen der Schwellspannung des Stromquelletransistors Ten und seiner Kanalweite besteht aus den Feldeffekttransistoren Tijio, Ton und T_Du vom Verarmungstyp. Die Gate-Source-Strecke des Transistors Td\2 ist kurzgeschlossen und mit dem Potential Lk verbunden. Die Drain-Gate-Strecke des Transistors Ton liegt somit parallel zur Gate-Source-Strecke des Transistors Tbii, dessen Drain-Elektrode über den Transistor Tpio, bei dem die Drain-Gate-Strecke kurzgeschlossen ist, mit dem positiven Pol Uod der Versorgungsgieichspannung verbunden ist Der zur Gate-Elektrode des Stromquelletransistors führende Spannungsabgriff liegt zwischen den Transistoren Tbio und Tdu- The compensation circuit for manufacturing-related fluctuations in the threshold voltage of the power source transistor Ten and its channel width consists of the field effect transistors Tijio, Ton and T _D u of the depletion type. The gate-source path of the transistor Td \ 2 is short-circuited and connected to the potential Lk. The drain-gate path of the transistor Ton is thus parallel to the gate-source path of the transistor Tbii, whose drain electrode is connected to the positive pole Uod of the supply voltage via the transistor Tpio, in which the drain-gate path is short-circuited is The voltage tap leading to the gate electrode of the power source transistor is between the transistors Tbio and Tdu-

Eine fertigungsbedingte Abweichung der Schwellspannung des Stromquelletransistors Toi wirkt sich infolge der Gleichartigkeit der Herstellungsprozesse gleichermaßen bei den Transistoren Ton und T_Du aus. Wenn somit beispielsweise die Ohmigkei. des Transistors 7b? aufgrund einer veränderten Schwellspannung über dem Sollwert liegt, sind auch die Transistoren 7bi2 und Tdu höherohmig. Der Transistor Ton reduziert die Aussteuerung von Tdu und verstärkt damit die Auswirkung des fertigungsbedingten Fehlers. Dadurch steigt der Spannungsabfall am Spannungsabgriff des Spannungsteilers und damit an der Gate-Elektrode des Stromquelletransistors Ten an, so daß dieser Stromquelletransistor stärker ausgesteuert wird, und der Strom durch diesen Transistor wieder seinen Sollwert erreicht. Die Teilerausgangsspannung verhält sich somit reziprok proportional zur Änderung der Schwellspannung des Verarmungsfeldeffekttransistors Tp₇. A manufacturing-related deviation of the threshold voltage of the current source transistor Toi has the same effect on the transistors Ton and T _D u due to the similarity of the manufacturing processes. If, for example, the resistance. of transistor 7b? is above the nominal value due to a changed threshold voltage, the transistors 7bi2 and Tdu also have a higher resistance. The transistor Ton reduces the modulation of Tdu and thus intensifies the effect of the manufacturing-related error. As a result, the voltage drop at the voltage tap of the voltage divider and thus at the gate electrode of the current source transistor Ten increases , so that this current source transistor is controlled to a greater extent and the current through this transistor reaches its setpoint again. The divider output voltage is thus reciprocally proportional to the change in the threshold voltage of the depletion field effect transistor Tp ₇ .

Eine weitere Kompensation der Fertigungstoleranz der Kanalweite des Transistors Ten wird durch Aufteilung der Transistoren T_D\ ι und T_D\2 in mehrere Teiltransistoren realisiert. Hierdurch steigt der Einfluß der Kanalweitetoleranz auf das Spannungsteiler-Verhältnis an. Wenn Beispielsweise die Kanalweite des Transistors To? um 0,1 μτη fertigungsbedingt vom Sollwert abweicht, so tritt die gleiche Abweichung bei jedem Teiltransistor der Transistoren Tau und 7bi2 auf, so daß durch diese vervielfachte Fehlerauswirkung gleichfalls eine Kompensation durch eine entsprechende Potentialänderung an der Gate-Elektrode des Transistors Ten bewirkt wird.A further compensation of the manufacturing tolerance of the channel width of the transistor Ten is realized by dividing the transistors T _D \ ι and T _D \ 2 into several partial transistors. This increases the influence of the channel width tolerance on the voltage divider ratio. For example, if the channel width of the transistor To? deviates by 0.1 μτη from the nominal value due to production, the same deviation occurs in each sub-transistor of the transistors Tau and 7bi2, so that this multiplied error effect also causes a compensation by a corresponding change in potential at the gate electrode of the transistor Ten.

Die Aufteilung der Transistoren Tow und Tdu in Teiltransistoren, muß derart optimiert werden, daß sowohl Kanalweitenfehler als auch Fehler der Schwollspannung des Stromquelletransistors optimal kompensiert werden. Im einem speziellen Fall wurde ein Stromquelletransistor Toi verwendet, bei dem das Verhältnis Kanalweite/Kanallänge 20/600 μΐη betrug. In diesem Fall wurde der Transistor Tow in 21 Teiltransistoren mit einer Kanalweite von 10 μΐη und einer Kanallänge von 50 μπι und der Transistor Tdu in 7 Transistoren mit einer Kanalweite von 10 μΐη und einer Kanallänge von 50 μπι sowie einen Transistor mit einer Kanalweite von 7,5 μπι und einer Kanallänge von 50 μηι aufgeteilt. Der Transistor Tdw war identisch mit einem Teiltransistor des Transistors Tdu. Bei diesen Verhältnissen wurden fertigungsbedingte Toleranzen in der Schwellspannung des Stromquelletransistors und in der Kanalweite, die zu Frequenzänderungen der Kippstufe geführt hätten, optimal korrigiert, so daß der Oszillator praktisch keine fertigungsbedingten Frequenzstreuungen mehr aufwies.The division of the transistors Tow and Tdu into partial transistors must be optimized in such a way that both channel width errors and errors in the threshold voltage of the current source transistor are optimally compensated for. In a special case, a current source transistor Toi was used, in which the ratio of channel width / channel length was 20/600 μm. In this case, the transistor Tow in 21 partial transistors with a channel width of 10 μπι and a channel length of 50 μπι and the transistor Tdu in 7 transistors with a channel width of 10 μπι and a channel length of 50 μπι and a transistor with a channel width of 7, 5 μπι and a channel length of 50 μηι divided. The transistor Tdw was identical to a partial transistor of the transistor Tdu. With these conditions, manufacturing tolerances in the threshold voltage of the power source transistor and in the channel width, which would have led to frequency changes in the flip-flop, were optimally corrected so that the oscillator had practically no manufacturing-related frequency spreads.

Frequenzstreuungen, die durch Veränderungen der Schwellspannung der Anreicherungsfeldeffekttransistoren 7"e2 und Ta in der Kippstufe bedingt sind, werden mit Hilfe der Spannungsteilerschaltung aus den Transistoren Tem, Τη*, Te\5 sowie den Transistoren Tes und Ta kompensiert Die Transistoren Teu und Te\s im Spannungsteiler sind Anreicherungsfeldeffekttransistoren mit kurzgeschlossener Gate-Drain-Strecke, so daß an der Reihenschaltung aus diesen beiden Transistoren die doppelte Transistorschwellspannung 2 Ute abfällt Der Transistor Ton vom Verarmungstyp, der mit den Transistoren Tn₄ und Tm in Reihe geschaltet ist, ist relativ hochohmig und sorgt dafür, daß durch den Spannungsteiler ein möglichst geringer Strom fließt Die Gate-Source-Strecke des Transistors Ton ist gleichfalls kurzgeschlossen und bildet den Spannungsabgriff am Spannungsteiler, der zu den Gate-Elektroden der Transistoren Tes und T/s von Anreicherungsstyp führt Die Source-Drain-Strecke der Transistoren tes und 7Ή liegt zwischen dem Potentialpunkt P2 bzw. Pa und dem positiven Pol UDD der Versorgungsgleichspannung. Da an der Gate-Elektrode des Transistors Te, bzw. Tes die Spannung 2 ίΛϊίίΛτ= Schwellspannung der Anreicherungsfeldeffekttransistoren Teu und T^s) abfällt, liegt an den Potentialpunkten P2 bzw. P₄ eine Gleichspannung 1 Ute in der Größe der Schwellspannung eines Anreicherungsfeldeffekttransistors an. Zu dieser Gleichspannung addiert sich in den Schaltphasen die über die Kondensatoren Q bzw. Ci eingekoppelte Spannungsflanke, die im wesentlichen der Gleichspannung Udd entspricht. Nur diese Flanke bestimmt dann in Verbindung mit der Zeitkonstanten der Auf- bzw. Entladewege die Frequenz des Oszillators, während die fertigungsbedingt streuende Schwellspannung der Anreicherungsfeldeffekttransistoren keine Rolle spielt. Der Spannungsverlauf an den Potentialpunkten P\ bis P₄ ergibt sich aus der Figur 2.Frequency spreads, which are caused by changes in the threshold voltage of the enrichment field effect transistors 7 "e2 and Ta in the flip-flop, are compensated for with the help of the voltage divider circuit consisting of the transistors Tem, Τη *, Te \ 5 and the transistors Tes and Ta. The transistors Teu and Te \ s in the voltage divider are enhancement mode field effect transistors with shorted gate-drain path, so that at the series circuit of these two transistors twice the transistor threshold voltage 2 Ute drops transistor tone of the depletion type which is connected to the transistors Tn ₄ and Tm in series, is relatively high impedance and ensures that the lowest possible current flows through the voltage divider.The gate-source path of the transistor Ton is also short-circuited and forms the voltage tap on the voltage divider, which leads to the gate electrodes of the transistors Tes and T / s of the enhancement type. Drain path of the transistors tes and 7Ή is between between the potential point P2 or Pa and the positive pole UDD of the DC supply voltage. Since the voltage 2 ίΛϊίίΛτ = threshold voltage of the enrichment field effect transistors Teu and T ^ s) drops at the gate electrode of the transistor Te or Tes , there is a DC voltage of 1 Ute equal to the threshold voltage of an enrichment field effect transistor at the potential points P2 and P ₄ . The voltage edge coupled in via the capacitors Q or Ci , which essentially corresponds to the direct voltage Udd, is added to this direct voltage in the switching phases. Only this edge determines the frequency of the oscillator in connection with the time constants of the charging and discharging paths, while the manufacturing-related scattering threshold voltage of the enrichment field effect transistors does not play a role. The voltage curve at the potential points P \ to P ₄ results from FIG.

Demnach springt das Potential am Punkt P\ zur Zeit fi, wenn der Stromfluß durch den Transistor Tf₄ unterbrachen wird, auf die Spannung LOd und bleibt auf diesem Wert bis-zum Zeitpunkt f2, wenn der Transistor Ta in den sperrenden und der Transistor 7a in den leitenden Zustand übergeht. Dieser Spannungssprung wird ausgelöst durch den Potentialverlauf am Punkt P₄. Dort ist das Potential zum Zeitpunkt fi auf den Wert Ute abgefallen, so daß der Transistor Te, in den sperrenden Zustand übergeht. Der dadurch ausgelöste Spannungssprung um den Wert Udd bzw. um den Wert -LOd an den Potentialpunkten P\ und Pj überträgt sich auf die Potentialpunkte P2 und P₄ in entsprechender Weise, da die Spannung an den Kondensatoren Q und Ci nicht springen kann. Somit springt die Spannung am Punkt P2 zum Zeitpunkt fi auf den Wert Ute+ Udd und fällt danach wieder auf den Spannungswert Ute aufgrund der Entladung über den Stromquelletransistor Toi ab. Sobald der Wert Ute erreicht ist, ändert die Kippstufe ihren Schaltzustand und der Transistor 7t₄ wird leitend, während der Transistor Τει gesperrt wird. Die Aufladezeit der Kondensatoren über die Transistoren Ta bzw. Ta ist aufgrund der Dimensionierung der Transistoren Tes und Tes klein gegenüber der Entladezeit t₂—1\. Dies ergibt sich aus dem Potentialverlauf an P₄. Zum Zeitpunkt ft springt dort die Spannung aufgrund des Potentialsprungs an P2 auf den Wert — Udd+ Ute und steigt dann in der Zeit f₃-fi wieder auf den Gleichspannungswert Ute an. Die Zeitspanne f3-ii ist wesentlich kleiner als die Zeitspanne f₂-fi, so daß die Kippfrequenz durch diesen Aufladeprozeß nicht bestimmt wird. Da eine Entbzw. Aufladung jeweils auf den Gleichspannungswert Ute, der der Schwellspannung eines Anreicherungsfeldeffekttransistors entspricht, erfolgt, ist die Kippfrequenz nicht mehr abhängig von dieser Schwellspannung, sondern ausschließlich von dem durch den Stromquelle-Accordingly, the potential at point P \ at time fi, when the current flow through transistor Tf _{4 is} interrupted, jumps to voltage LOd and remains at this value until time f2, when transistor Ta is off and transistor 7a is in the conductive state passes. This voltage jump is triggered by the potential profile at point P ₄ . There the potential has dropped to the value Ute at the time fi, so that the transistor Te goes into the blocking state. The resulting voltage jump by the value Udd or by the value -LOd at the potential points P \ and Pj is transferred to the potential points P2 and P ₄ in a corresponding manner, since the voltage on the capacitors Q and Ci cannot jump. Thus, the voltage at point P2 jumps to the value Ute + Udd at time fi and then drops again to the voltage value Ute due to the discharge via the current source transistor Toi . As soon as the value Ute is reached, the flip-flop changes its switching state and the transistor 7t ₄ becomes conductive, while the transistor Τει is blocked. Due to the dimensioning of the transistors Tes and Tes, the charging time of the capacitors via the transistors Ta and Ta is short compared to the discharging time t ₂ -1 \. This results from the potential profile at P ₄ . At the time the voltage ft there jump due to the potential jump at P2 to the value - + Ute Udd and then rises in the period f ₃ -fi back to the DC voltage value at Ute. The time span f3-ii is significantly smaller than the time span f ₂ -fi, so that the tilting frequency is not determined by this charging process. Since a Entbzw. Charging to the DC voltage value Ute, which corresponds to the threshold voltage of an enrichment field effect transistor, takes place, the breakover frequency is no longer dependent on this threshold voltage, but exclusively on the voltage generated by the power source

transistor Ton fließenden Strom und von der Gleichspannung Uod, die den Spannungswert an den Kondensatoren C\ und Ci bestimmt. Durch die ideale Kompensierung der fertigungsbedingten Schwankungen der strombestimmenden Kennwerte des Stromquelletransistors ist die Frequenzstabilität des Oszillators gewährleistet. transistor sound flowing current and from the direct voltage Uod, which determines the voltage value on the capacitors C \ and Ci . The frequency stability of the oscillator is guaranteed by the ideal compensation of the manufacturing-related fluctuations in the current-determining characteristic values of the current source transistor.

Alle Transistoren der dargestellten integrierten Schaltung sind vorzugsweise MOS-Feldeffekttransistoren. wobei der Kennbuchstabe E in den Transistorbe-Zeichnungen für den Anreicherungstyp (Enhancement) und der Buchstabe D für den Verarmungstyp (Depletion) steht Bei einem ideal kompensierten Oszillator, der realisiert wurde, hatten die Kapazitäten Q und Ci den Wert C= 3,5 pF. Die einzelnen Transistoren sind wie folgt dimensioniert, wobei Wdie Kanalweite und L die Kanallänge in μπι bedeutet.All the transistors in the integrated circuit shown are preferably MOS field effect transistors. wherein the characteristic point E in the Transistorbe drawings for the enhancement type (enhancement) and the letter D is the depletion type (Depletion) is In an ideal compensated oscillator that has been realized, the capacity Q and C had the value C = 3.5 pF . The individual transistors are dimensioned as follows, where W denotes the channel width and L denotes the channel length in μπι.

Transistor W/L (μπι)Transistor W / L (μπι)

^vv ''

2525th

3030th

3535

4040

4545

5050

Tbi, Tm Tbi, Tm 20/4020/40 Te₂, TeaTe ₂ , Tea 80/2080/20 Te₅, T_a Te ₅ , Ta _a 50/550/5 Te6, TmRe6, Tm 25/525/5 TmTm 20/60020/600 TowTow 10/5010/50 Taudew 21 Transistoren^ 10/5021 transistors ^ 10/50 TomTom 7 Transistoren a 10/507 transistors a 10/50 + 1 Transistor 7,5/50+ 1 transistor 7.5 / 50 Tß|3Tß | 3 5/805/80 Tn+, 7ViSTn +, 7ViS 50/550/5

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

55 S55 p

Wi 65 iS Wi 65 iS

Claims (2)

Patentansprüche:Patent claims: 1. Integrierte Halbleiterschaltung mit einer Stromquelle aus einem Verarmungs-IG-FET und mit einer Kompensationsschaltung für herstellungsbedingte Parameterschwankungen, wobei die Kompensationschaltung aus einem Spannungsteiler aus drei in Reihe geschalteten Verarmungs-IG-FETs (7bίο, Td ti, T_D 12) besteht und der Spannungsabgriff des Teilers zwischen dem als Diode geschalteten und mit dem Versorgungspotential verbundenen dritten Transistor (7b 10) und den beiden anderen Transistoren (7b 11, 7b 12) mit der Gate-Elektrode des Stromquelletransistors (7b 7) verbunden ist, und wobei die Sourceelektrode des als Diode geschalteten ersten Transistors (7b 12) mit Massepotential verbunden ist, dadurch gekennzeichnet, daß die-Gate-Elektroden des ersten und des zweiten Transistors (7bi2, Tbii) miteinander und mit dem Massepotential verbunden sind.1. Integrated semiconductor circuit with a current source from a depletion IG-FET and with a compensation circuit for manufacturing-related parameter fluctuations, the compensation circuit consisting of a voltage divider of three series-connected depletion IG-FETs (7bίο, Td ti, T _D 12) and the voltage tap of the divider between the third transistor (7b 10) connected as a diode and connected to the supply potential and the two other transistors (7b 11, 7b 12) is connected to the gate electrode of the current source transistor (7b 7), and the source electrode of the first transistor (7b 12) connected as a diode is connected to ground potential, characterized in that the gate electrodes of the first and second transistors (7bi2, Tbii) are connected to one another and to ground potential. 2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der erste und der zweite Transistor (Ton, 7bn) zusätzlich in mehrere parallel geschaltete und an den Gates miteinander verbundene Teiltransistoren (7bii.i-7bn.n, 7bi2.i-7bi2.n) aufgeteilt sind, wobei die Zahl der Transistoren und deren jeweilige Kanalweite so gewählt sind, daß Kanalweitenabweichungen und Abweichungen der Schwellspannung beim Stromquelletransistor (Toi) optimal korrigiert sind.2. Integrated semiconductor circuit according to claim 1, characterized in that the first and the second transistor (Ton, 7bn) are additionally divided into several partial transistors (7bii.i-7bn.n, 7bi2.i-7bi2. n) are divided, the number of transistors and their respective channel width being selected so that channel width deviations and deviations in the threshold voltage in the power source transistor ( Toi) are optimally corrected.