DE3007817C2 - Koinzidenz-Detektorschaltung - Google Patents

Description

10

Die Erfindung betrifft eine Koinzidenz-Detektorschaltung der im Oberbegriff des Patentanspruchs angegebenen Gattung.

Es ist bereits eine mit Prioritätskodierern arbeitende Schaltungsanordnung vorgeschlagen worden (DE-OS 30 07 849 — ältere Priorität jedoch nachveröffentlicht), mit deren Hilfe festgestellt werden kann, ob ein Eingangssignal nur auf einer oder auf mehreren der parallelen Eingangsleitungen innerhalb eines vorgegebenen Zeitraums auftritt im letzteren Fall wird mit Hilfe einer dem Prioritätskodierer nachgeschalteten Gatteranordnung ein Ungültigkeitssignal erzeugt, das dazu dient, die Weitergabe der Adresse der die höchste Priorität besitzenden Eingangsleitung, auf der ein Eingangssignal erschienen ist, zu unterdrücken. Bei dieser bekannten Schaltung wird auch dann ein Unterdrückungssignal erzeugt, wenn auf den Eingangsleitungen der Prioritätskodierer genau zwei Signale erscheinen; sie ist somit für eine Koinzidenz-Detektorschaltung ungeeignet, da letztere gerade dazu dient, das Eintreten zweier soldier Ereignisse innerhalb eines vorgegebenen Koinzidenz-Zeitraums festzustellen. Auch gibt der ältere Vorschlag keinerlei Aufschluß darüber, wie auf möglichst einfache und zuverlässige Art und Weise die Adressen derjenigen beiden Leitungen, auf denen zwei Koinzidenzsignale erschienen sind, ermittelt und für eine weitere Verarbeitung zur Verfugung gestellt werden können.

Demgegenüber liegt der Erfindung die Aufgabe zugrunde, eine Koinzidenz-Detektorschaltung der im Oberbegriff des Patentanspruchs angegebenen Art so weiterzubilden, daß das Auftreten von nur zwei Ereignissen möglichst schnell festgestellt werden kann und die Adressen der beiden betreffenden Eingangsleitungen für eine Übertragung dieser Information in einen Speicher zur Verfügung gestellt werden.

Zur Lösung dieser Aufgabe sieht die Erfindung die im Patentanspruch zusammengefaßten Merkmale vor.

Die erfindungsgemäße Koinzidenz-Detektorschaltung ist allgemein für die Positronenemissions-Tomographie und insbesondere für solche Vorrichtungen geeignet, die eine Anordnung von Szintillations-Detektoren verwenden, um die beim Positronen-Zerfall auftretende Zerstrahlung nachzuweisen, und die diese Informationen dazu verwenden, eine Abbildung der Vertei- y, lung von positronenemittierenden Isotopen innerhalb eines Körpers zu rekonstruieren.

Die Positronenemissions-Tomographie ist ein Verfahren zur Messung der Konzentration eines positronenemittierenden Isotops in einer Querschnittsfläche ί>υ durch einen Körper. Normalerweise wird das Isotop zur Markierung einer Substanz verwendet, die mit dem Blut zirkuliert, und die in gewissen Geweben absorbiert werden kann. Dieses Verfahren ermöglicht die Bestimmung der tatsächlichen Konzentration in dem Schnitt, wenn b5 das Gerät in geeigneter Weise kalibriert ist.

Gewisse Isotope zerfallen unter Aussendung eines Positrons und eines Neutrinos aus dem Kern. Wenn ein ■ulches Positron im Bereich der thermischen Wechselwirkung mit einem Elektron zerstrahlt werden zwei um 180° zueinander entgegengesetzt gerichtete Gammastrahlen von 511 keV emittiert Wenn eine erfindungsgemäße Koinzidenz-DetektorschSitung die Energie der Gammastrahlen bei 511 keV mißt und diese Energie fast gleichzeitig registriert dann darf angenommen werden, daß der Ursprung der Strahlung auf einer geraden linie zwischen den beiden die Strahlung registrierenden Detektoren liegt Die erfindungsgemäße Koinzidenz-Detektorschaltung ist aufgrund ihres Aufbaues mit mehreren Detektoren in einer Anordnung dazu geeignet viele solcher koinzidenter Ereignisse während des gleichen Zeitintervalls abzubilden. Die so gelieferten Informationen können mit einem Rechner verarbeitet werden, wobei Abbildungs-Rekonstruktionsverfahren verwendet werden, um die Lage der Verteilung der Positronen emittierenden Isotope zu finden.

Die Erfindung wird im folgenden beispielsweise unter Bezugnahme auf die Zeichnung näher erläutert; es zeigt Fig. I ein Gesamt-BIockdiagramm des Gerätes;

Fig.2 ein Blockdiagramm der Koinzidenz-Analyseschaltung;

F i g. 3 ein Zeitdiagramm für die Koinzidenz-Analyseschaltung;

F i g. 4 ein Schaltbild der einzelnen Komponenten des Adreßgenerators, der in der F i g. 2 durch gestrichelte Linien eingeschlossen ist; und

Fig.5 eine schwarz-weiße Darstellung der »Rohdaten« der praktischen Abtastung eines Patienten.

Das bevorzugte Ausführungsbeispiel dieser Positronvemichtungs-Abbildungsvorrichtung 1 ist insgesamt in der F i g. 1 dargestellt. Es ist ersichtlich, daß die Vorrichtung aus einem oder mehreren Ringen von Detektoren 2 besteht, die das abzubildende Objekt in einer oder mehreren Ebenen umgeben. Der Lichteingang von den Detektoren aktiviert zugeordnete Photovervielfacher 3. Die elektrischen Signale aus diesen Detektoren werden bei 4a, 4i>—4/7 verstärkt und ihre Signalpegel bei 5a, 5b—5/J diskriminiert, und die Ausgänge jeder der Energie-Diskriminatoren wird durch die Koinzidenz-Analyseschaltung 6 verarbeitet, auf die sich die Erfindung insbesondere bezieht. Der Zweck dieser Koinzidenz-Analyseschaltung 6 ist primär ein zweifacher: Einerseits bestimmt sie, ob zwei oder mehrere Detektoren ein gleichzeitiges Ereignis aufzeichnen. Wenn genau zwei Detektoren ein gleichzeitiges Ereignis feststellen, berechnet die Koinzidenz-Analyseschaltung 6 die Adresse dieser beiden Detektoren und nachdem diese Adresse in einem mit ihr verbundenen Speicher gefunden worden ist, erhöht bzw. inkrementiert sie diese Speicherstelle. Die Information in dem Speicher wird nachfolgend durch ein Abbildungs-Rekonstruktionsprogramm verarbeitet, welchem zur Zeit der Verarbeitung die Anzahl der Fälle zur Verfügung steht, in denen zwischen allen möglichen Kombinationen der Detektoren in der Anordnung ein koinzidentes Ereignis auftrat.

Nachstehend wird nun im einzelnen das in der l^: i g. 2 gezeigte Blockdiagramm der Koinzidenz-Analyseschaltung betrachtet. Der grundlegende Informaticnsstrom in diesem Diagramm verläuft von links nach rechts, beginnend mit 64 Diskriminatorausgängen und endet mit der 12-Bii-Adresse, die an den Speicher des Rechners gesandt wird. Das bevorzugte Ausführungsbeispiel enthält Ringe von 64 Detektoren und die Ausgänge der Detektoren sind mit den Diskriminatoren 5a—5/J in der F i g. I verbunden. Die Diskriminatoren werden jedesmal getriggert, wenn einer der Detektoren ein Ereignis

feststellt, das innerhalb des gewünschten Energiebereiches liegt; die Ausgänge der Diskriminatoren werden in ein 64-Eingangs-OR-Gatter 200 und eine 64-Bit-Verzögerung 230 geleitet. Der Ausgang des OR-Gatters 200 ist immer dann wahr, wenn einer der 64 Detektoren ein Ereignis feststellt. Der Ausgang des OR-Gatters wird durch eine Verzögerung 210 verzögert und triggert ein D-Flip-Flop 220 (Flankendetektor) des Blockdiagramms, dessen Ausgang zur Ladung eines 64-Bit-Halteregisters 240 verwendet wird. Das 64-Bit-Verzögcrungsregister 230 und die mit der Fortpflanzung der Signale durch das OR-Gatter verknüpfte Verzögerung 210 sowie der Flankendetektor 220 bestimmen die Koinzidenz-Auflösungszeit. Die Auflösungszeit kann in Einheiten von 3 nsec(dieGattcr-Durchlaufvcrzögerung der verwendeten Schaltungen) verändert (210) werden. Das Verzögcrungsicgistcr besteht aus 64 I η venern mit einer beträchtlichen Durchlaufverzögerung (lOnscc) und zwar im Vergleich mit der Schottky-TTL-Logik, die im übrigen Teil der Schaltung verwendet wird. Das heißt, während der Zeit, in der angenommen wird, daß zwei Detektoren die beiden Gammastrahlen aus einer Positron-Zerstrahlung festgestellt haben. Der Ausgang des 64-Bit-Halteregisters 240 entspricht gerade dem Zustand der Detektoren etwa 15 nsec (dies ist eine einstellbare Koinzidenz-Auflösungszeit) nachdem der erste Detektor ein Ereignis feststellte.

An den Ausgang dieses Halteregisters sind 8 oktale Prioritätskodierer 250/258 angeschlossen. Es sind 8 Eingangsleitungen an jedem Prioritätskodierer und 4 Ausgangsleitungen vorgesehen. Drei der Ausgänge enthalten die oktale Adresse der höchstwertigen Eingangsleitung. Der vierte Ausgang ergibt immer dann ein wahres logisches Signal, wenn einer oder mehrere der Eingänge wahr sind. Dieser vierte Ausgang jedes Prioritätskodierers ist als Eingang an eine Paritäts-Prüfschaltung 260 ausgebildet, deren Funktion darin besteht, festzustellen, ob eine ungerade oder eine gerade Anzahl von Detektoren von diesem Ereignis betroffen sind. Diese Feststellung kann außerordentlich rasch erfolgen. Da meistens (ungefähr 90—98% der Zeit) nur einer der Detektoren betroffen ist, beseitigt diese Stufe die meiste Information, die keiner weiteren Verarbeitung bedarf. Wenn die Parität des Eingangsereignisses als gerade erkannt wird, werden die 32 Ausgänge der 8 Prioritätskodierer in einem 32-Bit-Gültigkeitsregister 262 gespeichert. Der Zweck des Gültigkeitsregisters besteht darin, Ereignisse mit gerader Parität festzuhalten, bis der Adreßgenerator genau feststellen kann, welche zwei Detektoren bei diesem besonderen Ereignis betroffen waren.

Aus dem Zeitfolgediagramm der F i g. 3 ist erkennbar, daß die »Totzeit« der 64-Bit-Halteregister-Schaltung nur etwa 50 nsec beträgt Dies bedeutet, daß die Schaltung etwa 1 Million Ereignisse pro Sekunde mit einer »Totzeit« von nur 5% verarbeiten kann. Sie kann natürlich noch vielmehr Ereignisse pro Sekunde mit einer proportional höheren Totzeit verarbeiten.

Der wesentliche Punkt der Erfindung ist der Adreßgenerator 68, der bestimmt, welche zwei Detektoren von einem speziellen Ereignis betroffen sind. Das Blockdiagramm des Adreßgenerators 68 ist in der gestrichelten Linie in der F i g. 2 eingeschlossen und die tatsächlich verwendeten Komponenten sind in der F i g. 4 in Form eines Schaltbildes dargestellt. Die 32 Bits in dem Gültigkeitsregister können in zwei Gruppen unterteilt werden. Eine Gruppe von 8 enthält 1 Bit für jeden der 8 Prioritätskodierer 250—258, die mit dem Halteregistcr 240 verbunden wurden. Diese 8 Leitungen sind mit den Eingängen eines weiteren Prioritätskodierers 401 verbunden. Die drei Ausgänge dieses Prioritätskodierers 401 enthalten die Adresse des höchstwertigen Prioritätskodierers, der mit dem Eingang verbunden wurde. Tatsächlich werden also die drei höchstwertigen Bits der Adresse benötigt, d. h. die drei höchstwertigen Bits des Detektors mit der höchsten Nummer, der in einem Koinzidentenereignis betroffen ist. Diese drei Ausgänge werden an drei unterschiedliche Orte geführt. Zuerst

ίο bilden sie eine Obergruppenadresse 420, die durch ein Serienregister (first-in-first-out) 270 in den Rechner gesandt wird. Zweitens werden sie an einen Adresseneingang eines 8 :1 Multiplexers 411 angelegt. Der Dateneingang dieses Multiplexers 8:1, der einer von den sechs mit den Bezugszeichen 410,411,412,413,414 und 415 versehen ist, ist mit dem Güitigkeilsregisier 262 verbunden, wie auch die anderen Multiplexer, und liefert die anderen 24 Bits an das 32-Bit-Gültigkeitsregister 262. Die Ausgänge dieser 8 :1 Multiplexer 410 bis 415 enthalten die Detektoradresse innerhalb der Gruppe von 8, entsprechend dem höchstwertigen Detektor.

An diesem Punkt sind alle 6 Bits des Detektors mit höchster Nummer, der bei diesem Koinzidenz-Ereignis betroffen ist, bestimmt worden.

Die Ausgänge des Prioritätskodierers 401 werden auch an einen oktalen Dekoder 440 geführt, dessen Funktion darin besteht, die acht Leitungen entsprechend den ursprünglichen Eingängen des Prioritätskodierers 401 zu regenerieren. Von seinen Ausgängen ist nur einer logisch wahr, und dies ist der höchstwertige Eingang am Prioritätskodierer. Dies wird als eine Maske in einer Obergruppenmaske 450-457 genutzt, um den höchstwertigen Eingang der Eingänge an einen zweiten Prioritätskodierer 402 zu beseitigen. Da die höchstwertige Leitung aus der Betrachtung durch den zweiten Prioritätskodierer 402 beseitigt wurde, bestimmen seine drei Ausgänge die Adresse der geringstwertigen Gruppe von acht Detektoren, die bei dem koinzidenten Ereignis beteiligt sind. Seine Ausgänge werden dann wieder über drei Wege geleitet, ähnlich den Ausgängen des ersten Prioritätskodierers 401, und auf diese Weise werden die geringstwertigen 6 Bits der Adresse bestimmt. Dieser Vorgang wird noch einmal wiederholt in den Einheiten 441,460-467 und 403, um sicherzustellen. daß nur zwei Detektoren von jedem Ereignis betroffen sind. Auf diese Weise wurde eine 12-Bit-Adresse erzeugt, die dazu verwendet werden kann, eine Speicherstelle in dem Speicher des Rechners zu inkrementieren.

Die Ausgangsadresse wird in einem ersten Serienregister ((first-in-first-out) FI. FO gespeichert, so daß die momentane Geschwindigkeit der Ereignisse höher sein kann, als die Eingangsschaltung des Rechners. Dieses Register wird mit der berechneten Adresse geladen und

diese Adresse wird nachfolgend abgerufen, wenn sie der Rechner verwenden kann.

Der Speicher kann als quadratische Fläche mit einer Größe von 64 · 64Wörtern (siehe Fig. 1) ausgebildet sein, die immer den Detektor mit höchster Nummer auf der V-Achse enthält (die höchstwertigen 6 Bits) und den X-Detektor (die geringstwertigen 6 Bits) entlang den XX. Wegen der Prioritätsstruktur dieser Daten wird dabei beobachtet, daß Ereignisse nur in einem Bereich oberhalb einer Diagonale von der linken unteren zur

rechten oberen Ecke in diesem Quadrat gesammelt werden. Dies wäre natürlich gewissermaßen eine Verschwendung des Speichers des Rechners, und daher umfaßt die Koinzidenz-Analyscschaltung ein Verführen

zur Komplementierung der hohen und niedrigen Detektoradresse unter gewissen Umständen.

Die Detektoranordnung rotiert vorwärts und rückwärts während der Erfassung von Daten (2,8°, die Hälfte der Winkelentfernung zwischen zwei benachbarten Detcktoren). Ein mit dem Bezugszeichen 480 in der F i g. 2 versehener Positionskodiercr, der mit der Detekloranordnung verbunden ist, wird dazu verwendet, auf eine Gruppe von Puffern, 280, 282,284 oder 290,292, 294 zu schalten, die den Ausgang zum Rechner bilden. Die Puf- u> ferelemente, die dann eingeschaltet werden, wenn die Detektoranordnung aus ihrer normalen Position gedreht wurde, also 290,292, 294, komplementieren jedes Bit der Adresse und füllen auf diese Weise ein Spiegelbild der Datengruppe in der unteren rechten Hälfte des quadratischen Speicherraums, wie in der F i g. 5 gezeigt.

Da der Rechner möglicherweise nicht ständig bereit ist, Ereignisse so schnell anzunehmen, wie sie durch die Koinzidenz-Analyseschaltung erzeugt werden, ist ein erstes Serienregister (first-in-first-out) mit 16 Wörtern Länge vorgesehen, um die Daten aus dem Adreßgenerator zum Rechner zu puffern.

Die F i g. 5 zeigt eine Darstellung der »Rohdaten«-Matrix, die von der Schaltung aus einer typischen Patientenabtastung erzeugt wird. Die hellsten (weißen) Farben entsprechend dem höchsten Zählwert in einer Zelle der Matrix. Die weißen Bereiche 502,504 entsprechen der hohen Zählrate eines Tumors im Gehirn. Die Linien 520, 522, 524, 526 entsprechen Zählwerten des Schädels des Patienten. Die Bereiche 540, 542 entspre- jo chen Zählwerten des Gehirns. Die Bereiche 580, 582, 584, 586 entsprechen zufälligen Ereignissen zwischen Detektoren, deren Verbindungslinie nicht durch den Patienten hindurch geht. Diese Ereignisse können dazu verwendet werden, die zufällige Zählrate von anderen Detektorpaaren abzuschätzen. Die dunklen Quadrate 591 —598 enthalten keine Daten. Detektoren, die diesen Bereichen entsprechen, liegen beide an dem gleichen Eingangs-Prioritätskodierer 250,258. Wenn zwei derartige Detektoren ein Ereignis gleichzeitig feststellten, würde die Schaltung ein einziges Ereignis feststellen und es zurückweisen. Diese Rohdaten werden zur Rekonstruierung eines Bildes eines Querschnitts durch den Kopf verwendet

Nachstehend werden nun die Vorteile der Erfindung zusammengefaßt:

1. Die beschriebene elektronische Schaltung ist ein wirksames Verfahren zur Feststellung, daß nur zwei Detektoren in einer großen Anordnung ein gleichzeitiges Ereignis ermittelten. Alle anderen Ereignisse werden zurückgewiesen.

2. Nur eine Schaltung ist erforderlich, um die Ereignisse aus 54 Detektoren zu analysieren.

3. Es wird ein wirksamer und neuartiger Weg geschaffen, um festzustellen, welche zwei Detektoren bei einem koinzidenten Ereignis betroffen sind.

4. Die technische Lehre erfordert keine Bauteile, die nicht handelsüblich derzeit ohne weiteres verfügbar wären.

5. Das Adreßerzeugungsschema erfordert keinen Festwertspeicher, um die Adresse zu bestimmen, so daß das Erfordernis beseitigt wird, einen speziellen Schaltungsaufbau vorzusehen, der für diese Bestimmung speziell programmiert oder aufgebaut ist

6. Die Schaltung ist derart aufgebaut, daß die meisten gemeinsamen Ereignisse (Einzelereignisse) eliminiert werden, so daß sie aus der weiteren Betrachtung ausgeschlossen werden.
Individuelle Stufen der Schaltung verarbeiten die Daten asynchron, so daß die Totzeit bei hohen Zählraten vermindert ist.

Hierzu 5 Blatt Zeichnungen

Claims (1)

Patentanspruch: Koinzidenz-Detektorschaltung, der auf einer Vielzahl von parallelen Eingangsleitungen impulsform!- ge Eingangssignale zuführbar sind und durch die dann, wenn zwei auf zwei verschiedenen Eingangsleitungen auftretende Eingangssignale einen Zeitabstand aufweisen, der kleiner als ein vorgegebener Koinzidenz-Zeitraum ist und in diesen Koinzidenz-Zeitraum keine weiteren Eingangssignale fallen, ein die beiden betreffenden Eingangsleitungen kennzeichnendes Ausgangssignal erzeugbar ist, wobei den Eingangssignalen zugeordnete Signale auf parallelen, den Eingangsleitungen zugeordneten Leitun- 1 s gen einer Vielzahl von (oktalen) Eingangs-Prioritätskodierern zuführbar sind, von denen jeder eine G.'uppe von Ausgangssignalen liefert, die eine (oktale) Adresse der höchstwertigen Eingangsleitung umfaßt, auf der ein Signal erschienen ist, dadurch gekennzeichnet, a) daß jedes der Eingangssignale einem eigenen Pegeldiskriminator (S) zuführbar ist, der bei Einhalten eines vorgegebenen Pegelbereichs ein Signal an den nur ihm zugeordneten Eingang einer Mehrfachbit-Verzögerungseinrichtung (230) abgibt, b) daß jeder Ausgang der Mehrfachbit-Verzögerungseinrichtung (230) mit jeweils einem Eingang eines Mehrfachbit-Halteregisters (240) verbunden ist, das Halteregister-Ausgangssignale abgibt, die den innerhalb des Koinzidenz-Zeitraums nach irgendeinem impulsförmigen Eingangssignal aufgetretenen Ausgangssignalen der Mehrfachbit-Verzögerungseinrichtung (230) entsprechen, c) daß die Ausgänge des Mehrfachbit-Halteregisters (240), von denen jeder genau einer Eingangsleitung entspricht, an die parallelen Eingänge der (oktalen) Eingangs-Prioritätskodierer (250 bis 258) gelegt sind, d) daß die Gruppe von Ausgangssignalcn eines jeden Eingangs-Prioritätskodiercrs (250 bis 258) ein weiteres Signal umfaßt, das immer dann erzeugbar ist, wenn an irgendeinem Eingang des betreffenden Eingangs-Prioritätskodierers (250 bis 258) ein Halteregister-Ausgangssignal anliegt. e) daß die weiteren Ausgangssignale der Eingangs-Prioritätskodierer (250 bis 258) einer Paritäts-Prüfschaltung (260) zuführbar sind, durch die die Adressen-Ausgangssignale und die weiteren Ausgangssignale der Eingangs-Prioritätskodierer (250 bis 258) nur dann, wenn Parität der weiteren Ausgangssignale gegeben ist, einem Gültigkeitsregister (262) zuführbar sind, das diese Signale für einen vorgebbaren Zeitraum speichert, f) daß die den weiteren Ausgangssignalen der Eingangs-Prioritätskodierer (250 bis 258) entsprechenden Ausgangssignale des Gültigkeitsregisters (262) den Paralleleingängen eines Obcrgruppen-Prioritätskodierers (401) und den parallelen Informationseingängen einer Obergruppen-Maskenschaltung (450) zuführbar sind, während die den Adressen-Ausgangssignalen der Eingangs-Prioritätskodierer (250 bis 258) entsprechenden Ausgangssignale des Gültigkeitsregisters (262) den Paralleleingängen einer Vielzahl von Obcrgruppen-Multiplcxern (410 bis 412) und den Paralle'.eingängen einer Vielzahl von Untergruppen-Multiplexern (413 bis 415) in der Weise zuführbar sind, daß alle Bits gleicher Wertigkeit an dem gleichen Obergruppen-Multiplexer und dem gleichen Untergruppen-Multiplexer anliegen, g) daß das die Adresse des den höchsten Stellenwert aufweisenden, ein Halteregister-Ausgangssignal empfangenden Eingangs-Prioritätskodierers (250 bis 258) bildende Adressen-Ausgangssignal des (oktalen) Obergruppen-Prioritätskodierers (401) einem (oktalen) Obergruppen-Dekoder (440), dessen Ausgänge mit den Steuereingängen der Obergruppen-Maskenschaltung (450) verbunden sind, und den Adresseneingängen der Obergruppen-Multiplexer (410 bis 412) zuführbar sind, die dadurch an ihren Informationsausgängen die Adresse der die höchste Priorität besitzenden Eingangsleitung abgeben, auf der ein Eingangssignal erschienen ist, h) daß durch die Obergruppen-Maskenschaltung (450) die an ihren parallelen Informationseingängen anliegenden Signale mit Ausnahme desjenigen Signals auf die parallelen Informationsausgänge übertragbar sind, das aufgrund des vom (oktalen) Obergruppen-Dekoder (440) gelieferten Signals unterdrückt wird, i) daß die parallelen Informationsausgänge der Obergruppen-Maskenschaltung (450) mit den Paralleleingängen eines (oktalen) Untergruppen-Prioritätskodierers (402) und den parallelen Informationseingängen einer Untergruppen-Maskcnschaltung (460) verbunden sind, j) daß das die Adresse des den zweithöchsten Stellenwert aufweisenden, ein Halteregister-Ausgangssignal empfangenden Eingangs-Prioriläiskodierers (250 bis 258) bildende Adressen-Ausgangssignal des (oktalen) Untergruppen-Prioritätskodierers (402) einem (oktalen) Untergruppendekoder (441), dessen Ausgänge mit den Steuereingängen der Untergruppen-Maskenschaltung (460) verbunden sind, und den Adresseneingängen der Untergruppen-Multiplexer (413 bis 415) zuführbar sind, die dadurch an ihren Informationsausgängen die Adresse der die zweithöchste Priorität besitzenden Eingangsleitung abgeben, auf der innerhalb des betreffenden Koinzidenz-Zeitraums ein Eingangssignal erschienen ist, und die einem anderen Eingangs-Prioritätskodierer zugeordnet ist, als die Eingangsleitung mit der höchsten Priorität, deren Adresse von den Obergruppen-Multiplexern (410 bis 412) abgegeben wird, k) daß durch die Untergruppen-Maskenschaltung (460) die an ihren parallelen Informationseingängen anliegenden Signale mit Ausnahme desjenigen Signals auf ihre parallelen Informationsausgänge übertragbar sind, das aufgrund des vom (oktalen) Untergruppen-Dekoder (441) gelieferten Signals unterdrückt wird.

1) und daß die parallelen Informationsausgänge der Untergruppcn-Maskenschaltung (460) mit den Paralleleingängen eines weiteren (oktalen) Prioritätskodierers (403) verbunden sind, von

dessen Ausgangssignalgruppe das weitere, das Anliegen eines Eingangssignals an irgendeinem seiner Paralleleingänge anzeigende Signal zur Unterdrückung der Weitergabe der von den Obergruppen- und Untergruppen-Multiplexern (410 bis 415) erzeugten Adressen an einen Speicher (7) eines Auswertungsrechners dient