DE3007211A1

DE3007211A1 - Pcm/pam-wandlerschaltung mit signalniveauveraenderung im pcm-abschnitt der schaltung

Info

Publication number: DE3007211A1
Application number: DE19803007211
Authority: DE
Inventors: Ernst August Munter
Original assignee: Northern Telecom Ltd
Current assignee: Nortel Networks Ltd
Priority date: 1979-02-27
Filing date: 1980-02-26
Publication date: 1980-09-04
Also published as: ES8104683A1; SE8001498L; GB2050112B; CA1152650A; GB2050112A; ES488946A0; FR2450533A1; JPS55120295A; FR2450533B1; AT390703B; SE439713B; ATA108180A

Description

Die Erfindung betrifft Digitalfernsprechausrüstungen mit Impulscodemodulation (PCM). Insbesondere betrifft die Erfindung die Steuerung von Übertx^agungswerten oder -niveaus an Fernsprechstammleitungs-Schaltungen und ganz besonders die Steuerung oder Beeinflußung der Übertragungswerte im digitalen Abschnitt einer Codier / Decodiereinrichtung, wie sie normalerweise auf diesem Fachgebiet als "Codec" bekannt ist.

Es sind Fernsprecheinrichtungen mit Impulscodemodulation (PCM) bekannt. Eine wichtige Schnittstelle bei digitalen Telefon-Schalteinrichtungen ist die Schnittstelle zwischen den (im Teilnehmer-Fernsprechgerät entstehenden) Analogsignalen und den PCM-Digitalsignalen, die in der digitalen Schalteinrichtung selbst verwendet werden. Einrichtungen, die sowohl das Codieren der Analogsignale in PCM-Digitalsignale als auch das Decodieren der PCM-Digitalsignale in Analogsignale übernehmen, werden allgemein als "Codec"-Geräte bezeichnet. Die Dämpfung, die sich der Analogseite dieser Cbdec-Geräte durch die zugeordnete Verdrahtung und Verschaltung (beispielsweise Stammleitungs- und Teilnehmerschaltungen) bietet, mit der die Geräte also fertig werden müssen, ist infolge der unterschiedlichen Drahtlängen und aus vielen weiteren Gruden variabel. Um dieses Problem zu lösen, sind bisher verschiedene Verfahren entwickelt worden, um die Aussende- oder Übertragungsniveaus in analogen Fernsprech- Stammleitungsschaltungen zu beeinflussen.

Unter diesen verschiedenen Verfahren ist auch die Verwendung von Potentiometern, Schaltern, einsteckbaren Widerstandsnetzwerken, durch Schrauben andrückbaren Ansätzen (pads) usw. bekannt, die eine Anfangs- und Überwachungseinstellung der Übertragungsniveaus von Ausrüstungen, wie beispielsweise Sprachfrequenzverstärkern, Analog- oder Digitalträgerausrüstungen, oder

030036/0838

einfach metallischen Leitungswegen ermöglichen sollen. Bei den bekannten Verfahren wird die Signalniveauveränderung immer im Analog-Sprachfrequenzweg, auch bei Digitalträgerausrüstung, eingeführt.

Einige beispielhafte Codier- Decodiergeräte nach dem Stand der Technik sind in den US-PS 3 877 028, 3 883 864 und 3 906 488 beschrieben.

Die vorliegende Erfindung besteht in einem Codier-Decodiergerät (d.h. einer Wandlerschaltung), die diese Veränderung der Übertragungs- oder Aussendeniveaus nicht im Analogabschnitt, sondern im Digitalabschnitt des Gerätes einführt.

• Kurz zusammengefaßt, ergibt sich als Erfindungsgegenstand eine Wandlerschaltung, die sowohl als Schnittstelle zwischen digitalen (z. B. PCM-) und PAM-(Impulsamplitudenmodulation-) Signalen, als auch zur wahlweisen Modifizierung der Digitalsignale benutzt wird, um so die Amplitude des entstehenden Analogsignals, das aus dem Digitalsignal decodiert werden kann, zu steuern. Es ist dabei darauf hinzuweisen, daß bei dieser Erfindung sowohl die Umwandlung von digital in PAM als auch von PAM in digital betroffen ist. In einer Ausführung der Erfindung (der "Nur Empfangs"-Ausführung) ist das erfindungsgemäße Codec-Gerät von 32 unterschiedlichen Sprachkanälen zeitversetzt ausgenützt. Ein Speicherelement (beispielsweise ein Speicherregister) wird benutzt, um sequenziell 32 Digitalcode, jeweils einen Code für jeden Sprachkanal, zu speichern und damit die Veränderung der für die jeweiligen auftretenden Sprachkanäle erforderlichen Signalstärke darzustellen. Bei der bevorzugten Ausführung, die sowohl die Sende- als auch die Empfangsrichtung enthält, speichert das Speicherelement sequenzielle 64 Code, nämlich für jeden Sprachkanal 2 Code^ und jeder Code wird zumindestens für den Zeitabschnitt von zwei Bits, aber nicht länger als

030036/0838

für die halbe Zeitlänge eines Sprachkanales gespeichert, wobei also jeder der 64 Digitalcode die Veränderung der für den Sprachkanal sowohl in Sende- wie in Empfangsrichtung zu dem jeweiligen Zeitpunkt erforderlichen Signalstärke darstellt. Dieses Speicherelement wird (in der "Nur Empfangs"-Ausführung) mit einem einzigen Code für jeden Sprachkanal durch ein zyklisches Speichergerät beladen, das (bis zur beabsichtigten Änderung) permanent die für die 32 Sprachkanäle erforderlichen 32 Digitalcode gespeichert hat. Das zyklische Speichergerät ergibt als Ausgangssignal, wie der Name sagt, die darin gespeicherten Digitalcode in regelmäßiger und zyklisch durchlaufener Weise einen nach dem anderen. Diese Code werden dann, nachdem sie am Ausgang des zyklischen Speichergerätes erscheinen, dem Speicherregister eingegeben.-

Bei der bevorzugten Ausführung der Erfindung ist eine zusätzliche Einrichtung vorgesehen, um die in dem zyklischen Speichergerät gespeicherten Code direkt von einer zentralen Verarbeitungseinheit (central processing unit CPU) aus erforderlichenfalls zu ändern.

In anderen Worten besteht die vorliegende Erfindung in einer Wandlerschaltung, die als Schnittstelle zwischen Digitalsignal- und PAM-signalführenden Schaltungen dienen kann und die wahlweise die digitalen Signale modifiziert; dabei ist eine erste Schaltung vorgesehen, die eine erste Wandlereinrichtung zum Umwandeln zwischen digitalen und PAM-Signalen und eine erste steuerbare Code-Wandlereinrichtung umfaßt, die in Reihe mit der Digitalseite der ersten Wandlereinrichtung liegt; dazu kommt eine erste Speichereinrichtung zur Steuerung des Betriebs der ersten Code-Wandlereinrichtung in Übereinstimmung mit dem Speicherinhalt der ersten Speichereinrichtung, um dadurch das Änderungsmaß zu steuern, das dem durch die Code-Wandlereinrichtung verarbeiteten Digitalsignal eingeprägt oder ihm mitgeteilt werden muß.

030036/0838

In anderer Ausdrucksweise kann festgestellt werden, daß die vorliegende Erfindung in einer Wandlerschaltung zur Verwendung mit einem Digitalfernsprech-Schaltnetzwerk besteht, die sowohl zum Wandeln aufgenommener Digitalsignale in impulsamplitudenmodulierte (PAM-)Signale als auch zum wahlweisen Modifizieren der aufgenommenen Digitalsignale dieni^ und die eine Empfangsschaltung enthält, die eine Digital/ Analog-Wandlereinrichtung zum Wandeln von Digitalsignalen in PAM-Signale umfaßt und eine erste steuerbare Code-Wandlereinrichtung enthält, die die aufgenommenen Digitalsignale empfängt und deren AusgangssignaIe an die Digitalseite der Digital/Analog-Wandlereinrichtung angelegt werden, die weiter eine erste Speichereinrichtung zum Steuern des Betriebs der ersten Code-Wandlereinrichtung in Übereinstimmung mit dem gespeicherten Inhalt der ersten Speichereinrichtung enthält, um dadurch die Änderungsgröße zu steuern, die dem aufgenommenen, der ersten Code-Wandlereinrichtung angelegten Digitalsignal mitgeteilt wird.

In noch anderer Ausdrucksweise kann gesagt werden, daß die vorliegende Erfindung eine Wandlerschaltung zur Verwendung mit einem Digitalfernsprech-Schaltnetzwerk sowohl zum Wandeln ausgesandter PAM-Signale in ausgesandte PCM-Signale und zum Wandeln aufgenommener PCM-Signale in aufgenommene PAM-Signale ist und eine Empfangsschaltung zum Wandeln empfangener PCM-Signale in empfangene PAM-Signale enthält, die eine erste in Reihe mit dem Digitaleingang eines Digital/Analog-Wandlers geschaltete steuerbare Code-Wandlereinrichtung umfaßt, deren Eingang das aufgenommene PCM-Signal empfängt, wobei das Ausgangssignal der ersten Code-Wandlereinrichtung ein an den Eingang des Digital/Analog-Wandlers angelegtes PCM-Signal ist und das Aus gangs signal des Digital/Analog-Wandlers das aufgenommene PAM-Signal ist/und eine Sendeschaltung-zum Wandeln gesendeter PAM-Signale in gesendete PCM-Signale enthält, die

0300 36/0838

einen Analog/Digital-Wandler enthält, der in Reihe mit einer zweiten steuerbaren Code-Wandlereinrichtung liegt, wobei am Eingang des Analog/Digital-Wandlers das gesendete PAM-Signal liegt und der Ausgang des Analog/Digital-Wandlers ein am
Eingang der zweiten Code-Wandlereinrichtung angelegtes PCM-Signal ist, während das Ausgangssignal der Code-Wandlereinrichtung das gesendete PCM-Signal ist, wobei eine erste
Speichereinrichtung zum Steuern des Betriebs sowohl der ersten als auch der zweiten Code-Wandlereinrichtung vorgesehen ist, um dadurch die Veränderungsgröße des durch die
Code-Wandlereinrichtung laufenden Digitalsignals zu steuern und dadurch die Größe des davon abgeleiteten resultierenden Analogsignals zu steuern.

Wiederum kann in anderer Weise gesagt ν rden, daß die vorliegende Erfindung ein. Verfahren sowohl zum Übergeben digitaler und impulsartplitudenmodulierter Signale und zum wahlweisen Msdifizieren des Digitalsignals ist, wobei zuerst eine Umwandlung von digitalen in PAM-Signale vorgenommen wird und darauf das digitale Signal zur Steuerung der Größe eines davon abgeleiteten resultierenden Analogsignals manipuliert wird.

Die Erfindung wird nachfolgend anhand der Zeichnung beispielsweise näher erläutert; in der Zeichnung zeigt:

Fig. 1 ein vereinfachtes Blockschaltbild einer Ausführung der Erfindung,

Fig. 2a - zusammen ein vereinfachtes Blockschaltbild der 2b bevorzugten Ausfuhrungsform der Erfindung

(später insgesamt als Fig. 2 bezeichnet), und

Fig. 3 ein vereinfachtes, verkürztes Blockschaltbild
einer weiteren Ausführung der Erfindung.

030036/0838

Das vereinfachte Blockschaltbild in Fig. 1 zeigt ein digitales Schaltnetzwerk 10, das mit einem Stammleitungsmodul 20 verbunden ist. Beide Schaltungen sind vereinfacht dargestellt* Der Stammleitungsmodul 11 enthält 16 "Empfangs-" Analogsignalprozessoren 12a bis 12n, die durch (nicht gezeigte) Taktsignale gesteuert werden. Die Prozessoren 12a bis 12n verarbeiten die an ihre Eingänge 13a bis 13n angelegten impulsamplitudenmodulierten Signale (PAM) 21 durch Filtern und Abtasten (sample). Die Ausgangsleitungen 14a bis 14n der Prozessoren 12a bis 12n tragen jeweils ein kontinuierliches Analogsignal. Die Aufnahmeprozessoren 12a bis 12n werden häufig als PAM-Glieder und PCM-Filter bezeichnet; der Ausdruck "Aufnahme" wird hier in konventioneller Art in Bezug auf die Prozessoren 12a bis 12n gebraucht.

Der Stammleitungsmodul 11 enthält zusätzlich 16 "Sende-" Analogsignalprozessoren 15a bis 15n, die die an ihren Eingangsleitungen 16a bis 16n ankommenden kontinuierlichen Analogsignale durch Filtern und Abtasten verarbeiten. Die Ausgangsleitungen 17a bis 17n führen also Sende-PAM-Signale 22. Die Prozessoren 15a bis 15n werden häufig auch als PAM-Glieder und PCM-Filter bezeichnet; der Ausdruck "Sende-"in Bezug auf die Prozessoren 15a bis 15n wird in konventioneller Weise verwendet.

Die Prozessoren 12a bis 12n und 15a bis 15n werden alle über (nicht gezeigte) Taktsignalleitungen getaktet, so daß während des Betriebs irgendeines Sprachkanales nur das PAM-Glied eines Annahmeprozessors 12a bis 12n zur Abtastung des PAM-Signals 21 an der Sammelleitung 18'und nur das PAM-Glied des entsprechenden Sendeprozessors 15a bis 15n zur Erzeugung von PAM-Impulsen für die Sammelleitung 19 betrieben wird. Dabei entsprechen die mit den gleichen Kleinbuchstaben bezeichneten Prozessoren einander, d.h. 12a + 15a, 12b + 15b usf.

030036/0838

Die Eingangsleitungen 13a bis 13n aller Aufnahmeprozessoren 12a bis 12n sind jeweils mit einer gemeinsamen PAM-Aufnahmesammelleitung 18 verbunden. Alle Ausgangsleitungen 17a bis 17n der Sendeprozessoren 15a bis 15n sind mit einer gemeinsamen PAM-Sendesammelleitung 19 verbunden.

Die PAM-Sammelleitungen 18 und 19 verbinden die Prozessoren 12a bis 12n bzw. 15a bis 15n mit dem im zeitlichen Zugriff geschachtelten (time-shared) Codec-Gerät 2O. Die serielle Sammelleitung 23a, der Seriell/Parallel-Wandler 24 und die Parallel-Sammelleitung 23b verbinden das Codec-Gerät 20 mit dem Digitalschaltnetzwerk 10, die Parallel-Sammelleitung 46b, der Parallel/Seriell-Wandler 47 und die Seriell-Sammelleitung 46a verbinden ebenfalls das Codec-Gerät 20 mit dem digitalen Schaltnetzwerk 10. Die Verbindungen der verschiedenen Bestandteile im Codec-Gerät 2O sind in Fig. 1 dargestellt; diese Fig. wird im einzelnen weiter besprochen.

Aufgenommene serielle PCM-Signale 30, die vom digitalen Schaltnetzwerk 10 ausgesandt sind, werden durch den Seriell/Parallel-Wandler 24 in Parallelform gewandelt und werden durch ein digitales Anpassglied (code converter) 25 über die PCM-Sammelleitung 23b empfangen. Das digitale Anpassglied 25 ist ein Auslese- oder Festwertspeicher ROM (beispielsweise Modell Nr. 2316 der Firma INTEL). Die Wirksamkeit des Anpassgliedes 25 wird durch ein Speicherregister 26 (beispielsweise Texas Instruments Modell 74LS374) gesteuert. Ein an den Steuereingang 27 des Gliedes 25 angelegtes Digitalsignal steuert den von Klemme 28 des Anpassgliedes 25 bei einem gegebenen PCM-Code-Eingang an die Eingangsklemme 29 des digitalen Anpassgliedes 25 abgehenden PCM-Code in der folgenden Weise.

Das digitale Anpassglied 25 enthält m "Tabellen" mit jeweils 128 Plätzen von je 7 Bit, wobei jede "Tabelle" einem unterschiedlichen Abschwächungs- oder Gewinnwert entspricht. In

030036/0838

-"- 3Q07211

der bevorzugten Ausführung ist m = 8. Jede Tabelle ergibt einen abgeschwächten oder angehobenen PCM-Ausgangscode an Klemme 28 bei jedem möglichen PCM-Eingangscode, der an Klemme 29 anliegt. Das Zeichenbit des 8-Bit-PCM-Code wird durch das Anpassglied 25 nicht beeinflußt. Ein Steuerwort mit η Bits wird vom Register 26 an den Eingang 27 des digitalen Anpassgliedes 25 angelegt und adressiert die η mächtigsten Adressbits des digitalen Anpassgliedes 25, so daß sich eine Auswahl aus einem aus 2ⁿ = m möglichen Abschwächungs- oder Gewinnwerten ergibt. Bei der bevorzugten Ausführung der vorliegenden Erfindung ist η = 3. Die gerxngerwertxgen Adressbits (7) sind die PCM-Signalteile, die an den Eingangsklemmen 29 angelegt werden.

Ein weiteres Steuerbit, das am Eingang 27 vom Register 26 her anliegt, wird benutzt, wenn das PCM-Signal an der Sammelleitung 23b die Schaltung des digitalen Anpassgliedes 25 umgehen und direkt an die Ausgangsklemme 28 weiteregeleitet werden kann, wenn ein Kanal vorhanden ist, der keine Abschwächung und keinen Gewinn erforderlich macht. Eine detailliertere Darstellung des Betriebs von digitalen Anpassgliedern kann in der US-PS 4 Ο21 652 und in der US-Patentanmeldung SN 856 gefunden werden.

Das Ausgangssignal des digitalen Anpassgliedes 25 an Klemme 28 wird an einen Digital/Analog-Wandler 32 angelegt. Das Ausgangssignal des Wandlers 32 ist dann ein PAM-Signal an der PAM-Sammelleitung 18. Ein als Digital/Analog-Wandler 32 einsetzbares Bauelement ist Modell Nr. DAC 86 der Firma P.M.I.

Die PAM-Sammelleitung 19 führt über eine Abtast- und Halteschaltung 40 zum Eingang A eines Analog/Digital-Wandlers 33. Der Wandler 33 ist herkömmlich aufgebaut und enthält einen Digital/Analog-Wandler 34, eine sukzessive Approximationslo-

0 30 036/0838

gik 35 (ζ. B. Modell SAR 25Ο6 der Firma American Micro Devices) und einen Analogkomparator 36 (beispielsweise LM 3Ο6 der Fa. National Semiconductor), die wie in Fig. 1 dargestellt, verschaltet sind. Die Logik 35 wirkt durch nacheinanderfolgendes Erproben von PCM-Coden gegenüber dem PAM-Eingangssignal von der PAM-Sammelleitung 19, das am Eingang A des Komparators 36 nach dem Weg über die Abtast- und Halteschaltung 40 anliegt. Der Wandler 34 wandelt den Code von der Logik 35 in einen Analogwert und legt ihn am Eingang B des Komparators 36 an. Der Komparator 36 vergleicht den Wert am Eingang A mit dem Wert am Eingang B und erzeugt ein Ausgangssignal 37, das wieder an den Eingang 38 der Logik 35 angelegt wird.

Die Logik 35 benutzt ein Verfahren der "sukzessiven Approximation", be: dem die Logik 35 so beginnt, daß sie einen Code logisch O an den Digital/Analog-Wandler 34 abgibt. Wenn das Ausgangssignal 37 des Komparators 36 anzeigt, daß das am Eingang A des Komparators 36 anliegende Signal negativer als das am Eingang B anliegende ist, wird das erste Bit des PCM-Code (d.h. das Vorzeichenbit) auf den Wert logisch 1 gesetzt und im anderen Fall bei logisch O gelassen. Bei jedem darauffolgenden Bit des PCM-Code wird das Bit zunächst auf logisch 1 gesetzt und dann entweder beim Wert logisch 1 belassen, wenn das Ausgangssignal 37 des Komparators36 anzeigt, daß der Absolutwert des Signals am Eingang A größer als der Absolutwert des entsprechenden am Eingang B anliegenden Testsignals ist, oder das Bit wird auf logisch O zurückgestellt, wenn eine andere Anzeige des Signals 37 erfolgt. Auf diese Weise werden alle 8 Bit des PCM-Code nacheinander abgeleitet, wobei zuerst das Vorzeichenbit, dann das Bit mit höchster Mächtigkeit usw. aufeinanderfolgen, bis das kleinstwertige Bit abgeleitet ist. Dieses Verfahren ist auf diesem Fachgebiet bekannt. Nachdem die Logik den PCM-Code vollständig abgeleitet hat, wird dieser an die Sammelleitung 39 im Parallelformat weitergeleitet;

030036/0838

das geschieht über die Sammelleitung 43 und das Schaltelement 41. Dieses Schaltelement 41 ist als einfacher EIN/AUS-Schalter vereinfacht dargestellt, wird in der tatsächlichen Ausführung jedoch als ein Halbleiter- oder Festkörperschalter eingebaut, der acht Parallelleiter schalten kann. Die strichpunktierte Linie zwischen der Logik 35 und dem Schalter 41 wird benutzt, um anzuzeigen, daß der Betrieb des Schalters durch die Logik 35 gesteuert wird.

Zwischen der Sammelleitung 39 und der Parallelsammelleitung 46 befindet sich ein digitales Anpassgerät 42, welches durch ein zeitweiliges Speieherregister 26 in der gleichen Weise wie das Anpassglied 25 gesteuert wird. Die Parallelsammelleitung 46b führt zu einem Parallel/Seriell-Wandler 47, dessen Aüsgangssignal das gesendete PCM-Signal 31 an der seriellen Sammelleitung 46 ist. Diese Sammelleitung führt zum digitalen Schaltnetzwerk 10. Bei der tatsächlichen Ausführung der Erfindung wird die Funktion der digitalen Anpassglieder 25 und 42 durch ein einziges digitales Anpassglied erfüllt, das unter Steuerung durch das Speicherregister 26 sowohl als Anpassglied 25 als auch als Anpassglied 42 wirkt.

Es wird nun ein Betriebsbeispiel für die Schaltung nach Fig. 1 gegeben, wie bereits ausgeführt, behandelt der Stammleitungsmodul 11 nach Fig. 1 16 Sprachkanäle aus einer Gesamtmenge von 32 solchen Kanälen. Wenn die Sprachkanäle von O bis 31 durchgezählt werden, behandelt die Schaltung nach Fig. 1 jeden zweiten Sprachkanal (d. h. also entweder alle ungeraden Sprachkanäle 1, 3, 5 ... 31 oder alle geradzahligen Sprachkanäle O, 2, 4, 6 ... 30). Das hat den Grund, daß der Analog/Digital-Wandler 33 die Zeit von zwei Sprachkanälen verbraucht, um sein Ausgangssignal an Sammelleitung 39 abzugeben und nicht schnell genug ist, um das in der Zeit eines

030036/0838

Sprachkanals fertigzubringen.

Der Digital/Analog-Wandler 32 ist genügend schnell, um die erforderliche Funktion während des Zeitablaufes eines Sprachkanales abzugeben und damit ist in der Ausführung nach Fig. der Wandler 32 bei jedem zweiten Sprachkanal frei, könnte also eine andere Arbeit übernehmen. In einer Abwandlung der Ausführung nach Fig. 1 (siehe Fig. 2) ist ein zweiter Analog/ Digital-Wandler 133 im Multiplex-Verfahren mit dem Wandler 33 so zusammengeschaltet, daß die nicht durch den Wandler bedienten 16 Sprachkanäle durch den zweiten Analog/Digital-Wandler 133 versorgt werden.

Bei der Ausführung nach Fig. 1 werde beispielsweise angenommen, daß nur die ungeradzahligen Sprachkanäle versorgt werden. Es sei dies nun der Sprachkanal a, der vom Schaltnetzwerk 10 her während eines Kanalablaufes 5 an Sammelleitung 23 , anliegt. Beim Ablauf des Kanals 6 wird die PAM-Weitergäbe des Kanals a an der PAM-Sammelleitung 18 verfügbar. Gleichfalls während dieses Zeitabschnittes Kanal 6 tritt das PAM-Signal 22 auf Sammelleitung 19 entsprechend de Sprachkanal a auf. Die Wandlung dieses PAM-Signals findet im Analog/Digital-Wandler 33 während der Kanal Zeitabschnitte 7 und 8 statt. Das Ausgangssignal des Anpassgliedes 42 ist in Parallelformat an der Sammelleitung 46b am Ende "des Kanalzeitabschnittes 8 verfügbar und das PCM-Signal 31 ist in serieller Form an Sammelleitung 46a zur Aussendung an das Schaltnetzwerk 10 während des Kanalzeitabschnittes 9 verfügbar.

Ein zyklischer Speicher 5O (z. B. Nr. 2125 der Firma INTEL) wird dazu verwendet, einen neuen Codewert in das zeitweilige Speicherregister 26 für jede Richtung jedes Sprachkanales einzuspeichern. Wie der Name sagt., speichert der zyklische

030036/0838

Speicher 50 zwei Codewerte für jeden Sprachkanal (d.h. insgesamt 32 Codewerte für die in Fig. 1 gezeigte besondere Anordnung) und läßt diese 32 Codewerte einfach mit der Geschwindigkeit von zwei Codewerten bei jedem ungeraden Sprachkanal umlaufen, so daß, zugeordnet zu jeder Sprachkanalrichtung (d. h. senden oder empfangen) ein besonderer vorbestimmter Code vorhanden ist, der die durch die digitalen Anpassglieder 25 und 42 zu bewirkenden Änderungen bestimmt.

Der Prozessor 51 (z. B. Nr. 8085 von INTEL) bewirkt ,unter Steuerung durch die zentrale Verarbeitungseinheit CPU 52, erforderlichenfalls eine Änderung der in dem zyklischen Speicher 50 gespeicherten Coden. Eine Tastatur 53 läßt einen Eingriff an die CPU 52 zu, während eine Anzeige 54 als Sichtgerät der CPU 52 dient, so daß eine Bedienungsperson Zugriff zur CPU 52 erhält und dabei die in dem zyklischen Speicher 50 gespeicherten Code ändern kann. Es ist dabei darauf hinzuweisen, daß in der bevorzugten Ausführung der Erfindung das Ändern der Code im Speicher 50 durch eine automatische Ausrüstung bewirkt wird, die zur Vermeidung von -Komplikatio nenbei der Beschreibung der Erfindung nicht dargestellt ist. CPU 52 bewirkt auch eine Steuerung des digitalen Schaltnetzwerkes 10.

Fig. 2 zeigt die bevorzugte Ausführung der vorliegenden Erfindung in vereinfachter Gestalt. Fig. 2 entspricht Fig. 1, jedoch sind die folgenden Komponenten hinzugefügt oder abgewandelt, um gegenüber den 16 durch die Ausführung nach Fig. 1 behandelten Sprachkanälen nun 32 Sprachkanäle zu versorgen*. Es werden nun dabei in Fig. 2 für den Elementen in Fig. 1 entsprechende Elemente die gleichen Bezugszeichen verwendet, während geänderte oder hinzugefügte gleichartige Elemente eine um 100 erhöhte Bezugszahl erhielten, um Kreuzbeziehungen deutlich zu machen.

030036/0838

Gegenüber Fig. 1 sind 16 zusätzliche Analogsignal-Prozessoren 112a bis 112n vorgesehen, deren Eingänge 113a bis 113n jeweils mit einer PAM-Samme1leitung 118 gemeinsam mit den Eingängen 13a bis 13n der Prozessoren 12a bis 12n verbunden wurden..16 zusätzliche Sende-Analogsingalprozessoren 115a bis 115n sind ebenfalls hinzugefügt worden und ihre Ausgänge 117a bis 117n stehen in Verbindung mit der PAM-Sammelleitung 119, an die auch die Ausgänge 17a bis 17n der Prozessoren 15a bis 15n angeschlossen sind. Die Sammelleitung 119 sendet oder überträgt die PAM-Signale 122. Die Sammelleitung 119a verbindet die Sammelleitung 119 mit dem Analog/Digital-Wandler 33 und die Sammelleitung 119b verbindet die Sammelleitung 119 mit dem Analog/Digital-Wandler 133. Dabei sind die Sammelleitungen 118, 119, 119a und 119b sämtlich im Zeitmultiplex arbeitende (time-shared) Sammelleitungen. Der Wandler 133 entspricht dem Wandler 33 bis auf das Schaltelement 41. Die Baugruppen oder Schaltungen 134, 135, 136 und 140 des Wandlers 133 entsprechen jeweils den Schaltungen oder Baugruppen 34, 35, 36 und 40 des Wandlers 33 und werden in gleicher Weise betrieben. Eine PCM-Sammelleitung 143 verbindet den Ausgang des Wandlers 133 mit der Klemme E des Schalters 41. Dieser Schalter 41 wird durch die Logik 35 so gesteuert, daß er abwechselnd die Klemme C mit einer der beiden Klemmen D bzw. E verbindet. Dieser Schaltvorgang tritt jeweils einmal beim Ablauf einer Kanalzeitlänge auf, d.h. bei einem Kanalzeitablauf verbindet der Schalter 41 die beiden Klemmen C und D miteinander und in dem darauffolgenden Kanalablauf verbindet der Schalter 41 die Klemmen C und E miteinander; darauf folgt wieder eine Verbindung der Klemmen C und D im nächsten Kanalablauf usw.

Demzufolge trägt die Sammelleitung 39 bei dieser Ausführung PCM-Signale für alle 32 Sprachkanäle, die an den 16 Eingangsleitungen 16a bis 16n und an den 16 Eingangsleitungen 116a

030036/0838

-20- 3QQ7211

bis 116n erscheinen. In gleicher Weise trägt die PAM-Sammelleitung 118 nun 32 PAM-Signale, die für die .16 Ausgangsleitungen 14a bis 14n und für die 16 Ausgangssleitungen 114a bis 114n bestimmt sind. Das Speicherregister 26 des im Zeitmultiplexbetrieb arbeitenden Codec-Gerätes 12Ο arbeitet genau wie das entsprechende Gerät in Fig. 1, d.h. es speichert zwei bestimmte Codewerte für jeden Sprachkanalablauf. Der zyklische Speicher 50 ist der gleiche wie in Fig. 1, jedoch wird hier für den Stammleitungsmodul 111 in Fig. 2 eine Speicherung von 64 Codewerten (jeweils 2 für jeden der 32 ablaufenden Sprachkanäle) gespeichert und diese werden so umgewälzt, daß immmer zwei Code pro Sprachkanal (d. h. ein Codewert zur Aufnahme und ein Codewert zum Senden bei jedem Sprachkanal) auftreten. Der Prozessor 51, die CPU 52, das Tastenfeld 53, die Anzeige 54 und das digitale Schaltnetzwerk 10 sind in Fig. 1 und 2 gleich.

Bei einer Abwandlung dieser Erfindung wird das Codec-Gerät 120 nicht im Zeitmultiplexbetrieb zwischen den verschiedenen Signalprozessoren 12, 15, 112 und 115 betrieben, sondern das Codec-Gerät 120 widmet sich nur einem einzigen Aufnahme-Analogsignalprozessor 12a,und einem einzigen Sende-Analogsignalprozessor 15a. Auf diese Weise braucht kein zyklischer Speicher 50 vorgesehen werden und die Änderungen des im Register 26 gespeicherten Codes werden direkt durch den Prozessor 51 vorgenommen.

Bei einer weiteren Abwandlung der erfindungsgemäßen Ausführung nach Fig. 2 ist nur eine Aufnahmefunktion vorgesehen. In anderen Worten, es werden keine Analog/Digital-Wandler 33 und 133 mit den zugeordneten Bauelementen (wie z. B. Prozessoren 15a bis 15n und 115a bis 115n, digitales Anpassglied 4 2 usw.) benutzt und die Werteänderungen oder Niveauänderungen werden nur in einer Richtung (d. h. in der Empfangs- oder Aufnahme-

030036/0838

richtung) ausgeführt. Damit wird in dem zyklischen Speicher 50 nur ein Codewert für jeden Kanalzeitablauf (d. h. 32 Codes für 32 Sprachkanäle) gespeichert und das Speicherregister 26 wird nur einmal pro Sprachkanal (oder Kanalzeitablauf) durch den Speicher 50 befragt.

Fig. 3 zeigt eine weitere erfindungsgemäße Ausführung in einem teilweise ausgeführtem Blockschaltbild. Hier sind 16 Aufnahme-Analogsignalprozessoren 212a bis 212n vorgesehen, die die Ausgangssignale von jeweils einem von 16 Digital/ Analog-Wandlern 232a bis 232n empfangen. Zusätzliche 16 Empfangs-Analogsignalprozessoren 312a bis 312n empfangen die Ausgangssignale von jeweils einem der 16 Digital/Analog-Wandler 332a bis 332n. Jeder Digital/Analog-Wandler 232a bis 232n und 332a und 332n ist identisch mit dem Digital/ Analog-Wandler 32 in Fig. 2 aufgebaut und jeder Prozessor 212a bis 212n und 312a bis 312n ist identisch mit dem Prozessor 12a nach,Fig. 2 aufgebaut. In gleicher Weise sind 16 Analog/Digital-Wandler 233a bis 233n vorgesehen, die die Ausgangssignale von 16 Sende-Analogsignalprozessoren 215a bis 215n empfangen und die 16 Analog/Digital-Wandler 333a bis 333n empfangen die Ausgangssignale von jeweils einem der 16 Sende-Analogsignalprozessoren 315a bis 315n. Auch hier sind die Analog/Digital-Wandler 233a bis 233n und 333a bis 333n identisch zu dem Analog/Digital-Wandler nach Fig. 2 und jeder Prozessor 215a bis 215n und 315a bis 315n ist identisch mit dem Prozessor 15a nach Fig. 2.

Die restlichen Bauelemente und Schaltungen in Fig. 3 arbeiten in der gleichen Weise, wie es bei dem entsprechenden Abschnitt in Fig. 2 der Fall ist. Die digitalen Anpassglieder

25 und 42 sind in Fig. 3 zusammen mit dem Speicherregister

26 dargestellt. Auch diese Bestandteile entsprechen denen in Fig. 2 und die übrigen Bestandteile, die den Schaltbildern

030036/0838

3Q07211

in Fig. 2 und 3 gemeinsam sind, wurden zur vereinfachten Darstellung in Fig. 3 weggelassen. Darunter fallen der Seriell/Parallel-Wandler 24, der Parallel/Seriell-Wandler 47, der zyklische Speicher 50, der Prozessor 51, die zentrale Prozessoreinheit CPU 52, das Tastenfeld 53, die Anzeige 54 und das digitale Schaltnetzwerk 10. Diese Bestandteile sind.in der gleichen Weise wie in Fig. 2 auch in Fig. 3 geschaltet zu denken und wirken ebenfalls, in der gleichen Weise.

Bei der Ausführung nach Fig . 3 wird jeweils ein getrennter Wandler (analog/digital oder digital/analog) für jeden Prozessor 212a bis 212n, 312a bis 312n bzw. 215a bis 215n und 315a bis 315n verwendet. Der Rest der Schaltung nach Fig. 3 ist gleich der Schaltung nach Fig. 2. Während die Wandler 232a bis 232n, 233a bis 233n, 332a bis 332n und 333a bis 333n mit Bezug auf die entsprechenden Wandler aus Fig. 2 bereits beschrieben wurden, ist darauf hinzuweisen, daß Wandler mit etwas geringerer Betriebsgeschwindigkeit im Vergleich zu denen in Fig. 2 verwendeten in der Ausführung nach Fig. 3 eingesetzt werden können, da in Fig. 3 jeder Wandler 232a bis 232n, 233a bis 233n, 332a bis 332n und 333a bis 333n nur jeweils ein Ausgangssignal bei jedem der 32 Sprachkanal-Zeitabschnitte erzeugen muß. Bei der Ausführung in Fig. 2 muß der Wandler 32 bei jedem Sprachkanal ein Ausgangssignal erzeugen und der Wandler 33 muß jeweils im Zeitraum von zwei Sprachkanälen ein Ausgangssignal abgeben.

Damit ergibt sich eine Wandlerschaltung zur Benutzung mit einer digitalen Fernsprechschalteinrichtung zum Wandeln von impulsamplitudenmodulierten (PAM-)Signalen in impulscodemodulierte (PCM-)Signale, und zum Wandeln von PCM-Signalen in PAM-Signale. Wenn dieses Wandeln durchgeführt wird, ist es wünschenswert oder erforderlich, die Größe oder das Niveau

030036/0838

, ^3 . Leerseite

Claims

PATE N TA N WÄ LT E MANlTZ, FINSTERWALD & QRÄMKOW Northern Telecom Limited 1600 Dorchester Boulevard, West Montreal, Quebec, Kanada H3H IRl DEUTSCHE PATENTANWÄLTE DR. GERHART MANITZ · dipl-phys. MANFRED FiNSTERWALD ■ DlPL-ING., dipl-wirtsch.-ing. WERNER GRÄMKOW · DlPL-ING. DR. HELIANE HEYN · DIPL.-chem. HANNS-JÖRG ROTERMUND · DlPL-PHYS. BRITISH CHARTERED PATENT AGENT JAMES G MORGAN B se (Phys ). D. M s ZUGELASSENE VERTRETER BEIM EUROPAISCHEN PATENTAMT REPRESENTATIVES BEFORE THE EUROPEAN PATENT OFFICE MANDATAIRES AGREES PRES LOFFICE EUROPEEN DES BREVETS 8000 MÜNCHEN 22 - ROBERT-KOCH-STRASSE TELEFON (089) 22 42 11 ■ TELEX 05-29 672 PATMF TELEGRAMME INDUSTRIEPATENT MÜNCHEN IHR ZEICHEN p/3/kl_N2213 datum Feb. 1380 PCM/PAM-Wandlerschaltung mit Signalniveauveränderung im PCM-Abschnitt der Schaltung Patentansprüche:

1. Wandlerschaltung zur Zwischenschaltung zwischen digitalen und impulsamplitudenmodulierten (PAM-)Signalen und zur gleichzeitig wahlweisen Modifizierung der digitalen Signale, dadurch gekennzeichnet, daß eine erste Schaltung mit einer ersten Wandlereinrichtung (32; 33) zur Ausführung der Umwandlung zwischen den digitalen und den PAM-Signalen und eine erste steuerbare Code-Wandlereinrichtung (25; 42) in Reihe mit der Digitalseite der ersten Wandlereinrichtung vorgesehen ist und

030036/0838

daß eine erste Speichereinrichtung (26) zur Steuerung des Betriebs der ersten Code-Wandlereinrichtung (25; 42) in Übereinstimmung mit dem gespeicherten Inhalt der ersten Speichereinrichtung (26) vorgesehen ist, um dadurch das Ausmaß der auf die durch die Code-Wandlereinrichtung (25; 42) verarbeiteten digitalen Signale bewirkten Änderungen zu steuern.

2. Wandlerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die digitalen Signale impulscodemodulierte (PCM-)Signale sind.

3. Wandlerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Code-Wandlereinrichtung ein digitales Anpassglied (25; 42) ist.

4. Wandlerschaltung zur Verwendung mit einem digitalen Fernsprechschaltnetzwerk zum Wandeln aufgenommener digitaler Signale in impulsamplituienmodulierte (PAM-) Signale und zur wahlweisen Modifizierung der aufgenommen digitalen Signale, dadurch gekennzeichnet, daß eine Empfangsschaltung aus einer Digital/Analog-Wandlereinrichtung (32) zum Wandeln von Digitalsignalen in PAM-Signale und einer ersten steuerbaren, die aufgenommenen Digitalsignale empfangenden Code-Wandlereinrichtung (25) vorgesehen ist, wobei die Ausgangssignale der steuerbaren Code-Wandlereinrichtung (25) an die digitale Seite der Digital/Analog-Wandlereinrichtung (32) angelegt werden, und daß eine erste Speichereinrichtung (26) zur Steuerung des Betriebs der ersten Code-Wandlereinrichtung (25) in Übereinstimmung mit dem gespeicherten Inhalt der ersten Speichereinrichtung (26) vorgesehen ist, um dadurch die Größe der auf die an die erste Code-Wand-

030036/0838

lereinrichtung (25) angelegten, aufgenommenen Digitalsignale bewirkten Änderung zu steuern.

5. Wandlerschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die aufgenommenen Digitalsignale impulscodemodulierte (PCM-)Signale sind.

6. Wandlerschaltung nach Anspruch 5, dadurch g e k e η nz ei chnet, daß die erste Code-Wandlereinrichtung ein digitales Anpassglied (25) ist.

7. Wandlerschaltung zur Verwendung mit einem digitalen Fernsprechschaltnetzwerk zum Wandeln von impulsamplitudenmodulierten (PAM-)Signalen in digitale Signale und zum wahlweisen Modifizieren der Digitalsignale, dadurch g ekennzeichnet,

daß eine Sendeschaltung aus einer Analog/Digital-Wandlereinrichtung (33) zum Wandeln der PAM-Signale (22) in die Digitalsignale und einer zweiten steuerbaren Code-Wandlereinrichtung (22), an deren Eingang die digitalen Signale von der Analog/Digital-Wandlereinrichtung (33) angelegt sind, vorgesehen ist, und daß eine erste Speichereinrichtung (26) zur Steuerung des Betriebs der zweiten steuerbaren Code-Wandlereinrichtung (42) in Übereinstimmung mit dem in der ersten Speichereinrichtung (26) gespeicherten Inhalt vorgesehen ist, um dadurch die Größe der auf ein an die zweite Code-Wandlereinrichtung (42) angelegtes Digitalsignal bewirkten Veränderung zu steuern.

8. Wandlerschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Digitalsignale impulscodemodulierte (PCM-)Signale sind und daß die zweite Code-Wandlereinrichtung ein digitales Anpassglied (42) ist.

030036/0838

9. Wandlerschaltung nach Anspruch 1, 4 oder 7, dadurch gekennzeichnet, daß die erste Speichereinrichtung (26) in Abhängigkeit von einer zweiten Speichereinrichtung (50) arbeitet, wobei die zweite Speichereinrichtung ein zyklischer Speicher (50) ist, der mindestens einen Digitalcode pro Sprachkanal speichert und die gespeicherten Digitalcode zyklisch umsetzt und dabei jeweils einen Digitalcode an die erste Speichereinrichtung (26) mit einer Geschwindigkeit.von mindestens 1 Code pro Sprachkanal anlegt.

10. Wandlerschaltung zur Verwendung mit einem digitalen Fernsprechschal tnet zwerk zum Wandeln gesendeter impulsamplitudenmodulierter (PAM-)Signale in gesendete impulscodemodulierte (PCM-)Signale und zum Wandeln aufgenommener PCM-Signale in aufgenommene PAM-Signale, dadurch g ekennzei ahnet,

daß eine Empfangsschaltung zum Wandeln aufgenommener PCM-Signale in aufgenommene PAM-Signale (121) vorgesehen ist, die eine erste steuerbare Code-Wandlereinrichtung ■ (25) in Reihe mit dem Digitaleingang eines Digital/ Analog-Wandlers (32) umfaßt, wobei am Eingang der ersten Code-Wandlereinrichtung (25) das aufgenommene PCM-Signal angelegt ist und das Ausgangssignal der ersten Code-Wandlereinrichtung (25) ein an den Eingang des Digital/Analog-Wandlers (32) angelegtes PCM-Signal ist, und das Ausgangssignal des Digital/Analog-Wandlers (32) das aufgenommene PAM-Signal (121) ist, daß eine Sendeschaltung zum Wandeln gesendeter PAM-signale (122) in gesendete PCM-Signale vorgesehen ist, wobei die Sendeschaltung einen in Reihe mit einer zweiten steuerbaren Code-Wandlereinrichtung (42) geschalteten Analog/Digital-Wandler (33, 133) umfaßt, an den Eingang des Analog/Digital-Wandlers (33, 133)

030036/0838

das gesendete PAM-Signal (122) angelegt ist und das Ausgangssignal des Analog/Digital-Wandlers (33, 133) ein an den Eingang der zweiten Code-Wandlereinrichtung (42) angelegtes PCM-Signal ist, während das Ausgangssignal der zweiten Code-Wandlereinrichtung (42) das gesendete PCM-Signal ist,

und daß eine erste Speichereinrichtung (26) zur Steuerung des Betriebs sowohl der ersten (25) als auch der zweiten (42) Code-Wandlereinrichtung vorgesehen ist, um dadurch die Größe der Veränderung des durch die Code-Wandlereinrichtungen hindurchtretenden Digitalsignals zu steuern und dadurch die Größe eines sich ergebenden, davon abgeleiteten Analogsignals zu steuern.

11. Wandlerschaltung nach Anspruch 10, dadurch gekennzeichnet, daß die erste Speichereinrichtung (26) jeweils zweimal bei jedem Sprachkanalablauf abgefragt ist, um den angemessenen Digitalcode in der ersten Speichereinrichtung zur Steuerung der Größe der durch die erste (25) und die zweite (42) Code-Wandlereinrichtung verursachten Veränderung zu steuern.

12. Wandlerschaltung nach Anspruch 11, dadurch gekennzeichnet, daß eine zyklische Speichereinrichtung (5O) vorgesehen ist, von der die erste Speichereinrichtung (26) zum Speichern der in der ersten Speichereinrichtung zu speichernden Digitalcode in regelmäßiger Ordnung abhängig ist.

13. Wandlerschaltung nach Anpsruch 12, dadurch gekennzeichnet, daß eine von der zentralen Verarbeitungseinheit CPU (52) des digitalen Fernsprechschaltnetzwerkes abhängige Prozessoreinrichtung (51) zum wahlweisen Ändern der in dem zyklischen Speicher (50) ge-

030036/0838

speicherten Digitalcode vorgesehen ist.

14. Wandlerschaltung nach Anspruch 10, dadurch gekennzeichnet, daß eine von der zentralen Verarbeitungseinheit CPU (52) des digitalen Fernsprechschaltnetzwerkes abhängige Prozessoreinrichtung (51) zum wahlweisen Ändern der in der ersten Speichereinrichtung (26) gespeicherten Digitalcode vorgesehen ist.

15. Wandlerschaltung nach Anspruch 10, 12 oder 14, dadurch gekennzeichnet, daß die PCM-Signale 8-Bit-Signale einschließlich des Vorzeichenbit, sind.

16. Wandlerschaltung nach Anspruch 10, 12 oder 14, dadurch gekennz ei chnet; daß die erste und die zweite Code-Wandlereinrichtung digitale Anpassglieder (25; 42) sind.

17. Verfahren zur Schnittstellenverarbeitung von digitalen und impulsamplitudemodulierten (PAM-)Signalen und zum wahlweisen Modifizieren der digitalen Signale, dadurch gekennzeichnet,

daß eine Wandlung zwischen den digitalen und den PAM-Signalen vorgenommen wird und

daß die digitalen Signale manipuliert werden, um dadurch die Größe irgendeines davon abgeleiteten, resultierenden Analogsignals zu ändern.

030036/0838