DE29518676U1 - Coupled storage device - Google Patents

Description

Lippert, STachow, Schmidt Ad/kyLippert, STachow, Schmidt Ad/ky

& Partner 24. November 1995& Partners 24 November 1995

Patentanwälte
KrenkelstraSe 6Patent attorneys
Krenkelstrasse 6

D-01309 DresdenD-01309 Dresden

Zentrum Mikroelektronik Dresden GmbH 01109 Dresden Center for Microelectronics Dresden GmbH 01109 Dresden

Koppe1speicherbaue1ementCouple1storage component

Die Erfindung betrifft ein Koppelspeicherbauelement zum Datenaustausch von mehreren Logik- oder Prozessorsystemen, mit einer auf einem Chip integrierten Logikschaltung, die zum Anschluß der Logik- oder Prozessorsyteme mit nach außen geführten Anschlußelementen verbunden ist, und mit einem Speieher zur Zwischenspeicherung von Informationen beim Datenaustausch der Logik- oder Prozessorsysteme.The invention relates to a shared memory component for data exchange between several logic or processor systems, with a logic circuit integrated on a chip, which is connected to external connection elements for connecting the logic or processor systems, and with a memory for temporarily storing information during data exchange between the logic or processor systems.

Es sind Koppelspeicher der eingangs genannten Art bekannnt, welche einen SRAM als Speicherelement enthalten und die mit einer entsprechenden Logik zur Ankopplung der externen Logik- oder Prozessorsysteme versehen sind. Nachteilig ist bei diesen Koppelspeichern, daß der SRAM einen flüchtigen Speicher darstellt und die im Koppelspeicher enthaltenen Daten bei einem Betriebsspannungsausfall verloren gehen.There are known coupling memories of the type mentioned above which contain an SRAM as a storage element and which are provided with appropriate logic for coupling the external logic or processor systems. The disadvantage of these coupling memories is that the SRAM is a volatile memory and the data contained in the coupling memory is lost in the event of an operating voltage failure.

Ein derartiger Betriebsspannungsausfall kann z.B. durch eine Systemhavarie hervorgerufen werden, oder auch dadurch entstehen, daß die Logik- oder Prozessorsysteme voneinander und/oder von dem Koppelspeicher getrennt werden.Such an operating voltage failure can be caused, for example, by a system failure or by the logic or processor systems being separated from each other and/or from the shared memory.

Eine Möglichkeit der Verhinderung des Datenverlustes bei einem Betriebsspannungsausfall besteht darin, die Betriebsspannungsversorgung des SRAM mit einer Batterie zu puffern. Dadurch ist es möglich, daß bei fehlender Betriebsspannung der DateninhaltOne way to prevent data loss in the event of a power failure is to buffer the power supply of the SRAM with a battery. This makes it possible for the data content to be retained if the power supply is missing.

im SRAM erhalten bleibt. Nachteilig ist dabei, daß stets gewährleistet sein muß, daß die Pufferbatterie eine ausreichende Ladung bereithält. Ein weiterer Nachteil besteht darin, daß die Pufferbatterie einen großen Raum beansprucht, was einer Miniaturisierung weitgehend entgegensteht.is retained in the SRAM. The disadvantage is that it must always be ensured that the buffer battery has sufficient charge. Another disadvantage is that the buffer battery takes up a lot of space, which largely prevents miniaturization.

Eine andere Möglichkeit der Verhinderung des Datenverlustes bei einem Betriebsspannungsausfall besteht darin, einen Flash-Speicher oder einen EEPROM als Speicherelement zu benutzen.Another way to prevent data loss in the event of a power failure is to use a flash memory or an EEPROM as a storage element.

Derartige Speicherelemente behalten den Dateninhalt auch bei einem Betriebsspannungsausfall. Allerdings ist hierbei nachteilig, daß sich die Zugriffszeit für das Speichern von Daten erheblich erhöht. Außerdem ist nur eine begrenzte Anzahl von Speicherzyklen im Flash-Speicher oder EEPROM möglich. Damit verkürzt sich die Lebenszeit des derartigen Koppelspeichers erheblich.Such memory elements retain the data content even if the operating voltage fails. However, the disadvantage here is that the access time for saving data increases considerably. In addition, only a limited number of memory cycles are possible in the flash memory or EEPROM. This significantly shortens the lifespan of this type of shared memory.

Es ist damit Aufgabe der Erfindung, ein Koppelspeicherelement zu schaffen, das unter Gewährleistung kurzer Speicherzugriffszeiten und weitgehendster Miniaturisierung einen Datenerhalt bei Betriebsspannungsausfällen sichert und kostengünstig herstellbar ist.It is therefore the object of the invention to create a coupling memory element which ensures data retention in the event of operating voltage failures while guaranteeing short memory access times and the greatest possible miniaturization and which can be manufactured cost-effectively.

Gemäß der Erfindung wird die Aufgabe dadurch gelöst, daß ein nichtflüchtiger SRAM, der im allgemeinen als non volatile SRAM oder nvSRAM bezeichnet wird, als Speicher auf dem Chip integriert ist. Ein solcher nvSRAM besteht aus einem SRAM, dem über eine Koppelschaltung ein EEPROM parallelgeschaltet ist. Dabei dient der EEPROM dem SRAM als Schattenspeicher. Innerhalb weniger Millisekunden kann der Speicherinhalt des gesamten SRAMs in den EEPROM übernommen werden. Dies kann über einen bewußt ausgelösten Befehl oder mit einem sogenannten Autostore automatisch geschehen, wenn vorbestimmte Betriebsbedingungen (z.B. Betriebsspannungsunterbrechungen) eintreten. 35According to the invention, the object is achieved by integrating a non-volatile SRAM, generally referred to as non-volatile SRAM or nvSRAM, as memory on the chip. Such an nvSRAM consists of an SRAM with an EEPROM connected in parallel via a coupling circuit. The EEPROM serves as a shadow memory for the SRAM. Within a few milliseconds, the memory content of the entire SRAM can be transferred to the EEPROM. This can be done automatically using a deliberately triggered command or with a so-called autostore when predetermined operating conditions (e.g. operating voltage interruptions) occur. 35

In einer günstigen Ausgestaltung der Erfindung ist vorgesehen, daß der Speicher als Dual Port RAM ausgeführt ist. Ein derartiger Dual Port RAM ermöglicht die Verbindung von zweiIn a favorable embodiment of the invention, it is provided that the memory is designed as a dual port RAM. Such a dual port RAM enables the connection of two

3
Logik- oder Prozessorsystemen über deren Speicherinterface.3
logic or processor systems via their memory interface.

In einer weiteren zweckmäßigen Ausgestaltung der Erfindung ist vorgesehen, daß der Speicher als First-Input-First-Output-Speicher, daß heißt als sogenannter FIFO-Speicher ausgeführt ist. Dieser FIFO-Speicher stellt einen seriell organisierten Koppelspeicher dar.In a further expedient embodiment of the invention, it is provided that the memory is designed as a first-input-first-output memory, i.e. as a so-called FIFO memory. This FIFO memory represents a serially organized coupling memory.

Über die als Interface ausgeführten Anschlußelemente ist das Koppelspeicherbauelement mit den Logik- oder Prozessorsystemen verbindbar. Damit kann der SRAM-Teil des nvSRAM beispielsweise als gemeinsamer Datenbereich oder als Übergabepuffer Verwendung finden. Wird der Koppelspeicher von der Betriebsspannungsversorgung getrennt, werden die Daten des SRAM-Teiles des nvSRAM ohne Zusatzaufwand in den EEPROM-Teil übernommen und bleiben dort erhalten. Damit wird das Koppelspeicherbauelement für Anwendungen, in welchen ein Datenerhalt bei Spannungsaufall notwendig ist, einsetzbar.The shared memory component can be connected to the logic or processor systems via the connection elements designed as an interface. This means that the SRAM part of the nvSRAM can be used, for example, as a shared data area or as a transfer buffer. If the shared memory is disconnected from the operating voltage supply, the data from the SRAM part of the nvSRAM is transferred to the EEPROM part without any additional effort and is retained there. This means that the shared memory component can be used for applications in which data retention is necessary in the event of a power failure.

Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels näher erläutert werden. Die zugehörige Zeichnung zeigt eine Prinzipdarstellung eines erfindungsgemäßen Koppelspeichers .The invention will be explained in more detail below using an exemplary embodiment. The accompanying drawing shows a schematic diagram of a coupling memory according to the invention.

Wie in der Zeichnung dargestellt, ist auf einem Chip ein nvSRAM (1), welcher aus dem SRAM-Teil (2) und dem EEPROM-Teil (3) sowie einer entsprechenden Speicherlogik (4) besteht, integriert. Weiterhin ist auf dem Chip eine Zugriffssteuerung (5) integriert, welche einen konfliktfreien Speicherzugriff bei anzuschließenden Logik- bzw. Prozessorsystemen auf den nvSRAM (2;3) organisiert, so daß das Koppelspeicherelement als Dual Port RAM genutzt werden kann.As shown in the drawing, an nvSRAM (1), which consists of the SRAM part (2) and the EEPROM part (3) as well as a corresponding memory logic (4), is integrated on a chip. Furthermore, an access control (5) is integrated on the chip, which organizes conflict-free memory access for logic or processor systems to be connected to the nvSRAM (2;3), so that the coupling memory element can be used as a dual port RAM.

Zum äußeren Schutz und zur Kennzeichnung ist die gesamte An-Ordnung von einem Schaltkreisgehäuse (6) umgeben.For external protection and identification, the entire arrangement is surrounded by a circuit housing (6).

• ··

Upper+, Srachow, Schmidt & PartnerUpper+, Srachow, Schmidt & Partner

Patentanwälte KrenkslstraSe 6Patent Attorneys Krenkslstrasse 6

D-O1309 Dresden Ad/ky 24. November 1995D-O1309 Dresden Ad/ky 24 November 1995

Zentrum Mikroelektronik Dresden GmbH 01109 Dresden Center for Microelectronics Dresden GmbH 01109 Dresden

Koppe1speicherbaue1ementCouple1storage component Bezugs zeichenlisteReference symbol list

1 nvSRAM1 nvSRAM

2 SRAM-Teil2 SRAM part

3 EEPROM-Teil3 EEPROM part

4 Speicherlogik4 Memory logic

5 Zugriffssteuerung5 Access control

6 Schaltkreisgehäuse6 Circuit housing

Claims (3)

Lippeit Stachow, Schmidt Ad/ky & Partner 24. November 1995 Patentanwälte Krenkelstraße 6 D-Ol 309 Dresden Zentrum Mikroelektronik Dresden GmbH 01109 Dresden 10 Koppe1speicherbaue1ement AnsprücheLippeit Stachow, Schmidt Ad/ky & Partner 24 November 1995 Patent Attorneys Krenkelstrasse 6 D-Ol 309 Dresden Zentrum Mikroelektronik Dresden GmbH 01109 Dresden 10 Coupled memory device Claims 1. Koppelspeicherbauelement zum Austausch von mehreren Logikoder Prozessorsystemen mit einer auf einem Chip integrierten Logikschaltung, die zum Anschluß der Logik- oder Prozessorsysteme mit nach außen geführten Anschlußelementen verbunden ist, und mit einem Speicher zur Zwischenspeicherung von Informationen beim Datenaustausch der Logik- oder Prozessorsysteme, dadurch gekennzeichnet, daß ein nicht flüchtiger SRAM (nvSRAM) (1) als Speicher auf dem Chip integriert ist.1. Coupling memory component for the exchange of several logic or processor systems with a logic circuit integrated on a chip, which is connected to external connection elements for connecting the logic or processor systems, and with a memory for temporarily storing information during data exchange between the logic or processor systems, characterized in that a non-volatile SRAM (nvSRAM) (1) is integrated as a memory on the chip. 2. Koppelspeicherbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher als Dual-Port-RAM ausgeführt ist.2. Coupling memory component according to claim 1, characterized in that the memory is designed as a dual-port RAM. 3. Koppelspeicherbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher als First-Input-First-Output-Speicher (FIFO-Speicher) ausgeführt ist.3. Coupling memory component according to claim 1, characterized in that the memory is designed as a first-input-first-output memory (FIFO memory).