DE2939493A1

DE2939493A1 - Elektronischer einphasenelektrizitaetszaehler fuer das ladungskompensationsverfahren

Info

Publication number: DE2939493A1
Application number: DE19792939493
Authority: DE
Inventors: Arthur Dr.-Ing. 8501 Schwaig Seibt
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1979-09-28
Filing date: 1979-09-28
Publication date: 1981-04-16

Description

Elektronischer Einphasenelektrizitätszähler für das
Ladungskompensationsverfahren Die Erfindung betrifft einen elektronischen Einphasenelektrizitätszähler für das Ladungskompensationsverfahren mit einem Time-Division-Multiplizierer zur Erzeugung eines dem Produkt von Verbraucherspannung und -strom proportionalen Stromsignals,mit einem Integrator zur Integration des Stromsignals und mit einem Schaltglied als Komparator sowie einem netzgekoppelten Schmitt-Trigger, mit einem bistabilen Kippglied, durch das Jeweils nach Überschreiten des Schwellwertes des Komparators bei Eingang eines Ausgangssignals des Schmitt-Triggers über einen Entladeschalter dem Integrator eine konstante Ladungsmenge entnommen wird, wobei jeweils ein kumulierendes Zählwerk fortgeschaltet wird, und mit einer Gleichspannungsversorgungsquelle zur Speisung der elektronischen Bauelemente.
Ein derartiger Zähler ist aus der DE-OS 27 47 385 bekannt. In dieser Veröffentlichung ist das Ladungskompensationsverfahren im Detail beschrieben. Bei dem bekannten Einphasenelektrizitätszähler ist es erforderlich, für alle die Eichung bestimmenden Schaltungsteile, beispielsweise zur Herleitung dem dem Integrator zu entnehmenden konstanten Ladungsmenge, sehr genaue und konstante Spannungen zur Verfügung zu stellen, was durch den Einsatz teuerer Referenzdioden erfolgt.
Der Erfindung liegt die Aufgabe zugrunde, einen elektronischen Einphasenelektrizitätszähler der eingangs genannten Art anzugeben, der bei hoher Meßgenauigkeit kostengünstiger und kompakter erstellbar ist.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Gleichspannungsversorgungsquelle mindestens in einem Spannungszweig einen Präzisionsspannungsregler aufweist und daß die geregelte Versorgungsgleichspannung bei allen die Eichung bestimmenden Schaltungsteilen als Referenzspannung dient. Damit können die Referenzdioden eingespart werden, die teuerer als beispielsweise ein hochwertiger integrierter Spannungsregler sind. Vorzugsweise ist der Präzisionsspannungsregler in dem die positive Versorgungsgleichspannung führenden Spannungszweig angeordnet.
In einer bevorzugten Ausführungsform dient als bistabiles Kippglied ein erstes D-Flip-Flop, dessen D-Eingang dem Ausgangssignal des Integrators zugeführt ist und dessen Takteingang mit dem Ausgangssignal des Schmitt-Triggers beaufschlagt ist. Damit dient der D-Eingang als Komparator. D-Flip-Flops sind kostengünstig im Handel erhältlich.
Eine bevorzugte Ausführungsform besteht weiterhin darin, daß das erste D-Flip-Flop als Entladeschalter dient, aus dessen Ausgangssignal die dem Integrator zu entnehmende konstante Ladungsmenge gewonnen ist.
Da dieses erste D-Flip-Flop von der hochpräzisen geregelten Versorgungsgleichspannung gespeist ist, kann aus seiner Ausgangs spannung ohne weitere Stabilisierungsmaßnahmen direkt für eine durch die Eingangssignale dieses D-Flip-Flop vorgegebene Zeitspanne ein sehr konstanter Strom hergeleitet werden, so daß die dem Integrator zu entnehmende konstante Ladungsmenge ohne großen Aufwand gewinnbar ist.
Es ist vorteilhaft, wenn der eine Ausgang des ersten D-Flip-Flops über einen Widerstand und eine Si-Diode mit dem Summenpunkt am Eingang des Integrators verbunden ist. Über den Widerstand wird die Ausgangsspannung des D-Flip-Flops in einen Strom gewandelt. Der positive Temperaturkoeffizient des Ausganges des D-Flip-Flops wird durch den negativen Temperaturkoeffizienten der Si-Diode ausgeglichen. Der Eingang des Integrators liegt stets auf einem Potential, das kaum von Null abweicht. Solange der Ausgang des D-Flip-Flops ebenfalls auf Null liegt, bleibt die Si-Diode gesperrt. Erst wenn das Ausgangssignal auf die positive Versorgungsspannung springt, leitet die Si-Diode und der Strom fließt für eine durch den Schmitt-Trigger vorgegebene Zeitspanne in den Integrator.
Es ist vorteilhaft, wenn ein zweites D-Flip-Flop vorgesehen ist, dessen Takteingang mit einem der Ausgänge des ersten D-Flip-Flops verbunden ist und dessen Eingang mit einem seiner Ausgänge gekoppelt ist, und wenn der invertierte Ausgang des zweiten D-Flip-Flops über die Reihenschaltung eines Verdopplungskondensators und eines Schrittmotors zum Antrieb eines Zählwerkes mit dem nicht invertierten Ausgang verbunden ist. Das zweite D-Flip-Flop stellt in dieser Beschaltung ein T-Flip-Flop dar. Das zweite D-Flip-Flop bildet somit einen Motortreiber, wobei der Schrittmotor bei jedem ausgangsseitigen Signalwechsel einen verdoppelten Spannungsimpuls erhält. Der Motor zieht damit keinen Dauerstrom.Durch einen zeitlichen Versatz der impulsarigen Ansteuerung des Schrittmotors nach Beendigung des Impulses des ersten D-ljp-Flops, der zur Bildung der dem Integrator repetitiv zu entnehmenden konstanten Ladungsmenge dient, wird vermieden, daß der positive Zweig der Gleichspannungsversorgungsquelle gleichzeitig mit beiden Strömen belastet wird, das der Genauigkeit zugute kommt.
Es ist günstig, wenn als D-Flip-Flop CMOS-D-Flip-Flops eingesetzt sind. Derartige Flip-Flops können ohne weitere Anpassungsmaßnahmen mit dem ausgangsseitigen Signalpegel von Operationsverstärker, die beim vorliegenden Einphasenelektrizitätszähler in großer Zahl eingesetzt sind, arbeiten. Darüberhinaus liegt bei CMOS-D-Flip-Flops die Schaltwelle sehr genau bei der halben Speisespannung, was den Einsatz des D-Einganges des ersten D-Flip-Flops als Komparator vereinfacht.
Es ist vorteilhaft, wenn als Schrittmotor ein polarisierter Synchronmotor dient. Derartige Schrittmotoren sind einfach und preisgünstig und werden durch Stromimpulse unterschiedlicher Stromflußrichtung, die ja hier vorliegen, in dieselbe Richtung weitergeschaltet.
Hierbei ist es günstig, daß die Frequenz des Ausgangssignals des Integrators so bemessen ist, daß sie die maximal zulässige Schrittfrequenz des Schrittmotors nicht übersteigt. Damit ist der an sich übliche, teuere Frequenzteiler für den Betrieb des Zählwerkes nicht erforderlich. Die Frequenzbemessung kann beispielsweise durch geeignete Dimensionierung des Kondensators des Integrators, durch geeignete Bemessung der Eingangsströme des Integrators oder durch die Wahl des Schwellwertes des Komparators beeinflußt werden.
In einer bevorzugten Ausführungsform, eines elektronischen Einphasenelektrizitätszählers, bei dem Verbraucherspannung und -strom über Widerstände erfaßt sind, ist der Tastverhältnismodulator des Time-Division-Mulitplizierers über einen Vorwiderstand an die Netzspannung gelegt und ist die Eingangsschaltung des Integrators mit dem an einen Meßwiderstand in einer Netzleitung abfallenden stromproportionalen Signal beaufschlagt. An sich ist es bei einem Multiplizierer gleichgültig, wie die Eingangssignale angeschlossen sind. Bei einem Time-Division-Mulitplizierer ist dies jedoch wegen der erheblichen Unterschiede in der Struktur der Eingänge anders. Da bei einem Elektrizitätszähler der Meßfehler relativ zum Meßwert, nicht zum Bereichsendwert - wie sonst üblich - definiert ist, sind Schaltungen ungünstig, bei denen Fehler "vom Endwert" entstehen können, da diese bei kleinen Meßwerten zu hohen relativen Fehlern führen. Das eine Eingangssignal bei Elektrizitätszählern der vorliegenden Art geht einmal direkt, bzw. invertiert zum Integrator.
Das andere Eingangssignal moduliert ein Rechteck in seinem Tastverhältnis; mit diesem Tastverhältnis wird dann schließlich im anderen Kanal zwischen positiven und negativen Werten hin- und hergeschaltet. Bei allen Anwendungsfällen von Elektrizitätszählern schwankt die Spannung nur sehr wenig, während der Strom einen Dynamikbereich von 120 : 1 durchläuft. Aus diesem Grund ist das verbraucherstromproportionale Signal auf den Integrator geschaltet, während das spannungsproportionale Signal über den Tastverhältnismodulator das Tastverhältnis moduliert. Ist kein Strom vorhanden, kann es auch kein Integratoreingangssignal geben, unabhängig davon, was auf der Verbraucherspannungsseite geschieht.
Jeder eventuelle Fehler, der von der Verbraucherspannungsseite beigetragen wird, geht nur "vom Meßwert", nämlich vom jeweiligen verbraucherstromproportionalen Eingangssilal ein.
In einer bevorzugten Ausführungsform weist der Tastverhältnismodulator einen Integrator und einen nachgeschalteten Komparator auf, wobei dem Summenpunkt des Integrators ein aus der negativen Versorgungsgleichspannung gewonnener negativer Referenzstrom,ein damit verglichen größerer, aus der positiven Versorgungsspannussig abgeleiteter positiver getakteter Referenzstrom, der durch einen Schalttransistor in Abhängigkeit vom Ausgangssignal des Komparators zuschaltbar ist, sowie ein der Verbraucherspannung proportionaler Meßstrom zugeführt, wobei der Summenpunkt über einen Widerstand mit dem invertierenden Eingang des als Integrator eingesetzten Operationsverstärkers verbunden ist und wobei der Integrationskondensator den Ausgang des Operationsverstärkers mit dem Summenpunkt verbindet. Damit wird zwar das Tastverhältnis sehr genau moduliert, gleichzeitig wird aber die Frequenz mitverändert. Der Tastverhältnismodulator ist demzufolge nicht voll ausgesteuert, damit die Abtastfrequenz nicht zu klein wird.
Es ist günstig, wenn der Tastverhältnismodulator einen Bipolartransistor als Analogschalter aufweist.
Eine bevorzugte Ausführungsform besteht ferner darin, daß der dem Time-Division-tIultiplikator nachgeschaltete Integrator als Operationsverstärkerschaltung ausgeführt ist, daß die Eingangsschaltung des Integrators einen ersten Operationsverstärker als Vorverstärker aufweist, daß das Ausgangssignal des ersten Operationsverstärkers einerseits über einen ersten Widerstand und einen vom Tastverhältnismodulator gesteuerten FET-Schalter dem Summenpunkt des Integrators zugeführt ist, daß das Ausgangssignal des ersten Operationsverstärkers andererseits über einen zweiten Operationsverstärker als Invertierstufe und einen zweiten Widerstand dem Summenpunkt des Integrators zugeführt ist und daß der Integrationskondensator ebenfalls am Summenpunkt angeschlossen ist.
Es ist günstig, wenn für jeden Integrator und für den ersten Operationsverstärker der Eingangsschaltung des Integrators jeweils ein Potentiometer vorgesehen ist, das zwischen Polen der Versorgungsgleichspannung liegt, über dessen Abgriff jede der auftretenden Offsetspannungen einzeln für sich auf Null abgeglichen ist. Während bei dem hier vorliegenden Einphasenelektrizitätszähler nach dem Ladungskompensationsverfahren im Gegensatz zum Umladungsverfahren Integrationskondensator und Schwellwert des Komparators in die Meßgenauigkeit nicht eingehen, wird jedoch hier jeder Strom am Integratoreingang - gleich welchen Ursprungs - mitgemessen, d. h.
auch Offsetströme. Werden die wesentlichen Offsetströme einzeln für sich auf Null abgeglichen, ist gewährleistet, daß auch Verbraucherspannungen und/oder -ströme mit Gleichanteilen richtig gemessen werden.
Aus demselben Grunde ist es vorteilhaft, wenn der Eingang des Integrators leckstromsicher aufgebaut ist.
Dies kann durch Freiverdrahtung der kritischen Bauteile und Leitungen oder Schutzringtechnik erreicht werden.
Die Erfindung wird im folgenden anhand eines in der Figur dargestellten Ausführungsbeispieles erläutert.
Mit dem Bezugszeichen 1 ist die Gleichspannungsversorgungsquelle bezeichnet, die eingangsseitig an den Nulleiter 0 sowie den mit R bezeichneten Phasenleiter eines Wechselstromnetzes angeschlossen ist. Wesentlich ist Hierbei, daß in der die positive Spannung führenden Leitung 2 sowie in der die negative Spannung führenden Leitung 3 Spannungsregler 4 und 5 angeordnet sind, an deren Ausgangsklemmen 6 und 7 die positive Versorgungsgleichspannung +UB und die negative Versorgungsgleichspannung UB abnehmbar sind, wobei der Spannungsregler 4, der der positiven Versorgungsspannung +Ug zugeordnet ist, als Präzisionsspannungsregler ausgebildet ist. Der in der die negative Versorgungsgleichspannung führenden Leitung 3 angeordnete Spannungsregler 5 kann alternativ oder zusätzlich zu dem Gleichspannungsregler 4 als Präzisionsgleichspannungsregler ausgebildet sein. Die Versorgungsgleichspannung + UB dient zur Speisung der elektronischen Komponenten des erfindungsgemäßen elektronischen Einphasenelektrizitätszählers.
Im Nulleiter 0 des Wechselstromnetzes ist ein Meßwiderstand 8 mit niedrigem Widerstandswert angeordnet, an dem als Spannungsabfall eine dem Verbraucherstrom iV proportionale Größe abgenommen wird. Der eine Anschluß des Meßwiderstandes 8 ist über einen Widerstand 9 und einen Widerstand 12 mit dem dem invertierenden Eingang eines als Vorverstärker 13 dienenden ersten Operationsverstärkers 14 verbunden. Die antiparallel angeordneten Dioden 10 und 11 dienen dem Überspannungsschutz. Der andere Anschluß des Meßwiderstandes 8 ist mit dem Bezugspotential verbunden. Der nichtinvertierende Eingang des ersten Operationsverstärkers 14 ist an den Abgriff 15 eines aus den Widerständen 16 und 17 bestehenden Spannungsteilers verbunden, der zwischen die positive Speisespannung UB und das Bezugspotential geschaltet ist. Ferner ist ein einstellbarer, an die Pole der Gleichspannungsversorgungsquelle angeschlossener Widerstand 18 vorgesehen, dessen Abgriff über einen Widerstand 19 mit dem Abgriff 15 verbunden ist. Über den Abgriff des Potentiometers 18 ist die Offsetspannung des ersten Operationsverstärkers 14 für sich auf Null abgeglichen.
Der Ausgang des Vorverstärkers 13 ist über einen Widerstand 20 sowie die Schaltstrecke eines FET-Schalters 21 mit dem Summenpunkt 22 des Integrators 23 verbunden.
Die Dioden 24 und 25 dienen der Überspannungsbegrenzung.
Der Ausgang des Vorverstärkers 13 ist ferner über einen Widerstand 26 mit dem invertierenden Eingang eines als Invertierstufe dienenden zweiten Operationsverstärkers 28 angeschlossen. Der nichtinvertierende Eingang dieses Operationsverstärkers liegt auf Bezugspotential. Das Ausgangssignal des zweiten Operationsverstärkers 28 ist über einen Widerstand 29 ebenfalls mit dem Summenpunkt 22 des Integrators 23 verbunden. Das Widerstandsverhältnis der Widerstände 20 und 29 beträgt 1 : 2. Der durch den FET-Schalter 21 geschaltete Strom i1 ist daher doppelt so groß wie der dauernd über die Invertierstufe 27 entnommene Strom i2.
Der Integrator 23 ist unter Verwendung eines Operationsverstärkers 30 aufgebaut. Hierbei ist in bekannter Weise der Ausgang des Operationsverstärkers 30 über den Integrationskondensator 31 mit dem Summenpunkt 22 verbunden. Der Summenpunkt 22 ist über den Widerstand 32 an den invertierenden Eingang des Operationsverstärkers 30 gelegt. Der nichtinvertierende Eingang des Operationsverstärkers 30 ist über einen Widerstand 33 mit dem Bezugspotential verbunden sowie über einen Widerstand 34 mit der negativen Versorgungsgleichspannung -U. Darüberhinaus ist zur Kompensation der Offsetspannung des Operationsverstärkers 30 der nichtinvertierende Eingang über einen Widerstand 35 an den Abgriff eines Potentiometers 36 gelegt, das mit den Polen der Gleichspannungsversorgungsquelle verbunden ist.
Die Ansteuerung des FET-Schalters 21 erfolgt durch den Tastverhältnismodulator 37, dessen Ausgangssignal über eine Diode 38 sowie einen Widerstand 39 an den Steuereingang des FET-Schalters 21 gelegt ist. Der Widerstand 40, der einerseits mit dem Bezugspotential, andererseits mit dem an den Steuereingang des FET-Schalters 21 angeschlossenen Ende des Widerstandes 39 verbunden ist, dient der Anpassung des Signalpegels.
Der Tastverhältnismodulator 37 besteht im wesentlichen aus einem Integrator 41 sowie aus einem unter Verwendung eines Operationsverstärkers 42 aufgebauten Komparator 43. Der Integrator 41 ist unter Einsatz eines Operationsverstärkers 44 aufgebaut, dessen Ausgangssignal in bekannter Weise über einen Integrationskondensator 45 auf den Summenpunkt 46 des Integrators 41 zurückgeführt ist. Der Summenpunkt 46 ist über den Widerstand 47 mit dem invertierenden Eingang des Operationsverstärkers 44 verbunden, wohingegen der nichtinvertierende Eingang auf Bezugspotential liegt. Der Summenpunkt 46 des Integrators 41 ist über einen Widerstand 48 direkt mit dem Phasenleiter R des Wechselspannungsnetzes zur Spannungserfassung angekoppelt, wodurch ein spannungsproportionaler Eingangsstrom iU entsteht. Die Dioden 49 und 50 dienen der Sberspaznungsbegrenzung. Der Summenpunkt 46 ist ferner über einen Widerstand 51 mit der negativen Versorgungsgleichspannung UB verbunden, wodurch vom Summenpunkt ein Strom i3 abgezogen wird. Darüberhinaus ist der Summenpunkt 46 iiber einen Widerstand 52 sowie die Schaltstrecke eines Schalttransistors 53 mit der positiven Versorgungsgleichspannung +U3 verbunden, so daß bei An-Steuerung des Schalttransistors 53 ein Strom i4 zum Summenpunkt fließt. Der Strom i4 ist bezüglich seines Absolutwertes größer als der Strom i3. Der Emitteranschluß des Schalttransistors 53 ist über den Widerstand 54 mit dem Basisanschluß verbunden. Die Ansteuerung des Schalttransistors 53 erfolgt durch das Ausgangssignal des Komparators 43 über den Widerstand 55. Durch die Summe der Ströme 5 + i4 bei angesteuertem Schalttransistor 53 bzw. durch den Strom i3 bei gesperrtem Schalttransistor 53 erfolgen somit in regelmäßigem Wechsel - in Abhängigkeit von den Schwellwerden des Komparators 42 Auf- bzw. Entladungen des Integrationskondensators 45, so daß das damit ein Grundwert des Tastverhältnisses vorgegeben ist. Da der Strom i4 aus der hochkonstanten positiven Versorgungsgleichspannung +Ug gewonnen ist, ist auch er sehr konstant, so daß das Tastverhältnis des Tastverhältnismodulators 37 sehr präzis ist. Dieses Tastverhältnis wird durch den Einfluß des spannungsproporionalen Stromes iU moduliert.
Der Summenpunkt 46 ist schließlich über den Widerstand 56 mit dem Abgriff eines Potentiometers 57 verbunden, das an die beiden Pole der Gleichspannungsversorgungsquelle angeschlossen ist. Über den Abgriff des Potentiometers 57 erfolgt der Abgleich des durch die Offsetspmnnung hervorgerufenen Stromes.
Das Ausgangssignal des Integrators 23 zur Integration des durch die Time-Division-Multiplikation gewonnenen Stromes i1 sowie des Stromes i2 ist über eine Diode 58 einem aus den Widerständen 59 und 60 bestehenden Spannungsteiler zugeführt, dessen Abgriff mit dem D-Eingang des CMOS-D-Flip-Flops verbunden ist. Der Takteingang T dieses Flip-Flops 61 ist über einen Widerstand 62 mit dem Bezugspotential sowie eine Diode 63 mit dem Ausgang eines Schmitt-Triggers 64 verbunden.
Der Schmitt-Trigger 64 ist im Ausführungsbeispiel unter Einsatz eines Operationsverstärkers 65 erstellt.
Der Schmitt-Trigger 64 ist eingangsseitig direkt an den Phasenleiter R des Wechselspannungsnetzes über den Widerstand 66 angekoppelt, wobei durch den Kondensator 67 eine Filterwirkung errreicht wird, so daß leichte Deformationen der Netzspannung zu keiner ins Gewicht fallenden Verschiebung der Nulldurchgänge der Netzspannung führen. Die Dioden 68 und 69 dienen der über spannungsbegrenzung. Durch den Schmitt-Trigger 64 wird die sinusförmige Netzspannung in ein Rechteck mit hoher Flankensteilheit umgeformt.
Der für die Strom-Frequenz-Wandlung in Verbindung mit dem Integrator 23 notwendige Komparator ist durch den D-Eingang des CMOS-D-Flip-Flops realisiert. Durch die bereits erwähnte Diode 58 wird der negative Anteil der Ausgangsspannung des Integrators unterdrückt. Durch den Spannungsteiler 59, 60 wird erreicht, daß die Schwellspannung D-Eingang des Flip-Flops 61 gerade erreicht wird, wenn der Integrator etwa auf 10 V hochgelaufen ist. Sobald der am D-Eingang des D-Flip-Flops 61 anstehende Anteil der Ausgangs spannung des Integrators 23 größer als die Schaltschwelle des D-Einganges ist, wird das D-Flip-Flop 61 bei Beginn des nächsten Taktimpulses des Schmitt-Triggers 64 gesetzt und erst beim übernächsten, also bei einem 50 Hz-Wechselspannungsnetz genau 20 Millisekunden später, zurUckgesetzt. Die Spannung, bei der das D-Flip-Flop schaltet, hängt von der zeitlichen Zuordnung der Überschreitung der Schaltschwelle des D-Einganges und der Flanke eines vom Schmitt-Trigger 64 abgegebenen Taktimpulses ab. Erreicht der am D-Eingang des D-Flip-Flops 61 anstehende Anteil der Ausgangs spannung des Integrators 23 den Schwellwert des D-Einganges kurz nachdem ein Taktimpuls eingetroffen war, so steigt das Ausgangssignal des Integrators 23 noch weiter an, bis die nächste Taktflanke eintrifft. Die Potentiallage des sägezahnförmigen Ausgangssignals des Integrators 23 kann also schwanken, ohne daß dies einen Einfluß auf die Genauigkeit des Ladungsvergleichs hätte.
Dadurch daß das D-Flip-Flop 61 durch die hochstabile positive Versorgungsgleichspannung +UB gespeist wird, steht diese auch, wenn der Q-Ausgang aktiv ist, an diesem Ausgang zur Verfügung. Auf Grund ihrer hohen Konstanz kann sie durch den Widerstand 70 in einen sehr präzisen Strom iR gewandelt werden, der über die Si-Diode 71 dem Summenpunkt des Integrators 23 zugeführt ist. Die Dauer für die der Strom iR am Summenpunkt 22 ansteht, ist durch das Ausgangssignal des Schmitt-Triggers 64 bestimmt und entspricht einer Netzperiode.
Jeder derartige Stromimpuls iR entlädt den Integrationskondensator 31 des Integrators 23 soweit, daß der am D-Eingang des D-Flip-Flops 61 anstehende Anteil des Ausgangssignals des Integrators 23 erheblich unter den Schwellwert des D-Einganges gesenkt wird. Der Q-Ausgang des D-Flip-Flops 61 dient somit als analoger Entladeschalter, über den dem Integrator 23 Jeweils eine konstante Ladungsmenge entnommen wird. Durch den negativen Temperaturkoeffizienten der Si-Diode 71 wird der positive Temperaturkoeffizient des Q-Ausganges des D-Flip-Flops 61 fast vollständig kompensiert.
Durch den als Ergebnis der durch den Tastverhältnismodulator 37 und den FET-Schalter 21 bewirkten Time-Division-Multiplikationsprozeß entstehenden leistungsproportionalen Strom i1 wird der Integrator 23 jeweils aufgeladen, bis der an dem als Komparator benutzten D-Eingang des CMOS-D-Flip-Flops anstehende Anteil des Integratorausgangssignals den Schwellwert des D-Einganges übersteigt und ein Taktimpuls des Schmitt-Trigger 64 eingeht. In diesem Augenblick wird durch einen jeweils eine Ladungsmenge hoher Konstanz darstellenden Stromimpuls iR der Integrationskondensator zumindest teilweise entladen. Die Häufigkeit des Auftretens dieser Stromimpulse iR ist ein Maß für die dem Wechselspannungsnetz durch einen Verbraucher entnommene Leistung. Durch Aufsummation der Stromimpulse iR während einer bestimmten Zeitspanne ist die Erfassung der während dieser Zeitspanne verbrauchten elektrischen Energie möglich.
Der invertierte Ausgang 7i des CMOS-D-Flip-Flops 61 ist mit dem Takteingang T eines zweiten CMOS-D-Flip-Flops 72 verbunden. Der invertierte Ausgang des zweiten D-Flip-Flops 72 ist auf den D-Eingang dieses D-Flip-Flops zurückgeführt. Damit ist dieses zweite D-Flip-Flop als T-Flip-Flop geschaltet. Der nichtinvertierende Ausgang a des zweiten D-Flip-Flops 72 ist über die Serienschaltung eines Verdoppler-Kondensators 73 sowie eines Schrittmotors 74 mit dem invertierten Ausgang i verbunden. Der Verdoppler-Kondensator 73 kann beispielsweise als bipolarer Elektrolytkondensator ausgeführt sein. Das zweite D-Flip-Flop ist damit mit der leistungsproportionalen Impulsfrequenz getaktet.
Der Schrittmotor 74, der vorzugsweise als polarisierter Synchronmotor ausgeführt ist, und der ein kumulierendes mechanisches Zählwerk zur Erfassung des Energieverbrauches antreibt, erhält somit bei jedem Ansteuerimpuls einen gegenüber der Ausgangsspannung des D-Flip-Flops 72 verdoppelten Spannungsimpuls; er zieht jedoch keinen Dauerstrom. Durch den zeitlichen Versatz der Ansteuerimpulse für den Schrittmotor 74 gegenüber den die zumindest teilweise Entladung des Integrationskondensators 31 des Integrators 23 bewirkenden Stromimpulsen iR wird vermieden, daß der positive Zweig der Gleichspannungsversorgungsquelle gleichzeitig mit den beiden Strömen belastet wird, was der Genauigkeit zugute kommt. Das zweite CMOS-D-Flip-Flop 72 dient somit als einfacher und kostengünstiger Treiber für den Schrittmotor 74.
Der Eingang des Integrators 23 ist leckstromsicher aufgebaut, da das Auftreten von Leckströmen zu einer Verfälschung der leistungsproportionalen Ausgangsfrequenz des aus dem Integrator sowie dem als Komparator und Analogschalter dienenden D-Flip-Flops 61 erstellten Stromfrequenz-Wandlers führen kann. Ein derartiger leckstromsicherer Aufbau kann durch Freiverdrahtung der kritischen Bauteile und Leitungen oder durch Schutzringtechnik erreicht werden.
Als Operationsverstärker 14, 28, 30, 42, 44 wid 65 sind Operationsverstärker mit FET-Eingang eingesetzt, die aufgrund ihrer hervorragenden Eigenschaften eine höhere Genauigkeit des elektronischen Einphasenzählers ermöglichen.
14 Patentansprüche 1 Figur

Claims

Patentanrgiüche /M 1. Elektronischer Einphasenelektrizitätszähler für das Ladungskompensationsverfahren mit einem Time-Division-Multiplizierer zur Erzeugung eines dem Produkt von Verbraucherspannung und -strom proportionalen Stromsignals.

mit einem Integrator zur Integration des Stromsignals und mit einem Schaltglied als Komparator sowie einem netzgekoppelten Schmitt-Trigger, mit einem bistabilen Kippglied, durch das jeweils nach Überschreiten des Schwellwertes des Komparators bei Eingang eines Ausgangssignals des Schmitt-Triggers über einen Entladeschalter dem Integrator eine konstante Ladungsmenge entnommen wird, wobei jeweils ein kumulierendes Zählwerk fortgeschaltet wird, und mit einer Gleichspannungsversorgungsquelle zur Speisung der elektronischen Bauelemente, d a d u r c h g e k e n n z e i c h n e t, daß die Gleichspannungsversorgungsquelle (1) mindestens in einem Spannungszweig (2) einen Präzisionsspannungsregler (4) aufweist und daß die geregelte Versorgungsgleichspannung (+um) bei allen die Eichung bestimmenden Schaltungsteilen (61, 53) als Referenzspannung dient.
2. Elektronischer Einphasenelektrizitätszähler nach Patentanspruch 1, d a d u r c h g e k e n n -z e i c h n e t, daß als bistabiles Kippglied ein erstes D-Flip-Flop (61) dient, dessen D-Eingang das Ausgangssignal des Integrators (23) zugeführt ist und dessen Takteingang (D) mit dem Ausgangssignal des Schmitt-Triggers (64) beaufschlagt ist.
3. Elektronischer Einphasenelektrizitätszähler nach Patentanspruch 2, d a d u r c h g e k e n n -z e i c h n e t, daß der eine Ausgang (Q) des ersten D-Flip-Flops (61) als Entladeschalter dient, aus dessen Ausgangssignal die dem Integrator (23) zu entnehmende konstante Ladungsmenge (iR . 20 ms) gewonnen ist.
4. Elektronischer Einphasenelektrizitätszähler nach Patentanspruch 3, d a d u r c h g e k e n n -z e i c h n e t, daß der eine Ausgang (Q) des ersten D-Flip-Flops (61) über einen Widerstand (70) und eine Si-Diode (71) mit dem Summenpunkt (22) am Eingang des Integrators (23) verbunden ist.
5. Elektronischer Einphasenelektrizitätszähler nach einem der Patentansprüche 2 bis 4, d a d u r c h g e -k e n n z e i c h n e t, daß ein zweites D-Flip-Flop (72) vorgesehen ist, dessen Takteingang (T) mit einem der Ausgänge (Q) des ersten D-Flip-Flops (61) verbunden ist und dessen D-Eingang mit einem seiner Ausgänge (Q) gekoppelt ist, und daß der invertierte Ausgang (8) des zweiten D-Flip-Flops (72) über die Reihenschaltung eines Verdopplungskondensators (73) und eines Schrittmotors (74) zum Antrieb eines Zählwerkes mit dem nichtinvertierenden Ausgang (Q) verbunden ist.
6. Elektronischer Einphasenelektrizitätszähler nach einem der Patentansprüche 2 bis 5, d a d u r c h g e -k e n n z e i c h n e t, daß als D-Flip-Flop (61, 72) CMOS-D-Flip-Flops eingesetzt sind.
7. Elektronischer Einphasenelektrizitätszähler nach Patentanspruch 5 oder 6, d a d u r c h g e k e n n -z e i c h n e t, daß als Schrittmotor (74) ein polarisierter Synchronmotor dient.
8. Elektronischer Einphasenelektrizitätszähler nach einem der Patentansprüche 5 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß die Frequenz des Ausgangssignals des Integrators (23) so bemessen ist, daß die die maximal zulässige Schrittfrequenz des Schrittmotors (74) nicht übersteigt.
9. Elektronischer Einphasenelektrizitätszähler nach einem der Patentansprüche 1 bis 8, bei dem Verbraucherspannung und -strom über Widerstände erfaßt sind, d a -d u r c h g e k e n n z e i c h n e t, daß der Tastverhältnismodulator (37) des Time-Division-Multiplizierers (37, 13, 21) über einen Vorwiderstand (48) an die Netzspannung gelegt ist und daß die Eingangsschaltung (13, 27, 21) des Integrators (23) mit dem an einem Meßwiderstand (8) in einer Netzleitung (R) abfallenden stromproportionalen Signal beaufschlagt ist.
10. Elektronischer Einphasenelektrizitätszähler nach einem der Patentansprüche 1 bis 9, d a du r c h g e -k e n n z e i c h n e t, daß der Tastverhältnismodulator (37) ein Integrator (41) und einen nachgeschalteten Komparator (43) aufweist, wobei dem Summenpunkt (46) des Integrators (41) ein aus der negativen Versorgungsgleichspannung (-UB) gewonnener negativer Referenzstrom (i3), ein damit verglichen größerer, aus der positiven Versorgungsgleichspannung (+UB) abgeleiteter positiver getakteter Referenzstrom (i4), der durch einen Schalttransistor (53) in Abhängigkeit vom Ausgangssignal des Komparators (43) zuschaltbar ist, sowie ein der Verbraucherspannung proportionaler Meßstrom (iu) zugeführt ist, wobei der Summenpunkt (46) über einen Widerstand (47) mit dem invertierenden Eingang des als Integrator (41) eingesetzten Operationsverstärkers (44) verbunden ist und wobei der Integrationskondensator (45) den Ausgang des Operationsverstärkers (44) mit dem Summenpunkt (46) verbindet.
11. Elektronischer Einphasenelektrizitätszähler nach Patentanspruch 10, d a d u r c h g e k e n n -z e i c h n e t, daß der Tastverhältnismodulator (37) einen Bipolartransistor (53) als Analogschalter aufweist.
12. Elektronischer Einphasenelektrizitätszähler nach einem der Patentansprüche 1 bis 11, d a d u r c h g e -k e n n z e i c h n e t, daß der dem Time-Division-Multiplizierer (37, 13, 21) nachgeschalteter Integrator (23) als Operationsverstärkerschaltung (30, 31, 32, 33, 34) ausgeführt ist, daß die Eingangsschaltung des Integrators (23) einen ersten Operationsverstärker (4) als Vorverstärker (13) aufweist, daß das Ausgangssignal des ersten Operationsverstärkers (14) einerseits über einen ersten Widerstand (20) und einen vom Tastverhältnismodulator (37) gesteuerten FET-Schalter (21) dem Summenpunkt (22) des Integrators (23) zugeführt ist, daß das Ausgangssignal des ersten Operationsverstärkers (14) andererseits über einen zweiten Operationsverstärker (28) als Invertierstufe (27) und einen zweiten Widerstand (29) dem Summenpunkt (22) des Integrators (23) zugeführt ist und daß der Integrationskondensator (31) ebenfalls am Summenpunkt (22) angeschlossen ist.
13. Elektronischer Einphasenelektrizitätszähler nach Patentanspruch 12, d a d u r c h g e k e n n -z e i c h n e t, daß für jeden Integrator (23, 41) und für den ersten Operationsverstärker (14) der Eingangsschaltung (13, 27, 21) des Integrators (23) jeweils ein Potentiometer (18, 36, 57) vorgesehen ist, das zwischen den Polen der Versorgungsgleichspannung (+UB, -U3) liegt, über dessen Abgriff jede der auftretenden Offsetspannungen einzeln für sich auf Null abgeglichen ist.
14. Elektronischer Einphasenelektrizitätszähler nach einem der Patentansprüche 1 bis 13, d a d u r c h g e -k e n n z e i c h n e t, daß der Eingang des Integrators (23) leckstromsicher aufgebaut ist.