DE2938543A1 - Integrated circuit operational amplifier for filter circuits - has IGFET structure using high common mode and with power supply noise immunity - Google Patents

Integrated circuit operational amplifier for filter circuits - has IGFET structure using high common mode and with power supply noise immunity

Info

Publication number
DE2938543A1
DE2938543A1 DE19792938543 DE2938543A DE2938543A1 DE 2938543 A1 DE2938543 A1 DE 2938543A1 DE 19792938543 DE19792938543 DE 19792938543 DE 2938543 A DE2938543 A DE 2938543A DE 2938543 A1 DE2938543 A1 DE 2938543A1
Authority
DE
Germany
Prior art keywords
fet
amplifier
gate
power supply
auxiliary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792938543
Other languages
German (de)
Inventor
Bernward Dipl.-Ing. 8000 München Rössler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19792938543 priority Critical patent/DE2938543A1/en
Priority to DE19803028953 priority patent/DE3028953A1/en
Publication of DE2938543A1 publication Critical patent/DE2938543A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301—CMOS common drain output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45699—Measuring at the input circuit of the differential amplifier
    • H03F3/45708—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/153—Feedback used to stabilise the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45406—Indexing scheme relating to differential amplifiers the CMCL comprising a common source node of a long tail FET pair as an addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45408—Indexing scheme relating to differential amplifiers the CMCL comprising a short circuited differential output of a dif amp as an addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45658—Indexing scheme relating to differential amplifiers the LC comprising two diodes of current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

The operational differential amplifier is employed in the construction of filter circuits in digital telecommunications installations. The object of the proposed modification to an operational amplifier made in IG-FET technology is to improve its common mode signal and power supply noise immunity. It is achieved by an alteration in the technological construction of the integrated circuit. The power supply voltage divider (18,19,20) employs one FET (18) constructed as a depletion type FET operating in a saturated condition, and similar to the drain resistors (3,4,300), instead of as an enrichment type. The proposed construction can be achieved by making the FET in the same process step as the drain resistors on the chip.

Description

Oprationsverstärker in IG-FET-Technologie.Operation amplifier in IG-FET technology.

Die Erfindung betrifft eine elektronische Schaltungsanordnung, nämlich einen speziellen integrierten Operationsverstärker in IG-FET-Technologie, der vor allem fUr einen Filter-Baustein eines digitalen Fernsprech-Vermittlungssystems entwickelt wurde. Nach zuverlässigen Operationsverstärkern mit möglichst geringem Leistungsverbrauch und hohen Herstellungstoleranzen wird z.Zt.The invention relates to an electronic circuit arrangement, namely a special integrated operational amplifier in IG-FET technology, which is before Developed primarily for a filter module in a digital telephone switching system became. For reliable operational amplifiers with the lowest possible power consumption and high manufacturing tolerances is currently

weltweit geforscht, denn z.B. für integrierte Kondensator-Schalter-Filter werden gleich oft 15 solche Operationsverstärker benötigt, die Jeder für sich daher z.B.researched worldwide, e.g. for integrated capacitor-switch-filters 15 such operational amplifiers are required equally often, each one for himself e.g.

auch möglichst platzsparend sein sollen, vgl.z.B. Colloque international de communication, Paris 7. bis 11. Mai 1979, S. 921 bis 925, insbesondere Fig. 7, sowie z.B. den Filter-Chip 2912 der Firma INTEL. Der erfindungsgemäße Operationsverstärker ist aber auch in sonstigen Fällen zur Weitergabe von empfangenen Differenz-Eingangssigna len Uber den unsymmetrischen Operationsverstärker-Aus gang an geringe ohmsche Leistungen verbrauchende, z.B.should also be as space-saving as possible, see e.g. Colloque international de communication, Paris 7th to 11th May 1979, pp. 921 to 925, in particular Fig. 7, as well as e.g. the filter chip 2912 from INTEL. The operational amplifier according to the invention but is also used in other cases to pass on received differential input signals len via the unbalanced operational amplifier output to low ohmic power consuming, e.g.

vor allem an integrierte kapazitive Belastungen darstellende, Verbraucher geeignet.especially to consumers that represent integrated capacitive loads suitable.

Die Erfindung geht nämlich aus von einem Operationsverstärker in IG-FET-Technologie mit Dämpfung der Gleichtaktkomponente der Eingangssignale, die dem Differenz-Eingangssignal überlagert ist, mit unsymmetrischem Aus-Falle zur Weitergabe des empfangenen Differenz-Eingangssignals, nit einem Differenzverstärker und mit einer Gleichtakt-Gegenkopplungsschaltung,jeweils mit bevorzugt gesät-tigten IG-FETs, wobei zur Differenzverstärker - zwischen den Anschlüssen der Gleichstromversorgung eingefügt ist, -- drei Stromzweige mit je einem eigenen Verarmungstyp Drainwiderstand und mit Je einem Anreicherungstyp-Vorstärker-FET enthält, bei denen - der erste Verstärker-FET im ersten Stromzweig sowie der dritte Verstärker-FET im dritten Stromzweig gemeillsalm an ihren Gates mit dem ersten Signaleingang -- der zweite Verstärker-FET im zweiten Stromzweig an seinem Gate mit dem zweiten Signaleingang und an seinem Drain, evtl.Uber einen Zusatzverstärker, mit ttem Opcr'ationsverstärkerausgang verbunden ist, - . der dritte Verstärker-FET an seiner Source-Drain-Strecke von der Source-Drain-Strecke eines vierten Anreicherungstyp-Verstärker-FET, dessen Gate mit dem zweiten Signaleingang verbunden ist, überbrückt ist, -- die im Ruhezustand* von gleich großen Strömen durchflossenen -Jrainwiderstände zumindest im zweiten und im dritten Stromzweig Kanalbreite/Kanallänge-Verhältnisse W/L G S aufweisen, die untereinander alle gleich groß sind, nämlich den Wert Sd aufweisen, und -- der erste und der zweite Verstärker-FET Kanalbreite/ Kanallänge-Verhältnisse S aufweisen, die untereinander gleich groß sind, nämlich jeweils den Wert Sv aufweisen, und *) ,d.h. ohne Eiagangseignal, der dritte und der vierte Verstärker-FET Kanalbreite/ Kanallänge-Verhältnisse 5 aufweisen, die untereinander zwar gleich groß sind, aber im Vergleich zum ersten und zum zweiten Verstärker-FET jeweils halb so groß sind, nämlich Jeweils den Wert 0,5 Sv aufweisen, - einen ftlr alle drei Stromzweige gemeinsamen Anreicherungstyp-Sourc ewiderstand als Stromquelle, deren Strom sich auf die drei Stromzweige verteilt, enthält, und wobei die Gleichtakt-Gegenkopplungs schaltung - zwischen Anschlüssen der gleichen Gleichstromversorgung, hinsichtlich der Gleichstromversorgung parallel zum Differenzverstärker, eingefügt ist, - eine erste Verstärkerstufe, mit einem ersten gesteuerten Hilfs-FET und in Reihe dazu einem zweiten gesteuerten Anreicherungstyp-Bilfs-FET, enthält, bei dem -- der erste Hilfs-FET an seinem Gate mit den Drains des dritten und des vierten Verstärker-FET verbunden ist und -- der zweite Hilfs-FET an seinem Gate mit einer mittels eines Hilfsspannungsteilers aus der gleichen Gleichstromversorgung erzeugten Vorspannung, sowie an seinem Drain mit dem Gate des Sourcewiderstandes des Differenzverstärkers verbunden ist.The invention is based on an operational amplifier in IG-FET technology with attenuation of the common-mode component of the input signals that corresponds to the differential input signal is superimposed, with asymmetrical off-trap for forwarding the received differential input signal, n with a differential amplifier and with a common mode negative feedback circuit, respectively with preferably saturated IG-FETs, whereby the differential amplifier - between the Connections of the direct current supply is inserted, - three branches with each its own depletion type drain resistance and each with an enrichment type preamplifier FET contains, in which - the first amplifier FET in the first branch and the third Amplifier FET in the third branch in common with their gates with the first signal input - The second amplifier FET in the second branch at its gate with the second Signal input and at its drain, possibly via an additional amplifier, with the operational amplifier output connected is, - . the third amplifier FET on its source-drain path of the source-drain path of a fourth enhancement type amplifier FET, its gate is connected to the second signal input, is bridged, - the idle state * Jrain resistances through which currents of equal magnitude flow, at least in the second and in the third branch have channel width / channel length ratios W / L G S, which are all equal to each other, namely have the value Sd, and - the first and second amplifier FETs have channel width / channel length ratios S, which are equal to each other, namely each have the value Sv, and *) , i.e. without egg input signal, the third and fourth amplifier FETs Channel width / channel length ratios 5 which are equal to one another are large, but half compared to the first and second amplifier FETs are so large, namely each have the value 0.5 Sv, - one for every three Current branches common enrichment type source resistance as a current source, whose Current is distributed over the three current branches, contains, and wherein the common-mode negative feedback circuit - between terminals of the same DC power supply, in terms of the direct current supply is inserted in parallel to the differential amplifier, - a first amplifier stage, with a first controlled auxiliary FET and in series with it a second controlled enrichment type Bilfs FET, in which - the first Auxiliary FET at its gate with the drains of the third and fourth amplifier FETs and - the second auxiliary FET at its gate to one by means of a Auxiliary voltage divider bias voltage generated from the same DC power supply, and at its drain to the gate of the source resistor of the differential amplifier connected is.

Ein solcher, einschließlich Zusatzverstärker bereits nur 3 mW verbrauchender Operationsverstärker ist durch IEEE ISSCC 1979, Digest of Techn.P., S. 188/189,.insbe sondere Figur 1 bekannt - diese Figur entspricht im wesentlichen der Figur 1 der hier vorliegenden Schrift, wobei hier Jedoch teilweise geänderte Hinweiszeichen und geänderte Symbole fur Verarmungstyp-FETs und für Anreicherungstyp-FETs verwendet werden. Dabei stellt dieser bekannte Operationsverstärker de facto eine Weiterenwicklung eines anderen, noch 10 mW verbrauchenden Operationsverstärkers dar, vgl. IEEE J. of Sol.St.Circ., SC-13, 760 bis 766, insbesondere Fig. 5 und 10. Die hier vorllegende txg. 1 zelgl namlich@Operationsverstärker in IG-ET-Technologie, bei dem die Gleichtaktkomponenten der Eingangssignale, die dem Differenz-Eingangssignal Uberlagert sind, durch Gegenkopplung weitgehend gedämpft sind. Ein unsymmetrischer Ausgang Aus dient zur Weitergabe des an den Schaltungspunkten Pi5/ P16 empfangenen, verstärkten Differenz-Eingangssignals, wozu ein Differenzverstärker mit den Verstärker-FETs 1, 2, 200, 100 und eine nur für die Gleichtaktkomponenten wirksame Gegenkopplungsschaltung mit den Hilfs-FETs 6, 7 angebracht ist, jeweils mit bevorzugt gesättigten IG-FETs,teils vom Verarmungstyp, teils vom Anreicherungstyp.Such an operational amplifier, including an additional amplifier, already consumes only 3 mW, is known from IEEE ISSCC 1979, Digest of Techn.P., Pp. 188/189,. In particular, FIG. 1 - this figure essentially corresponds to FIG. 1 of the present document, However, partially changed reference symbols and changed symbols for depletion-type FETs and for enhancement-type FETs are used here. This known operational amplifier de facto represents a further development of another operational amplifier that still consumes 10 mW, see IEEE J. of Sol.St.Circ., SC-13, 760 to 766, in particular FIGS. 5 and 10. The present txg. 1 zelgl namely @ operational amplifier in IG-ET technology, in which the common-mode components of the input signals, which are superimposed on the differential input signal, are largely attenuated by negative feedback. An unbalanced output Aus is used to pass on the amplified differential input signal received at circuit points Pi5 / P16, including a differential amplifier with amplifier FETs 1, 2, 200, 100 and a negative feedback circuit with auxiliary FETs 6 that is only effective for the common-mode components , 7 is attached, each with preferably saturated IG-FETs, partly of the depletion type, partly of the enrichment type.

Dabei ist der Differenzverstärker zwischen den AnschlUssen +VDD/-VSS der Gleichstromversorgung eingefUgt, wobei er drei'statt wie meistens Ublich zwei, Stromzweige mit Je einem eigenen Verarmungstyp-Drainwiderstand 3, 4, 300 und mit je einem Anreicherungstyp-Verstärker FET 1, 2, 100 enthält. Dadurch ist der Verstärkungsfaktor des Differenzverstärkers größer als wenn Anreicherungstyp-Drainwiderstände verwendet würden, vgl.IEEE J.of Sol.St.Circ., SC-13, No. 6, Dez. 1978, S. 760-766, insbesondere S. 761, Abschnitt V.The differential amplifier is between the connections + VDD / -VSS added to the direct current supply, whereby he has three instead of the usual two, Current branches each with their own depletion-type drain resistance 3, 4, 300 and with one enhancement type amplifier FET 1, 2, 100 each. This is the gain factor of the differential amplifier is larger than when using enhancement type drain resistors would, see IEEE J. of Sol.St.Circ., SC-13, No. 6, Dec. 1978, pp. 760-766, in particular P. 761, section V.

Der erste Verstärker-FET 1 im ersten Stromzweig 1/3 sowie der dritte Verstärker-FET 2 im dritten Stromzweig 2/4 sind gemeinsam an ihren Gates mit dem ersten Signaleingang P15 und der zweite Verstärker-FET 100 im zweiten Stromzweig 100/300 ist an seinem Gate mit dem zweiten Signaleingang P16 verbunden.The first amplifier FET 1 in the first branch 1/3 and the third Amplifier FET 2 in the third branch 2/4 are common to their gates with the first signal input P15 and the second amplifier FET 100 in the second current branch 100/300 is connected to the second signal input P16 at its gate.

Der dritte Verstärker-FET ist an seiner Source-Drain-Strecke P6/P7 von der Source-Drain-Strecke des vierten Anreicherungstyp-Verstärker-FET 200, dessen Gate mit dem zweiten Signaleingang P16 verbunden ist, überbrückt.The third amplifier FET is on its source-drain path P6 / P7 from the source-drain path of the fourth enhancement type amplifier FET 200, its Gate is connected to the second signal input P16, bridged.

Zumindest die Drainwiderstände 4, 300 im zweiten und im dritten Stromzweig weisen Kanalbreite/Kanall änge-Verhältnisse W/L = S auf, die untereinander alle gleich groß sind, die nämlich jeweils den gleichen Wert Sd aufweisen. Der erste und der zweite Verstärker-FET 1, 100 weisen Kanalbreite/Kanallänge-Verhältnisse 5 auf, die ebenfalls untereinander gleich groß sind, die nämlich jeweils den Wert Sv aufweisen, der gleich oder verschieden vom Wert Sd sein kann. Der dritte und der vierte Verstärker-FET 2, 200 weisen Kanalbreite/Kanallänge-verhältnisse S auf, die untereinander zwar gleich groß sind, die aber im Vergleich zum ersten und zum zweiten Verstärker-FET 1, 100 jeweils halb so groß sind, nämlich jeweile den Wert 0,5 Sv aufweisen.At least the drain resistors 4, 300 in the second and third current branches have channel width / channel length ratios W / L = S, all of them with one another are the same size, namely each have the same value Sd. The first and the second amplifier FET 1, 100 have channel width / channel length ratios 5, which are also equal to each other, namely each the value Have Sv, which can be the same as or different from the value Sd. The third and the fourth amplifier FET 2, 200 have channel width / channel length ratios S, which are the same size as each other, but which are compared to the first and to the second amplifier FET 1, 100 are each half as large, namely in each case the value 0.5 Sv.

Der Differenzverstärker enthält ferner einen für alle drei Stromzweige gemeinsamen Anreicherungstyp-Sourcewiderstand 5 als Stromquelle, deren Strom sich auf die drei Stromzweige 1/3, 2/200/4, 100/300 verteilt.The differential amplifier also contains one for all three current branches common enhancement type source resistor 5 as a current source, the current of which is distributed over the three branches 1/3, 2/200/4, 100/300.

Wenn an den Signaleingängen P15, P zu Wieder ein Gleichtakt-, noch ein Differenz-Eingangssignal liegt, liegt an den Schaltungspunkten P7, P8, P9 jeweils gleiches Potential, da die Ströme durch die VerstErker-FETs 1, 100 zwar unter sich gleich groß, aber wegen der Verhältnisse S jeweils doppelt so groß wie die Ströme durch die Verstärker-FETs 2 und 200 sind. *)ein Ruhepotential, also Falls an den Signaleingängen P15/P16 ein reines Gleichtakt-Eingangssignal liegt, wären die Ströme durch die Verstärker-FETs weiterhin nahezu unverändert, falls sich das Potential am Schaltungspunkt P5 der Gleichtaktgegenkopplungsschaltung 6,7 nicht ändern würde - diese Gegenkopplungsschaltung 6, 7 dient jedoch dazu, in diesem Falle das Potential an den Schaltungspunkten P7, P8,P9 durch eine entsprechende Regelung des Potentials am Schaltungspunkt P51 stabilisieren, also die Gleichtaktkomponente des Eingangssignals zu unterdrücken.If at the signal inputs P15, P to again a common mode, still If a differential input signal is present, it is present at the circuit points P7, P8, P9, respectively same potential, since the currents through the amplifier FETs 1, 100 are among themselves the same size, but because of the proportions S each twice as large as the currents through amplifier FETs 2 and 200 are. *) a resting potential, so if at the If there is a pure common-mode input signal at the signal inputs P15 / P16, the currents would be through the Amplifier FETs remain virtually unchanged, if any the potential at the node P5 of the common-mode negative feedback circuit 6.7 not would change - this negative feedback circuit 6, 7 is used in this case the potential at the circuit points P7, P8, P9 by a corresponding control of the potential at circuit point P51, i.e. the common-mode component of the input signal.

* ) also des Stromes durch 5, Falls hingegen an den Signaleingängen P15/P16 ein reines Differenz-Eingangssignal nicht zu hoher Amplitude liegt, wäre der Strom durch den Drainwiderstand 4 unverändert, aber der Strom durch den Drainwiderstand 3 um jenen Wert vermindert (vergrößert),um den der Strom im Drainwiderstand 300 vergrößert (vermindert) ist. Die Gleichtakt-Gegenkopplungsschaltung 6, 7 wird daher vom in diesen Falle unveränderten Potential des Schaltungspunktes P7 gesteuert, wobei die Verstärker-FETs 2, 200 zusammen mit ihrem Drainwiderstand 4 sozusagen auch als Gleichtakt-Komponenten-Meßanordnung in dem Rumpf-Differenzverstärker 5, 1, 3, 100, 300 wirkt. *) So the current through 5, if on the other hand at the signal inputs P15 / P16 would be a pure differential input signal that is not too high in amplitude the current through the drain resistor 4 unchanged, but the current through the drain resistor 3 reduced (increased) by the value by which the current in the drain resistor 300 is increased (decreased). The common mode negative feedback circuit 6, 7 is therefore controlled by the potential of the circuit point P7, which is unchanged in this case, the amplifier FETs 2, 200 together with their drain resistance 4, so to speak also as a common-mode component measuring arrangement in the fuselage differential amplifier 5, 1, 3, 100, 300 works.

Die Gleichtakt-Gegenkopplungsschaltung 6, 7 ist zwischen Anschlüssen +VDD/-VSS bzw. P1/P2 der gleichen Gleichstromversorgung, hinsichtlich der Gleichstromversorgung parallel zum Differenzverstärker, eingefügt und enthält eine erste Verstärkerstufe 6,7 mit einem ersten gesteuerten Verarmungstyp-Hilfs-FET 6 und in Reihe dazu einen zweiten gesteuerten Anreicherungstyp-Hilfs-FET 7. Der erste Hilfs-FET 6 ist an seinem Gate mit den Drains des dritten und des vierten Verstärker-FET 2, 200 verbunden.The common mode negative feedback circuit 6, 7 is between terminals + VDD / -VSS or P1 / P2 of the same DC power supply, with regard to the DC power supply parallel to the differential amplifier, inserted and contains a first amplifier stage 6.7 with a first controlled depletion-type auxiliary FET 6 and one in series with it second controlled enhancement type auxiliary FET 7. The first auxiliary FET 6 is on its Gate connected to the drains of the third and fourth amplifier FETs 2, 200.

Der erste Hilfs-FET 8 einer nachgeschalteten zweiten Verstarkerstufe 8/9 ist in diesem bekannten Operationsverstärker an seinem Gate mit dem Drain des zweiten Ver- stärkers-FET 100 und an seiner Source am Schaltungspunkt P10, hier Uber einen nachgeschalteten Zusatzverstärker 10 bis 17, mit dem Operationsverstärkerausgang Aus bzw.The first auxiliary FET 8 of a downstream second amplifier stage 8/9 is in this known operational amplifier at its gate with the drain of the second ver amplifier FET 100 and at its source at the node P10, here via a downstream additional amplifier 10 to 17, with the operational amplifier output Off or

P14 verbunden.P14 connected.

Der zweite Hilfs-FET 7 der ersten Verstärkerstufe 6/7 ist an seinem Gate sowohl mit dem Gate des zweiten Hilfs-FET 9 der zweiten Verstärkerstufe 8/9 als auch mit einer Vorspannung verbunden, die mittels eines nur aus Anreicherungstyp-FETs gebildeten Hilfsspannungsteilers 18/19/20 aus der gleichen Gleichstromversorgung +VDD/-VSS am Schaltungspunkt P4 erzeugt wird. Der zweite Hilfs-FET 7 ist außerdem an seinem Drain bzw. am Schaltungspunkt P5 mit dem Gate des Sourcewiderstandes 5 des Differenzverstärkers verbunden.The second auxiliary FET 7 of the first amplifier stage 6/7 is at his Gate both with the gate of the second auxiliary FET 9 of the second amplifier stage 8/9 as well as being biased by means of an enhancement-only type FET formed auxiliary voltage divider 18/19/20 from the same DC power supply + VDD / -VSS is generated at node P4. The second auxiliary FET 7 is also at its drain or at the node P5 with the gate of the source resistor 5 of the differential amplifier connected.

Die das Gate des ersten Hilfs-FET 6 steuernde.Gleichtaktkomponente des Eingangssignals bewirkt also Potentialschwankungen am Schaltungspunkt PS gleicher Phase wie am Schaltungspunkt P7, und damit auch am Gate des Sourcewiderstandes 5 - die erste Verstärkerstufe 6, 7 stellt nämlich einen Sourcefolger dar, wobei der Hilfs-FET 7 hierfür den Sourcewiderstand des gesteuerten Hilfs-FET 6 bildet.The common mode component controlling the gate of the first auxiliary FET 6 of the input signal thus causes potential fluctuations at the circuit point PS to be the same Phase as at the circuit point P7, and thus also at the gate of the source resistor 5 The first amplifier stage 6, 7 represents a source follower, the Auxiliary FET 7 forms the source resistance of the controlled auxiliary FET 6 for this purpose.

Diese erste Verstärkerstufe 6, 7 bewirkt eine Gegenkopplung, indem das Potential am Schaltungspunkt P5 den Sourcewiderstand 5 des Differenzverstärkers so steuert, daß die am Schaltungspunkt P7 und damit auch an dem Schaltungspunkt P9, P10, P14 auftretende Gleichtaktkomponente nahezu vollkommen wieder verschwindet. Die zweite Verstärkerstufe 8, 9 wird also bei diesem bekannten Operationsverstärker an sich nicht zur Kompensation oder Gegenjcopplung des Gleichtakt-Eingangssignals mit ausgenutzt, weswegen diese zweite Verstärkerstufe 8, 9 hier als ein zwischen dem Differenzverstärker 1, 2, -200, 100 und dea Zusatzverstärker 10 bis 17 eingefUgter Zwischenverstärker mit Sourcefolger-Eigenschaft zur Weiterleitung des bereits kompensierten Eingangssignales aufgefaßt werden kann.This first amplifier stage 6, 7 causes negative feedback by the potential at the node P5 the source resistor 5 of the differential amplifier controls so that the at node P7 and thus also at the node Common-mode components occurring in P9, P10, P14 almost completely disappear again. The second amplifier stage 8, 9 is therefore in this known operational amplifier per se not for compensation or negative coupling of the common mode input signal also exploited, which is why this second amplifier stage 8, 9 here as one between the differential amplifier 1, 2, -200, 100 and the additional amplifier 10 to 17 inserted intermediate amplifier with source follower property for transmission the already compensated input signal can be understood.

Beim bekannten Operationsverstärker dient der Hilfsspannungsteiler 18/19/20 vor allem zur Erzeugung der Vorspannung fUr die Gates der zweiten Hilfs-FETs 7,q wodurch letztere zuverlässig im gesättigten Zustand betrieben werden. Indem sogar möglichst alle IG-FETs im gesättigten Zustand betrieben werden, wird nämlich die relative hohe Verstärkung bei bereits relativ großen Herstellungstoleranzen erreicht.The auxiliary voltage divider is used in the known operational amplifier 18/19/20 mainly for generating the bias voltage for the gates of the second auxiliary FETs 7, q whereby the latter are reliably operated in the saturated state. By doing that is, all IG-FETs as far as possible are operated in the saturated state the relatively high gain with already relatively large manufacturing tolerances achieved.

Bei diesem Operationsverstärker ist nämlich die Toleranz für die Herstellung, bzw. für die Dimensionierung und Dotierung, jedes FET bereits beachtlich groß. Solche Herstellungsungenauigkeiten, z.B. Streuungen der Verhältnisse S wUrden nämlich, falls die Gegenkopplungsschaltung 6, 7 fehlen würde, starke Verschiebungen der Arbeitspunkte bewirken und damit den hohen Anforderungen an die Zuverlässigkeit solcher Operationsverstärker nicht entsprechen. Solche Herstellungsungenauigkeiten wirken sich nämlich aus, als ob dem Difrerenz-Eingangssignal ein in Wahrheit nicht vorhandenes Gleichtakt-Eingangssignal Uberlagert wäre, was sich auch auf das Ausgangssignal am Ausgang Aus auswirken würde. Die Gleichtakt-Gegenkopplungsschaltung vermindert also nicht nur wirklich vorhandene Gleichtakt-Eingangssignale, sondern auch die durch die Herstellungsungenauigkeiten vorgetauschen Gleichtakt-Eingangssignale, was die Ausschußquote von Chips, die z.B. 15 solche Operationsverstärker enthalten, deutlich vermindert.In the case of this operational amplifier, the tolerance for production is or for the dimensioning and doping, each FET is already considerably large. Such Manufacturing inaccuracies, e.g. scattering of the ratios S would namely, if the negative feedback circuit 6, 7 were absent, large shifts in the operating points cause and thus the high demands on the reliability of such operational amplifiers do not match. Such manufacturing inaccuracies have the effect of whether the difference input signal is a non-existent common-mode input signal What would be superimposed would be what would also affect the output signal at output Aus. The common-mode negative feedback circuit therefore not only reduces what is actually present Common mode input signals, but also those caused by manufacturing inaccuracies simulate common-mode input signals, which reduces the reject rate of chips, e.g. 15 such operational amplifiers included, significantly reduced.

Der bekannte Operationsverstärker hat also, ebenso wie die Erfindung, insbesondere den Vorteil, - die zulässigen Herstellungstoleranzen stark zu vergrößern, - die wirklichen und die vorgetäuschten Gleichtaktkomponenten weitgehend zu unterdrUcken, - einen geringen Leistungsverbrauch aufzuweisen und - eine geringe Chipfläche zu benötigen.The known operational amplifier has, like the invention, in particular the advantage of - greatly increasing the permissible manufacturing tolerances, - to suppress the real and the simulated common-mode components to a large extent, - to have a low power consumption and - to have a small chip area require.

Bei dem oben genannten anderen, vergleichsweise sehr aufwendigen 10 mW-Operationsverstärker ist bereits bekannt, vgl. IEEE J. of Sol.St.Circ., SC-13, S. 760-766, Fig. 5 und 10, einen Hilfsspannungsteiler, mit ungesteuertem Verarmungstyp-FET und in Reihe angebrachtem, am Drain mit dem Gate verbundenen Anreicherungstyp-FET zur Erzeugung einer Vorspannung am Gate des Sourcewiderstandes des dortigen Differenzverstärkertypes anzubringen.In the case of the other, comparatively very complex 10 mentioned above mW operational amplifier is already known, see IEEE J. of Sol.St.Circ., SC-13, Pp. 760-766, Figs. 5 and 10, an auxiliary voltage divider, with an uncontrolled depletion-type FET and enhancement type FET connected in series and connected at the drain to the gate for generating a bias voltage at the gate of the source resistor of the differential amplifier type there to attach.

Die Erfindung hat die Aufgabe, insbesondere die sog.The invention has the object, in particular the so-called.

(power supply rejection ratio =)PSRR-Dämpfung weiter zu verbessern, also die abertragung parasitärer Wechselspannungen (Sprachfrequenzen) auf der Gleichstromversorgung zum Operationsverstärkerausgang, und zwar mit möglichst geringem Aufwand weiter zu dämpfen, als dies beim bekannten Operationsverstärker der Fall ist, ohne die übrigen Vorteile des Operationsverstärkers stark zu beeinträchtigen.(power supply rejection ratio =) to further improve PSRR attenuation, i.e. the transmission of parasitic alternating voltages (speech frequencies) on the direct current supply to the operational amplifier output, with as little effort as possible to attenuate than is the case with the known operational amplifier without the severely affect other advantages of the operational amplifier.

Die Erfindung geht also von dem eingangs sowie im Oberbegriff des Patentanspruchs 1 genannten speziellen Operationsverstärker aus. Die Aufgabe der Erfindung wird durch die im Kennzeichen des Patentanspruchs 1 genannte, vorwiegend technologische Maßnahme gelöst.The invention is based on the introduction and in the preamble of Claim 1 mentioned special operational amplifier. The task of Invention is mentioned in the characterizing part of claim 1, predominantly technological measure solved.

Die im Patentanspruch 2 genannte Weiterbildungen gestattet zusätzlich1 die zulässigen Toleranzen für die Dotierungsintensitäten der Verarmungstyp-FETs weiter zu vergrößern.The further developments mentioned in claim 2 additionally allow1 the allowable tolerances for the doping intensities of the depletion type FETs to enlarge further.

Die Erfindung und Weiterbildungen werden anhand der in den Figuren gezeigten AusfUhrungsbeispiele weiter erläutert, wobei die Figur - 1, wie angegeben, den bekannten Operationsverstärker und - 2, ein AusfUhrungsbeispiel der Erfindung zeigen.The invention and developments are based on the in the figures illustrated embodiments further explained, the figure - 1, as indicated, the known operational amplifier and - 2, an exemplary embodiment of the invention demonstrate.

Bei der Erfindung ist als insbesondere vorgesehen, vgl. Figur 1 und 2, den FET 18 des Hilfsspannungsteilers 18/(19)/20 als im gesättigten Zustand betriebenen Verarmungstyp-FET,wie die Drainwiderstände 3, 4, 300, statt als Anreicherungstyp auszubilden. Dieser FET 18 kann also ohne großen Aufwand in dem gleichen Prozeßschritt wie diese Drainwiderstände auf dem Chip hergestellt werden. Dadurch ist das Potential, also die Vorspannungram Schaltungspunkt P4 unabhängiger von Wechselspannungen, die der Gleichstromversorgung +VDD/-VSS Uberlagert sind, im Vergleich zu dem in Fig. 1 gezeigten bekannten Operationsverstärker. Bei der Erfindung ist diese Vorspannung besonders unempfindlich gegen Jene Wechselspannungen, wenn der zweite FET 20 nur im schwach gesättigten Zustand betrieben wird.In the invention it is particularly provided, see FIGS 2, the FET 18 of the auxiliary voltage divider 18 / (19) / 20 as operated in the saturated state Depletion type FETs, like drain resistors 3, 4, 300, rather than an enhancement type to train. This FET 18 can therefore be used in the same process step without great effort how these drain resistances are made on the chip. Thereby the potential so the bias voltage ram node P4 is independent of AC voltages, the the DC power supply + VDD / -VSS are superimposed, compared to that in Fig. 1 known operational amplifier. In the invention, this is bias particularly insensitive to those alternating voltages, if the second FET 20 only is operated in the weakly saturated state.

Parasitäre Wechselspannungen auf der Gleichstromversorgung P1/P2 bewirken beim in Figur 1 gezeigten bekannten Operationsverstärker über die Drainwiderstände 3, 4, 300 mehr oder weniger hohe w ;hselspannungen von untereinander gleicher Phase und gleicher Amplitude an den Schaltungspwikten P8, P7, P9, die aber mit Hilfe der Gegenkopplung 6, 7, als ob an P15/P16 ein Gleichtaktsignal liegen wUrde, bis auf einen niedrigen restlichen Anteil gedämpft werden; insoweit aber, wenn auch gedämpft, weiter über den P9 und über den ersten Hilfs-FET 8 und über P10 zum Ausgang Aus des Operationsverstärkers Ubertragen werden. Dies ist auch bei der Erfindung der Fall, vgl. Figur 2.Generate parasitic alternating voltages on the direct current supply P1 / P2 in the known operational amplifier shown in FIG. 1 via the drain resistances 3, 4, 300 more or less high alternating voltages of the same phase as one another and the same amplitude at the circuit points P8, P7, P9, but with the help of the Negative feedback 6, 7, as if a common mode signal were applied to P15 / P16, except for a low one rest of the proportion will be attenuated; but to that extent, even if subdued, further over the P9 and via the first auxiliary FET 8 and via P10 to the output Out of the operational amplifier Be transmitted. This is also the case with the invention, see FIG. 2.

Gleichzeitig beeinflussen aber die parasitären Wechselspannungen an P1/P2 bei dem in Figur 1 gezeigten bekannten Operationsverstärker auch ganz erheblich die Vorspannung am Schaltungspunkt P4 des hier nur aus Anreicherungstyp-FETs bestehenden Hilfsspannungsteilers 18, 19, 20, wodurch zusätzlich erstens recht hohe störende eigene Anteile der parasitären Wechselspannungen über P4 dem zweiten Hilfs-FET 9 zugeleitet werden, also auch stark das Potential am Schaltungspunkt 10 beeinflussen, sowie zweitens über den Drain des zweiten Hilfs-FET 7, Punkt PS und Sourcewiderstand 5, wegen der Gegenkopplung 6/7 wieder stark gedämpft, nochmals das Potential an P9 und den ersten Hilfs-FET 8 beeinflussen. Der Einfluß der parasitären Wechselspannungen an P1/P2 auf das Potential von P10 ist dabei auf dem Wege P4 - zweiter Hjlfs-FET 9 - P10 besonders stark - so stark, daß über P9 - erster Hilfs-FET 8 de facto keine Kompensation, bezogen auf P10, erreicht wird.Bei dem in Figur 2 gezeigten Beispiel der Erfindung bewirken die parasitären Wechselspannungen nur erheblich geringere Potentialschwankungen an P4 und damit über den FET 9 an P10. Daher ist bei der Erfindung die PSRR-Dämpfung verbessert, und zwar mit vernachlässigbar kleinem Aufwand.At the same time, however, the parasitic alternating voltages influence P1 / P2 in the known operational amplifier shown in FIG. 1 is also quite considerable the bias voltage at node P4 of the only enrichment-type FETs here Auxiliary voltage divider 18, 19, 20, which in addition, firstly, quite high disruptive Own portions of the parasitic alternating voltages via P4 to the second auxiliary FET 9 are supplied, i.e. also strongly influence the potential at circuit point 10, and secondly via the drain of the second auxiliary FET 7, point PS and source resistance 5, again strongly attenuated because of the negative feedback 6/7, the potential again P9 and the first auxiliary FET 8 affect. The influence of parasitic alternating voltages at P1 / P2 to the potential of P10 is on the path P4 - second auxiliary FET 9 - P10 particularly strong - so strong that via P9 - first auxiliary FET 8 de facto none Compensation, based on P10, is achieved. In the example shown in Figure 2 According to the invention, the parasitic alternating voltages cause only considerably lower ones Potential fluctuations at P4 and thus via FET 9 to P10. Hence, in the invention the PSRR attenuation improves with negligible effort.

Das in Figur 2 gezeigte Beispiel der Erfindung unterscheidet sich vom bekannten Operationsverstärker auch noch durch die Anbringung eines Verarmungstyp-FET statt Anreicherungstyp-FET für den Hilfs-FET 6 und sogar auch für 8. Dadurch wird die zulässige Toleranz insbesondere für die Doti erungsintensitäten aller Verarmungstyp-FETs vergrößert und damit die Ausschußquote bei der Herstellung des Chip vermindert. Eine solche Anbringung von Verarmungstyp-FETs für den ersten Hilfs-FET 6 und Weiterbildungen davon sind für sich ausführlich in der prioritätsgleichen, nicht vorveröffentlichten DE-OS . ... ... (=VPA 79 E 6122a) beschrieben, begründet und für sich beansprucht, so daß hier darauf nicht mehr weiter eingegangen werden muß.The example of the invention shown in FIG. 2 differs from the known operational amplifier also through the attachment of a depletion-type FET instead of enhancement type FET for the auxiliary FET 6 and even too for 8. This increases the permissible tolerance, in particular for the doping intensities of all depletion-type FETs increased and thus the reject rate in production of the chip. Such an attachment of depletion type FETs for the first Auxiliary FET 6 and further training thereof are in detail in the same priority, not pre-published DE-OS. ... ... (= VPA 79 E 6122a) described, justified and claimed for itself, so that we will not go into it any further here got to.

2 Patentansprüche 2 Figuren2 claims 2 figures

Claims (2)

Patentansp-che.Patent claims. Operationsverstärker in IG- FET-Technologie mit Dämpfung der Gleichtaktkomponente der Eingangssignale, die dem Differenz-Eingangssignal Uberlagert ist, mit unsymmetrischem Ausgang zur Weitergabe des empfangenen Differenz-Eingangssignals, mit einem DifferenzverstArker und mit einer Gleichtakt-Gegenkopplungsschaltung, Jeweils mit bevorzugt gesättigten IG-FETs, wobei der Differenzverstärker - zwischen den AnschlUsssen der Gleichstromversorgung eingefügt ist, - drei Stromzweige mit Je einem eigenen Verarmungstyp-Drainwiderstand und mit Je einem Anreicherungstyp-Verstãrker-FET enthält, bei denen -- der erste Verstärker-FET im ersten Stromzweig sowie der dritte Verstärker-FET im dritten Stromzweig gemeinsam an ihren Gates mit dem ersten Signaleingang und -- der zweite Verstärker-FET im zweiten Stromzweig an seinem Gate mit dem zweiten Signaleingang und an seinem Drain, evtl. Uber einen Zusatzverstärker, mit dem Operationsverstärkerausgang verbunden ist, -- der dritte Verstärker-FET an seiner Source-Drain-Strecke von der Source-Drain-Strecke eines vierten Amreicherungstyp-Verstärker-FET, dessen Gate mit dem zweiten Signaleingang verbunden ist, UberbrUckt ist, -- die im Ruhezustand von gleich großen Strömen durchnossenen Drainwiderstände zumindest im zweiten und im dritten Stromzweig Kanalbreiçe/Eanallinge-Verhältnisse W/L = S aufweisen, die untereinander alle gleich groß sind, nämlich den Wert Sd aufweisen, und -- der erste und der zweite Verstärker-FET Kanalbreite/ Xanallänge-Verhältnisse S aufweisen, die untereinander gleich groß sind, nämlich Jeweils den Wert Sv aufweisen, und der dritte und der vierte Verstärker-FET Kanalbreite/ Kanallänge-Verhältnisse S aufweisen, die untereinander zwar gleich groß sind, aber im Vergleich zum ersten und zum zweiten Verstärker-FET Jeweils halb so groß sind, nämlich Jeweils den Wert 0,5 Sv aufweisen, - einen für alle drei Stromzweige gemeinsamen Anreicherungstyp-Sourcewiderstand als Stromquelle, deren Strom sich auf die drei Stromzweige verteilt, enthält, und wobei die Gleichtakt-Gegenkopplungsschaltung - zwischen AnschlUssen der gleichen Gleichstromversorgung, hinsichtlich der Gleichstromversorgung parallel zum Differenzverstärker, eingefügt ist, - eine erste Verstärkerstufe, mit einem ersten gesteuerten Hilfs-FET und in Reihe dazu einem zweiten gesteuerten Anreicherungstyp-Hilfs-FET, enthält, bei dem -- der erste Hilfs-FET an seinem Gate mit den Drains des dritten und des vierten Verstärker-FET verbunden ist und -- der zweite Hilfs-FET an seinem Gate mit einer mittels eines Hilfsspannungsteilers aus der gleichen Gleichstromversorgung erzeugten Vorspannung, sowie an seinem Drain mit dem Gate des Sourcewiderstandes des Differenzverstärkers verbunden ist, insbesondere für Kondensator-Schalter-Filter eines digitalen Fernsprech-Vermittlungssystems, d a d u r c h g e k e n n z e i c h n e t , daß - der Hilfsspannungsteiler (18, 19, 20 in Fig. 2) eine zwischen Anschlüssen (+VDD, -VSS) der gleichen Gleichstromversorgung eingefügte Serienschaltung eines ersten, im gesättigten Zustand betriebenen FET vom Verarmungstyp (18), dessen Gate mit dessen Source verbunden ist, und eines zweiten FET vom Anreicherungstyp (20), dessen Gate mit dessen Drain sowie mit dem Gate des zweiten Hilfs-FET (7) verbunden ist, enthält. Operational amplifier in IG-FET technology with attenuation of the common-mode component of the input signals, which is superimposed on the differential input signal, with unbalanced Output for forwarding the received differential input signal with a differential amplifier and with a common-mode negative feedback circuit, each with preferably saturated IG-FETs, with the differential amplifier - between the terminals of the DC power supply is inserted, - three current branches, each with its own depletion-type drain resistance and with one enhancement type amplifier FET each, in which - the first Amplifier FET in the first branch and the third amplifier FET in the third branch together at their gates with the first signal input and - the second amplifier FET in the second branch at its gate with the second signal input and at its Drain, possibly via an additional amplifier, connected to the operational amplifier output - the third amplifier FET at its source-drain path from the source-drain path a fourth enrichment-type amplifier FET, the gate of which is connected to the second signal input is connected, is bridged, - which in the state of rest are pervaded by currents of equal magnitude Drain resistances at least in the second and in the third branch. Channel width / Eanallinge ratios W / L = S, which are all equal to one another, namely the value Sd and the first and second amplifier FETs have channel width / x channel length ratios S, which are equal to each other, namely each have the value Sv, and the third and fourth amplifier FETs have channel width / channel length ratios S, which are the same size among each other, but compared to the first and to the second amplifier FET are each half as large, namely each the value 0.5 Sv, - an enhancement type source resistance common to all three current branches as a power source, the power of which is distributed over the three power branches, and where the common mode negative feedback circuit - between terminals of the same DC power supply, with regard to the DC power supply parallel to the differential amplifier, - a first amplifier stage, with a first controlled auxiliary FET and in series therewith a second controlled enhancement type auxiliary FET, where - the first auxiliary FET at its gate with the drains of the third and the fourth amplifier FET is connected and - the second auxiliary FET at its gate with one by means of an auxiliary voltage divider from the same DC power supply generated bias voltage, as well as at its drain to the gate of the source resistor of the differential amplifier is connected, especially for capacitor switch filters a digital telephone switching system, d u r c h e k e n n z e i c h n e t that - the auxiliary voltage divider (18, 19, 20 in Fig. 2) one inserted between terminals (+ VDD, -VSS) of the same DC power supply Series connection of a first, saturated FET of the depletion type (18) having its gate connected to its source and a second enhancement type FET (20), its gate with its drain and with the gate of the second auxiliary FET (7) is connected, contains. 2. Operationsverstärker nach Patentanspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß - der erste Hilfs-FET (6) der ersten Verstärkerstufe (6,7) ein Verarmungstyp-FET ist.2. Operational amplifier according to claim 1, d a d u r c h g e k It is noted that - the first auxiliary FET (6) of the first amplifier stage (6,7) is a depletion type FET.
DE19792938543 1979-09-24 1979-09-24 Integrated circuit operational amplifier for filter circuits - has IGFET structure using high common mode and with power supply noise immunity Withdrawn DE2938543A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19792938543 DE2938543A1 (en) 1979-09-24 1979-09-24 Integrated circuit operational amplifier for filter circuits - has IGFET structure using high common mode and with power supply noise immunity
DE19803028953 DE3028953A1 (en) 1979-09-24 1980-07-30 Isolated gate fet integrated circuit operational amplifier array - has single active voltage divider bias voltage for all amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792938543 DE2938543A1 (en) 1979-09-24 1979-09-24 Integrated circuit operational amplifier for filter circuits - has IGFET structure using high common mode and with power supply noise immunity

Publications (1)

Publication Number Publication Date
DE2938543A1 true DE2938543A1 (en) 1981-04-23

Family

ID=6081669

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792938543 Withdrawn DE2938543A1 (en) 1979-09-24 1979-09-24 Integrated circuit operational amplifier for filter circuits - has IGFET structure using high common mode and with power supply noise immunity

Country Status (1)

Country Link
DE (1) DE2938543A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0123275A2 (en) * 1983-04-21 1984-10-31 Kabushiki Kaisha Toshiba Operational amplifier circuit
EP0581701A1 (en) * 1992-07-30 1994-02-02 STMicroelectronics S.A. CMOS differential amplifier with common-mode negative feedback

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0123275A2 (en) * 1983-04-21 1984-10-31 Kabushiki Kaisha Toshiba Operational amplifier circuit
EP0123275A3 (en) * 1983-04-21 1988-01-07 Kabushiki Kaisha Toshiba Operational amplifier circuit
EP0581701A1 (en) * 1992-07-30 1994-02-02 STMicroelectronics S.A. CMOS differential amplifier with common-mode negative feedback
FR2694463A1 (en) * 1992-07-30 1994-02-04 Sgs Thomson Microelectronics CMOS differential amplifier with common mode feedback.
US5319316A (en) * 1992-07-30 1994-06-07 Sgs-Thomson Microelectronics S.A. Negative feedback CMOS differential amplifier operating in common mode

Similar Documents

Publication Publication Date Title
DE3872275T2 (en) CMOS REFERENCE VOLTAGE GENERATOR DEVICE.
DE3874974T2 (en) CMOS POWER OPERATIONAL AMPLIFIER.
DE3879004T2 (en) RECEIVER SWITCHING WITH HYSTERESIS.
DE3420068C2 (en)
DE4133902A1 (en) CMOS power amplifier
DE68921136T2 (en) Transistor amplifier for high slew rates and capacitive loads.
DE2643020A1 (en) SCHMITT TRIGGER
DE69216824T2 (en) Current mirror with high impedance and precision
EP0389654B1 (en) Integrated circuit amplifier
EP0025970A1 (en) Operational amplifier in IG-FET technology
DE3824556C2 (en) Balanced input circuit for high frequency amplifiers
DE69413235T2 (en) Operational amplifier switchable in different configurations
DE2233260C2 (en) Quasi-complementary circuit
DE2938543A1 (en) Integrated circuit operational amplifier for filter circuits - has IGFET structure using high common mode and with power supply noise immunity
DE2744249A1 (en) CIRCUIT ARRANGEMENT FOR SELECTING DYNAMIC COMPRESSION OR EXPANSION
DE69311423T2 (en) Voltage generator circuits and methods
EP0602466B1 (en) Monolithic integrated voltage regulator
DE3700296A1 (en) SEMICONDUCTOR DIFFERENTIAL AMPLIFIER
DE60133068T2 (en) DIFFERENTIALLY ARRANGED TRANSISTOR PAIR WITH MEDIUM FOR THE DEGENERATION OF TRANSCONDUCTANCE
DE2405757A1 (en) CIRCUIT ARRANGEMENT FOR THE AUTOMATIC GAIN CONTROL IN THE AUDIO FREQUENCY RANGE
EP0985271B1 (en) Input circuit for an integrated circuit
WO1999059249A1 (en) Method and device for switching a field effect transistor
DE19713832C1 (en) Input amplifier for input signals with steep edges
DE69525256T2 (en) Rectifying circuit
DE2838038A1 (en) Input circuit for telephone wire connection - has transistors, connected via collectors, to two wire and via transformer to four wire cable with supply to base and emitters

Legal Events

Date Code Title Description
AG Has addition no.

Ref country code: DE

Ref document number: 3028953

Format of ref document f/p: P

8139 Disposal/non-payment of the annual fee