DE2937993A1 - Verfahren zum herstellen von integrierten mos-halbleiterschaltungen nach der silizium-gate-technologie - Google Patents

Verfahren zum herstellen von integrierten mos-halbleiterschaltungen nach der silizium-gate-technologie

Info

Publication number
DE2937993A1
DE2937993A1 DE19792937993 DE2937993A DE2937993A1 DE 2937993 A1 DE2937993 A1 DE 2937993A1 DE 19792937993 DE19792937993 DE 19792937993 DE 2937993 A DE2937993 A DE 2937993A DE 2937993 A1 DE2937993 A1 DE 2937993A1
Authority
DE
Germany
Prior art keywords
layer
irradiation
silicon
radiation
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792937993
Other languages
English (en)
Inventor
Hans Dr. 8000 München Deppe
Eberhard F. Dr. 8023 Pullach Krimmel
Dietrich Dr. 8025 Unterhaching Widmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19792937993 priority Critical patent/DE2937993A1/de
Publication of DE2937993A1 publication Critical patent/DE2937993A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Verfahren zum Herstellen von integrierten MOS-Halbleiter-
  • schaltungen nach der Silizium-Gate-Technologie.
  • Die Patentanmeldung betrifft ein Verfahren zum Herstellen von integrierten MOS-Halbleiterschaltungen nach der Silizium-Gate-Technologie, bei dem vor dem Aufbringen der Leiterbahnen auf dem Isolationsoxid die beim Herstellungsprozeß durch Strukturkanten und -Spalte entstandenen Oberflächen-Unebenheiten ausgeglichen werden.
  • Bei der Herstellung von Halbleiterbauelementen und integrierten Schaltungen treten häufig Strukturen auf, die sich über die allgemeine Oberfläche erheben und die an den herausragenden Teilen scharfe Kanten zeigen und/oder z. B. entlang der Pußpunktlinien zur allgemeinen Oberfläche kleine Spalte zwischen herausragendem Teil und der allgemeinen Oberfläche aufweisen. Solche Kanten und Spalte sind prozeßbedingt und können meist nicht vermieden werden. Sollen verschiedene Strukturteile, z. B. in integrierten Halbleiterschaltungen in MOS-Technik durch elektrische Leiterbahnen miteinander verbunden werden, dann müssen diese Bahnen über diese Kanten und Spalten hinweggeführt werden. Die Leiterbahnen werden über eine Maskentechnik durch strukturiertes Aufbringen von z. B.
  • Metallen oder Metallsiliziden hergestellt. Dabei tritt das Problem auf, daß diese derartig hergestellten Leiterbahnen an den Kanten und/oder Spalten unterbrochen sind, oder im weiteren Zeitverlauf durch chemische, mechanische, thermische oder elektrische Belastungen unterbrochen werden. Je höher der Integrationsgrad einer MOS-Schaltung ist, desto höher ist die Ausfallrate durch solche Defekte.
  • Die Ausbeute an funktionsfähigen Schaltungen oder auch deren Betriebssicherheit wird zu einem großen Teil durch diese Leiterbahnunterbrechungen gemindert.
  • Aus der US-Patentschrift 3.825.442 ist ein Verfahren zur Herstellung integrierter MOS-Halbleiterschaltungen in Silizium-Gate-Technologie zu entnehmen, bei dem zur Vermeidung dieser Leiterbahnunterbrechungen vor dem Aufbringen der Metall-Leiterbahnebene eine Phosphorglasschicht (sogenanntes Flow-Glas) verwendet wird. Dieses Phosphorglas fließt bei einem nachfolgenden Temperprozeß über die Kanten und Spalte und entschärft dadurch die kritischen Kanten bzw. die Spalten werden mit diesem Material aufgefüllt und geschlossen. Der Nachteil dieses Verfahrens liegt darin, daß die Anordnung für längere Zeit (30 Minuten) auf 1000 bis 11000C erwärmt werden muß.
  • Während dieser Zeitdauer können sich z. B. Dotierstoffelemente im Innern der Anordnung durch Diffusion umverteilen, so daß sich bestimmte, zuvor eingestellte Konzentrationsverteilungen oder Profile von implantierten Bereichen ändern. Dieser Effekt ist unerwünscht, da sich dadurch die Eigenschaften des Bauelementes ändern können.
  • Neben dieser Hochtemperaturbehandlung stellt das Flow-Glas-Verfahren aber auch einen zusätzlichen Prozeß schritt dar, das heißt, die Ausbeute sinkt und die Kosten pro Chip steigen.
  • Die Aufgabe, die der vorliegenden Erfindung zugrundeliegt, besteht darin, das Problem der Leiterbahnunterbrechung auf einfache Weise zu lösen, das heißt, ein Verfahren anzugeben, mit dessen Hilfe Unebenheiten der Oberfläche vor dem Aufbringen der Leiterbahnen ausgeglichen werden, ohne daß dabei die bereits hergestellten Bauelementstrukturen in der Anordnung durch hohe Temperaturen beeinträchtigt werden.
  • Diese Aufgabe wird durch ein Verfahren der eingangs genannten Art dadurch gelöst, daß die Oberfläche einer hochenergetischen Bestrahlung ausgesetzt wird, wobei die Energie bzw. die Wellenlänge dieser Strahlung so eingestellt wird, daß nur die oberflächennahe Schicht beeinflußt wird.
  • Vorteilhafte Weiterbildungen der Erfindung und bevorzugte Ausführungsbeispiele ergeben sich aus den Cr t7rS#r##sprUchen.
  • Der Erfindung gemäß wird die zu behandelnde mit Kanten und/oder Spalten behaftete Oberflächenschicht bevorzugt mit elektromagnetischer Strahlung solcher Wellenlänge beaufschlagt, daß nur die zu behandelnde Schicht absorbiert, nicht Jedoch darunter liegende bzw. daneben liegende Schichten anderer Materialien. Für Beaufschlagung mit Materiewellen, das heißt Elektronen oder Ionen, muß deren Energie so gewählt werden, daß deren Eindringtiefe die Dicke der zu bearbeitenden Schicht nicht überschreitet. Dadurch wird in erster Linie vermieden, daß andere Schichten oder Schichtteile als die zu bearbeitende wesentliche und unerwünschte Veränderungen erleiden. Wird als Quelle der elektromagnetischen Strahlung z. B. ein kontinuierlich emittierender Laser verwendet, so kann die Bearbeitungszeit einer Flächeneinheit unter eine Sekunde heruntergedrückt werden, so daß nur die zu bearbeitende Schicht in die Schmelzphase gerät, während andere Schichten genügend kühl bleiben.
  • Weitere Einzelheiten sind den Figuren 1 und 2, welche anhand von zwei Ausführungsbeispielen beschrieben werden, zu entnehmen. Dabei zeigt die Figur 1 eine Anordnung vor der Durchführung des erfindungsgemäßen Verfahrens und Figur 2 die gleiche Anordnung nach dem Verrunden der Kanten bzw. dem Beseitigen von Spalten. Als Deckschicht wird dabei eine aus phosphorhaltigem Siliziumdioxid bestehende Schicht verwendet, welche besonders gut für das Verfahren nach der Lehre der Erfindung geeignet ist. Das Verfahren ist aber auch anwendbar für andersartige Deckschichten.
  • Figur 1: Auf einem Siliziumsubstrat 1 ist eine, z. B.
  • 50 nm dicke thermische Oxidschicht 2 aufgewachsen. Auf diese Oxidschicht 2 ist als Struktur, z. B. als Gateelektrode eines MOS-Transistors, eine polykristalline, seitlich definierte Siliziumschicht 3 der Dicke 500 nm aufgebracht. Zum Schutz und zur elektrischen Isolierung wird diese Anordnung (1, 2, 3) mit einer z. B. 400 nm dicken phosphorhaltigen SiO2-Schicht 4 versehen. An den mit dem Bezugszeichen 5 und 6 gekennzeichneten Stellen kann die Schicht 4 Spalte aufweisen. Soll nun über die Schicht 4, insbesondere an den Stellen 5 und 6 eine Leiterbahn 7 geführt werden, so besteht die Gefahr, daß diese Leiterbahn an diesen Stellen 5 und 6 unterbrochen wird und damit ihre Funktion nicht mehr erfüllen kann.
  • Die Spalte 5 und 6 können nämlich normalerweise durch das die Leiterbahn 7 bildende Material nicht aufgefüllt werden.
  • Wird nun z. B., wie in Figur 2 dargestellt, diese Struktur mit dem gebündelten Licht (Wellenlänge 10 /um) eines starken C02-Lasers 8 (200 Watt) mit einer Geschwindigkeit von z. B. 12 mm/Sekunde abgerastert, so beginnt die die phosphordotierte SiO2-Schicht 4 unter dem Einfluß des absorbierten Lichtes zu schmelzen, und zwar bei Temperaturen weit unterhalb der Schmelztemperatur der Schichten (1, 2 und 3). Da das Licht 8 des C02-Lasers unterhalb einer kritischen Energiedichte von Silizium sowieso nicht absorbiert wird, werden die aus Silizium bestehenden Teile der Struktur praktisch nicht beeinflußt, das heißt, Dotierungsprofile bleiben erhalten. Die Geschwindigkeit des Abrasterns darf nicht zu groß sein, damit für die Schicht 4 an den Stellen 5 und 6 genügend Zeit bleibt, die Spalte 5 und 6 aufzufüllen.
  • Da der überhang der Schicht 4 an den Stellen 5 und 6 über die polykristalline Struktur 3 das C02-Laserlicht 8 von den Stellen 5 und 6 ausblendet, kann in einem Ausführungsbeispiel nach der Lehre der Erfindung die Anordnung (1, 2, 3, 4) so gegen den Laserstrahl verkippt werden, daß dieser auch die Fußpunkte der Spalte 5 und 6 erreichen kann. Wie aus der Figur 2 zu entnehmen ist, bildet die Schicht 4 nun eine zusammenhängende Deckschicht, bei der alle Kanten verrundet und die Spalte geschlossen sind.
  • Über diese Schicht 4 kann nun anschließend die Leiterbahn 7 gelegt werden, ohne daß befürchtet werden muß, daß diese Leiterbahn 7 Unterbrechungen aufweist.
  • Anstelle des Laserlichts 8 können auch Korpuskularstrahlen eingesetzt werden. Diese haben den Vorzug, nicht selektiv absorbiert zu werden. Dadurch können hohe Temperaturgradienten an den Grenzflächen zwischen 4 und 3 vermieden werden. Das Verfließen der Schicht 4 an den Stellen 5 und 6 wird durch den Zieheffekt des abrasternden Strahlenbündels 8 noch begünstigt.
  • Entstehen durch das erfindungsgemäße Verfahren Grenzflächenzustände, so kennen diese in einem weiteren Niedertemperaturprozeß bei 400 bis 5000C ir, einer Wasserstoff enthaltenden Atmosphäre beseitigt werden.
  • Die Schicht 4 kann an den Stellen 5 und 6 auch gleichzeitig mit mehreren zueinander geneigten Strahlenbündeln zur Prozeßbeschleunigung beim Auffüllen von Spalten bestrahlt werden. Die Anordnung kann auch mit kurzen oder ultrakurzen (10 8 Sekunden) Pulsen, Wellen oder Korpuskularstrahlen beaufschlagt werden.
  • Die zur Durchführung des Verfahrens zu verwendenten Vorrichtungen sind bekannt. Insbesondere können solche Vorrichtungen verwendet werden, wie sie beispielsweise bei Laser- oder Elektronenstrahl-Ausheilverfahren verwendet werden. Typisch für diese Verfahren sind die kurzen Zeitintervalle der Energiezufuhr. Diese Intervalle liegen zwischen 10 8 Sekunden und 10 6 Sekunden pro Flächeneinheit, unabhängig davon, ob im Impulsbetrieb oder im Dauerstrichbetrieb gearbeitet wird.
  • 14 Patentansprüche 2 Figuren Leerseite

Claims (14)

  1. Patentans#ruche.
    g Verfahren zum Herstellen von integrierten leiterschaltungen nach der Silizium-Gate-Technologie, bei dem vor dem Aufbringen der Leiterbahnen auf dem Isolationsoxid die beim Herstellungsprozeß durch Strukturkanten und -Spalte entstandenen Oberflächen-Unebenheiten ausgeglichen werden, d a d u r c h g e k e n n -z e i c h n e t , daß die Oberfläche einer hochenergetischen Bestrahlung ausgesetzt wird, wobei die Energie bzw. die Wellenlänge dieser Strahlung so eingestellt wird, daß nur die oberflächennahe Schicht beeinflußt wird.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die Oberfläche mit einem oder mehreren energiereichen Strahlen abgerastert wird.
  3. 3. Verfahren nach Anspruch 1 und 2, d a d u r c h g e k e n n z e i c h n e t , daß Korpuskularstrahlen verwendet werden, die im wesentlichen in der oberflächennahen Schicht absorbiert werden.
  4. 4. Verfahren nach Anspruch 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß die Bestrahlung durch einen Puls im Mikro- bis Nanosekundenbereich bewirkt wird.
  5. 5. Verfahren nach Anspruch 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß als Energiequelle ein Laserstrahl verwendet wird.
  6. 6. Verfahren nach Anspruch 5, d a d u r c h g e -k e n n z e i c h n e t , daß ein oder mehrere Dauerstrich-Laser verwendet werden.
  7. 7. Verfahren nach Anspruch 5, d a d u r c h g e -k e n n z e i c h n e t , daß ein oder mehrere Pulslaser verwendet werden.
  8. 8. Verfahren nach Anspruch 5 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß die Wellenlänge des Laserlichts so gewählt wird, daß sie der Absorptionsdicke der Oberflächenschicht entspricht.
  9. 9. Verfahren nach Anspruch 8, d a d u r c h g e -k e n n z e i c h n e t , daß ein C02-Laser von 200 Watt verwendet wird.
  10. 10. Verfahren nach Anspruch 1 bis 9, d a d u r c h g e k e n n z e i c h n e t , daß die zu bestrahlende Oberfläche während der Bestrahlung geneigt angeordnet wird.
  11. 11. Verfahren nach Anspruch 1 bis 9, d a d u r c h g e k e n n z e i c h n e t , daß die Bestrahlung mit mehreren, geneigt zueinander angeordneten StrahlenbUndeln durchgefUhrt wird.
  12. 12. Verfahren nach Anspruch 1 bis 11, d a d u r c h g g e k e n n z e i c h n e t , daß im Anschluß an die Bestrahlung ein Temperprozeß bei 400 bis 5000C in Vasserstoffatmosphäre durchgeftihrt wird.
  13. 13. Verfahren nach Anspruch 1 bis 12, d a d u r c h g g e k e n n z e i c h n e t , daß die Bestrahlung mit einer aus einer phosphorhaltigen Siliziumdioxid-Schicht bestehenden Deckschicht durchgefUhrt wird.
  14. 14. Verfahren nach Anspruch 13, d a d u r c h g e -k e n n z e i c h n e t , daß die phosphorhaltige Siliziumdio? dschicht in einer Schichtdicke von 400 nm aufgebracht wird.
DE19792937993 1979-09-20 1979-09-20 Verfahren zum herstellen von integrierten mos-halbleiterschaltungen nach der silizium-gate-technologie Withdrawn DE2937993A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19792937993 DE2937993A1 (de) 1979-09-20 1979-09-20 Verfahren zum herstellen von integrierten mos-halbleiterschaltungen nach der silizium-gate-technologie

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792937993 DE2937993A1 (de) 1979-09-20 1979-09-20 Verfahren zum herstellen von integrierten mos-halbleiterschaltungen nach der silizium-gate-technologie

Publications (1)

Publication Number Publication Date
DE2937993A1 true DE2937993A1 (de) 1981-04-02

Family

ID=6081339

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792937993 Withdrawn DE2937993A1 (de) 1979-09-20 1979-09-20 Verfahren zum herstellen von integrierten mos-halbleiterschaltungen nach der silizium-gate-technologie

Country Status (1)

Country Link
DE (1) DE2937993A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2481517A1 (fr) * 1980-04-28 1981-10-30 Fairchild Camera Instr Co Procede permettant de provoquer l'ecoulement de materiaux a base de dioxyde de silicium au moyen d'un laser
EP0084985A2 (de) * 1982-01-15 1983-08-03 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Mittels Laser induziertes Fliessen eines Materials aud Ge-O
EP0109499A2 (de) * 1982-11-18 1984-05-30 Texas Instruments Incorporated Verfahren zur Behandlung von PSG, Oxyd und Nitrid mit Laser durch Laserausglühen via selektiv optimalisierter Absorption
EP0202572A2 (de) * 1985-05-13 1986-11-26 Nippon Telegraph And Telephone Corporation Verfahren zur Herstellung einer planierten Dünnschicht aus Aluminium

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2193256A1 (de) * 1972-07-17 1974-02-15 Hughes Aircraft Co
US3825442A (en) * 1970-01-22 1974-07-23 Intel Corp Method of a semiconductor device wherein film cracking is prevented by formation of a glass layer
DE2307754A1 (de) * 1973-02-16 1974-08-22 Hitachi Ltd Verfahren zur herstellung mehrschichtiger verbindungen
GB1422033A (en) * 1972-10-12 1976-01-21 Ncr Co Method of manufacturing a semiconductor device
US3950187A (en) * 1974-11-15 1976-04-13 Simulation Physics, Inc. Method and apparatus involving pulsed electron beam processing of semiconductor devices
US4022930A (en) * 1975-05-30 1977-05-10 Bell Telephone Laboratories, Incorporated Multilevel metallization for integrated circuits
DE2620783A1 (de) * 1976-05-11 1977-11-24 Siemens Ag Verfahren zur herstellung eines halbleiterbauelementes mit isolierschicht- feldeffektstruktur und einer gate-elektrode aus polykristallinem silizium
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
DE2825212B1 (de) * 1978-06-08 1979-07-12 Siemens Ag Verfahren zur Herstellung von Halbleiterbauelementen mittels eines kurzen,intensiven Laserlichtpulses

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825442A (en) * 1970-01-22 1974-07-23 Intel Corp Method of a semiconductor device wherein film cracking is prevented by formation of a glass layer
FR2193256A1 (de) * 1972-07-17 1974-02-15 Hughes Aircraft Co
GB1422033A (en) * 1972-10-12 1976-01-21 Ncr Co Method of manufacturing a semiconductor device
DE2307754A1 (de) * 1973-02-16 1974-08-22 Hitachi Ltd Verfahren zur herstellung mehrschichtiger verbindungen
US3950187A (en) * 1974-11-15 1976-04-13 Simulation Physics, Inc. Method and apparatus involving pulsed electron beam processing of semiconductor devices
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
US4022930A (en) * 1975-05-30 1977-05-10 Bell Telephone Laboratories, Incorporated Multilevel metallization for integrated circuits
DE2620783A1 (de) * 1976-05-11 1977-11-24 Siemens Ag Verfahren zur herstellung eines halbleiterbauelementes mit isolierschicht- feldeffektstruktur und einer gate-elektrode aus polykristallinem silizium
DE2825212B1 (de) * 1978-06-08 1979-07-12 Siemens Ag Verfahren zur Herstellung von Halbleiterbauelementen mittels eines kurzen,intensiven Laserlichtpulses

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Z: IEEE Spectrum, Bd. 9, H. 4, 1972, S. 62-72 *
US-Z: Solid State Technology, April 1979, S. 143-148 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2481517A1 (fr) * 1980-04-28 1981-10-30 Fairchild Camera Instr Co Procede permettant de provoquer l'ecoulement de materiaux a base de dioxyde de silicium au moyen d'un laser
EP0084985A2 (de) * 1982-01-15 1983-08-03 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Mittels Laser induziertes Fliessen eines Materials aud Ge-O
EP0084985A3 (de) * 1982-01-15 1986-08-20 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Mittels Laser induziertes Fliessen eines Materials aud Ge-O
EP0109499A2 (de) * 1982-11-18 1984-05-30 Texas Instruments Incorporated Verfahren zur Behandlung von PSG, Oxyd und Nitrid mit Laser durch Laserausglühen via selektiv optimalisierter Absorption
EP0109499A3 (en) * 1982-11-18 1985-07-31 Texas Instruments Incorporated Laser processing of psg, oxide and nitride via absorption optimized selective laser annealing
EP0202572A2 (de) * 1985-05-13 1986-11-26 Nippon Telegraph And Telephone Corporation Verfahren zur Herstellung einer planierten Dünnschicht aus Aluminium
EP0202572A3 (en) * 1985-05-13 1989-09-27 Nippon Telegraph And Telephone Corporation Method for forming a planarized thin film

Similar Documents

Publication Publication Date Title
DE69825931T2 (de) Verfahren zur Herstellung von SOI-Substraten mit einer sehr effizienten Beseitigung von durch Ionenimplantation verursachten Schäden
DE2425382A1 (de) Verfahren zur herstellung von isolierschicht-feldeffekttransistoren
DE102008003953A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE102004030268B4 (de) Verfahren zum Herstellen eines Halbleiterelements
DE2947180A1 (de) Verfahren zum vermindern des spezifischen widerstandes einer siliziumschicht
DE3136105A1 (de) "verfahren und vorrichtung zum tempern von halbleitern"
DE2050497A1 (de) Verfahren zur Steigerung der Diffu sion von Atomen in eine erhitzte Unter lage durch Bombardierung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE1544275C3 (de) Verfahren zur Ausbildung von Zonen unterschiedlicher Leitfähigkeit in Halbleiterkristallen durch Ionenimplantation
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
DE2917654A1 (de) Anordnung und verfahren zum selektiven, elektrochemischen aetzen
DE3123949A1 (de) Verfahren zur herstellung von halbleiteranordnungen durch ionenimplantation
DE10245091B4 (de) Verfahren zur Herstellung einer dünnen Halbleiterbauelementstruktur
DE102004039208B4 (de) Verfahren zur Herstellung eines Leistungsbauelements mit einer vergrabenen n-dotierten Halbleiterzone und Leistungsbauelement
DE2937993A1 (de) Verfahren zum herstellen von integrierten mos-halbleiterschaltungen nach der silizium-gate-technologie
DE102011075328A1 (de) Vorrichtung und Verfahren zum Randentschichten und Kerben beschichteter Substrate
DE19638433B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4203804A1 (de) Verfahren zur kontaktierung von leitenden strukturen in hoechstintegrierten schaltkreisen
DE3440109A1 (de) Verfahren zur herstellung verformbarer vielfach-verbindungen fuer den elektrischen anschluss mikroelektronischer bauelemente und nach diesem verfahren hergestellte vielfachverbindungen
DE102022126374A1 (de) Verfahren zum herstellen eines bauelements und bauelement
DE69019264T2 (de) Verfahren zur Behandlung einer Goldplattierungsschicht.
DE2943153C2 (de)
DE112012000501T5 (de) Verfahren zur Herstellung eines rückwärts sperrenden Halbleiterelements
DE3913123A1 (de) Verfahren zur reduktion der ladungstraeger-lebensdauer
EP0018556A1 (de) Anordnung und Verfahren zum selektiven, elektrochemischen Ätzen

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee