DE2929597A1

DE2929597A1 - Schaltungsanordnung zum erkennen eines ais-signals und des ausfalls eines digitalen signals

Info

Publication number: DE2929597A1
Application number: DE19792929597
Authority: DE
Inventors: Roland Roehrbein
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Bosch Telecom GmbH
Priority date: 1979-07-21
Filing date: 1979-07-21
Publication date: 1981-02-05
Also published as: DE2929597C2

Description

Schaltungsanordnung zum Erkennen eines AIS-Signals
und des Ausfalls eines digitalen Signals Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs.
Bei einem PCM-System wird beim Auftreten eines das gesamte Multiplexsignal betreffenden Fehlers an der nächsten Schnittstelle das gesamte Multiplexsignal durch ein AIS-Signal (Alarm Indication Signal) ersetzt. Dieses besteht aus einer andauernden Folge von Bits des Zustandes "1". Durch Bitfehler bei der Übertragung treten Jedoch auch beim AIS-Signal Bits mit dem Zustand "O" auf, die eine einwandfreie AIS-Erkennung erschweren. Auch die einwandfreie Erkennung eines PCM-Signalausfalls wird erschwert, wenn durch Bitfehler trotzdem Impulse empfangen werden.
Aus der- DE-AS 27 50 011 ist eine Schaltungsanordnung bekannt, die ein AIS-Signal und einen PCM-Signalausfall erkennen kann. Diese Schaltung ist relativ aufwendig, da sie zwei Tiefpaßfilter verwendet. Außerdem hat die Schaltung den Nachteil, daß das AlS-Kriterium bzw. das PCM-Signalausfall-Kriterium am Ausgang der Schaltung als dynamische Größe vorliegt, was für die Weiterverarbeitung dieser Signale nicht günstig ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum sicheren Erkennen eines AIS-Signals und des Ausfalls eines digitalen Signals anzugeben, die mit geringem Aufwand realisierbar ist und bei der das AIS-Kriterium bzw.
digitale Signalausfall-Kriterium als Zustandssignal am Ausgang liegt.
Die Aufgabe wird gelöst wie im Anspruch beschrieben.
Im Folgenden wird anhand der Figuren die Erfindung näher erläutert.
Fig. 1 zeigt ein Ausführungsbeispiel der erfindungsgemässen Anordnung.
Fig. 2a zeigt einen Impulsplan für Signalausfall, so daß Alarm ausgelöst wird.
Fig. 2b zeigt einen Impulsplan für ein Signal, bei dem kein Alarm ausgelöst wird.
Fig. 2c zeigt einen Impulsplan, bei dem ein AIS-Signal erkannt und Alarm ausgelöst wird.
Fig. 2d zeigt einen Impulsplan, bei dem kein AIS-Signal erkannt und damit auch kein Alarm ausgelöst wird.
Innerhalb der Prüfzeit, die durch den Takt Tp festgelegt ist, zählt der Zähler Z1 die binären "1"-Impulse des digitalen Signals J1. Entsprechend der Anzahl der Zellen des Zählers Z1 müssen innerhalb der Prüfzeit entsprechend viele binäre "1"-Impulse vorhanden sein, damit am Ausgang Q12 des Zählers Z1 eine binäre "1" anliegen kann. Erreicht der Zähler diesen Zustand innerhalb der Prüfzeit, dann wird der Zähleingang Cp über die NOR-Schaitung Q1 auf dem Zustand binär "O" gehalten, so daß der Zähler Z1 nicht weiter zählen kann. Die binäre 1 am Ausgang Q12 des Zählers Z1 wird durch die positive Flanke des Taktimpulses Tp gesteuert in die Kippschaltung D-FF1 übernommen und erscheint am Q-Ausgang der Kippschaltung als binärer i"-Zustand, was kein Alarm" bedeutet, d.h. der Nachrichtenfluß ist nicht unterbrochen.
Gleichzeitig wird über den Q-Ausgang der ersten Kippschaltung D-FF1 die zweite Kippschaltung D-FF2 freigegeben.
Treten im Nachrichtensignal J1 weniger binäre "1"-Impulse auf, so daß der Zähler Z1 nicht bis zu der vorgesehenen Zelle zählt, dann bleibt der Ausgang Q12 im Zustand binäre "O".
Dieser Zustand wird mit dem Taktimpuls Tp in die Kippschaltung D-FF1 übernommen, so daß am Q-Ausgang der Kippschaltung D-FF1 der Zustand binäre "O" erscheint. Dies bedeutet "Alarm", d.h. das digitale Signal wird nicht empfangen. Entsprechend wird über den Q-Ausgang der Kippschaltung D-FF1 die zweite Kippschaltung D-FF2 gesperrt, damit nicht irrtümlich AIS-Alarm gegeben werden kann.
Wird anstatt des digitalen Signals AIS-Signal empfangen, dann besteht das HDB3-decodierte und invertierte Signal J2 im wesentlichen aus binären "O", die nur durch Störimpulse unterbrochen sind. Treten diese Störimpulse gleichzeitig mit der binären "1" des vom Nachrichtensignal abgeleiteten Taktes T auf, dann werden die Störimpulse vom Zähler Z2 gezählt. Treten innerhalb der Prüfzeit wenig Störimpulse auf, so daß der Zähler Z2 nicht bis zu der vorgesehenen Stelle Q22 zählt, dann wird der Q-Ausgang der Kippschaltung D-FF2 auf binär "O" gesetzt. Dies bedeutet "AIS-Alarm", d.h. das AIS-Signal ist erkannt.
Treten innerhalb der Prüfzeit viele Störimpulse auf, dann zählt der Zähler entsprechend bis Q22 und am Q-Ausgang der Kippschaltung liegt eine binäre 1 an. Dies bedeutet kein AIS-Alarm", d.h. man nimmt dann an, daß das digitale Signal gesendet wurde.
Die Verzögerungsschaltung T gewährleistet, daß zuerst der Zählerstand von Z1 bzw. Z2 in die Kippschaltung D-FF1 bzw.
D-FF2 übernommen wird, bevor die Zähler zurückgesetzt werden und von neuem anfangen zu zählen.

Claims

Patentanspruch Verfahren zum Erkennen eines Auftretens eines mit Bit fehlern behafteten AIS-Signals anstelle eines digitalen Signals und zum Erkennen eines Ausfalls des digitalen Signals trotz auftretender Störimpulse, wobei innerhalb eines die Fehlerrate bestimmenden Prüfzyklus der Zustand 11011 des digitalen Signals für AIS-Erkennung und der Zustand "1" des digitalen Signals für Signal erkennung über eine Zähleinrichtung gezählt wird, und wobei bei einem unter einem definierten Wert liegenden Ergebnis entweder bei überwiegendem Auftreten des Zustandes "1" AIS-Signal, AISK, und bei überwiegendem Auftreten des Zustandes "O" Signalausfall, F an K, gemeldet wird, dadurch gekennzeichnet, daß das vom Sender kommende digitale Signal (J1) dem ersten Eingang einer ersten NOR-Schaltung (01) zugeführt ist, daß der Ausgang der ersten NOR-Schaltung (01) mit dem Zähleingang (Cp) eines ersten Zählers (Z1) verbunden ist, daß ein Ausgang des ersten Zählers (Z1) mit dem D-Eingang einer ersten Kippschaltung (01) verbunden ist, daß der die Meßzeiten festlegende Takt (Tp) mit dem Takteingang der ersten Kippschaltung (D-FF1) und mit dem Takteingang einer zweiten Kippschaltung (D-FF2) und mit dem Eingang einer Verzögerungsstufe (T) verbunden ist, daß der Ausgang der Verzögerungsstufe mit dem R-Eingang des ersten Zählers (Z1) und mit dem R-Eingang eines zweiten Zählers (Z2) verbunden ist, daß das decodierte und invertierte digitale Signal (J2) am ersten Eingang einer UND-Schaltung (U) anliegt, daß am zweiten Eingang der UND-Schaltung (U) der vom digitalen Signal (J1) abgeleitete Takt (T) angelegt ist, daß der Ausgang der UND-Schaltung (U) mit dem ersten Eingang einer zweiten NOR-Schaltung (02) verbunden ist, daß der Ausgang der zweiten NOR-Schaltung mit dem Zähleingang (Cp) des zweiten Zählers (Z2) verbunden ist, daß ein Ausgang des Zählers (Z2) mit dem D-Eingang der zweiten Kippstufe (D-FF2) und mit dem zweiten Eingang der zweiten NOR-Schaltung (02) verbunden ist, daß der Q-Ausgang der ersten Kippschaltung (D-FF1) mit dem R-Eingang der zweiten Kippschaltung (D-FF2) verbunden ist, daß am Q-Ausgang der ersten Kippschaltung (D-FF1) das PCM-Signalausfall-Kriterium (F an K) und daß am Q-Ausgang der zweiten Kippschaltung (D-FF2) das AIS-Kriterium (AISK) anliegt.