DE2925333A1 - METHOD AND CIRCUIT ARRANGEMENT FOR GENERATING SETTING SIGNALS FOR SIGNALERS OF A TRAFFIC SIGNAL SYSTEM, ESPECIALLY A ROAD TRAFFIC SIGNAL SYSTEM - Google Patents

Description

Verfahren und Schaltungsanordnung zur Erzeugung von Ein-Method and circuit arrangement for generating input

steilsignalen für Signalgeber einer Verkehrssignalanlage, insbesondere einer StraBenverkehrssignalanlage Die Erfindung bezieht sich auf ein Verfahren und eine Schaltungsanordnung zur Erzeugung von Einstellsignalen für Signalgeber einer Verkehrssignalanlage, insbesondere einer Straßenverkehrssignalanlage, unter Heranziehung von in einer Zwischenzeiten-Matrix enthaltenen Angaben von Zwischenzeiten zwischen zueinander feindlichen Verkehrsflüssen.steep signals for signal transmitters of a traffic signal system, in particular a road traffic signal system The invention relates to a method and a circuit arrangement for generating setting signals for a signal generator Traffic signal system, in particular a road traffic signal system, using of details of intermediate times between traffic flows that are hostile to each other.

Es sind bereits ein Verfahren und eine Einrichtung zur Sicherstellung der Zwischenzeiten bei Straßenverkehrssignalanlagen bekannt (DE-Anm. P 27 39 616.3). Bei diesem bekannten Verfahren und bei dieser bekannten Einrichtung wird mit Grünzeitende jedes einzelnen Signales der selbständig zu regelnden Verkehrsflüsse die von da ab laufende Zeit in Istwertspeichern summiert. Diese Istwertspeicher werden mit den Sollwertspeichern der zum einzuschaltenden Grünsignal feindlichen Verkehrsflüsse verglichen, und bei Erreichen bzw. Überschreiten der vorgegebenen Werte wird der zugehörige Einschaltbefehl freigegeben. Überdies werden alle Sollwertspeicherinhaite in kürzeren Abständen als dem Zeittakt der Verkehrssignalanlage entspricht in einem weiteren Istwertspeicher summiert, dessen Inhalt mit dem Inhalt eines Sollwertspeichers verglichen wird. Bei Auftreten eines Fehlers werden entsprechende Sicherungsvorkehrungen ausgelöst. Dabei wird jedoch auf eine entsprechende Ansteuerung von der vorgesehenen Steuerzentrale dem jeweiligen Signalgeber ein Einschaltbefehl zum Einschalten eines Grünsignals erst dann gegeben, wenn durch eine Koinzidenzprüfung festgestellt worden ist, daß bei sämtlichen Signalgruppen, die zu der dem jeweiligen Signalgeber zugehörigen Signalgruppe feindlich sind, die jeweils festgelegten Räumzeiten (also die Zeitspannen seit dem jeweiligen Grünende) abgelaufen sind. Die zum Wirksamschalten des jeweiligen Signalgebers bei Grünende erforderlichen Steuersignale - also sogenannte RDt-lèLLe -werden von der sie ab-ebenden Steuerzentrale jedoch untní:--teilbar, d.h. sofort bei dem jeweils in Frage kommenden Signalgeber wirksam. Dies bedeutet aber, daß in nachteiliger Weise bereits solche Signalgeber auf Rot gesetzt werden, die an sich noch auf Grün gesetzt bleiben könnten, jedenfalls in Bezug auf die anschließend Grünbefehle erhaltenden Signalgeber. Somit erfolgt bei dem betreffenden beRannten Verfahren insgesamt nur eine relativ schlechte Ausnutzung der tatsächlich zur Verfügung stehenden Räumzeiten.There is already a procedure and a device to ensure it of the intermediate times for road traffic signal systems known (DE note P 27 39 616.3). In this known method and in this known device, the green period ends of every single signal of the traffic flows to be regulated independently from there summed up in actual value memories from the current time. These actual value memories are saved with the setpoint storage of the traffic flows hostile to the green signal to be switched on compared, and when the specified values are reached or exceeded, the associated Switch-on command released. In addition, all setpoint memory contents are saved in shorter Intervals than the time cycle of the traffic signal system corresponds in a further The actual value memory is summed up, the content of which is compared with the content of a setpoint memory will. If an error occurs, appropriate safety precautions are triggered. However, this is based on a corresponding activation from the control center provided a switch-on command to switch on a green signal to the respective signal transmitter only given if a coincidence test has established that for all signal groups belonging to the respective signal transmitter Signal group are hostile, the clearing times specified in each case (i.e. the time spans since the respective end of the greening process) have expired. To activate the respective Signal generator when the green light ends - so so-called RDt-lèLLe - however, are not: - divisible, i.e. immediately, by the control center that is sending them effective for the respective signal transmitter in question. But this means that in a disadvantageous way, such signaling devices are already set to red that are on could stay on green, at least with regard to the subsequent ones Signal transmitter receiving green commands. Thus takes place with the relevant appointed Procedure overall only a relatively poor utilization of the actually available standing clearing times.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen Weg zu zeigen, wie auf einfachere Weise Einstellsignale zur optimalen Einstellung von Signalgebern einer Verkehrssignalanlage und insbesondere einer Straßenverlsehrssignalanlage erzeugt werden können. Im Gegensatz zu dem bisher bekannten Verfahren sollen Rotbefehle erst so sat wirksam werden, wie es die tatsächlichen Räumzeiten erfordern.The invention is accordingly based on the object of showing a way like in a simpler way setting signals for the optimal setting of signal generators a traffic signal system and in particular a road traffic signal system generated can be. In contrast to the previously known method, red commands should only become effective as required by the actual clearance times.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Verfahren der eingangs genannten Art erfindungsgemäß dadurch, daß aus der Zwischenzeiten-Matrix für jede Signalgruppe als einer wenigstens einem Verkehrsfluß ein Freigabe-Einstellsignal erteilenden Einfahr-Signalgruppe die Einfahr-Zwischenzeiten in Bezug auf diejenigen, Räum-Signalgruppen darstellenden Signalgruppen ausgelesen und gesondert gespeichert werden, die der Steuerung von Verkehrsflossen dienen, welche zu den durch die jeweilige Einfahr-Signalgruppe gesteuerten Verkehrsflüssen feindlich sind, daß außerdem die größte Einfahr-Zwischenzeit für die eweilige Einfahr-Signalgruppe gesondert gespeichert und zyklisch aufeinanderfolgend in ihrem Wert bis auf Null vermindert wird, daß von der für die jeweilige Einfahr-Signalgruppe gespeicherten größten und in ihrem Wert zyklisch aufeinanderfolgend verminderten Einfahr-Zwischenzeit die für dieselbe Einfahr-Signalgruppe gespeicherten übrigen Einiahr-Zwischenzeiten gesondert subtrahiert werden, daß bei Auftreten einer Null-Differenz zwischen zwei derartIgen voneinander subtrahierten Einfahr-Zwischenzeiten ein Sperr-Einstellsignal für diejenige Räum-Signalgruppe abgegeben wird, auf die die bei der betreffenden Differenzbildung benutzte eine Einfahr-Zwischenzeit bezogen ist, und daß nach erfolgter Verminderung der ursprünglich größten Einfahr-Zwischenzeit auf Null der betreffenden zugehörigen Einfahr-Signaigruppe ein Freigabe-Einstellsignal zugeführt wird.The object indicated above is achieved in a method of the type mentioned at the outset according to the invention in that from the interim times matrix a release setting signal for each signal group as at least one traffic flow the entry signal group issuing the entry intermediate times in relation to those Signal groups representing clearing signal groups are read out and stored separately that are used to control traffic flows, which are to be used by the respective Entry signal group controlled traffic flows are hostile, that also the The largest intermediate entry time for the respective entry signal group is saved separately and their value is reduced cyclically successively down to zero, that of the largest stored for the respective entry signal group and in their Value cyclically successively reduced entry-intermediate time for the same Entrance signal group is subtracted separately from the remaining one-year intermediate times that when a zero difference occurs between two such items from each other Subtract entry intermediate times a blocking setting signal for that clearing signal group is issued, to which the one used in the relevant difference formation Run-in intermediate time is related, and that after the reduction of the original largest entry intermediate time to zero of the relevant associated entry signal group a release setting signal is supplied.

Die Erfindung bringt den Vorteil mit sich, daß auf einfache Weise hinsichtlich der tatsächlich vorliegenden Räumzeiten optimale Einstellsignale für Signalgeber einer Verkehrs signalanlage und insbesondere einer Straßenverkehrsanlage erzeugt werden können. Es werden nämlich lediglich die in einer Zwischenzeiten-Matrix enthaltenen Angaben von Zwischenzeiten zwischen zueinander feindlichen Verkehrsflüssen herangezogen, zur die in Frage kommenden Einstellsignale für die Signalgeber zu erzeugen.The invention has the advantage that in a simple manner optimal setting signals for Signal generator of a traffic signal system and in particular a road traffic system can be generated. Namely, there are only those in an intermediate times matrix contained information of intermediate times between hostile traffic flows used for the setting signals in question for the signal generator produce.

Zweckmäßigerweise wird die größte Einfahr-Zwischenzeit für die jeweilige Einfahr-Signalgruppe im Rhythmus von einer Sekunde im Wert vermindert. Hierdurch ergibt sich der Vorteil, daß in der Zwischenzeiten-Matrix auf Sekunden bezogene Zeitwerte enthalten sein können, was zu einer besonders einfachen Verarbeitung der in dieser Zwischenzeiten-Matrix enthaltenen Werte führt.The largest intermediate break-in time is expediently for the respective Entry signal group reduced in value every second. Through this there is the advantage that in the interim times matrix related to seconds Time values can be included, which makes the processing of the values contained in this intermediate times matrix.

Zur Durchführung des Verfahrens gemäß der Erfindung ist es zweckmäßig, eine Schaltungsanordnung zu verwenden, die dadurch gekennzeichnet ist, daß mit der Zwischenzeiten-Matrix eine Abfrageschaltung verbunden ist, die aus der Zwischenzeiten-Matrix die Zwischenzeiten sämtlicher Einfahr-Signalgruppen zu den dazu feindlichen Räum-SignalgrupFen ausliest und in der jeweiligen Einfahr-Signalgruppe zugehörigen Registern und die größte Zwischenzeit dieser Zwischenzeiten in einem gesonderten, der betreffenden Einfahr-Signalgruppe zugehörigen Speicher einspeichert, in welchem die betreffende Zwischenzeit in aufeinanderfolgenden Steuerzyklen im Wert bis auf Null verminderbar ist, daß den Registern und dem Speicher Subtrahierschaltungen nachgeordnet sind, die die Differenz zwischen dem Zwischenzeitwert, der in dem der jeweiligen Einfahr-Signalgruppe zugehörigen Speicher enthalten ist und den in den zugehörigen Registern enthaltenen Zwischenzeiten bilden, und daß die bezüglich jeder Einfahr-Signalgruppe gebildeten Differenzwerte und der in dem zugehörigen Speicher jeweils enthaltene Zwischenzeitwert mittels Auswerteschaltungerr auswertbar sind, welche bei Ermittelung eines Differenzwertes von Null bzw. eines auf Null verminderten Zwischenzeitwertes jeweils ein Ausgangssignal zur entsprechenden Einstellung des zugehörigen Signalgeber abgeben. Hierdurch ergibt sich der Vorteil eines besonders geringen schaltungstechnischen Aufwands zur Erzeugung von Einstellsignalen für Signalgeber einer Verkehrssignalanlage und insbesondere einer Straßenverkehrssignalanlage.To carry out the method according to the invention, it is expedient to use a circuit arrangement which is characterized in that with the Intermediate times matrix an interrogation circuit is connected, which is derived from the intermediate times matrix the intermediate times of all entry signal groups to the enemy clearing signal groups reads out and in the respective entry signal group associated registers and the largest intermediate time of these intermediate times in a separate, the relevant one Entrance signal group stores associated memory in which the relevant In the meantime, the value can be reduced to zero in successive control cycles is that the registers and the memory are subtracted downstream, which is the difference between the intermediate time value in that of the respective entry signal group associated memory is included and those contained in the associated registers Form intermediate times, and that those formed with respect to each entry signal group Difference values and the intermediate time value contained in the associated memory can be evaluated by means of evaluation circuitry, which when a difference value is determined one output signal each from zero or an intermediate time value reduced to zero for the corresponding setting of the associated signal generator. This results in the advantage of a particularly low circuit complexity for generation of setting signals for signaling devices of a traffic signal system and in particular a traffic signal system.

Vorzugsweise ist die Abfrageschaltung durch Zähler gesteuert, deren einer durch seine Zählerstellungen Einfahr-Signalgruppen bezeichnet und deren anderer durch seine Zählerstellungen die zur jeweiligen Einfahr-Signalgruppe feindlichen Räum-Signalgruppen bezeichnet; die Zahler sind dabei durch eine Steuereinrichtung einstellbar. Hierdurch ergibt sich der Vorteil einer besonders einfachen Möglichkeit des Auslesens der in der Zwischenzeiten-Matrix enthaltenen Zeitwerte für die Erzeugung der genannten Einstellsignale.The interrogation circuit is preferably controlled by counters whose one designated by its counter positions entry signal groups and the other the counter positions that are hostile to the respective entry signal group Denotes clear signal groups; the payers are thereby through a control device adjustable. This has the advantage of a particularly simple option the reading out of the time values contained in the intermediate times matrix for the generation of the mentioned setting signals.

Anhand von Zeichnungen wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert.The invention is illustrated below using an exemplary embodiment with the aid of drawings explained in more detail.

Fig. 1 zeigt eine Kreuzung, in der zur Erläuterung der vorliegenden Erfindung drei Verkehrsflüsse eingetragen sind.Fig. 1 shows an intersection in which to explain the present Invention three traffic flows are entered.

Fig. 2 zeigt in einem Blockschaltbild eine Schaltungsanordnung gemäß der Erfindung.Fig. 2 shows in a block diagram a circuit arrangement according to the invention.

Fig. 3 zeigt einen vereinfachten Signalablauf, wie er sich beim Betrieb der dargestellten Schaltungsanordnung für die in Fig. 1 gezeigten Kreuzung ergibt.Fig. 3 shows a simplified signal sequence as it occurs during operation the circuit arrangement shown for the intersection shown in Fig. 1 results.

Die in Fig. 1 dargestellte Kreuzung weist vier Zufahrten auf, bezüglich welcher lediglich drei Verkehrsflüsse 1, 2 und 4 angedeutet sind. Wie ersichtlich, sind die beiden Verkehrsflüsse 1 und 2 zu dem Verkehrs fluß 4 feindlich. Zur Freigabe bzw. Stillsetzung der in Fig. 1 angedeuteten Verkehrsflüsse 1, 2 und 4 sind diesen einzelne Signalgeber Sg1 bzw. Sg2 bzw. Sg4 zugehörig. Im Falle einer Straßenverkehrskreuzung mögen diese Signalgeber im einfachsten Fall jeweils grüne und rote Signallampen enthalten.The intersection shown in Fig. 1 has four access roads, with respect to which only three traffic flows 1, 2 and 4 are indicated. As can be seen the two traffic flows 1 and 2 are hostile to the traffic flow 4. For approval or shutdown of the traffic flows 1, 2 and 4 indicated in FIG. 1 are these individual signal transmitters Sg1 or Sg2 or Sg4 are associated. In the case of a road intersection In the simplest case, these signal heads like green and red signal lamps contain.

In Fig. 2 ist eine Schaltungsanordnung gemäß einer Ausführungsform der Erfindung veranschaulicht. Diese Schaltungsanordnung gestattet die in Fig. 1 angedeuteten Signalgeber Sg1, Sg2, Sg4 in einer nachstehend noch näher ersichtlich werdenden Weise zu steuern.In Fig. 2 is a circuit arrangement according to an embodiment of the invention. This circuit arrangement allows the in Fig. 1 indicated signal generator Sg1, Sg2, Sg4 in a more detailed below nascent way to control.

Die Schaltungsanordnung enthält unter anderem eine beispielsweise nur der in Fig. 1 dargestellten Kreuzung zugehörige Zwischenzeiten-Matrix ZM, die Angaben über Zwischenzeiten zwischen zueinander feindlichen Verkehrsflüssen bzw. Signalgruppen enthält. Zu diesem Zweck sind in der obersten Zeile der Zwischenzeiten-Matrix ZM sogenannte Einfahr-Signalgruppen Sge angegeben - das sind Signalgruppen, die ihre zugehörigen Verkehrsflüsse freigeben (also Grünsignale erhalten). In der linkenäußeren Spalte der Zwischenzeiten-Matrix ZM sind sogenannte Räum-Signalgruppen Sgr aufgeführt - das sind solche Signalgruppen, die ihre zugehörigen Verkehrsflüsse sperren (also Rotsignale erhalten). An der Kreuzungsstelle jeder Einfahr-Signalgruppe Sge und der jeweils dazu feindlichen Räum-Signalgruppe Sge ist in der Zwischenzeiten-Matrix ZM eine Angabe darüber enthalten, nach welcher Zeit die jeweilige Einfahr-Signalgruppe ein Grünsignal erhalten kann, wenn die dazu jeweils feindliche Räum-Signalgruppe Sgr ein Grünende-Signal erhalten hat. Bezogen auf die in der Zwischenzeiten-Matrix ZM eingetragenen Zahlen heißt dies, daß die mit "4" bezeichnete Einfahr-Signalgruppe Sge zu diesem Zeitpunkt ein Grün-Signal erhalten kann, der beispielsweise drei Sekunden nach Grünende der mit 1 bezeichneten Räum-Signalgruppe Sgr liegt und der um beispielsweise sechs Sekunden nach Grünende der mit ??2?? bezeichneten Räum-Signalgruppe Sgr liegt.The circuit arrangement includes, among other things, an example only the intersection shown in Fig. 1 associated intermediate times matrix ZM, the Information on intermediate times between hostile traffic flows or Contains signal groups. For this purpose, the intermediate times matrix is in the top line ZM so-called entry signal groups Sge specified - these are signal groups that release their associated traffic flows (i.e. receive green signals). In the left outer So-called clearing signal groups Sgr are listed in the column of the intermediate times matrix ZM - these are signal groups that block their associated traffic flows (i.e. Red signals received). At the intersection of each entry signal group Sge and the respective enemy clearing signal group Sge is in the intermediate times matrix ZM contain information about the time after which the respective entry signal group can receive a green signal if the respective enemy clearing signal group Sgr has received a green end signal. Based on the one in the split times matrix ZM entered numbers mean that the entry signal group marked "4" Sge can receive a green signal at this point, for example three seconds after the greening of the clearing signal group Sgr designated by 1 lies and the around, for example six seconds after the end of the green with ?? 2 ?? designated clearing signal group Sgr is located.

Die Zwischenzeiten-Matrix ZM ist mit einer Abfrageschaltung verbunden, die im wesentlichen aus zwei Leseschaltungen Rc1, Rc2 besteht. Diese Leseschaltungen Rc1, Rc2 sind als UND-Glieder GU11 bis GUln bzw. GU21 bis GU2n enthaltende Schaltungen angedeutet, die mit ihren einen Eingängen mit jeweils einer von zwei Ausgangsseiten der Zwischenzeiten-Matrix ZM verbunden sind. Die Abfrageschaltung Rc1 ist dabei mit den durch die einzelnen Räum-Signalgruppe Sgr bezeichneten Zellen der Zwischenzeiten-Matrix ZM verbunden. Die Abfrageschaltung Rc2 ist mit ihrer einen Eingangsseite mit den durch die einzelnen Einfahr-Signalgruppen Sge bezeichneten Zellen der Zwischenzeiten-Matrix ZM verbunden.The intermediate times matrix ZM is connected to an interrogation circuit, which essentially consists of two reading circuits Rc1, Rc2. These read circuits Rc1, Rc2 are circuits containing GU11 to GUln and GU21 to GU2n, respectively, as AND gates indicated, with their one entrances each with one of two exit sides the intermediate times matrix ZM are connected. The query circuit Rc1 is included with the cells of the intermediate times matrix identified by the individual clearing signal group Sgr ZM connected. The interrogation circuit Rc2 is with its one input side with the cells of the intermediate times matrix identified by the individual entry signal groups Sge ZM connected.

Den beiden Abfrageschaltungen Rc1, Rc2 ist jeweils ein eigener, durch eine Steuereinrichtung PC einstellbarer Zähler Cnt1 bzw. Cnt2 zugehörig. Der Zähler Cnt1 legt durch seine jeweilige Zählerstellung die Räum-Signalgruppe Sgr fest, bezüglich der mittels der Abfrageschaltung Rc1 aus der Zwischenzeiten-Matrix ZM Angaben auszulesen sind. Die Anordnung kann dabei so getroffen werden, daß mittels der Abfrageschaltung Rc1 jeweils sämtliche bezüglich einer Räum-Signalgruppe Sgr in der Zwischenzeiten-Matrix ZM eingetragene Angaben aus dieser Matrix ausgelesen werden und daß die so gewonnenen Signale bzw. Angaben mit der Zählerstellung des Zählers Cnt2 in gesonderten UND-Gliedern GUr1, GUr2 verknüpft werden. Dadurch ist dann eine eindeutige Zuordnung der Zwischenzeiten darstellenden Angaben der jeweiligen Räum-Signalgruppe zu der dazu feindlichen Einfahr-Signalgruppe Sge sichergestellt.The two interrogation circuits Rc1, Rc2 each have their own through a control device PC belonging to an adjustable counter Cnt1 or Cnt2. The counter Cnt1 defines the clearing signal group Sgr with its respective counter position, with regard to to read information from the interim times matrix ZM by means of the interrogation circuit Rc1 are. The arrangement can be made so that by means of the interrogation circuit Rc1 in each case all relating to a clearing signal group Sgr in the intermediate times matrix ZM entered information is read out of this matrix and that the thus obtained Signals or information with the counter position of the counter Cnt2 in separate AND gates GUr1, GUr2 are linked. This then enables a clear allocation of the intermediate times Representative details of the respective clearing signal group for the hostile entry signal group Sge ensured.

Durch die jeweilige Zählerstellung des Zählers Cnt2 wird ferner festgelegt, bezüglich welcher Einfahr-Signalgruppe Sge mittels der Abfrageschaltung Rc2 aus der Zwischenzeiten-Matrix ZM Angaben ausgelesen werden. Die Abfrageschaltung Rc2 soll dabei so ausgebildet sein, daß sie bezüglich jeder Einfahr-Signalgruppe Sge aus der Zwischenzeiten-Matrix ZM jeweils nur den größten Zahlenwert ausliest.The respective counter setting of the counter Cnt2 also determines with respect to which entry signal group Sge by means of the interrogation circuit Rc2 the intermediate times matrix ZM information can be read out. The query circuit Rc2 should be designed in such a way that with respect to each entry signal group Sge reads only the largest numerical value from the intermediate times matrix ZM.

Im Falle der mit "4" bezeichneten Einfahr-Signalgruppe Sge wird somit aus der Zwischenzeiten-Matrix ZM lediglich der Wert "6" mittels der Abfrageschaltung Rc2 ausgelesen. Dieser für die jeweilige Einfahr-Signalgruppe maßgebende größte Zwischenzeitwert wird von der Abfrageschaltung Rc2 an eine der betreffenden Einfahr-Signalgruppe individuell zugehörige Speicherzelle eines Speichers Spe abgegeben. Im Falle der mit "4" bezeichneten Einfahr-Signalgruppe wird der Wert 6 in eine Speicherzelle Sp4e des Speichers Spe eingespeichert. Der betreffende Speicher Spe kann hierzu mit seinen Speicherzellen an entsprechenden Ausgängen der Abfrageschaltung Rc2 direkt angeschlossen sein. An einem mit ST bezeichneten Eingang werden dem Speicher Spe in einem festgelegten Zyklus von beispielsweise 1 sec Steuerimpulse zugeführt, auf deren Auftreten hin der Inhalt jeder Speicherzelle dieses Speichers Spe um einen bestimmten Wert, beispielsweise um 1, vermindert wird. Hierauf wird weiter unten noch eingegangen werden.In the case of the entry signal group Sge labeled "4" only the value "6" from the interim times matrix ZM by means of the interrogation circuit Rc2 read out. This is the largest, which is decisive for the respective entry signal group Intermediate time value is sent from the interrogation circuit Rc2 to one of the relevant entry signal groups individually associated memory cell of a memory Spe delivered. In case of Entry signal group labeled "4" becomes the value 6 in a memory cell Sp4e of the memory Spe. The relevant memory Spe can do this with its memory cells at the corresponding outputs of the interrogation circuit Rc2 directly be connected. The memory Spe in a fixed cycle of, for example, 1 sec control pulses supplied to whose occurrence the content of each memory cell of this memory Spe by one certain value, for example by 1, is reduced. This is discussed further below yet to be received.

An den Ausgängen der bereits betrachteten UND-Glieder GUr1 und GUr2 sind Register Splr bzw. Sp2r eingangsseitig angeschlossen. Diese Register Spur, Sp2r sind der mit "4" bezeichneten Einfahr-Signalgruppe fest zugeordnet. Dies ist durch eine 4 im rechten Teil des jeweiligen Registers Spur, Sp2r angedeutet. In diese beiden Register-werden die Räumzeiten darstellenden Zwischenzeiten eingetragen, die die in der Zwischenzeiten-Matrix ZM mit "1" bzw. "2" bezeichneten Räum-Signalgruppen Sgr in Bezug auf die mit "4" bezeichnete Einfahr-Signalgruppe Sge besitzen. In das Register Splr wird demgemäß der Wert 3 eingetragen, und in das Register Sp2r wird der Wert 6 eingetragen.At the outputs of the AND gates GUr1 and GUr2 already considered registers Splr or Sp2r are connected on the input side. This register track, Sp2r are permanently assigned to the entry signal group labeled "4". This is indicated by a 4 in the right part of the respective register track, Sp2r. In these two registers - the intermediate times representing the clearance times are entered, the those in the split times matrix ZM designated with "1" or "2" Clear signal groups Sgr in relation to the entry signal group designated by "4" Own sge. The value 3 is accordingly entered in register Splr, and in the value 6 is entered in the Sp2r register.

An den Ausgängen der beiden zuletzt betrachteten Register sind Subtrahierschaltungen mit ihren einen Eingängen angeschlossen. So ist an der Ausgangsseite des Registers Sp1r eine Subtrahierschaltung Sub1 mit ihrer einen Eingangsseite angeschlossen. An der Ausgangsseite des Registers Sp2r ist eine Subtrahierschaltung Sub2 mit ihrer einen Eingangsseite angeschlossen. Mit ihrer jeweils anderen Eingangsseite sind die Subtrahierschaltungen Sub1 und Sub2 gemeinsam am Ausgang einer der Speicherzellen des Speichers Spe angeschlossen. Dabei handelt es sich um diejenige Speicherzelle, die der Einfahr-Signalgruppe zugehörig ist, der auch die mit den Subtrahierschaltungen Sub1, Sub2 verbundenen Registern Spur, Sp2r zugehörig sind. In diesen Subtrahierschaltungen Sub1, Sub2 erfolgt eine Differenzbildung zwischen der in der Speicherzelle Sp4e des Speichers Spe enthaltenen Zeitangabe (von einem Kreis umgebene 6) und den in den Registern Splr und Sp2r enthaltenen Zeitangaben (jeweils von einem Viereck umrahmte Zeitangabe 3 bzw. 6).There are subtraction circuits at the outputs of the last two registers considered connected with one of their inputs. So is on the exit side of the register Sp1r has a subtracting circuit Sub1 connected to its one input side. At the output side of the register Sp2r is a subtracting circuit Sub2 with its connected to an input side. With their respective other input side are the subtraction circuits Sub1 and Sub2 together at the output of one of the memory cells of the memory Spe connected. This is the memory cell which belongs to the entry signal group, which also belongs to the one with the subtraction circuits Sub1, Sub2 associated registers are associated with track, Sp2r. In these subtracting circuits Sub1, Sub2, a difference is formed between that in the memory cell Sp4e of the memory Spe (6 surrounded by a circle) and the in the time information contained in the registers Splr and Sp2r (each framed by a square Time indication 3 or 6).

An den Ausgängen der Subtrahierschaltungen Sub1, Sub2 und an der Ausgangsseite der Speicherzelle Sp4e des Speichers Spe ist jeweils eine Auswerteschaltung Sw1, Sw2 bzw. Sw4 angeschlossen. Bei diesen Auswerteschaltungen mag es sich um Schwellwertschaltungen handeln, die ausgangsseitig ein Binärsignal H" dann abgeben mögen, wenn ihnen ein Eingangssignal zugeführt wird, welches kennzeichnend ist für einen Differenzwert von Null zwischen zwei voneinander subtrahierten Zahlen bzw. für eine auf Null verminderte Zeitangabe. Dabei mögen die betreffenden Auswerteschaltungen ein entsprechendes Binärsignal "H" ausgangsseitig auch dann abgeben, wenn das ihnen eingangsseitig zugeführte Differenzsignal kennzeichnend ist für eine negative Differenz zwischen dem voneinander subtrahierten Zahlen.At the outputs of the subtraction circuits Sub1, Sub2 and on the output side the memory cell Sp4e of the memory Spe is in each case an evaluation circuit Sw1, Sw2 or Sw4 connected. These evaluation circuits may be threshold circuits act, the output of a binary signal H "like to emit when they have a Input signal is supplied, which is indicative of a difference value from zero between two numbers subtracted from one another or for one reduced to zero Time indication. The evaluation circuits concerned may have a corresponding binary signal Output "H" on the output side even if the differential signal supplied to them on the input side is indicative of a negative difference between the subtracted Counting.

Den gerade betrachteten Auswerteschaltungen Sw1, Sw2, Sw4 sind die im Zusammennang mit Fig. 1 bereits erwähnten Signalgeber Sg1, Sg2 bzw. Sg4 zugehörig. Der Signalgeber Sg1 ist dabei eingangsseitig an Ausgängen Q, Q eines bistabilen Kippgliedes BK1 angeschlossen, welches mit einem Rückstelleingang R direkt und mit einem Setzeingang S über ein Negationsglied GN1 am Ausgang der Auswerteschaltung Sw1 angeschlossen ist. Der Signalgeber Sg2 ist eingangsseitig in entsprechender Weise an Ausgängen Q, eines bistabilen Kippgliedes BK2 angeschlossen, welches mit einem Rückstelleingang R direkt und mit einem Setzeingang S über ein Negationsglied GN2 am Ausgang der Auswerteschaltung Sw2 angeschlossen ist. Der Signalgeber Sg4 ist schließlich in entsprechender Weise eingangsseitig an den Ausgängen Q, zu eines bistabilen Kippgliedes BK4 angeschlossen, welches mit seinem Setzeingang S direkt und mit seinem Rückstelleingang R über ein Negationsglied GN4 am Ausgang der Auswerteschaltung Sw4 angeschlossen ist. Die in den in Fig. 2 angedeuteten Signalgebern Sg1, Sg2, Sg4 eingetragenen, mit einem waagerechten Strich versehenen Kreise sollen die jeweilige gründe Signallampe andeuten; ein Kreis mit einem senkrechten Strich soll hingegen in dem jeweiligen Signalgeber die rote Signallampe andeuten.The evaluation circuits Sw1, Sw2, Sw4 just considered are the in connection with FIG. 1 already mentioned signal transmitters Sg1, Sg2 and Sg4 are associated. The signal generator Sg1 is on the input side at outputs Q, Q of a bistable Flip-flop BK1 connected, which with a reset input R directly and with a set input S via a negation element GN1 at the output of the evaluation circuit Sw1 is connected. The signal transmitter Sg2 is in a corresponding manner on the input side Way connected to outputs Q, a bistable flip-flop BK2, which with a reset input R directly and with a set input S via a negation element GN2 is connected to the output of the evaluation circuit Sw2. The signal transmitter Sg4 is finally in a corresponding manner on the input side at the outputs Q, to one bistable flip-flop BK4 connected, which with its set input S directly and with its reset input R via a negation element GN4 at the output of the evaluation circuit Sw4 is connected. The signal transmitters Sg1, Sg2, Sg4 entered circles with a horizontal line should represent the respective indicate reasons signal lamp; however, a circle with a vertical line should indicate the red signal lamp in the respective signal transmitter.

Nachdem zuvor der Aufbau der in Fig. 2 dargestellten Schaltungsanordnung erläutert worden ist, sei nunmehr auf die Arbeitsweise dieser Schaltungsanordnung einge- gangen. Dabei wird auch auf den in Fig. 3 dargestellten Signalablauf eingegangen, durch den die Arbeitsweise der erläuterten Schaltungsanordnung besonders gut verdeutlicht wird. Gemäß Fig. 3 sind die für die einzelnen Signalgeber Sg1, Sg2, Sg4 gemäß Fig. 1 und 2 auszuführenden Steuervorgänge veranschaulicht. Durch die dicken Striche ist jeweils eine rote Signalphase angedeutet, und durch die dünnen Striche ist jeweils eine grüne Signalphase angedeutet. Durch einen Kreis ist jeweils ein Grünende angedeutet, und durch einen kurzen vertikalen Strich ist ein Rotende angedeutet. In der betreffenden Darstellung sind die Ubergangszeiten rot/gelb bzw.After the structure of the circuit arrangement shown in FIG has been explained, let us now turn to the mode of operation of this circuit arrangement in- went. This also refers to the one shown in FIG. 3 Signal sequence received, through which the operation of the circuit arrangement explained is particularly well illustrated. According to FIG. 3, they are for the individual signal generators Sg1, Sg2, Sg4 according to FIGS. 1 and 2 illustrate the control processes to be carried out. A red signal phase is indicated by the thick lines, and through the thin lines each indicate a green signal phase. Through a circle a green end is indicated in each case, and is by a short vertical line a rotten indicated. In the representation in question are the transition times red / yellow resp.

gelb nicht berücksichtigt, da diese für das Verständnis der vorliegenden Erfindung nicht wesentlich erscheinen.yellow not taken into account, as this is necessary for the understanding of the present Invention does not appear essential.

Wie im Zusammenhang mit der in Fig. 2 dargestellten Schaltungsanordnung bereits erläutert, werden durch die Abfrageschaltungen Rc1 und Rc2 Zeitangaben aus der Zwischenzeiten-Matrix ZM ausgelesen und in die jeweils in Frage kommenden Register, wie die Register Spur, Sp2r, und in eine Speicherzelle bzw. einen Speicherabschnitt, wie Sp4e, des Speichers Spe eingespeichert.As in connection with the circuit arrangement shown in FIG already explained, the interrogation circuits Rc1 and Rc2 provide time information read out the intermediate times matrix ZM and put it in the relevant register, like the register track, Sp2r, and in a memory cell or a memory section, like Sp4e, stored in the memory Spe.

Im Anschluß daran erfolgt in den Subtrahierschaltungen Sub1, Sub2 jeweils eine Differenzbildung zwischen den entsprechenden Zeitangaben. Bevor auf die hiermit zusammenhängenden Vorgänge weiter eingegangen wird, sei noch bemerkt, daß zunächst die beiden bistabilen Kippglieder BK1 und BK2 gesetzt sein mögen, so daß die beiden Signalgeber Sg1 und Sg2 ihre grünen Signallampen aufleuchten lassen. Ferner sei angenommen, daß zunächst das bistabile Kippglied BK4 zurückgesetzt ist, so daß die rote Signallampe des Signalgebers Sg4 aufleuchtet.This is followed by Sub1, Sub2 in the subtracting circuits a difference between the corresponding time information. Before on the related processes will be discussed further, it should be noted, that initially the two bistable flip-flops BK1 and BK2 may be set, so that the two signal transmitters Sg1 and Sg2 let their green signal lamps light up. It is also assumed that the bistable flip-flop BK4 is initially reset, so that the red signal lamp of the signal generator Sg4 lights up.

Von den beiden zuvor erwähnten Subtrahierschaltungen stellt die Subtrahierschaltung Sub2 sofort das Vorliegen einer Null-Differenz zwischen den voneinander sub- trahierten Zahlenwerten fest. Daraufhin gibt die Auswerte schaltung Sw2 ausgangsseitig ein Binärsignal H ab, auf dessen Auftreten hin das bistabile Kippglied BK2 zurückgesetzt wird. Dadurch erlischt die grüne Signallampe des Signalgebers Sg2, und stattdessen leuchtet die rote Signallampe dieses Signalgebers Sg2 auf.Of the two aforementioned subtracting circuits, the subtracting circuit Sub2 immediately the existence of a zero difference between the sub- married Numerical values. The evaluation circuit then enters Sw2 on the output side Binary signal H from, upon its occurrence, the bistable trigger element BK2 is reset will. As a result, the green signal lamp of the signal transmitter Sg2 goes out, and instead the red signal lamp of this signal transmitter Sg2 lights up.

Dieser Zeitpunkt entspricht dem Zeitpunkt tO in Fig. 3.This point in time corresponds to the point in time t0 in FIG. 3.

Da - wie oben bereits ausgeführt - die in den Speicherzellen des Speichers Spe gespeicherten Zahlen bzw. Zeitwerte zyklisch aufeinanderfolgend vermindert werden, beispielsweise im Rhythmus von einer Sekunde, wird zyklisch aufeinanderfolgend die Subtrahierschaltung Subl eine kleiner werdende Differenz zwischen den durch sie voneinander subtrahierten Zeitwerten bilden. Erfolgt die Verminderung des Wertes der in den Speicherzellen des Speichers Spe gespeicherten Zeitwerte im Rhythmus von einer Sekunde jeweils um den Wert 1, so wird die Subtrahierschaltung Sub1 nach drei Sekunden von dem erwähnten Zeitpunkt tO aus ebenfalls das Vorliegen einer Null-Differenz zwischen den durch sie voneinander subtrahierten Zeitwerten feststellen. Daraufhin gibt die Auswerteschaltung Sw1 ein Binärsignal H ab, welches zur Zurücksetzung des bistabilen Kippgliedes BK1 führt.There - as already stated above - those in the memory cells of the memory Numbers or time values stored in memory are reduced cyclically one after the other, for example, every second, the Subtraction circuit Subl a decreasing difference between the through it form subtracted time values. The reduction in value takes place of the time values stored in the memory cells of the memory Spe in rhythm of one second in each case by the value 1, the subtracting circuit Sub1 after three seconds from the aforementioned point in time t0, there is also a zero difference between the time values subtracted from each other by them. Thereupon the evaluation circuit Sw1 outputs a binary signal H, which is used to reset the bistable flip-flop BK1 leads.

Dadurch erlischt dann die grüne Signallampe des Signalgebers Sg1, und nunmehr leuchtet die rote Signallampe dieses Signalgebers Sg1 auf. Dieser Zeitpunkt entspricht dem Zeitpunkt t3 gemäß Fig. 3.This then extinguishes the green signal lamp of the signal transmitter Sg1, and now the red signal lamp of this signal transmitter Sg1 lights up. This point in time corresponds to time t3 according to FIG. 3.

Ist der in der jeweiligen Speicherzelle, wie der Speicherzelle Sp4e, des Speichers Spe gespeicherte Zeitwert auf Null vermindert - was im Falle der Speicherzelle Sp4e nach sechs Sekunden der Fall sein wird - so gibt zu diesem Zeitpunkt die mit dieser Speicherzelle verbundene Auswerteschaltung Sw4 ausgangsseitig ein Binär- signal H ab. Auf das Auftreten dieses Binärsignals H hin wird das bistabile Kippglied BK4 gesetzt, wodurch in dem Signalgeber Sg4 die bis zu diesem Zeitpunkt leuchtende rote Signallampe erlischt, und stattdessen leuchtet die grüne Signallampe dieses Signalgebers Sg4 auf. Dieser Zeitpunkt entspricht dem Zeitpunkt t6 gemäß Fig. 3.Is the one in the respective memory cell, such as the memory cell Sp4e, of the memory stored time value is reduced to zero - which in the case of the memory cell Sp4e will be the case after six seconds - so gives the with at this point evaluation circuit Sw4 connected to this memory cell, a binary signal Have. When this binary signal H occurs, the bistable flip-flop is BK4 set, whereby the up to this point in time glowing red in the signal generator Sg4 The signal lamp goes out and the green signal lamp of this signal transmitter lights up instead Ng4 up. This point in time corresponds to the point in time t6 according to FIG. 3.

Wie oben bereits erwähnt, sind die beiden Zähler Cnt1, Cnt2 der in Fig. 2 dargestellten Schaltungsanordnung am Ausgang einer Steuereinrichtung PC angeschlossen. Von dieser Steuereinrichtung PC erhalten die beiden Zähler ihre Zählereinstellsignale zugeführt. Die Abgabe dieser Zählereinstellsignale wird dabei nach Maßgabe des insgesamt abzuwickelnden Signalplanes erfolgen, bezüglich dessen die erforderlichen Zwischenzeiten zwischen den einzelnen zueinander feindlichen Signalgruppen in der Zwischenzeiten-Matrix ZM enthalten sind. Die Steuereinrichtung PC braucht also lediglich zu dem Zeitpunkt tO gemäß Fig. 3 entsprechenden Zeitpunkten die beiden Zähler Cnt1, Cnt2 einstellen. Hierzu kann die Steuereinrichtung PC in einem entsprechend festgelegten Zeitplan Angaben über die erforderlichen Zählereinstellungen (das sind die Zählereinstellsignale) enthalten. Die betreffende Steuereinrichtung PC wird in diesem Fall die entsprechenden Angaben zeitgerecht abgeben.As already mentioned above, the two counters Cnt1, Cnt2 are the in 2 connected to the output of a control device PC. The two counters receive their counter setting signals from this control device PC fed. The delivery of these counter setting signals is based on the total to be processed signal plan, with regard to which the necessary intermediate times between the individual mutually hostile signal groups in the split times matrix ZM are included. The control device PC therefore only needs at that point in time To set the two counters Cnt1, Cnt2 at times corresponding to FIG. 3. The control device PC can do this in a correspondingly defined schedule Information about the required counter settings (these are the counter setting signals) contain. The relevant control device PC becomes the corresponding one in this case Submit information in a timely manner.

Aus dem Signalablauf gemäß Fig. 3 ersieht man also, daß zum Zeitpunkt tO lediglich der Signalgeber Sg2 ein Grünende-Signal erhält, so daß er ab dem Zeitpunkt tO seine rote Signallampe aufleuchten läßt. Zu diesem Zeitpunkt läßt der Signalgeber Sg1 noch seine grüne Signallampe aufleuchten, während der Signalgeber Sg4 noch seine rote Signallampe aufleuchten läßt. Zum Zeitpunkt t3 - der drei Sekunden nach dem Zeitpunkt tO liegen mag - erhält dann auch der Signalgeber Sg1 ein Grünende-Signal, worauf- hin dieser Signalgeber Sg1 seine rote Signallampe aufleuchten läßt. Der Signalgeber Sg4 läßt weiterhin seine rote Signallampe aufleuchten. Erst zum Zeitpunkt t6 - der sechs Sekunden nach dem Zeitpunkt tO liegen mag -erhält der Signalgeber Sg4 ein Rotende-Signal, woraufhin dieser Signalgeber Sg4 seine grüne Signallampe aufleuchten läßt. Bezogen auf die in Fig. 1 angedeuteten Verhältnisse ergibt sich somit, daß von den zum Verkehrsfluß 4 feindlichen Verkehrsflüssen 1 und 2 zunächst der Verkehrsfluß 2 gestoppt wird und daß erst danach der Verkehrsfluß 1 gestoppt wird. Damit steht dem Verkehrsfluß 2 eine längere Räumzeit zur Verfügung als dem Verkehrsfluß 1 bezogen auf die Freigabe des Verkehrs flusses 4. Eine solche unterschiedliche Stillsetzung der Verkehrsflüsse 1, 2 in Bezug auf die Freigabe des Verkehrsflusses 4 kann somit in optimaler Weise tatsächlich vorliegenden Gegebenheiten gerecht werden.From the signal sequence according to FIG. 3 it can be seen that at the point in time tO only the signal generator Sg2 receives an end-of-green signal, so that it starts from the point in time tO lights up its red signal lamp. At this point the signal generator stops Sg1 its green signal lamp lights up, while the signal transmitter Sg4 still has its lights up the red signal lamp. At time t3 - the three seconds after Time tO may be - the signal transmitter Sg1 then also receives an end-of-green signal, on what- towards this signal transmitter Sg1 its red signal lamp light up leaves. The signal transmitter Sg4 continues to light up its red signal lamp. First at time t6 - which may lie six seconds after time t0 - the Signal transmitter Sg4 an end of rotation signal, whereupon this signal transmitter Sg4 its green The signal lamp lights up. Based on the relationships indicated in FIG. 1 It thus follows that of the traffic flows hostile to traffic flow 4 1 and 2 first the traffic flow 2 is stopped and only then the traffic flow 1 is stopped. This means that the traffic flow 2 has a longer clearing time as the traffic flow 1 based on the release of the traffic flow 4. One such different shutdowns of the traffic flows 1, 2 in relation to the clearance of the traffic flow 4 can thus optimally actually present conditions satisfy.

Abschließend sei noch bemerkt, daß die im Zusammenhang mit Fig. 2 erläuterte Schaltungsanordnung nicht nur in diskreter Schaltungstechnik realisiert sein kann, sondern daß sie auch unter Verwendung eines wenigstens einen Mikroprozessor verwendenden Mikrorechnersystems realisiert sein kann.Finally, it should be noted that in connection with FIG explained circuit arrangement not only realized in discrete circuit technology can be, but that they can also be made using at least one microprocessor using microcomputer system can be realized.

4 Patentansprüche 3 Figuren4 claims 3 figures

Claims (4)

Patentansprüche Q. Verfahren zur Erzeugung von Einstellsignalen für Signalgeber einer Verkehrssignalanlage, insbesondere einer Straßenverkehrssignalanlage, unter Heranziehung von in einer Zwischenzeiten-Matrix enthaltenen Angaben von Zwischenzeiten zwischen zueinander feindlichen Verkehrsflüssen, d a d u r c h g e k e n n z e i c h n e t , daß aus der Zwischenzeiten-Matrix (ZM) für jede Signalgruppe als einer wenigstens einem Verkehrsfluß ein Freigabe-Einstellsignal erteilenden Einfahr-Signalgruppe (Sge-4) die Einfahr-Zwischenzeiten (3, 6) in Bezug auf diejenigen, Räum-Signalgruppen (Sgr-1,2) darstellenden Signalgruppen ausgelesen und gesondert gespeichert werden, die der Steuerung von Verkehrsflüssen dienen, welche zu den durch die jeweilige Einfahr-Signalgruppe (Sge-4) gesteuerten Verkehrsflüssen feindlich sind, daß außerdem die größte Einfahr-Zwischenzeit (6) für die jeweilige Einfahr-Signalgruppe (Sge-4) gesondert gespeichert und zyklisch aufeinanderfolgend in ihrem Wert bis auf Null vermindert wird, daß von der für die jeweilige Einfahr-Signalgruppe (Sge-4) gespeicherten größten und in ihrem Wert zyklisch aufeinanderfolgend verminderten Einfahr-Zwischenzeit (6) die für dieselbe Einfahr-Signalgruppe (Sge-4) gespeicherten übrigen Einfahr-Zwischenzeiten (3, 6) gesondert subtrahiert werden, daß bei Auftreten einer Null-Differenz zwischen zwei derartigen voneinander subtrahierten Einfahr-Zwischenzeiten ein Sperr-Einstellsignal für diejenige Räum-Signalgruppe (Sg2 bzw. Sgi) abgegeben wird, auf die die bei der betreffenden Differenzbildung benutzte eine Einfahr-Zwischenzeit bezogen ist, und daß nach erfolgter Verminderung der ursprünglich größten Einfahr-Zwischenzeit (6) auf Null der betreffenden zugehörigen Einfahr-Signalgruppe (Sge-4) ein Freigabe-Einstellsignal zugeführt wird. Claims Q. A method for generating setting signals for Signal generator of a traffic signal system, in particular a road traffic signal system, using information on intermediate times contained in an intermediate times matrix between hostile traffic flows c h n e t that from the intermediate times matrix (ZM) for each signal group as one entry signal group issuing a release setting signal to at least one traffic flow (Sge-4) the entry intermediate times (3, 6) in relation to those clearing signal groups (Sgr-1,2) representing signal groups are read out and saved separately, which are used to control traffic flows, which lead to the by the respective Entry signal group (Sge-4) controlled traffic flows are hostile to that the largest intermediate entry time (6) for the respective entry signal group (Sge-4) stored separately and cyclically successive in their value down to zero is reduced that of the stored for the respective entry signal group (Sge-4) largest and in their value cyclically successively reduced running-in intermediate time (6) the remaining entry intermediate times stored for the same entry signal group (Sge-4) (3, 6) are separately subtracted that when there is a zero difference between two such entry intermediate times subtracted from one another produce a locking setting signal for that clearing signal group (Sg2 or Sgi) is issued to which the relevant difference formation used a run-in intermediate time is related, and that after the reduction of the originally largest intermediate break-in time (6) a release setting signal to zero of the relevant associated entry signal group (Sge-4) is fed. 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die größte Einfahr-Zwischenzeit (6) für die jeweilige Einfahr-Signalgruppe (Sge-4) im Rhythmus von 1 sec im Wert vermindert wird.2. The method according to claim 1, d a d u r c h g e -k e n n z e i c h n e t that the largest entry intermediate time (6) for the respective entry signal group (Sge-4) is decreased in value every 1 second. 3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, d a d u r c h g e k e n n -z e i c h n e t , daß mit der Zwischenzeiten-Matrix (ZM) eine Abfrageschaltung (Rc1, Rc2) verbunden ist, die aus der Zwischenzeiten-Matrix (ZM) die Zwischenzeiten sämtlicher Einfahr-Signalgruppen (Sge) zu den dazu feindlichen Räum-Signalgruppen (Sgr) ausliest und in der jeweiligen Einfahr-Signalgruppe (z.B. Sge-4) zugehörigen Registern (spur, Sp2r) und die größte Zwischenzeit (6) dieser Zwischenzeiten in einem gesonderten, der betreffenden Einfahr-Signalgruppe (Sge-4) zugehörigen Speicher (Spe) einspeichert, in welchem die betreffende Zwischenzeit (6) in aufeinanderfolgenden Steuerzyklen im Wert bis auf Null verminderbar ist, daß den Registern (spur, Sp2r) und dem Speicher (Spe) Subtrahierschaltungen (Sub1, Sub2) nachgeordnet sind, die die Differenz zwischen dem Zwischenwert (6), der in dem der jeweiligen Einfahr-Signalgruppe (Sge-4) zugehörigen Speicher (Sp4e in Spe) enthalten ist, und den in den zugehörigen Registern (spur, Sp2r) enthaltenen Zwischenzeiten (3, 6) bilden, und daß die bezüglich jeder Einfahr-Signalgruppe (Sge-4) gebildeten Differenzwerte und der in dem zugehörigen Speicher (Sp4e in Spe) jeweils enthaltene Zwischenzeitwert mittels Auswerteschaltungen (Sw1, Sw2, Sw4) auswertbar sind, welche bei Ermittelung eines Differenzwertes von Null bzw.3. Circuit arrangement for performing the method according to claim 1 or 2, d u r c h e k e n n -z e i c h n e t that with the intermediate times matrix (ZM) an interrogation circuit (Rc1, Rc2) is connected, which is from the intermediate times matrix (ZM) the intermediate times of all entry signal groups (Sge) to the hostile ones Reads out clearing signal groups (Sgr) and in the respective entry signal group (e.g. Sge-4) associated registers (spur, Sp2r) and the largest intermediate time (6) of these Intermediate times in a separate, the relevant entry signal group (Sge-4) associated memory (Spe) stores in which the relevant intermediate time (6) can be reduced in value to zero in successive control cycles, that the registers (spur, Sp2r) and the memory (Spe) subtraction circuits (Sub1, Sub2) are subordinate to the difference between the intermediate value (6), which is in the memory (Sp4e in Spe) belonging to the respective entry signal group (Sge-4) and the intermediate times contained in the associated registers (track, Sp2r) (3, 6), and that those formed with respect to each entry signal group (Sge-4) Difference values and those contained in the associated memory (Sp4e in Spe) Intermediate time values can be evaluated by means of evaluation circuits (Sw1, Sw2, Sw4), which when determining a difference value of zero or eines auf Null verminderten Zwischenzeitwertes jeweils ein Ausgangssignal (Binärsignal "H") zur entsprechenden Einstellung der zugehörigen Signalgeber (Sg1, Sg2, Sg4) abgeben.an intermediate time value reduced to zero in each case an output signal (Binary signal "H") for the corresponding setting of the associated signal generator (Sg1, Ng2, Ng4). 4. Schaltungsanordnung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß die Abfrageschaltung (Rc1, Rc2) durch Zähler (Cnt1, Cnt2) gesteuert ist, deren einer durch seine Zählerstellungen Einfahr-Signalgruppen (Sge) bezeichnet und deren anderer durch seine Zählerstellungen die zur jeweiligen Einfahr-Signalgruppe feindlichen Räum-Signalgruppen (Sgr) bezeichnet, und daß die Zähler (Cnt1, Cnt2) durch eine Steuereinrichtung (PC) einstellbar sind.4. Circuit arrangement according to claim 3, d a d u r c h g e k e n n z e i c h n e t that the interrogation circuit (Rc1, Rc2) by counters (Cnt1, Cnt2) is controlled, one of which by its counter settings entry signal groups (Sge) and the others by its counter settings for the respective entry signal group enemy evacuation signal groups (Sgr), and that the counters (Cnt1, Cnt2) can be set by a control device (PC).