DE2916976C2 - Speichereinrichtung - Google Patents
SpeichereinrichtungInfo
- Publication number
- DE2916976C2 DE2916976C2 DE2916976A DE2916976A DE2916976C2 DE 2916976 C2 DE2916976 C2 DE 2916976C2 DE 2916976 A DE2916976 A DE 2916976A DE 2916976 A DE2916976 A DE 2916976A DE 2916976 C2 DE2916976 C2 DE 2916976C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- input signal
- signal
- counter
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000737 periodic effect Effects 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims 2
- 238000005070 sampling Methods 0.000 claims 2
- 230000001419 dependent effect Effects 0.000 claims 1
- 239000013256 coordination polymer Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
Landscapes
- Radar Systems Or Details Thereof (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
- Radio Relay Systems (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung betrifft eine Speichereinrichtung der im Gattungsbegriff des Patentanspruchs 1 beschriebenen Art.
Solche Speichereinrichtungen dienen dazu, einen begrenzten Zeitabschnitt eines Eingangssignals, z. B. eines
Hochfrequenzempfangssignals, auszuwerten und daraus ein kontinuierliches periodisches Signal abzuleiten, dessen
Frequenz zur Frequenz des Eingangssignais in einer vorbestimmten Relation steht.
Bekannte einschlägige Speichereinrichtungen speichern den genannten Zeitabschnitt des Eingangssignals in einem
Umlaufspeicher. Dies bringt jedoch Probleme mit sich, weil die Phasenlage des Eingangssignals am Ende des
ausgewählten Zeitabschnitts relativ zur Phasenlage zu Beginn dieses Zeitabschnitts nicht bekannt ist, da die Frequenz
des Eingangssignals ebenfalls nicht bekannt ist. Aufgrund der unbestirsmten Phasenbeziehung können Phasensprungstellen
auftreten, die das zu erzeugende kontinuierliche Signal verzerren und somit die Funktion der Speichereinrichtung
beeinträchtigen.
Der Erfindung liegt die Aufgabe zugrunde, eine Speichereinrichtung
der einschlägigen Gattung so auszubilden, daß die in asm Umlaufspeicher umlaufenden Abschnitte
des Eingangssignals ganzzahligen Vielfachen von dessen Periodendauer entsprechen.
Diese Aufgabe wird durch eine Speichereinrichtung mit den Merkmalen des Patentanspruchs 1 gelöst.
Vorteilhafte Ausgestaltungen der Speichereinrichtung gemäß der Erfindung ergeben sich aus den Unteransprüchen,
auf die hier ausdrücklich verwiesen wird.
Nachfolgend wird ein Ausführungsbeispiel unter Bezugnahme auf die anliegende Zeichnung erläutert. Es stellen
dar:
Fig. 1 ein Blockschaltbild einer Speicherschaltung und
Fig. 2A bis 2K Diagramme zur Erläuterung der Wirkungsweise der Schaltung nach Fig. 1.
In Fig. 1 ist eine Speicherschaltung allgemein mit 10 bezeichnet und so ausgebildet, daß sie Hochfrequenzimpulse
empfangen und eine kontinuierliche, hochfrequente Signalschwingung einer Frequenz auszusenden vermag,
welche zu der Frequenz des emfpangenen Signals in bestimmter Beziehung steht. Die Schaltung enthält eine
gebräuchliche Hochfrequenzantenne 12, welche an einen Mischer 14 angeschlossen ist. Dem Mischer wird außerdem
das Ausgangssignal eines Lokaloszillators 16 zugeführt. In dem Mischer wird eine Überlagerung des empfangenen
Hochfrequenzsignals mit dem Lokaloszillatorsignal vorgenommen, so daß eine Umsetzung auf eine geeignete Zwischenfrequenz
vor sich geht. Im vorliegenden Beispiel liegt die Zwischenfrequenz im Frequenzband zwischen 0 bis
5 MHZ. Ein Tiefpaßfilter 18 ist mit dem Ausgang des Mischers 14 verbunden und scheidet diejenigen harmonischen
Frequenzen aus, welche über 5 MHZ liegen und die bei der beschriebenen Heterodynüberlagerung entstehen.
Am Ausgang des Tiefpaßfilters 18 erscheint also ein Zwi-
schenfrequenzsignal mit einer Frequenz im Frequenzband zwischen O und 5 MHZ.
Der Ausgang des Tiefpaßfilters 18 ist an einen Impulsdetektor 20 und einen Analog-/Digitalumsetzer 22 angekoppelt,
wie aus Fig. 1 zu ersehen ist. Der Impulsdetektor 20 kann an sich bekannter Bauart sein und stellt das
Vorhandensein eines Hochfrequenzsignais innerhalb des Betriebsfrequenzbandes der Speicherschaltung 10 fest. Der
Detektor nimmt einen hohen Signalzustand, d. h. eine logische 1, an, wenn das Signal festgestellt wird und nimmt
einen niedrigen Signalzustand, d. h. eine logische 0, an, wenn das Signal nicht festgestellt wird. Betrachtet man
nunmehr auch die Fig. 2A und 2B, so erkennt man, daß dann, wenn ein Hochfrequenzimpuls in dem erwähnten
Zwischenfrequenzband emfpangen wird, der Ausgang des Impulsdetektors 20 von einer logischen 0 in eine, logische 1
überwechselt und dann, wenn der Impuls endet (vorliegend nach einem Zeitintervall T), der Ausgang des Impulsdetektors
20 von einer logischen 1 in eine logische 0 überwechselt. Es sei unter Bezugnahme auf Fig. 2A bemerkt, daß
der Phasenwinkel des Zwischenfrequenzsignals 28 zu Beginn des empfangenen Impulses beliebig ist und nachdem
die Frequenz des Hochfrequenzsignals und d'cjnit auch
die Frequenz des Zwischenfrequenzsignals unbekannt ist, ist der Phasenwinkel des Zwischenfrequenzsignals 28 zu
Ende des Impulses nicht bekannt. Aus diesem Grunde findet in dem Zeitintervall T, vorliegend 3,2 Mikrosekunden,
im allgemeinen keine ganze Zahl von Perioden des Zwischenfrequenzsignals Platz.
Es sei nun wieder Fig. 1 betrachtet. Ein Taktimpulsgenerator
30 beispielsweise an sich bekannter Bauart erzeugt Taktimpulse CP in regelmäßiger Geschwindigkeit, vorliegend
mit einer Wiederholungsfrequenz von etwas mehr als 10 MHZ, wie aus Fig. 2C zu entnehmen ist. Wird ein
Impuls festgestellt, so nimmt der Ausgang des Impulsdetektors 20 einen hohen Signalzustand an, wodurch die
Taktimpulse CP über das UND-Schaltelement 32 zu dem
Analog-/Digitalumsetzer 22 gelangen können. In Abhängigkeit von jedem der Taktimpulse CP erzeugt der Analog-/Digitalumsetzer
22 ein einstelliges Digitalwort, welches der Amplitude- des Zwischenfrequenzsignals entspricht. Im
vorliegenden Beispiel erzeugt der Analog-/Digitalumsetzer 22 eine logische 1, wenn die Amplitude des Zvdschenfrequenzsignals
zu dieser Zeit des Auftretens des Taktimpulses CP positiv ist, also über der Null-Linie liegt, während
eine logische U abgegeben wird, wenn die Amplitude des Signals negativ ist, wie aus Fig. 2D entnommen werden
kann.
Man ersieht aus Fig. 1, daß mit dem Ausgang des Analog-/Digitalumsetzers 22 ein D-Flip-Flop 42 üblicher
Konstruktion verbunden ist. Das D-Flip-Flop 42 geht von seinem einen logischen Schaltungszustand in seinen anderen
logischen Schaltungszustand jedesmal dann über, wenn sich das zugeführte Binärsignal ändert. Im vorliegenden
Falle stellt sich das D-Flip-Flop 42 von dem Rückstellzustand in den Einstellzustand um, wenn am Ausgang des
Anak)g-/Digitalumsetzers 22 eine logische 1 auftritt und vorher eine logische 0 angeboten wurde, während sich das
D-Flip-Flop 42 von dem Einstellzustand in den Rückstellzustand
umstellt, wenn der Analog-ZDigitalumsetzer 22 eine logische ü erzeugt und zuvor eine logische 1 augeboten
hatte. Diese Vorgänge sind aus Fig. 2E zu erkennen. Es ergibt sich aus dieser Zeichnungsfigur, daß das D-Flip-Flop
42 vom Einschaltzustand in den Rückstellzustand in Abhängigkeit von einem negativ gerichteten Nuildurchgang
des Zwischenfrequenzsignals 28 (Fig. 2A) übergeht und von einem Rückstellzustand in einen Einschaltzustand
in Abhängigkeit von einem positiv gerichteten Nulldurchgang des Zwischenfrequenzsignals 28 überwechselt. Hiervon
ausgenommen ist die Änderung des Schaltzustandes des Flip-Flop zu Beginn des Impulses (Fig. 2A). Eine
vollständige Periode des Zwischenfrequenzsignals wird dadurch definiert, daß dieses Signal aufeinanderfolgend die
Null-Linie mit gleicher Neigung, hier positiver Neigung, durchquert und daher kann eine vollständige Periode des
Signals dadurch festgestellt werden, daß das Flip-Flop 42 nach einem Einschaltvorgang sich aufeinanderfolgend vom
logischen Schaltungszustand 0 in den logischen Schaltungszustand 1 umstellt. Hierauf wird weiter unten noch näher
eingegangen. Es genügt an dieser Stelle zu bemerken, daß der Einschaltvorgang der Tatsache Rechnung trägt, daß die
Anfangsphase und die Polarität des Zwischenfrequenzsignals zu Impulsbeginn unbekannt sind.
Der Ausgang des D-Flip-Flops 42 wird an den Setzeingang
/ eines üblichen J-K-Flip-Flop 44 über ein UND-Schaltelement
72 und an den Rückstelleingang eines gebräuchlichen Zählers 46 angekoppelt. An das erwähnte
UND-Schaltelement 72 wird auch der Ausgang des Impulsdetektors 2tf sowie der Ausgang desJ-AT-Plip-Flop 41 in der
dargestellten Weise angekoppelt. Der M-<sgang des impulsdetektors
20 erreicht, wie aus Fig. 1 zu ersehen, über das UND-Schaltelement 71 den Setzanschluß J des soeben
schon erwähnten Flip-Flop 41. Außerdem ist an den UND-Schaltelement
71 der Ausgang des Analog-ZDigitalumsetzers
22 in der abgebildeten Weise über einen Inverter 73 angeschlossen. Durch diese Schaltungsverbinduingen wird
erreicht, daß das /-JC-Flip-FIop 41, welches zunächst durch
geeignete nicht dargestellte Schaltungsiaittel in den Rückstellzustand
gebracht ist, in Abhängigkeit von der ersten logischen 0, welches von dem Analog-/Digitalumsetzer 22
nach Feststellung eines Impulses erzeugt wird, in den Einschaltzustand gebracht wird, so daß am Ausgang Q ein
hohes Signal auftritt. Dies ist der erwähnte Einschaltvorgang oder die Anlaufphase, welche aufgrund des UND-Schaltelementes
72 bewirkt, daß dasZ-K-Flip-Flop 44 nicht
in den Einschaltzustand geht, bis das Zwischenfrequenzsignal einen Nulldurchgang in positiver Richtung hatte,
unabhängig davon, welche anfängliche Phase und anfängliche Polarität dieses Signals zu Beginn des empfangenen
Imp-Jses aufwies. Nach dem Einschaltvorgang oder der
Anlaufphase nimmt also, wenn das D-Flipflop 42 zum ersten Mal vom Rückstellzustand in den Einschaltzustand
wechselt, nachdem das Flip-Flop 41 eingeschaltet ist (d. h. zu Beginn einer Periode) der Ausgang des UND-Schaltelementes
72 einen hohen Signalwert an und das i-X'-Flip-Flop
44 wechselt von seiner anfänglichen Rückstellung in den Einschaltzustand, so daß ein hoher Signalwert, also
eine logische 1 am Ausgang des ./-/^Flip-Flop 44, nämlich
an" dessen" Ö-Anschluß, ansteht. Der K-Anschluß oder
Rückstellanschluß des Flip-Flop 44 ist mit dem Ausgang des Impuisdetektors 22 über einen Inverter 50 in der dargestellte"
Weise gekoppelt und demgemäß kehrt das Flip-Flop 44 bei Beendigung des empfangenen Impulses in den
Rückstellzustand zurück, wie man aus Fig. 2Ω erkennt. Das Flip-Flop 44 bleibt also von dem Beginn der ersten
vollständigen Periode des Zwischenfrequenzsignals bis zur Beendigung des Impulses, d. h. für ein Zeitintervall a,
eingeschaltet. Wählend der Dauer dieses Einschaltzustandes bewirkt der hohe Signalwert am Q-Ausgang des J-K-Flip-Flop
44, d. h. während der Dauer vom Beginn der ersten Periode bis zur Beendigung des Impulses, daß
Tastungen, welche von dem Analog-/Digitalumsetzer 22 dargeboten werden, über das UND-Schaltelement 34 und
das ODER-Schaltelenwnt 36 zu dem Schieberegister 38
gelangen, wie dies aus Fig. 1 entnehmbar ist, Das Schieberegister 38 kann üblicher Bauart sein und besitzt eine Reihe
von Speicherstufen, wobei die Anzahl dieser Speicherstufen entsprechend der größten Länge eines zu erwartenden
Hochfrequenzimpulses gewählt ist. Im vorliegenden Beispiel besitzt das Schieberegister 38 insgesamt 32 Stufen,
also die Stufen Nr. 1 bis Nr. 32. Wenn das/-K-Flip-Flop 44
in den Einschaltzustand gebracht ist, so wird auch ein J-K-Flip-Flop 43 in den Einschaltzustand gestellt, so daß ein
hoher Signalwert oder eine logische 1 an seinem Ausgang auftritt, wie aus Fig. 2H zu pntnehmen ist. Befindet sich
■Jas Flip-Flop 43 im Einschaltzustand, so können Taktimpulse über das UND-Schaltelement 40 zu dem Schieberegister 38 gelangen und daher werden die von dem Analog-/
Digitalumsetzer erzeugten Tastungen vom Beginn der ersten Periode ab eingespeichert und durch das Schieberegister 38 weitergeschoben. Zu Ende des empfangenen IS
Impulses wird von dem Inverter 50 ein hoher Signalwert abgegeben und das Flip-Flop 44 rückgestellt. Sobald das
Flip-Flop 44 rückgestellt ist, können die vom Analog-/ Digitalumsetzer 22 erzeugten Tastungen nicht mehr durch
das UND-Schaltelement 34 und das ODER-Schaltelement 36 zu dem Schieberegister 38 gelangen. Es sei hier jedoch
bemerkt, daß aus Gründen, welche sich aus den folgenden Ausführungen ergeben, nach Beendigung des emfpangenen Impulses das Flip-Flop 43 im Einschaltzustand verbleibt und Taktimpulse weiter über das UND-Schaltele-
ment 40 zu dem Schieberegister 38 gelangen. Betrachtet man Fig. 2G, so ergibt sich, daß 23 Tastungen in das
Schieberegister 38 eingespeichert werden, nämlich diejenigen Tastungen, welche während der Zeitdauer α genommen werden, nämlich ab Beginn der ersten Periode nach
der erwähnten Anlaufphase, wie von dem D-Flip-Flop 42 festgestellt, bis zum Ende des empfangenen Impulses. Im
vorliegenden Ausführungsbeispiel werden 23 Tastungen des Zwischenfrequenzsignals in den Stufen 1 bis 23 des
Schieberegisters 28 zu der Zeit T gespeichert, wie Fig. 2K 3$
erkennen läßt. Der hohe Signalwert am Q-Anschluß des
Flip-Flop 44 läßt Taktimpuise CP des Tafctimpuisgenerators 30 über das UND-Schaltelement 48 zu dem Zähler 46
gelangen. Es sei jedoch bemerkt, daß der Zähler 46 jedesmal dann rückgestellt wird, wenn das D-Flip-Flop 42 an
seinem Ausgang von dem Einschaltzustand in den Rückschaltzustand überwechselt, was jeweils zu Beginn jeder
neuen Periode des Zwischenfrequenzsignals geschieht. Dieser Vorgang ist in Fig. 21 dargestellt. Ferner ist zu
beachten, daß dann, wenn der Ausgang des Impulsdetektors 20 einen niedrigen Signalwert annimmt, am Ausgang
des Inverters 50 gemäß Fig. 1 ein hoher Signalwert auftritt, welcher, wie aus Fig. 2G zu erkennen, eine Rückstellung des /-AT-Flip-Flop 44 herbeiführt, so daß am Q-Ausgang dieses Flip-Flop ein niedriger Signalwert erscheint,
um ein Weiterzählen des Zählers 46 zu verhindern. Es ergibt sich somit, daß der Zähler 46 jedesmal dann rückgestellt wird, wenn eine vollständige Periode des in digitale
Form gebrachten Zwischenfrequenzsignals im Schieberegister 38 gespeichert ist und der Zählerstand, welcher im
Zähler 46 zu Ende des Impulses, also nach dein Zeitintervall T, existiert, stellt denjenigen Teil einer unvollständigen Periode dar, welcher im Schieberegister 38 gespeichert
ist. Ein Blick auf Fig. 21 zeigt, daß zu der Zeit Tin dem
Zähler 46 ein Zählerstand Δ, vorliegend entsprechend einem Wert von drei, gespeichert ist, nachdem drei Taktimpuise CP„ CF'b und CPC seit der letzten Rückstellung des
Zählen 46 (siebe Fig. 2C und 21) aufgetreten sind. Es
ergibt sich somit unter Betrachtung auch von Fig. 2D, daß dann, wenn die im Schieberregister 38 wieder eingespeisten
Daten um drei Bits verkürzt werden, eine ganze Anzahl von Perioden, vorliegend zwei Perioden, von Daten im
Schieberegister 38 zirkulieren könnten. Aus Fig. 2K
ersteht man, daß dann, wenn die in den Stuten 1 bis 20 des
Schieberegisters gespeicherten Daten und nicht die im ganzen Schieberegister 38 zur Zeit Γ gespeicherten Daten
in das Schieberegister 38 wieder eingespeist werden, genau zwei vollständige Perioden des in digitale Form gebrachten
Zwischenfrequenzsignals durch das Schieberegister 38 zirkulieren könnten.
Es sei nunmehr wieder Fig. 1 betrachtet. Mit dem Ausgang mindestens der Hälfte der letzten Stufen des
Schieberegisters 38 ist ein Wähler (Auswahlschaltung) 52 verbunden. Im vorliegenden Ausführungsbeispiel ist der
Wähler mit den Ausgängen der Schieberegisterstufen Nr. 15 bis Nr. 32 verbunden. Der Ausgang eines UND-Schaltelementes 48 hat auch Verbindung mit einem Zähler
58. Es sei bemerkt, daß die Zähler 46 und 58 dieselben, über das UND-Schaltelement 48 geführten Taktimpulse
CP zählen, jedoch mit dem Unterschied, daß der Zähler 46 von dem D-Flip-Flop 42 rückgestellt wird, während der
Zähler 58 keine derartige Rückstellung erfuhrt. Es ergibt sich daraus, daß der Zähler 58 einen Zählerstand entsprechend einer Anzahl von Taktimpulsen aufweist, die zu dem
Schieberregister 38 gelangt sind, nachdem das Flip-Flop 44 in den Einschaltzustand gestellt ist und daher stellt der
Inhalt des Zählers 58 eine Anzeige der Zahl von Registerstufen dar, in welchen die Bits gespeichert sind, welche von
dem Analog-/Digitalumsetzer 22 erzeugt wurden sind, also
die Anzahl gespeicherter Tastungen. Im vorliegenden AusführungüOeispiel speichert der Zähler 58 den Zählerstand
23 zu der Zeit T, wie in Fig. 2J angedeutet ist, nachdem während des Zeitintervalls a 23 Tastungen genommen
worden sind. Die Ausgänge der Zahler 46 und 58 werden einer digitalen Subtraktionsschaltung 60 zugeführt, die ein
digitales Zahlwort entsprechend der Differenz der Zählerstände der Zähler 58 und 56 erzeugt. Es wird also eine
Differenz zwischen dem Zählerstand entsprechend dem Zeitintervall α und dem Zählerstand entsprechend dem
Zeitintervall Δ gebildet. Vorliegend ist dies 23 minus 3
oder ein digitales Wort, welches den Wert 20 hat. Dieses Digitalwort bezeichnet die Stufe des Schieberegisters 38,
welche mit dem Ausgang des Wählers 52 zu verbinden ist. Das von der Subtraktionsschaltung 60 erzeugte digitale
Wort, im vorliegenden Beispiel (2O)10, bewirkt eine
Ankopplung der Stufe Nr. 20 des Schieberegisters an den Ausgang des Wählers 52. Der Ausgang des Wählers 52
wird unter anderem in ein UND-Schaltelement 62 eingegeben. Zu diesem UND-Schaltelement 62 gelangt auch der
Ausgang des i-K-Flip-Flops 44 nach Durchleitung durch
einen Inverter 64, wie man aus Fig. 1 ohne weiteres entnimmt. Es folgt hieraus, daß zu Ende des Impulses aufgrund der Rückstellung des Flip-Flop 44 der Ausg~ng des
Wählers 52 mit dem Eingang des Schieberegisters 38 über das UND-Schaltelement 62 und das ODER-Schaltelement
36 gekoppelt wird, während der Ausgang des UND-Schaltelementes 34 gesperrt wird und zu Ende des empfangenen
Impulses, also zu der Zeit Γ keine Tastungen mehr zu dem ODER-Schaltelement 36 durchläßt. Nach Beendigung des
empfangenen Impulses fließen aber weitere Taktimpulse über das UND-Schaltelement 40, da sich das Flip-Flop 43
(Fig. 2H) wie oben bereits erwähnt, noch im Einschaltzustand befindet. Es ergibt sich hieraus, daß die in den Stufen
1 bis 20 des Schieberegisters gespeicherten digitalen Bitwerte im Schieberegister zirkulieren und der Reihe nach
am Ausgang des Wählers 52 erscheinen.
Der Ausgang des Wählers 52 ist auch an ein Bandpaßfilter 66 (Fig. i) geiegt, um Harmonische der Binärsignale
auszufiltem, welche das Filter vom Wähler 52 her erreichen. Die Grundfrequenz der Binärsignale entspricht der
Frequenz der Zwischenfrequenzsignale, weiche in den
Analog-.'Digitalumsetzer 22 eingegeben worden waren.
Diese Grundfrequenz wird in einem Mischer 68 mit dem Signal des Lokaloszillators 16 heterodynüberlagert und
gemischt, um die Frequenz wieder nach aufwärts umzusetzen und eine kontinuierliche Signalschwingung zu erhalten, S
deren Frequenz mit derjenigen der empfangenen Hochfrequenzimpulse übereinmstimmt. Es sei bemerkt, daß aufgrund
der Tatsache, daß die Binärsignale eine ganze Zahl
von Perioden umfassen, die Grundfrequenz und damit die kontinuierliche Signalschwingung keinerlei Phasensprungstellen
aufweisen. Der Ausgang des Mischers 68 erfährt nach Durchgang durch ein Filter 70 zur Ausscheidung von
Harmonischen höherer Ordnung, eine Verstärkung in einem üblichen Hochfrequenzverstärker, welcher im vorliegenden
Ausführungsbeispiel eine Wanderwellenröhre IS enthält und mit 82 bezeichnet ist und gelangt schließlich zur
Aussendung über die Antenne 84. Nach Aussendung einer bestimmten Anzahl von Perioden der kontinuierlichen
Signalschwineung wird die Wiedereinspeisung im Schieberegister 38 unterbrochen, indem die Flip-Flops 41 und 43
und der Zähler 58 mittels eines Signals riickgestellt werden, das über eine Leitung RESET (Fig. 1) in bekannter Weise
zugeführt und durch eine Bedienungsperson ausgelöst werden kann. Die Anordnung kann auch so getroffen werden,
daß der Ausgang des Inverters 64 (dieser nimmt einen hohen Signalwert an, nachdem der Empfangsimpuls beendet
ist und die Wiedereinspeisung vor sich geht) (d. h., wenn das Flip-Flop 43 einen hohen Signalwert liefert) dazu
verwendet wird, Taktimpulse über das UND-Schaltelement
85 zu dem Zähler 83 gelangen zu lassen. Wenn eine bestirnt1-te Anzahl von Impulsen gezählt ist, so wird auf der
erwähnten Rückstell-Leitung ein Rückstellsignal erzeugt. Dem Fachmann bietet sich im Rahmen der hier angegebenen
grundsätzlichen Gedanken eine Reihe von Weiterbildungs- und Abwandlungsmöglichkeiten. Während beispielsweise
bei der hier beschriebenen Ausführungsform die Daten des Schieberegisters dadurch wieder eingespeist
werden, daß der Ausgang einer bestimmten Registerstufe mit dem Eingang gekoppelt wird, kann die Anordnung
auch so getroffen sein, daß der Ausgang zur Wiedereinspeisung mit einer bestimmten Stufe des Schieberegisters
zur Eingabe gekoppelt wird. Während fernerhin im vorliegenden Ausführungsbeispiel ein binäres Schieberegister für
den Datenumlauf vorgesehen ist, kann auch eine Einrichtung mit einer Faseroptik oder eine Verzögerungsleitung
mit akustischen Oberflächenwellen in diesem Teil der Schaltung vorgesehen sein. Auch können die Tastungen
durch Digitalwörter mit mehr als einer Bitstelle dargestellt werden.
50
Hierzu 2 Blatt Zeichnungen
55
60
65
Claims (1)
- Patentansprüche:1. Speichereinrichtung zur Einspeicherung eines zeitlich begrenzten Abschnittes eines periodischen Eingangssignals in einem Umlaufspeicher und zur Bereitstellung eines entsprechenden Signales mit gegenüber derjenigen des Eingangssignalabschnittes größerer Dauer, gekennzeichnet durch eine vom Eingangssignal beaufschlagte Nulldurchgangsdetektorschaltung ι ο (22, 42), welche Steuersignale zu Zeiten entsprechend dem Zeitpunkt des Durchganges der Amplitude des Eingangssignals durch eine Niveaulinie mit bestimmter Richtung erzeugt, ferner durch eine von den Steuersignalen beaufschlagte erste Steuerschaltung (44,43) zur IS Freigabe der Einspeicherung des Eingangssignales in den Umlaufspeicher (38), weiter durch eine Zeitmeßschaltung (46, 58, 60) zur Bestimmung des Zeitunterschiedes zwischen dem Auftreten eines nachfolgenden Steuersignal^ der Nuildurchgangsdetektorschaltung einerseits und dem Ende des zeitlich begrenzten Abschnittes des periodischen Eingangssignales andererseits und durch eine zweite, vom Ausgang der Zeitmeßschaltung beaufschlagte Auswahlschaltung (52) zur Auswahl eines von dem gemessenen Zeitunterschied abhängigen, nur vollständige Pf rioden des Eingangssignales enthaltenden Teiles des Speicherinhaltes des Umlaufspeichers für die zirkulierende Wiedereinspeicherung.2. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Nulldurchgangsdetektorschaltung aus einem von dem periodischen Eingangssignal (28) beaufschlagbaren Analog-/Digitalumsetzer (22) und einer bistabilen Kippstufe (^) besteht, die derart mit dem Ausgang des Analog-/Digitalumsetzers verbunder, ist, daß das Ausgangssignai (Fig. 2E) der Kipp· stufe (42) einen ersten Schaltzustand (logisch »0«) hat, wenn die Amplitude des Eingangssignals (28) unterhalb der genannten Niveaulinie (Nullpotential) liegt, und einen zweiten Schaltzustand (logisch »1«), wenn es oberhalb der Niveaulinie liegt.3. Speichereinrichtung nach Anspruch 2, dadurch gekennzeichnet,daß der Ausgang der bistabilen Kippstufe (42) einerseits mit dem Setzeingang (J) eines i-K-Flip-Flops (44) und andererseits mit dem Rücksetzeingang eines ersten digitalen Zählers (46) verbunden ist,
daß das Ausgangssignal (Fig. 2G) des /-Äf-Flip-Flops (44) einer ersten und einer zweiten Torschaltung (40, 48) zuführbar ist, deren Ausgänge mit dem Aktivie- so rungseingang des als Schieberegisters (38) ausgebildeten Umlaufspeichers bzw. den Zähleingängen des ersten Zählers (46) sowie eines zweiten Zählers (58) verbunden sind,daß die Torschaltungen (40,48) zur Durchschaltung der der Abtastung in dem Analog-ADigitalumsetzer (22) zugrundeliegenden Abtasttaktimpulse (CP) zu dem Aktivierungseingang des Schieberegisters (38) bzw. den Zähleingängen der beiden Zähler (46, 58) dienen, so daß der erste Zähler (46) die während jeweils einer vollen Periode des Eingangssignals (28) erzeugten Abtasttaktimpulse (CP) periodisch zählt (Fig. 21), der zweite Zähler (58) die jeweils insgesamt seit dem Setzen des /-K-Flip-Flops (44) erzeugten Abtasttaktimpulse (CP) zählt und das Schieberegister (38) die an seinem Steuereingang anstehenden Ausgangssignale (Fig. 2D) des Analog-/Digitalumsetzers (22) einspeichert,
daß die Zeitmeßschaltung aus den beiden Zählern (46,58) und einer Subtraktionsschaltung (60) besteht, die die Zählerstände der beiden Zähler subtrahiert, derart daß am Ende der Dauer (T) des Eingangssignals (28) an ihrem Ausgang ein Zählwert ansteht, der der Differenz zwischen der Setzzeit des /-X-Fiip-Flops (44) und dem nächstkleineren ganzzahligen Vielfachen der Periodendauer des Eingangssignals entspricht,
und daß der Ausgang der Subtraktionsschaltung (60) mit der Auswahlschaltung (52) zur Einstellung des Umlaufzyklus des Schieberegisters (38) verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/900,224 US4223404A (en) | 1978-04-26 | 1978-04-26 | Apparatus for recycling complete cycles of a stored periodic signal |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2916976A1 DE2916976A1 (de) | 1979-11-08 |
DE2916976C2 true DE2916976C2 (de) | 1986-07-17 |
Family
ID=25412189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2916976A Expired DE2916976C2 (de) | 1978-04-26 | 1979-04-26 | Speichereinrichtung |
Country Status (8)
Country | Link |
---|---|
US (1) | US4223404A (de) |
JP (1) | JPS5830772B2 (de) |
AU (1) | AU522024B2 (de) |
CA (1) | CA1130927A (de) |
DE (1) | DE2916976C2 (de) |
FR (1) | FR2424607A1 (de) |
GB (1) | GB2019699B (de) |
IT (1) | IT1116879B (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5596751A (en) * | 1979-01-17 | 1980-07-23 | Nec Corp | Signal discrimination unit |
US4349918A (en) * | 1980-05-21 | 1982-09-14 | Raytheon Company | Digital memory system |
US4541100A (en) * | 1981-05-15 | 1985-09-10 | Tektronix, Inc. | Apparatus including a programmable set-up and hold feature |
US4380816A (en) * | 1981-06-03 | 1983-04-19 | Raytheon Company | Apparatus for recycling complete cycles of a stored periodic signal |
US4493090A (en) * | 1982-12-27 | 1985-01-08 | Raytheon Company | Memory system |
US4539657A (en) * | 1983-09-06 | 1985-09-03 | Raytheon Company | Memory system |
US4700327A (en) * | 1984-12-31 | 1987-10-13 | Raytheon Company | Digital memory system |
US4799189A (en) * | 1985-07-26 | 1989-01-17 | Motorola, Inc. | Resynthesized digital radio frequency memory |
JPS63144280A (ja) * | 1986-12-08 | 1988-06-16 | Tech Res & Dev Inst Of Japan Def Agency | トランスポンダ |
US4868514A (en) * | 1987-11-17 | 1989-09-19 | International Business Machines Corporation | Apparatus and method for digital compensation of oscillator drift |
FR2624673A1 (fr) * | 1987-12-15 | 1989-06-16 | Milon Jean | Oscillateur a commande numerique, utilisant un element commutable, application a la realisation de dispositifs de recuperation du rythme et de la phase d'un signal numerique |
DE59810778D1 (de) * | 1997-09-18 | 2004-03-25 | Infineon Technologies Ag | Anordnung mit einem Umlaufspeicher und mit eine Einrichtung, welche ein auf den Umlaufspeicher zugreifendes Programm ausführt |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3093796A (en) * | 1959-10-28 | 1963-06-11 | Everett C Westerfield | Automatic signal time compressor with gate means for controlling rate of shift register output |
US3321710A (en) * | 1964-12-31 | 1967-05-23 | Bell Telephone Labor Inc | Time-compression system employing means to selectively alter timecompression factor without changing length of delay medium |
US3643220A (en) * | 1970-03-26 | 1972-02-15 | Rca Corp | Synchronization of serial memory |
FR2115685A5 (de) * | 1970-11-30 | 1972-07-07 | Labo Cent Telecommunicat | |
JPS5131078B1 (de) * | 1971-05-27 | 1976-09-04 | ||
US3803363A (en) * | 1972-01-17 | 1974-04-09 | F Lee | Apparatus for the modification of the time duration of waveforms |
US3789137A (en) * | 1972-04-07 | 1974-01-29 | Westinghouse Electric Corp | Time compression of audio signals |
US3975763A (en) * | 1973-04-30 | 1976-08-17 | Victor Company Of Japan, Limited | Signal time compression or expansion system |
US3872503A (en) * | 1974-01-23 | 1975-03-18 | Westinghouse Electric Corp | Elimination of transients in processing segments of audio information |
US4091242A (en) * | 1977-07-11 | 1978-05-23 | International Business Machines Corporation | High speed voice replay via digital delta modulation |
-
1978
- 1978-04-26 US US05/900,224 patent/US4223404A/en not_active Expired - Lifetime
-
1979
- 1979-03-30 CA CA324,517A patent/CA1130927A/en not_active Expired
- 1979-04-09 AU AU45945/79A patent/AU522024B2/en not_active Ceased
- 1979-04-17 GB GB7913255A patent/GB2019699B/en not_active Expired
- 1979-04-17 FR FR7909606A patent/FR2424607A1/fr active Granted
- 1979-04-20 JP JP54048885A patent/JPS5830772B2/ja not_active Expired
- 1979-04-24 IT IT48835/79A patent/IT1116879B/it active
- 1979-04-26 DE DE2916976A patent/DE2916976C2/de not_active Expired
Non-Patent Citations (1)
Title |
---|
NICHTS-ERMITTELT |
Also Published As
Publication number | Publication date |
---|---|
FR2424607A1 (fr) | 1979-11-23 |
FR2424607B1 (de) | 1985-03-15 |
US4223404A (en) | 1980-09-16 |
JPS5830772B2 (ja) | 1983-07-01 |
AU4594579A (en) | 1979-11-01 |
GB2019699A (en) | 1979-10-31 |
CA1130927A (en) | 1982-08-31 |
AU522024B2 (en) | 1982-05-13 |
DE2916976A1 (de) | 1979-11-08 |
IT1116879B (it) | 1986-02-10 |
GB2019699B (en) | 1982-03-31 |
IT7948835A0 (it) | 1979-04-24 |
JPS54142925A (en) | 1979-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2916976C2 (de) | Speichereinrichtung | |
DE2220878B2 (de) | Schaltungsanordnung zur digitalen Frequenzmessung | |
DE2551686A1 (de) | Digitale vorrichtung zur erkennung einer nrz-nachricht | |
DE3818843A1 (de) | Verfahren und schaltungsanordnung zur rueckgewinnung eines bittaktes aus einem empfangenen digitalen nachrichtensignal | |
DE1437187B2 (de) | Verfahren und Schaltungsanordnung zum Decodieren von binären Impulssignalen | |
DE2616380C3 (de) | ||
DE2225462A1 (de) | Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale | |
EP0091570A1 (de) | Digitaler Demodulator | |
DE2841014C2 (de) | Digitale Entfernungsmeßeinheit | |
DE2030991C3 (de) | Analog-Digital-MeOwandler | |
DE2150579C3 (de) | Automatischer Dämpfungsentzerrer | |
DE2620969C2 (de) | Digital-Analogwandler bei einem Lagemeßsystem | |
DE2362853C3 (de) | Schaltung zur digitalen Anzeige der empfangenen Sender in einem Überlagerungsempfänger | |
DE2416601A1 (de) | Schaltungsanordnung zur auswertung empfangener fernbedienungssignale, insbesondere von ultraschallschwingungen | |
DE2400285C2 (de) | Auswerteeinrichtung für frequenz- oder periodendaueranaloge Meßsignale | |
DE2614751B2 (de) | Schaltungsanordnung zur Umwandlung eines digitalen Signals in ein stochastisches Signal | |
EP0387685A2 (de) | Verfahren zur Spannungs-Frequenz-Wandlung und Einrichtung zur Durchführung des Verfahrens | |
EP0065062B1 (de) | Verfahren zur Erzeugung von digitalen periodischen Zeitfunktionssignalen | |
DE2558552B2 (de) | Empfänger mit einer Sendersuchlaufschaltung | |
DE1955917B2 (de) | Impulszaehlanordnung | |
DE1549388C (de) | Vorrichtung zur automatischen Berechnung und Anzeige des statistischen Fehlers | |
DE2831723C2 (de) | Elektrische Schaltungsanordnung | |
DE4032441C1 (en) | Measuring phase relationship of two analog signals of equal frequency - converting signals into square wave signals, halving frequency on one and counting with clock counters | |
DE3832330A1 (de) | Schaltungsanordnung zur ableitung von horizontalfrequenten und veritikalfrequenten impulsen | |
DE1955917C (de) | Impulszählanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |