DE2855004A1 - Error detection in microprocessor systems - by executing error routine during access period of macro-programmed memory - Google Patents

Abstract

An error detector routine for microprocessor systems operates during the accessing period required for macro-instructions and so does not slow down the operation of the system. The central processor is controlled by a micro programme store for executing all internal control signal generations. User data is entered from a separate memory over a register and multiplexer. Macro-instructions, such as jump operations, are held in a programme store coupled over a register and first-in-first out memory. During the access period of the macro store, an error checking operation is performed. Test data held in a register is delivered and transmitted to mask register. The generated data is multiplexed into a second register and is compared with the output to indicate any error.

Description

Fehlererkennung in mikroprogrammierbaren MikroprozessorsystemenError detection in micro-programmable microprocessor systems

Die Erfindung betrifft ein Verfahren zur Fehlererkennung in mikroprogrammierbaren Mikroprozessorsystemen gemäß dem Oberbegriff von Patentanspruch 1 und ein mikroprogrammierbares Mikroporzessorsystem, mit dem ein solches Verfahren durchgeführt werden kann, gemäß dem Oberbegriff von Patentanspruch 4.The invention relates to a method for error detection in microprogrammable Microprocessor systems according to the preamble of claim 1 and a microprogrammable one Microporcessor system with which such a method can be carried out according to the preamble of claim 4.

Bei Mikroprozessorsystemen, die im Echtzeitbetrieb arbeiten,ist eine Fehlererkennung besonders wichtig, da ein im System auftretender Fehler sich unmittelbar auf den Betrieb der durch das Mikroprozessorsystem gesteuerten Einrichtung, z.B. eine Fernsprechvermittlungsstelle, auswirkt. Auftretende Fehler müssen sofort erkannt werden, um schnellstmöglich behoben werden zu können.In microprocessor systems that work in real-time operation, one is Error detection is particularly important because an error that occurs in the system is immediate to the operation of the device controlled by the microprocessor system, e.g. a central office. Any errors that occur must be recognized immediately in order to be able to fix it as soon as possible.

Innerhalb eines Mikroprozessorsystems müssen insbesondere die verschiedenen Busse, d.h. die die Einzelteile des Systems miteinander verbindenden Vielfach- oder Sammelleitungen, sowie die zentrale Prozessoreinheit überwacht werden. Zur herkömmlichen überwachung dieser Einrichtungen müssen sämtlichen Busleitungen Paritätsbit-Generatoren und Paritätsbit-Prüfeinrichtungen zugeordnet werden, mit denen den zu übertragenden Daten Paritätsbits hinzugefügt und diese Bits nach der übertragung der Daten auf Richtigkeit überprüft werden. Der zentralen Prozessoreinheit wird herkömmlich eine zweite Prozessoreinheit zur Seite gestellt, die die gleichen Operationen und Arbeitsabläufe durchführt, so daß an Hand eines Vergleichs der Ausgabendaten beider Prozessoreinheiten erkannt werden kann, ob ein Fehler vorliegt oder nicht. Die zur Fehlererkennung erforderlichen Paritätsbit-Generatoren und Prüfeinrichtungen sowie die zentrale Prozessoreinheit stellen einen beachtlichen Schaltungsaufwand dar, der das Mikroprozessorsystem verteuert.In particular, the various Busses, i.e. the multiple or Bus lines, as well as the central processor unit are monitored. To the conventional Monitoring of these facilities, all bus lines must have parity bit generators and parity bit checking devices are assigned to those to be transmitted Data parity bits are added and these bits are added after the data is transferred Correctness to be checked. The central processing unit is conventionally a second processor unit put aside that performs the same operations and workflows performs, so that on the basis of a comparison of the output data of both processor units it can be recognized whether there is an error or not. The one for error detection required parity bit generators and test equipment as well as the central Processor unit represent a considerable amount of circuitry that the microprocessor system expensive.

Der Erfindung liegt die Aufgabe zugrunde, den zur Fehlererkennung erforderlichen Schaltungsaufwand zu verringern.The invention is based on the problem of error detection to reduce the required circuit complexity.

Diese Aufgabe wird nach der Erfindung durch ein gemäß Patentanspruch 1 gekennzeichnetes Verfahren gelöst.This object is achieved according to the invention by a claim 1 marked procedure solved.

Die Erfindung ermöglicht es, seriell geschaltete Bussysteme unterschiedlicher (Bit-)Kapazität auf einfache Weise zu überprüfen.The invention makes it possible to use serially connected bus systems of different types Check (bit) capacity in a simple way.

Die der Erfindung zugrunde liegende Aufgabe wird auch durch ein mikroprogrammierbares Mikroprozessorsystem gelöst, das gemäß Patentanspruch 4 gekennzeichnet ist.The object on which the invention is based is also achieved by a micro-programmable Microprocessor system solved, which is characterized according to claim 4.

Vorteilhafte Weiterbildungen der Erfindung sind in den untergeordneten Patentansprüchen gekennzeichnet.Advantageous developments of the invention are in the subordinate Claims characterized.

Innerhalb des Makrobefehlsvorrats (als Makrobefehle oder -instruktionen bezeichnet man die Befehle des Anwenderprogramms im Gegensatz zu den sog.Within the macro instruction set (as macro instructions or instructions denotes the commands of the user program in contrast to the so-called.

Mikrobefehlen, die bei mikroprogrammierbaren Systemen den internen Funktionsablauf des Steuerwerks bestimmen) gibt es einige mit ziemlich gleichmäßiger Häufigkeit auftretende Befehle, zu deren Abarbeitung das Mikroprozessorsystem mehr Zeit benötigt als bei anderen Makrobefehlen. Als Beispiele seien der Sprungbefehl und der bedingte Sprungbefehl genannt. Die Abarbeitungszeit eines solches Befehls wird zur erfindungsgemäßen Fehlererkennung ausgenutzt. Es werden Mikropozessor-Bausteine verwendet, die eine wesentlich kleinere Zykluszeit aufweisen als der oder die Hauptspeicher, aus denen beim Ausführen eines Sprungs der nächste abzuarbeitende Befehl ausgelesen werden muß. Eine aus solchen schnellen Speicherbausteinen aufgebaute zentrale Prozessoreinheit, die während des Speicherzugriffs untätig ist, kann während der Zugriffszeit die Fehlererkennung durchführen. Es entsteht somit keinerlei zusätzlicher Zeitbedarf, die Arbeitszeit des Mikroprozessorsysstems verlängert sich durch die Fehlererkennungsvorgänge nicht.Microinstructions which, in microprogrammable systems, correspond to the internal Determine the functional sequence of the control unit) there are some with fairly uniform Frequently occurring commands that the microprocessor system needs more to process Takes longer than with other macro commands. The jump command is an example and called the conditional jump instruction. The processing time of such a command is used for error detection according to the invention. It will be microprocessor building blocks are used that have a significantly shorter cycle time than the main memory (s), from which the next command to be processed is read out when executing a jump must become. A central processor unit made up of such fast memory modules, which is inactive during the memory access, during the access time the Perform error detection. There is therefore no additional time requirement the working time of the microprocessor system is extended by the error detection processes not.

Da die zum Durchführen dererfindungsgemäßen Fehlererkennung verwendeten zeitaufwendigeren Makrobefehle innerhalb der üblichen Arbeitsabläufe im Durchschnitt jeweils nach einigen Makrobefehlen (z.B. alle fünf Makrobefehle) auftreten, wird ein Fehler jeweils nach Ablauf einiger weniger Makrobefehle festgestellt.Since the used to carry out the error detection according to the invention more time-consuming macro commands within normal workflows on average will occur after a few macro commands (e.g. every five macro commands) an error is detected after a few macro commands have run.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung erläutert.An embodiment of the invention is described below with reference to the Drawing explained.

In der einzigen Figur ist ein erfindungsgemäßes mikroprogrammierbares Mikroprozessorsystem in Form eines Blockschaltbildes dargestellt. Die einzelnen Elemente des Systems bestehen zum Teil aus handelsüblichen Bauteilen in Form von sogenannten Chips, d.h. von Halbleiterkristallplättchen mit hochintegrierten Schaltkreisen.In the single figure is a microprogrammable according to the invention Microprocessor system shown in the form of a block diagram. The single ones Elements of the system consist partly of commercially available components in the form from so-called chips, i.e. of semiconductor crystal wafers with highly integrated circuits.

Das Steuerwerk des erfindungsgemäßen Mikroprozessorsystems besteht im wesentlichen aus einem Mikroprogrammspeicher MPM und einem Mikroprogrammsteuerwerk oder Nachstadressenlogik MPS. Der Mikroprogrammspeicher MPM ist über ein Zwischenregister PLR mit einer zentralen Prozessoreinheit CPE verbunden, die eine oder mehrere arithmetisch-logische Einheiten sowie einige Register enthält. Das Zwischenregister PLR und die zentrale Prozessoreinheit CPE sind über eine Verzweigungsschaltung BRL mit dem Mikroprogrammsteuerwerk MPS verbunden. Der Mikroprogrammspeicher MPM bildet zusammen mit dem Mikroprogrammsteuerwerk MPS das Steuerwerk des mikroprogrammierbaren Mikroprozessorsystems, das die in dem Rechenwerk, d.h. in der CPE, auszuführenden arithmetischen und logischen Operationen überwacht und steuert.The control unit of the microprocessor system according to the invention consists essentially from a microprogram memory MPM and a microprogram control unit or MPS post-address logic. The microprogram memory MPM is via an intermediate register PLR connected to a central processor unit CPE, which has one or more arithmetic-logical Contains units as well as some registers. The intermediate register PLR and the central Processor unit CPE are connected to the microprogram control unit via a branch circuit BRL MPS connected. The microprogram memory MPM forms together with the microprogram control unit MPS the control unit of the micro-programmable microprocessor system that controls the Arithmetic unit, i.e. arithmetic and logical operations to be carried out in the CPE monitors and controls.

Die einzelnen Bestandteile des Mikroprozessorsystems sind in der aus der Zeichnung ersichtlichen Weise durch Busse oder Mehrfachleitungen miteinander verbunden, über die Daten, Adressen und Steuersignale übertragen werden. In die Leitungen eingezeichnete Richtungspfeile deuten die Richtung des jeweiligen Signalflusses an und neben den Leitungen stehende Zahlen geben die Anzahl Einzelleitungen oder Kanäle an, aus denen der jeweilige Bus besteht.The individual components of the microprocessor system are in the the drawing visible way by buses or multiple lines with each other connected via which data, addresses and control signals are transmitted. In the Directional arrows drawn in lines indicate the direction of the respective signal flow Numbers on and next to the lines indicate the number of individual lines or Channels that make up the respective bus.

Ein mit einer Speichersteuerung DMC versehener Datenspeicher DAI1 nimmt die zur Verarbeitung in dem Mikroprozessorsystem erforderlichen und die bei der Verarbeitung anfallenden Daten auf. In die zentrale Prozessoreinheit CPE mit dem Datenspeicher DAM verbindenden Busse ist eine Maskier- und Verschiebeschaltung MSL eingefügt, die ein Einschreiben und Auslesen von einzelnen Bytesinnerhalb einer Zeile des Datenspeichers DAM ermöglicht. Dem Dateneingang der zentralen Prozessoreinheit CPE ist ein erster Multiplexer MUX 1 vorgeschaltet, durch den jeweils einer von mehreren Bussen auf den Eingang der zentralen Prozessoreinheit durchgeschaltet werden kann. Der Ausgang der zentralen Prozessoreinheit CPE ist mit einem Datenausgangsregister DOR und mit einem Adressenausgangsregister AOR verbunden, von denen Busse zu den weiteren Systembestandteilen und insbesondere zu den Speichern führen.A data memory DAI1 provided with a memory controller DMC takes those required for processing in the microprocessor system and those at the data arising from the processing. In the central processor unit CPE with the buses connecting the data memory DAM is a masking and shifting circuit MSL inserted, which enables writing and reading of individual bytes within a Row of the data memory DAM allows. The data input of the central processing unit CPE is preceded by a first multiplexer MUX 1 through which one of several buses can be switched through to the input of the central processor unit can. The output of the central processor unit CPE is connected to a data output register DOR and connected to an address output register AOR, from which buses to the lead to further system components and in particular to the memory.

Ein mit einer Speichersteuerung PMC versehener Programmspeicher PRM enthält das Makroprogramm, d.h. das von dem Mikroprozessorsystem auszuführende Anwenderprogramm. Einem Eingang des Programmspeichers PRM ist ein Programmzähler PRC vorgeschaltet. Der Ausgang des Programmspeichers ist mit einem mehrstufigen Register FIFO verbunden, das die in ihn zuerst eingeschriebenen Daten zuerst ausgibt. Von dem FIFO führt eine Befehl sl eitung INS zu dem Mikroprogrammsteuerwerk MPS. Neben den Speichern DAM und PRM enthält das Mikroprozessorsystem außerdem einen Zusatzspeicher mit schnellem Zugriff FAM, dessen Ausgang mit einem Addierer ADD verbunden ist.A program memory PRM provided with a memory controller PMC contains the macro program, i.e. the user program to be executed by the microprocessor system. A program counter PRC is connected upstream of an input of the program memory PRM. The output of the program memory is connected to a multi-level register FIFO, that outputs the data written into it first. Leads from the FIFO an instruction line INS to the microprogram control unit MPS. In addition to the stores DAM and PRM, the microprocessor system also contains an additional memory with fast Access FAM, the output of which is connected to an adder ADD.

Die verschiedenen die zentrale Prozessoreinheit CPE und die drei Speicher DAM, PRM und FAM miteinander verbindenden Busse enthalten weitere Multiplexer MUX 2 bis MUX 5, welche die jeweils erforderlichen Verbindungen zwischen den einzelnen Bussen durchschalten.The various the central processing unit CPE and the three memories DAM, PRM and FAM interconnecting buses contain further multiplexers MUX 2 to MUX 5, which provide the necessary connections between the individual Switch through buses.

Von einem Steuersignalausgang CFO des Zwischenregisters PLR führen zwecks besserer Obersichtlichkeit nicht dargestellte Leitungen zu Steuersignaleingängen CFI der Multiplexer MUX 1 bis MUX 5, der Maskier- und Verschiebeschaltung MSL, des Programmzählers PRC sowie der Register DDR und AOR. Ober diese Steuerleitungen werden die genannten Bausteine durch Signale von dem Mikroprogramm gesteuert.Lead from a control signal output CFO of the intermediate register PLR Lines to control signal inputs, not shown for the sake of clarity CFI the multiplexer MUX 1 to MUX 5, the masking and shifting circuit MSL, des Program counter PRC as well as the registers DDR and AOR. Be above these control lines the mentioned modules are controlled by signals from the microprogram.

Das Mikroprozessorsystem ist durch eine Ein-/Ausgabeeinheit I/OU mit der Peripherie, d.h. mit den zu steuernden Einrichtungen, mit einer Lade- und Diagnosesteuerung sowie gegebenenfalls mit einem aus Sicherheitsgründen vorhandenen zweiten mikroprogrammierbaren Mikroprozessorsystem verbunden.The microprocessor system is equipped with an input / output unit I / OU the periphery, i.e. with the devices to be controlled, with a charging and diagnostic control and optionally with a second micro-programmable one that is present for security reasons Microprocessor system connected.

Ein in der Zeichnung nicht dargestellter Zeitgeber liefert an die einzelnen Bauteile des Systems die zur Funktion erforderlichen Taktsignale.A timer, not shown in the drawing, delivers to the individual components of the system the clock signals required for function.

Die erfindungsgemäße überprüfung des Mikroprozessorsystems auf Fehler wird folgendermaßen durchgeführt. Tritt bei der Abarbeitung der einzelnen Befehle des in dem Programmspeicher PRM enthaltenen Makroporgramms ein Sprungbefehl auf, so bedeutet dies, daß von der zentralen Prozessoreinheit CPE nicht der im Programm nachfolgende Befehl, der in dem Register FIFO zur Verfügung steht, sondern ein anderer Makrobefehl ausgeführt werden muß. Dieser muß aus dem Programmspeicher PRM ausgelesen werden, wozu eine Zykluszeit von zum Beispiel 520 ns erforderlich ist. Da die zentrale Prozessoreinheit in dieser Zeitspanne keine Operationen für das Makroprogramm ausführen muß, kann sie die Fehlerprüfung durchführen. In einem ersten internen Register RE1 der CPE eingespeicherten Prüfdaten werden an den Bus B1 ausgegeben und gelangen über das Datenausgangsregister DDR oder das Adressenausgangsregister AOR zu einem Bus B2, einem Bus B3, über den Multiplexer MUX 3 zu einem Bus B4 sowie zu der Maskier- und Verschiebeschaltung MSL. In dieser Schaltung wird durch ein Steuersignal, das an ihren Signaleingang CFI von dem Signalausgang CFO des Zwischenregisters PLR übertragen wird, eine Verbindung zu einem Bus B5 durchgeschaltet. Von hier werden die Prüfdaten über den Multiplexer MUX 1 und einen Bus B6 in die zentrale Prozessoreinheit CPE eingelesen und dort zweckmäßigerweise in ein zweites internes Register RE 2 eingeschrieben.The inventive checking of the microprocessor system for errors is carried out as follows. Occurs when the individual commands are processed the macro program contained in the program memory PRM to a jump command, so this means that from the central processor unit CPE not the one in the program following instruction, which is available in the FIFO register, but a different one Macro command must be executed. This must be read out from the program memory PRM what a cycle time of, for example, 520 ns is required is. Since the central processing unit does not perform any operations during this period must execute the macro program, it can perform error checking. In one Test data stored in the first internal register RE1 of the CPE are transferred to the bus B1 are output and arrive via the data output register DDR or the address output register AOR to a bus B2, a bus B3, via the multiplexer MUX 3 to a bus B4 as well to the masking and shifting circuit MSL. In this circuit, a Control signal sent to its signal input CFI from the signal output CFO of the intermediate register PLR is transmitted, a connection to a bus B5 is switched through. From here will be the test data via the multiplexer MUX 1 and a bus B6 into the central processor unit CPE are read in and there, expediently, in a second internal register RE 2 enrolled.

Eine Vergleichseinrichtung COMP in der zentralen Prozessoreinheit CPE ver- -gleicht die ursprünglichen Prüfdaten in dem Register RE 1 mit den ausgesendeten und in der zentralen Prozessoreinheit CPE wieder empfangenen Prüfdaten. Stimmen die Daten überein, so sind die überprüften Teile, d.h; die Busse B1, B2, B3, B4, B5 und B6, die Register DDR oder AOR, die Schaltung MSL und der Multiplexer 1 mit hoher Wahrscheinlichkeit fehlerfrei. Ergibt der Vergleich eine Abweichung zwischen den ausgesendeten und den zurückempfangenen Daten, so liegt ein Fehler vor. Die Verarbeitung des Makroprogramms wird unterbrochen und ein Fehlersignal abgegeben.A comparison device COMP in the central processor unit CPE compares the original test data in register RE 1 with the sent out and test data received again in the central processor unit CPE. voices the data match, the checked parts, i.e. the buses B1, B2, B3, B4, B5 and B6, the registers DDR or AOR, the circuit MSL and the multiplexer 1 with high probability of error-free. If the comparison shows a discrepancy between the sent and the returned data, there is an error. the Processing of the macro program is interrupted and an error signal is output.

In ähnlicher Weise können andere Busse und weitere Bauteile des Mikroprozessorsystems überprüft werden. In der Datenspeichersteuerung DMC ist eine Verbindung zwischen einem Bus B9 und dem Bus B5 vorgesehen, die ebenfalls durch ein Steuersignal, das von dem Signalausgang CFO des Zwischenregisters PLR auf den Signaleingang CFI der Speichersteuerung DMC gelangt, durchgeschaltet wird. Hiermit können zusätzlich die Busse B8 und B9 sowie die Programmspeichersteuerung PMC selbst überprüft werden.Similarly, other buses and other components of the microprocessor system to be checked. In the data storage controller DMC there is a connection between a bus B9 and the bus B5 are provided, which are also controlled by a control signal that from the signal output CFO of the intermediate register PLR to the signal input CFI of the Memory control DMC arrives, is switched through. This also allows the Buses B8 and B9 as well as the program memory controller PMC itself are checked.

Durch Auswahl anderer Obertragungswege können andere Busse und weitere Bauteile des erfindungsgemäßen Mikroprozessorsystems auf Fehler überprüft werden. Eine derartige überprüfung kann etwa 480 ns dauern und somit ohne weiteres während der Ausführung eines Sprungbefehls durchgeführt werden.By selecting other transmission routes, other buses and others Components of the microprocessor system according to the invention are checked for errors. Such a check can take about 480 ns and thus easily during the execution of a jump instruction.

Ein zusätzlicher Zeitbedarf entsteht nicht.There is no additional time requirement.

Indem man die über das Bussystem wieder in die zentrale Prozessoreinheit CPE eingelesenen Prüfdaten vor dem Vergleich mit den ursprünglichen Prüfdaten durch interne Schaltungselemente der Prozessoreinheit hindurchschickt, können auch diese Schaltelemente, zum Beispiel interne Register sowie Rechen-und Logischbausteine, in die Fehlersuche einbezogen werden.By going back to the central processing unit via the bus system CPE read in test data before comparing it with the original test data internal circuit elements of the processor unit can pass through, these too Switching elements, for example internal registers as well as arithmetic and logic modules, be included in troubleshooting.

Claims (7)

Patentansprüche ~~ Verfahre#?iir F:ehle#erkennung in VerfahreX zur Fehlererkennung in in mikroprogrammierbaren Mikroprozessorsystemen, bei dem ein Fehler anhand eines Vergleichs von Prüfdaten festgestellt wird, d a durch g e k e n n z e i c h n e t, daß die in ein Register der zentralen Prozessoreinheit eingeschriebenen Prüfdaten während Wartezeiten, die beim Abarbeiten zweitaufwendiger Makrobefehle auftreten, über einen ersten übertragungsweg des Mikroprozessorsystems ausgesendet und über einen zweiten übertragungsweg an die zentrale Prozessoreinheit rückübertragen werden und daß durch Vergleich der ausgesendeten ursprünglichen Daten mit den in die zentrale Prozessoreinheit rückübertragenen Daten festgestellt wird, ob ein Fehler vorliegt.Claims ~~ Verfahren #? Iir F: ehle #recognition in VerfahrX for error detection in micro-programmable microprocessor systems, in which an error is determined on the basis of a comparison of test data, characterized in that the test data written in a register of the central processor unit during waiting times that occur when processing second-complex macro commands, sent via a first transmission path of the microprocessor system and transmitted back to the central processor unit via a second transmission path and that by comparing the transmitted original data with the data transmitted back to the central processor unit, it is determined whether there is an error. 2. erfahren nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die Prüfdaten von dem ersten übertragungsweg ueber einen zu prüfenden Baustein des Mikroprozessorsystems auf den zweiten übertragungsweg durchgeschaltet werden.2. experience according to claim 1, d a d u r c h g e k e n n z e i c h n e t that the test data from the first transmission path via a module to be tested of the microprocessor system are switched through to the second transmission path. 3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c hn e t, daß die Prüfdaten vor dem Vergleich durch mindestens ein internes Schaltelement der zentralen Prozessoreinheit hindurchgeschickt werden.3. The method according to claim 1 or 2, d a d u r c h g e k e n n z e i c hn e t that the test data before the comparison by at least one internal switching element the central processing unit are sent through. 4. Mikroprogrammierbares Mikroprozessorsystem, insbesondere zum Durchführen des Verfahrens nach einem der vorhergehenden Ansprüche, mit einer zentralen Prozessoreinheit, einem aus einem Mikroprogrammspeicher und einer Nächstadressenlogik bestehenden Steuerwerk sowie einem Daten- und einem Makropragrammspeicher, die durch Daten-, Adress- und Steuerbusse miteinander verbunden sind, d a d u r c h g e k e n n z e i c h ne t, daß es eine hei Aktivierung durch ein Steuersignal aus dem Steuerwerk (MPS, MPM, PLR) einen an einen Ausgang der zentralen Prozessoreinheit (CPE) angeschlossenen ersten übertragungsweg (B1 - B4) mit einem an einen Eingang der zentralen Prozessoreinheit (CPE) angeschlossenen zweiten Übertragungsweg (B5, B6) verbindende Schalteinrichtung (MUX, MSL) aufweist.4. Micro-programmable microprocessor system, especially for implementation of the method according to one of the preceding claims, with a central processor unit, one consisting of a microprogram memory and a next address logic Control unit as well as a data and a macro program memory, the are interconnected by data, address and control buses, d a d u r c h it is not indicated that it is activated by a control signal the control unit (MPS, MPM, PLR) one to an output of the central processor unit (CPE) connected first transmission path (B1 - B4) with one to an input the central processor unit (CPE) connected second transmission path (B5, B6) connecting switching device (MUX, MSL). 5. Mikroprozessorsystem nach Anspruch 4, d a d u r c h g e k e n nz e i c h n e t, daß die zentrale Prozessoreinheit (CPE) ein die ursprtinglichen Prüfdaten aufnehmendes erstes internes Register (REI) aufweist.5. Microprocessor system according to claim 4, d a d u r c h g e k e n nz E i c h n e t that the central processing unit (CPE) a the original test data having receiving first internal register (REI). 6. Mikroprozessorsystem nach Anspruch 5, d a d u r c h g e k e n n -z e i c h n e t, daß die zentrale Prozessoreinheit (CPE) ein über den zweiten übertragungsweg (B5, B6) zurückempfangene PrüFdaten aufnehmendes zweites internes Register (RE2) aufweist.6. Microprocessor system according to claim 5, d a d u r c h g e k e n n -z e i c h n e t that the central processor unit (CPE) is using the second transmission path (B5, B6) received test data receiving second internal register (RE2) having. 7. Mikroprozessorsystem nach einem der Ansprüche 4 bis 6, d a d u r c h g e k e n n z ei c h n e t, daß die ursprünglichen Prüfdaten in einer Vergleichsschaltung (COMP)der zentralen Prozessoreinheit (CPE) mit den zurückempfangenen Prüfdaten verglichen werden.7. Microprocessor system according to one of claims 4 to 6, d a d u r c h g e k e n n n n e t that the original test data is in a comparison circuit (COMP) of the central processing unit (CPE) compared with the test data received back will. Mikroprozessorsystem nach einem der Ansprüche 4 bis 7, d a d u r c h g e k e n n z e i c h n e t, daß mindestens ein internes Schaltelement der zentralen Prozessoreinheit (CPE) in den übertragungsweg zwischen dem ersten Register (RE1) und der Vergleichsschaltung (COMP) eingefügt ist.Microprocessor system according to one of Claims 4 to 7, d a d u r c h e k e n n n z e i c h n e t that at least one internal switching element of the central Processor unit (CPE) in the transmission path between the first register (RE1) and the comparison circuit (COMP) is inserted.