DE2852095A1 - Analog-digital-wandlung mit stufenweiser approximation eines digitalsignals an ein umzusetzendes analogsignal - Google Patents
Analog-digital-wandlung mit stufenweiser approximation eines digitalsignals an ein umzusetzendes analogsignalInfo
- Publication number
- DE2852095A1 DE2852095A1 DE19782852095 DE2852095A DE2852095A1 DE 2852095 A1 DE2852095 A1 DE 2852095A1 DE 19782852095 DE19782852095 DE 19782852095 DE 2852095 A DE2852095 A DE 2852095A DE 2852095 A1 DE2852095 A1 DE 2852095A1
- Authority
- DE
- Germany
- Prior art keywords
- digital
- analog
- signal
- converter
- approximation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 44
- 230000006870 function Effects 0.000 claims description 23
- 230000015654 memory Effects 0.000 claims description 11
- 230000002452 interceptive effect Effects 0.000 claims 1
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA 78 P 3798 BRD
Analog-Digital-Wandlung mit stufenweiser Approximation eines Digitalsignals an ein umzusetzendes Analogsignal
Die Erfindung betrifft eine Analog-Digital-Wandlung mit stufenweiser Approximation eines Digitalsignals
an ein umzusetzendes Analogsignal, wobei dem einen Eingang eines Komparators das Analogsignal und dem anderen
Eingang des Komparators das Ausgangssignal eines
Digital-Analog-Wandlers zugeführt wird, der eingangsseitig mit dem Digitalsignal beaufschlagt ist.
Derartige Analog-Digital-Wandlungen sind aus dem Buch von Lange "Digital-Analog bzw. Analog-Digital-Wandlung11
Oldenbourg Verlag, München Wien 1974, Seiten 25 bis 45 bekannt. Es kann sich dabei um Analog-Digital-Wandlungen
mit kontinuierlicher treppenförmiger Annäherung handeln, bei der der Digitalwert durch Durchzählen
eines Vorwärts Zählers verändert wird. Ebenso kann es sich um eine sukzessive Annäherung handeln ,bei der die
GdI 3 Sby / 29.11.1978
030023/0A84
VPA 78 P 3798 BRD verschiedenen Digitälstellen eines Speichers nacheinander
von einer Steuerlogik abgefragt werden. Der Speicher kann sowohl rein binär als auch in BCD-Code
ausgeführt sein.
Bei all diesen Verfahren ist die Genauigkeit des erzeugten Digitalwertes durch das niedrigstwertige Bit
(LSB) des Digitalwertbildners, also z. B. des Zählers oder des Speichers festgelegt.
.
Der vorliegenden Erfindung liegt die Aufgäbe zugrunde, bei einer Analog-Digital-Wandlung der eingangs genannten
Art die Auflösung gegenüber der des verwendeten Digital-Analog-Wandlers
ohne großen Aufwand erheblich zu steigern.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß
zum Analogsignal oder zum Ausgangssignal des Digital-Analog-
Wandlers eine Rampenfunktion addiert wird, deren Maximalwert annähernd der Größe des niedrigstwertigen
Bits des Digital-Analog-Wandlers und deren Zeitdauer annähernd einem Vielfachen der Zeitdauer der
stufenweisen Approximation entspricht, unddaß während
der Zeitdauer der Rampenfunktion der arithmetische Mittelwert mehrerer nach jeweils einer stufenweisen
Approximation vorliegender Digitalsignale gebildet wird.
Durch die Addition einer Rampenfunktion mit dem Maximalwert
von etwa einem LSB des Digital-Analog-Wandlers beispielsweise zum Analogsignal und durch arithmetische
Mittelwertbildung über mehrere Wandlungen während der Zeitdauer der Rampenfunktion wird die Auflösung erhöht.
Je mehr Wandlungen für die Mittelwertbildung herangezogen werden, umso größer wird die Steigerung der Auf-
030023/0484
- ί - VPA 78 P 3798 BRD
lösung. Geht man z.B. von einem 8-Bit Digital-Analog-Wandler
mit einer 12-Bit Linearität aus und mittelt
man über 2 = 16 Wandlungen, so ergibt das eine Auflösung,
die der eines 12-Bit Wandlers .entspricht. Ein Vorteil der erfindungsgemäßen Digital-Analog-Wandlung
besteht also in der Verwendung eines einfachen (mit geringer Auflösung) und damit preisgünstigen Digital-Analog-
Wandlers . Außerdem ist, wenn man bei dem Beispiel bleibt, nur eins8-Bit Busankopplung notwendig.
Das entspricht genau der Größe eines Ports. Weiterhin braucht das Approximationsprogramm nur für diese 8-Bit
ausgelegt zu sein. Zusätzlich ist lediglich eine 12-Bit Addition der Wandlungsergebnisse erforderlich.
Entspricht der Maximalwert dfer Rampenfunktion nicht
exakt einem LSB, oder ist ihre Zeidauer nicht genau gleich einem Vielfachen einer Wandlung, so wird dadurch
die erzielte Auflösungssteigerung etwas geringer, am Prinzip ändert sich nichts.
Als Rämpenfunktion kann eine stetig ansteigende Funktion
verwendet werden, wie sie beispielsweise einem Säge zahngenerator entnehmbar ist. In einer vorteilhaften
Weiterbildung der Erfindung ist vorgesehen, daß die Rampenfunktion eine Treppenkurve mit gleich großen Stufen
darstellt und daß die Zeitdauer jeder Stufe gleich der Zeitdauer der stufenweisen Approximation ist. Soll
z. B. über 2m-Wandlungen gemittelt werden, so ergibt
sich die größte Auflösungsverbesserung bei einer Treppenkurve
mit 2m^Stu£en von der Größe 1/ja LSB. Für
jede Wandlung im Rahmen der 2m-Wandlungen ändert sich
an dem auch mit der Rampenfunktion beaufschlagten Eingang
des Komparators die Signalgröße um den 2m'ten Teil
des niedrigstwertigen Bits des Digital-AnalQg-Wandlers.
Für eine gewisse Anzahl von Wandlungen ergibt sich zunächst ein Digitalwert, der auch ohne die Rampenfunktion
030023/0A84
- j/ - VPA 78 P 3798 BRD
entstanden wäre. Dieser Digitalwert entspricht einem
Analogwert, der im allgemeinen von dem Wert des umzusetzenden Analogsignals etwas abweicht. Wenmdie Summe aus
dieser Abweichung und der Rampenfunktion ein LSB ergibt,
dann ändert sich bei dieser unlden folgenden Approximationen der ermittelte 'Digitalwert. Er erhöht
sich um ein LSB. Aus dem Verhältnis der Anzahl der Wandlungen, bei denen sich ein erhöhter Digitalwert ergibt,
zur Gesamtzahl der zur Mittelwertbildung herangezogenen Wandlungen lassen sich zusätzliche Digitalstellen kleinerer
Wertigkeit bestimmen.
Die Rampenfunktion kann ebenso wie das umzusetzende Analogsignal von außen zugeführt werden. In einer vorteilhaften
Weiterbildung der Erfindung ist vorgesehen, daß der Digital-Analog-Wandler vor Beginn jeder Approximation
kurzzeitig so angesteuert wird, daß sein auf ein Speicherglied (sample and hold) gegebenes Ausgangssignal-
gegebenenfallsnach einer Spannungsteilung dem
jeweils benötigten Stufenwert der Treppenkurve entspricht. Auf einen externen Funktionsgeber kann
dadurch verzichtet werden.
Um die erfindungsgemäße Analog-Digital-Wandlung mögliehst
unempfindlich gegen Störwechselspannungen zu machen, ist vorteilhafterweise die Zeitdauer, über die
der arithmetische Mittelwert gebildet wird, auf die Periodendauer einer dem Analogsignal überlagerten :
Störwechselspannung abgestimmt. Man erreichtdadurch eine quasi integrierende Analog-Digital-Wandlung, wie
sie für die bekannten Analog-Digital-Wandlungen bereits in dem Buch "Prozessrechner" von Anke, Kaltenecker,
Oetker, Oldenbourg Verlag München Wien, 1970, Seiten 114 und 115 beschrieben ist.
030023/0484
- ί - VPA 78 P 3798 BRD
Für einen Analog-Digital-Wandler mit einem Digitalwertbildner,
einem Komparator und einem Digital-Analog-Wandler zur Durchführung einer erfindungs gemäß en Analog-Digital-Wandlung
empfiehlt es sich, daß der Digitalwertbildner und der Digital-Analog-Wandler für η Bit
ausgelegt ist, wobei der Wandler eine Linearität von ·<. η + m Bit besitzt, und daß ein Addierglied für η + m
Bit vorgesehen ist, dem die Signale des Digitalwertbildners nach jeder von 2m stufenweisen Approximationen
zugeführt werden. Als Digitalwertbildner' können von einem Taktgenerator angesteuerte Vorwärtszähler oder auch
von einer Steuerlogik angesteuerte digitale Speicher verwendet werden. Eine besonders vorteilhafte Ausbildung
ergibt sich, wenn der Digitalwertbildner und der Addierer Teile eines Mikroprozessors sind.
In den bisherigen Ausführungen war stets nur von der Analog-Digital-Wandlung eines einzigen umzusetzenden
Analogsignals die Rede. Vorteilhaft läßt sich die erfindungsgemäße Analog-Digital-Wandlung oder ein danach
arbeitender Analog-Digital-Wandler auch für k-Analogsignale einsetzen. Dabei können beispielsweise
ein Mikroprozessor und ein Digital-Analog-Wandler und k-Eingangsports und k-Komparatoren vorgesehen sein.
Anstelle der k-Eingangsports kann ein Eingangsport und ein digitaler Multiplexer eingesetzt werden. Die
k-Komparatoren können durch einen einzigen Komparator und einen analogen Multiplexer ersetzt werden.
Prinzipiell kann für die erfindungsgemäße Analög-DigitalWandlung
jeder Digital-Analog-Wandler verwendet werden. Wählt man z. B. einen DigitaMnalog-Wandler
mit gewerteten Widerständen, wie er aus dem Buch von Lange "Digital-Analog bzw. Analog-Digital-Wandlung"
Oldenbourg-Verlag München Wien 1974, Seite 23, Bild 5
030023/0A8A
- I - VPA 78 P 3798 BRD bekannt ist, so kann die Rampenfunktion einfach auf
den nicht invertierenden Eingang des Suinmationsverstärkers
geschaltet und damit dem analogen Ausgangssignal
dieses Digital-Analog-Wandles hinzu addiert werden.
Im folgenden ist anhand der Figuren 1 bis 5 die Erfindung näher erläutert. Dabei zeigt die Fig. 1 den zeitlichen
Ablauf einer Analog-Digital-Wandliig gemäß der
Erfindung. In Fig. 2 sind entsprechend dazu die Ergebnisse von acht Wandlungen während der Zeitdauer
der Rampenfunktion dargestellt. Die Figuren 3 und 4
zeigen zwei unterschiedliche Ausführungsformen eines Analog-Digital-Wandlers für jeweils ein umzusetzendes
Analogsignal. Fig. 5 zeigt einen Analog-Digital-Wandler für mehrere Analogsignale.
In Fig. 1 ist der zeitliche Ablauf einer stufenweisen Approximation wiedergegeben. Der Übersichtlichkeit halber
ist hier nur eine 4-Bit Auflösung dargestellt, d. h. es wird von der Verwendung eines Digit al-Analog-Wandlers
mit ebenfalls nur 4 digitalen Stellen ausgegangen. Im oberen Teil der Fig. 1 ist über der Zeit t die
Ausgangsspannung U^ /. eines solchen Digital-Analog-Wandlers
aufgetragen. Gleichzeitig ist ein umzusetzendes Analogsignal IT als parallele Gerade zur Zeitachse
eingetragen. Im unteren Teil der Fig. 1 ist ebenfalls über der Zeit das Ausgangs signal eines !Comparators
aufgetragen, das sich aus dem Ausgangssignal des Digital-Analog-Wandlers
und dem umzusetzenden Analogsignal ergibt. Dabei ist angenommen, daß das Ausgangssignal
des Komparators den Wert 1 aufweist, solange das Ausgangssignal des Digital-Analog-Wandlers kleiner als
das umzusetzende Analogsignal ist.
030023/0484
- 7 - VPA 78 P 3798 BRD
Die stufenweise Approximation beginnt zum Zeitpunkt t^. Nacheinander werden die einzelnen Digitalstellen
des Digital-Analog-Wandlers abgefragt. Zum Zeitpunkt t2 ist die Approximation beendet. Pur dieses spezielle
Beispiel ergibt sich die Binärzahl 1010, die der Dezimalzahl 10 entspricht.
In Fig. 2 sind wiederum über der Zeit, jedoch in einem anderen Zeitmaßstab, die Ergebnisse von 8 Wandlungen dargestellt,
die in gleichmäßigen Intervallen T erfolgen. Dabei ist dem umzusetzenden Analogsignal eine monoton
ansteigende Rampenfunktion mit einer Periodendauer T und einem Maximalwert von einem LSB des Digital-Analog-Wandlers
überlagert. Die Intervalle T entsprechen dabei der Zeitdauer tp-t,. einer vollständigen stufenweisen
Approximation bzw. Wandlung, wie sie in Fig. 1 dargestellt
ist.
Wie der Fig. 2 ferner zu entnehmen ist, ergeben sich
bei den acht dargestellten Wandlungen im Binärsystem dreimal die Werte 1010 und fünfmal die Werte 1011. Im
Dezimalsystem ergeben sich entsprechend dreimal die Werte 10 und fünfmal die Werte 11. Der· arithmetische Mittelwert
dieser acht Wandlungen ist im Dezimalsystem "10,-625 und im Binärsystem 1010, 101. Dabei wurde
ebenfalls vorausgesetzt, daß die einzelnen Wandlungen mit einem Digital-Analog-Wandler mit vier digitalen
Stellen durchgeführt wurden. Wie dem Ergebnis zu entnehmen ist, ergibt sich dadurch im Vergleich zur Wandlung
"nach "Fig. 1 eine Steigerung der Auflösung um drei Binärstellen.
Fig. 3 zeigt einen erfindungsgemäßen Analog-Digital-Wandler
mit einem Digitalwertbildner 1, der aus einem Taktgenerator 2, einr Steuerlogik 3und einem digitalen
030023/0484
VPA 78 P 3798 BRD Speicher 4 besteht. Vor jeder stufenweise Approximation
setzt die Steuerlogik den digitalen Speicher 4 auf Null.· Anschließend wird zunächst die höchstwertige Stelle
des Speichers, also d auf Eins gesetzt. Die anderen Digitalstellen sind weiterhin Null. Dieses Digitalsignal
wird auf einen Digital-Analog-Wandler 5 gegeben, dem neben einer Referenzspannung Up - eine Spannung Uq
entsprechend der Rampenfunktion zugeführt wird. Das analogen Ausgangssignal des Digital-Analog-Wandlers 5
wird auf den einen Eingang eines !Comparators 6 gegeben, dessen anderer Eingang mit dem Analogsignal Ue beaufschlagt
ist. Ist das Analogsignal U größer als die analöge Ausgangsspannung des Digital-Analog-Wandlers 5»
bleibt die höchstwertige Digitalstelle d des digitalen Speichers Eins; im anderen EaIl wird dn Null. Anschließend
wird die nächste Digitalstelle gesetzt und wieder der Vergleich mit dem Analogsignal U durchgeführt. Das
wird fortgesetzt, bis die Digitalstelle d.. des digitalen
Speichers 4 erreicht ist. Die erste Wandlung ist damit abgeschlossen. Über die Steuerlogik wird der so ermittelte
Digitalwert auf ein Addierglied 7 gegeben. Anschließend beginnt eine neue Wandlung.
Der digitale Speicher und der Digital-Analog-Wandler 5 sind beide für η-Bit ausgelegt. Soll nun eine Mittel-
^ wertbildung über 2m Wandlungen vorgenommen werden, so
muß das Addierglied 7 für η + m Bit ausgelegt sein. Am Ende von 2m Wandlungen ergibt sich im Addierglied 7
ein Wert, der durch einfache Kommasetzung vor den letzten m Digitalstellen dem arithmetischen Mittelwert über
^ diese 2m Wandlungen entspricht. Dieser Wert wird über
eine Anzeige 8 ausgegeben.
In diesem Beispiel ist die Zeitdauer der Rampenfunktion gleich dem 2m-fachen der einzelnen Wandlungen. Der Maximalwert
der Rampenfunktion entspricht der Größe des niedrigstwertigen Bits des Digital-Analog-Wandlers 5.
Q30023/Q484
- 4 - VPA 78 P 3798 BRD
Im Ausführungsbeispiel gemäß der Fig. 4 sind der Digitalwettbildner,
das Addierglied und die Anzeige Teile eines Mikroprozessors 10. Darüber hinaus sind wie in
dem Ausführungsbeispiel gemäß der Fig. 3 ein Digitalis Analog-Wandler 5 und ein Komparator 6 vorhanden. Die dem
Digital-Analog-Wandler 5 zugeführte Rampenfunktion besteht
in diesem Ausführungsbeispiel aus einer Treppenkurve, deren einzelne Stufen vor jeder Wandlung mit
Hilfe des Mikroprozessors 10 und des Digital-Analog-Wandlers 5 selbst erzeugt werden. Dazu wird vor jeder
Wandlung gesteuert durch den Mikroprozessor der Schalter S1 geschlossen. Gleichzeitig wird dem Digital-Analog-Wandler
ein digitales Eingangssignal zugeführt, dessen entsprechendes Analogsignal ein Maß für die jewei-15·
lige Treppenstufe darstellt. Dieses Analogsignal wird für die nachfolgende Wandlung gespeichert. Im einfachsten
Fall genügt dazu ein Kondensator C1; es kann jedoch auch ein sample and hold-Glied verwendet \erden.
Die Kondensatorspannung ist in diesem Ausführungsbeispiel an einen Spannungsteiler mit den Widerständen R1
und R2 angeschlossen. Von diesem Spannungsteiler wird die eigentliche Rampenspannung U^31n abgegriffen.
Die Fig. 5 zeigt einen Analog-DigitaMiandler entsprechend
der Fig. 4, diesmal jedoch für k-Analogsignale U ^ bis
U j. Wenn man bei diesem Ausführungsbeispiel davon ausgeht,
daß "der Digital-Analog-Wandler 5 sin 8-Bit Wandler ist, mansber eine Auflösung von etwa 12 Bit erreichen
will, so ergibt sich der große Vorteil, daß man weiterhin mit einer 8 Bit-Busankopplung zwischen Mikroprozessor
10 und Digital-Analog-Wandler 5 auskommt. Diese 8 Bit-Busankopplung entspricht der üblichen Größe
des Ausgangsports von Mikroprozessoren. Auch das im Mikroprozessor 10 ablaufende Approximationsprogramm
braucht nur für 8 Bit ausgebt zu sein. Damit ergibt
0 30 023/0484
- y?f - VPA 78 P 3798 BRD
sich bei glefcher Endauflösung abgesehen von den teilweise
einfacheren und damit kostengünstigereiSchaltungselementen auch noch der Vorteil einer schnelleren
Analog-Digital-Wandlung. Bei einem für die höhere Auflösung ausgelegten Digital-Analog-Wandler müßten die einzelnen
Digitalstellen über die 8 Bit Busanfcopplung des Ausgangspurts in zwei nacheinander folgenden Schritten
angesteuert werden. Auch das Approximationsprogramm müßte für die höhere Anzahl von Digitalstellen ausgelegt
sein.
5 Figuren
6 Ansprüche
030023/0484
Claims (6)
- - VPA 78 P 3798 BRD PatentansprücheAnalog-Digital-Wandlung mit stufenweiser Approximation eines Digitalsignals an ein umzusetzendes Analogsignal, wobei dem einen Eingang eines Kompar-ators das Analogsignal und dem anderen Eingang des Komparators das Ausgangssignal eines Digital-Analog-Wandlers zugeführt wird, der eingangsseitig mit dem Digitalsignal beaufschlagt ist, dadurchgekennzeich net, daß zum Analogsignal oder zum Ausgangssignal des Digital-Analog-Wandlers (5) eine Rampenfunktion addiert wird, deren Maximalwert annähernd der Größe des niedrigstwertigen Bits des Digital-Analog-Wandlers (5) und deren Zeitdauer annähernd einem Vielfachen der Zeitdauer der stufenweisen Approximation entspricht, und daß während der Zeitdauer der Rampenfunktion der arithmetische Mittelwert mehrerer nach jeweils einer stufenweisen Approximation vorliegender Digitalsignale gebildet wird.
- 2. Analog-Digital-Wandlung nach Anspruch 1, d a d u r c" h g e k e η η ζ e-i c h η e t , daß die Rampenfunktion eine Treppenkurve mit gleichgroßen Stufen darstellt und daß die Zeitdauer jeder Stufe gleich der Zeitdauer der stufenweisen Approximation ist.
- 3. Analog-Digital-Wandlung nach Anspruch 2, d a durch gekennzeichnet, daß der Digital-Analog-Wandler.(5) vor Beginn jeder Approximation kurzzeitig so angesteuert wird, daß sein auf ein Speicherglied (C.) (sample and hold) gegebenes Ausgangssignal gegebenenfalls nach einer Spannungsteilung dem jeweils benötigten Stufenwert der Treppenkurve entspricht.030023/0484 ORIGINAL INSPECTED- 2 - VPA 78 P 3798 BRD
- 4. Analog-Digital-Wandlung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Zeitdauer, über die der arithmetische Mittelwert gebildet wird, auf die Periodendauer einer dem Analogsignal überlagerten Störwechselspannung abgestimmt ist.
- 5. Analog-Digital-Wandler mit einem Digitalwertbildner, einem Komparator und einem Digital-Analog-Wandler zur Durchführung der Analog-Digital-Wandlung nach einem der Ansprüche 1 bis 4, dadurch ge kennzeich net, daß der Digitalwertbildner (1) und der Digital-Analog-Wandler (5) für η-Bit ausgelegt sind, wobei der Wandler (5) eine Linearität vnn η + m-Bit besitzt, und daß ein Addierglied (7) für η + m-Bit vorgesehen ist, dem die Signale des Digitalwertbildners (1) nach Jeder von 2m stufenweisen Approximation zugeführt werden.
- 6. Analog-Digital-Wandler nach Anspruch 5» dadurch gekennzeichnet, daß der Digitalwertbildner (1) und das Addierglied (7) Teile eines Mikroprozessors (10) sind.030023/0484
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2852095A DE2852095C2 (de) | 1978-11-30 | 1978-11-30 | Analog-Digital-Wandlung mit stufenweiser Approximation eines Digitalsignals an ein umzusetzendes Analogsignal |
FR7926235A FR2443169A1 (fr) | 1978-11-30 | 1979-10-23 | Procede et dispositif de conversion analogique-numerique avec approximation echelonnee d'un signal analogique devant etre converti, par un signal numerique |
IT27672/79A IT1127655B (it) | 1978-11-30 | 1979-11-29 | Dispositivo di conversione analogico digitale con graduale approssimazione di un segnale digitale ad un segnale anallogico da convertire |
AT0757579A AT363996B (de) | 1978-11-30 | 1979-11-29 | Analog-digital-wandler mit stufenweiser approximation eines digitalsignals eines digitalwertbildners an ein umzusetzendes analogsignal |
GB7941197A GB2042838A (en) | 1978-11-30 | 1979-11-29 | Analogue to digital conversion |
NL7908654A NL7908654A (nl) | 1978-11-30 | 1979-11-29 | Analoog/digitaal-omvormer met trapsgewijze benadering van het om te vormen analoge signaal door een digitaalsignaal. |
JP15549979A JPS5578624A (en) | 1978-11-30 | 1979-11-30 | Analog to digital converting method and device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2852095A DE2852095C2 (de) | 1978-11-30 | 1978-11-30 | Analog-Digital-Wandlung mit stufenweiser Approximation eines Digitalsignals an ein umzusetzendes Analogsignal |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2852095A1 true DE2852095A1 (de) | 1980-06-04 |
DE2852095C2 DE2852095C2 (de) | 1982-09-09 |
Family
ID=6056102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2852095A Expired DE2852095C2 (de) | 1978-11-30 | 1978-11-30 | Analog-Digital-Wandlung mit stufenweiser Approximation eines Digitalsignals an ein umzusetzendes Analogsignal |
Country Status (7)
Country | Link |
---|---|
JP (1) | JPS5578624A (de) |
AT (1) | AT363996B (de) |
DE (1) | DE2852095C2 (de) |
FR (1) | FR2443169A1 (de) |
GB (1) | GB2042838A (de) |
IT (1) | IT1127655B (de) |
NL (1) | NL7908654A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3364304D1 (en) * | 1982-02-25 | 1986-08-07 | Scientific Columbus Inc | Multi-function electricity metering method |
GB2227895A (en) * | 1988-12-07 | 1990-08-08 | Motorola Inc | Analog-to-digital converter |
US11558065B2 (en) * | 2021-01-26 | 2023-01-17 | Nxp B.V. | Reconfigurable analog to digital converter (ADC) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1462664A1 (de) * | 1965-03-12 | 1969-05-08 | Japan Atomic Energy Res Inst | Verfahren zur Schaffung gleich grosser Kanalbreiten bei der Klassifizierung von mittels eines Analog-Digital-Umsetzers ermittelten Impulshoehen bei der Impulshoehenanalyse |
DE2106679A1 (de) * | 1970-02-16 | 1971-08-26 | Hughes Aircraft Co | Wandlersystem und Verfahren zur Er hohung seiner Auflosung |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3879724A (en) * | 1973-11-19 | 1975-04-22 | Vidar Corp | Integrating analog to digital converter |
GB1532538A (en) * | 1976-07-31 | 1978-11-15 | Marconi Co Ltd | Analogue to digital conversion systems |
-
1978
- 1978-11-30 DE DE2852095A patent/DE2852095C2/de not_active Expired
-
1979
- 1979-10-23 FR FR7926235A patent/FR2443169A1/fr active Pending
- 1979-11-29 AT AT0757579A patent/AT363996B/de not_active Expired
- 1979-11-29 IT IT27672/79A patent/IT1127655B/it active
- 1979-11-29 NL NL7908654A patent/NL7908654A/nl not_active Application Discontinuation
- 1979-11-29 GB GB7941197A patent/GB2042838A/en not_active Withdrawn
- 1979-11-30 JP JP15549979A patent/JPS5578624A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1462664A1 (de) * | 1965-03-12 | 1969-05-08 | Japan Atomic Energy Res Inst | Verfahren zur Schaffung gleich grosser Kanalbreiten bei der Klassifizierung von mittels eines Analog-Digital-Umsetzers ermittelten Impulshoehen bei der Impulshoehenanalyse |
DE2106679A1 (de) * | 1970-02-16 | 1971-08-26 | Hughes Aircraft Co | Wandlersystem und Verfahren zur Er hohung seiner Auflosung |
Non-Patent Citations (2)
Title |
---|
US-Z: IBM Technical Disclosure Bulletin, 17 (1975), Nr. 11, April, S. 3485 * |
US-Z: The Bell System Technical Journal, 56 (1977), Nr. 9, November, S. 1629 bis 1631, 1540, 1641 * |
Also Published As
Publication number | Publication date |
---|---|
AT363996B (de) | 1981-09-10 |
FR2443169A1 (fr) | 1980-06-27 |
GB2042838A (en) | 1980-09-24 |
ATA757579A (de) | 1981-02-15 |
IT7927672A0 (it) | 1979-11-29 |
IT1127655B (it) | 1986-05-21 |
JPS5578624A (en) | 1980-06-13 |
DE2852095C2 (de) | 1982-09-09 |
NL7908654A (nl) | 1980-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3100154C2 (de) | Verfahren und Vorrichtung zur Analog-Digital-Umwandlung mittels Verschiebesignalen | |
DE3586862T2 (de) | Hochgeschwindigkeits- und hochgenauigkeitsanalog-digitalwandler. | |
CH622916A5 (de) | ||
DE3201297C2 (de) | ||
DE3643161A1 (de) | Verfahren und vorrichtung zur offsetspannungs-korrektur in einem analog/digital-umsetzer | |
DE2434517A1 (de) | Analog-digital-umsetzer | |
DE2738352A1 (de) | Funktionsgenerator mit speichermatrix | |
DE3606893A1 (de) | Analog-digital-wandler | |
DE2216349C3 (de) | Analog-Digital-Umsetzer für bipolare Eingangssignale | |
DE1762157C3 (de) | Vorrichtung zum Umsetzen von analogen Signalen, die einer monoton zunehmenden Funktion entsprechen, in digitale Werte. Ausscheidung aus: 1412744 | |
DE2831407A1 (de) | Leistungsfrequenzwandler mit einem mikrocomputer | |
EP0421395B2 (de) | Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal | |
DE69026162T2 (de) | Messsystem für elektrische Leistung | |
DE2850059A1 (de) | Digital/analog-wandler | |
DE3516005A1 (de) | Digital-analog-wandler | |
DE2645013C3 (de) | Schaltungsanordnung zur Analog-Digital- und Digital-Analog-Umsetzung | |
DE2845635C2 (de) | Analog/Digital-Wandler | |
EP0151769B1 (de) | Integrierbarer Analog/Digitalwandler | |
DE2615162C2 (de) | Schaltungsanordnung zur Linearisierung der Ausgangssignale von Meßfühlern | |
DE1945205A1 (de) | Amplituden-Kompressions-Coder und Amplituden-Expansions-Decoder | |
DE2336015C2 (de) | Schaltungsanordnung zur Umsetzung einer Frequenz in eine Binärzahl | |
DE2852095A1 (de) | Analog-digital-wandlung mit stufenweiser approximation eines digitalsignals an ein umzusetzendes analogsignal | |
DE2419642C3 (de) | Analog-Digital-Umsetzer | |
DE2547725A1 (de) | Analog-digital-wandler | |
DE2231216B2 (de) | Digital-Analog-Umsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |