DE2851479A1 - GLASS-COVERED SEMI-CONDUCTOR ARRANGEMENT AND THEIR MANUFACTURING PROCESS - Google Patents
GLASS-COVERED SEMI-CONDUCTOR ARRANGEMENT AND THEIR MANUFACTURING PROCESSInfo
- Publication number
- DE2851479A1 DE2851479A1 DE19782851479 DE2851479A DE2851479A1 DE 2851479 A1 DE2851479 A1 DE 2851479A1 DE 19782851479 DE19782851479 DE 19782851479 DE 2851479 A DE2851479 A DE 2851479A DE 2851479 A1 DE2851479 A1 DE 2851479A1
- Authority
- DE
- Germany
- Prior art keywords
- glass
- semiconductor
- zno
- exposed
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000011521 glass Substances 0.000 claims description 119
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- 239000000203 mixture Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 239000002245 particle Substances 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 238000010304 firing Methods 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 21
- 239000010410 layer Substances 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000000576 coating method Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011148 porous material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- -1 B 2 O 3 Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005394 sealing glass Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Glass Compositions (AREA)
- Formation Of Insulating Films (AREA)
Description
785H79785H79
HITACHI, LTD., Tokyo, JapanHITACHI, LTD., Tokyo, Japan
Glasüberzogene Halbleiteranordnung und deren HerstellverfahrenGlass-coated semiconductor devices and their manufacturing processes
Die Erfindung bezieht sich auf eine Halbleiteranordnung, die mit einem neu entwickelten Glas überzogen ist, das eine Oberflächenladungsdichte und einen Wärmeausdehnungskoeffizient aufweist, die mit der Halbleiteranordnung kompatibel sind, und eine geringere Anzahl von Poren enthält.The invention relates to a semiconductor device which is coated with a newly developed glass, the one Has surface charge density and a coefficient of thermal expansion that are compatible with the semiconductor device and contains a smaller number of pores.
Bei der Herstellung einer Halbleiteranordnung gibt es das Problem, daß ein ineinem Halbleitersubstrat gebildeter PN-Übergang dem Einfluß einer Verunreinigung durch Feuchtigkeit und Alkaliionen in der umgebenden Atmosphäre ausgesetzt ist und daher die elektrische Kennlinie des PN-Überganges merklich beeinträchtigt wird. Um diese Probleme zu lösen, sieht eine weit verbreitete Praxis vor, die Oberfläche der Halbleiteranordnung, in der der PN-Übergang gebildet ist, mit einer isolierenden Schutzschicht zu überziehen.In the manufacture of a semiconductor device, there is a problem that a semiconductor device formed in a semiconductor substrate PN junction exposed to contamination by moisture and alkali ions in the surrounding atmosphere and therefore the electrical characteristic of the PN junction is noticeably impaired. To solve these problems, A common practice provides for the surface of the semiconductor device in which the PN junction is formed is to be covered with an insulating protective layer.
909822/0856909822/0856
285H79285H79
Die bekannten Verfahren zur Bildung der Schutzschicht umfassen ein thermisches Oxydationsverfahren, ein chemisches Dampfabscheideverfahren, ein Aufstäubungsverfahren und ein Dampfabscheideverfahren zur Bildung einer isolierenden Oxidschicht und ein Verfahren zum Einbrennen von Glaspulver.The known processes for forming the protective layer include a thermal oxidation process, a chemical one A vapor deposition method, a sputtering method and a vapor deposition method for forming a insulating oxide layer and a method for baking glass powder.
Beim thermischen Oxydationsverfahren liegt jedoch die obere Grenze der Dicke einer auf einem Siliziumsubstrat erzeugten SiO2-Schicht in der Größenordnung von 2 ,um, und wenn die SiOp-Schicht dicker als 2 ,um ist, neigt sie zur Rißbildung. Falls man eine weitere Steigerung der Schichtdicke wünscht, ist ein Langzeitverfahren bei hoher Temperatur erforderlich, was die Bildung der Schicht unpraktisch macht.In the thermal oxidation process, however, the upper limit of the thickness of an SiO 2 layer formed on a silicon substrate is on the order of 2 µm, and if the SiOp layer is thicker than 2 µm, it tends to be cracked. If it is desired to further increase the layer thickness, a long-term high temperature process is required, which makes the formation of the layer impractical.
Andererseits erfordern das chemische Dampfabscheideverfahren, das Aufstäubungsverfahren und das Dampfabscheideverfahren besondere Reaktions- oder Verfahrensanlagen, und deren Betrieb ist kompliziert.On the other hand, require the chemical vapor deposition method, the sputtering method and the vapor deposition method special reaction or process plants, and their operation is complicated.
Dagegen ist das Verfahren des Einbrennens von Glaspulver einfach durchführbar und kann die Schichtdicke bis zu einigen Zehnern von ,um steigern. Weiter enthält, da das Glaspulver beim Einbrennen aufgeschmolzen wird, die Schicht weniger Fehler wie Poren.In contrast, the process of baking glass powder is easy to carry out and the layer thickness can be up to to a few tens of to step up. Also contains, since the glass powder is melted during the baking process, the Layer less imperfections like pores.
Jedoch verursachen, wenn die Glasschicht auf der Oberfläche der Halbleiteranordnung erzeugt ist, an der Oberfläche des Halbleitersubstrats durch bewegliche Ionen oder Gefügefehler im Glas entwickelte (entweder positive oder negative) Ladungen die Änderung der elektrischen EigenschaftenHowever, when the glass layer is formed on the surface of the semiconductor device, cause on the surface of the semiconductor substrate due to mobile ions or structural defects in the glass (either positive or negative) charges the change in electrical properties
909822/0856909822/0856
-G--G-
der Halbleiteranordnung, insbesondere der elektrischen Oberflächenfeldstärke, wenn eine Rückwärtsspannung angelegt wird, was zu einer wesentlichen Änderung der Durchbruchsspannung führt.the semiconductor device, in particular the surface electric field strength when a reverse voltage is applied which leads to a substantial change in the breakdown voltage.
Die Oberflächenladungsdichte N13n an der Oberfläche des Halbleitersubstrats ist einer der Paktoren, um zu bestimmen, ob das Glas als Überzugsmaterial für die Halbleiteranordnung verwendet werden kann. Je näher an Null der Npg-Wert ist und je geringer die Änderung des Npß-Wertes ist, umso besser ist die elektrische Kennlinie der Halbleiteranordnung. The surface charge density N 13n at the surface of the semiconductor substrate is one of the factors for determining whether the glass can be used as a coating material for the semiconductor device. The closer the Npg value is to zero and the smaller the change in the N pβ value, the better the electrical characteristic of the semiconductor arrangement.
Das bisher als Überzugsmaterial für die Halbleiteranordnung verwendete Glas besteht aus vielen Bestandteilen, wie z. B. SiO2, B2O3, PbO, ?2°5> Ce02> Sn02' Sb2°3 und A12°3'The glass previously used as a coating material for the semiconductor device consists of many components, such as. B. SiO 2 , B 2 O 3 , PbO ,? 2 ° 5 > Ce0 2> Sn0 2 ' Sb 2 ° 3 and A1 2 ° 3'
Beispielsweise beschreibt die US-PS 3 4*11 422 ein Überzugsglas für Halbleiteranordnungen, das aus ZnO, B2O3, SiO2, CeO2, Bi2O,, PbO und Sb2O3 besteht. Jedoch geht die US-PS 3 441 422 auf den Einfluß der Oberflächenladungsdichte und deren Änderung auf die Halbleiteranordnung nicht ein.For example, US Pat. No. 3,411,422 describes a coating glass for semiconductor devices which consists of ZnO, B 2 O 3 , SiO 2 , CeO 2 , Bi 2 O, PbO and Sb 2 O 3 . However, US Pat. No. 3,441,422 does not deal with the influence of the surface charge density and its change on the semiconductor device.
Die US-PS 3 674 520 offenbart einen Glasüberzug für Halbleiteranordnungen, der aus ZnO, B3O3, SiO2 und SnO2 besteht, geht jedoch ebenfalls nicht auf den Einfluß der Oberflächenladungsdichte und deren Änderung auf den Halbleiterkörper ein.US Pat. No. 3,674,520 discloses a glass coating for semiconductor arrangements which consists of ZnO, B 3 O 3 , SiO 2 and SnO 2 , but likewise does not deal with the influence of the surface charge density and its change on the semiconductor body.
Die US-PS 3 113 878 beschreibt ein Einschmelzglas, das aus ZnO, B„0. und SiO2 besteht, geht jedoch nicht aufUS Pat. No. 3,113,878 describes a sealing glass made from ZnO, B “0. and SiO 2 exists, but does not rise
909822/08S6909822 / 08S6
285U79285U79
Glasüberzüge für Halbleiteranordnungen ein und befaßt sich auch nicht mit der Oberflächenladungsdichte und deren Variation.Glass coatings for semiconductor devices and deals not even with the surface charge density and its variation.
Die Variation der Oberflächenladungsdichte führt zu Änderungen der Durchbruchsspannung der Halbleiteranordnung und der Leckstromeigenschaft, was seinerseits die Produktionsausbeute der Halbleiteranordnungen sowie die Verläßlichkeit der erhaltenen Halbleiteranordnungen senkt.The variation in the surface charge density leads to changes in the breakdown voltage of the semiconductor device and the leakage current property, which in turn increases the production yield of the semiconductor devices and the reliability of the semiconductor devices obtained.
Der Wärmeausdehnungskoeffizient des Überzugsglases für die Halbleiteranordnungen ist ebenfalls ein wichtiger Faktor. Da eine Halbleiteranordnung einer verhältnismäßig geringen Leistung typisch eine Abmessung von einigenThe coefficient of thermal expansion of the clad glass for the semiconductor devices is also an important one Factor. Since a relatively low power semiconductor device typically has a size of a few
2
mm aufweist, wird sie oft in einer Gruppe in einem HaIbleiterplättchen
erzeugt, das typisch einen Durchmesser von einigen 10 mm hat. Jede Halbleiteranordnung wird
durch Rastermusternuten isoliert, die in der Oberfläche des Halbleiterplättchens ausgebildet werden. Der PN-Übergang
jeder Halbleiteranordnung liegt zur Nut hin frei, und man füllt Glas in die Nut und brennt es hier ein. Durch
Zerschneiden des Plättchens längs der Rastermusternuten werden die einzelnen Halbleiteranordnungen erhalten.2
mm, it is often produced in a group in a semiconductor plate, which typically has a diameter of a few 10 mm. Each semiconductor device is isolated by grid pattern grooves formed in the surface of the semiconductor die. The PN junction of every semiconductor device is exposed towards the groove, and glass is filled into the groove and burned in here. The individual semiconductor arrangements are obtained by cutting the plate along the grid pattern grooves.
Bei dem vorstehend beschriebenen Herstellverfahren ist es, nachdem das Glas in die Rastermusternuten gefüllt wurde, erforderlich, ein Elektrodenmuster der Halbleiteranordnung z. B. nach einem Photoätzverfahren einzubrennen. Daher ist es nötig, daß die Plättchenoberfläche nach dem Füllen der Nuten mit dem Glas eben ist. Wenn sich jedoch der Wärmeausdehnungskoeffizient des Überzugsglases für die HaIb-In the manufacturing process described above, after the glass has been filled into the grid pattern grooves, required, an electrode pattern of the semiconductor device z. B. to burn in after a photo etching process. Therefore it is necessary that the wafer surface is flat after the grooves have been filled with the glass. However, if the coefficient of thermal expansion of the coating glass for the
909822/0856909822/0856
leiteranordnung merklich von dem des Halbleiters, z. B. Silizium, unterscheidet, verzieht sich das Plättchen, wenn das in die Nuten gefüllte Glas eingebrannt wird, wegen des Unterschiedes zwischen dem Wärmeausdehnungskoeffizient des Glases und dem des Plättchens, und daher erhält man keine ebene Oberfläche. Als Folge davon ist es schwierig, das Elektrodenmuster anzufertigen. Weiter- kann das in die Nuten eingebrannte Glas Risse bilden und so den Schutzeffekt für die Oberfläche der Halbleiteranordnung verschlechtern .conductor arrangement noticeably different from that of the semiconductor, e.g. B. silicon differs, the plate warps when the glass filled in the grooves is baked because of the difference between the coefficient of thermal expansion of the glass and that of the plate, and therefore a flat surface is not obtained. As a result, it is difficult to make the electrode pattern. Furthermore, the glass burnt into the grooves can form cracks and thus the protective effect deteriorate for the surface of the semiconductor device.
Die Gefahr der Rißbildung des Glases existiert auch bei der hermetisch durch das Glas abgedichteten Halbleiteranordnung .The risk of cracking of the glass also exists in the case of the semiconductor device which is hermetically sealed by the glass .
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung mit einem PN-Übergang, der mit einem Glas überzogen ist, zu entwickeln,das einen geringen absoluten Wert der Oberflächenladungsdichte und einen dem des Halbleiters nahen Wärmeausdehnungskoeffizient aufweist und so die Herstellung einer Halbleiteranordnung mit geringerer Beeinträchtigung der Durchbruchsspannung und mit einem geringen Leckstrom ermöglicht, und ein geeignetes Verfahren zur Herstellung einer hochverläßlichen Halbleiteranordnung mit hoher Ausbeute anzugeben.The invention is based on the object of a semiconductor arrangement with a PN junction covered with a glass, which has a low absolute Value of the surface charge density and a coefficient of thermal expansion close to that of the semiconductor, and so on the manufacture of a semiconductor device with less degradation of the breakdown voltage and with a allows low leakage current, and a suitable method for manufacturing a highly reliable semiconductor device to be specified with high yield.
Gegenstand der Erfindung, womit diese Aufgabe gelöst wird, ist zunächst eine Halbleiteranordnung mit einem Halbleitersubstrat, das einen an dessen einer Oberfläche freiliegenden PN-Übergang und ein den freiliegenden Bereich des PN-Überganges auf der Oberfläche des Halbleitersubstrats bedeckendes Glas aufweist, mit dem Kennzeichen ,daß das GlasThe invention, with which this object is achieved, is initially a semiconductor arrangement with a A semiconductor substrate that has a PN junction exposed on one surface thereof and the exposed area of the PN junction on the surface of the semiconductor substrate covering glass, with the characteristic that the glass
909822/0856909822/0856
aus 63 bis 69 Gew. % ZnO und 20 bis 30 Gew. % B2O, bei einer Mindestsumme von ZnO + B?0, von 86 % und Rest SiOp best_eht und eine Oberflächenladungsdichte von - 3 bis + 3 · 101:L/cm2 aufweist.from 63 to 69 wt. % ZnO and 20 to 30 wt.% B 2 O, with a minimum sum of ZnO + B ? 0, consists of 86% and the remainder SiOp and has a surface charge density of -3 to + 3 · 10 1: L / cm 2 .
In Ausgestaltung der Erfindung ist vorgesehen, daß das 3 eine
aufweist.In an embodiment of the invention it is provided that the 3 one
having.
Glas einen Wärmeausdehnungskoeffizient von 25 bis 50 . 10 /0CGlass has a coefficient of thermal expansion of 25 to 50. 10/0 C.
Vorzugsweise beträgt die Dicke des auf dem freiliegenden Bereich des PN-überganges aufgebrachten Glases mindestens 10 ,um.The thickness of the glass applied to the exposed area of the PN junction is preferably at least 10 to.
Für eine Halbleiteranordnung mit einem Halbleiterblock aus einer Mehrzahl von Halbleitersubstraten, deren jedes ein Paar von Hauptoberflächen und einen an einer das Paar der Hauptoberflächen verbindenden Ebene freiliegenden PN-Übergang aufweist, und Lötverbindungen zwischen den Hauptoberflächenjder Halbleitersubstrate, mit einem Paar von Elektroden an den entgegengesetzten Enden des Halbleiterblocks und die freiliegenden Bereiche der PN-Übergänge des Halbleiterblocks bedeckendem Glas sieht die Erfindung vor, daß das Glas aus 65 bis 69 Gew. % ZnO, 20 bis 25 Gew. % B3O, und 8 bis 11 Gew. % SiO- bei einer Summe der drei Bestandteile von 100 % besteht.For a semiconductor device comprising a semiconductor block of a plurality of semiconductor substrates, each of which has a pair of main surfaces and a PN junction exposed on a plane connecting the pair of main surfaces, and soldered connections between the main surfaces of each semiconductor substrate, with a pair of electrodes at the opposite ends of the semiconductor block and the exposed areas of the PN junctions of the semiconductor block covering glass, the invention provides that the glass consists of 65 to 69 wt. % ZnO, 20 to 25 wt. % B 3 O, and 8 to 11 wt. % SiO- if the sum of the three components is 100 % .
Für eine solche Halbleiteranordnung ist es zweckmäßig, daß die Halbleitersubstrate Siliziumsubstrate sind, die Lötverbindungen Aluminiumlotlagen sind und der Wärmeausdehnungskoeffizient des Glases angenähert gleich dem oder geringer als der DurchschnittswärmeausdehnungskoeffizientFor such a semiconductor arrangement, it is expedient that the semiconductor substrates are silicon substrates which Solder joints are aluminum solder layers and the coefficient of thermal expansion of the glass approximately equal to or less than the average coefficient of thermal expansion
909822/0856909822/0856
285U79285U79
-lO--lO-
des Halbleiterblocks einschließlich der Aluminiumlotlagen ist.of the semiconductor block including the aluminum solder layers is.
Gegenstand der Erfindung ist außerdem ein Verfahren zur Herstellung einer erfindungsgemäßen Halbleiteranordnung, gemäß dem man einen bestimmten PN-Übergang in einem HaIbleiterplättchen mit einem Paar von Hauptoberflächen bildet, inieiner der Hauptoberflächen des Halbleiterplättchens eine Nut so bildet, daß der PN-Übergang an einer Innenwand der Nut freiliegt, in die Nut des Halbleiterplättchens Glasteilchen einfüllt und die Glasteilchen einbrennt, mit dem Kennzeichen, daß man Glasteilchen einer Zusammensetzung aus 63 bis 69 Gew. % ZnO und 20 bis 30 Gew. % B2O., bei einer Summe von ZnO + BpO^. von wenigstens 86 % und Rest SiOp verwendet und sie bei einer Temperatur im Bereich von 630 bis 780 0C zum Erhalten einer OberflächenladungsdichteThe invention also relates to a method for producing a semiconductor device according to the invention, according to which a certain PN junction is formed in a semiconductor chip with a pair of main surfaces, inie one of the main surfaces of the semiconductor chip forms a groove so that the PN junction is on an inner wall of the groove is exposed, fills glass particles into the groove of the semiconductor wafer and the glass particles branding, with the distinguishing feature that glass particles of a composition of 63 to 69 wt.% of ZnO and 20 to 30 wt.% B 2 O, at a sum of ZnO + BpO ^. of at least 86 % and the remainder SiOp and used them at a temperature in the range of 630 to 780 0 C to obtain a surface charge density
11 2
von - 3 bis + 3 . 10 /cm einbrennt.11 2
from - 3 to + 3. 10 / cm burns in.
Vorteilhaft erzeugt man dabei eine Dicke des Glases nach dem Brennen der Glasteilchen von wenigstens 10 ,um.It is advantageous to produce a thickness of at least 10 μm for the glass after the glass particles have been fired.
Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbexspxele näher erläutert; darin zeigen:The invention is explained in more detail with reference to the exemplary embodiments illustrated in the drawing; show in it:
Fig. 1 ein Dreistoffdiagramm zur Veranschaulichung eines Glasbildungsbereichs für eine Dreistoffzusammensetzung ZnO - BpO^ - SiO2;1 shows a ternary diagram to illustrate a glass formation region for a ternary composition ZnO - BpO ^ - SiO 2 ;
Pig. 2 das Verziehen eines bekannten Siliziumplättchens;Pig. 2 shows the warping of a known silicon wafer;
909822/0856909822/0856
285U79285U79
Fig. 3 ein Dreistoffdiagramm zur Veranschaulichung der Beziehung zwischen N™ und der Glaszusammensetzung, wenn die Dreistoffglaszusammensetzung ZnO - B?0, SiOp auf dem Siliziumplättchen bei 630 0C einbrannt ist;3 is a ternary diagram illustrating the relationship between N ™ and the glass composition when the ternary glass composition is ZnO - B ? , Siop is einbrannt on the silicon wafer at 630 0 C 0;
Fig. h ein Dreistoffdiagramm zur Veranschaulichung der Beziehung zwischen Npß und der Glaszusammensetzung, wenn die Dreistoffglaszusammensetzunp ZnO - ^O-, ~ SiOp auf dem Siliziumplättchen bei 780 0C eingebrannt ist;Fig. H is a ternary diagram illustrating the relationship between N PSS and of the glass composition when the Dreistoffglaszusammensetzunp ZnO - ^ O-, ~ siop is baked on the silicon wafer at 780 0 C;
Fig. 5 ein Dreistoffsystem zur Veranschaulichung der Beziehung zwischen dem Wärmeausdehnungskoeffizient von Glas und der Glaszusammensetzung, wenn die Dreistoffglaszusammensetzung ZnO - B-O-, - SiO2 auf dem Siliziumplättchen bei 630 0C eingebrannt ist;5 is a three-component system to illustrate the relationship between the coefficient of thermal expansion of glass and the glass composition when the ternary glass composition ZnO Fig - BO-, - SiO is baked on the silicon wafer at 630 0 C 2;.
Fig. 6 ein Dreistoffsystem zur Veranschaulichung der Beziehung zwischen dem Wärmeausdehnungskoeffizient des Glases und der Glaszusammensetzung, wenn die Dreistoffglaszusammensetzung ZnO - BpO, - SiOp auf dem Siliziumplättchen bei 78o 0C eingebrannt ist;6 shows a ternary system for illustrating the relationship between the coefficient of thermal expansion of the glass and the glass composition when the ternary glass composition ZnO - BpO, - SiOp is baked on the silicon wafer at 78o 0 C;
Fig. 7 und 8 schematische Schnittansichten zur Veranschaulichung einer Sperrschicht in der Halbleiteranordnung und der Beziehung zwischen der Sperrschicht und der Oberflächenladungsdichte des Glases; und 7 and 8 are schematic sectional views showing a barrier layer in the semiconductor device and the relationship between the barrier layer and the surface charge density of the glass; and
Fig. 9 eine Schnittansicht einer Diode nach einem Ausführungsbeispiel der Erfindung.9 is a sectional view of a diode according to an embodiment of the invention.
909822/0856909822/0856
- 12 -- 12 -
Das Vielstoffglas wird durch Mischen entsprechender Bestandteilspulver in bestimmtem Anteilsverhältnis und Schmelzen mit nachfolgender Abkühlung hergestellt. Daher ist es, um die Variation der Bestandteile möglichst gering· ziihalten, erwünscht, daß die Zahl der zu vermischenden Bestandteile gering ist. Hierzu wird erfindungsgemäß ein Dreistoffglas, das aus ZnO, BpO, und SiO2 besteht, vorgeschlagen. The multi-substance glass is produced by mixing the appropriate constituent powder in a certain proportion and melting it with subsequent cooling. Therefore, in order to keep the variation of the constituents as low as possible, it is desirable for the number of constituents to be mixed to be small. For this purpose, a ternary glass consisting of ZnO, BpO and SiO 2 is proposed according to the invention.
Zunächst wurden die Anteile der Dreistoffzusammensetzung ZnO - BpCU - SiOp variiert, um zu bestimmen, welche Zusammensetzung sich verglasen läßt. Das Ergebnis is.t im Dreistoffsystern in Fig. 1 dargestellt, worin das Symbol ο anzeigt, daß ein transparentes Glas gebildet wurde, während das Symbol χ anzeigt, daß das erhaltene Glas entglast war und kein transparentes Glas gebildet werden konnte. Ein solches entglastes Glas ist von instabilen Eigenschaften und hinsichtlich seiner Eigenschaften unmöglich zu steuern, und daher ist es als Überzugsmaterial für die Halbleiteranordnung nicht geeignet.First, the proportions of the ternary composition ZnO - BpCU - SiOp were varied in order to determine which Composition can be glazed. The result is shown in the three-substance system in Fig. 1, where the symbol ο indicates that a transparent glass was formed, while the symbol χ indicates that the obtained glass was devitrified and no transparent glass could be formed. Such devitrified glass has unstable properties and impossible to control in its properties, and therefore it is used as a coating material for the semiconductor device not suitable.
Jede der Glaszusammensetzungen innerhalb des verglasbaren Bereichs in Fig. 1 wurde in einem Platintiegel geschmolzen und dann in reinem Wasser abgeschreckt, um einen Glasklumpen zu bilden, der dann zu feinen Teilchen durch eine Kugelmühle unterteilt wurde, um feine Glasteilchen herzustellen.Each of the glass compositions within the vitrifiable area in Figure 1 was melted in a platinum crucible and then quenched in pure water to form a lump of glass, which is then made into fine particles by a ball mill was divided to make fine glass particles.
Um die Oberflächenladungsdichte zu messen, wenn solche Glasteilchen auf einem Halbleitersubstrat eingebrannt waren, wurden die folgenden Proben hergestellt. Man stellte ein Siliziumeinkristallsubstrat her und brachte auf dessen eine Hauptoberfläche die Glaspulver der einzelnen Glaszusammen-To measure the surface charge density when such glass particles are baked onto a semiconductor substrate the following samples were prepared. A silicon single crystal substrate was prepared and placed on top of it a main surface the glass powder of the individual glass together
909822/0856909822/0856
285H79285H79
Setzungen in Aufschlämmungsform auf, um Schichten zu bilden, die dann bei 63O 0C eingebrannt wurden. Man führte eine Aluminiumdampfabscheidung auf der anderen Hauptoberfläche des Siliziumeinkristallplättchens und auf den auf der ersten Hauptoberfläche des Substrats gebildeten Glasschichten durch, um Elektrodenpaare zur Herstellung von Metall-Isolator-Silizium-Dioden zu bilden. Man legte eine Spannung an die paarweisen Elektroden jeder Diode an, und die Oberflächenladungsdichten Npg der verwendeten Gläser wurden aufgrund von Spannungs-Kapazitäts-Kennlinienkurven gemessen. Ein Teil der Ergebnisse ist in der folgenden Tabelle gezeigt.Reductions in slurry in order to form layers, which were then baked at 63O 0 C. Aluminum vapor deposition was carried out on the other major surface of the silicon single crystal wafer and on the glass layers formed on the first major surface of the substrate to form pairs of electrodes for manufacturing metal-insulator-silicon diodes. A voltage was applied to the paired electrodes of each diode, and the surface charge densities Npg of the glasses used were measured from voltage-capacity characteristic curves. Part of the results are shown in the following table.
(Gew. %) ZnO
(Wt. %)
(Gew. %) B 2 O 3
(Wt. %)
(Gew. %) SiO 2
(Wt. %)
(cm~2) N FB
(cm ~ 2 )
21
2
66,368.4
66.3
22,520.0
22.5
10,111.6
10.1
+4,6 . 1011 +8.4. 10 11
+4.6. 10 11
4ι
4th
-9,3 . 1011 11
-9.3. 10 11
Man entnimmt der obigen Tabelle, daß sich N™ in Abhängigkeit von den Mischungsanteilsverhältnissen von ZnO, B2O3 und SiOp von angenähert -9 bis angenähert +9 beträchtlich ändert. Es wurden Gläser aus verschiedenen Mischungen innerhalb des in Fig. 1 gezeigten verglasbaren Bereichs her-It can be seen from the table above that N ™ changes considerably from approximately -9 to approximately +9 as a function of the mixing proportions of ZnO, B 2 O 3 and SiOp. Glasses were produced from various mixtures within the vitrifiable area shown in FIG.
909822/0858909822/0858
gestellt und auf Siliziumplättchen im Temperaturbereich von 630 bis 78O 0C eingebrannt, welcher Bereich zum Brennendes Glases geeignet ist und in welchem Bereich das Glas leicht erweicht und nicht kristallisiert wird, und anschließend wurde Npß gemessen. Die in Fig.3 gezeigten Kurven wurden durch Verbinden von Punkten gleichen N™-Wertes aufgetragen, nachdem das Glas bei 63O C eingebrannt war, und die in Fig. 4 gezeigten Kurven wurden durch Verbinden von Punkten gleichen N__-Wertes aufgetragen, nachdem das Glas bei 78O C gebrannt war. Man ersieht aus den Fig. 3 und H, daß sich Npß in Abhängigkeit von der Zusammensetzung der drei Bestandteile beträchtlich ändert und daß Npß zum negativen Bereich wandert, wenn die Brenntemperatur steigt.made and baked on a silicon wafer in a temperature range of 630 to 78o C 0, which range to the combustion end of the glass is suitable, and in which area slightly softens the glass, and is not crystallized, and then N was measured PSS. The curves shown in Fig. 3 were plotted by connecting points of equal N ™ value after the glass was baked at 63 ° C, and the curves shown in Fig. 4 were plotted by connecting points of equal N __ value after the glass was fired at 78O C. It can be seen from Figs. 3 and H that N pβ changes considerably depending on the composition of the three components and that N pβ migrates to the negative region as the firing temperature rises.
Es soll nun das Verziehen des Halbleiterplättchens aufgrund des Unterschiedes der Wärmeausdehnungskoeffizienten erläutert werden. Wenn das Glas nur auf eine Hauptoberfläche des Halbleiterplättchens eingebrannt wird, verzieht sich das Halbleiterplättchen derart, daß die Hauptoberfläche, auf der das Glas eingebrannt wurde, eine innere (konkave) Oberfläche wird, wie in Fig. 2 dargestellt ist, da das Glas gewöhnlich einen größeren Wärmeausdehnungskoeffizient als das Halbleiterplättchen aufweist. In Fig.2 erkennt man das Halbleiterplättchen 1 und das Glas 2. Der Grad des Verziehens hängt von der Dicke der Glasschicht, der Dicke des Halbleiterplättchens, dem Unterschied zwischen dem Wärmeausdehnungskoeffizient des Halbleiterplättchens und dem des Glases und dem Unterschied <&T zwischen der Temperatur, bei der das Glas auf dem Halbleiterplättchen abgeschieden wird, und Raumtemperatur ab.The warpage of the semiconductor wafer due to the difference in the coefficient of thermal expansion will now be explained will. If the glass is baked onto only one major surface of the semiconductor die, it warps Semiconductor wafers in such a way that the main surface on which the glass was burned in has an inner (concave) Surface becomes as shown in Fig. 2, because the glass usually has a larger coefficient of thermal expansion than the semiconductor die. The semiconductor wafer 1 and the glass 2 can be seen in FIG. 2. The degree of warping depends on the thickness of the glass layer, the thickness of the semiconductor die, the difference between the coefficient of thermal expansion of the semiconductor wafer and that of the glass and the difference <& T between the temperature, in which the glass is deposited on the semiconductor wafer, and room temperature.
909822/0856909822/0856
Für jedes der Gläser innerhalb des in Fig. 1 gezeigten verglasbaren Bereichs wurde die Temperatur, bei der das Glas auf dem Siliziumplättchen abgeschieden wurde, gemessen. Es zeigte sich, daß der Δ T-Wert jeder Glaszusammensetzung in einen engen Bereich von 525 - 575 C fiel und somit das Verziehen nicht wesentlich beeinflußte.For each of the glasses within that shown in FIG vitrifiable area was the temperature at which the glass was deposited on the silicon wafer, measured. It was found that the Δ T value of each glass composition fell within a narrow range of 525 - 575 C and thus did not significantly affect warping.
Die Dicke des Glases, die zur Passivierung des Siliziumsubstrats durch das Glas erforderlich ist, wurde untersucht.. Wenn die Dicke nicht mehr als IO ,um war, wurden in einigen Proben Poren beobachtet. Demgemäß wurde gefunden, daß 10 ,um oder mehr für die Dicke des Glases erforderlich sind.The thickness of the glass used to passivate the silicon substrate required by the glass was examined .. If the thickness was not more than IO, um, were in some Samples pores observed. Accordingly, it was found that 10 µm or more is required for the thickness of the glass.
Daher wurde die Dicke von 10 ,um als die Glasdicke angenommen, die porenfreies Glas sichert, und man brannte verschiedene Gläser innerhalb des in Fig. 1 gezeigten verglasbaren Bereichs auf Siliziumplättchen mit Dicken zwischen 200 und 500 ,um bei Temperaturen von 630 bis 780 C ein, um die Beziehung zwischen dem Unterschied zwischen dem Wärmeausdehnungskoeffizient des Glases und dem des Siliziumplättchens einerseits und dem Verziehen andererseits festzustellen. Als Ergebnis wurde gefunden, daß der Wärmeausdehnungskoeffizient des Glases erheblich von der Glaszusammensetzung und der Brenntemperatur abhing. Äquithermische Ausdehnungskurven der bei 630 0C gebrannten Gläser sind in Fig. 5 und äquithermische Ausdehnungskurven der bei 78Ο 0C gebrannten Gläser sind in Fig.6 gezeigt. Durch Vergleich der Fig. 5 und 6 erkennt man, daß bei steigender Brenntemperatur der Wärmeausdehnungskoeffizient der mehr ZnO enthaltenden Glaszusammensetzung sinkt und sichTherefore, the thickness of 10 µm was assumed to be the glass thickness which ensures pore-free glass, and various glasses within the vitrifiable range shown in FIG to determine the relationship between the difference between the coefficient of thermal expansion of the glass and that of the silicon wafer, on the one hand, and warpage, on the other hand. As a result, it was found that the coefficient of thermal expansion of the glass largely depended on the glass composition and the firing temperature. Äquithermische expansion curves of the fired at 630 0 C glasses are in Fig. 5 and äquithermische expansion curves of the fired 78Ο 0 C glasses are shown in Figure 6. By comparing FIGS. 5 and 6, it can be seen that as the firing temperature increases, the coefficient of thermal expansion of the glass composition containing more ZnO decreases and increases
909822/0 856909822/0 856
285H79285H79
die äquithermische Ausdehnungskurve zu einem Bereich mit hohem ZnO-Anteil bewegt. Die gebrannten Proben wurden ebenfalls untersucht, und man fand, daß solche Gläser, die den Wärmeausdehnungskoeffizient nach dem Einbrennen innerhalb des Bereichs 25 bis 50 . 10 /0C aufweisen, ein geringes Verziehen des Siliziumplättchens ergaben, bei dem die Aufbringung eines Photoresistmusters mit hoher Genauigkeit möglich ist, und das Glas zeigte keine Rißbildung. Wenn der Wärmeausdehnungskoeffizient unter 25 . 10~7 oder über 50 « 10~7/°C lag, zeigte das Glas in einigen Fällen Rißbildung und ergab ein zu erhebliches Verziehen des Siliziumplättchens,als daß die Aufbringung des Photoresistmusters möglich wäre. the equithermal expansion curve moves to an area with a high ZnO content. The fired samples were also examined and it was found that glasses having the coefficient of thermal expansion after baking within the range 25 to 50. Comprise 10/0 C, gave a low warping of the silicon wafer, wherein the application is possible to a photoresist pattern with high accuracy, and the glass showed no cracking. If the coefficient of thermal expansion is below 25. 10 ~ 7 or exceeded 50 "10 -7 / ° C, the glass exhibited cracking in some cases and to give a substantial warping of the silicon wafer than to the application of the photoresist pattern would be possible.
Für solche Siliziumplättchen (N-Substrate), die ein geringes Verziehen und keine Rißbildung der Gläser zeigten, wurde die Beziehung zwischen Npß und den Anordnungskenndaten untersucht. Man fand, daß eine befriedigende elektrische Kennlinie erhalten wurde, wenn ΝρΒ im Bereich von +3 · bis -3 . 1011VCm2 lag. Wenn Npß höher als +3 . 101:L/cm2 ist, komprimieren die durch die Ladungen im in Fig. 7 gezeigten Glas 2 induzierten negativen Ladungen die Sperrschicht 6 am Ende 5 des Überganges und induzieren eine höhere Spannung in der Sperrschicht 6, so daß leicht ein Lawinendurchbruch auftreten kann und die Durchbruehsepannung verringert ist. Wenn N17nVLn negativer Richtung höher For those silicon wafers (N substrates) which showed little warpage and no cracking of the glasses, the relationship between N pβ and the layout characteristics was investigated. It was found that a satisfactory electrical characteristic was obtained when Ν ρΒ in the range of +3 · to -3. 10 11 VCm 2 lay. When N pβ is greater than +3. 10 1: L / cm 2 , the negative charges induced by the charges in the glass 2 shown in Fig. 7 compress the barrier layer 6 at the end 5 of the junction and induce a higher voltage in the barrier layer 6, so that an avalanche breakdown can easily occur and the breakdown voltage is reduced. When N 17n VLn negative direction higher
11 2 '11 2 '
als -3 . 10 /cm ist, verringert sich die elektrischethan -3. 10 / cm, the electrical decreases Feldstärke am Ende 5 des Überganges, wie in Fig. 8 gezeigt ist, und der Leckstrom wächst.Field strength at the end 5 of the transition, as shown in FIG and the leakage current increases.
909822/0856909822/0856
Die Erfindung ist auch auf eine Halbleiteranordnung mit axialer Zuleitung anwendbar. Fig. 9 zeigt ein Ausführungsbeispiel einer in Glas eingebetteten Diode. In Fig. 9 The invention can also be applied to a semiconductor arrangement with an axial supply line. 9 shows an embodiment of a diode embedded in glass. In Fig. 9
Silizium,Silicon,
weist ein Gleichrichterteil <p lättchen 11, die durch Aluminiumlotlagen 12 verbunden sind, Siliziumabst andsstücke 13 und entgegengesetzte Wolfram- oder Molybdän-Elektroden 14 auf. Man erkennt außerdem je eine Zuleitung 15 an den Elektroden und Glas 16, das um den Gleichrichterteil zu dessen Einformung eingebrannt ist. Das für den in Fig. 9 dargestellten gestapelten Hochspannungsdiodenaufbau verwendete Glas muß die folgenden Eigenschaften aufweisen.has a rectifier part <p lamina 11, which is made by aluminum solder layers 12 are connected, silicon spacers 13 and opposing tungsten or molybdenum electrodes 14 on. You can also see a lead 15 on each of the electrodes and glass 16 around the rectifier part the shape of which is burned in. That used for the high voltage stacked diode structure shown in FIG Glass must have the following properties.
(1) Da Aluminium als Lötmaterial zwischen den Siliziumplättchen verwendet wird, kann das Glas bei einer möglichst niedrigen Temperatur eingebrannt werden, und der Wärmeausdehnungskoeffizient des Glases muß gleich dem oder niedriger als der Durchschnittswärmeausdehnungskoeffizient des Gleichrichterteils einschließlich der Siliziumplättchen und der Aluminiumlotlagen sein.(1) Because aluminum is used as a soldering material between the silicon wafers is used, the glass can be baked at the lowest possible temperature, and the coefficient of thermal expansion of the glass must be equal to or less than the average coefficient of thermal expansion the rectifier part including the silicon wafer and the aluminum solder layers.
(2) Das Glas enthält möglichst wenig Blasen und vermag die Siliziumplättchen zu benetzen.(2) The glass contains as few bubbles as possible and is able to wet the silicon platelets.
(3) Die Fließfähigkeit des Glases ist nicht hoch, um zu verhindern, daß das Glas örtlich abgeschieden wird oder wegfließt, wenn das Glas eingebrannt wird.(3) The flowability of the glass is not high in order to prevent the glass from being locally deposited or flows away when the glass is baked.
Um die vorstehenden Anforderungen zu erfüllen, wird bevorzugt, daß das oben beschriebene Dreistoffglas aus nicht weniger als 65 und nicht mehr als 69 Gew. % ZnO, 20 bis 25 Gew. % B2O5 und 8 bis 11 Gew. % SiO2 besteht. WennIn order to meet the above requirements, it is preferred that the ternary glass described above consists of not less than 65 and not more than 69 wt.% ZnO, 20 to 25 wt.% B 2 O 5 and 8 to 11 wt.% SiO 2 . if
909822/0856909822/0856
285U79285U79
der Anteil an ZnO unter 65 % oder der Anteil an BpCUthe proportion of ZnO below 65 % or the proportion of BpCU
über 25 % beträgt, sinkt die Kristallisationstemperatur, und man benötigt eine höhere Temperatur zurVerringerung der Ausdehnung. Daher sind solche Mengen unter Berücksichtigung des oben aufgeführten Erfordernisses (1) unerwünscht. Beispielsweise zeigt, wenn das Glas bei einer hohen Temperatur eingebrannt wird, die erhaltene Diode einen großen Leckstrom und eine schlechte Durchbruchsspannungskennlinie. Wenn der Anteil an SiOp geringer als 8 % ist, steigt der Wärmeausdehnungskoeffizient des Glases. Daher ist eine solche Menge unerwünscht.is over 25 % , the crystallization temperature decreases and a higher temperature is required to decrease the expansion. Therefore, such amounts are undesirable in consideration of the above requirement (1). For example, when the glass is baked at a high temperature, the resulting diode shows a large leakage current and a poor breakdown voltage characteristic. If the SiOp content is less than 8 % , the coefficient of thermal expansion of the glass increases. Therefore, such an amount is undesirable.
Es wird unter dem Gesichtspunkt der Änderung der Durchbruchsspannung bevorzugt, daß die Dicke des Glases erfindungsgemäß nicht unter 15 /um beträgt, wenn man sie von dem freiliegenden Bereich des PN-Überganges an der Oberfläche des Halbleiterplättchens mißt. Wenn die Dicke des Glases nicht unter 15 /Um ist, ist die Variation der Durchbruchsspannung der Halbleiteranordnung gering, auch wenn sich die Dicke des Glases etwas ändert; wenn jedoch die Dicke des Glases geringer ist, variiert die Durchbruchsspannung der Halbleiteranordnung wesentlich, wenn sich die Dicke des Glases ändert.It is from the point of view of changing the breakdown voltage it is preferred that the thickness of the glass according to the invention is not less than 15 μm when it is used from the exposed area of the PN junction on the surface of the semiconductor die. When the thick of the glass is not below 15 / um, the variation is the Breakdown voltage of the semiconductor device is low, even if the thickness of the glass changes somewhat; but when the thickness of the glass is smaller, the breakdown voltage varies of the semiconductor device when the thickness of the glass changes.
909 8 22/0 858909 8 22/0 858
LeerseiteBlank page
Claims (7)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14160577A JPS5474817A (en) | 1977-11-28 | 1977-11-28 | Glass for coating semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2851479A1 true DE2851479A1 (en) | 1979-05-31 |
Family
ID=15295893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782851479 Ceased DE2851479A1 (en) | 1977-11-28 | 1978-11-28 | GLASS-COVERED SEMI-CONDUCTOR ARRANGEMENT AND THEIR MANUFACTURING PROCESS |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5474817A (en) |
| DE (1) | DE2851479A1 (en) |
| GB (1) | GB2009505B (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4484214A (en) * | 1980-10-27 | 1984-11-20 | Hitachi, Ltd. | pn Junction device with glass moats and a channel stopper region of greater depth than the base pn junction depth |
| DE4109533A1 (en) * | 1990-09-13 | 1992-03-26 | Eupec Gmbh & Co Kg | Silicon chip with low-carrier-density oxide passivation - prevents significant narrowing of space-charge region on both sides of PN junctions adjoining diffusion regions |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3174437D1 (en) * | 1981-12-22 | 1986-05-22 | Hitachi Ltd | Semiconductor device passivated with glass material |
-
1977
- 1977-11-28 JP JP14160577A patent/JPS5474817A/en active Pending
-
1978
- 1978-11-27 GB GB7846240A patent/GB2009505B/en not_active Expired
- 1978-11-28 DE DE19782851479 patent/DE2851479A1/en not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4484214A (en) * | 1980-10-27 | 1984-11-20 | Hitachi, Ltd. | pn Junction device with glass moats and a channel stopper region of greater depth than the base pn junction depth |
| DE4109533A1 (en) * | 1990-09-13 | 1992-03-26 | Eupec Gmbh & Co Kg | Silicon chip with low-carrier-density oxide passivation - prevents significant narrowing of space-charge region on both sides of PN junctions adjoining diffusion regions |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5474817A (en) | 1979-06-15 |
| GB2009505B (en) | 1982-05-12 |
| GB2009505A (en) | 1979-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60128167T2 (en) | Low-melting glass for clothing a substrate | |
| DE2823904C2 (en) | System sealing glass B 2 0 3 -Pb0-Bi 2 0 3 and Si0? 2? and / or Al? 2? 0? 3? | |
| DE3026200C2 (en) | Non-linear resistance | |
| DE3621667C2 (en) | ||
| DE10025324B4 (en) | Production method for a spark plug | |
| DE2946753C2 (en) | ||
| DE2730566C3 (en) | Semiconductor device with a pn junction and method for the production thereof | |
| DE1179277B (en) | Coating of electrical switching elements with glass | |
| DE1596851A1 (en) | Resistance material and resistor made from this resistance material | |
| DE3428559A1 (en) | Flexible, glass-coated substrates and method for their fabrication | |
| DE2446742A1 (en) | GLASS SOLDER COMPOSITION | |
| DE4132723C2 (en) | Layered adjuster | |
| DE2851479A1 (en) | GLASS-COVERED SEMI-CONDUCTOR ARRANGEMENT AND THEIR MANUFACTURING PROCESS | |
| DE2917791A1 (en) | ELECTRICAL RESISTOR CONTAINING A METALLIC HEXABORIDE AND METHOD OF MANUFACTURING THE SAME | |
| DE2835562C2 (en) | ||
| DE1496699A1 (en) | Dielectric glass and a glass capacitor made with it | |
| DE2946679A1 (en) | RESISTANCE MATERIAL, ELECTRICAL RESISTANCE AND METHOD FOR PRODUCING THE SAME | |
| DE4335685C2 (en) | The icing composition | |
| DE3132645C2 (en) | ||
| DE3134584C2 (en) | ||
| DE2720251A1 (en) | FILM RESISTOR WITH A REDUCED RESISTANCE TEMPERATURE COEFFICIENT AND METHOD OF ITS MANUFACTURING | |
| DE2738614A1 (en) | Integrated circuit module - produced by glass film bonding one substrate for silicon island domains to another as carrier | |
| DE1764937B2 (en) | PROCESS FOR THE PRODUCTION OF INSULATION LAYERS BETWEEN MULTI-LAYERED METALLIC CABLE CONNECTIONS FOR SEMI-CONDUCTOR ARRANGEMENTS | |
| DE3329102C2 (en) | Low temperature sealing composition | |
| DE2128039A1 (en) | Semiconductor component and method for its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| 8131 | Rejection |