DE2846105C2

DE2846105C2 - Circuit arrangement for echo suppression in duplex transmission

Info

Publication number: DE2846105C2
Application number: DE2846105A
Authority: DE
Inventors: Haakon Einar Hvalstad Bjor; Bjoern Henning Oslo Raad
Original assignee: ELEKTRISK BUREAU NESBRU NO AS
Current assignee: ELEKTRISK BUREAU NESBRU NO AS
Priority date: 1977-10-24
Filing date: 1978-10-23
Publication date: 1985-03-21
Also published as: DK147564B; SE441720B; NL7810554A; AR217116A1; FI73552B; IN149319B; DK147564C; NL185968B; GB2007946A; GR65007B; ES474858A1; GB2007946B; NO140648B; SE7810979L; FI73552C; DK471078A; US4237463A; SE441720C; DE2846105A1; NO140648C

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß Oberbegriff des Patentanspruchs 1.The invention relates to a circuit arrangement according to Preamble of claim 1.

Bekannte Methoden zur Echounterdrückung bei Duplex-Übcrtragungssystemcn werden anhand der Fig. 1 bis 4 erläutert.Known methods for echo suppression in duplex transmission systems are explained with reference to FIGS.

liin allgemeines Blockschaltbild der in Fig. 1 darge-li in a general block diagram of the shown in Fig. 1

stellten Art verdeutlicht die Duplexübertragung auf einem einzelnen Übertragungskanal, wobei 5 die Sender, M die Empfänger und DK die Richtkoppler, üblicherweise Gabelübertrager, bezeichnen. Die Verbindung zwischen den beiden Richtkopplern wird von einem einfachen Übertragungskanal, beispielsweise einer Zweidrahtleitung gebildetThis type illustrates the duplex transmission on a single transmission channel, where 5 denotes the transmitter, M the receiver and DK the directional coupler, usually fork transmitters. The connection between the two directional couplers is formed by a simple transmission channel, for example a two-wire line

Mit einem idealen Koppler erhielte man ein Ersatzschaltbild der in F i g. 2 dargestellten Art, wobei H\ und H₂ die Übertragungsfunktionen in den beiden Richtungen darstellen.With an ideal coupler, one would get an equivalent circuit diagram for the one shown in FIG. 2, where H \ and H _{2 represent} the transfer functions in the two directions.

In der Praxis wird jedoch außerdem ein Teil des Signals vom Sender Si teilweise durch den Richtkoppler übertragen und teilweise mit einer Übertragungsfunktion Hi über die Leitung zum Empfänger M\ reflektiert, wie es in F i g. 3 angedeutet ist Das Gleiche gilt für ein Signal vom Sender 5z über eine Übertragungsfunktion Hi, zum Empfänger M₂. In practice, however, part of the signal from the transmitter Si is also partially transmitted through the directional coupler and partially reflected with a transfer function Hi over the line to the receiver M \ , as shown in FIG. 3 is indicated. The same applies to a signal from the transmitter 5z via a transfer function Hi to the receiver M ₂ .

Die unerwünschten Übertragungsfunktionen H₃ und Ha sind im allgemeinen komplex und bei vielen Anwendungszwecken mit der Zeit veränderlich.The undesired transfer functions H ₃ and Ha are generally complex and, for many applications, vary over time.

Bekannte Verfahren zur Beseitigung der Wirkung der Übertragungsfunktionen Hi und W« (Echokovnpensation) bestehen darin, ein Korrektursignal in Form einer Kopie des von der Übertragungsfunktion Hi bzw. Ha gelieferten Signals zu synthetisieren, wobei das Korrektursignal von dem ankommenden Signal subtrahiert wird, wie es beispielsweise in F i g. 4 angedeutet ist.Known methods for eliminating the effect of the transfer functions Hi and W "(Echokovnpensation) consist in synthesizing a correction signal in the form of a copy of the signal supplied by the transfer function Hi or Ha , the correction signal being subtracted from the incoming signal, as is, for example in Fig. 4 is indicated.

Die Schaltung kann durch Rückkopplung adaptiv gemacht werden, sofern davon ausgegangen werden kann, daß das ausgesendete und das empfangene Signal unkorreliert, also statistisch unabhängig sind.The circuit can be made adaptive by feedback, provided it can be assumed that the transmitted and received signals are uncorrelated, i.e. statistically independent.

Bekannte Verfahren zur Synthetisierung der Übertragungsfunktion #j verwenden:Use known methods to synthesize the transfer function #j:

a) den Faltungssatza) the convolution theorem

yd) - J yd) - J

wobei h(r) das Impulsansprechverhalten der Leitung bedeutet,
Transversalfilter:where h (r) is the impulse response of the line,
Transversal filter:

wobei (X_n die Koeffizienten des Filters und x(t/ und y(t) das Eingangs- »ind das Ausgangssignal der Übertragungsfunktion #3 sind.where (X _{n are} the coefficients of the filter and x (t / and y (t)) are the input »ind the output of transfer function # 3.

Beide Methoden lassen sich durch wiederholte Messung des Impulsansprechverhaltens der Leitung und der sich daraus ergeberden Änderungen von h(r) bzw. tx„ adaptiv machen.Both methods can be made adaptive by repeatedly measuring the impulse response behavior of the line and the resulting changes in h (r) and tx ".

Ein großer Nachteil beider Methoden besteht darin, daß eine komplizierte Vorrichtung mit hohen Anforderungen hinsichtlich der Rechenleistung erforderlich ist.A major disadvantage of both methods is that a complicated device with high requirements in terms of computing power is required.

Eine Echounterdrückungsanordnung für eine Digital-Übertragungsanlage mit den Merkmalen der eingangs angegebenen Schaltungsanordnung ist aus der DE-OS 26 53 965 bekannt. Deren Einrichtung zur Erzeugung eines Korrektursignals ist mit linearen Transversalfiltern aufgebaut, die eine lineare Verarbeitung eines von einer Datenquelle dewi Sender zugeführten Signals ausführen. Ein solches linc?res Transversalfilter kann an seinem Ausgang nur Signalfolgen erzeugen, die lineare Kombinationen der dem Transversalfilter zugeführten Eingangssignale sind. Damit können nur solche Echosignale unterdrückt werden, die eine lineare Kombination der ausgesendeten Signale darstellen.
Der Erfindung liegt die Aufgabe zugrunde, die eingangs angegebene Schaltungsanordnung derart zu verbessern, daß sie solchen Einschränkungen nicht unterliegt, sondern zur Unterdrückung beliebiger Echosignale in der Lage ist.An echo suppression arrangement for a digital transmission system with the features of the circuit arrangement specified at the outset is known from DE-OS 26 53 965. Their device for generating a correction signal is constructed with linear transversal filters which carry out linear processing of a signal supplied from a data source to the transmitter. Such a linear transversal filter can only generate signal sequences at its output which are linear combinations of the input signals fed to the transversal filter. This means that only those echo signals can be suppressed that represent a linear combination of the transmitted signals.
The invention is based on the object of improving the circuit arrangement specified at the beginning in such a way that it is not subject to such restrictions, but is capable of suppressing any echo signals.

ίο Die Lösung dieser Aufgabe erfolgt gemäß den im Patentanspruch 1 gekennzeichneten Merkmalen. Sie kann den weiteren Ansprüchen gemäß vorteilhaft weitergebildet werden.ίο This task is solved according to the im Patent claim 1 characterized features. It can advantageously be further developed according to the further claims will.

Die Erfindung wird nun anhand von Ausführungsformen näher erläutert. In der Zeichnung zeigenThe invention will now be explained in more detail on the basis of embodiments. Show in the drawing

F i g. 1 bis 4 schematische Darstellungen zur Erläuterung bekannter Anordnungen;F i g. 1 to 4 are schematic representations to explain known arrangements;

F i g. 5 die Übergangsfunktion für die Übertragungsfunktion Hy,
F i g. 6 ein Beispiel für ein Zweiphasensignal;F i g. 5 the transfer function for the transfer function Hy,
F i g. 6 shows an example of a two-phase signal;

Fig. 7 eine schematische Darstellung zur Erläuterung des Eriindungsprinzips;7 shows a schematic illustration for explanation of the principle of invention;

Fig.8 eine einfache Ausführungsform der erfindungsgemäßen Schaltungsanordnung;
F i g. 9 eine abgeänderte Ausführungsform des Erfindungsprinzips nach Fig. 7;8 shows a simple embodiment of the circuit arrangement according to the invention;
F i g. 9 shows a modified embodiment of the principle of the invention according to FIG. 7;

Fig. 10 eine selbstanpassende Ausführungsform der erfindungsgemäßen Schaltungsanordnung;Fig. 10 shows a self-adapting embodiment of the circuit arrangement according to the invention;

F i g. 11 einen digitalen Integrator für die Schaltungsanordnung nach F i g. 10;F i g. 11 a digital integrator for the circuit arrangement according to FIG. 10;

Fig. 12 eine vereinfachte selbstanpassende Ausführungsform der Schaltungsanordnung nach Fig. 10;Figure 12 shows a simplified self-adapting embodiment the circuit arrangement according to FIG. 10;

Fig. 13 ein weiteres Beispiel für ein Zweiphasensignal; 13 shows another example of a two-phase signal;

Fig. 14 eine abgeänderte Ausführungsform der Schaltungsanordnung nach F i g. 8;14 shows a modified embodiment of the circuit arrangement according to FIG. 8th;

Fig. 15 eine abgeänderte Ausführungsform der Schaltungsanordnung nach F i g. 12, und in15 shows a modified embodiment of the circuit arrangement according to FIG. 12, and in

Fig. 16 eine Analog-Ausführungsform Jer S;haltungsanordnung. 16 shows an analog embodiment of the housing arrangement.

Was die Übertragungsfunktion Hz komplex macht, ist der Lmstand, daß das Ausgangssignal über eine gewisse Zeit vom zeitlichen Verlauf des Eingangssignals abhängig ist (vgl. F i g. 5). In der Praxis ist eine endliche Speicherzeit r von Bedeutung.What makes the transfer function Hz complex is the fact that the output signal is dependent on the time course of the input signal over a certain period of time (see FIG. 5). In practice, a finite storage time r is important.

Falls die Funktion x(t) innerhalb eines Zeitintervalle τ eine endliche Anzahl möglicher Varianten von zeitlich abhängigen Funktionen besitzt, kann man die entsprechenden Varianten des Wertes y tabellarisieren und die Beschreibung des zeitlichen Verlaufs der Funktion x(t) zur Wahl des/-Wertes benutzen.If the function x (t) has a finite number of possible variants of time-dependent functions within a time interval τ , the corresponding variants of the value y can be tabulated and the description of the time course of the function x (t) can be used to select the / value .

Die Realisierung wird besonders einfach, wenn x(t) The realization becomes particularly easy if x (t)

beispielsweise ein digitales Zweiphasensignal ist, weil ein? A.iO'dnung oder ein Feld von drei Perioden eines Zweiphasensignals nur in 2³ = 8 unterschiedlichen Arten auftreten kann, wie ti in F i g. 6 dargestellt ist.for example is a digital two-phase signal because a? A.iO'dnung or a field of three periods of a two-phase signal can only occur in 2 ³ = 8 different ways, such as ti in FIG. 6 is shown.

Für in der Praxis auftretende Leitungslängen kann r zum Beispiel ungefähr die Länge von 2 bis 4 Zweiphasenperioden besitzen. Das bedeutet, daß die Anzahl unterschiedlicher Vorgeschichten (vorher übertragener Signale) 2²-2⁴ = 4-16 für einen bestimmten Zeitpunkt während der Zweiphasenperiode ist. Die Anzahl der Zeitpunkte in der Periode, die beobachtet und/oder synthetisiert werden müssen, können zwischen 1 und 8 Hegen oder größer sein, ^-ind zwar in Abhängigkeit von den Synchronisationsverhältnissen und den übrigen Eigenschaften des Systems. Die Zahl der unterschiedlichen Werte, die y in den Stichprobenzeitpunkten annehmenFor line lengths occurring in practice, r can be approximately the length of 2 to 4 two-phase periods, for example. This means that the number of different histories (previously transmitted signals) is 2 ² -2 ⁴ = 4-16 for a certain point in time during the two-phase period. The number of time points in the period which must be observed and / or synthesized, may 1-8 Hegen or greater, ^- ind in dependence on the synchronizing conditions and other properties of the system. The number of different values that y take on at the sample times

kann, wird dann 4—128. In der Praxis auftretende Zahlen sind folgende: Eine Vorgeschichte von 3 Perioden und 8 Stichproben pro Periode, d. h. insgesamt V χ 8 = 64 unterschiedliche Werte für y. can, then becomes 4—128. The numbers that appear in practice are as follows: A history of 3 periods and 8 samples per period, ie a total of V χ 8 = 64 different values for y.

F i g. 7 zeigt, wie man nach dem erfindungsgemäßen Prinzip eine Schaltung zur Synthetisierung eines Signals ausbilden kann, das die Wirkung der Übertragungsfunktionen Hi kompensieren soll, welche, wie oben erläutert, auf Reflexionen des vom Sender Sausgesandten Signals und dem Übersprechen aufgrund eines nicht idealen Abgleichs der Leitung beruhen. In F i g. 7 ist HUK eine Speichereinheit und ADR ein Detektor, der die jeweils vorhandene Variante des Sendesignals vom Sender Si abtastet und die Speicheradresse liefert, unter der derjenige Wert abgespeichert ist, welcher dieser jeweils vorhandenen Variante des vom Sender Si ausgesandten Signals zugeordnet ist.F i g. 7 shows how, according to the principle according to the invention, a circuit for synthesizing a signal can be formed which is intended to compensate for the effect of the transfer functions Hi , which, as explained above, affect reflections of the signal sent by the transmitter S and crosstalk due to a non-ideal alignment of the line are based. In Fig. 7, HUK is a memory unit and ADR is a detector that scans the respective existing variant of the transmission signal from the transmitter Si and supplies the memory address under which the value is stored which is assigned to this respective existing variant of the signal transmitted by the transmitter Si.

Die Folge der zugeordneten Werte, die im Laufe ei-The sequence of assigned values, which over the course of a

lici Zciiperiuuc vuti der SpciCiici cimmcü κϋΠΊΓπέΓι, bilden das Korrektursignal, das in der Kompensationsschaltung KK vom empfangenen Signal subtrahiert wird.lici Zciiperiuuc vuti the SpciCiici cimmcü κϋΠΊΓπέΓι, form the correction signal that is subtracted from the received signal in the compensation circuit KK.

Die Speichereinheit muß Informationen über den tatsächlichen Übertragungskanal enthalten, damit das von der Schaltung H₃ gelieferte Signal Tdcm ankommenden Signal R entspricht, wenn der Sender S2 nicht sendet. Das Differenzsignal S wird dann 0. Wenn der Sender Si später zu senden beginnt, subtrahiert die Schaltung von dem ankommenden Signal R denjenigen Teil, der von dem Sendesignal ^s eigenen Senders hervorgerufen wird, und das Differenzsignal S ist dann derjenige Teil, der von dem vom Gegensender S? über das System mit der Übertragungsfunktion Hi gesendeten Signal hervorgerufen wird.The memory unit must contain information about the actual transmission channel so that the signal Tdcm supplied by the circuit H ₃ corresponds to the incoming signal R when the transmitter S2 is not transmitting. The difference signal S then becomes 0. If the transmitter Si begins to transmit later, the circuit subtracts from the incoming signal R that part which is caused by the transmission signal ^ s own transmitter, and the difference signal S is then that part which is caused by the from counter sender S? signal sent via the system with the transfer function Hi.

F i g. 8 zeigt eine Ausführungsform, bei der die Speichereinheit HUK ein digitaler Lesespeicher oder Festluerjcnei^knije* «j«£j bei der C.3E Korrektur»!**!^! in einem Digital-Analog-Wandler D/A in analoge Form umgesetzt wird. Die Kompensationsschaltung ist eine analoge Summierschaltung 2·F i g. 8 shows an embodiment in which the storage unit HUK is a digital read-only memory or Festluerjcnei ^ knije * «j« £ j in the C.3E correction »! **! ^! is converted into analog form in a digital-to-analog converter D / A. The compensation circuit is an analog summing circuit 2

Eine Voraussetzung für eine adaptive bzw. selbstanpassende Ausführungsform der Schaltungsanordnung besteht darin, daß das ausgesandte und das empfangene Signal über einen bestimmten Zeitraum unkorreliert oder statistisch unabhängig sein müssen, sie können aber synchron oder asynchron sein.A prerequisite for an adaptive or self-adapting embodiment of the circuit arrangement consists in the fact that what is sent out and what is received Signal must be uncorrelated or statistically independent over a certain period of time, they can but be synchronous or asynchronous.

Wenn man den Momentanwert des im Empfänger M\ empfangenen Signals Sin einer Vielzahl von Fällen bei einer bestimmten Folge des vom Sender Si ausgesandten Signals beobachtet, das einer bestimmten Speicheradresse entspridit, wird der Mittelwert aufgrund der Tatsache, daß die Signale unkorreliert sind, annähernd 0. Eine Änderung der Übertragungsfunktion H% führt jedoch zu einer systematischen Verschiebung des Mittelwertes des empfangenen Signals.If the instantaneous value of the signal Sin received in the receiver M \ is observed in a large number of cases in a specific sequence of the signal sent by the transmitter Si, which corresponds to a specific memory address, the mean value becomes approximately 0 due to the fact that the signals are uncorrelated. A change in the transfer function H% , however, leads to a systematic shift in the mean value of the received signal.

Eine Registrierung dieser Verschiebung und eine entsprechende Veränderung des zugeordneten Wertes bringt den Inhalt des Speichers wieder in Übereinstimmung mit der Übertragungsfunktion Hy. In F i g. 9 ist ein allgemeines Schaltbild für eine derartige selbstanpassende Ausführungsform der Schaltungsanordnung dargestellt. A registration of this shift and a corresponding change in the assigned value brings the content of the memory back into agreement with the transfer function Hy. In Fig. 9 shows a general circuit diagram for such a self-adapting embodiment of the circuit arrangement.

F i g. 10 zeigt eine Ausführungsform mit einem digitalen Schreib- und Lesespeicher und einem Analog-Digital-Wandler und einer Addicrcinheit in der Rückkopplungsleitung. F i g. 10 shows an embodiment with a digital read and write memory and an analog-to-digital converter and an additive unit in the feedback line.

Die Mittelwertbildung des empfangenen Signals erfolgt in der Weise, daß der Analog-Digital-Wandler die Addiereinheit und der Speicher für eine bestimmte Adresse einen digitalen Integrator der in F i g. 11 dargestellten Art bilden, der durch die folgende Gleichung definiert ist:The averaging of the received signal takes place in such a way that the analog-digital converter the Adding unit and the memory for a specific address have a digital integrator of the type shown in FIG. 11 shown Form that is defined by the following equation:

Yi - Yi. 1 + ixXi
Das Inkrement ist dabei
ΔΥ-aXi Yi - Yi. 1 + ixXi
The increment is included
ΔΥ-aXi

Bei numerischer Integration gilt:The following applies to numerical integration:

Y ** ——Y ** ——

wobeiwhereby

AYAY

AtAt

JtJt

SchrittlängeStride length

Zeitkonstante des IntegratorsTime constant of the integrator

Beim Vergleich der beiden Gleichungen (2) und (4) ergibt sich:When comparing the two equations (2) and (4) we get:

AtAt

ix wird durch die Umformungskonstante des Analog-Digital-Wandlers und eine mögliche Maßstabsänderung (rescaling) beim Anschluß an die Addiereinheit bestimmt und beeinflußt die Einschwingzeit des Integrators. Je länger die zulässige Einschwingzeit ist, desto genauer wird das synthetisierte Signal T. ix is determined by the conversion constant of the analog-digital converter and a possible change in scale (rescaling) when connected to the adding unit and influences the settling time of the integrator. The longer the permissible settling time, the more precise the synthesized signal T.

Es hat sich herausgestellt, daß der Απίΐ!ο^σ*θ!^θΓύ3!- Wandler der Ausführungsform nach Fig. 10, der eine verhältnismäßig große und komplizierte Schaltungseinheit ist, durch eine Schaltung der in Fig. 12 dargestellten Art. bei der die Kompensationsschaltung ein Komparator K ist. in Wegfall gebracht werden kann.It turned out that the Απίΐ! Ο ^σ * θ! .., by a circuit of the type shown in Figure 12 in which the compensation circuit is a comparator K converter of the embodiment of Figure 10, which is a relatively large and complicated circuit unit - ^{θΓ ύ3!..} can be made redundant.

Die Schaltung nach Fig. 10 verwendet die Größe der Abweichung einschließlich deren Vorzeichen zur Modifizierung des Speicherinhalts. Die vereinfachte selbstanpassende Schaltung nach Fig. 12 verwendet nur das Vorzeichen der Abweichung, indem +1 oder ggf. — 1 dem Speicherinhalt hinzugefügt wird.The circuit of Fig. 10 uses the size of the Deviation including its sign for modifying the memory content. The simplified self-adapting The circuit of Fig. 12 uses only that Sign of the deviation by adding +1 or possibly - 1 to the memory content.

Der Unterschied zwischen den beiden Schaltungen ist im wesentlichen der, daß die erste Schaltung beim Einschalten oder bei einer großen und plötzlichen Veränderung der Übertragungsfunktion H₃ etwas rascher die Anpassung vornimmt. Beide Schaltungen sind jedoch bei normalem Betrieb in gleicher Weise genau.The difference between the two circuits is essentially that the first circuit carries out the adaptation somewhat more quickly when it is switched on or in the event of a large and sudden change in the transfer function H _3. However, both circuits are equally accurate in normal operation.

Eine andere Ausführungsform arbeitet in der nachstehend beschriebenen Weise. Eine erhöhte Genauigkeit des synthetisierten Signals Terfordert, daß ein größerer Teil der Vorgeschichten des Zweiphasensignals berücksichtigt wird. Dies führt zu einer Verdopplung der Grö-Be des Speichers für eine Erweiterung der Vorgeschichte des Zweiphasensignals um eine Periode. Für verhältnismäßig lange Leitungen und hohe Bit-Frequenzen ist es erforderlich, daß eine verhältnismäßig umfassende Vorgeschichte berücksichtigt wird, und um Speicherplatz eifizusparer., kann es vorteilhaft sein, eine etwas anders ausgebildete Anordnung der nachstehend beschriebenen Art einzusetzen.Another embodiment operates in the manner described below. Increased accuracy of the synthesized signal requires that a larger Part of the history of the two-phase signal is taken into account. This leads to a doubling of the size of the memory for an extension of the history of the two-phase signal by one period. For proportionately Long lines and high bit frequencies require a relatively comprehensive History is taken into account, and in order to save disk space, it can be beneficial to a somewhat use differently designed arrangement of the type described below.

Anstatt im Speicher die fertigendem Digital-Analog-Instead of the manufacturing digital-analogue

Wandler zu übermittelnden Daten zu speichern, kann man im Speicher Teile der Satsächlichen oder aktuellen Daten abspeichern, denen, in Abhängigkeit von der Vorgeschichte der ausgesandten Signale, das Vorzeichen hinzuaddiert werden muß, um schließlich den endlichen Ausgangswert zu erzielen.To store the data to be transmitted by the converter, parts of the actual or current data can be stored in the memory Save data, which, depending on the previous history of the transmitted signals, the sign must be added in order to finally achieve the finite output value.

Geht man davon aus, daß das Zweiphasensignal aus einer Reihe von Einzelimpulsen der in Fig. 13 dargestellten Art gebildet ist, so kann man sagen, daß der Momentanwert des synthetisierten Signals aus Anteilen oder Beiträgen von einem Teil der unmittelbar vorhergehenden Einzelimpulse besteht, aus denen das Zweiphasensignal zusammengesetzt ist.It is assumed that the two-phase signal consists of a series of individual pulses of the type shown in FIG Art is formed, it can be said that the instantaneous value of the synthesized signal is made up of components or contributions from part of the immediately preceding individual pulses that make up the two-phase signal is composed.

Wenn der Speicher somit Daten für die Wirkung eines Einzelimpulses für eine Reihe von Zeitpunkten nach Beginn des Impulses oder das Impulsansprechverhalten der Leitung enthält, so kann der Momentanwert dadurch reproduziert werden, daß dem Inhalt der Speicherstellen, die den gesamten Zweiphasenperioden vom Stichprobenaugenblick rückwirkend über die Zeit entsprechen, die Vorzeichen hinzuaddiert werden. Die Vorzeichen werden aus dem eigenen ausgesandten Zweiphasensignal bestimmt. Beispielsweise kann der Impuls einer Logik-1 ein positives Vorzeichen + und ein Impuls einer Logik-0 ein negatives Vorzeichen - ergeben. Es müssen daher so viele Zahlen addiert werden, wie die Anzahl der Perioden der Vorgeschichte des Zweiphasensignals ausmacht, die zu berücksichtigen erforderlich erscheint.If the memory is thus data for the action of a single pulse for a number of times after Contains the beginning of the impulse or the impulse response behavior of the line, the instantaneous value can thereby are reproduced that the contents of the memory locations, which the entire two-phase periods from The sampling instant correspond retrospectively over the time, the signs are added. The omens are determined from the own transmitted two-phase signal. For example, the pulse a logic-1 result in a positive sign + and a pulse of a logic-0 a negative sign -. As many numbers must therefore be added as the number of periods in the history of the two-phase signal that seems necessary to take into account.

Für ein System mit beispielsweise einer Vorgeschichte vor 7 Perioden und 8 Stichproben pro Periode kann der Speicher in Register geordnet werden, und zwar in folgenderWeise:For example, for a system with a history of 7 periods and 8 samples per period the memory can be organized in registers in the following way:

Ao A\ Ai As A* Ai Ah AjAo A \ Ai As A * Ai Ah Aj

AjAj B₁ B ₁ B₁ B ₁ BiBi BaBa BiBi aa BiBi C,C, C₂ C ₂ C₂ C ₂ C₁ C ₁ CaApprox C₅ C ₅ CiCi D₀ D ₀ D\D \ D₂ D ₂ DiTuesday DaThere DiTuesday Eiegg D₇ D ₇ E₀ E ₀ F.F. E₂ E ₂ Eiegg EaEa Eiegg FtFt Eiegg F₀ F ₀ F,F, F₂ F ₂ F₃ F ₃ Fafa F₅ F ₅ G_b G _b FiFi G₀ G ₀ G\G\ G₂ G ₂ G₃ G ₃ GaGa C₅ C ₅ CnCn

wobei der Index die Nummer der Stichprobe von 0 bis 7 angibt. Die unterschiedlichen Register A, B, C etc. enthalten somit Daten oder Zahlen für die Wirkung eines Logikimpulses in der ersten, zweiten, dritten,... Periode nach Aussendung des Impulses (vgl. Fig. 13). Dabei wird angenommen, daß der Zahlenwert der Wirkung für einen Impuls einer Logik-1 und einen impuls einer Logik-0 gleich ist F i g. 14 zeigt, wie eine derartige Schaltung ausgebildet sein kann. Dabei bezeichnet ADR einen Adressendecodierer mit Vorzeichenlogik, Fi einen Vorzeichenwähler, AKK ein Akkumulatorregister und ADDi eine Addiereinheit.where the index is the number of the sample from 0 to 7. The different registers A, B, C etc. thus contain data or numbers for the effect of a logic pulse in the first, second, third, ... period after the pulse has been transmitted (see FIG. 13). It is assumed that the numerical value of the effect for a pulse of a logic-1 and a pulse of a logic-0 is equal to F i g. 14 shows how such a circuit can be constructed. ADR denotes an address decoder with sign logic, Fi denotes a sign selector, AKK denotes an accumulator register and ADDi denotes an adding unit.

Die Schaltung kann selbstanpassend gemacht werden, indem die Register auf der Basis des Vorzeichens des Ausgangssignals Sauf den neuesten Stand gebracht werden (vgl. F i g. 15).The circuit can be made self-adapting by changing the registers on the basis of the sign of the output signal S brought up to date (see Fig. 15).

Zum Einsparen von Rechenzeit kann es beispielsweise ausreichend sein, daß nur eine der Speicherstelien für jede Stichprobe auf den neuesten Stand gebracht wird. Im Laufe von 56 Stichproben werden somit alle Speicherstellen auf den neuesten Stand gebracht sein. In der Praxis hat sich dies für eine ganze Anzahl von Anwendungszwecken als ausreichend erwiesen, obwohl die Schaltung nach Fig. 15 dann eine langsamere Anpassung vornimmt als die Schaltung nach F i g. 12.To save computing time, it can be sufficient, for example, that only one of the storage locations for every sample is brought up to date. In the course of 56 samples, all storage locations be brought up to date. In practice, this has been found for a number of uses proved to be sufficient, although the circuit according to FIG. 15 then has a slower adaptation performs than the circuit according to FIG. 12th

Die in den Adressendecodierer eingebaute Vorzeichenlogik bestimmt das Vorzeichen der aktuellen Perioden der Vorgeschichte und liefert das Vorzeichen für das jeweils bearbeitete Register. Der Vorzeichenwähler verleiht den aus dem Speicher kommenden Daten das richtige Vorzeichen.The sign logic built into the address decoder determines the sign of the current periods the previous history and provides the sign for the register processed in each case. The sign selector gives the data coming from the memory the correct sign.

Die Einheit F₂ in Fig. 15 entscheidet, ob zu dem Inhalt eines Registers, das auf den neuesten Stand gebracht wird, eine 1 addiert oder davon subtrahiert werden soll. Dies wird durch das Vorzeichen des in FrageThe unit F ₂ in FIG. 15 decides whether a 1 should be added to or subtracted from the contents of a register that is being updated. This is indicated by the sign of the one in question

ίο kommenden Registers und das Vorzeichen des abweichenden Signals 5 bestimmt, und zwar nach den üblichen Vorzeichcn-Rechenregeln (- plus + ergibt -, plus — ergibt + usw.).
Das der beschriebenen Schaltung zugrunde liegende Prinzip kann auch für andere Arten von Impulsen eingesetzt und verwendet werden, beispielsweise für einen herkömmlichen Binärcode, es müssen dann aber mehr Arten von Impulselementen als die in F i g. 13 gezeigten und entsprechende Register für ihre Wirkung definiert werden.ίο coming register and the sign of the deviating signal 5 determined, namely according to the usual sign calculation rules (- plus + results in -, plus - results in +, etc.).
The principle on which the circuit described is based can also be employed and used for other types of pulses, for example for a conventional binary code, but then more types of pulse elements than those in FIG. 13 and corresponding registers for their effect can be defined.

Die Anzahl der in dem in Fig. 15 dargestellten System erforderlichen Speicherstellen beträgt:The number of times in the system shown in FIG required storage locations is:

N = η ■ mN = η ■ m

wobei η die Anzahl von Stichproben pro Periode des Zweiphasensignals und m die Anzahl von Vorgeschichten-Perioden ist. In dem oben anhand der Fig. 12 beschriebenen System ergibt sich somit:where η is the number of samples per period of the two-phase signal and m is the number of history periods. In the system described above with reference to FIG. 12, the result is:

N - η ■ 2"· N - η ■ 2 "·

Dieses System wird somit stets mehr Speicherstellen erforderlich machen, was jedoch dadurch ausgeglichen wird, daß die übrige Anordnung viel einfacher wird und geringere Anforderungen an die Geschwindigkeit und damit an den Energieverbrauch stellt. Dies wirkt sich wiederum günstig auf die Baugruppendichte und schließlich auf den Preis aus.This system will therefore always require more storage locations, but this will compensate for this becomes that the rest of the arrangement becomes much simpler and makes lower demands on the speed and thus on the energy consumption. This affects again favorably on the module density and finally down to the price.

Für viele praktische Anwendungszwecke erscheint es ausreichend, drei bis vier Perioden der Vorgeschichte zu berücksichtigen, wobei die Schaltung nach F i g. 10 vorzuziehen ist.For many practical purposes it appears sufficient to include three to four periods of history take into account, the circuit according to FIG. 10 is preferable.

In Fig. 16 ist eine selbstanpassende Ausführungsform in analoger Elauart des Kopplers dargestellt. Bei diesem Ausführungsbeispiel weist jede Speicherstelle einen Kondensator C und einen Schalter B auf. Gespeicherte Werte ergeben sich durch die Ladung der Kondensatoren. Der Koppler ist in der Weise selbstanpassend ausgebildet, daß in der Rückkopplungsschleife zwischen die Summierschaltung und den Speicher HUK ein Widerstand RA zur Änderung der vom Dekodierer ADR ausgewählten Werte geschaltet istFIG. 16 shows a self-adapting embodiment in an analogous Elauart of the coupler. In this embodiment, each memory location has a capacitor C and a switch B. Stored values result from the charging of the capacitors. The coupler is designed to be self-adapting in such a way that a resistor RA for changing the values selected by the decoder ADR is connected in the feedback loop between the summing circuit and the memory HUK

Hierzu 8 Blatt ZeichnungenIn addition 8 sheets of drawings

Claims

Patentansprüche:Patent claims:

1. Schaltungsanordnung zur Echounterdrückung bei Duplexübertragung, die eine Einrichtung zur Erzeugung eines Korrektursignals und eine Kompensationsschaltung aufweist, der das Korrektursignal zugeführt wird, um den Teil eines empfangenen Signals zu unterdrücken, der von dem eigenen ausgesendeten Signal hervorgerufen wird, wobei die Einrichtung eine Speichereinheit mit gespeicherten Signalwerten aufweist und die Kompensationsschaltung an die Speichereinheit angeschlossen ist, d a durch gekennzeichnet,1. Circuit arrangement for echo suppression in duplex transmission, which is a device for generating a correction signal and a compensation circuit which the correction signal is supplied to suppress that part of a received signal that is transmitted by its own Signal is caused, the device having a memory unit with stored signal values and the compensation circuit is connected to the memory unit, d a through marked,

daß in der Speichereinheit (HUK) Werte des Korrektursignals gespeichert sind, die den unterschiedlichen, innerhalb eines in Abhängigkeit von den Eigenschaften des Übertragungssystems gewählten Zeitraums möglichen Varianten des Sendesignals zugeordnes. und vor einer Nutzsignalübertragung bei fehlendem Signal des Sendei-s der Gegenseite (z. B. Si) ermittelt worden sind, und
daß die Einrichtung [Hi) einen zwischen den Sender (5i bzw. Si) und die Speichereinheit (HUK) geschalteten Dekodierer (ADR) umfaßt, der die aktuellen Varianten des Sendesignals abtastet und eine Auswähleinrichtung umfaßt, die in der Speichereinheit (HUK) die den abgetasteten Varianten des Sendesignals zugeordneten Korrektursignalwerte auswählt. that values of the correction signal are stored in the memory unit (HUK) which are assigned to the different variants of the transmission signal that are possible within a period of time selected as a function of the properties of the transmission system. and have been determined prior to a useful signal transmission in the absence of a signal from the sender on the other side (e.g. Si) , and
that the device [Hi) includes a decoder (ADR ) connected between the transmitter (5i or Si) and the memory unit (HUK) , which scans the current variants of the transmission signal and includes a selection device that stores the data in the memory unit (HUK) selected correction signal values assigned to scanned variants of the transmission signal.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zv.-^chen die Speichereinheit (HUK) und dip Kompensationsschaltung (KK) ein Digital-Analog-Wand! τ (D/A) geschaltet ist und daß die Speichereinheit (HUK) ein digitaler Lesespeicher und die Kompensationsschaltung (KK) eine analoge Summierschaltung (2) ist (F i g. 8).2. Circuit arrangement according to claim 1, characterized in that zv .- ^ chen the memory unit (HUK) and dip compensation circuit (KK) a digital-analog wall! τ (D / A) is connected and that the memory unit (HUK) is a digital read-only memory and the compensation circuit (KK) is an analog summing circuit (2) (FIG. 8).

3. Schaltungsanordnung nach Anspruch 1, bei dem das vom Sender der eigenen Seite ausgesendeten Signal als aus einer endlichen Anzahl unterschiedlieher Elemente zusammengesetzt angesehen werden kann, dadurch gekennzeichnet, daß die Speicherein· heit (HUK) Teiiwerte des Korrektursignals enthält, die der Wirkung der unterschiedlichen Elemente entsprechen, und daß zwischen die Speichereinheit (HUK) und die Kompensationsschaltung (KK) ein Addierer geschaltet ist, wobei das Korrektursignal durch Addieren der vom Dekodierer (ADR) abgetasteten aktuellen Elemente, die in einem ausgewählten Zeitintervall vom eigenen Sender ausgesendet werden, erzeugt wird.3. Circuit arrangement according to claim 1, in which the signal sent by the transmitter on the own side can be regarded as being composed of a finite number of different elements, characterized in that the memory unit (HUK) contains partial values of the correction signal which reflect the effect of the different elements Elements correspond, and that an adder is connected between the memory unit (HUK) and the compensation circuit (KK) , the correction signal being generated by adding the current elements sampled by the decoder (ADR) , which are transmitted by the own transmitter in a selected time interval .

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Addierer eine Akkumulator-Addiereinheit (ADDi, AKK) ist, die über einen vom Dekodierer (ADR) gesteuerten Vorzeichenwähler (Fi) an die Speichereinheit (HUK) angeschlossen ist, und daß zwischen die Addiereinheit (ADD\. AKK) und die Kompensationsschaltung (KK) ein Digital-Analog-Wandler (D/A) geschaltet ist. wobei die Spcichcrcinhcit (HUK) ein digitaler to Lesespeicher und die Kompensationsschaltung (KK) cine analoge Summierschaltung (2) ist (F ig. 14).4. Circuit arrangement according to claim 3, characterized in that the adder is an accumulator adding unit (ADDi, AKK) which is connected to the memory unit (HUK) via a sign selector (Fi) controlled by the decoder (ADR) , and that between the Adding unit (ADD \. AKK) and the compensation circuit (KK) a digital-to-analog converter (D / A) is connected. the memory (HUK) being a digital read memory and the compensation circuit (KK) being an analog summing circuit (2) (Fig. 14).

5. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch eine Rückkopplungsschleife vom Ausgang der Kompensationsschaltung (KK) zum Dateneingang der Speichereinheit (HUK) zur Modifizierung der vom Dekodierer (ADR) ausgewählten Werte des Korreklursignals, die sich auf diese Weise automatisch an zeitliche Veränderungen der Übertragungsverhältnisse anpassen, wobei die Speichereinheit ein Schreibe-Lese-Speicher ist (F i g. 9).5. Circuit arrangement according to claim 1, characterized by a feedback loop from the output of the compensation circuit (KK) to the data input of the memory unit (HUK) for modifying the values of the correction signal selected by the decoder (ADR) , which in this way automatically adapt to changes in the transmission ratios over time , wherein the memory unit is a read-write memory (Fig. 9).

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Rückkopplungsschleifc einen Analog-Digital-Wandler (A/D) aufweist, der in Serie mit einer Addiereinheit [ADD) und der Speichereinheit (HUK) einen digitalen Integrator für jeden ausgewählten Wert bildet, wobei der Ausgang der Speichereinheit (HUK) einerseits über einen Digital-Analog-Wandler (D/A) an die Kompensationsschaltung (KK) und andererseits an den Eingang der Addiereinheit (ADD) angeschlossen ist und wobei die Kompensationsschaltung (KK) eine analoge Summierschaltung (2) ist (F i g. 10).6. Circuit arrangement according to claim 5, characterized in that the feedback loop has an analog-to-digital converter (A / D) which forms a digital integrator for each selected value in series with an adding unit [ADD) and the storage unit (HUK), the output of the storage unit (HUK) being connected on the one hand to the compensation circuit (KK) via a digital-to-analog converter (D / A) and on the other hand to the input of the adding unit (ADD) and the compensation circuit (KK) being an analog summing circuit ( 2) is (Fig. 10).

7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Rückkopplungsschleife eine Addiereinheit (ADD) aufweist, die den Wert +1 oder — 1 zum ausgewählten Wert hinzuaddiert, wobei die Speichereinheit (HUK) mit ihrem Ausgang einerseits über einen Digiiai-Analog-Wandler (D/A) an die Kompensationsschaltung (KK) angeschlossen und andererseits an den Eingang der Addiereinheit (ADD) rückgekoppelt ist, wobei die Kompensationsschaltung (KK) ein Komparator (K) ist (F i g. 12).7. Circuit arrangement according to claim 1, characterized in that the feedback loop has an adding unit (ADD) which adds the value +1 or - 1 to the selected value, the memory unit (HUK) with its output on the one hand via a Digiiai analog converter (D / A) is connected to the compensation circuit (KK) and, on the other hand, is fed back to the input of the adding unit (ADD) , the compensation circuit (KK) being a comparator (K) (FIG. 12).

8. Schaltungsanordnung nach Anspruch 3 oder 5, dadurch gekennzeichnet, daß die Addiereinheit eine Akkumulator-Addiereinheit (ADD 1, AKK) ist, die über einen vom Dekodierer (ADR) gesteuerten Vorzeichenwähler (Fi) an die Speichereinheit (HUK)zngeschlossen ist, daß zwischen die Addiereinheit (ADDi, AKK) und die Kompensationsschaltung (KK) ein Digital-Analog-Wandler (D/A) dazwischcngeschaltet ist, wobei die Speichereinheit (HUK) ein digitaler Lesespeicher und die Kompensationsschaltung (KK) ein Komparator (K) ist, und daß die Rückkopplungsscha'.lung eine zweite Addiereinheit [ADD2) und einen .'om Dekodiercr (ADR) gesteuerten zweiten Vorzeichenwähler (F2) aufweist, wobei der Ausgang der Speichereinheit (HUK) an den Eingang der Addiereinheit [ADD 2) angeschlossen ist, um die Daten mit den Werten + 1 oder — I zu modifizieren (F i g. 15).8. Circuit arrangement according to claim 3 or 5, characterized in that the adding unit is an accumulator adding unit (ADD 1, AKK) which is connected to the memory unit (HUK) zn via a sign selector (Fi) controlled by the decoder (ADR) , that between the adding unit (ADDi, AKK) and the compensation circuit (KK) a digital-to-analog converter (D / A) is interposed, the memory unit (HUK) being a digital read-only memory and the compensation circuit (KK) being a comparator (K) , and that the feedback circuit has a second adding unit [ADD2) and a second sign selector (F2) controlled by the decoder (ADR) , the output of the memory unit (HUK) being connected to the input of the adding unit [ADD 2) to modify the data with the values + 1 or - I (Fig. 15).

9. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Speichereinheit zum Abspeichern zugeordneter Werte in analoger Darstellung ausgebildet ist.9. Circuit arrangement according to claim 5, characterized in that the memory unit for Storage of assigned values is designed in an analogous representation.

10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die zugeordneten Werte durch Ladungen von Kondensatoren (C) repräsentiert sind, daß der Dekodierer (ADR) den jeweils aktuellen Wert des Korrektursignals mittels eines Schalters (B) für den jeweiligen Kondensator (C) wählt, wobei der Schalter (B) den jeweiligen Kondensator (C) an den Eingang der Kompensationsschaltung (KK) anschließt, und daß die Rückkopplung über einen Widersland (RA)erfolgt (F i g. 16).10. Circuit arrangement according to claim 9, characterized in that the assigned values are represented by charges of capacitors (C) , that the decoder (ADR ) selects the current value of the correction signal by means of a switch (B) for the respective capacitor (C) , the switch (B) connecting the respective capacitor (C) to the input of the compensation circuit (KK) , and that the feedback takes place via a contradiction (RA) (FIG. 16).