DE2827808A1 - Programmed industrial sewing machine sequence control - has programmed memory with numbered addresses selected by setting counter to given count value - Google Patents

Abstract

The sequence control esp. for an industrial sewing machine includes an address counter coupled to a programme store with numbered addresses, selected by setting the counter to a given count valve. A programme jump command can be store under a given address causing the data stored under the following address to be ignored but with the programme resumed at the address after this. An external jump command source causes the address counter to be set to a given count value with the corresponding store address recorded as the jump address to which the programme jumps for subsequent resumption. The system allows jumps to be made in the stored sequence programme, without further programming being required and without requiring intermediate data storage.

Description

"Verfahren zum Ausführen eines Adressen-Sprungbefehles bei einer speicherprogrammierten Folgesteuerung für Arbeitsmaschinen, insbesondere für Industrienähmaschinen, und Folgesteuerungs-Schaltanordnung zum Ausüben des Verfahrens" Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des Patentanspruches 1 und eine Folgesteuerungs-Schaltanordnung gemäß dem Oberbegriff des Patentanspruches 4."Procedure for executing an address jump instruction with a stored-programmed Sequence control for work machines, especially for industrial sewing machines, and Sequencer Circuitry for Practicing the Method "The invention relates to a method according to the preamble of claim 1 and a sequence control switching arrangement according to the preamble of claim 4.

Ein Verfahren und eine Schaltanordnung dieser Gattung sind beschrieben in ELEKTRONIK, 1975, Heft 1, Seiten 53 bis 58, insbesondere in Abschnitt 2. Im Interesse geringen Aufwandes für den Programm-Speicher wird dort ein Verfahren und eine dieses ausübende Schaltanordnung beschrieben, die sich auf Zweifachverzweigungen beschränkt und für die Adressen-Ansteuerung des Programmspeichers mit einem parallel ladbaren Adressenzähler arbeitet. Falls zwischen zwei Programmschritten kein Sprungbefehl vorgesehen ist bzw. ein möglicher Sprungbefehl nicht vorliegt, wird der Adressenzähler auf seine nächstfolgende Zählstellung weitergeschaltet, was der Ansprache der nächstfolgenden Adresse und damit des nächstfolgenden Datensatzes im Programmspeicher entspricht. Liegt jedoch ein Sprungbefehl vor, soll also nicht der im Programmspeicher nächstfolgend abgespeicherte Datensatz wirksam werden, dann wird ein Bit der momentan erreichten, dualen Zählstellung des Adressenzählers invertiert und damit eine ganz andere Adresse abseits der normalen schrittweisen Zählstellungsfolge im Programmspeicher angesprochen, von der aus das schrittweise Weiterzählen der Zählstellungen erfolgt, bis abermals ein Sprungbefehl eine Zählstellungsmodifikation infolge Eingriffes in die duale Zählstellungsdarstellung und dementsprechend einen Sprung in abermals einen anderen Bereich des gesamten Zählstellungsumfanges hervorruft. Eine solche Programmspeicher-Struktur zur Ermöglichung von Programmsprüngen im Zuge von. Folgesteuerungs-Programmabläufen wird als "paging" bezeichnet. Die dadurch gegebenen Möglichkeiten sind detaillierter beschrieben in ELEKTRONIK, 1977, 99 f.A method and a circuit arrangement of this type are described in ELEKTRONIK, 1975, issue 1, pages 53 to 58, especially in section 2. In the interest With little effort for the program memory there is a method and this exercising switching arrangement described, which is limited to double branches and for address control of the program memory with a parallel loadable Address counter is working. If there is no jump command between two program steps is provided or a possible jump command is not available, the address counter is switched to its next counting position, what the speech the next address and thus the next data record in the program memory is equivalent to. However, if there is a jump command, the one in the program memory should not be used the next data record saved become effective, then one bit becomes the momentary achieved, dual counting position of the address counter inverted and thus a whole other address apart from the normal step-by-step counting sequence in the program memory addressed, from which the incremental counting is carried out, until another jump command results in a modification of the counting position as a result of an intervention into the dual counting display and accordingly a jump in again causes another area of the total counting range. Such Program memory structure to enable program jumps in the course of. Sequence control program sequences is called "paging". The possibilities given by this are more detailed described in ELEKTRONIK, 1977, 99 f.

und 133 f. fElektronik-Arbeitsblatt Nr. 107"). Dort ist davon ausgegangen, daß der Einsatz von Mikroprozessor-Systemen zur Realisierung speicherprogrammierter Folgesteuerungen häufig nicht zu rechtfertigen ist, weil die damit verbundenen Aufwendungen für die Programmierung zu hoch sind. Die erforderlichen Programme sind im Verhältnis zu den Folgesteuerungen vergleichsweise einfachen Inhalts zu kompliziert, und die Flexibilität bezüglich Änderungsmöglichkeiten im Funktionsablauf der Folgesteuerung ist gering, weil dafür Software-Eingriffsmöglichkeiten und entsprechende Speicherkapazitäten von vornherein vorgesehen sein müssen. Um auch ohne Einsatz eines Mikroprozessors anspruchsvolle Schaltungsfunktionen verwirklichen zu können, wird gemäß dieser Vorveröffentlichung die Folge der einzelnen Funktionsschritte in einem Lesespeicher aberspeichert. Die unter den einzelnen Speicherplatz-Adressen abgespeicherten Datensätze sind dabei so aufgebaut, daß ein Teil eines Datensatzes die Steuerungsinformation, also die fnformation über einen auszuführenden Funktionsschritt, darstellt, während der übrige Teil dieses Datensatzes über einen Zwischenspeicher an den Programm-Speicher zurückgeführt wird und unmittelbar die Adresse des nächstfolgend auszulesenden Speicherplatzes darstellt. Zum Ausüben von Sprungbefehlen werden solche Sprungadressen formuliert, die durch Eingriff in die binärkodierte Adresse realisierbar sind, indem beispielsweise durch ein externes Signal ein bestimmtes Adressbit verändert und dadurch die Gesamtadresse modifiziert wird.and 133 f. electronics worksheet No. 107 "). There it is assumed that that the use of microprocessor systems for the realization of programmed memory Sequence controls often cannot be justified because of the associated expenses are too high for programming. The programs required are in proportion to the sequence controls comparatively simple content too complicated, and the Flexibility with regard to change options in the functional sequence of the sequence control is low because there are software intervention options and corresponding storage capacities must be provided in advance. To even without the use of a microprocessor demanding circuit functions to be able to realize will according to this prior publication the sequence of the individual functional steps in one Read memory saved. The ones saved under the individual memory location addresses Data sets are structured in such a way that part of a data set contains the control information, that is, the information about a function step to be carried out represents, while the remaining part of this data record is transferred to the program memory via a buffer is returned and immediately the address of the next storage location to be read out represents. For the execution of jump commands, jump addresses are formulated, which can be implemented by intervening in the binary-coded address, for example by a certain address bit is changed by an external signal and thus the overall address is modified.

Dieses Verfahren und die entsprechende Schaltanordnung zum Ausführen von Adressen-Sprungbefehlen weist den erheblichen Nachteil auf, Sprungadressen nur in bestimmter Relation zu den schrittweise aufeinanderfolgend abzuarbeitenden Adressen zur Verfügung stellen zu können. Dadurch wird aber der erforderliche Speicherumfang sehr vergrößert, weil jeder Eingriff in die binärkodierte Adresse in ganz andere Speicherregionen führt, die vom Programmumfang her dem Speicher gar nicht zur Verfügung gestellt sein müßten. Ein solcher umfangreicher Speicher ist dadurch zwangsläufig schlecht ausgenutzt; soll hingegen die Belegung der verfügbaren Speicherplätze optimiert werden, dann muß ein sehr unübersichtlich abgespeicherter Programmablauf in Kauf genommen werden, und Fehlfunktionen aufgrund irrtümlicher Doppelbelegungen sind schwer zu analysieren und nur durch aufwendige Eingriffe in die Speicherbelegung zu korrigieren.This method and associated circuitry to perform of address jump instructions has the considerable disadvantage, jump addresses only in a certain relation to the addresses to be processed one after the other to be able to provide. However, this increases the amount of memory required greatly enlarged because each intervention in the binary-coded address in completely different This leads to memory regions that are not available to memory due to the scope of the program should be placed. Such an extensive memory is therefore inevitable badly used; should, however, optimize the allocation of the available storage spaces then a very confusing stored program sequence must be accepted and malfunctions are due to mistaken double assignments difficult to analyze and only through extensive interventions in the memory allocation to correct.

Weil Mikroprozessoren von ihren Funktionsmöglichkeiten her für die Realisierung von speicherprogrammierten Folgesteuerungen unnötig aufwendig sind, werden vereinfachte Mikroprozessoren für solche Anwendungszwecke angeboten, bei denen die Zentraleinheit nur noch-aus einer logischen Einheit mit den üblichen daran angeschlossenen Daten- und Arbeitsspeichern besteht, bei denen also der Arithmetikteil fortgelassen ist. Auch solche vereinfachten Mikroprozessoren für industrielle Folgesteuerungsaufgaben weisen noch die Nachteile hohen apparativen Aufwandes und hohen Programmieraufwandes auf, denn die Zentraleinheit dient weiterhin dem Datenverkehr zwischen den verschiedenen Speichern,und beim Ausführen von Sprungbefehlen müssen sowohl vom Programm her als auch vom Speicherumfang her Maßnahmen für Daten- Zwischenspeicherung getroffen werden.Because microprocessors can be used for the Realization of programmed sequence controls are unnecessarily complex, become simplified microprocessors for such purposes offered in which the central unit only consists of a logical unit with the usual data and working memories connected to it, where so the arithmetic part is omitted. Also such simplified microprocessors for industrial sequential control tasks still have the disadvantages of high equipment Effort and high programming effort, because the central unit continues to serve the data traffic between the various memories and when executing jump commands measures for data Caching can be taken.

Der Erfindung liegt demgegenüber die Aufgabe zugrunde, ein Verfahren und eine Schaltanord'ung der gattangsgemäßen Art dahingehend auszubilden, daß speicherprogrammierte Folgesteuerungen mit Adressen-Sprungbefehlen ohne besonderen- Programmieraufwand und ohne aufwendige Daten-Zwische,nspeic'herungen realisiert werden -können.In contrast, the invention is based on the object of a method and to train a Schaltanord'ung of the generic type in such a way that memory-programmed Sequential controls with address jump commands without any special programming effort and can be implemented without complex data intermediate storage.

Diese Aufgabe wird erfindungsgemäß bei einem Verfahren der gattungsgemäßen Art durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Verfahrensschritte und bei einer Schaltanordnung der gattungsgemäßen Art durch diesem kennzeichnenden Teil des Patentanspruches-4 angegebenen Merkmale gelöst.According to the invention, this object is achieved in a method of the generic type Kind by the process steps specified in the characterizing part of claim 1 and in a switching arrangement of the generic type by this characterizing Part of the patent claim 4 specified features solved.

Die erfindungsgemäße Lösung erlaubt in einfacher Weise die Realisierung auch anspruchsvoller Schaltungsfunktionen bei speicherprogrammierten Eolgesteuerungen. Die Speicherorganisation und damit die Programmierung ist überaus übersichtlich und deshalb leicht überprüfbar bzw. modifizierbar. Denn die Folge der abzuarbeitenden Befehle wird einfach unter einer fortlaufenden Adressenzählung in den Programm-Speicher eingegeben und kann aus diesem mittels einer zählergesteuerten Adressenfortschaltung nacheinander wieder abgerufen werden, um bestimmte Funktionseinheiten anzusteuern, beispielsweise Stellglieder in Tätigkeit zu setzen. Falls im Ablaufprogramm eine Entscheidungsverzweigung gegeben ist, erfolgt bei Erreichen des zugeordneten Speicherplatzes keine Ansprache der Funktionseinheit (Datenausgabe), sondern eine Ansprache eines Sprungbefehlsgebers, der durch die unter dieser Adresse abgespeicherten Daten individualisiert ist. Falls der Sprungbefehlsgeber ein Eingangssignal liefert, das zur Durchführung des Adressensprunges auffordert, wird die Sprungadresse aus dem nächst-$igenden Speicherplatz abgefragt, der entsprechende Zahlenwert in den Adressenzähler übernommen (also die Zählstellung auf diesen Zahlenwert gesetzt) und mit dieser Sprungadresse die sukzessive Abfrage des Speicherinhalts fortgeführt. Falls jedoch vom Sprungbefehlsgeber die Information übermittelt wird, den an sich hier möglichen Adressensprung nicht durchzuführen, dann wird einfach die Information im nächstfolgenden Speicherplatz (also die Nummer, die die Sprungadresse angibt) ignoriert und die sukzessive Speicherabfrage mit dem übernächsten Speicherplatz fortgesetzt. Die Sprungadressen können also be-liebige Zahlen innerhalb des Zahlenumfanges sein, über den die Adressen sich erstrecken, ohne diesen Zahlenumfang verlassen zu müssen und ohne für den Zahlenaufbau bestimmte Gesetzmäßigkeiten einhalten zu müssen, etwa bestimmte Speicherplätze für Sprungadressen reservieren zu müssen, wie beim paging erforderlich.The solution according to the invention allows implementation in a simple manner also demanding switching functions with stored-program controls. The memory organization and thus the programming is extremely clear and therefore easy to check or modify. Because the consequence of the work to be done Instructions are simply stored in the program memory under a consecutive address count entered and can be accessed from this by means of a counter-controlled address increment can be called up one after the other in order to control certain functional units, for example actuators in action to put. If in the sequence program a decision branch is given, takes place when the assigned Storage space does not address the functional unit (data output), but a Addressing a jump initiator, which is saved by the Data is individualized. If the jump command transmitter supplies an input signal, that asks for the address jump to be carried out, the jump address is turned off the next memory location is queried, the corresponding numerical value in the Address counter accepted (i.e. the counter position is set to this numerical value) and the successive query of the memory content is continued with this jump address. If, however, the information is transmitted by the jump commander, that per se not to carry out a possible address jump here, then the information simply becomes in the next memory location (i.e. the number indicating the jump address) ignored and the successive memory query with the next but one memory location continued. The jump addresses can therefore be any number within the range of numbers over which the addresses extend without leaving this range of numbers having to and without adhering to certain regularities for the number structure need to reserve certain memory locations for jump addresses, for example, as required for paging.

Die Verwendung eines speziellen Übergabesignales zwischen zwei Fortschaltsignalen zum jeweilien Weiterschalten auf die nächstfolgende Adresse und die Zwischenschaltung eines zusätzlichen Verriegelungssignales nach Patentanspruch 2 bzw. 5 ermöglichen es in schaltungstechnisch besonders einfacher und funktionssicherer Weise, ohne Daten-Zwischenspeicherung und ohne. Adressen-Zwischenspeicherung den Adressensprung in zwei aufeinanderfolgenden Taktperioden durchzuführen. Dazu wird die Datenausgabe an anzusteuernde Funktionseinheiten gesperrt, sobald bei der Abfrage des Speicherinhalts ein Speicherplatz erreicht ist, der einer Entscheidungsverzweigung entspricht, und die Sperre wird erst wieder aufgehoben, wenn je nach der momentanen Vorgabe seitens des Sprungbefehlsgebers die Verzweigung, also der Adressensprung, entweder durchgeführt oder übergangen wurde, also entweder die Speicherãbfrage mit der Sprungadresse oder mit der übernächsten Adresse in der Adressenfolge fortgeführt wird.The use of a special transfer signal between two incremental signals for switching to the next address and the interconnection an additional locking signal according to claim 2 or 5 enable it in circuitry particularly simple and functionally reliable way, without Data caching and without. Address caching den Address jump to be carried out in two consecutive clock periods. For this purpose the data output Blocked to functional units to be controlled as soon as the memory content is queried a memory location is reached which corresponds to a decision branch, and the lock is only released again if, depending on the current specification on the part the branch, i.e. the address jump, is either carried out of the jump command generator or was skipped, i.e. either the memory query with the jump address or with the address but one in the address sequence is continued.

Die Weiterbildung entsprechend den Ansprüchen 3 bzw. 7, nämlich die Verwendung von zwei aufeinanderfolgenden Verriegelungssignalen zwischen dem Fortschaltsignal zu Beginn und dem Übergabesignal am Ende einer Taktperiode,weist den besonderen Vorteil auf, aufeinanderfolgende Sprungbefehle unmittelbar nacheinander, ohne Zwischenschalten von Datentakten und ebenfalls ohne Zwischenspeicherung, abarbeiten zu können. Irgendwelche Programmiererfordernisse sind hierfür nicht erforderlich, weil die Verriegelungsfunktion hinsichtlich einer Datenausgabe beim Vorliegen eines zweiten Sprungbefehles, und die Durchführung des Adressensprunges, vom zweiten Verriegelungssignal gesteuert wird, wenn das erste Verriegelungssignal bereits die Durchführung des unmittelbar vorangehenden Adressensprunges mit Ausgabe-Sperre gesteuert hat, im Zuge der momentan ablaufenden Taktperiode also schon wieder abgeklungen ist.The development according to claims 3 and 7, namely the Use of two consecutive interlocking signals between the incremental signal at the beginning and the handover signal at the end of a clock period, indicates the special Advantage of successive jump commands immediately after one another, without intervening of data clocks and also without intermediate storage to be able to process. Any Programming requirements are not necessary for this because the interlocking function with regard to data output when a second jump instruction is present, and the execution of the address jump, controlled by the second locking signal is when the first locking signal is already performing the immediately has controlled the previous address jump with output lock, in the course of the momentary expired clock period has already subsided.

Die spezielle Pealisierung nach Patentanspruch 6- weist den besonderen Vorteil auf, für die Ausführung einstufiger oder mehrstufiger Adressen-Sprungbefehle keinerlei gesondert zu programmierende logische Einheiten als zentrale Steuerungseinheiten zu benötigen. Vielmehr sind lediglich zwei von dem jeweils wirksamen Verriegelungssignal getaktete zweistufige Schieberegister erforderlich, von denen das eine bei Erreichen eines Speicherplatzes, der einer Verzweigungsmöglichkeit (Sprungbefehlsgeber) zugeordnet ist, die Sperre einer Datenausgabe bewirkt, während das andere nach Fortschalten auf den nächstfolgenden Speicherplatz, unter dem die Sprungadresse selbst abgespeichert ist, die Übernahme dieses Zahlenwertes als neue Zählstellung des Adressenzählers triggers Der Programmieraufwand bei Anwendung der erfindungsgemäßen Lösung reduziert sich also auf eine fortlaufende Nummernliste über den Inhalt des Speichers an den einzelnen Speicherplätzen, wobei dieser Speicherinhalt die Nummer einer Sprungadresse ist, wenn der davor liegende Speicherplatz nicht einer Datenausgabe zugeordnet ist, sondern der Abfrage des Vorliegens oder nicht Vorliegens eines Sprungbefehls. Schaltungstechnisch ist zur Realisierung der erfindungsgemäßen Lösung außer dem ohnehin vorhandenen Programm-Lesespeicher mit Multiplexer zür Abfrage verschiedener Sprungbefehlsgeber und Demultiplexer zur Ansteuerung von Funktionseinheiten lediglich eine Taktgeberschaltung erforderlich die pro Taktperiode zum Fortschalten'von einem Speicherplatz auf den nächsten nacheinander vier voneinander unterscheidbare, z. B. an unterschiedlichen Ausgängen anstehende Signale erzeugt, und eine einfache logische Zusammenschaltung zweier lediglich zweistufiger Schieberegister mit einer Verzögerungsstufe vor ihren Löscheingängen. Mit diesem geringen und übersichtlich zusammenwirkenden Aufwand lassen sich sämtliche bei speicherprogrammierten Folgesteuerungen vorkommenden Befehlsabläufe realisieren, indem einfach abgespeichert wird, in welcher Reihenfolge Sprungbefehlsgeber abgefragt oder Funktionseinheiten angesteuert werden sollen. Durch bloße Abspeicherung der entsprechenden Sprungadressen-Nummern können Warteschleifen, Vor-und Rücksprünge beliebig vorgegeben -werden. Durch gleichzeitige Ansteuerung mehrerer nachgeschalteter Funktionseinheiten können parallel-binärkodierte Informationen ausgegeben, beispielsweise Zeitgeber -eingestellt werden. Die Ausführungszeit für die Durchführung eines Adressensprunges oder gar einer Folge von Adressensprüngen ist im Verhältnis zur Länge der einzelnen aufeinanderfolgenden Taktperioden sehr kurz, obwohl die Tatsache, daß eine Verzweigung erreicht ist, und die Information, welcher Weg eingeschlagen werden soll (Sprungadresse),in zwei aufeinanderfolgenden Speicherplätzen abgespeichert sind. Denn noch ehe auf die nächstfolgende Taktperiode übergegangen wird, wir~aie Ausführung des Sprunges vom Verriegelungssignal vorbereitet, und mit Ausführung des Sprunges in der nächstfolgenden Taktperiode kann unmittelbar mit der neuen (Sprung-)Adresse weitergearbeitet werden, also noch in derselben Taktperiode beispielsweise eine Datenausgabe hervorgerufen, oder aber ein weiterer Adressensprung vorbereitet werden.The special pealization according to claim 6- has the special Advantage on, for the execution of single-level or multi-level address jump instructions no logic units to be programmed separately as central control units to need. Rather, there are only two of the respectively effective locking signal clocked two-stage shift register required, one of which when reached a memory location that is assigned to a branch option (jump command generator) is, the blocking of one data output, while the other after switching on to the next storage location under which the jump address itself is saved is to adopt this numerical value as the new counting position of the address counter triggers The programming effort is reduced when using the solution according to the invention So on a consecutive list of numbers about the content of the Memory at the individual memory locations, whereby this memory content is the number a jump address is when the memory location in front of it is not a data output is assigned, but the query of the presence or absence of a jump command. In terms of circuitry, to implement the solution according to the invention is also the Any program read-only memory with multiplexer for querying different ones Jump command generator and demultiplexer for controlling functional units only a clock circuit required per clock period to advance one Storage space to the next four different, e.g. B. generated signals pending at different outputs, and a simple one logical interconnection of two only two-stage shift registers with one Delay stage before their delete inputs. With this small and clear cooperating effort can be all in the case of stored-program sequencing controls Realize occurring command sequences by simply saving in which Sequence of jump commands are queried or functional units are controlled should. By simply saving the corresponding jump address numbers, Waiting loops, forward and backward jumps can be specified as required. By simultaneous Control of several downstream functional units can be binary-coded in parallel Information output, for example timer, can be set. The execution time for performing an address jump or even a sequence of address jumps is very large in relation to the length of the individual successive clock periods short, although the fact that a branch has been reached and the information which route is to be taken (jump address), in two consecutive ways Memory locations are stored. Because before the next clock period is passed over, we do the execution of the jump from the locking signal prepared, and with execution of the jump in the next clock period can continue working immediately with the new (jump) address, i.e. still for example, a data output is caused in the same clock period, or else another address jump can be prepared.

Wegen des einfachen Funktionsablaufes und des geringen Programmieraufwandes können billige, langsame Lesespeicher eingesetzt werden, so daß es im Falle der Ausführung eines Adressensprunges keiner Zwischenspeicherung der Sprungadresse bedarf.Because of the simple functional sequence and the low programming effort cheap, slow read-only memory can be used, so in the case of the Execution of an address jump does not require intermediate storage of the jump address.

Weitere Vorteile und Merkmale der Erfindung ergeben sich aus nachstehender Beschreibung eines in der Zeichnung vereinfacht dargestellten Ausführungsbeispieles für eine erfindungsgemäße Schaltanordnung zum Ausüben des erfindungsgemäßen Verfahrens. Es zeigt Fig. 1 eine Schaltanordnung unter Verwendung von zwei aufeinanderfolgenden Verriegelungssignalen wischen einem Fortschaltsignal und einem Übergabesignal, Fig. 2 ein Impulsdiagramm zur Erläuterung der Wirkungsweise der Schaltanordnung nach Fig. 1.Further advantages and features of the invention emerge from the following Description of an embodiment example shown in simplified form in the drawing for a switching arrangement according to the invention for practicing the method according to the invention. 1 shows a switching arrangement using two consecutive ones Interlocking signals between an increment signal and a transfer signal, Fig. FIG. 2 shows a pulse diagram to explain the mode of operation of the switching arrangement according to FIG Fig. 1.

Ein Programm-Speicher 1 enthält eine Vielzahl von individuell nacheinander ansteuerbaren Speicherplätzen, die durch Adressen A individualisiert sind und auf diementsprechend selektiv abfragbare Informationen als binärkodierte Daten D verteilt sind. Im dargestellten, bevorzugten Realisierungsbeispiel sind die Adressen A durch Zahlen einer Zählfolge gegeben. -Mittels einer Adressen-Fortschalteinrichtung 2' erfolgt das Ansprechen der einzelnen Speicherplätze im Speicher.l, also das Auslesen der darin enthaltenen Daten D. Welcher Speicherplatz gerade angesprochen (ausgelesen) wird, ist durch den momentanen.Zählerstand eines Zählerstand eines Adressenzählers 2 innerhalb der Fortschalteinrichtung 2' bestimmt. Die einzelnen über ihre Adresse individualisierten Speicherplätze des Speichers 1 sind bestimmten Funktionsstellungen von Geber-Abfrageschaltungen 3 bzw. Ausgangsgebern 4 zugeordnet, bei denen es sich um Multiplexer (Eingangsports) bzw. um Demultiplexer (Ausgangsports) handelt. Für den Fall, daß ein Speicherplatz des Speichers 1 einer bestimmten Funktionsstellung eines Ausgangsgebers 4 zugeordnet ist, beinhaltet die Information dieses Speicherplatzes, also der Inhalt der Daten, zugleich die Aussage, daß in dieser Funktionsstellungam-Ausgang eine Binärinformation HIGH (H) oder LOW (L) erscheint. Dementsprechend wird eine iektrisch ansteuerbare Funktionseinheit 5, die dieser Funktionsstellung des Ausgangsgebers 4 zugeordnet ist, beispielsweise ein Fadenabschneider bei einer Industrie-Nähmaschine, in Funktion gesetzt oder außer Funktion gesetzt. Werden in bestimmten Funktionsstellungen des Ausgangsgebers 4 nacheinander oder gleichzeitig erscheinende H- und L-Signale im Zusammenhang ausgewertet, dann stellen sie eine umfangreichere binärkodierte Information dar, beispielsweise die Information über die Anzahl auszuführender Stiche, ehe eine Nahtverriegelung mit abschließender Ansteuerung des Fadenabschneiders erfolgen soll.A program memory 1 contains a plurality of individually one after the other controllable memory locations that are individualized by addresses A and on accordingly selectively queryable information distributed as binary-coded data D. are. In the preferred implementation example shown, the addresses A are through Numbers given in a counting sequence. -By means of an address switching device 2 ' the individual memory locations in the memory are addressed, i.e. read out of the data contained therein D. Which memory location is currently addressed (read) is by the momentary counter reading of a counter reading of an address counter 2 determined within the indexing device 2 '. The individual via their address individualized storage locations of the memory 1 are specific functional positions of encoder interrogation circuits 3 or output encoders 4 assigned, which are multiplexers (input ports) or demultiplexers (output ports). For the case that a memory location of the memory 1 has a certain functional position an output transmitter 4 is assigned, contains the information of this memory location, thus the content of the data, at the same time the statement that in this functional position at the output a binary information HIGH (H) or LOW (L) appears. Accordingly becomes an electrically controllable functional unit 5, which this functional position of the output transmitter 4 is assigned, for example a thread cutter in a Industrial sewing machine, activated or deactivated. Will be in certain functional positions of the output transmitter 4 successively or simultaneously appearing H and L signals evaluated in connection, then they set a more extensive binary-coded information, for example the information about the number of stitches to be executed before a seam bartack with final control of the thread cutter.

Der Ablauf der Funktionen in denjenigen Geräten, die den Ausgangsgebern 4 nachgeschaltet sind, ergibt sich daraus, welche Daten D unter den nacheinander auftretenden Adressen A im Speicher 1 vorgegeben sind. Unter bestimmten Konditionen wird jedoch nicht der Funktions-Teilschritt gewünscht, der unter der nächstfolgenden Adresse A im Speicher 1 vorgegeben ist, sondern ein Sprung auf einen ganz anderen Befehl, also auf eine ganz andere Adresse verlangt, oder beispielsweise ein Rücksprung zur Wiederholung eines Funktions-Teilablaufes.The sequence of functions in those devices that have the output sensors 4 are connected downstream, it results from which data D under the successive occurring addresses A in memory 1 are specified. Under certain conditions however, if you do not want the sub-step under the next one Address A in memory 1 is given, but a jump to a completely different one Command, i.e. requested to a completely different address, or, for example, a return jump for repeating a partial function sequence.

Wenn eine solche Abweichung von der abgespeicherten Adressenfolge und ein definierter Sprung auf einen anderen Speicherplatz aufgrund der Bedingungen des Betriebsablaufes der zu steuernden Maschine erforderlich ist, wird in der momentan erreichten Funktionsstellung an die Abfrageschaltung 3 von einem Sprungbefehlsgeber 6 ein Sprungbefehlssignal geliefert.If such a deviation from the stored address sequence and a defined jump to another storage location based on the conditions of the operating sequence of the machine to be controlled is required in the momentary reached functional position to the interrogation circuit 3 by a jump command generator 6 a jump command signal is supplied.

Zur Durchführung eines solchen Sprungs auf eine andere als die nächstfolgende Adresse im Speicher 1 ist eine Verriegelungsschaltung 7 vorgesehen, die einerseits von der Adressen-Fortschalteinrichtung 2' und andererseits von der Geber-Abfrageschaltung 3 angesteuert wird und ihrerseits den Adressenzähler 2 sowie den Ausgangsgeber 4 ansteuert.To carry out such a jump to a jump other than the next one Address in the memory 1, a locking circuit 7 is provided, on the one hand from the address incrementing device 2 'and on the other hand from the encoder interrogation circuit 3 is controlled and in turn the address counter 2 and the output transmitter 4 drives.

Beim Programm-Speicher 1 handelt-es-sich um einen beliebigen Lesespeicher, bevorzugt um einen ROM-Speicher oder (für Kleinserien oder für Veränderungen unterworfene Folgesteuerungen) um einen PROM-Speicher in integrierter-Technik. Beim seinem Adresseneingang 1.2 vorgeschalteten Adressenzähler 2 handelt -es sich um eine digitale Zählschaltung an sich beliebiger Kodierung (beispielsweise um einen Binärzähler oder um einen BCD-Zähler). Es ist nur sicherzustellen, daß der Adressenzähler 2 Zählergebnisse liefert-, mittels- derer bestimmte durch Zähistellungen indiviaualisie-rte -Adressen A im Speicher 1 ansprechbar sind, die unter diesen Adressen A abgespeicherten Daten D also an den Ausgangsgeber 4 bzw. gegebenenfalls an die Geber-Abfrageschaltung 3 übbgebbar sind. Der Adressenzähler 2 wird über seinen Zählsignaleingang-2.8 von einem Fortschaltausgang 8.2 einer Taktschaltung 8 in der Fortschalteinrichtung 2' periodisch angesteuert., um schrittweise weiterzuzählen, also von der Ansteuerung eines Speichertlatzes im Speicher 1 auf den Speicherplatz mit der nächstfölgenden Adresse A weiter zum schalten. Für den Fall, daß jedoch nicht der Speicherplatz mit der nächstfolgenden Adresse A, sondern ein Speicherplatz mit einer ganz anderen Adresse A entsprechend einer ganz anderen (größeren oder-kleineren) Zählstell.ung des kdres.senzählers 2 als nächster angesteuert (abgefragt)- rden soll, ist diese individuelle Zählstellung in entsprechend kodierter Form am Übernahmeeingang 2.2 des Adressenzählers 2 zur Verfügung zu stellen, um sie bei Auftreten eines Preset- oder Ubernahmesignales am Übergabeeingang 2.7 als aktuelle Zählstellung des Adressenzählers 2 zu übernehmen, wie es als solches aus der digitalen Zähltechnik bekannt.ist8.- Bis zum Erscheinen eines abermaligen Übernahmesignales am Übergabeeingang 2.7 erfolgt dann von dieser Zählstellung aus schrittweise das Weiterzählen nach Maßgabe der Ansteuerung des~3ählsignaleinganges 2.8.The program memory 1 is any read memory, preferably a ROM memory or (for small series or for changes subject to Sequence controls) to a PROM memory in integrated technology. At his address entrance 1.2 upstream address counter 2 is a digital counting circuit Any coding per se (for example a binary counter or a BCD counter). It is only necessary to ensure that the address counter has 2 counting results delivers addresses that are specific by means of counting A in memory 1 can be addressed, the data stored under these addresses A. D therefore to the output transmitter 4 or, if necessary, to the transmitter interrogation circuit 3 are transferable. The address counter 2 is via its counting signal input 2.8 of an incremental output 8.2 of a clock circuit 8 in the incremental device 2 ' controlled periodically. to continue counting step by step, i.e. from the control of a storage location in storage 1 to the storage location with the next one Address A continues to switch. In the event that not the storage space with the next address A, but a memory location with a completely different one Address A corresponds to a completely different (larger or smaller) counter position of the kdres.senzounter 2 is to be activated (queried) next, this is individual counting in appropriately coded form at the receiving entrance 2.2 of the address counter 2 to make them available when a preset or takeover signal at transfer input 2.7 as the current counting position of the address counter 2, as it is known as such from digital counting technology. 8.- Until another takeover signal appears at the handover entrance 2.7 then continue counting step by step from this counting position according to the Activation of the ~ 3 dialing signal input 2.8.

Die Taktschaltung 8 in der Fortschalteinrichtung 2' liefert1 zwischen je zwei aufeinanderfolgenden Fortschaltsignalen T1 an ihren Fortschaltausgang 8.2,ein Übergabesignal T4 an einen Freigabeausgang 8.4 und zwischen beiden (wenigstens) ein Verriegelungssignal T2 an einen Verriegelungsausgang 8.7.The clock circuit 8 in the incremental switching device 2 'supplies 1 between two successive incremental signals T1 to their switching output 8.2, a transfer signal T4 to an enable output 8.4 and between the two (at least) a locking signal T2 to a locking output 8.7.

Dazu ist die Taktschaltung 8 beispielsweise als rückgekoppeltes Schiebereglster (Ringzähler) aufgebaut, das über seinen Takteingang 8.9 von einem Impulsgenerator 9 angesteuert wird.For this purpose, the clock circuit 8 is, for example, a feedback slider (Ring counter) built up via its clock input 8.9 from a pulse generator 9 is controlled.

Die Verriegelungsschaltung 7, mittels derer nach Maßgabe der Information vom Sprungbefehlsgeber 6 unter Abkehr vom Weiterschalten auf die nächstfolgende Adresse A die Durchführung eines Sprunges auf eine Sprungadresse Ax vorgenommen oder unterdrückt wird, besteht im wesentlichen aus zwei Schieberegistern 11 und 12. Deren Takteingänge 11.8 bzw. 12.8 für den Schiebetakt sind über einen Veriegelungeingang 7,8 der Verriegelungsschaltung 7 an den Verriegelungsausgang 8.7 der Taktschaltung 8 in der Fortschalteinrichtung 2' angeschossen; d. h., das jeweils nach einem Fortschaltsignal T1 zum Weiterschalten des Adressenzählers 2 erscheinende Verriegelungssignal T2 zum Ansteuern der Verriegelungsschaltung 7 wirkt für die Schieberegister 11 und 12 als Schiebetaktsignal.The locking circuit 7, by means of which according to the information from the jump command generator 6, turning away from switching to the next one Address A made a jump to a jump address Ax or is suppressed, consists essentially of two shift registers 11 and 12. Their clock inputs 11.8 and 12.8 for the sliding clock are via a locking input 7.8 of the locking circuit 7 to the locking output 8.7 of the clock circuit 8 shot in the indexing device 2 '; d. that is, each after an incremental signal T1 for advancing the address counter 2 appearing locking signal T2 to control the latch circuit 7 acts for the shift registers 11 and 12 as a shift clock signal.

Der Informationseingang 11.3 ist über einen Gebereingang 7.3 der Verriegelungsschaltung 7 an die Geber-Abfrageschaltung 3 angeschlossen, aus der sie ein Quittungssignal erhält, wenn die Information eines beliebigen, vom Speicher 1 angesteuerten Sprungbefehlsgebers 6 abgefragt wird. Diese Sprungbefehlsinformation selbst wird über die Geber-Abfrageschaltung 3 auf einen Sprungbefehlseingang 7.6 der Verriegelungsschaltung 7 gegeben, an die der Informationseingang 12.3 des zweiten Schieberegisters 12 angeschlossen ist. Die Löscheingänge 11.13 bzw. 12.13 der Schieberegister 11 und 12 sind einer Verzögerungsstufe 13 nachgeschaltet. Im dargestellten bevorzugten Realisierungsbeispiel sind beide Schieberegister 11 und 12 zweistufig aufgebaut. Der zweite Ausgang 12.2 des zweiten Schieberegisters 12 steuert einerseits die Verzögerungsstufe 13 und andererseits, über einen Setzausgang 7.2 der Verriegelungsschaltung 7, den Übergabeeingang 2.7 des Adressenzählers 2 an. Der erste. Ausgang 12.1 des zweiten Schieberegisters 12 ist nicht abgefragt. Beide Ausgänge .11.1 und 11.2 des ersten Schieberegisters 11 sind über eine ODER-Schaltung 14 zusammengefaßt und auf einen Blockierausgang 7.4 der Verriegelungs--schaltung 7 geführt.The information input 11.3 is via a transmitter input 7.3 of the interlocking circuit 7 connected to the encoder interrogation circuit 3, from which it sends an acknowledgment signal receives, if the information of any jump command generator controlled by memory 1 6 is queried. This jump command information itself is sent via the encoder interrogation circuit 3 given to a jump command input 7.6 of the locking circuit 7 to which the information input 12.3 of the second shift register 12 is connected. The clear inputs 11.13 and 12.13 of the shift registers 11 and 12 are a delay stage 13 downstream. In the illustrated preferred implementation example, both are Shift registers 11 and 12 have a two-stage structure. The second output 12.2 of the second Shift register 12 controls on the one hand the delay stage 13 and on the other hand, via a set output 7.2 of the interlocking circuit 7, the handover entrance 2.7 of address counter 2. The first. Output 12.1 of the second shift register 12 is not queried. Both outputs .11.1 and 11.2 of the first shift register 11 are combined via an OR circuit 14 and a blocking output 7.4 of the interlocking circuit 7.

Ein.ODER-Gatter 15 vor dem Takteingang 11.8 des ersten Schieberegisters -11 ist für den Fall vorgesehen, daß zwischen einem Fortschaltsignal T1 und dem-darauf folgenden Ubergabesignal T4 außer dem-schon erwähnten Verriegelungssignal T2 (wenigstens) ein weiteres Verriegelungssignal T3 an einem weiteren Verriegelungsausgang 8.16 der Taktschaltung 8 vorgesehen ist, dessen funktionelle Bedeutung unten im Zusammenhang mit Fig. 2 erläutert ist. In diesem Falle. weist die Verriegelungsschaltung 7 für dieses weitere Verriegelungssign.-al T3 einen weiteren Verriegelungseingang 7.16 auf, der über eine Blockierstufe 16 auf den zweiten Eingang des ODER-Gatters 15 geführt ist.An.OR gate 15 in front of the clock input 11.8 of the first shift register -11 is provided for the case that between an increment signal T1 and the-on it following transfer signal T4 besides the already mentioned locking signal T2 (at least) a further locking signal T3 at a further locking output 8.16 the clock circuit 8 is provided, the functional meaning of which is related below is explained with FIG. In this case. has the latch circuit 7 for this further locking sign.-al T3 another locking input 7.16 on, which via a blocking stage 16 to the second input of the OR gate 15 is led.

Die Blockierstufe 16 ist he4spielsweise als UND-Bedingung 17 mit. einem negierenden Eingang realisiertj der an den Blockierausgang 7.4 der Verriegelungsschaltung 7 angeschlossen ist, die Funktion der Blockierstufe 16-also immer dann freigibt, wenn der Blockierausg.^ng 7.4 von keinem der beiden Ausgänge 11.1 oder 11.2 des ersten Schieberegisters 11 angesteuert wird.The blocking stage 16 is, for example, an AND condition 17 with. a negating input is implemented at the blocking output 7.4 of the interlocking circuit 7 is connected, the function of the blocking stage 16-so always enables, if the blocking output 7.4 of neither of the two outputs 11.1 or 11.2 of the first shift register 11 is controlled.

Immer dann, wenn mittels des Adressenzählers 2 ein Speicherplatz im Speicher 1 abgefragt wird, dessen Daten D die Ansteuerung der Geber-Abfrageschaltunng 3 zur Abfrage eines- bestimmten Sprungbefehlsgebers 6 bewirken, folgt vom ersten Schieberegister 11 her eine Ansteuerung des Blockierausganges 7.4, damit während der Durchführung bzw. der Ignorierung eines Adressensprunges (je nach der Momentaninformation am abgefragten Sprungbefehlsgeber 6) in der Abfrageschaltung 3 ein Übergang auf andere Funktionsstellungen und im Ausgangsgeber 4 jegliche Informationsausgabe unterbunden wird. Hierfür sind dem Blockierausgang 7.4 der Verriegelungsschaltung 7 ein Blockiereingang 4.7 des Ausgangsgebers 4 sowie ein Blockiereingang 3.7 der Abfrageschaltung 3 nachgeschaltet. Sofern der Blockiereingang 4.7 am Ausgangsgeber 4 nicht angesteuert, eine Informationsausgabe also nicht unterbunden ist, erfolgt eine Informationsausgabe nach Maßgabe des Informationsinhalts des gerade erreichten Speicherplatz es im Speicher 1, wenn vor Weiter schalten auf den nächsten Speicherplatz (aufgrund Erscheinens des nächsten Fortschaltsignales T1 am Zählsignaleingang 2.8) das Übergabesignal T4 vom Freigabeausgang 8.4 der Taktschaltung 8 einen Auslesesteuereingang 4.8 am Ausgangsgeber 4 freigibt.Whenever a memory location in the Memory 1 is queried, the data D of which is used to control the encoder query circuit 3 to query a certain jump command generator 6, follows from the first Shift register 11 ago a control of the blocking output 7.4, so during the execution or the ignoring of an address jump (depending on the current information a transition on the interrogated jump command generator 6) in the interrogation circuit 3 other functional positions and in the output transmitter 4 any information output is prevented will. For this are the Blocking output 7.4 of the interlocking circuit 7 a blocking input 4.7 of the output transmitter 4 and a blocking input 3.7 of the Interrogation circuit 3 connected downstream. If the blocking input 4.7 on the output encoder 4 is not activated, i.e. information output is not prevented, takes place an information output according to the information content of the just reached Store it in memory 1, if before next switch to the next memory space (due to the appearance of the next incremental signal T1 at the counting signal input 2.8) the transfer signal T4 from the release output 8.4 of the clock circuit 8 has a readout control input 4.8 at the output encoder 4 enables.

Diese funktionellen Zusammenhänge ergeben sich auch aus dem Impuls-Zeit-Diagramm gemäß Fig. 2, von dem zunächst nur die obere Hälfte beachtet werde. Zur Vereirfachung der Übersicht sind die Ausgangssignale der Taktschaltung 8 ebenso wie die Sprungbefehlssignale, die vom Sprungbefehlsgeber 6 geliefert werden, als Rechteckimpulse dargestellt. Andere Impulsformen oder pulskodierte Signale sind aber ebenso zur Realisierung des erfindungsgemäßen Verfahrens anwendbar.These functional relationships also result from the pulse-time diagram according to FIG. 2, of which only the upper half will initially be considered. To simplify the overview are the output signals of the clock circuit 8 as well as the jump command signals, which are supplied by the jump command generator 6, shown as square-wave pulses. However, other pulse shapes or pulse-coded signals can also be implemented of the method according to the invention applicable.

Am Takteingang 8.9 der Taktschaltung 8 erscheint eine Impulsfolge vom Impulsgenerator 9, die als eine Folge von Taktperioden Z darstellbar ist. Jede Taktperiode Z beginnt mit einem Fortschaltsignal T1 und endet mit einem Übergabesignal T4, zwischen denen (wenigstens) ein Verriegelungssignal T2 erscheint. Beim dargestellten, bevorzugten Realisierungsfall ist ein weiteres Verriegelungssignal T3 innerhalb einer jeden Taktperiode Z vorgesehen, auf dessen Bedeutung im Zusammenhang mit der unteren Hälfte der Darstellung in Fig. 2 eingegangen wird.A pulse train appears at the clock input 8.9 of the clock circuit 8 from the pulse generator 9, which can be represented as a sequence of clock periods Z. Every Clock period Z begins with an increment signal T1 and ends with a transfer signal T4, between which (at least) one locking signal T2 appears. When shown, The preferred implementation case is a further locking signal T3 within of each clock period Z provided for its importance in connection with the The lower half of the illustration in FIG. 2 is discussed.

Das Auftreten eines Fortschaltsignales T1 bewirkt ein Fortschalten von einerÅdresse An-l auf die nächstfolgende Adresse An im Speicher 1; d. h., am Datenausgang 1.1 wurden die abgespeicherten Daten Dn-1 durch die abgespeicherten Daten Dn ersetzt. Das Übergabesignal T4 der momentan betrachteten Taktperiode Z1 bewirkt die Ansteuerung des. Auslesesteuereinganges 4.8 des Ausgangsgebers 4, der diejenige der nachgeschalteten Funktionseinheiten 5 ansteuert, die gemäß der im Speicher 1 abgespeicherten Information entsprechend den Daten Dn individualisiert ist.The occurrence of an increment signal T1 causes an increment from one address to the next Address An in memory 1; d. That is, the stored data Dn-1 were replaced by the stored data at data output 1.1 Data Dn replaced. The transfer signal T4 of the currently considered clock period Z1 causes the activation of the readout control input 4.8 of the output transmitter 4, the that one of the downstream functional units 5 controls, which according to the im Memory 1 stored information according to the data Dn individualized is.

Zu Beginn der in Fig. 2 nächstfolgend dargestellten Taktperiode Z2, also mit Erscheinen des nächsten Fortschaltsignales T1, wird auf den Speicherplatz mit der nächstfolgenden Adresse An+1 weitergeschaltet, in dem die Daten Dn+1 enthalten sind. Diese Daten Dn+1 seien keiner dem Ausgangsgeber 4 nachgeschalteten Funktionseinheit 5 zugeordnet, sondern der Ansprache eines bestimmten von mehreren Sprungbefehlsgebern 6 über die Abfrageschaltung 3.At the beginning of the clock period Z2 shown next in Fig. 2, so when the next stepping signal T1 appears, the memory location with the next address An + 1 in which the data contains Dn + 1 are. These data Dn + 1 are not supposed to be a functional unit connected downstream of the output transmitter 4 5 assigned, but the addressing of a certain one of several jump commanders 6 via the interrogation circuit 3.

Die Tatsache, daß nun über den Datenausgang 1.1 ein Sprungbefehlsgeber 6 zur Abfrage der Sprungbefehlsinformation angesteuert ist, führt am Gebereingang 7.3 zu einem von der Abfrageschaltung 3 gelieferten HIGH-Signal als Abfrage-Quittungssignal.The fact that a jump command generator is now via the data output 1.1 6 is activated to query the jump command information, leads to the encoder input 7.3 to a HIGH signal supplied by the interrogation circuit 3 as an interrogation acknowledgment signal.

Das auf das Fortschaltsignal T1 der momentan betrachteten Taktperiode Z1 folgende Verriegelungssignal T2 dient am Takteingang .11.8 des ersten Schieberegisters 11 als Schiebetaktsignal, d. h., das Quittungs-HIGH-Signal am Informationseingang 11.3 wird auf den ersten Ausgang 11.1 und somit als Blockiersignal auf den Blockierausgang 7.4 der Verriegelungsschaltung 7 durchgeschaltet. Über den Blockiereingang 3.7 ist dadurch gewährleistet, daß bis auf weiteres keine Umschaltung der Abfrageschaltung 3 auf einen anderen Sprungbefehlsgeber durchgeführt wird. Über den Blockiereingang 4.7 ist dadurch zugleich gewährleistet, daß bei Erscheinen des Übergabesignales T4 am Ende der momentan betrachteten Taktperiode Z2 das Auftreten eines Impulses am Auslesesteuereingang 4.8 nicht zur Ausgabe irgend--welcher Informationen (also nicht zur Ansteuerung irgendwelcher Funktionseinheiten 5) führt, was am Endender oberen Hälfte der Fig. 2 durch das Fortlassen eines Punktes symbolisiert ist.The on the stepping signal T1 of the currently considered clock period Locking signal T2 following Z1 is used at clock input .11.8 of the first shift register 11 as a shift clock signal, i.e. i.e. the acknowledgment HIGH signal at the information input 11.3 is sent to the first output 11.1 and thus as a blocking signal to the blocking output 7.4 of the interlock circuit 7 switched through. About the blocking input 3.7 is this ensures that the interrogation circuit will not be switched over until further notice 3 is carried out on another jump command generator. Via the blocking input 4.7 at the same time ensures that when the transfer signal appears T4 at the end of the currently considered clock period Z2 the occurrence of a pulse at readout control input 4.8 not for outputting any information (i.e. does not lead to the control of any functional units 5), which at the end of the upper half of Fig. 2 is symbolized by the omission of a point.

Mit dem nächsten Fortschaltsignal T1, also zu Beginn der nächstfolgenden Taktperiode Z3, wird im Speicher 1 auf den nächsten Speicherplatz mit der Adresse An+2 weitergeschaltet.With the next incremental signal T1, i.e. at the beginning of the next one Clock period Z3, is in memory 1 to the next memory location with the address Forwarded to + 2.

Unter dieser Adresse ist als Daten Dn+2 diejenige Adresse als Sprungadresse Ax abgespeichert, bei der - anstelle Fortschaltens auf den nächstfolgenden Speicherplatz An+3 -die schrittweise Auslesung des Inhalts des Speichers 1 fortgeführt werden soll, falls in der vorangegangenen Taktperiode Z2, also bei der Abfrage des den Daten Dn+1 zugeordneten Sprungbefehlsgebers 6, ein Sprungbefehl anlag. Dieser Sprungbibhl am Informationseingang 12.3 des zweiten Schieberegisters 12 ist in Fig. 2 strichschraffiert dargestellt. Das Verriegelungssignal T2, das am Takteingang 12.8 als Schiebetaktsignal auftrat, bewirkte in der Taktperiode Z2 eine Übergabe dieses HIGH-Signales an den ersten, schaltungsmäßig aber nicht abgefragten Ausgang 12.1.At this address, the address as the jump address is the data Dn + 2 Ax stored in the - instead of switching to the next storage location At + 3 - the gradual reading of the contents of the memory 1 can be continued should, if in the previous clock period Z2, so when querying the Data Dn + 1 assigned jump command generator 6, a jump command was applied. This jump library at the information input 12.3 of the second shift register 12 is hatched in FIG shown. The locking signal T2, which is at the clock input 12.8 as a shift clock signal occurred, caused a transfer of this HIGH signal to the in the clock period Z2 first output 12.1, but not queried in terms of circuitry.

In der Taktperiode Z3 wird das HIGH-Signal im ersten Schieberegister 11 vom ersten Ausgang 11.1 bei Auftreten des Verriegelungssignales T2 auf den zweiten Ausgang 11.2 weitergeschaltet. Infolge der Zusammenführung dieser Ausgänge 11.1 und 11.2 über die ODER-Schaltung 14 bleibt der Blockierausgang 7.4 weiterhin angesteuert. Dieses Verriegelungssignal T2 in der Taktperiode Z3 bewirkt ferner im zweiten Schieberegister 12 eine Fortschaltung des HIGH-Signales vom ersten Ausgang 12.1 auf den zweiten Ausgang 12.2,d.h. nun eine (kreuzschraffierte) Ansteuerung des Setzausganges 7.2 zu 2 der Verriegelungsschaltung 7.In the clock period Z3, the HIGH signal in the first shift register 11 from the first output 11.1 to the second when the locking signal T2 occurs Output 11.2 switched on. As a result of the merging of these outputs 11.1 and 11.2 via the OR circuit 14, the blocking output 7.4 remains activated. This locking signal T2 in the clock period Z3 also effects in the second shift register 12 a progression of the HIGH signal from the first output 12.1 to the second Output 12.2, i.e. now a (cross-hatched) control of the set output 7.2 to 2 of the interlock circuit 7.

Das bedeutet aber, daß der Übergabeeingang 2.7 des Adressenzählers 2 angesteuert wird und die Zählausgangsstellung, also die Ansteuerung des Adresseneinganges 1.2 am Speicher 1, auf denjenigen Zahlenwert umgeschaltet wird, der als, die Sprungadresse Ax darstellende,Daten Dn+2seitEeginn. dieser Taktperiode Z3 am Speicher-Datenausgang 1.1 erscheint und somit am Übernahmeeingang 2.2 zum Setzen des Adressenzählers 2 auf die neue Zählstellung (Sprungadresse Ax) ansteht.But that means that the transfer input 2.7 of the address counter 2 is controlled and the counter starting position, i.e. the control of the address input 1.2 at the memory 1, is switched to the numerical value that is used as the jump address Ax representing data Dn + 2 side start. this clock period Z3 at the memory data output 1.1 appears and thus at the acceptance input 2.2 for setting the address counter 2 to the new counting position (jump address Ax).

Noch innerhalb dieser momentan erreichten Taktperiode Z3 wird also der Sprungbefehl ausgeführt, und vom Erscheinen des Verriegelungssignales T2 an erfolgt die Abfrage des Speicherplatzes Ax mit den Daten Dx.Even within this momentarily reached clock period Z3 is therefore the jump command executed, and from the appearance of the locking signal T2 on the storage location Ax is queried with the data Dx.

Mit Erscheinen des HIGH-Signales am zweiten Ausgang 12.2 des zweiten-Schieberegisters 12 erfolgt zugleich die Ansteuerung der Verzögerungsstufe 13, bei der es sich einfach um eine R-C-Schaltung, aber auch um eine analoge- oder digitale Laufzeitschaltung handeln kann. Mit Ablauf der Verzögerungszeit # erscheint am Ausgang der Verzögerungsstufe 13 und damit an den Löscheingängen 11.13 und -12.13 der Schieberegister 11, 12 ein Löschsignal-, das sämtliche Schieberegister-Ausgänge 11.1 und 11.2 sowie 12.1 und 12.2 auf LOW setzt. Dadurch wird die Ansteuerung des Blockierausganges 7.4 beendet. Die Verzögerungsstufe 13 ist so zu dimensionieren, daß die Verzdgerungszeit abgelaufen ist, an ihrem Ausgang also ein Signal erscheint, ehe im Zuge des Ablaufes der Taktperiode das nächste Signal erscheint. Bei Auf treten des die momentane Taktperiode Z3 abschließenden übergabesignales T4 erfolgt sodann eine Ansteuerung des Auslesesteuereinganges 4.8; d. h. nach Maßgabe der aufgrund des durchgeführten Sprunges nun am Datenausgang 1.1 anstehenden Daten Dx erfolgt über den A.ungangsgaber 4 die Ansteuerung einer Funktionseinheit 5. Darin diesem, der Darstellung in der oberen Hälfte der Fig. 2 entsprechenden, Beispielsfall also -die nach- Durchführung des Sprunges abgefragten Daten Dx nicht ihrerseits wieder einer Abfrage eines Sprungbefehlsgebers 6 zugeordnet sind, erfolgt von der Adresse Ax aus schrittweise die weitere Abfrage der im Speichers gespeicherten Daten D.When the HIGH signal appears at the second output 12.2 of the second shift register 12 is carried out at the same time the control of the delay stage 13, which is easy an R-C circuit, but also an analog or digital delay circuit can act. When the delay time has elapsed, # appears at the output of the delay stage 13 and thus at the clear inputs 11.13 and -12.13 of the shift registers 11, 12 Erase signal, which all shift register outputs 11.1 and 11.2 and 12.1 and 12.2 is set to LOW. This ends the activation of the blocking output 7.4. The delay stage 13 is to be dimensioned so that the delay time has expired is, i.e. a signal appears at its output before the clock period expires the next signal appears. When the current clock period Z3 occurs, the final one transfer signal T4 then the readout control input 4.8 is activated; d. H. in accordance with the result of the jump carried out now at the data output 1.1 pending data Dx takes place via the input 4 the control of a Functional unit 5. In this, the representation in the upper half of Fig. 2 corresponding, example case -the after- execution of the jump queried Data Dx are not in turn assigned to a query from a jump command generator 6 are, the further interrogation of the in the memory takes place step by step from the address Ax stored data D.

Das bedeutet zu Beginn der nächsten Taktperiode -Z4, also mit Erscheinen des nächsten Fortschaltsignales T1, den Übergang auf die nächstfolgende Adresse Ax+i zum Auslesen der darunter abgespeicherten Daten Dx+1 zur entsprechenden Ansteuerung einer diesen Daten zugeordneten Funktionseinheit 5 bei Ansteuerung des Auslesesteuereinganges 4.8 durch das Übergabesignal T4 diest:Taktperiode Z4 denn das zwischen Fortschaltsignal T1 und Übergabesignal T4 in dieser Taktperiode Z4 auftretende Verriegelungssignal T2 führt nicht zu einer Ansteuerung des Blockierausganges 7.4, weil mangels Abfrage eines Sprungbefehlsgebers 6 während dieser Taktperiode Z4 an den Schieberegister-Informationseingängen 11.3 und 12.3 keine HIGH-Signale auftreten.That means -Z4 at the beginning of the next clock period, i.e. with appearance of the next increment signal T1, the transition to the next address Ax + i for reading out the data stored underneath Dx + 1 for the corresponding control a functional unit 5 assigned to this data when activated of Readout control input 4.8 through the transfer signal T4 diest: clock period Z4 then that between increment signal T1 and transfer signal T4 in this clock period Z4 Occurring locking signal T2 does not lead to an activation of the blocking output 7.4, because in the absence of interrogation of a jump command generator 6 during this clock period Z4 at the shift register information inputs 11.3 and 12.3 no HIGH signals appear.

Mit Erscheinen des nächstfolgenden Fortschaltsignales T1 wird in die nächstfolgende Taktperiode Z5 eingetreten und zugleich auf den nächstfolgenden Speicherplatz unter der Adresse Ax+2 mit den Daten Dx+2 weitergeschaltet, die zum Schluß dieser Taktperiode Z5 bei Erscheinen des Übergabesignales T4 zur rnderweitigen Ansteuerung von Funktionseinheiten 5 ausgelesen werden.When the next stepping signal T1 appears, the the next following clock period Z5 occurred and at the same time to the next following memory location at the address Ax + 2 with the data Dx + 2, which at the end of this Clock period Z5 when the transfer signal T4 appears for peripheral control are read out by functional units 5.

In der oberen Hälfte der Darstellung der Fig. 2 ist gestrichelt eingetragen, welche Signalzustände sich einstellen, wenn während der Taktperiode Z2, also bei Abfrage des Sprungbefehlsgebers 6, kein Sprungbefehl vorliegt, also kein Adressensprung durchgeführt und stattdessen auf den regulär nächst folgenden Speicherplatz im Speicher 1 weitergeschaltet werden soll. Am Informationseingang 11.3 des ersten Schieberegisters ändert sich nichts, da hier wieder das Quittungssignal über die Tatsache der Abfrage eines Sprungbefehlsgebers 6 erscheint.In the upper half of the illustration in FIG. 2 is entered in dashed lines, which signal states are set if during the clock period Z2, i.e. at Interrogation of jump command generator 6, no jump command is present, i.e. no address jump and instead to the next regular storage space in the memory 1 is to be switched on. At information input 11.3 of the first shift register nothing changes because here again the acknowledgment signal about the fact of the query a jump command generator 6 appears.

Das führt bei Auftreten des Verriegelungssignales T2, also bei Übergabe des HIGH-Signales an den ersten Schieberegisterausgang 11.11 wieder zur Ansteuerung des Blockierausganges 7.4.This leads to the occurrence of the locking signal T2, that is, to the handover of the HIGH signal at the first shift register output 11.11 again for control the blocking output 7.4.

Da nun jedoch vom Sprungbefehlsgeber 6 keine Information "Sprung in Sprungadresse durchführen" geliefert wird, erscheint am Informationseingang 12.3 des zweiten Schieberegisters kein HIGH-Signal, dessen zweiter, abgefragter Ausgang 11.2 verbleibt also auf LOW, und eine Ansteuerung des Setzausganges 7.2 sowie der Verzögerungsstufe 13 findet nicht statt. Wie im zuvor betrachteten Falle bleibt das Auftreten des Übergabesignales T4 -am Ende der Taktperiode Z2 wegen der Funktion des Blockierausganges 7.4 ohne Wirkung. Zu Beginn der nächstfolgenden Taktperiode Z3 wird zwar auf denjenigen Speicherplatz mit der Adresse An+2 weitergeschaltet, der die Sprungadresse Ax als Daten Dn+2 beinhaltet, dieser Zählerstand wird aber nicht in den Adressenzähler 2 übernommen, weil ja der Setzausgang 7.2 nun nicht angesteuert wird.However, since there is no information "Jump in Execute jump address "is supplied, appears at information input 12.3 of the second shift register no HIGH signal, its second, queried output 11.2 remains LOW, and a control of the set output 7.2 and the Delay stage 13 does not take place. As in the case previously considered, remains the occurrence of the transfer signal T4 -at the end of the clock period Z2 has no effect because of the function of the blocking output 7.4. At the beginning of the next one Clock period Z3 is switched to the memory location with the address An + 2, which contains the jump address Ax as data Dn + 2, but this counter reading is not transferred to address counter 2, because the setting output 7.2 is not now is controlled.

Stattdessen wird zu Beginn der nächsten Taktperiode Z4 durch das Sortschaltsignal T1 auf den nächstfolgenden Speicherplatz mit der Adresse An+3 weitergeschaltet. Das nun auftretende Vertiegelungssignal T2 dient am ersten Schieberegister-Takteingang 11.8 als Schiebetaktsignal, mit dem das HIGH-Signal aus dem zweiten Ausgang 11.2 herausgeschoben wird. Da vom Informationseingang 11,3 aus der Taktperiode Z2 LOW-Signal nachgeschogen wurde, erscheint auch am Blockierausgang 7.4 nun LOW-Signal, d. h., der Blockierausgang 7.4 ist nicht mehr angesteuert. Mit Erscheinen des Ubergabesignales T4, am Ende schon der momentanen Taktperiode 24/können somit die Daten Dx+3: wm Speicher-Datenausgang 1.1 ausgelesen werden, zum die zugeordnete Funktionseinheit 5 anzusteuern.Instead, at the beginning of the next clock period Z4 is activated by the sorting signal T1 switched to the next storage location with the address An + 3. The locking signal T2 that now appears is used at the first shift register clock input 11.8 as a shift clock signal with which the HIGH signal from the second output 11.2 is pushed out. Since the information input 11.3 from the clock period Z2 LOW signal has been followed up, the blocking output 7.4 now also shows a LOW signal, i.e. H., the blocking output 7.4 is no longer activated. With the appearance of the handover signal T4, at the end of the current clock period 24 /, the data Dx + 3: wm Memory data output 1.1 can be read out to the assigned functional unit 5 to control.

Zu Beginn der nächstfolgenden Taktperiode Z 5 erfolgt der Übergang auf Abfrage des nächstfolgenden Speicherplatzes mit der Adresse An+4, um mit Erscheinen des Übergabesignales T4 dieser Taktperiode Z5 die hier abgespeicherten Daten Dn+4 zum Ansteuern bei der Funktionseinheit 5 auszulesen.The transition takes place at the beginning of the next clock period Z 5 on request of the next storage location with the address An + 4, in order to appear with of the transfer signal T4 of this clock period Z5, the data Dn + 4 stored here to be read out for control at the functional unit 5.

Es zeigt sich also, daß das Erscheinen der Verriegelungssignale T2 zweier aufeinanderfolgender Taktperioden Z2-Z3 beim Vorliegen eines Sprungbefehles zunächst zum Blockieren der Abfrage- und Ausgabeeinheiten und dann zum Umschalten auf die Sprungadresse Ax noch innerhalb derselben Taktperiode Z3 dienen, in der diese Sprungadresse selbst als Daten Dn+2 am Datenausgang 1.1 erschienen. Liegt dagegen bei Abfrage eines Sprungbefehlsgebers 6 kein Sprungbefehl vor, dann wird die Existenz der Sprungbefehlsadresse Ax ignoriert und auf denjenigen Speicherplatz mit der Adresse An+3 weitergeschaltet, der sich regulär an den soeben erreichten anschließt, woraufhin die Ansteuerung des Blockierausganges 7.4 wieder aufgehoben wird.It can therefore be seen that the appearance of the locking signals T2 two successive clock periods Z2-Z3 when there is a jump command first to block the query and output units and then to switch to the jump address Ax still serve within the same clock period Z3 in which this jump address itself appeared as data Dn + 2 at data output 1.1. Lies on the other hand when asked of a jump command generator 6 no jump command before, then the existence of the branch instruction address Ax is ignored and on that Storage location with the address An + 3, which is regularly assigned to the just reached, whereupon the activation of the blocking output 7.4 again will be annulled.

Gerade bei Folgesteuerungen kommt es vor, daß mehrere, z. B.zwei Entscheidungskriterien hintereinander vorliegen, also mit Durchführung des Sprungbefehles eine Adresse erreicht ist, unter der ihrerseits wieder Daten abgespeichert sind, die die Abfrage eines Sprungbefehlsgebers hervorrufen. Im Falle der Fig. 2 hieße das, daß nach Übergang auf die Sprungadresse Ax in der Taktperiode z3 Daten Dx am Datenausgang 1.1 anstehen, die nicht der Ansteuerung einer Funktionseinheit 5 zugeordnet sind, sondern der erneuten Ansteuerung eines Sprungbefehlsgebers 6. Der Inhalt der Daten Dx+1 der nächstfolgenden Adresse Ax+l wäre dann eine weitere Sprungadresse Ay, d. h., an die Taktperiode Z3 würde sich eine funktionell gleiche Taktperiode Z4 anschließen.Especially with sequence controls, it happens that several, z. B. two decision criteria are present one after the other, i.e. an address when the jump instruction is carried out is reached, under which in turn data are stored that the query of a jump command generator. In the case of FIG. 2, this would mean that after transition on the jump address Ax in the clock period z3 data Dx are pending at the data output 1.1, which are not assigned to the control of a functional unit 5, but to the renewed activation of a jump command generator 6. The content of the data Dx + 1 of the The next address Ax + 1 would then be a further jump address Ay, d. h., at the clock period Z3 would be followed by a functionally identical clock period Z4.

Gemäß derjenigen Weiterbildung der Erfindung, die zwischen einem Fortschaltsignal T1 und einem Übergabesignal T4 zwei aufeinanderfolgende Verriegelungssignale T2 und T3 vorsieht,-wird die Verarbeitungszeit für die Abwicklung einer solchen Folge von zwei Sprungadressen spürbar verkürzt, wie es sich im einzelnen aus der unteren Hälfte der Darstellung der -Fig. 2 für den Fall des Vorliegens eines Sprungbefehles bei Abfrage eines Sprungbefehlsgebers 6 ergibt.According to that development of the invention, which is between an incremental signal T1 and a transfer signal T4 two successive locking signals T2 and T3 provides, -will be the processing time for handling such a sequence noticeably shortened by two jump addresses, as can be seen in detail from the lower one Half of the illustration of the -Fig. 2 in the event of a jump instruction when querying a jump command generator 6 results.

Auch bei Berücksichtigung dieses weiteren Verriegelungssignales T3 ergibt sich in der ersten oben betrachteten Taktperiode Z1 keine Änderung, weil an den Informationseingängen 11.3 und 12.3 der beiden Schieberegister 11 und 12 keine HIGH-Signale anstehen, also auch dieses zusätzliche Schiebetaktsignal an den Takteingängen 11.8 und 12.8 zu keiner Änderung der Ausgangszustände führt. Das gilt entsprechend für die Taktperiode Z2, weil schon vor Auftreten des weiteren Verriegelungssignales T3 das Verriegelungssignal T2 zum Ansteuern des Blockierausganges 7.4 und damit der Blockierstufe 16 führte, die UND-Bedingung 17 zum Durchschalten des zusätzlichen Verriegelungssignales T3 auf die Schieberegister-Takteingänge 11.8 und 12.8 also nicht erfüllbar ist.Even if this further locking signal T3 is taken into account there is no change in the first clock period Z1 considered above, because at the information inputs 11.3 and 12.3 of the two shift registers 11 and 12 there are no HIGH signals, including this additional shift clock signal to the Clock inputs 11.8 and 12.8 do not change the Initial states leads. This applies accordingly to the clock period Z2, because even before the occurrence of the further locking signal T3, the locking signal T2 to control the blocking output 7.4 and thus the blocking stage 16 led the AND condition 17 to switch through of the additional locking signal T3 on the shift register clock inputs 11.8 and 12.8 cannot be fulfilled.

Die Daten Dx unter der während der Taktperiode Z3 angenommenen Sprungadresse Ax seien nun jedoch nicht einer definierten Ansteuerung einer Funktionseinheit 5 zugeordnet, sondern abermals der Ansteuerung der Geber-Abfrageschaltung 3 hinsichtlich eines bestimsten Sprungbefehlsgebers 6. Am Informationseingang 11.3 des ersten Schieberegisters 11 erscheint also erneut HIGH-Signal, nämlich das Quittungssignal aufgrund der Tatsache, daß ein Sprungbefehlsgeber 6 angesteuert ist Da angenommen sei, daß dieser Sprungbefehlsgeber 6 das Kommando zum Ausführen eines weiteren Adressensprunges liefert, erscheint bei Erreichen der ersten Sprungadresse Ax bereits wieder- ein HIGH-Signal am Informationseingang 12.3 des zweiten Schieberegisters 12, in Fig. 2 unten als zweiter strichschraffierter Sprungbefehl dargestellt. Weil der Blockierausgang 7.4 bei Ersche i:n eines Ausgang3signals an der Verzögerungsstufe 13 nicht mehr angesteuert ist, ist die UND-Bedingung 17 am negierenden Eingang vorbereitet, die Blockierstufe 16 schaltet also bei Erscheinen des weiteren Verriegelungssignales T3 innerhalb der momentan erreichten Taktperiode Z3 durch.The data Dx under the jump address accepted during the clock period Z3 Ax are now not a defined control of a functional unit 5 assigned, but again the control of the encoder interrogation circuit 3 with regard to of a specific jump command generator 6. At information input 11.3 of the first shift register 11 appears again HIGH signal, namely the acknowledgment signal due to the fact that a jump command generator 6 is controlled Since it is assumed that this jump command generator 6 provides the command to execute another address jump appears when the first jump address Ax is reached, there is already another HIGH signal at the information input 12.3 of the second shift register 12, at the bottom of FIG. 2 as the second with hatched lines Jump command shown. Because the blocking output 7.4 when an output 3 signal appears is no longer activated at the delay stage 13, the AND condition is 17 prepared at the negating input, the blocking stage 16 switches when it appears of the further locking signal T3 within the clock period currently reached Z3 through.

Über das ODER-Gatter 15 werden die Takteingänge 11.8 und 12.8 erneut angesteuert, also die HIGH-Signale von den Informätionseingängen 11.3 und 12.3 auf die ersten Schieberegister-Ausgänge 11.1 und 12.1 übertragen. Das führt zum erneuten Ansteuern des Blockierausganges 7.4 aufgrund dieses zusätzlichen Verriegelungssignales T3.The clock inputs 11.8 and 12.8 are again via the OR gate 15 controlled, i.e. the HIGH signals from the information inputs 11.3 and 12.3 the first shift register outputs 11.1 and 12.1 are transmitted. That leads to again Activation of the blocking output 7.4 on the basis of this additional locking signal T3.

Mit Übergang in die nächstfolgende Taktperiode Z4 werden die Daten Dx+1 unter der Adresse Ax+1 abgefragt, die die weitere Sprungadresse Ay repräsentieren. Das Erscheinen des ersten Verriegelungssignales T2 dieser Taktperiode Z4 bewirkt das Weiterschalten des HIGH-Signales auf den zweiten Ausgang 12.2 des zweiten Schieberegisters 12, also wiederum ein Ansteuern des Setzausganges 7.2zum Umschalten des Adressenzählers 2 auf die neue Sprungadresse Ay. Kurz darauf, ehe ein weiteres Signal in der Taktperiode Z4 erscheint, liefert die Verzögerungsstufe 13 wiederdas Löschsignal zum Rücksetzen der Schieberegister-Ausgänge 11.1, 11.2 und 12.1, 12.2 in den Zustand LOW.With the transition to the next clock period Z4, the data Dx + 1 queried under the address Ax + 1, which represent the further jump address Ay. The appearance of the first locking signal T2 causes this clock period Z4 the switching of the HIGH signal to the second output 12.2 of the second shift register 12, i.e. again a control of the setting output 7.2 to switch the address counter 2 to the new jump address Ay. Shortly afterwards, before another signal in the clock period Z4 appears, the delay stage 13 again supplies the clear signal for resetting the shift register outputs 11.1, 11.2 and 12.1, 12.2 in the LOW state.

Damit ist auch dieser zweite Sprung durchgeführt, und noch in derselben Taktperiode Z4 erfolgt eine Ansteuerung einer Funktionseinheit 5 nach Maßgabe der Daten Dy, die unter dieser nun erreichten zweiten Sprungadresse Ay abgespeichert sind, indem das Übergabesignal T4 den Auslesesteuereingang 4.8 ansteuert.This second jump is also carried out, and still in the same one Clock period Z4 is a control of a functional unit 5 in accordance with the Data Dy which are stored under this second jump address Ay, which has now been reached are in that the transfer signal T4 controls the readout control input 4.8.

In der nächstfolgenden Taktperiode Z5 erfolgt in der schon be schriebenen Weise ein Fortschalten auf den-nächstfolgenden Speicherplatz im Speicher 1, in dem unter der Adresse Ay+1 weitere Daten Dy+1 für eine weitere Ansteuerung einer Funktionseinheit 5 vorliegen.In the next following clock period Z5 takes place in the already described be Way an advance to the next storage location in memory 1, in which under the address Ay + 1 further data Dy + 1 for a further control of a functional unit 5 are available.

Dadurch, daß ein zweites Verriegelungssignal T3 zur Verfügung steht, ist es also ermöglicht, noch in derselben Taktperiode Z, in der durch Umsetzen des Adressenzählers 2 ein Sprung auf die Sprungadresse durchgeführt wird, bereits das zweite Schieberegister 12 für den nächstfolgenden Adressensprung vorbereitet wird, der dann schon in der nächstfolgenden Taktperiode Z durchgeführt wird. Je nach-dem, ob in dem Speicherplatz, auf den nun gesprungen wurde, Daten abgespeichert sind, die die Ansteuerung einer Funktionseinheit oder aber die Abfrage eines weiteren Sprungbefehlsgebers bewirken, erfolgt noch in dieser Taktperiode eine Datenausgabe über den Ausgangsgeber 4oder die Vorbereitung des zweiten Schieberegisters 12 zur Durchführung eines gegebenenfalls vom Sprungbefehlsgeber 6 geforderten weiteren Adressensprunges.Because a second locking signal T3 is available, it is thus possible to still use the same clock period Z in which by converting the Address counter 2 a jump to the jump address is carried out, already that second shift register 12 is prepared for the next address jump, which is then carried out in the next clock period Z that follows. Depending on, whether data is stored in the memory location that has now been jumped to, the control of a functional unit or the query of another Cause jump command generator is still carried out in this clock period a data output via the output transmitter 4 or the preparation of the second shift register 12 to carry out a further step that may be requested by the jump command generator 6 Address leaps.

Infolge der beschriebenen Ansteuerung zweier zweistufiger Schieberegister durch zwei aufeinanderfolgende Verriegelungssignale T2, T3 zwischen einem Fortschaltsignal T1 und dem zugeordneten Übergabe signal T4 ist es also ohne besonderen Programmieraufwand möglich, innerhalb nur dreier Taktperioden Z zwei Entscheidungen (Sprungbefehle) und eine anschließende Informationsausgabe durchzuführen. Für diese Ausführung von beliebigen Sprungbefehlen ist ein denkbar geringer schaltungstechnischer Aufwand erforderlich und die Schaltanordnung entsprechend störunempfindlich.Marktstudien haben ergeben, daß unter den kommerziell erhältlichen Systemen zum Aufbau von speicherprogrammierten Steuerungen erst knapp 50 % die Durchführung von Sprungbefehlen ermöglichen, was damit erklärbar scheint, daß der schaltungstechnische Zusatzaufwand selbst dann, wenn ohnehin Mikroprozessoren für den Aufbau speicherprogrammierter Steuerungen eingesetzt werden, ganz erheblich ist, um freie Ansteuerbarkeit von Programmsprüngen realisieren zu können. Auf die Nachteile, zur Durchführung von Programmsprüngen eine Modifikation der binärkodierten Adressendarstellung vorzunehmen und dafür bestimmte Speicherbereiche verfügbar halten zu müssen, wurde eingangs schon eingegangen. Nach dem erfindungsgemäßen Verfahren und mittels der erfindungsgemäßen Schaltanordnung jedoch ist es ohne großen Zusatzaufwand möglich, selbst bestehende speicherprogrammierte Steuerungen und erst recht in Konzeption befindliche speicher-programmierte Steuerungen für Durchführung von bedingten oder unbedingten Programmsprüngen auszulegen, indem einfach die vorhandene Schaltanordnung um die beschriebene Schieberegisterschaltung und die béschriebene Modifikation des Taktgenerators zur Erzeugung des Vierfach-Taktes ergänzt wird.As a result of the described control of two two-stage shift registers by two successive locking signals T2, T3 between an incremental signal T1 and the assigned transfer signal T4 are therefore without any special programming effort possible, within only three clock periods Z two decisions (jump commands) and to carry out a subsequent information output. For this run of any jump commands is a very low circuit complexity required and the circuit arrangement is accordingly insensitive to interference have shown that among the commercially available systems for building memory-programmed Only almost 50% of the controls allow the execution of jump commands this seems to explain the fact that the additional circuitry effort even then if microprocessors for the construction of stored-program controls anyway are used, is very important to free control of program jumps to be able to realize. On the disadvantages of making program jumps make a modification of the binary-coded address representation and determined for it Having to keep memory areas available was already discussed at the beginning. To the method according to the invention and by means of the switching arrangement according to the invention however, it is possible to create existing memory-programmed ones without a great deal of additional effort Controls and, even more so, memory-programmed controls that are in the process of being conceptualized designed for execution of conditional or unconditional program jumps by simply the existing circuitry around the shift register circuit described and the described modification of the clock generator for generating the quadruple clock is supplemented.

Eine im Zuge von elektronischen Steuerungen erforderliche logische Verknüpfung binärer Informationen ist nicht Gegenstand der vorliegenden Erfindung; eine solche Verknüpfung gemäß den Gesetzen der Boolschen Algebra erfolgt ohnehin kostengünstiger softwaremäßig, als durch hardwaremäßige Realisierung von dem konkreten Einsatzfall anzupassende Gatterschaltungen.A logical one required in the course of electronic controls Linking binary information is not the subject of the present invention; such a link according to the laws of Boolean algebra takes place anyway more cost-effective in terms of software than through hardware implementation of the specific one Gate circuits to be adapted to the application.

L e e r s e i t eL e r s e i t e

Claims (7)

Patentansprüche 1. Verfahren zum Ausführen eines Adressen-Sprungbefehles bei einer speicherprogrammierten Folgesteuerung für Funktionsabläufe bei Werkzeug- oder Arbeitsmaschinen, insbesondere für Industrienähmaschinen, mittels eines hinsichtlich seiner momentan erreichten Zählstellung entweder schrittweise weiterzählbaren oder modifizierbaren Adressenzählers und mittels eines dem Adressenzähler nachgeschalteten Programmspeichers, in dem Adressen Datensätze zur Ansteuerung eines Ausgangsgebers bzw. zur Ansteuerung und Abfrage einer Sprungbefehlsgeber-Abfrageschaltung zugeordnet sind, wobei bei Erreichen einer Adresse, deren Datensatz der Ansteuerung und Abfrage eines Sprungbefehlsgebers zugeordnet ist, und bei Vorliegen eines Sprungbefehles von diesem Sprungbefehlsgeber ein Signal zum Umwandeln der momentanen Adressenzähler-Zählstellung in eine solche Zählstellung, die die Sprungadresse darstellt, ausgelöst wird, dadurch gekennzeichnet, daß bei Abfrage des Vorliegens eines Sprungbefehles ein Setzsignal vorbereitet und der Adressenzähler auf die nächstfolgende Adresse in seiner Zählfolge weitergeschaltet wird, daß der dieser nächstfolgenden Adresse im Programmspeicher zugeordnete Datensatz als die Sprungadresse in Form einer neuen Adressenzähler-Zählstellung auf einen Übernahmeeingang des Adressenzählers geschaltet wird und daß der Adressenzähler vom Setzsignal zur Übernahme dieser anliegenden Sprungadressen-Zählstellung als seine neue Zählstellung angesteuert wird.Claims 1. A method for executing an address jump instruction in the case of a programmed sequence control for functional sequences in the case of tool or work machines, in particular for industrial sewing machines, by means of a regarding its currently reached counting position either incrementally countable or modifiable address counter and by means of a downstream address counter Program memory in which addresses data sets for controlling an output encoder or assigned to control and interrogation of a jump command generator interrogation circuit are, whereby when an address is reached, its data record of the control and query is assigned to a jump command generator, and if a jump command is present from this jump command generator a signal for converting the current address counter count is triggered in such a counting position, which represents the jump address characterized in that when interrogating the presence of a jump instruction a Set signal prepared and the address counter to the next address in its counting sequence is advanced that the address following this next in the Program memory allocated data set as the jump address in the form of a new one Address counter counting switched to an acceptance input of the address counter and that the address counter from the set signal to accept this pending Jump address count position is driven as its new count position. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in einer Adressen-Fortschalteinrichtung zwischen jeweils zwei Fortschaltsignalen für den Übergang von einer Adressenzähler-Zählstellung auf die nächstfolgende Zählstellung ein Übergabesignal an einen speicher-gesteuerten Ausgangs geber und vor Auftreten des Ubergabesignales ein Verriegelungssignal erzeugt wird, da, aufgrund Ansteuerung eines Sprungbefehlsgebers vom Speicher aus, den Ausgangsgeber blockiert, bis die neue Adresse erreicht ist.2. The method according to claim 1, characterized in that in one Address incremental device between two incremental signals for the Transition from one address counter counting position to the next counting position a transfer signal to a memory-controlled output encoder and before occurrence of the transfer signal a locking signal is generated because, due to activation of a jump command transmitter from the memory blocks the output transmitter until the new address is reached. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß nach dem ersten Verriegelungssignal und vor dem Übergabesignal ein weiteres Veriegelungssignal erzeugt wird, das nach Durchführung eines Sprunges auf eine Sprungadresse freigegeben wird.3. The method according to claim 2, characterized in that according to the first locking signal and a further locking signal before the transfer signal is generated, which is released after a jump has been made to a jump address will. -4. Folgesteuerbungs-Schaltanordnung für Funktionsabläufe bei Werkzeug- oder Arbeitsmaschinen, insbesondere bei Industrienähmaschinen, zum Ausüben des Verfahrens nach Anspruch 1, mit einem Programm-Speicher, der an eine Adressen-Fortschalteinrichtung mit auf vorgebbare Zählstellungen setzbarem Adressenzähler sowie an, vom Programm-Speicher gemäß dem Datensatz unter einer erreichten Adresse gezielt abfragbare, Sprungbefehlsgeber und an einen, vom Programm-Speicher gemäß dem Datensatz unter einer erreichten Adresse gezielt ansteuerbaren, Ausgangsgeber angeschlossen ist, wobei der Adressenzähler ausgangsseitig an den Adresseneingang des Programm-Speichers, mit seinem Zählsignaleingang an einen Fortschaltausgang einer Taktschaltung und mit seinem Ubergabeeingang an einen über Sprungbefehlsgeber-Abfrageschaltungen angesteuerten Setzausgang angeschlossen ist und die Adressen-Fortschalteinrichtung für zyklische Abgabe von Fortschaltsignalen an den Adressenzähler- Zählsignaleingang ausgelegt ist, dadurch gekennzeichnet, daß der Adressenzähler (2) mit seinem Übernahmeeingang (2.2) an den Datenausgang (1.1) des Prögramm-Speichers (1) angeschlossen und im Programm-Speicher (1) unter derjenigen Adresse (An+2), die gemäß der Zählstellungs-Zählfolge des Adressenzählers (2) auf die der Abfrage eines Sprungbefehlsgebers (6) zugeordnete Adresse (An+1) folgt,als Datensatz (Dn+2) die Sprungadresse (Ax) abgespeichert ist und daß bei Vorliegen eines Sprungbefehles vom,durch die momentan erreichte Adresse (An+1) im Programm-Speicher (1) abgefragten,Sprungbefehlsgeber (6) ein Setzsignal erzeugt wird, das in der nächstfolgenden Zählstellung des Adressenzählers (2) dessen Übergabeeingang (2.7) zum Setzen des Adressenzählers (2) auf die Sprungadresse (Ax) als neue Zählstellung ansteuert.-4. Sequence control circuit arrangement for functional sequences in tool or work machines, in particular in the case of industrial sewing machines, for carrying out the method according to claim 1, having a program memory which is connected to an address incrementing device with address counter that can be set to predeterminable counting positions as well as from the program memory Jump command generators that can be specifically queried according to the data record under an address reached and to one from the program memory according to the data record at an address reached selectively controllable output transmitter is connected, with the address counter on the output side to the address input of the program memory with its counting signal input to an incremental output of a clock circuit and to its transfer input a set output controlled via jump command transmitter interrogation circuits is connected and the address incrementing device for cyclical delivery of incremental signals is designed for the address counter counting signal input, characterized in that that the address counter (2) with its transfer input (2.2) to the data output (1.1) of the program memory (1) and in the program memory (1) under that address (An + 2), which according to the counting sequence of the address counter (2) to the address assigned to the query of a jump command generator (6) (An + 1) follows, the jump address (Ax) is stored as data record (Dn + 2) and that at Presence of a jump command from, through which currently reached Address (An + 1) in the program memory (1) queried, jump command generator (6) a set signal is generated, which is in the next counting position of the address counter (2) Transfer input (2.7) for setting the address counter (2) to the jump address (Ax) as the new counting position. 5. Schaltanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Adressen-Fortschalteinrichtung (2') für zyklische Abgabe einer Folge von Taktperioden (Z) mit einem Fortschaltsignal (T1) an ihrem Fortschaltausgang (8.2), einem Verriegelungssignal (T2) an einem Verriegelungsausgang (8.7) und einem Übergabesignal (T4) an einem Freigabeausgang (8.4) ausgelegt ist und der Sprungbefehlsgeber-Abfrageschaltung (3) eine Verriegelungsschaltung (7) zur Erzeugung des Setzsignales und eines Verriegelungssignales nachgeschaltet ist, wobei die Verriegelungsschaltung (7) einen, der Sprungsbefehlsgeber-Abfrageschaltung (3) nachgeschalteten, Quittungs-Gebereingang (7.3), einen dem Sprungbefehlsgeber (6) nachgeschalteten Sprungbefehlseingang (7.6), einen vom Quittungs-Gebereingang (7.3) angesteuerten und auf einen Blockiereingang (4.7) des Ausgangsgebers (4) geschalteten Blockierausgang (7.4) sowie einen dem Verriegelungsausgang (8.7) nachgeschalteten Verriegelungseingang (7.8) aufweist, der mit dem Sprungbefehlseingang (7.6) über eine Verknüpfungsschaltung auf einen Setzausgang (7.2) und mit dem Quittungs-Gebereingang (7.3) über eine Blockierschaltung auf den Blockierausgang (7.4) geschaltet ist.5. Switching arrangement according to claim 4, characterized in that the Address incremental device (2 ') for cyclical delivery of a sequence of clock periods (Z) with an incremental signal (T1) at its incremental output (8.2), a locking signal (T2) at a locking output (8.7) and a transfer signal (T4) at one Release output (8.4) is designed and the jump command generator interrogation circuit (3) a locking circuit (7) for generating the set signal and a locking signal is connected downstream, wherein the interlocking circuit (7) one, the jump command generator interrogation circuit (3) downstream, acknowledgment transmitter input (7.3), one of the jump command transmitter (6) downstream jump command input (7.6), one from the acknowledgment transmitter input (7.3) controlled and switched to a blocking input (4.7) of the output transmitter (4) Blocking output (7.4) and one downstream of the locking output (8.7) Has locking input (7.8), which with the jump command input (7.6) via a logic circuit on a set output (7.2) and with the acknowledgment transmitter input (7.3) is switched to the blocking output (7.4) via a blocking circuit. 6. Schaltanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Verriegelungsschaltung (7) als Verknüpfungsschaltung und als Blockierschaltung je ein zweistufiges Schieberregister (11 12) aufweist, deren Takteingänge (11.8, 12.8) dem Verriegelungseingang (7.8) nachgeschaltet und deren Löscheingänge (11.13, 12.13) über eine Verzögerungsstufe (13) dem Setzausgang(7.2) parallel geschaltet sind, wobei das erste Schieberegister (11) mit seinem Informationseingang (11.3) an den Quittungs-Gebereingang (7.3) und mit seinen Ausgängen (11.1,11.2) über eine ODER-Schaltung (14). an den Blockierausgang (7.4) angeschlossen und das zweite Schieberegister (12) mit seinem Informationseingang (12. 3) an den Sprungsifehlseingang (7.6) und mit seinem zweiten Ausgang (12.2) an den Setzausgang (7.2) angeschlossen ist.6. Switching arrangement according to claim 5, characterized in that the Locking circuit (7) as a logic circuit and as a blocking circuit each has a two-stage slide register (11 12) whose clock inputs (11.8, 12.8) downstream of the locking input (7.8) and its reset inputs (11.13, 12.13) are connected in parallel to the setting output (7.2) via a delay stage (13), wherein the first shift register (11) with its information input (11.3) to the Acknowledgment transmitter input (7.3) and its outputs (11.1,11.2) via an OR circuit (14). connected to the blocking output (7.4) and the second shift register (12) with its information input (12. 3) to the jump error input (7.6) and with its second output (12.2) is connected to the setting output (7.2). 7. Schaltanordnung nach Anspruch 6, dadurch gekennzeichnet, daß wenigstens ein weiterer Verriegelungsausgang (8.16) für ein weiteres Verriegelungssignal (T3) vorgesehen ist und beide Verriegelungsausgänge (7.8, 7.16) über ein ODER-Gatter (15) zusammengefaßt sind, wobei dem weiteren Verriegelungseingang (7.16) eine an den Blockierausgang (7.4) angeschlossene Blockierstufe (16) nachgeschaltet ist7. Switching arrangement according to claim 6, characterized in that at least another locking output (8.16) for another locking signal (T3) is provided and both locking outputs (7.8, 7.16) via an OR gate (15) are summarized, with the further locking input (7.16) one on the blocking output (7.4) connected blocking stage (16) is connected downstream