DE2814642A1 - Verfahren zum befestigen mindestens eines halbleiterkoerpers auf einen traeger - Google Patents
Verfahren zum befestigen mindestens eines halbleiterkoerpers auf einen traegerInfo
- Publication number
- DE2814642A1 DE2814642A1 DE19782814642 DE2814642A DE2814642A1 DE 2814642 A1 DE2814642 A1 DE 2814642A1 DE 19782814642 DE19782814642 DE 19782814642 DE 2814642 A DE2814642 A DE 2814642A DE 2814642 A1 DE2814642 A1 DE 2814642A1
- Authority
- DE
- Germany
- Prior art keywords
- support
- carrier
- claw
- solder
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Description
- Stand der Technik
- Die Erfindung geht aus von einem Verfahren nach der Gattung des Hauptanspruchs. Ein derartiges Verfahren ist schon aus der DE-OS 19 03 27 bekannt, bei dem die auf den Träger aufgebrachte Lotplatine vor dem Einpressen der Vertiefung durch Löten oder Schweißen auf dem Träger befestigt wird.
- Dieses Verfahren hat aber den Nachteil, daß viele Verfahrensschritte notwendig sind und der Träger mehrfach erhitzt werden muß. Außerdem, treten Schierieiten bei der Befestigung der Lotplatine auf dem Träger auf.
- Vorteile der Erfindung Das erfindungsgemae Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß eine sichere Verbindung der Lotplatine mit dem Träger möglich ist und daß der Ilaibleiterkörper in der geforderten Lage befestigt werden kann. Durch die in den Unteransprüchen aufgeführten Maßnahmen ist eine vorteilhafte Weiterbildung und Verbesserung des im Hauptanspruch angegebenen Verfahrens möglich. Besonders vorteilhaft ist, daß der Stanz- und Befestigungsvorgang der Lotplatine kombiniert durchgeführt werden kann, so daß dadurch effektiver gefertigt werden kann.
- Dazu kommt, daß das Verfahren leicht mechanisierbar ist. Als weiterer Vorteil ist anzusehen, daß die Höhe der aus dem Träger hervorspringenden Krallen der Dicke des Werkstoffs der zu befestigenden Lotplatinen angepaßt werden kann.
- Zeichnung Ausführungsbeispiele der Erfindung und Verfahrensschritte sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen Fig. la bis 5a einen Transistor bei den verschiedenen zum Auflöten des Halbleiterkörpers auf den Träger dienenden Verfahrensschritten in perspektivischer Sicht und Fig. lb bis 5b die Schnitte nach den Linien A-A bis E-E der Fig. la bis 5a. In Fig. 6 und Fig. 7 sind zwei Ausführungsbeispiele der aus dem Träger herausgehobenen Krallen dargestellt, in Fig.
- 8 wird die Lotplatine auf die Kralle gelegt und Fig. 9 zeigt eine mit Hilfe des Prägestempels auf den Träger genietete Lotplatine.
- Beschreibung der Erfindung Auf dem in Fig. 1 dargestellten Träger 2 wird ein ffalbleiterkörper 1 gut leitend befestigt, so daß der Träger 2 gleichzeitig als Anschlußkontakt dient. Zwei über Anschlußdrähte ó, 7 mit dem Halbleiterkörper 1 verbundene Anschlußstifte 4,5 sind durch den Träger 2 mittels Glaseinsohmelzungen 4a, 5a isoliert hindurchgeführt.
- Für weitere Arbeitsgänge, z.B. für das Anlöten der Anschlußdrähte 6, 7 an die Anschlußkontakte 11, 12 des Halbleiterkörpers 1, ist es wichtig, daß dieser eine ganz bestimmte Lage einnimmt. Mit Hilfe einer Lotplatine 8 wird der Halbleiterkörper 1 genau justiert und mit dem Träger 2 verlötet.
- Zur Befestigung der Lotplatine 8 auf dem Träger 2 wird dieser auf eine Auflagematritze gelegt, die eine Schräglage haben kann. Nit Hilfe eines Werkzeugs, das auf einem Schlitten befestigt ist, wird durch Heranfahren des Schlittens an die Auflagematritze eine Kralle 3 aus dem Träger 2 herausgearbeitet (Fig. 2). Um verschiedene Formen der Kralle 3 realisieren zu können, wird verschiedenartiges Werkzeug benutzt. So ist in Fig. 6 eine Kralle 3 zu sehen, die mit einem stichelförmigen Werkzeug ausgearbeitet wurde. Eine breitere Kralle 3, wie in Fig. 7 gezeigt, kann mit, einem Werkzeug mit breiterer Schneide ausgehoben werden. Falls nötig oder erwünscht, können auch mehrere Krallen 3 aus dem Träger 2 herausgearbeitet werden (siehe Fig. 6). Eine zusätzliche Sicherung gegen Verdrehen ergibt sich durch eine Anordnung, bei der zwei oder mehr Krallen gegenläufig und parallel oder versetzt. angebracht sind. Die Höhe der hervorspringenden Kralle 3 kann so bestimmt werden, daß sie der Dicke der Lotplatine 8 angepaßt werden kann. Die Lotplatine 8 wird nach Fig. 8 auf die Kralle 3 gelegt und durch einen Prägestempel 9 gegen den Träger 2 gedrückt. Dabei durchstößt zuerst die Kralle 3 die Lotplatine 8, und durch weiteres Niederdrücken verklemmt sich die Kralle 3 nietartig mit dem Platinenwerkstoff. Die Lotplatine 8 liegt planparellel und lagebeständig auf dem Träger 2 auf und ist wegen der Krallenwirkung auch nicht mehr lösbar.
- Gleichzeitig mit dem Prägevorgang wird eine Vertiefung 10, die die Konturen des Halbleiterkörpers hat, in die Lotplatine 8 eingedrückt (Fig. 3, Fig. 9). Der Halbleiterkörper 1 wird dann so in die Vertiefung 10 eingelegt, daß die AnschluS-kontakte 11, 12 nach oben gerichtet sind (Fig. 4). Die Untersei'e des Halbleiterkörpers 1 liegt plan auf. Die Anschlußdrähte 6, 7 werden nach bekannten Verfahren an den Anschlußstiften 4, 5 und den Anschlußkolltakten 11, 12 befestigt. Das so zusammengebaute Halbleitersystem wird in einen auf Löttemperatur erhitzten Lötofen gebracht. Nach dem Verlassen des Lötofens sind die hochgezogenen Ränder der Lotplatine 8 verschwunden, da das Lot beim Erhitzen verfließt und eine saubere Lötschicht 13 bildet.
- Die Lotplatinen 8 können vor der Montage auf den Träger 2 aus eine große Platte entsprechenden Werkstoffs ausgeschnitten werden. Sinnvoll ist es aber, die Lotplatine 8 mit einem ihr entsprechenden Formstempel auszustanzen. Der Formstempel kann dann gleichzeitig als Prägestempel 9 verwendet werden, so daß das Stanzen der Lotplatine 8 und das Befestigen in einem Arbeitsgang durchgeführt werden kann. Dadurch ist es auch leicht möglich, das Verfahren zu mechanisieren, was wiederum eine vorteilhafte Vereinfachung mit sich bringt.
Claims (9)
- Ansprüche /1. Verfahren zur Befestigung mindestens eines Halbleiterkörpers auf einen gleichzeitig als Anschlußleiter dienenden Träger, insbesondere einen Transistorsockel, bei welchem der Träger mit einer Lotplatine versehen wird, in die eine Vertiefung gepreßt wird und dann der Halbleiterkörper in die Vertiefung eingelegt und mit dem Träger verlötet wird, dadurch gekennzeichnet, daß vor dem Aufbringen der Lotplatine (8) auf den Träger (2) mit Hilfe eines Werkzeugs mindestens eine Kralle (3) aus dem Träger (2) ausgehoben wird, auf die die Lotplatine (8) gelegt und anschließend mit einem Prägestempel (9) aufgedrückt wird, so daß die Lotplatine (8) durchstoßen wird, gegen den Träger (2) gedrückt wird und sich dadurch die Kralle (3) nietartig mit der Lotplatine (8) verklemmt.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Vertiefung (10) durch den Prägestempel (9) hervorgerufen wird und in einem Arbeitsgang mit dem Aufdrücken der Lotplatine (8) auf die Kralle (3) angebracht wird.
- 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die aus dem Träger (2) hervorspringende Kralle (3) mit einem stichelartigen Werkzeug ausgehoben wird.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die aus dem Träger (2) hervorspringende Kralle (3) mit einem Werkzeug mit breiterer Schneide ausgehoben wird.
- 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mindestens zwei Krallen (3) gegenläufig parallel angeordnet werden.
- 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mindestens zwei Krallen (3) geg,enläuSig versetzt angeordnet werden.
- 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß unterschiedliche Höhen der hervorspringenden Kralle (3) mit dem Werkzeug ausgehoben werden.
- 8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Lotplatine (8) mit einem Formstempel ausgestanzt wird.
- 9. Verfahren nach Anspruch 1 und 8, dadurch gekennzeichnet, daß das Ausstanzen und das Befestigen der Lotplatine (8) mit nur einem Stempel (9) nacheinander in einem Arbeitsgang durchgeführt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782814642 DE2814642A1 (de) | 1978-04-05 | 1978-04-05 | Verfahren zum befestigen mindestens eines halbleiterkoerpers auf einen traeger |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782814642 DE2814642A1 (de) | 1978-04-05 | 1978-04-05 | Verfahren zum befestigen mindestens eines halbleiterkoerpers auf einen traeger |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2814642A1 true DE2814642A1 (de) | 1979-10-18 |
Family
ID=6036200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782814642 Withdrawn DE2814642A1 (de) | 1978-04-05 | 1978-04-05 | Verfahren zum befestigen mindestens eines halbleiterkoerpers auf einen traeger |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2814642A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3401404A1 (de) * | 1984-01-17 | 1985-07-25 | Robert Bosch Gmbh, 7000 Stuttgart | Halbleiterbauelement |
DE4201931C1 (de) * | 1992-01-24 | 1993-05-27 | Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh + Co.Kg, 4788 Warstein, De | |
EP0593986A1 (de) * | 1992-10-23 | 1994-04-27 | TEMIC TELEFUNKEN microelectronic GmbH | Verfahren zum Verlöten eines Halbleiterkörpers mit einem Trägerelement |
EP1972010A2 (de) * | 2006-01-06 | 2008-09-24 | International Rectifier Corporation | Substrat und verfahren zur montage eines siliziumbauteils |
-
1978
- 1978-04-05 DE DE19782814642 patent/DE2814642A1/de not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3401404A1 (de) * | 1984-01-17 | 1985-07-25 | Robert Bosch Gmbh, 7000 Stuttgart | Halbleiterbauelement |
DE4201931C1 (de) * | 1992-01-24 | 1993-05-27 | Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh + Co.Kg, 4788 Warstein, De | |
US5310701A (en) * | 1992-01-24 | 1994-05-10 | Eupec Europaeische Gesellschaft fur Leistungshalbleiter mbH&Co | Method for fixing semiconductor bodies on a substrate using wires |
EP0593986A1 (de) * | 1992-10-23 | 1994-04-27 | TEMIC TELEFUNKEN microelectronic GmbH | Verfahren zum Verlöten eines Halbleiterkörpers mit einem Trägerelement |
EP1972010A2 (de) * | 2006-01-06 | 2008-09-24 | International Rectifier Corporation | Substrat und verfahren zur montage eines siliziumbauteils |
EP1972010A4 (de) * | 2006-01-06 | 2009-08-05 | Int Rectifier Corp | Substrat und verfahren zur montage eines siliziumbauteils |
US7723830B2 (en) | 2006-01-06 | 2010-05-25 | International Rectifier Corporation | Substrate and method for mounting silicon device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2608250C3 (de) | Verfahren zum Thermokompressions-Verbinden von auf Halbleiterkörpern befindlichen Metall-Anschlußkontakten mit zugeordneten Gehäuseanschlußteilen und Vorrichtung zur Durchführung des Verfahrens | |
DE3872312T2 (de) | Pruefsockel mit verbesserter kontakteinrastung. | |
DE1775320B2 (de) | Verbindung zweier paralleler platten | |
EP0226042A2 (de) | Trägerplatte | |
DE3134381C2 (de) | ||
DE2529442B2 (de) | Verfahren und Vorrichtung zum maschinellen Einsetzen von leitenden Stiften in vorgefertigte Bohrungen einer Schaltungsplatte | |
DE3213884A1 (de) | Anschlussvorrichtung fuer ein plattenfoermiges elektrisches geraet | |
DE2221886C3 (de) | Verfahren zum Montieren eines Halbleiterbauelementes | |
DE3627372C3 (de) | Anordnung, bestehend aus einer Leiterplatte, einem Kühlkörper und zu kühlenden elektronischen Bauelementen | |
DE2631502A1 (de) | Greifwerkzeug fuer eine saugpinzette | |
DE2814642A1 (de) | Verfahren zum befestigen mindestens eines halbleiterkoerpers auf einen traeger | |
DE3637705A1 (de) | Halteklammer fuer mutter mit unterlegscheibe | |
DE1765089B1 (de) | Anschlussoese zum einsetzen in bohrungen von schaltungs platten | |
DE4424963A1 (de) | Fassung für eine direkte elektrische Verbindung mit einem integrierten Schaltungschip | |
DE1089438B (de) | Verfahren zur Herstellung von Verdrahtungen fuer elektrische Schaltungen, insbesondere fuer elektronische Baugruppen der Fernmeldetechnik | |
DE3723570A1 (de) | Kontaktiervorrichtung in form einer sogenannten nadelkarte fuer zu pruefende hochpolige bauelemente der mikroelektronik | |
DE4101628A1 (de) | Chiptraegersockel | |
WO2003107727A1 (de) | Schablone | |
DE3028047A1 (de) | Vorrichtung zum aufbau von elektrischen schaltungen durch einstecken von elektrischen bauelementen, insbesondere elektronischer lehr- und experimentierbaukasten | |
DE69920364T2 (de) | Vorrichtung zum mechanischen sperren eines elektronischen bauteils auf einem substrat | |
DE10147751C1 (de) | Verfahren zur Herstellung einer Schirmung | |
DE29516161U1 (de) | Leiterplatte | |
DE3544533C2 (de) | ||
DE3423725A1 (de) | Einrichtung zum loesbaren befestigen eines kuehlkoerpers auf einem integrierten baustein | |
EP3379906B1 (de) | Verfahren zum herstellen von bonddrahtverbindungen mittels einer abstützung, sowie entsprechendes elektronisches bauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |