DE2810421C2

DE2810421C2 - Speicherschutzeinrichtung

Info

Publication number: DE2810421C2
Application number: DE2810421A
Authority: DE
Inventors: Charles Henry Yorktown Heights N.Y. Gaudette; Raymond Charles Staatsburg N.Y. Williams
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1977-03-24
Filing date: 1978-03-10
Publication date: 1982-06-16
Also published as: DE2810421A1; JPS5727560B2; FR2385149A1; US4093987A; GB1579526A; IT1110466B; IT7821204A0; FR2385149B1; JPS53118321A; CA1085517A

Description

Die Erfindung betrifft eine Einrichtung zum Schutz von Speicherabschnitten in Datenverarbeitungsanlagen nach dem Oberbegriff von Anspruch 1.

Der Schutz von Speicherbereichen gegen unerwünschtes Auslesen und/oder Einschreiben erfolgt durch sogenannte Schutzschlüssel, die bestimmten Speicherbereichen zugeordnet sind und die während des Betriebs mit entsprechenden Kennzahlen im Programm-Statuswort (PSW) des gerade aktiven Programmes verglichen werden. Speicherzugriffe sind nur bei Übereinstimmung dieser Zahlen zulässig.

Dieser Schutzmechanismus ist für System-Steuerpro- so gramme (STP) in vislen Fällen jedoch nicht ausreichend; verschiedene, besonders wichtige Daten, deren Speicherschutzschlüssel Modifikationen durch System-Steuerprogramme erlaubt, müssen vor Adreßfehlern und somit vor unerwünschten Modifikationen durch ss System-Steuerprogramme geschützt werden, um einen Systemausfall zu verhindern. Zu diesem Speicherabschnitten gehört beispielsweise der Speicherteil, in dem die Programm-Steuerwörter, die Kanal-Adreßwörter und ähnliche wichtige Systeminformationen enthalten sind; dieser Teil wird mit Hardware-Steuer-Abschnitt (HCA) bezeichnet

Die vorliegende Erfindung stellt sich entsprechend die Aufgabe, einen Schutzmechanismus für Speicherabschnitte anzugeben, der unerwünschte Modifikationen es auch für solche Programme verhindert, deren PSW-Schlüssel mit dem Speicherschutzschlüssel übereinstimmt

Diese Aufgabe wird durch die im Hauptanspruch gekennzeichnete Erfindung gelöst; Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet

Die Erfindung schlägt hierzu vor, ein Bit in einem Steuerregister (CR) zur Freigabe eines Sperrmechanismus für bestimmte Hauptspeicherabschnitte zu verwenden. Wenn dieses Bit auf 1 gesetzt ist, steuert es die Abgabe eines Sperrsignals, wenn eine Einschreibanforderung für einen bestimmten Speicherabschnitt (z. B. mit den Adressen von 0 bis 4 K) ausgeführt werden solL Es erfolgt dann eine Unterbrechung (Speicherschutz-Unterbrechung); das Unterbrechungsprogramm kann dann feststellen, von wo die unzulässige Einschreibanforderung stammt Das Steuerbit kann andererseits durch Programm ausgesetzt werden, um ausgewählten Systemroutinen das Einschreiben in diese besonders geschützten Speicherabschnitte zu ermöglichen.

Der Schaltungsaufwand für diese zusätzliche Schutzfunktion ist sehr gering; die Verhinderung unerwünschten Einschreibens durch Programme mit gleichem Schutzschlüssel verhindert Systemausfälle mit schwer feststellbaren Fehlerbedingungen.

Ein Ausführungsbeispiel der Erfindung wird nun anhand der Zeichnungen näher erläutert Es zeigt

Fi g. 1 die Schaltkreise für den zusätzlichen Speicherabschnittsschutz,

F i g. 2 Beispiele für Programme, denen das Einschreiben in den besonders geschützten Speicherabschnitt erlaubt ist,

Fig.3 das Sciiutzbit im Steuerregister zur Freigabe der Schutzfunktion.

In F i g. 1 ist der Schaltkreis zum Schutz des Hardware-Steuerabschnitts (HCA) mit den realen Adressen 0 bis 511 dargestellt Ein Prozessor 11 enthält eine /-Einheit (zur Instruktionsvorbereitung) und eine E-Einheit (zur Instruktionsausführung), die auf einer Leitung 14 Anforderungssignale für das Einschreiben in den Speicher und auf einer Leitung 16 Anforderungssignale für das Auslesen aus dem Speicher erzeugen. Bei der Ausführung von Instruktionen im Prozessor 11 entsteht ein Instruktionsstrom 18, aus dem sich die Adressen ergeben, zu denen im Hauptspeicher zugegriffen werden soll, und die dazu einem Speicheradreßregister 19 zugeführt werden. Hier handelt es sich um die dem Speicher zugeführten realen Adressen, die entweder das Ergebnis einer Übersetzung der im System verwendeten logischen Adressen sind oder die sich direkt aus d?n Instruktionen ergeben, wenn das System keine dynamische Adreßübersetzung durchführt; ein Beispiel wäre die Zentraleinheit des IBM Systems/370 Modell 168. Die Erfindung steuert nur Einschreib-Anforderungen für den HCA-Speicheradreßabschnitt Die HCA-Adressen werden durch ein ODER-Glied 22 festgestellt, mit dem die hochstelligen Bits 8 bis 22 im Speicheradreßregister 19 abgefühlt werdea Eine Adresse liegt dann im HCA-Abschnitt, wenn alle diese Bits 8 bis 22 auf Null stehen, worauf das ODER-Glied 22 ein Ausgangssignal an den Inverter 23 abgibt Sein Ausgangssignal 23<4 liefert ein HCA-Adreßsignal an ein UND-Glied 26, dem außerdem über Leitung 14 ein Anforderungssignal »Speicher schreiben« zugeführt wird.

Die Freigabe und das Ausschalten des HCA-Schutzes wird durch die Stellung von Bit 3 des Steuerregisters 0 (CRO) in F i g. 1 bestimmt Die Ausgangsleitung 24 ermöglicht das Aktivwerden des UND-Gliedes 26, wenn Bit 3 den Zustand 1 annimmt, es sperrt Glied 26, wenn das Bit in seinem Zustand O ist

Eine Inverterstufe 27 empfängt das Ausgangssignal des UND-Gliedes 26 und liefert selbst ein Eingangssignal aix ein zweites UND-Glied 33, an das außerdem Leitung 14 mit dem Einschreib-Anforderungssignal angeschlossen ist Wenn eine Einschreib-Adresse innerhalb des HCA-Abschnitts liegt, liefern Leitung 23Λ und die Anforderungskitung 14 für Einschreiben Aktivierungssignale an das UND-Glied 26; UND-Glied 26 liefert nur ein Ausgangssignal, wenn Bit 3 von CRO auf Leitung 24 den Wert 1 hat (Freigabesignal) und blockiert damit Ober Inverter 27 und das UND-Glied 23 die Abgabe eines Anforderungssignals für das Einschreiben in den Speicher an die Speicher-Zugriffssteuerung.

Das Ausgangssignal des UND-Glieds 26 wird außerdem einem Generator 28 für Unterbrechungscode »Schuß:« im Prozessor zugeleitet, um einen Unterbrechungscode zu erzeugen, der anzeigt, daß eine Speicherschutzverletzung aufgetreten ist und der in das Programm-Statuswort (PSW) des Prozessors eingetragen wird.

Fig.3 stellt dar, wie das Register CRO von der Adresse PSACROSV innerhalb der realen Seite O im Hauptspeicher gesetzt bzw. zurückgesetzt werden kann, um die Speicherfunktion freizugeben bzw. zu sperren. Diese Adresse PSACROSV liegt außerhalb des geschützten HCA-Abschnitts und kann daher ohne die

TABELLE

in F i g, J dargestellte Steuerung adressiert werden,

Fig,2 zeigt in schematischer Weise die Systam-Steuerprogramme am Beispiel der IBM OS/370 System-Steuerpragramme, in denen nur ein sehr geringer Teil (weniger als I % des Codes) die Befugnis hat, den HCA-Abschnitt zu ändern, Beispiele für eine berechtig te Änderung des HCA-Abschnitts sind das Aufsetzen eines neuen Kanaladreßworts (CRW) durch ein Eingabe/Ausgabe-Überwachungsprogramm (IOS) oder ίο das Laden eines neuen PSW.

Die Schutzeinrichtung für den HCA-Abschnitt wird durch das Betriebssystem geregelt; diejenigen Teile des Betriebssystems, die Änderungen im HCA durchführen dürfen, führen unmittelbar vor einer derartigen Änderung einige Instruktionen aus, mit denen Bit 3 auf den Wert O gesetzt wird und unmittelbar nach einer Änderung weitere Instruktionen, die Bit 3 auf den üblichen Wert 1 zurücksetzen. Der größte Teil der System-Steuerprogramme (mehr als 99%) können somit keine Änderungen im HCA- Abschnitt durchführen.

Mit der beschriebenen Schutzeinrichtung werden nicht befugte Änderungen innerhalb des HCA-Abschnitts unterdrückt und somit dessen Information geschützt. Die folgende Tabelle zeigt Einzelheiten des Setzens und Zurücksetzens von Bit 3 in CRO bei einer berechtigten Änderung des HCA-Abschnitts.

Instruktionsstrom

STCTL 0,0,PSACROSV Speichere CRO in HCA an
Adresse PSACROSV (Bit
3 = 1)

CRO Bit 3
Sperren

NI PSACROSV, 11101111 LCTL 0,0,PSACROSV Setze Bit 3 an Adresse
PSACROSV auf O

■ "■<

Lade CRO mit Bit 3 im
zurückgesetzten Zustand;

Einschrei-J Instruktionen, die einen oder mehrere ben in j Werte in HCA einschreiben, z.B. Spei-HCA [ehern eines neuen PSW, CAW usw.

CRO Bit 3 Freigabe

OI PSACROSV, 00010000 LCTL 0,0,PSACROSV

Setze Bit 3 an Adresse PSACROSV auf 1;

Lade CRO mit Bit I im gesetzten Zustand

t Λ.

ttiinu % Blitt Zeichnungen

Claims

Patentansprüche;

1. Einrichtung zum Schutz von Speicherabschnitten in Datenverarbeitungsanlagen gegen unerwünschte Zugriffe durch Programme, deren Programmschlüssel mit dem Speicherschutzschlüssel des Speicherbereichs übereinstimmt, in dem der zu schützende Speicherabschnitt liegt, dadurch gekennzeichnet, daß wahlweise aktivierbare. Steuervorrichtungen (24, 26) vorgesehen sind, die bei Zugriffsanforderungen zu ausgewählten Speicheradressen (HCA) innerhalb des Speicherbereichs ein Sperrsignal für den Speicherzugriff abgeben.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Freigabesignal durch ein Bit in einem Steuerregister (CRO) bestimmt wird.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das Steuerregister-Bit durch privilegierte Programme vor Einschreibvorgängen in den geschützten Speicherabschnitt zurückgesetzt wird, um die Schutzeinrichtung zu aktivieren.

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Prüfung auf ausgewählte Speicheradressen durch eine Vergleichseinrichtung (22) erfolgt, die Gruppen be- stimmter Bits innerhalb dcT Adresse auf einen bestimmten Wert abfragt

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß als ausgewählte Adressen diejenigen angezeigt werden, deren hochstellige Bits auf Null stehen.

6. Einrichtung nach einen· der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß bei Zugriffen zu ausgewählten Adressen ein ^;JnterbrechungssignaI (26) erzeugt wird.