DE2758023C3 - Anschlußschaltung für eine Eingabe-/ Ausgabeschnittstelle einer Datenverarbeitungsanlage - Google Patents

Description

Die Erfindung betrifft eine Anschlußschaltung für eine Eingabe-/Ausgabeschnittstelle einer Dctenverarbeitungsanlage nach dem Oberbegriff des Patentanspruchs 1.

Die Steuerung der Datenübertragung zwischen dem Speicher der Zentraleinheit eines DV-Systcms und peripheren Eingabe-/Ausgabegeräten (E-/A-Geräten) über Eingabe-/Ausgabe-Busleitungen (Sammelleitungen) oder Schnittstellenbusleitungen kann auf verschiedene Arten bewirkt werden. Dazu gehören einmal die direkte Steuerung der Datenübertragung durch Programmbefehl (direkte Programmsteuerung), dann die Veranlassung von Datenübertragungen durch den Prozessor der Zentraleinheit und anschließende Steuerung der Übertrag mgen durch das Peripheriegerät ohne Benutzung des Prozessors, sowie Einrichtungen zur Behandlung von Unterbrechungsanforderungen von

in Peripheriegeräten durch Benachrichtigung des Prozessors über den Psripheriegerätezustand. Auch hierfür gibt es wieder verschiedene Möglichkeiten. Entweder können Peripheriegeräte, die Unterbrechung erfordern, den Prozessor direkt über die Geräteidentität und den betreffenden Zustand informieren, oder es muß aufgrund einer Unterbrechungsanforderung der Prozessor der Zentraleinheit zunächst ein Aufrufsignal seriell an alle Geräte .enden, um auf diese Weise erst die Übertragung der Information zu e-möglichen, welche das die Unterbrechung veranlassende Gerät und dessen Status identifiziert.

Bei Anlagen mit direkter Programmsteuerung jeder Datenübertragung zwischen Peripheriegerät und Hauptspeicher sind normalerweise Schnittstelleneinrichtungen vorh' iden, weiche aufgrund eines Programmbefehls die sequentielle Übertragung von Geräteadresse, Kommandos (Steuerbefehlen) und/oder Daten erfordern.

Wenn in einer Datenverarbeitungsanlage nicht nur

5<j direkt programmgesteuerte, sondern auch »Cycle-Steal«-Datenübertragungen vorgesehen sind, gibt es normalerweise verschiedene Formen von entsprechenden Programmbefehlen. Selbst aber wenn keine verschiedenen Formen von Befehlen zur Übertragungseinleitung vorgesehen sind, muß es verschiedene Formen von Peripheriegerätsteuerinformation geben, welche von der Peripheriegerät-Steuereinheit erkannt und auf verschiedene Weise behandelt werden müssen Hierfür muß dann jede Peripheriegerät-Steuereinheit spezielle Verarbeitungsschaltungen haben. Wenn das Eingabe/Ausgabe^Steuersysterri auch noch asynchrone Anforderungen zur Unterbrechungsbedienung durch den Prozessor behandeln muß, sind für diesen Zweck weitere Schaltungen in der Peripheriegerät'Steuerein·

heit nötig.

Wenn bei Cycle-Steal-Datenübertragungen eine Peripheriegerät-Steuereinheit genügend Information bekommen hat, um die Benutzung der Schnittstellenbus'

leitung und der Speichereinheit einzuleiten und unabhängig vom Prozessor weiter zu steuern, können bestimmte Ausnahmebedingungen vor der vollständigen Beendigung der Datenübertragung auftreten, welche eine spezielle Behandlung durch den Prozessor vor Wiederaufnahme der Datenübertragung erfordern.

Eingabe/Ausgabe-Steuereinrichtungen, welche Obertragungen mittels direkter Programmsteuerung sowie aufgrund von «Cycle-Steal«- und Unterbrechmigs-Anforderungen über eine gemeinsame Schnittstelle durchführen können, müssen dabei für jede dieser Kategorien den Schnittstellenbus separat zur Verfugung halten und verhindern, daß jeweils mehr als eine Anforderungsart behandelt wird.

In bekannt gewordenen Systemen sind Aufrufeinrichtungen vorgesehen, die auf eine nicht näher spezifizierte Unterbrechungsanforderung, die allerdings ihre Priorität mit angibt, ansprechen. Die E/A-Steuereinrichtung reagiert darauf mit einem seriell durchgegebenen Aufrufsignal, kombiniert mit einer vom Prozessor abgegebenen Identifizierung der Priorität der betreffen den Unterbrechung, um damit die Auswahl dp ■ richtigen Peripheriegerät-Steuereinheit zur anschließenden Benützung der Schnittstellenbusleitungen zu bewirken. Die von einer Peripheriegerät-Steuereinheit abgegebene Unterbrechungsanforderung bestimmter Priorität kann vom Prozessor der Zentraleinheit modifiziert werden. Jedoch kann in diesen zum Stand der Technik gehörenden Anlagen die Modifizierung der Prioritätsstufe einer Peripheriegerät-Steuereinheit nur vorgenommen werden, wenn diese nicht mit der Verarbeitung eines früheren Kommandos (Steuerbefehls) beschäftigt ist. Außerdem müßten in den bisher bekannten Anlagen, in weichen »Cycle-Steal«-Datenübertragungen kombiniert mit der Bearbeitung von Unterbrechungsanforderungen behandelt werden können, für die Aufrufoperationen dieser beiden Übermittlungsformen sowohl in der Peripheriegerät-Steuereinheit als auch in der E/A-Steuereinrichtung der Zentraleinheit separate Schaltungen vorgesehen werden.

In den zum Stand der Technik gehörenden Anlagen, in denen ein seriell durchgegebener Aufruf zur Auswahl einer von mehreren, Bedienung verlangenden Peripheriegerät-Steuereinheiten vorgesehen ist. müssen in jeder dieser Steuereinheiten Schaltungen vorhanden sein zur Weitergabe des serie!" durchgegebenen Aufrufsignals an die nachfolgenden Einheiten. Bei diesen Anlagen war ein einwandfreies Funktionieren der Aufrufweitergabe nicht mehr gewährleistet, wenn eine Peripheriegerät-St?'jereinheit oder ein E/A-Gerät physisch von der E/A-Busleitungsanordnung getrennt wurde.

Wei'ere Komplikationen ergaben sich in den bekannten DV-Systemen, wenn eine so große Anzahl von Peripheriegeiäten an die E/A-Schnittstelle angeschlossen werden sollte, daß die Treiberleistung des Kanals nicht mehr ausreichte. Wenn zu einer Schnittstellen-Busleitungsanordnung, welche Zweirichtungssignalleitungen umfaßt, durch eine besondere Anschliill schaltung eine Busleitungs-Erweiterung hinzugefügt wird, so müssen für die Treiberschaltungen dieser besonderen Anschlußschaltung zusätzliche Steuerinformationen bereitgestellt werden, welche die jeweils erforderliche Übertragungsrichtung auf dem Schnittstellenbus anzeigen. Wenn die Busleitungserweiterung eine eigene Stromversorgung hat, können durch Spatinungsschwankung?n Fehlersignale auf der ursprünglichen Busleitung (Grund-Busleitungsanordnung) entstehen. Außerdem wird normalerweise eine spezielle Anschlußschaltung zur Signalzwischenvarstärkung benötigt, wenn Signale vom Grundsystem an ein einzelnes, in größerer Entfernung stationiertes Peripheriegerät übertragen werden müssea

Aus der Zeitschrift »Elektronik« 1975, Heft 12, Band 24, Seiten 6] bis 64, ist der logische Entwurf einer Interface-Schaltung für einen sogenannten IEC-Bus bekannt geworden, um insbesondere Meßgeräte an ein

ίο Sammelleitungssystem einer Rechenanlage anschließen zu können. Der als Beispiel auf Seite 62 angeführte Wortgenerator sowie der Entwurf einer Interface-Schaltung für diesen Wortgenerator zeigt, daß es selbst für die Anpassung eines relativ einfachen Geräts sehr schwierig ist, eine Schaltungsanordnung zu schaffen, die sowohl den technischen als auch den wirtschaftlichen Erfordernissen voll genügt Grundcätaiich wird in dieser Veröffentlichung dargelegt daß es bekannt ist. Treiber für Ein- und/oder Zweirichtungsübertragung und eine

m Steuerschaltung für die Richtungs^fFMlegung in eine Interface-Schaltung einzufügen. Die komplexen technischen Gegebenheiten, die sicn aus uer Fülle von Signalen sowohl von der Datenverarbeitungsanlage her als auch von den sehr komplexen Ein-ZAusgabeg.raten der Rechenanlage sowohl zeitlich als auch strom- und spannungsmäßig ergeben, sind in dieser Veröffentlichung jedoch nicht aufgezeigt Es wird im Gegensatz dazu in dieser Veröffentlichung darauf hingewiesen, daß zum Schaltungsentwurf eines Interfaces äußerst schwie-

jo rige und komplexe Überlegungen unter Einbezienung vieler sich widersprechender Aspekte erforderlich sind. In der DE-OS 22 46 251 ist ein Datenverarbeitungssystem beschrieben, bei dem die peripheren Einheiten mit einem Steuergerät über zugehörige Eingabe-/Ausgabemoduln verbunden sind, wobei diese Moduln identisch ausgeführt sind und mit dem Steuergerät über eine serielle Sammelleitung, die eine Taktleitung, eine Reihenfoigeleitung und eine Datenleitung 6 umfaßt, die Daten zwischen dem Steuergerät und einem Eingabe-/ Ausgabemodul mit einer Bitrate von 2.5 Megahertz übftragen kann, verbunden sind. Die Reihenfolgeleitung erfordert hierbei zwei Leiter zu jedem Modul, wobei zu berücksichtigen ist, daß dadurch Anschlußstifte besetzt werden und durch Umschalte;) auf die bestimmten Leitungen eine relativ g-oße Verzögerungszeit auftritt. Signallaufzeitverzögerungen fur die kritischen Aufrufsignale werden außerdem nicht beseitigt

Der Erfindung liegt deshalb die Aufgabe zugrunde.

eine verbesserte Anschlußschaltung für eine Eingabe-/ Ausgabeschnittstelle einer Datenverarbeitungsanlage zur gesteuerten Verbindung der einzelnen Date.i . Adreß- und Steuersignalleitungen einer zu einem Frozcssor mit Kanal und angeschlossenen Peripheriegeräten gehörenden Eingabe-ZAusgabe-Sammelleitungsschaltungsanordnung und einer Eingabe-/Ausgabe-Erweiterungssammelleitungsschaltungsanordnung anzugeben, die mit relativ einfachen Schaltungen aufgebaut sein sol¹ und auf normale Schnittstellensigna· Ie so reagieren soll, daß die Richtung der Signalübertragung auf den Zweifichtüngs- bzw. Einrichtungssämmelleitungssystemen schnell und ohne Zeitverzögerung gesteuert werden kann und daß weder in den Kanälen noch auf den zusätzlichen Anschlußkarten Schaltungen zum Erkennen der Adreßinformationen für die Treiberaktivierung benötigt werden und die außerdem die Signallaufzeitverzögerungen für die kritischen Aufrufsignale durch Bereitstellung von Schaltungen direkt auf

der AnschluBkarte verkürzt

Die erfindungsgefnäße Lösung der Aufgäbe ist im kennzeichnenden Teil des Patentanspruchs I charakterisiert.

Weitere Lösungen ergeben sich aus den kennzeichnenden Teilen der Patentansprüche 2 und 3.

Die erfindungsgemäßc Schaltungsanordnung hat den Vorteil, daß auf jeder Anschlußkärte zur Verbindung mit einer Sammelleitung Standardverbindungsschaltungen vorgesehen sind, die Signale sowohl von Zweirich· tungssignalleitungen als auch von Einrichtungssignalleitungen zwischenverstärken. Die Schaltungen reagieren auf normale Schnittslellcnsignale so. daß sie die Richtung der Signalübertragung auf den Zweirichtungssammelleitungen ohne Verzögerung steuern können. Diese Lösung kommt ohne weitere Schaltungen sowohl in den Kanälen als auch auf den zusätzlichen .Anschlußkarten aus. um Adreßinformationen zu erkennen, die die Notwendigkeit anzeigen, daß Treiber "aktiviert werden müssen, um Signale zu einer weiteren Sammelleitung durchzugeben. Außerdem werden Signallaufzeilverzögerungen für die kritischen Aufrufsi-■gnale durch Bereitstellung von entsprechenden Schaltungen direkt auf der Anschlußkarte eliminiert. Zusätzlich werden aurch diese Schaltungsanordnung nachteilige Wirkungen der Siromversorgungsschwankungen beseitigt und Signallaufzeilverzögerungen für die kritischen Aufrufsignale durch Bereitstellung entsprechender Schaltungen direkt auf der Anschlußkarte wesentlich verkürzt.

Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand von Zeichnungen beschrieben. Es zeigt

Fig. 1 ein Blockdiagramm mit den Hauptfunktionseinheiten eines Datenverarbeitungssystems, für welches die vorliegende Erfindung vorgesehen ist,

F i g. 2 eine Darstellung der konstruktiven Anordnung der Baueinheiten oder Schaltungskarten des beschriebenen Datenverarbeitungssyslems.

F i g. 3 eine schemalische Darstellung zur Identifizierung der Einzelleitungen und Mehrfachleitungen einer Eingabe/ Ausgabe-(E/A)-Scnniusteiien-Busieitungsanordnung. weiche die Eingabe/Ausgabe-Steuereinrichtung (E/A-Werk, Kanal) der Zentraleinheit mit einer Periphergerät-Steuereinheit im beschriebenen DV-System verbinden.

Fig.4 ein Blockdiagramm mit den wesentlichen Funktionseinheiten einer E/A-Steuereinrichtung (Kanal) im beschriebenen DV-System,

F i g. 5 bestimmte Register und Datenbusleitungen des Prozessors der Zentraleinheit, welche mit den erfindungsgemäßen Einrichtungen zusammenwirken und für deren Verständnis erforderlich sind,

Fig.6 bestimmte Register und Prozessorbusleitungen der Zentraleinheit, welche im Zusammenhang mit den erfindungsgemäßen Einrichtungen zur Adreßbehandlung benützt werden,

F i g. 7 die Formate eines Programmbefehls und eines Direkt-Gerätesteuerblocks (IDCB) des DV-Systems zur Einleitung von E/A-Operationen,

F i g. 8 das Format eines Direkt-Gerätesteuerblocks, der zu einer Periphergerät-Steuereinheit übertragen wird, sowie den Zeitverlauf der zugehörigen Signale,

Fig.9 die Formate und gegenseitigen Zusammenhänge eines Befehls »ΕΛΑ durchführen« (OTO), eines Direktgerätesteuerblocks (IDCB) und eines Gerätesteuerblocks (DCB) bei der Übertragung von Daten in einem DV-System mit erfindungsgemäßer Einrichtung, Fig. 10 den inhalt eines der Wörter im Gerätesteuer· block, die im Hauptspeicher des DVsSystems gespeichert sind und zur Steuerung von E/Ä-Öperationen im Zusammenhang mit der vorliegenden Erfindung benützt werden,

Figill den zeitlichen Verlauf der Signale auf E/A'Schnitlsteilenbusleituhgen bei der Datenübertragung auf »Cycle-Steäi«-ßasis im Rahmert der vorliegen* den Erfindung zwischen eiriemSpeicher der Zentralem· tieit und einer Peripheriegeräl-Steuereinheitv

Fig. 12 den zeitlichen Verlauf der Signale auf E/A-Schnittstellenbusleitungen für den Aufruf von Peripheriegerät-Steuereinheiten zwecks Einleitung weiterer Informations-Übermittlungen über die r, E/A-Schnittstelle.

Fig. 13 eine allgemeine Darstellung der seriellen Übertragung und Weitergabe von Aufrufsignalen bei einer Reihe von Peripheriegerät-Steuereinheiten zwecks Auswahl einer dieser Einheiten,
Fig. 14 Einzelheiten einer Schaltungsanordnung, welche im beschriebenen Ausführungsbeispiel in Peripheriegerät-Steuereinheiten benützt wird zum Empfang von Aufrufsignalen von einer vorangehenden Steuereinheit, zum Festhalten des Aufrufs (zwecks Belegung der E/A-Schnittstelle) und zur Rückmeldung dieser Tatsache an die E/A-Steuereinrichtung (Kanalwerk) des DV-^ystems.

Fig. 15 eine Übersichtsdarslellung der Hauptbestandteile einer Peripheriegerät-Steuereinheit, die gejo maß Ausführungsbeispiel an eine E/A-Schnittstellenbusleitung angeschlossen ist,

Fig. 16 ein Blockdiagramm der Hauptbestandteile der Kanalschnittstellenschaltung, welche die Schnittstellenbusleitung mit der Peripheriegerätsteuereinheit j5 verbindet,

Fig. 17 die Hauptbestandteile eines Mikroprozessors, der im Ausführungsbeispiel ein Teil jeder Peripheriegerät-Steuereinheit ist.

Fig. 18 eine Blockdiagrammdarstellung der Verbindüngen zwischen den verschiedenen Busleitungen des Mikroprozessors sowie der E/A-Schnittstelle der

Geraiesieucrschaituiig nt einer rcup'iici icgciSi-Sicuci-

einheit des Ausführungsbeispiels,

Fig. 19 ein allgemeines Blockdiagramm der Verbindungsschaltung einer E/A-Schnittstellen-Zusatzanschlußanordnung (Anschluß-Schaltungskarte) gemäß vorliegender Erfindung,

F i g. 20 ein mehr detailliertes Schaltbild der Steuerschaltung aus Fig. 19, welche auf normale Steuersignale einer E/A-Schnittstellenbusleitung anspricht, pm je eine von einem Paar Treiberschaltungen selektiv zu aktivieren zwecks korrekter Signalübertragung in jeweils einer Richtung auf einer Zweirichtungs-Busleitung.

Im folgenden werden die verschiedenen Busleitungen, d.h. Leitungen mit mehreren Anschlußsstellen (E/A-Schnittstellenbusleitung, Datenbusleitung usw.) zur Vereinfachung und besseren Übersichtlichkeit des Textes kurz als »Bus« bezeichnet (E/A-Schnittstellenbus, Datenbus, usw.).

Datenverarbeitungssystem

Die Umgebung der Erfindung ist in F i g. 1 gezeigt Die vorliegende Erfindung wird in einem Datenverarbeitungssystem benutzt, das einen Prozessor 30, eine Hauptspeichereimheit 31 zur Speicherung von Daten. Maschinenbefehlen sowie Eingabe/Ausgabe(E/A)-Steuerinformation. und eine E/A-Steuereinrichtung (Kanal) 32 enthält. Die Erfindung betrifft die Steuerung

der* Übertragung von Daten und Steuerinformation an E/Ä-'Geräte 33 durch Penpheriegera^Steuereinheiten oder E/A-Ahsihiußeinheiten 34, unter Benutzung eines E/A-Schnittstellenbus 35_f der zwischen den verschiedenen Einheiten eine' Pärällelverbiridung für die' Übertrat gung von Daten, Adreßinformatioh und Steuerinformatiof. herstellte Weiterhin ist eine Leitung 36 für ein Au! rufsignal gezeigt« weiche die Peripheriegerät Steuereinheiten 34 in Serie miteinander verbindet^ um ein bestimmtes E/A-Gerät 33 zum Anschluß an die E/A-Schnittstelle 35 während eines bestimmten Übertragungszyklus auszuwählen.

Eine konstruktive Darstellung des Datenverarbeitungssystems, in dem die vorliegende Erfindung benutzt Vvird, ist in Fig.2 gezeigt. Die konstruktive Anordnung enthält eine Stromversorgung 37, ein Gestell (Kartenhalter) 38, und eine Mehrzahl von steckbaren Schaltungskarlen 39. auf denen die Schaltungen untergebracht sind, weiche die verschiedenen Einheiten des Datenverarbeitungssystems bilden.

Drei Karten 40,41 und 42 enthalten die Schaltungen, welche den Prozessor 30 bilden. Verschiedene Teile der E/A-Steuereinrichtung 32 sind auf den Prozessorschaltungskarten verteilt. Weiterhin sind Speicherkarten 43, deren Anzahl von dem Speicherbedarf abhängt, in den Kartenhalter 38 eingesteckt.

Für jede der in F i g. 1 gezeigten E/A-Anschlußeinheiten 34 ist je eine Schaltungskarte 44 vorgesehen. Falls zusätzliche E/A-Geräte an das System angeschlossen werden sollen, muß eine Zwischenverstärkung- und Isolationskarle 45 vorgesehen werden. Diese Schaltungskarte 45 hat die Aufgabe, die Signale auf den E/A-Schnittstellenleitungen 35, die zu einem weiteren Gestell führen, zu verstärken und die in F i g. 2 gezeigten Baueinheiten zu isolieren, wenn bei etwaigen zusätzlichen Gestellen die Stromversorgung ausfallen sollte, wodurch normalerweise die E/A-Schnittstelle 35 unbenutzbar wird.

Die Karte 42 ist eine Festspeicherkarte (ROS) und stellt die Mikroprogrammsteuereinrichtung für das Datenverarbeitungssystem dar. Die Adreßkarte 41 r.ihSlt n!'~ ^{J L J n} ~rrcichbsrcn

Mikroprozessors 47 genauer erläutert. Die zusammengefaßten Schaltungen 46 und 47 körinten jedoch ganz aus kombinatorischen und sequentiellen Schaltwerken (Verknüpfungsschaltungen) aufgebaut sein,
Es gibt drei Grundformen des Informationsaustauschs zwischen einem E/A-öefät 33 Und der zugehörigen E/A-Steuereinrichtung 32. Je nach Art des öerätes 33 werden für diesen Informationsaustausch bis zu 81 Leitungen für die EVÄ-Schnittstelle 35 benötigt.

ιό Zwei Formerides Informationsaustauschs werden durch einen Programmbefehl eingeleitet, der mit »E/A durchführen (ΟΙΟ)« bezeichnet wird. Diese beiden Formen des Informationsaustauschs dienen vornehmlich zur Übermittlung von Daten, und werden bezeichnet als »Übertragung durch direkte Programmsteuerung (DPC)« bzw. »Übertragung durch Cycle-Steal (CS)«. Bei der direkt programmgesteuerten Übertragung bewirkt jeder Befehl »E/A durchführen« die Übertragung einer Dateneinheit zwischen der Speichereinheit 31 und dem E/A-Gerät 33 in der einen oder anderen Richtung. Die Cycle-Steal-Übertragung wird vom Prozessor 30 eingeleitet, und es gehört dazu die Übertragung von E/A-Kommandoinformationen an die Peripheriegerät-Steuereinheit 34, welche diese Informa-

tionen später benutzt, um die Übertragung einer Mehrzahl von Dateneinheiten zwischen der Speichereinheit 31 und dem Peripheriegerät 33 zu steuern. Diese Übertragung geschieht unabhängig von und gleichzeitig mit anderen Operationen des Prozessors 33. Die dritte

jo Form des Informationsaustauschs zwischen dem Prozessor 30 und einem Gerät 33 ist die Einleitung einer Programmunterbrechung im Prozessor 30 aufgrund einer Anforderung für eine Prozessordienstleistung durch das Peripheriegerät 33.

j5 Es wird nun im einzelnen beschrieben, wie die E/A-Steuereinrichtung 32. der Schnittstellenbus 35 und die Peripheriegerätsteuereinheit 34 miteinander arbeiten, um diese Formen des Informationsaustauschs zu erreichen.

Die 81 Leitungen der E/A-Schnittstelle 35 bzw. d-^:·; darauf übertragenen Signale werden nun anhand von F i" 3 kürz beschrieber:. Besonders wicht!" ύν.ό zwei

Schaltungseinrichtungen, wie z. B. Daten- und Statusregister, und bildet die Adressen, die benutzt werden, um zur Speichereinheit 31 und den E/A-Geräten 33 zuzugreifen. Mit den Schaltungen der Datenkarte 40 werden alle arithmetischen und logischen Operationen ausgeführt, und sie bewirkt außerdem die Durchschaltung der Daten zu und von der E/A-Schnittstelle 35 und der Speichereinheit 31.

Schnittstellenleitungen

In F i g. 3 ist die E/A-Steuereinrichtung für den Kanal 32 gezeigt, deren Schaltungsteile verteilt sind auf die Adreßkarte 41, Datenkarte 40 und die Festspeicherkarte 42. Weiter ist eine E/A-Anschlußeinheit-Karte 44 (gemäß Fig. 2) für ein Peripheriegerät 33 gezeigt. Gemäß vorliegender Beschreibung können an den Schnittstellenbus 35 mehrere verschiedene Periphergeräte 33 angeschlossen werden. Gemäß dem vorliegenden Ausführungsbeispiel enthält jede E/A-Anschlußeinheitskarte 44 gemeinsam die Kanalschaltung 46 und einen Mikroprozessor 47. Dazu kommt die Geräteanschlußschaltung 48, welche zu dem betreffenden zu steuernden Periphergerät 33 paßt

In der folgenden Beschreibung des Betriebs einer Periphergerät-Steuereinheit 34 gemäß vorliegendem Ausführungsbeispiel wird zunächst der Betrieb des Busse mit Übertragungsmöglichkeit in beiden Richtungen, und zwar der Adreßbus 49, auf dem siebzehn Bit parallel übertragen werden können, und der E/A-Datenbus 50 für sechzehn parallele Datenbits und zwei zusätzliche Paritätsbits.

Um nach Decodierung eines Befehls »E/A durchführen (ΟΙΟ)« Daten oder E/A-Steuerinformation über den

so Datenbus 50 übertragen zu können, benötigt man den Adreßbus 49. Weitere zur Steuerung der Übertragung benötigte Leitungen der Schnittstelle sind Leitung 51 »Adreßtor«, Leitung 52 »Adreßtor-Rücksignal«, Bus 53 »Bedingungscodeeingabe« und Leitung 54 »Datenabtastung«, welche in entsprechender Reihenfolge beaufschlagt werden, um die Informationsübermiulung zu steuern.

Während Cycle-Steal-Übermittlungen wird die Übertragung von Daten auf dem Datenbus 50 und die Übertragung von Adreßinformationen Für die Speichereinheit 31 über den Adreßbus 49 von der Steuereinheit 34 bewirkt Weitere Leitungen des Schnittstellenbus 35, die für diese Übermittlungsart benötigt werden, sind die Leitung 55 »Bedienungstor«, Leitung 56 »Bedienungstor-Rücksignal«, Leitung 57 »Ausgabe/Eingabe-Anzeige«, Leitung 58 »Wort/Byte-Anzeige«, und ein Bus 59 für vier Statusbits, welche auf die Festspeicherkarte 42 und die Adreßkarte 41 verteilt sind. Wenn beim

Prozessor 30 und der Speichereinheit 31 ein Speicher-Schutzmechanismus vorgesehen ist, wird der Bedingungscode-Bus 53 während Cycle-Steal-Operationen benutzt, um den Speicherschutzschlüssel von der Gefätsteuereinheit34 zum Speichefschufzfnechanisfnus zu übertragen.

Normalerweise ereignet sich be; der Übertragung von Cycle-Steal-Information zwischen der E/A-Steuereinrichtung 32 Und der Gerätsteuereinheit 34 eine einzelne Übertragung, wonach ein anderes Gerät für weitere Operationen ausgewählt wird. Es körinte noch eine andere Übertragungsart verwirklicht werden und diese würde angezeigt durch ein Signal auf der Leitung 60 »Bündelübergabe«. Das Signal »Bündelübergabe« 60 aktiviert die Steuerschaltungen sowohl in der Gerätsteuereinheit 34 als auch in der E/A-Steuereinrichtung 32, um bei einmaliger Auswahl eines Gerätes 33 eine Mehrzahl von Übertragungen von Cycle-Steal-Informa-

insu uubi ui.fi t-j/ t» u\tj *j~ß £.u Ulf mi i\bi[, L/**r*ji \.in anderes Gerät ausgewählt wird.

Für die dritte Grundform der Informationsübermittlung benötigt man ein Signal an die E/A-Steuereinrichtung 32, daß ein bestimmtes Gerät 33 den Prozessor 30 zu unterbrechen wünscht. Die hierfür im wesentlichen benötigten Leitungen der Schnittstelle 35 sind Bus 61 »Anforderungseingabe« und Bus 62 »Aufrufkennzeichen«. Durch ein vorbereitendes Kommando wurde einer Gerätsteuereinheit 34 eine bestimmte Unterbrechungsprioritätsstufe zugeordnet. Es kann sich dabei um eine von vier verschiedenen Stufen handeln, obwohl mittels der Erfindung im Prinzip sechzehn verschiedene Stufen berücksichtigt werden könnten. Wenn ein Gerät 33 eine Unterbrechungsbedienung benötigt, beaufschlagt ein Teil der Kanalschnittstellenschaltung 46 der Peripheriegerätsteuereinheit 34 eine bestimmte der vier Leitungen des Bus 61, um eine Unterbrechungsanforderung anzuzeigen. Jede der Leitungen des Bus 61 ist einer bestimmten Unterbrechungsprioritätsstufe zugeordnet. Eine zusätzliche Leitung des Bus 61, die mit Bit 16 bezeichnet ist, wird beaufschlagt, um die E/A-Steuereinrichtung 32 zu informieren, daß ein Gerät 33 eine Übertragung in der Cycle Steal-Form benötigt.

Wenn ein bestimmtes Gerät 33 entweder eine Prioritätsunterbrechung oder eine Cycle-Steal-Operation über den Bus 61 beantragt hat, bestimmen die Unterbrechungssteuerschaltungen in der E/A-Steuereinrichtung 32 und der Prozessor 30, welche von mehreren Prioritätsstufen oder Cycle-Steal-Anforderungen angenommen werden kann zur Herstellung einer Verbindung zwischen der E/A-Steuereinrichtung 32 und dem Gerät 33. Der Aufrufkennzeichenbus 62 überträgt in codierter Form Informationen zur Anzeige, welche Unterbrechungsprioritätsstufe angenommen wurde, oder es wird eine bestimmte Codekombination auf dem Aufrufkennzeichenbus 62 übertragen, die anzeigt, daß eine »Cycle-Steak-Anforderung angenommen wurde.

Als Teil der Vorgänge, mit denen ein Gerät 33 aufgrund einer Unterbrechungsanforderung oder einer »CycIe-StealK-Anforderung ausgewählt wird, um mit dem E/A-Bus 35 verbunden zu werden, generiert die E/A-Steuereinrichtung 32 ein Aufrufsignaf 63 und ein Nebenaufrufsignal 64. Die Aufrufsignale 63 und 34 werden seriell durch alle Gerätsteuereinheiten 34 übertragen, welche an den Schnittstellenbus 35 angeschlossen sind. Um ein Gerät für die Benutzung des Bus 35 auszuwählen, wirken unter anderem das Aufrufsignal 63 und das Nebenaufrufsignal 64 mit der codierten Information auf dem Aufrufkennzeichehbus 62 zusammen, um eine bestimmte Gerätsteuereinheit 34 auszuwählen. Wenn eine Peripheriegerätsteuereinheit 34 auf dem Bus 62 ein Aufrufkennzeichen erkennt, welches seiner gegenwärtigen Unterbfechurigspriöfitälssiufe entspricht, oder wenn es bei Anforderung einer Cycle-SteaUÜbertragung den »Cycle-Steal«-Kennzeichencode erkennt, und wenn es gleichzeitig das Aufrufsignal 63 und das Nebenaufrufsignal 64 empfängt,

(ο ist die Auswahl festgelegt. Diese Tatsache wird der E/A-Steuefeinfichlürig 32 mitgeteilt über eine Leitung 65A »Aufruf-Rücksignal«. Wenn eine Gerätsteuereinheit 34 das Aufrufsignal 63 und das Nebenaufrufsignal 64 empfängt, aber nicht gleichzeitig das richtige Codewort auf dem Aufrufkennzeichenbus 62 erkennt, dann gibt diese Gerätsteuereinheit 34 das Aufrufsignr' 63 und das Nebenaufrufsignal 64 an die nachfolgenden Periphergerälsteuereinheiten 34 weiter.

Beim vorliegende!! A.usführungsbeispie! sind für der.

Schnittstellenbus 35 noch weitere Signalleitungen vorgesehen, die bisher nicht erwähnt wurden und die an sich auch nicht Teil der vorliegenden Erfindung sind. Es sind dies eine Leitung 655 für ein »Anhalte- oder Maschinenfehlersignal«, mit dem ein vorher gestartetes Gerät angehalten werden kann, zwei Leitungen 66,4 und 66ß, die bei einer Anfangsprogrammladung (IPL) von einem Gerät 33 zur Speichereinheit 31 für die Steuerung und Übertragung verwendet werden, eine Leitung 67 für das Einschaltrückstellsignal, mit dem alle Schaltungen in der Gerätsteuereinheit 34 auf einen festgelegten Zustand zurückgestellt werden, sowie eine Leitung 38 für ein Systemrückstellsigna!, um mittels Prozessorsteuerung bestimmte Vorbedingungen herzustellen.

In der weiteren Beschreibung werden für die Signalleitungen und Busse die gleichen Bezeichnungen verwendet, wie sie in F i g. 3 gezeigt sind. Wenn auf eine bestimmte Bitleitung in einem Bus Bezug genommen wird, so wird diese identifiziert durch die Busnummer und die betreffende Bitnummer. Zum Beispiel wird die Leitung 16 des Bus 61 gekennzeichnet durch Sl —16.

Allgemeine Bcav-l'ticiuuiiguci C/A-Sicuciciiit nJuui'tg;

Die wesentlichen Funktionseinheiten der bereits in Fig. 1 gezeigten E/A-Steuereinrichtung 32 sind in Fig.4 dargestellt. Das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung sollte mit einem Prozessor 30 verwendet werden, der eine logische Einrichtung hat zur Anzeige der Wichtigkeitsstufe eines bestimmten Programms, das gerade im Prozessor 30 ausgeführt wird. Wenn nun eine Anforderung zur Ausführung eines anderen Programmes auftritt, so wird die Reaktion des Prozessors 30 davon abhängen, ob dieses Programm von einer höheren oder niedrigeren Wichtigkeitsstufe ist. Die E/A-Steuereinrichtung 32 enthält hierfür eine Unterbrechungsschaltung 69, welche die Wichtigkeit einer Unterbrechungsanforderung eines E/A-Gerätes, die auf dem Bus 61 übertragen wird, mit der Wichtigkeitsstufe des gegenwärtig im Prozessor 30 laufenden Programms vergleicht, deren Wert in einem Register 70 für die laufende Stufe gespeichert ist Wie in vielen anderen Datenverarbeitungssystemen kann man die Wirksamkeit bestimmter Unterbrechungsanforderungen modifizieren durch die Benutzung einer

g= Unterbrechungsmaske, die in einem Register 71 enthalten ist Der Inhalt des Registers 70 für die laufende Stufe und des Unterbrechungsmaskenregisters 71 kann gemäß vorliegender Programminstniktionen durch

Il

Daten, welche auf dem Prozessordatenbus 32 vorliegen, modifiziert werden. In Abhängigkeit vom Inhalt des Registers 70 für die laufende Stufe und des Maskenregisters 71 und von der Stufe der auf dem Bus 61 vorliegenden Untefbfechungsanforderung kann die Festspeichersteuerung des Prozessors 30 durch ein Signal auf der Leitung 73 veranlaßt werden, den Prozessor so zu steuern, daß er die Arbeit auf der laufenden Stufe aufhört und eine Unterbrechung einleitet.

Nachdem im Prozessor 30 die notwendigen administrativen Operationen durchgeführt sind, gibt die Festspeichersteuerung ein Signal auf Leitung 74, welches anzeigt, daß die Unterbrechungsanforderung öder die Cycle Steal-Anforderung, welche auf der Leitung 61 —16 angezeigt wird, angenommen werden kann.

Zu diesem Zeitpunkt ist dem Prozessor 30 und

heit 31 gespeichert sind, die Identität desjenigen Gerätes, welches die angenommene Anforderung abgegeben hatte, nicht bekannt. Deshalb enthält die E/A-Steuereinrichtung 32 des weiteren eine Aufrufreihenfolgesteuerung 75, welche ein Aufrufsignal auf Leitung 63 und außerdem codierte Information auf dem Aufrufkennzeichenbus 62 abgibt, welche anzeigt, ob es sich um eine Cycle-Steal-Anforderung handelt, oder welche eine bestimmte Unterbrechungsprioritätsstufe für die angenommene Anford-rung angibt. Aufgrund eines Aufrufrücksignals auf der L eitung 65/, welches anzeigt, daß ein Gerät 33 das Aufrufsignal von Leitung 63 festgehalten hat, leitet die Aufrufreihenfolgesteuerung 75 den erforderlichen Austausch von Signalen zwischen der E/A-Steuereinrichtung 32 und der Periphergerätsteuereinheit 34 ein.

Die Steuerung der Signalübertragung sowie die entsprechende Beantwortung wird in der E/A-Steuereinrichtung 32 durch eine Schaltung 76 bewirkt, welche als Schnittstellentorsteuerung bezeichnet ist. Falls, wie oben besprochen, eine Aufrufsequenz aufgrund einer Ünterbrechungs- oder Cycle-Steal-Anforderung eingeleitet wurde, sind die in der Schnittstellentorsteueruns

76 aktivierten Primärsignalleitungen und Antwortleitungen folgende: Leitung 55 »Bedienungstor«, Leitung 56 »Bedienungstor-Rücksignal« und Leitung 54 »Datenabtastung«. Falls es sich um eine Cycle-Steal-Übertragung handelt, werden verschiedene Cycle-Steal-Daten auf den Bus 59 zur Peripheriegerätsteuereinheit 34 übertragen, welche die verschiedenen Bedingungen der Cycle-Steal-Operation anzeigen.

Wenn die Schnittstellentorsteuerung 76 eine Informationsübertragung einleitet und steuert, wird auf Leitung

77 vom Instruktionsregister des Prozessors 30 ein Signal übertragen, welches anzeigt, daß eine Instruktion »E/A durchführen (ΟΙΟ)« decodiert wurde. Das Signal auf der Leitung 77 bewirkt Aktivierungs- bzw. Antwortsignale auf der Adreßtorsignalleitung 51, Adreßtorrücksignalleitung 52 und der Datenabtastsignaileitung 54. Außerdem wird die Einwirkung jeder OIO-Instruktion auf die adressierte Peripheriegerätsteuereinheit 34 angezeigt durch Information auf dem Bedingungscodeeingabebus 53, welche in die Bedingungscodemerker 78 eingegeben wird, um von dort über Leitungen 79 an ein Stufenstatusregister im Prozessor 30 zu gelangen. Falls

es sich um Cycle-Steal-Übertragung handelt, wird der Speicherschutzschlüssel über Leitungen 80 zum Speicherschutzmechanismus übertragen.
Eine Schnittstellen-Prüfsteuerschaltung 81 reagiert auf Signale und erzeugt Signale, welche auf einer Leitung 82 die Richtigkeit der Arbeitsreihenfolge der E/A-Steuereinrichtung anzeigen auf einer E/A-Prüfsignalleitung 83 andere E/A-Fehler und gerätebedingte Fehler anzeigt, und welche mit einem Signal auf einer Leitung 84 anzeigt, daß ein Paritätsfehler während einer »Cycle-Stealw-Datenübertragung entdeckt wurde. Die Bezeichnung PSW bezieht sich auf ein Prozessorstatuswort im Prozessor 30. Das PSW kann programmgesteuert abgefragt werden, um auftretende Fehler und Ausnahmezustände im Datehvefarbeitungssystem zu überwachen und anzuzeigen.

Die Zeitsteuerung der Vorgänge zwischen der E/A-Steuereinrichtung 32 und der Speichereinheit 31 *ivird allgemein durch Signale auf den Leitungen 85 erreicht. Die Beendigung einer E/A-Folge wird dym Prozessor 30 durch ein Signal auf der Leitung 86 angezeigt, und die Steuerung von Torschaltungen A, B und C im Prozessor, welche zur Vcüer.dur;" der Datenübertragung nötig ist, wird auf drei Leitungen 87 signalisiert. Die Decodierung eines E/A-Anhaltebefehls durch den Prozessor 30 wird der Schnittstellentorsteuerung 76 auf einer Leitung 88 signalisiert, und die Forderung zur Rückstellung des E/A-Steuermechanismus wird auf einer Leitung 89 vom Prozessor 30 signalisiert. Während »Cycle-Steal«-Operationen wird jeder Paritätsfehler, der bei der Übertragung von Daten in die Speiseeinheit 31 auf der Schnittstelle festgestellt wird, auf einer Leitung 90 signalisiert. Verschiedene ändere Leitungen, die mit dem Prozessor 30 verbunden sind, sind in der F i g. 4 gezeigt und genannt. Sie sind im wesentlichen selbsterklärend und für das Verständnis der vorliegenden Erfindung nicht unbedingt nötig.

In den Fig.5 und 6 sind verschiedene Register und Busse des Prozessors 30 gezeigt, die zur Durchführung der E/A-Operationen nötig sind. Alle gezeigten Busse und Register haben eine Kapazität von 16 Bits. An den Prozessorbus 72 ist eine Anzahl anderer Einheiten angeschlossen, so z. B. das Rechenwerk, ein Lokalspeieher und weiter zusätzliche Register, die vornehmlich für Datenverarbeitungsfunktionen benötigt werden.

Auf einem Bus 91 werden Daten von der Speichereinheit 31 empfangen, und auf einem Bus 92 werder Daten zur Speichereinheit 31 übertragen. Wenn die vun der Speichereinhei-* 31 empfangenen Daten hauptsächlich innerhalb des Prozessors 30 verwendet werden, so werden sie in ein Prozessor-Speicherdatenregister (PROZSDR) 93 eingegeben. Wenn dagegen Daten zwischen Periphergerät 33 und der Speichereinheit 31 während Cycle-Steal-Operationen übertragen werden, so werden diese Daten in ein Cycle-Steal-Speicherdatenregister (CSSDR) 94 eingegeben. In Fig.5 ist weiterhin ein Operationsregister 95 zu sehen, in welches Programminstruktionen von der Speichereinheit 31 über Bus 91 und das Prozessorspeicherdatenregister 93 übertragen werden, um dann zur Steuerung der Operation des Systems decodiert zu werden. Besonders wichtig für die vorliegende Erfindung ist die Decodierung eines Befehls »E/A durchführen (ΟΙΟ)«.

Wenn durch den OIO-Befehl eine direkt programmgesteuerte Übertragung von Daten von der Speichereinheit 31 zu einem Periphergerät 33 bewirkt werden soll, so treffen die Daten von der Speichereinheit 31 auf dem Bus 91 ein, werden in das Prozessorspeicherdatenregister 93 eingegeben, dann über den Prozessorbus 72 und einen weiteren Bus 96 in eines der Prozessorregister 97 eingegeben, und dann über einen Bus 98 an den E/A-Datenbus 50 weitergegeben, wenn die Schnittstel-

Ientorschaltung A (99) aufgrund von Steuersignalen aus der E/A-Steuereinrichtung 32 geöffnet ist Die direkte Programmsteuerung einer Datenübertragung von einem E/A-Gerät 33 an die Speichereinheit 31 wird erreicht durch Übergabe der Daten vom E/A-Datenbus 50 zum Prozessorbus 72 infolge Öffnen der Torschaltung 100, und Weitergabe über einen Bus 101 an das Prozessorspeicherdatenregister 93, sowie schließliche Übertragung der Daten über einen Bus 92 zur Speichereinheit 31.

Zur Übertragung von Daten bei Cycle-Steal-Operationen zwischen einem E/A-Gerät 33 und der Speiseeinheit 31 gehören die Datenübertragung vom E/A-Datenbus 50 in das »Cycle-Stealw-Speicherdatenregister 94 über einen Bus 102 infolge Öffnung der Schnittstellentorschaltung D (103), sowie eine Übertragung der Daten vom Cycle-Steal-Speicherdatenregister 94 zur Speichereinheit 31 über den Bus 92.

»Cycle-Stealtt-Ausgabeübertragungen bestehen aus der Übertragung von Daten von der Speichereinheit 3i über den Bus 91 in das Cycle-Steal-Speicherdatenregister 94 sowie eine darauffolgende Öffnung der Schnittstellentorschaltung C (104) zur Weitergabe der Daten über den Bus 105 zum E/A-Datenbus 50.

Die Erzeugung der Paritätsbits (Leitung 106) für die r> Daten vom E/A-Datenbus 50 sowie die Signalisierung von Paritätsfehlern auf Leitung 84 wird durch eine Schnittstellen-Paritätsprüfung/Generatorschaltung 107 während E/A Operationen bewerkstelligt.

F i g. 6 zeigt die Busse und die Register des Prozessors jn 30, die für die Übertragung und Adreßinformation zwischen E/A-Geräten 33 und der Speichereinheit 31 benötigt werden. Adressen werden der Speichereinheit 31 zugeführt über einen Bus 108. entweder von einem Prozessorspeicheradreßregisler (PROZSAR) 109 oder. J5 während Cycle-Steal-Übertragungen. von einem Cycle-Steal-Speicheradreßregister (CSSAR) 110. Im Rahmen der vorliegenden Erfindung wird die Auswahl eines bestimmten E/A-Gerätes 33 und die Übertragung von Kommandos /um Gerät 33 durch Benutzung des E/A-Adreßbus 49 bewerkstelligt. Diese Information gelangt /um E/A-Adreßbus 49 von einem weiteren Prozessorregister 111. welches seinerseits die Information vom Prozessorbus 72 erhält.

Format der Befehle OIO-IDCB-DCB und Zeitsteuerung

F i g. 7 zeigt den aus zwei Wörtern (32 Bits) bestehenden ΟΙΟ-Befehl »E/A durchführen«, der im Operationsregister 95 (F i g. 5) decodiert wird, welches alle E/A-Operationen vom Prozessor 30 aus einleitet. Es ist ein privilegierter Befehl, der nur im .Supervisorbetrieb abgerufen werden kann. Falls dieser Befehl im Problemlösungsbetrieb abgerufen wird, erfolgt Anzeige einer Pnvilegsverlelzung. die zu einer Klassenunlerbrechung führt.

Die durch diesen Befehl erzeugte effektive Adresse identifiziert und adressiert einen Direkt-Gerätesteuer block (IDCB) in der Speichereinheit 31. Der Direkt-Ge· rätesteuerblock IDCB enthält ein Kommandöfeld (Bits w 0—7), ein Geräleadreßfeld (Bits 8—15), Und das Direkt-Datenfeld(Bits 16—31).

Vom Kommandofeld identifiziert die erste Hexadezl· malziffer (Bits 0—3) die Art des Kommandos, und die zweite Hexadezimalziffer (Bits 4—7) ist ein Modifizier rer. Die möglichen Kommandoarten sind: Lesen, Lesen ID, Lesen Status, Schreiben, Vorbereite^ Steuerung, Gerätrückstellung, Start, Start »Cycle-Steal«-Status, und E/A anhalten.

Das Geräteadreßfeld enthält die Adresse des Gerätes 33. Die Geräteadressen sind wählbar durch Schalter oder Überbrückungädrähte auf jeder der E/A-Anschlußeinheitskarten 34.

Für Operationen mit direkter Programmsteuerung (DPC) enthält das Direktfeld des IDCB-Befehls in der Speienereinheit 31 das Wort, welches von der Speichereinheit 31 zum E/A-Gerät 33 zu transportieren ist, oder das Wort, welches vom Gerät 33 zur Speichereinheit 31 zu übertragen und dort zu speichern ist. Für Cycle-Steal-Operationen enthält das Direktfeld die Adresse eines Gerätesteuerblocks (DCB) in der Speichereinheit 31.

Durch das Kommando »Lesen ID« wird ein Identifikationswort vom Gerät 33 zum Direktfeld des Blocks IDCB übertragen. Das Gerätidentifikationswort enthält physische Informationen über das Gerät und wird bei Diagnoseprogrammen benutzt, um die Sysiemkonfigurationen aufzuzeichnen. Dieses identifikationswort hat nichts zu tun mit dem Unterbrechungs-ID-Wort, welches bei Unterbrechungsbehandlungen benutzt wird.

Durch das Kommando »Status lesen« wird ein Gerätestatuswort vom Gerät 33 zum Direktfeld des Direkt-Gerätesteuerblocks IDCB übertragen. Der Inhalt des StatuFworts ist geräteunabhängig.

Durch das Schreibkommando wird ein Datenwort oder ein Datenbyte vom Direktfeld des Blocks IDCB an das adressierte Gerät 33 übertragen. Wenn ein Einzelbyte übertragen wird, wird es in die Bitpositionen 24 bis 31 des Direktfeldes eingegeben, wogegen die Bitpositionen 16 bis 23 ignoriert werden.

Durch das Kommando »Vorbereiten« wird ein Wort an das adressierte Gerät 33 übertragen, welche die Unterbrechungsstufe festlegt. Dieses Wort wird aus dem /weiten Feld des IDCB-Blocks entnommen, in welchem die Bitpositionen Ib bis 26 mit Nullen besetzt sind, die Bitpositionen 27 bis 30 ein Stufenfeld enthalten, und worin das Bit 31 ein 1-Bil isl. Dem Gerät 33 wird durch das Stufenfe'd eine Unterbrechungsprioritätsstufe zugeordnet. Das I-Bit (Gerätemaske) steuert die Unterbrechungsfähigkeit des Gerätes. Wenn das I-Bit = 1. so sind dem Gerät Unterbrechungen erlaubt.

Das Steuerkommando leitet im adressierten Gerät 33 einen Steuervorgang ein. Es kann die Übertragung eines Wortes oder Bytes von dem Direktfeld des IDCB-Blocks zum adressierten Gerät erfolgen oder auch nicht, je nach den Erfordernissen des Geräts.

Durch das Kommando »Gerätrückstellung« wird das adressierte Gerät 33 zurückgestellt Eine hangige Unterbrechungsanforderung dieses Geräts wird gestrichen. Die Gerätemaske (I-Bit) wirJ jedoch nicht verändert

Das Startkommando leitet eine Cycle-Steal-Opera tion fur das adressierte Gerät 33 ein. Das /weite Wort d. h. das Direktfei J des Direfct-Gerätsteuerblocks IDCB. wird zur Periphergerätsteuereinheit 34 übertragen. Es enthält die 16 Bit lange Adresse eines Gerätesteuer blocks (DCB) in der Speichereinheit 3I₍ welche von der Peripheriegcrätsleuerelnheit 34 zur Steuerung weiterer Operationen benutzt wird.

Der Befehl »Start Cycle^Steal-Status« leitet eine Cycle-Steal-Operalion für das adressierte Gerät 33 ein. Sein Zweck isl die Erfassung von Stalusihformationen mil Bezug auf die vorangehende Cycle-'Steal-Opef ation. Das Direktfeld des iDGB^Blocks wird zur Peripheriegefülsteuereinheit 34 übertragen, Es enthält die 16 Bit

lange Adresse eines Gerätsteuerblocks DCB.

Das Kommando »E/A anhalten« ist an die E/A-Steuereinrichtung 32 gerichtet und bewirkt das Anhalten sämtlicher E/A-Aktivitäten auf der E/A-Schnittstelle 35. Diesem Kommando sind keine Daten zugeordnet Sämtliche hängigen Geräteunterbjechungsanforderungen werden gestrichen. Die bestehenden Zuordnungen für Unterbrechungsprioritätsstufen und die Gerätemasken (I-Bits) bleiben jedoch unverändert

F i g. 8 zeigt den Inhalt des Registers 97 von F i g. 5 und des Registers Hi von F i g. 6 sowie den Zeitverlauf der Signale auf verschiedenen Leitungen der Schnittstelle 35. Diese Darstellung zeigt die einleitenden Vorgänge bei Decodierung eines OlO-Befehls (E/A durchführen), wobei es sich um folgende Operationen handeln kann: direkt programmgesteuertes Lesen oder Schreiben. Übertragung der Gerätsteuerblockadresse für Cycle-Steal-Operationen oder Übertragung von Unterbrechungsstufencodes bei einem Kommando »Vorbereiten«. Auf dem Datenbus 50 erscheinen Signale für die Daten, welche zwischen dem Gerät 33 und dem Direktfeld desjenigen Blocks IDCB in der Speichereinheit 31 übertragen werden, der durch den Befehl »E/A durchführen« (ΟΙΟ) adressiert wurde.

Die Bitleitungen 0 bis 15 des Adreßbus 49 übertragen das erste Wort des Direkt-Gerätsieuerblocks IDCB. Die Signale auf dem Adreßbus 49 sind aktiviert von einem Zeitpunkt an. der vor dem Anstieg des Adreßtorsignals 51 liegt und bis zum Abfallen des Adreßtorrücksignals 52. Wenn die verdrahtete Geräteadresse und die Bits 8 bis 15 des Adreßbus 49 übereinstimmen und wenn das Bit 16 den Binärwert 1 hat. so erfolgt die Auswahl einer Periphergeratsteuereinheit 34. Der Bitwert für die Leitung 16 des Adreßbus 49 wird bestimmt durch die Schnittstellentorsteuerung 76 (Fig. 4) über einen Decodierer 112. um die Benutzungsarten Jes Adreßbus 49. nämlich einmal für E/A-Operationen und sonst für andere Operationen, zu unterscheiden

Das Adreßtorsignal 51 dient dazu, das Gerät 33 aufzufordern, auf die Auswahl anzusprechen und die durch das Kommando angegebenen Operationen zu beginnen (Bits 0 — 7 des Adreßbus).

Das Adreßtorrücksignal 52 wird von der Periphergeratsteuereinheit 34 abgegeben und dient dazu, der E/A-Steuereinrichtung 32 mitzuteilen, daß die Peripheriegerätsteueremheit 34 das Adreßtorsignal 51 empfangen hat. daß es seine Adresse erkannt hat und daß es Signale aktiviert hat /ur Abgabe der Statusinformationen über den Bedingungscodeeingabebus 53. Zwischen dem Anstieg des Adreßtorrücksignals 52 und dem Ans'ieg des Adreßtorsignals 51 darf am Kanalausgang eine vorgeschriebene Zeit nicht überschritten werden Falls diese Zeit doch überschritten wird, wird der Bedingungscode 0 an die E/A Steuereinrichtung 32 zurückgegeben und daraufhin wird die Folge beendet. Das Adreßtorsignal 51 fällt ab und der Adreßbus 49 wird freigegeben.

Auf dem Bedinpungscodecingabebus 53 wird ein 3 Bit langes Feld übertragen, das ein binärcodiertes Wort darstellt Das E/A'Gerät 33 gibt auf diesem Bus dem Kanal seinen Status bekannt, und zwar während der Zeit, in der das Adreßtorrücksignal auf seinem hohen Pegel ist Die Bedingungscodebils werden in das Register für die laufende Stufe (LSR) des Prozessors 30 eingegeben. Die verschiedenen möglichen Werte des Bedingiingscodes und ihre Bedeutung sind in Tabelle ! gezeigt.

Tabelle 1

Bedienungscode-Wert

Bedeutung

Gerät nicht angeschlossen

besetzt

besetzt nach Rückstellung

Kommando-Rückweisung

Intervention nötig

Schnittstellen-Datenfehler

Steuereinrichtung besetzt

zufriedenstellend

Das Datenabtastsignal 54 ist ein von der ¥. A-Steuereinrichtung 32 erzeugtes Signal und kann vom Gerät dazu benutzt werden, um Daten zu koordinieren, die an das Gerät geschickt werden. Das Datenabtastsignal 54 fäiit ab nach dem Abfaii des Adreßtorsignals 51.

Anhand der Fig. 9, i0 und 11 werden weitere Einzelheiten der Cycle-Steal-Eingabe/Ausgabe-Operationen beschrieben. In Fig.9 ist gezeigt, wie die Decodierung eines OIO-Befehls (E/A durchführen), welcher eine Speichereinheitenadresse 200 enthält, den Prozessor 30 veranlaßt, den Speicherplatz 200 in der Speichereinheit 31 zu adressieren und von dort die zwei Wörter des Direkt-Gerätsteuerblocks IDCB 113 zu entnehmen. Dieser Block IDCB wird zur Periphergerät-Steuereinheit 34 übertragen, welche durch den Gerätadreßteil des Blocks IDCB gemäß der in Fig. 8 gezeigten Folge ausgewählt ist. Das Direktfeld des Direkt-Gerätesteuerblocks IDCB liefert die Adresse eines Speicherplatzes, auf dem in der Speichereinheit 31

3-, ein Gerätsteuerblock DCB 114 steht. Dann wird das Kommando »Start Cycle-Steal« (oder »Start Cycle-Steal-Status«) in der Periphergerätsteuereinrichtung 34 decodiert und dadurch eine erste »Cycle-Steal«-Operation eingeleitet, wobei die Adresse 500 für die Speichereinheit 31 benutzt wird, um den Gerätesteuerblock DCB 114 zur Periphergeratsteuereinheit 34 zu übertragen.

Der Gerätesteuerblock DCB gibt eine Adresse an. welche für die Datenübertragung benutzt wird. Wie in F i g. 9 gezeigt, handelt es sich dabei um die Adresse 800 der Speichereinheit 31. durch weiche ein Datenbereich 115 bestimmt wird. Die Menge der zu übertragenden Daten wird durch ein Bytezählfeld ^Kestimmt. Nach Vollendung der Übertragung, welche durch den

-,ο Gerätsteuerblock DCB 114 gesteuert wird, kann ein weiterer Geräts'euerblock. der als verketteter Gerätsteuerblock DCB 116 gekennzeichnet ist. an die Peripheriegerätsteuereinheit 34 übertragen werden, um weitere Datenübertragungen im Zusammenhang mit dem vorher ausgewählten Peripheriegerät 33 zu steuern. Wie in F ι g. 9 /u sehen, enthält der Block DCB 114 Steuerinformation, welche die Adresse eines verketteten Block« DCB 116 in der Speichereinheit 31 angibt. Im vorliegenden Beispiel ist dieser verkettete

6ό Gerätesteuerblock in dem Speicher 31 in einem Bereich untergebracht der mit der Adresse 600 beginnt

Während »Cycie-Siealw-Operationen wird jedes der acht Wörter, aus denen ein Gerätesteüerblock DCB besieht, an die vorher ausgewählte Periphergerätsteuereinheit 34 auf »Cycle-Steak-Anforderungsbasis übertragen. F i g. 10 zeigt den Inhalt eines Gerätsteuerblocks DCB, der entweder in der Speichereinheit 31 enthalten ist oder der von einer PeriphefgefätsteUereinheil 34

empfangen wird aufgrund der Benutzung von Information aus dem Direkt-Gerätsteuerblock IDCB, welche ihrerseits aufgrund des OIO-Befehls (E/A durchführen) übertragen wurde.

Der Gerätesteuerblock DCB besteht aus acht Wörtern und residiert in dem Supervisorbereich der Speichereinheit 31. Er gibt die besonderen Parameter der »Cycle-Steal«-Operation an. Die Peripheriegerätsteuereinheit 34 benutzt beim Aufrufen des Blocks DCB den Speicherschutzschlüssel 0. Im folgenden wird der Inhalt des Steuerwortes aller Gerätsteuerblöcke DCB beschrieben.

Wenn Bit 0= 1, wird damit eine Gerätsteuerblockverkettungsoperation angezeigt. Nach zufriedenstellender Beendigung der laufenden DCB-Operation bewirkt das Gerät keine Unterbrechung (mit Ausnahme von programmgesteuerten Unterbrechungen). Statt dessen ruft das Gerät den nächsten Gerätsteuerblock DCB in der Kette ab.

Wenn Bit I = I₁ bewirkt das Gerät eine programmgesteuerte Unterbrechung (PCI) bei der Beendigung des DCB-Abrufs. Eine hängige programmgesteuerte Unterbrechung verhindert nicht Datenübertragungen im Zusammenhang mit dem Gerätsteuerblock DCB. Falls die programmgesteuerte Unterbrechung hängig ist, wenn sich für das Gerät die nächste, eine Unterbrechung hervorrufende Bedingung ergibt, dann wird die Bedingung der programmgesteuerten Unterbrechung vom Gerät aufgehoben und ersetzt durch eine neue Unterbrechungfbedingung.

Der Binärwert des Bits 2 gibt dem Gerät die Richtung der Datenübertragung an. 0 = Ausgabe (Hauptspeicher zum Gerät) und 1 = EingaLe (Gerät zum Hauptspeicher). Falls im Rahmen eines Ger tsteuerblocks DCB Datenübertragung in beiden Richtungen erfolgt, so muß dieses Bit = 1 gesetzt werden. Für Steueroperationen, die keine Datenübertragung bewirken, muß dieses Bit = 0 gesetzt sein.

Wenn Bit 3= 1 gesetzt ist, wird die Datenübertragung im Bündelbetrieb vorgenommen. Bei dieser Betriebsart wird der Kanal und die E/A-Schnittstelle dem Gerät ganz zur Verfügung gestellt, bis die letzte Datenübertragung, die mit dem betreffenden Gerätsteuerblock DCB zusammenhängt, vollständig ausgeführt ist.

Wenn Bit 4= 1 gesetzt ist, wird die inkorrekte Länge eines Datensatzes nicht gemeldet. In diesem Fall führt das Gerät die betreffende Operation weiter. Es gibt folgende Arten von inkorrekten Datensatzlängen:

(1) Ein Datensatz, der langer als der angegebene Wert ist, und

(2) ein Datensatz, der kürzer ist, als die angegebene Länge.

Dve Meldung von Datensätzen inkorrekter Länge kann für eine der beiden Arten oder für beide Arten unterdrückt werden, je nach dem betreffenden Gerät.

Bits 5-7 stellen den »Cycle-Stealw-Adreßschlüssel dar Dieser Schlüssel wird vom Gerät während des Datentransfers bereitgestellt. Er Wird benutzt, Um die Berechtigung zum Speicherzugriff zu prüfen,

Bits 8—15 können zur Beschreibung spezifischer Funktionen eines bestimmten Gerätes benützt werden.

Die Parameterwörter 1—3 sind geräteabhängige Steuerwörter und werden je nach Bedarf ausgefüllt. Falls ein Gerät die Unterdrückung der Meldung inkorrekter Längen durchführt gibt das Parameterwort 4 eine 16 Bit lange Speicheradresse an, welche Statusadresse genannt wird. Diese Adresse ermöglicht den Zugriff zu einem Reststatusblock, der unter folgenden Bedingungen gespeichert ist: (1) Das Bit zur Anzeige der Unterdrückung von unkorrekten Längenangaben (Bit 4 des DCB-Steuerwortes) hat den Wert 1, und (2) alle Datenübertragungen für den laufenden Gerätsteuerblock DCB wurden ohne Fehler durchgeführt
Die Größe des Reststatusblocks kann je nach Gerät

ίο zwischen 0 und 3 Wörtern betragen. Das erste Wort enthält den Byte-Restzählwert. Weitere Wörter (im Maximum zwei) enthalten geräteabhängige Statusinformation.

Wenn keine Unterdrückung der Meldung inkorrekter Satzlängen vom Gerät durchgeführt wird, ist auch die Bedeutung des Geräteparameterwortes 4 geräteabhängig und hat dann die gleiche Bedeutung wie die Parameterwörter 1 —3.
Wenn das Gerätsteuerblock-Verkettungsbit (Bit 0 des

2n Steuerwortes) den Wert 1 hat, gibt das Parameterwort 5 die 16 Bit lange Hauptspeicheradresse des nächsten Gerätsteuerblocks DCB in der Kette an. Wenn keine Verkettung stattfindet, ist dieses Parameterwort auch gerätabhängig.

Das Zählwort enthält eine 16 Bit lange ganze Zahl ohne Vorzeichen, ν eiche die Anzahl der Datenbytes darstellt, die für den betreffenden Gerätsteuerblock DCB zu übertragen sind. Der Bytezählwert kann in einem Bereich zwischen 0 und 65'535 liegen. Für die Operation »Start Cycle-Steal-Status« muß der Wert geradzahlig sein.

Das Datenadreßwort enthält die Hauptspeicherstartadresse für die Datenübertragung.
Die »Cycle-Steal«-Einrichtung erlaubt Datenüberga-

j5 ben zu oder von einem E/A-Gerät 33, während der Prozessor 30 andere Verarbeitungsoperationen durchführt. Diese überlappte Arbeitsweise ermöglicht es, eine Mehrzahl von Datenübertragungen durch einen einzelnen Befehl »E/A durchführen« einzuleiten. Der

.ίο Prozessor führt zunächst den Befeh! »E/A durchführen« aus. Dann erfolgt eine Verarbeitung des Befehlsstroms, während das E/A-Gerät jedesmal, wenn es nötig ist, vom Hauptspeicher 31 einen Speicherzyklus »stiehlt«. Die Operation wir I immer beendet mit einer Prioritätsunterbrechung vom Gerät. Ein Aufrufsignal 63 wird von der Kanalsteuereinrichtung erzeugt, um dann, wenn mehrere Geräte gleichzeitig Cycle-Steal-Übertragungen anfordern, eine eindeutige Auswahl zu treffen. Das Aufrufsignal dient ebenfalls zur eindeutigen Auswahl

so von Prioritätsunterbrechungen der gleichen Stufe.

Zu den Cycle-Steal-Operationen gehören bestimmte Eigenschaften, die den einzelnen Geräten zugeordnet sein können: (1) Bündelbetrieb, (2) Kommandoverkettung, (3) Datenverkettung, (4) programmgesteuerte Unterbrechung (PCI), (5) byteweise oder wortweise Übertragung von Speicheradressen und Daten.

Alle Cycle-Steal-Operationen werden mit einer Prioritätsunterbrechung beendet.
Das Kommando »Cycle-Steal-Start« wird für Daten-Übertragungen benutzt. Der Zweck des !Commandos »Start Cycle-Steal-Status« ist es, Restparameter Von dem Gerät zu erhalten, falls die vorangehende Cycle-SteaNOperation infolge Fehler oder infolge Ausnahmezustand beendet wurde. Das GerätesteUerblockformat ist das gleiche wie für eine normale Cycle-Steal-Operation, wobei die Wörter I -5 auf Null gesetzt sind.
Während der Operationen zur Ausführung des

Kommandos »Start Cycle-Steal-Status« werden Daten zum Hauptspeicher 31 übertragen, wobei die Startadresse diejenige ist, die im Gerätesteuerblock DCB angegeben ist. Diese Daten sind Restparameter und geräteabhängige Statusinformation. Das erste übertragene Wort enthält die Hauptspeicheradresse der zuletzt vorher mii einem Startkommando versuchten »Cycle-Steak-Übertras'-ing. Wenn während einer »Start Cycle-Steal-StatusK-Operation ein Fehler auftritt, wird diese Adresse nicht geändert. Die verbliebene Adresse (Restadresse) kann eine Datenadresse, eine DCB-Adresse oder die Adresse eines Reststatusblocks sein — sie wird nur bei Stromanschaltrückstellung gelöscht Bei Ausführung von »Cycle-Steal«-Übertragungen wird diese Adresse auf den Wert der laufenden »Cycle-Steak-Speicheradresse gebracht Bei Wortübertragungen weist die Restadresse auf das höherwertige Byte des Wortes. Die Signale »Geräterückstellung, E/A anhalten. Maschinenfehler, Systemrückstellung« haben keinen Einfluß auf die Restadresse im Gerät.

Das zweite übertragene Statuswort en.hält den verbliebenen Bytezählwert (Restbytezählwert) eines Gerätes. Der Restbytezählwert wird durch das Zählwertfeld eines Gerätsteuerblocks initialisiert, welcher mit einem Startkommando verbunden ist, und es wird nach jeder erfolgreichen Übertragung eines Datenbytes durch eine »Cycle-Steal«-Operation nachgeführt. Es wird nicht nachgeführt bei »Cycle-Steak-Übertragungen in den Reststatusblock. Der Restbytezählwert wird nicht geändert, wenn sich während einer »Start Cycle-Steal-Status«-Operation ein Fehler ereignet. Er wird jedoch zurückgestellt durch: (1) Einschaltrückstellung, (2) Systemrückstellung, (3) Geräterückstellung, (4) »E/A anhalten«, (5) Maschinenfehlerbedingung. Der Inhalt des »Cycle-Steal«-Statuswortes 1 des Gerätes ist geräteabhängig, falls das Gerät nicht: (1) die Unterdrükkung der Meldung unkorrekter Satzlängen implementiert oder (2) einen neuen Bytezählwert als Teil seines »Cycle-Stee'"<-Status speichert

Je nach Art des Gerätes können noch weitere geräteabhängige Statuswörter übertragen werden. Durch folgende zwei Bedingungen kann veranlaßt werden, daß bestimmte Bits in den geräteabhängigen Statuswörtern auf 1 gesetzt werden: (1) Ausführung eines E/A-Kommandos, das eine Un:erbrechung wegen Ausnahmebedingung hervorruft. (2) Asynchronbedingungen im Gerät, welche einen Fehler oder einen Ausnahmezustand anzeigen. Diese Bits werden aus folgenden Gründen zurückgestellt (auf 0 gesetzt): (1) Im Zusammenhang mit der ersten obengenannten Bedingung werden die Bits zurückgestellt bei der Annahme des nächsten E/A-Kommandos (außer dem Kommando »Start Cycle-Steal-Status«) nach einer Unterbrechung wegen Ausnahmebedingungen. Diese Bits werden ebenfalls zurückgestellt bei einer Stromeinschaltrückstellung, Systemrückstellung oder bei Ausführen des Kommandos »E/A anhalten«. (2) Im Zusammenhang mit der zweiten oben angegebenen Bedingung werden die Bits auf geräteabhängiger Basis zurückgestellt.

F i g. 11 zeigt die Leitungen der Schnittstelle 35, welche bei »Cycle-Steak^Operationen benutzt werden, jowie den zeitlichen Signalverlauf. Vor dieser Operation hat das Gerät jeweils eine »Cycle-Steato-Anforderung (Bit 16 auf dem Anforderungseingabebus 61) an die E/A-Steuereinrichtung 32 abgegeben, welche daraufhin die Aufrufsequenz einlegt, Und das betreffende Gerät hat dieses Aufrufsignal festgehalten.

Das Bedienungstorsignal 55 wird durch die E/A-Steuereinrichtung 32 angehoben, um dem Gerät 33, welches das Aufrufsignal 63 festgehalten hatte und welches das Aufrufrücksignal 65Λ abgegeben hatte, anzuzeigen, daß Datenübertragungen nun beginnen können.

Wenn dieses Gerät das Bedienungstorsignal 55 entdeckt, sendet es ein Bedienungstorrücksignal 56 an die Kanalsteuereinrichtung 32, um anzuzeigen, daß es die notwendigen Daten und Steuerinformationen auf

ίο die E/A-Schnittstelle 35 gegeben hat Die Signale, welche die von dem Gerät für die Übertragung abgegebenen Daten darstellen, werden nicht später als zu dem Anstiegszeitpunkt dieses Steuersignals aktiviert. Dieses Steuersignal darf nicht eher abfallen, als das Bedienungstorsignal 55 und das Datenabtastsignal 54, wobei sich dies auf den Ausgang des E/A-Gerätes bezieht

Der Adreßbus 49 überträgt diejenige Adresse der Speichereinheit 31, die für das ^u übertragende

>n Datenwort benutzt wird. Die Signale vom Adreßbus werden zu dem Cycle-Steal-Speicheradreßregister 110 auf der Adreßkarte 41 übergeben. Ein Speicherzyklus findet dann statt und das Wort wird n. das Cycle-Steal-Speicherdatenregister 94 eingegeben. Das übertragene Wort liegt dann auf dem Datenbus 50 an.

Der Bedingungscodeeingabebus 53 überträgt den Adreßschlüssel, der während dem Zugriff zur Speichereinheit 31 benutzt werden muß. Die Eingabebedingungscodebits 0, 1 und 2 entsprechen den Bits 0. 1 und 2 dieses Adreßschlüssels. Die Signale auf diesem Bus werden aktiviert mit dem Anstieg des Bedienungstorrücksignals 56 und werden aufrechterhalten bis zum Abfallen des Bedienungstorsignals 55.

Das Datenabtastsignal 54 ist ein abgehendes Signal und kann vom Gerät benutzt werden, um die dem Gerät übersandten Daten zu koordinieren. Das Datenabtastsignal 54 fällt ab mit dem Abfallen des Bedienungstorsignals 55.

Der Statusbus 59 wird von der E/A-Steuereinrichtung 32 benutzt, um der Peripheriesteuereinheit 34 die Entdeckung eines Fehlers während Cycle-Steal-Operationen mitzuteilen. Die Bitleitungen dieses Bus haben folgende Bedeutung: Bit 0 Speicherdatenfe!:ler. Bit 1 ungültige Speicheradresse, Bit 2 Schutzschlüsse'fehler.

Bit 3 Schnittstellendatenfehler.

Falls die Signale auf diesem Bus aktiviert werden, hält das Gerät die Information zurück, um sie bei einer allfälligen Unterbrechung dem Unterbrechungsstatusbyte zu übergeben. Die Cycle-Steal-Operation wird beendet und das Gerät bewirkt eine Endunterbrechung. Wenn das Gerät bereits eine Cycle-Steal-Anforde rung für die nächste Übertragung bewirkt hatte oder wenn es sich im Bündelübertragungsbetrieb befand, muß eine weitere Bedienung über die Schnittstelle durchgeführt werden. Diese Bedienung stellt einen Leerzyklus dar, währenddem keine vom Gerät gehaltenen Parameter geändert oder irgendwelche Statusbits gewonnen werden Wenn das Eingabe/Ausgabe-Anzeigesignal 57 eine 0 darstellt, so zeigt dies der E/A-Steuereinrichtung 32 an, daß die Operation eine Ausgabe vom Speicher 31 darstellt, und wefln es den Wert I hat, so zeigt dies an, daß es eine Eingabe zum Speicher 31 ist.

Wenn das Wort/Syte-Anzeigesignal 58 den Binäres wert 0 darstellt, so zeigt dies der E/A-Steuereinrichtung 32 an, daß eine Wortübertragung stattfinden soll, und Wenn es eine 1 darstellt so zeigt dies an, daß eine Byteübertragung stattzufinden hat.

Äufru (betrieb

F ig. 12—14 zeigen in allgemeiner Form die Grundlagen des Aufrufbetriebs im Zusammenhang mit der vorliegenden Erfindung. Die Aufrufschaltungen werden benutzt bei der Auswahl von Peripheriegerätsteuerein' heiten 34 aufgrund von Unterbrechungsanförderungen oder Cycle-Steal-Anforderungen. Gemäß Fig. 12 werden Signale auf dem Anforderungseingabebus durch irgendein Peripheriegerät 33 am Schnittstellenbus 35 aktiviert, welches eine Unterbrechungsbehandlung anfordert oder welches den Bus 35 für Cycle-Steal-Da tenübertragungen benutzen will. Das Signal auf der Leitung 16 des Anforderungseingabebus 61 wird immer aktiviert, wenn ein Gerät Cycle-Steal-Datenübertragungen anfordert. Von den übrigen Leitungen des Anlorderungseingabebus 61 ist jede einer bestimmten Unterbrechungsstufe zugeordnet. Die aktivierten Signale auf dem Anforderungseingabebus 61 verbleiben in einem stationären Zustand solange irgendein Gerät eine Unterbrechungsbedienung oder eine Cycle-Steal-Bedienung anfordert.

Wenn die E/A-Steuereinrichtung 32 bestimmt, daß irgendeine der Anforderungen auf dem Anforderungseingabebus 61 angenommen werden sollte, werden die Signale auf den Leitungen des Aufrufkennzeichenbus 62 so aktiviert, daß sie in codierter Form allen Geräten anzeigen, daß ein Aufruf- und Auswahlprozeß eingeleitet wird, und zwar entweder für Cycle-Steal-Übertragungen oder zur Unterbrechungsbehandlung auf einer bestimmten Unterbrechungsstufe, welche durch den Aufrufkennzeichenbus 62 identifiziert ist. Sobald die Signale auf dem Aufrufkennzeichenbus 62 aktiviert sind, wird ein Aufrufsignal über Leitung 63 seriell an alle Peripheriegerätsteuereinheiten 34, die am Bus 35 angeschlossen sind, übertragen, um eine Auswahl unter den konkurrierenden Peripheriegerätsteuereinheiten 34. weiche Unterbrechungen auf dergleichen Prioritätsstufe oder Cycle-Steal-Operationen anfordern, vorzu- nphmpn IpHf» PprinhpriAopratcipnpriMnhpit "ΖΔ pmnfäntJt

das Aufrufsignal von Leitung 63 und gibt es an die nächste Peripheriegerätsteuereinheit 34 weiter, wenn das Gerät den Aufruf nicht festhalten will. Wenn jedoch eine bestimmte Gerätesteuereinheit 34 eine Bedienung von der Art angefordert hat, wie sie gerade auf dem Aufrufkennzeichenbus 62 identifiziert ist, so antwortet sie mit dem Aufrufrücksignal auf Leitung 65, wogegen das Aufrufsignal auf Leitung 63 nicht an eine weitere Periphergerätijeuereinheit 34 weitergegeben wird.

In Fig. 13 sind drei Peripheriegerätsteuereinheiten 34 schematisch gezeigt, wobei angenommen ist, daß von allen eine Unterbrechungsanforderung hängig ist. Das erste Gerät verlangt eine Unterbrechung auf der Stufe 2, während die übrigen Geräte Unterbrechungen auf der Stufe 1 verlangen. Die Signale auf dem Aufrufkennzeichenbus 62 stellen in codierter Form einen Aufruf für alle Geräte dar, die eine Anforderung auf der Stufe 1 haben. Da dieses Kennzeichen für Stufe 1 auf dem Aufrufkennzeichenbus 62 nicht gleich demjenigen für Stufe 2 des ersten Gerätes ist, wird das Aufrufsignal auf Leitung 63 an das nächste Gerät weitergegeben. Das in der räumlichen Folge erste Gerät, welches eine Anforderung der Stufe 1 hat, hält den Aufruf fest und sperrt das Aufrufweitergabesignal zum nächstfolgenden Gerät Gleichzeitig generiert dieses erste Gerät, welches Bedienung auf der Stufe 1 anforderte, das Aufrufrücksignal auf Leitung 65. um die E/A-Steuereinrichtung 32 davon zu informieren, daß der Aufruf festgehalten wurde. Die E/A-Steuereinrichtung 32 antwortet darauf mit der Abgabe des Bedienungstorsignals 55, und das Gerät antwortet auf das BedienungS' torsignal 55 rtiit dem Bedienungstorrücksignal 56 und beginnt mit der Benutzung des Schnittstellenbus 35.

Wie in Fig. 13 gezeigt, zerfällt das Aufrufsignal, welches sequentiell von Gerät zu Gerät weitergegeben wird, praktisch in zwei separate Signale, die mit Aufruf

ίο (63) und Nebenaufruf (64) bezeichnet sind. Die interne Schaltung jeder Peripheriegerälsteuereinheit 34 erzeugt ein internes Aufrufsignal aufgrund des Empfangs eines Signals auf jeder der beiden Eingangsleitungen 63 (Aufruf) und 64 (Nebenaufruf). Durch diese Anordnung

ist das einwandfreie Funktionieren des Aufrufbetriebs sichergestellt, auch wenn eine bestimmte Peripheriegerätsteuereinheit 34 vom Schnittstellenbus 35 physisch abgetrennt wurde, im Extremfall könnte jede zweite Peripheriegerätsteuereinheit 34 physisch entfernt werden.

Fig. 14 zeigt weitere Einzelheiten der internen Schaltung einer Peripheriegerätsteuereinheit 34, welche beim Empfang der Aufrufsignale 63 und 64 benutzt werden und welche das Aufrufrücksignal 65 erzeugen.

Das UND-Glied 117 empfängt sowohl das Aufrufsignal (63) als auch das Nebenaufrufsignal (64). welche auf zwei verschiedenen Eingängen eintreffen. Das Ausgangssignal des UND-Gliedes 117 auf der Leitung 118 ist das interne Aufrufsignal. Mit Hilfe eines UND-Gliedes 119

jo und einer Vergkicherschaltung 120 bestimmt man aus der gegenwärtigen Geräteunterbrechungsstufe oder der Cycle-Steal-Anforderungsanzeige auf einer Leitung 121 sowie aus der codierten Information auf dem Aufrufkennzeichenbus 6Z ob das betreffende Gerät den Aufruf festhalten und ein Aufrufrücksignal 65 mit Hilfe des UN D-Gliedes 122 abgeben soll.

Wenn entweder das Ausgangssignal der Vergleicherschaltung 120 oder das Ausgangssignal des UND-Gliedes 119 aktiv ist, und wenn gleichzeitig ein internes Aufrufsignal auf Leitung 118 anliegt, dann wird mit Hilfe des UND-Gliedes 122 ein Aufrufrücksienal auf Leitung 65 erzeugt und es wird gleichzeitig verhindert, daß ein Nebenaufrufsignal an das nächstfolgende Gerät weitergegeben wird.

Jeder der beiden Eingänge des UND-Gliedes 117 ist über einen Widerstand (123) mit einer positiven Spannung verbunden. Die Aufrufleitung 63 und die Nebenaufrufleitung 64 werden normalerweise, wenn die betreffenden Signale inaktiv sind, auf einem negativen

so Pegel gehalten. Wenn nun die nächste voraugehende Peripheriegerätsteuereinheit 34 vom Schnittstellenbus 35 abgetrennt wird, wird der mit der positiven Spannung verbundene Widerstand 123 den ersten Eingang des UND-Gliedes 117 auch auf eine positive Spannung bringen, wodurch ein normales Aufrufsignal auf Leitung 63 angezeigt wird. Wenn dann auf Leitung 64 von der nächstweitervorhergehenden Peripheriegerätsteuereinheit ein Nebenaufrufsignal empfangen wird, so kombiniert sich dieses mit dem Zwangssignal auf dem ersten Eingang des UND-Gliedes 117 zur Erzeugung eines internen Aufrufsignals auf Leitung 118. Wenn die Peripheriegerätsteuereinheit 34, welche das Nebenaufrufsignal auf Leitung 64 erzeugte, von der Schnittstelle 35 abgetrennt würde, dann würde der zweite Eingang zum UND-Glied 117 zwangsweise auf positives Potential gebracht und das UND-Glied 117 würde auf ein Aufrufsignal 63 von der nächstweitervorhergehenden Peripheriegerätsteuereinheit ansprechen.

Peripheriegefätsteuereinheit

Fig. 15 zeigt in etwas mehr Einzelheilen die Anordnung der wesentlichen Einheiten einer Pefiphefiegefätsteuereinheit 34, die als Block schon in Fig.3 gezeigt wurde. Die Kanalschnittstellenschaltung 46 ist pij/rtllel mit anderen solchen Schaltungen an die Schni'ttstellenleitung 35 angeschlossen Und empfängt ebenfalls das sequentiell übertragene Aufrufsigrtal 63. In bestimmten Fällen könnte die Kartälsclitiittstellenschällung 46 alle kombinatorischen und sequentiellen Schaltungen enthalten, die zur direkten Steuerung eines Gerätes 33 erforderlich sind. Im vorliegenden bevorzugten Ausführungsbeispiel der Erfindung ist jedoch Vorgesehen, daß die Grundsteuerung für die Periphergerätsteuereinheit 34 durch einen Mikroprozessor 47 bewerkstelligt wird, welcher einen eigenen Speicher 124

'ipheriege—

formation hat. Die Übertragung von Daten sowie Steuer- und Abtastinformationen geschieht für den Mikroprozessor 47 über einen Ausgabedatenbus 125. einen Eingabedatenbus 126 und einen Adreßbus 127. Die Befehle des Mikroprozessors 47 enthalten OP-Codes und Adreßinformation, welch letztere auf dem Bus 127 bestimmte Register, Kippglieder und Torschaltungen innerhalb der Steuereinheit 34 identifiziert, welche aktiviert oder abgefragt werden müssen.

F i g. 16 zeigt die Hauptbestandteile der Kanalschnittsteilenschaitung 46 in Verbindung mit dem Schnittstelle bus 35 und dem Bus für den Mikroprozessor 47. Dazu gehören ein Datenregister für Byte 0 mit Paritätsprüfung und Paritätsbilerzeugungund ein Datenregister für Byte 1 mit Paritätsprüfung und Paritätsbiterzeugung. Die Schaltungen zur Folgesteuerung von Unterbrechungen und Cycle-Steal-Operationen enthalten auch Teile zur Prüfung der Prioritätsstufe und der Aufrufkennzeichnung. Weiter ist ein Adreßregister für Byte 0 vorhanden, und da dieses Byte auch ein Kommando für ein Gerät darstellen kann, enthält diese Schaltung auch eine Kommandodecodiereinrichtung. Eine weitere Schaltung ist für Byte 1 der Adresse vorgesehen, mit welchem ein bestimmtes Gerät adressiert wird und welche mit einer verdrahteten Adresse verglichen wird. Eine weitere Schaltung enthält das Cycle-Steal-Statusregister, eine Anordnung zur Bedingungscodeerzeugung sowie Einrichtungen zur Rückstellsteuerung und Schnittstellensteuerung. Weilerhin gibt es einen Decodierer für Adreßinformation vom Mikroprozessor, mit welchem verschiedene Kippglieder in der Peripheriegerätsteuereinheit 34 gesteuert und abgefragt werden.

F i g. 17 zeigt in Form eines Blockdiagramms die hauptsächlichen Bestandteile eines Mikroprozessors 47, der für eine Peripheriegerätsteuereinheit 34 geeignet ist. Sie zeigt den vorher erwähnten Speicher 124, den Ausgabebus 125, den Eingabebus 126 sowie den - Adreßbus 127. Gesteuert wird der Mikroprozessor durch Eingabe von 16 Bit langen Befehlen in ein OP-Register 128, wovon der Operationsteil (OP-Code) auf eine Zyklussteuerung 128 und einen Zeitgeber (Taktgeber) 130 einwirkt, um die notwendigen Steuersignale innerhalb des Mikroprozessors zu erzeugen. Zum Speicher 124 wird zugegriffen mittels Adreßinformation aus einem Speicheradreßregister (SAR) 131, welches aus verschiedenen Quellen geladen werden kann. Zu diesen Queller, gehören das OP-Register 12S (für Adreßinformation aus den Befehlen), ein Befehlsadreßregister 132, ein Verbindungsregister 1334 und ein Stapel von adressierbaren Datenadreßregistern (DAR)

134. Das Befehlsadfeßregister 132 und das Verbindungsregister 133/1 wirken zusammen mit einem Rückgriffregister 135 und einer tnkrementierschaltung 136 für die notwendige Steuerung der Reihenfolge der Ausführung von Programmbefehlen einschließlich der Operationen Verzweigung, Verzweigung und Rückkehr sowie Verzweigung und Verbindung. Daten aus einem weiteren adressierbaren Registerstapel 137 und Daten vom Speicher 124, welche durch eine Auswahl- und Mulliplexerschaltung 138 übertragen wurden, können in einem A-Register 139 und/oder in einem B-Register 140 gespeichert werden. Die Register 139 und 140 bilden den Eingang zu einem Rechenwerk 141 und sie werden auch bei Datenübertragung unter Benutzung des Ausgabedatenbus 125 oder Eingabedatenbus 126 verwendet.

Fig. 18 zeigt weitere Einzelheiten der Kanalschnitt-

ct«>llf>ncr*halt!incr 4£ tuAlphf» HprAitc im ^iicnmmianlianrr

mit Fig. 16 kurz besprochen wurde. Wenn im Prozessor

2b 30 ein OIO-Befehl (E/A durchführen) decodiert wurde, muß der Kanal bzw. die E/A-Steuereinrichtung 32 mit den Periphergerätsteuereinheiten 34 in Verbindung treten, um den Schnittstellenbus 35 für die Übertragung eines Direkt-Gerätesteuerblocks (IDCB) zu benutzen.

Unabhängig davon, ob die Kanalschnittsteilenschaitung 46 von einem Mikroprozessor 47 gemäß vorliegendem bevorzugtem Ausführungsbeispiel, oder von kombinatorischen und sequentiellen Logikschaltungen gesteuert wird, muß sie eine Anzahl von Grundelementen

jo enthalten. Hierzu gehören ein 16 Bit langes Datenregister 142, ein Adreßregister 143, ein Kommandoregister 144 und eine Adreßvergleichsschaltung 145 zur Auswahl der Anschlußeinheit oder des Gerätes.
Wie bereits oben besprochen, wird auf dem

j5 Schnittstellenadreßbus 49 das erste Wort des Direkt-Gerätesteuerblocks IDCB übertragen, welches in Bit 0—7 das Gerätekommando und in Bit 8—15 die Geräteadresse enthält. Eine Vorauswahl aller Periphergerätsteuereinheiten 34 wird durch das Bit 16 des Adreßbus 49 gemacht, wodurch zwischen den beiden Benutzungsarten dieses Bus einerseits für E/A-Operationen und andererseits tür sonstige Operationen unterschieden wird. Die Vorauswahl des Gerätes oder der Anschlußeinheit geschieht durch Vergleich der Geräteadresse in den Bits 8—15 des Adreßbus 49 mit der verdrahteten Geräteadresse 133ßin der Adreßvergleichsschaltung 145. Das Ergebnis ist ein Geräte- oder Anschlußeinheitsauswahlsignal auf Leitung 146. Wenn die Geräteadresse erkannt wird, dann werden Bits 1 — 7

so vom Adreßbus 49 in das Kommandoregister 144 übertragen, um von dort an die Kommandodecodierschaltung 147 zu gelangen. Die Signale vom Mikroprozessoradreßbus 127 werden in einer Decodierschaltung 148 decodiert. Die Ausgabesignale der Decodierer 148 und 147 werden in der Anschlußsteuerschaltung 149 kombiniert. Bei Datenübertragungsoperationen wird entweder auf einer ersten Ausgangsleitung 150 eine direkt programmgesteuerte Übertragung angezeigt oder auf einer zweiten Ausgangsleitung 151 eine

go Cycle-Steal-Übertragung.

Das Vorauswahlsignal auf Leitung 146 für das Gerät bzw. die Anschlußeinheiten gibt das UND-Glied 152 frei, welches dann bei Auftreten des Adreßtorsignals auf Leitung 51 von der E/A-Steuereinrichtung ein Adreß-

(,5 torrücksigua! auf Leitung 52 erzeugt. Durch dieses Adreßtorrücksignal erfährt die E/A-Steuereinrichtung 32 von der Geräteauswahl.

Das 16 Bit lange Datenregister 142 ist mit dem

Schnittstellendatenbus 50 über die Busse 153 Und 154 verbunden. Datenübergaben zwischen dem 16 Bit langen Datenregister 142 und dem Mikröprozessor-Äüsgabedatenbus 125 oder dem Mikroprozessor-Eingabedatenbus 126 von jeweils 8 Bit Kapazität erfolgen in zwei separaten Zyklen aufgrund vorr Steuerinformation vom Mikroprozessor. Bei einer direkt programmgesteuerten Leseoperation gibt das Datenregister 142 die Daten, die es vom Mikfoprozessor-Ausgabedatenbus 125 erhalten hat, über den Bus 154 an den Schnittstcllcndatenbus 50 weiter. Wenn es sich um eine direkt programmgesteuerte Schreiboperation handelt, werden die Daten vom Schnittstellendatenbus 50 in das Datenregister 142 über den Bus 153 eingegeben, um später in zwei separaten Zyklen an den Mikroprozessor- Eingabedatenbus 126 weitergegeben zu werden.
Wenn der Kommandoteil des Direkt-Gerätesteuer-

i αιΐυΐΐ vci

stellt der vom Bus 153 eingegebene Inhalt des Datenregisters 142 Adreßinformation dar, die über den Mikroprozessor-Eingabedatenbus 126 an den Speicher 124 des Mikroprozessors weitergegeben wird, welcher in Fig. 17 gezeigt ist. Außerdem wird bei Decodierung einer »Start Cycle-Steal«-Operation der Inhalt des Kommandoregisters 144 über einen Bus 155 zum Mikroprozessor-Eingabedatenbus 126 weitergegeben, um dann in den Speicher 124 des Mikroprozessors zu gelangen. Der Speicher 124 wird also als Kommandospeicher und als Speicher für Adressen der Speichereinheit 31 benutzt, um nachfolgende Cycle-Steal-Datenübertragungsoperationen zu steuern.

Während der folgenden Cycle-Steal-Übertragungsoperationen erhält das Adreßregister 143 über einen Bus 156 in zwei aufeinanderfolgenden Zyklen vom Mikroprozessorspeicher 124 die vorher gespeicherte Adresse für die Speichereinheit 31. Diese Adresse wird in den nachfolgenden Cycle-Steal-Datenübertragungsoperationen über einen Bus 157 zum Schnittstellenadreßbus 49 übertragen, um von dort an die Adressiereinrichtung der Speichereinheit 31 des Prozessors zu gelangen. Das Dtrtenreeister 142 wird für die Daten einer Cycle-Steal-Übertragung benutzt, unabhängig davon, ob es sich um eine Lese- oder Schreiboperation handelt.

Ein dritter Kommandotyp, welcher vom Direkt-Gerätesteuerblock IDCB abgegeben werden kann, ist das Vorbereitungskommando, welches auf der Leitung 158 angezeigt wird. Aufgrund eines solchen Vorbereitungssignals werden die Bits 11 — 14 vom Schnittstellendatenbus 50 in einem Prioritätsstufenregister 159 gespeichert und das bereits früher erwähnte I-Bit von der Leitung 15 Wird in einem Merker 160 gespeichert. Der Inhalt des Prioritätsstufenregisters 159 gibt die Prioritätsstufe des Gerätes für Unterbrechungsanforderungen an. Ein Unterbrechungsanforderungssignal auf Leitung 161, welches vom angeschlossenen Mikroprozessor 47 abgegeben wird, wird durch ein UND-Glied 162 weiterübertragen, wenn das I-Bit, welches im Merker

160 gespeichert ist, den Binärwert 1 hat Hierdurch wird angezeigt, daß das Gerät auf jeder beliebigen Stufe unterbrechen darf. Wenn das Gerät unterbrechen darf und wenn eine Unterbrechungsanforderung auf Leitung

161 vorliegt, wird ein Stufendecodierer 163 freigegeben und aktiviert dann eine der Signalleitungen auf dem Anforderungseingabebus 61. Die aktivierte Leitung gehört zu der Unterbrechungsprioritätsstufe, welche durch den Inhalt des Prioritätsstufenregisters 159 angezeigt wird.

Wie früher bereits im Zusammenhang mit Fig. 14 besprochen, beginnt die E/A-Steuereinrichtung 32 eine Aufruffolge aufgrund jedes beliebigen Signals auf dem Änforderungs-Eingabebus 61, gleichgültig ob es sich um eine Ünterbfechungsanfofdefurig oder Um eine Cycle-Steal-Anforderung handelt, welch letztere durch ein Signal auf der Leitung 61 — 16 angezeigt wird. Zu der Aufruffolge gehört die Übertragung des Aufrufkennzeichens auf dem Bus 62 an alle angeschlossenen Peripheriegcrätstcucreinheiten 34 und die sequentielle Übertragung des Aufrufsignals über Leitung 63. Wenn das Aufrufkennzeichen auf dem Bus 62 irgendein Gerät aufruft, welches eine Cycle-Steal-Übertragung anfordert, wird ein Signal auf Leitung 164 aktiviert. Wenn das

in F ig. 18 gezeigte Gerät eine Cycle-Steal-Übertragun-; angefordert hat und dies auf der Leitung 121 anzeigf.

wird nunmehr das UND-Glied 119 ein Ausgangssignal erzeugen.

Wenn die Signale auf dem Aufrufkennzeichenbus 62 eine Unterbrechungsprioritätsstufe angeben, die gleich der gegenwärtig im Register 159 gespeicherten Stufe ist, und wenn das in Fig. 18 gezeigte Gerät eine Unterbrechung angefordert hatte, wie es durch ein aktives Ausgangssignal vom UND-Glied 162 angezeigt wird, dann wird auch das UND-Glied 165 ein aktives Ausgangssignal haben. Aufgrund eines aktiven Ausgangssignals des UND-Gliedes 119 oder des UND-Gliedes 165 gibt schließlich das ODER-Glied 166 ein Ausgangssignal ab, welches die Weitergabe des Aufrufsignals an die nachfolgende Peripheriegerätsteuereinheit 34 verhindert. Für dieses Verhinderungssignal ist die Leitung 167 vorgesehen. Das Festhalten des Aufrufs durch dieses Gerät wird über eine Leitung 168 an andere Schaltungsteile der Peripheriegerätsteuereinrichtung 34 der F i g. 18 signalisiert. Weiterhin wird ein UND-Glied 169 freigegeben, um in der betreffenden Peripheriegerätsteuereinheit 34 aufgrund des Bedienungstorsignals von Leitung 55 der Schnittstelle 35 ein Bedienungstorrücksignal auf Leitung 56 zu erzeugen,

4ö um die weitere Übertragung über den Schni'tstellenbus 35 zu steuern.

F i g. 19 und 20 zeigen Einzelheiten der Verbindungsschaltungen, welche sich auf einer Anschlußkarte, wie z. B. der Karte 45 von F i g. 2 befinden. Die Prozessorkarten 40, 41 und 42 sind so ausgelegt, daß eine vorgegebene Anzahl von Periphergeräten bedient werden kann, die über E/A-Karten 44 angeschlossen sind, welche in dem in F i g. 2 gezeigten Grunddatenverarbeitungsgerät vorgesehen sind. In gewissen Fällen kann es erforderlich sein, daß weitere Peripheriegeräte an die Grundeinheit angeschlossen werden müssen. Diese werden normalerweise in einem Gestell untergebracht, wie es in F i g. 2 gezeigt ist, und welches eine Stromversorgung 37, einen Kartenhalter 38 und zusätzliche E/A-Geräteanschlußkarten 44 enthält Die Verbindungsschaltungen auf der Zwischenverstärkungskarte 45 steilen die Verbindung zwischen den Signalleitungen des Schnittstellenbus 35 der Grundeinheit der F i g. 2 und dem weiteren Schnittstellenbus 35 der Zusatzeinheit her.

Fig. 19 ist ein Blockdiagramm der Zwischenverstärkungsanschlußkarte 45 von F i g. 2. Zu den Verbindungsschaltungen gehören Zweirichtungs-Treiberschaltungen 170 und 171, weiche den Adreßbus 49 und den Datenbus 50 des Grunddatenverarbeitungssystems der Fig.2'mit einem Zweirichtungs-Adreßbus 172 bzw. einem Zweirichtungs-Datenbus 173 der zusätzlichen Schnittstellenanordnung verbinden.

Treiber 174 bewirken für Signale des Datenverarbeitungssystenis auf abgehenden Bussen und Steuersignalleitungen 175Λ eine Zwischenverstärkung und geben diese weiter über einen Bus 176/1 an die zusätzlichen SchhiUstelleneinrichtüngen. Treiber 175ß bewirken für Signale auf einem Bus I76ßder zusätzlichen Schnittstelleneinrichtungen eine Zwischenverstärkung und geben die Signale an ankommende Bus- und Steuersignalleitungen 177 weiter, welche zum Kanal des Grunddatenverarbeitungssystems gehören.

Eine Durchschaltungssteuerung 178, die im einzelnen im Zusammenhang mit F i g. 20 beschrieben wird, reagiert au^f bestimmte Signale, die mit der Übertragung von Adressen, Daten oder anderer Steuerinformation zwischen dem Kanal des Grunddatenverarbeitungssystems und den zusätzlichen Peripheriegeräten zusammenhängen, um den richtigen der Zweirichtungstreiber

«τη ι—... *T4 —. -i.«:..: ι j:„ r\-* .-.i u-,:-

irvu^n. ι/ ι £.u ciMivici cn Uhu um uic uatciiuucigtiui: in

der richtigen Übertragungsrichtung zu bewirken. Infolgedessen' ist außer den Daten, die ohnehin normalerweise über die Schnittstelle übertragen werden, keine weitere Information nötig, um zu bestimmen, in welche Richtung die Treiber 170 bzw. 171 jeweils wirken sollen.

Fig. 19 enthält weiterhin einen Block 179 mit der Bezeichnung »Aufrufsteuerschaltung«. Die Anschlußkarte, die direkt an die Schnittstelle des Grundsystems angeschlossen ist, um die ^verbindung mit einer Zusatzgruppe von E/A-Geräten herzustellen, kann dazu dienen, das Grundsystem mit einem Peripheriegerät zu verbinden, welches vom Grundsystem ziemlich weit entfernt ist, so daß die Signale der Schnittstellenleitungen zwischenverstärkt werden müssen, um das weit entfernte Peripheriegerät einwandfrei zu steuern. Zu den Schnittstellenoperationen, die im Zusammenhang mit den F i g. 13,14 und 18 beschrieben wurden, gehören sequentielle Aufruf-, Nebenaufruf- und Aufrufrücksignale, mit denen ein bestimmtes Peripheriegerät ausgewählt wird, um die Schnittstelle bei einer Unterbrechung oder einer Cycle-Steal-Anforderung zu benutzen. Wenn das Aufrufsignal oder das Aufrufweitergabe- oder Aufrufrücksignal den Weg zu dem weit entfernten Peripheriegerät durchlaufen müssen, wird dadurch bei den Operationen an der Schnittstelle Zeit verloren. Deshalb enthält im Rahmen der vorliegenden Erfindung die Anschlußkarte, welche die Zwischenverstärkung besorgt, auch eine Aufrufsteuerschaltung 179, welche im Zusammenhang mit weiteren ankommenden Bussen 180 und Anschlüssen 181, an welche das entfernte Peripheriegerät angeschlossen sein kann, das Festhalten oder Weitergeben des Aufrufs oder das Erzeugen des Aufrufrücksignals auf der Anschlußkarte selbst bewerkstelligen kann. Dadurch werden die Signallaufzeiten zum und vom entfernt angebrachten Peripheriegerät beim Aufruffesthalten erspart

Die in F i g. 18 gezeigten Signale, wie z. B. Unterbrechungsanforderung 161 oder Cycle-Steal-Anforderung 121, wurden in diesem Fall, wenn sie von dem entfernten Periphergerät kommen, an die Aufrufsteuerung 179 gelangen, um daraufhin eine der Leitungen auf dem Anforderungs-Eingabebus 61 zu aktivieren. Ein mit dem Bus 177 verbundener Bus 182 überträgt die betreffende Information. Die Aufrufsteuerschaltung 179 enthält auch die Einrichtungen, welche auf ein Schnittstellenaufrufkennzeichen auf den Leitungen 62 ansprechen und diese mit der Prioritätsstufe kombinieren, weiche dem betreffenden Periphergerät im Register 169 zugeteilt ist um die Signale für das Aufruffesthalten, die Aufrufweitergabe sowie das Aufrufrücksignal auf die Schnittstelle des Grundsystems zu geben.

Fig.20 zeigt weitere Einzelheiten der Vnrbindungsschaltungen auf der Zwischenverstärkungsanschlüßkarte 45 der Fig.2, welche auf bestimmte Signale iles Schnittstellenbus des Grundsystems, welche durch die normale Schnittstellenbenutzung aktiviert werden, ansprechen, um die Richtung der Signalübertragung auf dem Zweirichtungs-Adreßbus 49 oder dem Zweirichtungs-Datenbus 50 zu bestimmen.

Im unteren Teil der Fig. 20 ist eine einzelne Zweirichtungssignalleitung 49-N des Adreßbus 49 gezeigt. Alle anderen Signalleitungen des Adreßbus 49 und alle Signalleitungen des Datenbus 50 könnttn genauso dargestellt werden. Zu jeder Zweirichtungssignalleitung gehört ein erster Treiber 183, welcher durch

für den zusätzlichen Schnittstellenbus 172 gemäß der auf der Adreßbussignalleitung 49-N empfangenen information zu erzeugen. Ein zweiter Treiber 185 und ein zweites UND-Glied 186 erzeugen Signale in der entgegengesetzten Richtung, d. h. für die Information, welche von der Leitung 172-A/des zusätzlichen E/A-Bus 172 zum Kanal des Grundsystems über Leitung 49-A/zu übertragen.

Die Schaltungen zur Steuerung der Übertragungsrichtung auf den Zweirichtungs-Adreßleitungen enthält einen ersten Inverter 187 und einen zweiten Inverter

188. In einem früheren Teil der Beschreibung wurde bereits gesagt, daß die einzige Zeit, zu der Adreßinformation vom Kanal an alle Peripheriegeräte, welche an den Schnittstellenbus angeschlossen sind, übertragen wird, die Zeit der Vorauswahl eines Peripheriegerätes bei Vorliegen eines OIO-Befehls (E/A durchführen) im Prozessor ist. Wenn dies zutrifft, ist das Adreßbit 16 auf den Adreßbus 49 eine 1. Sollte dies der Fall sein, so wird das Bit vom Inverter 187 ·η eine 0 umgewandelt und dann vom Inverter 188 wieder in eine binäre 1 umgewandelt um das UND-Glied 184 freizugeben zur Weitergabe der Information der Adreßbussignalleitung 49-/V. Damit kann der Treiber 183 das Adreßsigial zur Weitergabe an die zusätzliche SchnittstellenbusMgnalleitung 172-/V zwischenverstärken. In allen anderen Fällen, wenn das Bit 16 des Adreßbus 49 eine binäre 0 ist, wird dies durch den Inverter 187 invertiert, wodurch das UND-Glied 186 freigegeben wird, so daß der Treiber 185 die Signale von der zusätzlichen Schnittstellenleitung 172-/V, weiche zur Adreßsignalleitung 49-/V des Kanals gerichtet sind, weitergibt Dies geschieht aber nur während Cycle-Steal-Datenübertragungen, bei denen das Peripheriegerät Adreßinformation an den Prozessor sendet.

Für jede Zweirichtungssignalleitung des Datenbus 50 ist auch ein Paar von Treibern 183 und 185 sowie ein Paar von UND-Gliedern 184 und 186 vorzusehen. Die selektive bzw. alternative Benutzung der beiden Treiber wird gesteuert durch das Ausgangssignal eines UND-Gliedes 189 und eines Inverters 190. Die Schaltungen zur Bestimmung der Signalübertragungsrichtung auf dem Datenbus sind im restlichen Teil der F i g. 20 gezeigt

Eine erste Situation, in welcher Daten von dem zusätzlichen Schnittstellenbus zum Kanal übertragen werden müssen, wird auf der Leitung 191 signalisiert, veranlaßt durch ein UND-Glied 192, welches Binärsignale von den Bitleitungen 1 und 16 des Adreßbus 49 aufnimmt Wie bereits früher gesagt bedeutet eine

binäre 1 auf der Adreßbussignalleitung 49—16 die Vorauswahl eines Peripheriegeräts aufgrund eines OIO-Befehls (E/A durchführen). Wenn die Auswahl für eine direkt programmgesteuerte Lese-Operation vorgenommen wird, ist während der Vorauswahl die Bit-Leilung r des Adreßbus 49 mit einer binären 0 beaufschlagt (als Folge des Kommandocodewortes, welches ein Lesekommando angibt), welche von einem Inverter 193 invertiert wird, um so das UND-GJied 192 freizugeben und damit über das ODER-Glied 189 ein Signal zu erzeugen, welches das Peripheriegerät zur Übertragung von Daten an den Kanal aufgrund des Lesekommandos freigibt

Mittels eines bistabilen Kippgliedes 194 (Unterbrechungsbedienungstor) und eines UND-Gliedes 195 wird eine andere Situation angezeigt, bei welcher die Treiber des Ziveirichtungsdatenbus Datensignaie gemäß einem Steuersignal auf Leitung 191 zum Kanal übertragen müssen. Bei einer Cycle-Steal-Datenübergabe durch ein Peripheriegerät zeigt ein Binärwert 1 auf der Leitung 57 an. daß dies eine F.ingabe-Cycle-Steal-Oneration ist. und die Bedienung für die Cycle-Steal-Datenübertragung wird angezeigt durch das normale Bedienun^torsignal auf Leitung 55. Das einzige, was in dieser besonderen Situation noch festgestellt werden muß. ist. ob das Bedienungstorsignal auf Leitung 55 nicht zum Zwecke der Behandlung einer Unterbrechung generiert wurde, welche Tatsache durch das Ausgangssignal eines Kippgliedes 194 signalisiert wird, welches sich in₍ Aus-Zustand befindet und das dritte Eingangssignal fur das UND-Glied 195 abgibt.

Das dritte Eingangssignal zum ODER-Glied 189 stellt eine binäre 1 dar. wenn das Kippglied 194 im Ein-Zustand oder gesetzten Zustand ist. woraufhin die Daten von dem Zweirichtungsdatenbus zum Kanal durchgeschaltet werden wegen der Bedienung einer Unterbrechungsanforderung. Bestimmte Information, wie z. B. das Unterbrechungskennzeichen, muß zum Prozessor weitergeleitet werden, um in internen Registern gespeichert zu werden. Ein bistabiles Kippglied 1% (Unterbrechungsaufruf abgetastet) erinnert da'an. daß ein Aufruf für eine Unterbrechungsbedienung auf Leitung 63 empfangen wurde, als das Aufrufkenn/eichenbit 0 auf Leitung 62—0 eine binäre 0 war. die durch einen Inverter 197 invertiert wurde. Demzufolge wird das Kippglied 196 nur gesetzt, wenn ein Aufruf für eine Unterbrechung durchgeführt wurde und nicht etwa bei einem Aufruf für eine Cycle-Steal-Operation. Wenn das Kippglied 196 gesetzt wurde und damit aktiv ist. wird das nächste Bedienungstorsignal von Leitung 55 benutzt, um das Kippglied 194 zu setzen.

Wenn das Kippglied 194 (Unterbrechungsbedienungstor) eingeschaltet ist. wird das Kippglied 196 (Unterbrechungsaufruf abgetastet) über einen Inverter 198 und ein ODER-Glied 199 zurückgestellt. Das Kippglied 194 (Unterbrechungsbedienungstor) wird durch ein UND-Glied 200 über ein ODER-Glied 201 zurückgestellt. Das geschieht dann, wenn das Kippglied 196 (Unterbrechungsaufruf abgetastet) zurückgestellt ist. und wenn das Signal Bedienungstor auf Leitung 55 abgefallen ist, wodurch über einen Inverter 202 angezeigt wird, daß der Ünierbrechüngsbedienungszykltis beendet IsI₁

Ein ODER-Glied 208, dessen Eingängen von der Kaiialschnittsielle verschiedene Signale zugeführt werden, besorgt die Rückstellung aller Schaltungen, die in F i g. 20 gezeigt sind.

Ein weiterer Vorteil wird im Zusammenhang mit der vorliegenden Erfindung erreicht durch einen zusätzlichen Eingang zu jedem der UND-Glieder 186, die für je eine Zweirichtungssignalleitung vorgesehen sind. Wenn ein zusätzliches Kartengestell mit Stromversorgung zum Grundsystem hinzugefügt werden soll, so wird beim Stromversorgungssystem eine Signalleitung vorgesehen für ein Signal »Einschaltrückstellung«, welches dem Einschaltrückstellsignal auf Leitung 57 des Grunddatenverarbeitungssystems vergleichbar ist. Das Einschaltrückstellsignal auf Leitung 204, welche zum zusätzlichen Schnittstellenbus gehört, ist im Normalzustand inaktiv, d. h. es stellt eine binäre 0 dar. Infolge des Inverters 205 bleibt das UND-Glied 186 also im Normalzustand freigegeben. Auch wenn die Stromversorgung des zusätzlichen Schnittstellenbus ausgeschaltet wird, bleibt die Schnittstelle des Grundsystems mit allen direkt daran angeschlossenen Geräten funktionsfähig. Bei einem Versuch, ein Peripheriegerät am zusätzlichen Schnittstellenbus auszuwählen, würde lediglich ein Bedienungscode 0 an den Kanal zurückgegeben, welcher anzeigt, daß der zusätzliche Schnittstellenbus nicht in Betrieb ist. Da der Treiber 185 nur eine einzelne Last an der Schnittstellensignalleitung 49-/V ist, gibt es keine negativen Rückwirkungen auf die Signalpegel auf der Schnittstelle des Grundsystems, gleichgültig, wie viele Peripheriegeräte vom zusätzlichen Schnittsuillenbus abgetrennt werden.

so Bei der Stromeinschaltung der zusätzlichen Schnittstelle wird das Einschaltrückstellsignal auf Leitung 204 aktiviert, wodurch das UND-Glied 186 gesperrt wird. Während des Stromeinschaltvorganges also, währenddem verschiedene Einheiten am zusätzlichen Schnitt-

j? stellenbus ihre Zustände und Signalbedingungen ändern, werden diese externen Signale nicht durch das UND-Glied 186 an den Schnittstellenbus des Grundsystems weitergegeben.

Im Rahmen der vorliegenden Erfindung wurden Standardverbindungsschaltungen vorgestellt, welche auf jeder Anschlußkarte zur Verbindung mit einem Schnittstellenbus eines Grunddatenverarbeitungssystems vorgesehen sind, um die Signale sowohl von Zwcirichtungssignalleitungen als auch die von Einrichtungssignalleitungen zwischenzuverstärken. Die relativ einfachen Schaltungen reagieren auf normale Schnittstellensignale so. daß sie die Richtung der Signalübertragung auf den Zweirichtungsbussen steuern können. Weitere Schaltungen werden weder in den Kanaleinrichtungen noch auf der zusätzlichen Anschlußkarte benötigt, um Adreßinformationen zu erkennen, welche die Notwendigkeit anzeigen, daß Treiber aktiviert werden müssen, um Signale zu einem weiteren Eingabe/Ausgabe-Schnittstellenbus durchzugeben.

Außerdem werden die Signallaufzeitverzögerungen für die kritischen Aufrufsignale verkürzt durch Bereiistel lung ν on solchen Schaltungen direkt auf der AnschluU karte, welche normalerweise zu einem Peripheriegerät gehören, welches weil von dem Schniitstellenbus entfernt ist. Weiterhin werden die nachteiligen Wirkungen von Stromversorgungsschwap.kungen und ijtörsi gnalcn, welche durch einen zusätzlichen Schnittstellen* bus bedingt sind, durch einfache Schaltungen auf der Zwischcnvcrstärkungskartc eliminiert oder wenigstens

bi isoliert.

Hierzu 13 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Anschlußschaltung für eine Eingabe-/Ausgabeschnittstelle einer Datenverarbeitungsanlage zur gesteuerten Verbindung der einzelnen Daten-, Adreß- und Steuersignalleitungen einer zu einem Prozessor mit Kanal und angeschlossenen Peripheriegeräten gehörenden Eingabe-/Ausgabesammelleitungs-Schaltungsanordnung und einer Eingabe-/ Erweiterungssammelleitungs-Schaltungsanordnung mit Treiberanordnungen zur wahlweisen Signalübertragung in einer oder beiden Richtungen, sowie mit Steuerschaltungen, die mit Signalleitungen und den Treiberanordnungen zur gesteuerten Festlegung der Signalübertragungsrichtung verbunden sind, dadurch gekennzeichnet, daß erste Treiberanordnungen (170, 171) zur Verbindung von Adreßleitungen (49, 172) und Datenleitunger. (50, 173) mit .-sten Treiberschaltungen (183) je für einzelne Sammelleitungen ?ur Abgabe von Signalen »n eine zugeordnete Leitung (172-jV;der Eingabe-/ Ausgabe-Erweiterungssammelleitung angeordnet find, daß eine zweite Treiberschaltung (185) zur Abgabe von Signalen an eine zugeordnete Leitung (49-N)der Sammelleitung sowie eine erste Verknüpfungseinrichtung (184), deren Ausgang mit dem Eingang der ersten Treiberschaltung verbunden ist und deren Eingänge mit der zugeordneten Leitung (49-/V7 der genannten Sammelleitung sowie mit einem Steuerglied (188) in den Steuerschaltungen verbunden sind und daß eine zweite Verknüpfungsschaltung (186), deren Ausgan_ö mit dem Eingang der zweiten Treiberschaltung verbunden ist und deren Eingänge mit der zugeordneter Leitung (172-AZ^dCr Eingabe'/Ausgabe-Erweiterungssammelleitung sowie mit einem weiteren Steuerglied (187) in den Steuerschaltungen verbunden sind, angeordnet ist, und daß die Steuerschaltungen entweder nur die erste oder die zweite Treiberschaltung aktivieren und daß die zweiten Verknüpfungseinrichtungen (186) einen zusätzlichen Eingang für eine weitere Leitung der Erweiterungssammelleitung aufweisen.

2. Anschlußschaltung nach Patentanspruch 1, dadurch gekennzeichnet, daß der zusätzliche Eingang der zweiten Verknüpfungseinrichtung (186) mit einer für Signalübertragung in nur einer Richtung vorhandenen Steuerleitung (204) der Eingabe-/Ausgabe-Erweiterungssammelleitung verbunden ist, welche als Steuerleitung für ein Stromeinschalt-Rückstell-Signal vorgesehen ist, so daß die betreffende Verknüpfungseinrichtung je nach dem Binärwert des Signals auf dieser Leitung gesperrt oder freigegeben wird.

3. Anschlußschaltung nach den Patentansprüchen '. und 2 in einer Datenverarbeitungsanlage, in der mehrere Steuereinheiten für Periphergeräte direkt an die Sammelleitung in der Art einer Mehrpunktverbindung angeschlossen sind (Fig. I), wobei jede Steuereinheit Schaltungseinrichtungen (Fig. 14) aufweist, um ein seriell übertragenes Aufrufsignal entweder zur nächsten Steuereinheit weiterzugeben oder es zwischenzuspeichern und damit die Sammelleitung für sich zu belegen, und in der mindestens ein Periphergefät äfi die EingabeVAusgabe-Erweitefungssammelleitung angeschlossen ist, dadurch gekennzeichnet, daß ift der Atischlußschahung eine Aiifrufsletiefschaltting (179) angeordnet ist, um ein seriell übertragenes Aufrufsignal in Abhängigkeit davon weiterzugeben oder festzuhalten, ob ein Anforderungssignal von irgendeinem an die Eingabe-/ Ausgabe-Erweiterungssammelleitung angeschlossenen Periphergerät vorliegt oder nicht, wobei Ausgänge (182) dieser Aufrufsteuerschaltung (179) direkt mit der Steuerleitung (177) der genannten Sammelleitung verbunden sind.