DE2748341A1 - Contacting semiconductor elements on wafer - by dividing wafer into equal segments with same arrangement of elements and using dividing lines as reference edges - Google Patents
Contacting semiconductor elements on wafer - by dividing wafer into equal segments with same arrangement of elements and using dividing lines as reference edgesInfo
- Publication number
- DE2748341A1 DE2748341A1 DE19772748341 DE2748341A DE2748341A1 DE 2748341 A1 DE2748341 A1 DE 2748341A1 DE 19772748341 DE19772748341 DE 19772748341 DE 2748341 A DE2748341 A DE 2748341A DE 2748341 A1 DE2748341 A1 DE 2748341A1
- Authority
- DE
- Germany
- Prior art keywords
- sectors
- wafer
- contacting
- elements
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
"Verfahren zum Kontaktieren von Halblei- "Method for contacting semi-
terbauelementen" Die Erfindung betrifft ein Verfahren zum Kontaktieren von Halbleiterbauelementen durch gleichzeitiges Auflöten einer Vielzahl von Metallelektroden auf die Oberfläche eines scheibenförmigen llalbleiterkörpers. terbauelemente "The invention relates to a method for contacting of semiconductor components through the simultaneous soldering of a large number of metal electrodes onto the surface of a disk-shaped semiconductor body.
Nach bekannten Herstellungsverfahren werden Halbleiterbauelemente, wie zum Beispiel Dioden, Transistoren, Thyristoren oder Triacs, in der Weise hergestellt, daß die Oberfläche hoinogen dotierter Halbleiterscheiben durch den Einbau von weiteren Störstellen bildenden Elementen mit Hilfe von Legierungs-und/oder Diffusionsverfahren ganz oder in Teilbereichen bis in eine vorgegebene Tiefe in ihren elektrischen Eigenschaften derart verändert werden, daß eine Anordnung von ochichten und Bereichen verschiedener Leitfähigkeit und verschiedenen Leitungstyps entsteht. Die an der Oberfläche liegenden unterschiedlichen Bereiche werden sodann - etwa durch Auflöten - mit Netallkontakten versehen. Ober diese Pletallkontakte werden die Halbleiterbauelemente schließlich mit den Leitungszügen verbunden.According to known manufacturing processes, semiconductor components, such as diodes, transistors, thyristors or triacs, manufactured in such a way that the surface of homogeneously doped semiconductor wafers by the installation of further Elements that form defects with the aid of alloying and / or diffusion processes in their electrical properties wholly or in partial areas down to a specified depth be changed in such a way that an arrangement of layers and areas of different Conductivity and different conduction types arise. Those lying on the surface different areas are then - for example by soldering - with metal contacts Mistake. The semiconductor components are finally placed over these metal contacts connected to the cable runs.
Aus wirtschaftlichen Gründen ist es für eine rationelle Fertigungsweise zweckmäßig, kleine und Liittelgroße Elemente nicht in gesonderten Einzelfertigungen herzustellen, sondern die üblichen Arbeitsschritte, wie etwa die Maskierung, Dotierung und Metallisierung, an verhältnismäßig großen Halbleiterscheiben vorzunehmen und diese erst danach, zum Beispiel durch Ätzen oder Sägen oder Sandstrahlen oder Ritzen und Brechen, in kleinere Einzelelemente der vorgesehenen Größe zu zerteilen, die dann nach den üblichen Verfahren mit den stromführenden Leitern verbunden werden.For economic reasons, it is for a rational production method expedient, small and medium-sized elements are not produced separately but the usual work steps, such as masking, doping and metallization to make on relatively large semiconductor wafers and this only afterwards, for example by etching or sawing or sandblasting or scratching and breaking into smaller individual elements of the intended size, the then connected to the current-carrying conductors according to the usual procedures.
Auf die großen Halbleiterscheiben wird dabei die Vielzahl der Metallkontakte meist mit Hilfe einer Lötvorrichtung aufgebracht. In dieser Lötvorrichtung ist die Lage der Abnahmeelektroden durch Aussparungen genau festgelegt. Sie entspricht dem Anordnungsmuster der Elemente in der Halbleiterscheibe, so daß die Abnahmeelektroden nach dem Beschichten mit dem Lot und der zum Auflöten erforderlichen Wärmebehandlung sich an den jeweils vorgesehenen Stellen der Halbleiterscheibe befinden. Gegebenenfalls ist es dabei auch möglich, beide Oberflächenseiten der Halbleiterscheibe gleichzeitig in einem einzigen Arbeitsschritt mit den Netallkontakten zu versehen.The large number of metal contacts is placed on the large semiconductor wafers mostly applied with the help of a soldering device. In this soldering device is the The position of the pick-up electrodes is precisely defined by the recesses. It corresponds to that Arrangement pattern of the elements in the semiconductor wafer, so that the pick-up electrodes after coating with the solder and the heat treatment required for soldering are located at the intended locations on the semiconductor wafer. Possibly it is also possible to have both surface sides of the semiconductor wafer at the same time to provide the metal contacts in a single step.
In der Lötvorrichtung sorgen mehrere - in der Regel zur Sicherheit etwa 4 - sogenannte Justierstifte dafür, daß die Lage der Halbleiterscheibe genau an der vorgesehenen Stelle festgelegt ist und jeweils eine räumliche Ubereinstimmun zwischen den zu kontaktierenden Oberflächenbereichen der Halbleiterscheibe und den Abnahmeelektroden besteht. Dabei ist eine sehr hohe Genauigkeit der Justierung erforderlich; denn die Lage der Kontaktelektroden auf den Halbleiterscheiben soll bei den meisten Bauelementen nicht mehr als etwa 0,05 mm von der vorgesehenen Stelle abweichen. Dies machte bisher ein sehr genaues und daher auch außerordentlich aufwendiges Rundschleifen der Halbleiterscheiben erforderlich, was den Fertigungsablauf erschwerte und verteuerte.There are several in the soldering device - usually for safety about 4 - so-called alignment pins to ensure that the position of the semiconductor wafer is accurate is fixed at the intended location and each has a spatial agreement between the surface areas of the semiconductor wafer to be contacted and the There are pick-up electrodes. A very high level of accuracy is required for the adjustment; because the position of the contact electrodes on the semiconductor wafers should be with most Components do not deviate from the intended location by more than about 0.05 mm. So far, this has made for a very precise and therefore extremely complex cylindrical grinding the semiconductor wafers required, which made the production process more difficult and expensive.
Mit zunehmender Größe der Halbleiterscheiben, die an sich ja nic Möglichkeit anrestrebt wird, entsteht eine weitere Schwierigkeit bei der Justierung für die anschließende Lötung, weil einmal aus den obengenannten Gründen der genauen Lagerung nur ein erst einer Spielraum zwischen der Halbleiterscheibe und den Justierstiften vorhanden sein darf, andererseits aber die Wörmeausdehnung der größeren Halbleiterscheiben während der hohen Löttemperaturen bereits so erheblich ist - bei einem Schebendurchmesser von 76 mm beträgt die Dehnung zum Beispiel schon etwa 0,2 mm -, daß Verspannungen und mechanische Beschädigungen der Halbleiterscheiben an den Justierstiften auftreten. Daher wird von einer gewissen Halbleiterscheibengröße an die gleichzeitige Lötung einer Vielzahl von Kontaktelektroden mit einer Lötvorrichtung praktisch überhaupt un,.ö lic'l.With the increasing size of the semiconductor wafers, that is not a possibility in itself is strived for, a further difficulty arises in the adjustment for the subsequent soldering, because once for the reasons mentioned above of the exact storage only a first one clearance between the semiconductor wafer and the alignment pins may be present, but on the other hand the thermal expansion of the larger semiconductor wafers during the high soldering temperatures is already so significant - with a shear diameter of 76 mm, for example, the elongation is about 0.2 mm - that tension and mechanical damage to the semiconductor wafers occurs on the alignment pins. Therefore, from a certain semiconductor wafer size, simultaneous soldering is required a multiplicity of contact electrodes with a soldering device practically at all un, .ö lic'l.
Aufgabe der ErSiniunu ist ein Verfahren, das einerseits sowohl die Vorteile einer möglidist großen Halbleiterscheibe ausnutzt, inIem die Abfolge der einzelnen Arbeitsschritte, wie Maskieren, iitn, Dotieren, Isolieren, Kontaktieren, jeweils gleichzeitig as einer Vielzahl von inzelelementen vorgenommen wird, das dennoch andererseits aber auch eine genaue und leicht durchzuführenße Justierung bei der Hötung der Kontaktroden ermöglicht.The task of the ErSiniunu is a process that, on the one hand, both the Advantages of a possibly large semiconductor wafer are exploited, inIem the sequence of individual work steps, such as masking, iitn, doping, isolating, contacting, is carried out simultaneously as a plurality of individual elements, the however, on the other hand, it is also an exact and easy-to-carry out adjustment in the hardening of the contact rods.
Diese dufgabe wird bei einem Verfahren zum Kontaktieren von @iterbauelementen durch gleichzeitiges Auflöten einer Vielzahl von Metallelektroden auf die Oberfläche eines scheibenfärmigen Halbleiterkörpers erfindungsgemäß dadurch gelöst, daß die Halbleiterscheibe nach Ablauf der übrigen Arbeitsschritte, Ier vor der Kontaktierung in eine unzahl gleich großer, jeweils das gleiche Anordnungsmuster der Einzelelemente tragende und von geraden Trennungslinien begrenzte Sektoren aufgeteilt wied, die ihrerseits in einer Lötvorrichtung mit den Kontaktelektroden versehen werten, wobei die die Sektoren begrenzenden Trennungslinien als Bezugskanten für die Justierung verwendet werden.This task is used in a method for contacting @iterbauelemente by soldering a large number of metal electrodes onto the surface at the same time a disk-shaped semiconductor body according to the invention achieved in that the Semiconductor wafer after completion of the remaining work steps, Ier before contacting into a myriad of equally large, each with the same arrangement pattern of the individual elements load-bearing sectors delimited by straight dividing lines for their part provided with the contact electrodes in a soldering device, with which delimit the sectors Separation lines as reference edges for the adjustment can be used.
Mit der Erfindung wird erreicht, daß alle einzelnen Arbeitsschritte bis auf die Kontaktierung jeweils immer gleichzeitig an einer großen Scheibe vorgenommen werden können. Auf diese Weise lassen sich also ohne weiteres alle obengenannten Vorteile einer rationellen Arbeitsweise an einer Vielzahl von Elementen wahrnehmen. Aber auch die Kontaktierun selbst kann - wenn auch nur an einem Teilstück der Scheibe - immerhin doch auch noch und überhaupt gleichzeitig an einer größeren Zahl von Elementen vorgenommen werden. Dabei ist es besonders vorteilhaft, daß die Trennungslinien der Scheibe, die nach der Trennung dann die Kanten der entstandenen Sektoren bilden, zugleich als Bezugskanten für die Justierung dienen. Aus diesem Grund entfällt bei der Kontaktierung gemäß der Erfindung sowohl das genaue und umständliche Rundschleifen der Halbleiterscheibe als auch das zusätzliche Anbringen einer solchen Bezugskante an der Scheibe, die für ihre Justierung bisher erforderlidi war.With the invention it is achieved that all individual work steps except for the contact, always carried out simultaneously on a large pane can be. In this way, all of the above can be easily resolved Realize the advantages of an efficient way of working on a large number of elements. But the contact itself can also be made - even if only on a section of the pane - at least still and at the same time in a larger number of Elements are made. It is particularly advantageous that the dividing lines the disc, which after separation then form the edges of the resulting sectors, at the same time serve as reference edges for the adjustment. For this reason, is not applicable the contacting according to the invention, both the precise and cumbersome cylindrical grinding the semiconductor wafer as well as the additional attachment of such a reference edge on the disc, which was previously required for their adjustment.
Ganz besonders wirkt sich vorteilhaft aus, daß durch die beiden, einen Winkel miteinander bildenden geradlinigen Kanten der Scheibensektoren für eine genaue Justierung in der Lötvorrichtung nur noch drei Justierstifte erforderlich sind. Je zwei dieser Justierstifte legen die Lage der einen Kante fest, der dritte Justierstift die Lage der andern Kante. Die Beschrankung auf nur drei Justierstifte, die wegen der Form der Sektoren für eine sichere Halterung hinreichend sind, bringt den weiteren Vorteil, daß sich die derart geteilte Halbleiterscheibe bei der während der Lötung auftretenden Wärme ausdehnen kann, ohne daß dabei die Gefahr einer Beschädigung durch die Justierstifte besteht, und dies wiederum bedeutet, daß die Justierung unabhtingig vom Scheibendurchmesser ist und dieser hinsichtlich seiner Größe ohne Beschränkung gewählt werden kann. Mit dem Verfahren gemäß der Erfindung lassen sich daher die Vorteile der großen Halbleiterscheiben nutzen und dennoch die Nachteile bezüglich ihrer Wärmeausdehnung vermeiden.It is particularly advantageous that through the two, one Angle with each other straight edges of the disc sectors for accurate Adjustment in the soldering device only three alignment pins are required. Two of these alignment pins determine the position of one edge, the third alignment pin the position of the other edge. The limitation to only three adjustment pins that are due to the shape of the sectors are sufficient for a secure mounting, brings the further Advantage that the semiconductor wafer divided in this way during the soldering occurring heat can expand without the risk of damage through the alignment pins, and this in turn means that the adjustment is independent of the pulley diameter and its size is without Restriction can be chosen. With the procedure according to the invention the advantages of the large semiconductor wafers can therefore be used and still avoid the disadvantages related to their thermal expansion.
Ein weiterer Vorteil des Verfahrens nach der Erfindung ist dadurch begründet, da3 die als Bezugskanten dienenden Trennungslinien erst unmittelbar vor ihrer Verwendung hergestellt werden und keiner Gefährdung durch irgendeine mögliche Beschädigung während des gesamten Fertigungsverfahrens ausgesetzt sind.Another advantage of the method according to the invention is this reasons that the dividing lines serving as reference edges are only just in front of it their use and not endangered by any possible Are exposed to damage throughout the manufacturing process.
Ist die Markierung der Trennlinien auf der großen Halbleiterscheibe mit Hilfe eines Ätzverfahrens vorgesehen, so läßt sich in einer weiteren Ausgestaltung der Erfindung diese Ätzung in vorteilhafter weise mit dem ohnehin erforderlichen Ätzschritt verbinden, der zum Öffnen des Diffusionsmusters angewendet wird, wodurch zwei Arbeitsschritte zu einem einzigen Arbeitsschritt vereinigt und vercinoacht werden. Dabei wird außerdem eine höhere Genauigkeit der Ätzung erzielt, weil sogenannte üchiefmuster vermieden werden.Is the marking of the dividing lines on the large semiconductor wafer Provided with the aid of an etching process, in a further embodiment the invention this etching in an advantageous manner with the already necessary Connect the etching step, which is used to open the diffusion pattern, whereby two work steps combined into a single work step and vercinoacht will. In addition, a higher accuracy of the etching is achieved because so-called üchiefmuster be avoided.
Schließlich bietet sich durch das Verfahren nach der Erfindung die Möglichkeit an, auch solche zur Kontaktierung vorgesehenen Halbleiterscheiben, die zerbrochen sind und die daher sonst verwerfen werden müßten, noch nutzbringend zu verwerten. Hat nümlich das Bruchstück der Scheibe wenigstens die Größe eines Sektor oder kann es auf eine solche Größe gebracht werden, läßt sich Bie Weiterverarbeitung wie bei einer unbeschädigten ocheibe ohne Verlust oder nur mit geringem Verlust durchführen uni somit zur Erhöhung zur Ausbeute beitragn.Finally, the method according to the invention offers the Possibility of including those semiconductor wafers intended for contacting that broken and which would otherwise have to be discarded are still useful utilize. This is because the fragment of the disk is at least the size of a sector or can it be brought to such a size, can be further processed as with an undamaged window pane with no loss or only little loss perform uni thus contribute to the increase in the yield.
Bei cler Aufteilung der Ttalbl'i terscheibe in einzelne Sektoren sind an und für sich beliebige Mittelpunktswinkel möglich, doch ist es zweckmäßig und vorteillaft, iaß der Winkel 90 ° beträgt, weil einmal die Ausrichtung der Scheibe zur Kennzeichnung der senkrecht aufeinand3erstehenden Trennungslinien einfacher ist, zum andern weil mit einer einen Durchmesser bildenden Trennungslinie jeweils Begrenzungslinien für zwei Sektoren erhalten werden und schließlich weil die einzelnen Flächen der bei der Trennung erhaltenen vier Quadranten verh,iltnismäßig groß sind und somit eine entsprechend grobe Zahl von Elementen auch schon auf der Fläche eines Quadranten untergebracht werden kann und überdies eine günstigere Flächenausnutzung gegeben ist.When dividing the valley disk into individual sectors in and of itself any central angle is possible, but it is expedient and advantageous, if the angle is 90 °, because once the alignment the disc to identify the vertical dividing lines is easier, on the other hand because with a dividing line forming a diameter in each case boundary lines for two sectors are obtained and finally because the individual areas of the four quadrants obtained in the separation are proportional are large and therefore have a correspondingly large number of elements on the Area of a quadrant can be accommodated and, moreover, a more favorable use of space given is.
An einem Ausführungsbeispiel sei das Verfahren nach der Erwindung noch einmal kurz erläutert. Die Figuren zeigen in teilweise schematischer Darstellung ein Ausführungsbeispiel für das Verfahren gemäß dem Stand der Technik (Figur 1) und für das Verfahren nach der Erfindung (Figur 2). Gleiche Bauteile tragen die gleichen Bezugszeichen.In one embodiment, let the method according to the invention briefly explained again. The figures show in a partially schematic representation an embodiment for the method according to the prior art (Figure 1) and for the method according to the invention (Figure 2). The same components carry the same reference numerals.
Nach dem herkömmlichen Verfahren wird eine Halbleiterscheibe 1, die auf ihrer Oberflache ein Anordnungsmuster der Einzelelemente 2, trat, für die Kontaktierung in folgender eise justiert. Von der sorgfältig rundgeschliffenen Scheibe 1 wird ein Seginent 3 abgetrennt, dessen Fläche für die Weiterverarbettung verloren ist und das die Ausbeute daher entsprechend verminlert.According to the conventional method, a semiconductor wafer 1, the on its surface an arrangement pattern of the individual elements 2, entered, for the contacting adjusted in the following way. From the carefully ground disc 1 is a segment 3 is separated, the area of which is lost for further processing and that therefore reduces the yield accordingly.
Die Trennungskante 4 der restlichen Scheibe wird dann an zwei Justierstifte 5 angelegt, die eine unerwünschte Bewegung der Scheibe senkrecht zur Richtung der Trennungskante verhindern.The separating edge 4 of the rest of the disc is then attached to two alignment pins 5 applied, which is an undesirable movement of the disc perpendicular to the direction of the Prevent separation edge.
Wenigstens zwei weitere Justierstifte 5 am Kreisumfang der Halbleiterscheibe 1 verhindern eine unerwünschte seitliche Bewegung in einer zur Trennungskante parallelen Richtung. Die Lage der Halbleiterscheibe ist dadurch zwar hinreichend genau festgelegt; durch die starre Einfügung und Einpassung in den Raum, der von den Justierstiften begrenzt wird, ist andererseits aber auch kein Spielraum mehr für eine Wärmeausdehnung vorhanden.At least two further alignment pins 5 on the circumference of the semiconductor wafer 1 prevent unwanted lateral movement in a parallel to the separation edge Direction. The position of the semiconductor wafer is thereby determined with sufficient accuracy; due to the rigid insertion and fitting into the Space used by the Adjustment pins is limited, but on the other hand there is no longer any leeway for there is thermal expansion.
Gemäß dem Verfahren nach der Erfindung wird ein Sektor einer Halbleiterscheibe 1 - beispielsweise und bevorzugt ein Quadrant - mit einer entsprechenden Anordnung der Einzelelemente 2 mit seinen Trennungskanten 6 an drei Justierstifte 5 angelegt. Je zwei dieser Justierstifte 5 sichern an der einen Trennungskante 6 und der dritte Justierstift 5 an der andern Trennungskante 6 hinreichend genau die Lage der Scheibe. Im Unterschied zu dem oben beschriebenen Verfahren kann sich die Halbleiterscheibe 1 bei der Erwärmung auf Löttemperaturen aber dennoch ungehindert auf den Bereich 7 ausdehnen, ohne daß eine Beschädigung der Kanten 6 oder der ganzen Scheibe 1 durch die Justierstifte 5 zu befürchten wäre.According to the method according to the invention, a sector of a semiconductor wafer 1 - for example and preferably a quadrant - with a corresponding arrangement of the individual elements 2 with their separating edges 6 applied to three alignment pins 5. Two of these adjusting pins 5 each secure to the one separating edge 6 and the third Adjusting pin 5 on the other separating edge 6 shows the position of the disc with sufficient accuracy. In contrast to the method described above, the semiconductor wafer can 1 when heated to soldering temperatures but still unhindered on the area 7 expand without damaging the edges 6 or the entire disc 1 by the alignment pins 5 would be to be feared.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772748341 DE2748341C2 (en) | 1977-10-28 | 1977-10-28 | Method for contacting semiconductor components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772748341 DE2748341C2 (en) | 1977-10-28 | 1977-10-28 | Method for contacting semiconductor components |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2748341A1 true DE2748341A1 (en) | 1979-05-03 |
DE2748341C2 DE2748341C2 (en) | 1982-09-09 |
Family
ID=6022478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772748341 Expired DE2748341C2 (en) | 1977-10-28 | 1977-10-28 | Method for contacting semiconductor components |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2748341C2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100029022A1 (en) * | 2007-02-02 | 2010-02-04 | Suss Microtec Test Systems Gmbh | Method for improved utilization of semiconductor material |
-
1977
- 1977-10-28 DE DE19772748341 patent/DE2748341C2/en not_active Expired
Non-Patent Citations (1)
Title |
---|
Solid State Technology, Febr. 1975, S. 40-43 * |
Also Published As
Publication number | Publication date |
---|---|
DE2748341C2 (en) | 1982-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2625383C2 (en) | Connection carrier for forming the electrical connections between connecting conductors of a packaging frame and contacting points of at least one integrated circuit located within the packaging frame and a method for producing such a connection carrier | |
DE2954481C2 (en) | POWER MOSFET ARRANGEMENT. | |
DE19835840B4 (en) | Manufacturing method for a semiconductor chip | |
DE2312413B2 (en) | METHOD OF PRODUCING A MATRIX CIRCUIT | |
DE10051890A1 (en) | Semiconductor wafer dividing process using chemical etching process, involves performing corrosion process of cutting path by chemical etching and then is divided for every circuit | |
DE2238450C3 (en) | Method for manufacturing an integrated semiconductor device | |
DE2418813A1 (en) | METHOD FOR MANUFACTURING A VARIETY OF SEMICONDUCTOR CHIPS | |
DE1764378C3 (en) | Integrated boundary layer diode matrix and process for its manufacture | |
DE2450929A1 (en) | PROCESS FOR PRODUCING INSULATION GRIDS IN BODIES FROM SEMICONDUCTIVE MATERIAL | |
DE2101028C2 (en) | Method for manufacturing a plurality of semiconductor components | |
EP0209767A1 (en) | Method of making semiconductor devices | |
DE2340142C3 (en) | Process for the mass production of semiconductor devices with high breakdown voltage | |
DE69029936T2 (en) | DIODE MATRIX SEPARATION | |
DE19835443A1 (en) | Integrated thermistor arrangement | |
DE2541275C3 (en) | Semiconductor device with high dielectric strength and method for its manufacture | |
DE2342923C2 (en) | Method for producing a two-phase charge transfer arrangement and two-phase charge transfer arrangement produced according to this method | |
DE2748341A1 (en) | Contacting semiconductor elements on wafer - by dividing wafer into equal segments with same arrangement of elements and using dividing lines as reference edges | |
DE69416659T2 (en) | Seam welding type ceramic semiconductor package for reverse mounting and seam welding process | |
DE2718781C2 (en) | Method for manufacturing a plurality of semiconductor components | |
DE2039027C3 (en) | Semiconductor arrangement with a carrier made of insulating material, a semiconductor component and a connection pad | |
DE2453578A1 (en) | PROCEDURE FOR DETERMINING COMPLETE THROUGH HOLES IN AN INSULATING LAYER APPLIED ON A CONDUCTIVE SUBSTRATE | |
DE2543651A1 (en) | Integrated circuit semiconductor substrate - has position marks on its surface for contacting of electrode terminals | |
DE2414222C3 (en) | Measurement and test methods for determining the current gain of a transistor during manufacture | |
DE102007005208A1 (en) | Method for testing electronic components, includes testing auxiliary components and chips, where chips are arranged on wafer and auxiliary components are arranged between chips | |
EP0104580A2 (en) | Process for making electrical chip components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8120 | Willingness to grant licences paragraph 23 | ||
D2 | Grant after examination | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SEIFERT, WILHELM, DR.-ING., 1000 BERLIN, DE |
|
8330 | Complete disclaimer |