DE2738836C2 - Monitoring of digital signals - Google Patents

Description

Die Erfindung betrifft ein Verfahren zur Überwachung von digitalen Signalen, die in der Dauer eines Rahmens entsprechenden zeitlichen Abständen ein der Überwachung dienendes Synchronwort, insbesondere ein Rahmenkennwort, enthalten, daß an der Überwachungsstelle dieses Synchronwort in den durchlaufenden Zeitmultiplexsignalen erkannt, ein entsprechendes Impulssignal abgeben und dessen Auftreten überwacht wird und Anordnungen zur Durchführung dieses Verfahrens.The invention relates to a method for monitoring digital signals in the duration of a A synchronous word used for monitoring, in particular, within the corresponding time intervals a frame password that contain that at the monitoring point this synchro word in the continuous Detected time division multiplex signals, emit a corresponding pulse signal and monitor its occurrence will and arrangements for the implementation of this procedure.

Für die Überwachung von digitalen Signalen gibt es hauptsächlich zwei Verfahren, zum vrLien die Überwachung durch Ausnützung der Redundanz des bei der Übertragung verwendeten Codes und zum anderen die überwachung eines für die empfangsseitige Rahmensynchronisierung vorgesehenen Synchronwortes, insbesondere des Rahmenkennwortes. Da bei der Überwachung des Synchronwortes prinzipiell eine höhere Zuverlässigkeit erreichbar ist, wird hauptsächlich von dieser Möglichkeit Gebrauch gemacht. Zu diesem Zweck wird entsprechend der deutschen Offenlegungsschrift 22 06 969 eine Anordnung verwendet, die in der F i g. 1 dargestellt ist. In dieser Anordnung wird das zu überwachende digitale Zeitmultiplexsignal Dzusammen mit dem zugehörigen Taktsignal T seriell in ein n-stelliges Schieberegister 1 eingelesen. Die η Ausgänge des Schieberegisters 1 sind mit den η Eingängen der ersten Erkennungsschaltung 2 verbunden, (edesmal dann, wenn das n-stellige Rahmenkennwort in dem Schieberegister 1 steht, gibt die erste Erkennungsschaltung 2 ein Impulssignal E an dia Überwachungsschaltung 3 ab. Beim erstmaligen Erkennen des Rahmenkennwortes gibt die Überwachungsschaltung 3 einen Clear-Impuls CL an eine angeschlossene Taktzentrale 4 ab. Die Taktzentrale 4 erzeugt aus dem Bit-Taktsignal T den Rahmentakt TR sowie andere in dem jeweiligen Übertragungssystem benötigte Takte; der Clearimpuls CL setzt dazu die Teilerstufen der Taktzentrale 4 in ihre Ausgangsstellung. Mittels des von der Taktzentrale erzeugten Rahmentaktes TR überwacht die Überwachungsschaltung 3 das periodische Auftreten desThere are mainly two methods for monitoring digital signals, on the one hand monitoring by utilizing the redundancy of the code used in the transmission and on the other hand monitoring a synchronization word provided for the frame synchronization at the receiving end, in particular the frame password. Since, in principle, a higher level of reliability can be achieved when monitoring the synchronous word, this option is mainly used. For this purpose, an arrangement is used in accordance with German Offenlegungsschrift 22 06 969, which is shown in FIG. 1 is shown. In this arrangement, the digital time-division multiplex signal D to be monitored is read serially into an n-place shift register 1 together with the associated clock signal T. The η outputs of the shift register 1 are connected to the η inputs of the first recognition circuit 2 (every time the n-digit frame password is in the shift register 1, the first recognition circuit 2 sends a pulse signal E to the monitoring circuit 3 of the frame password, the monitoring circuit 3 emits a clear pulse CL to a connected clock center 4. The clock center 4 generates the frame clock TR and other clocks required in the respective transmission system from the bit clock signal T; the clear pulse CL sets the divider stages of the clock center 4 for this purpose By means of the frame clock TR generated by the clock center, the monitoring circuit 3 monitors the periodic occurrence of the

Rahmenkennwortes im digitalen Zeitmulliplexsignal D.Frame password in the digital time division multiplex signal D.

Die genauen Vorschriften über den Verlust bzw. die Wiederherstellung des Rahmensynchronismus entsprechen den Empfehlungen der internationalen Postbehörde (CClTT-G 732,742,751).The exact rules on the loss or the restoration of the frame synchronicity correspond the recommendations of the International Postal Authority (CClTT-G 732,742,751).

Bei Verlust des Rahmensynchronismus gibt die Überwachungsschaltung 3 ein Alarmsignal A 1 ab. Da bei Ausfall des Taktes die Überwachungsschaltung 3 kein Alarmsignal abgeben kann, ist eine zusätzliche Taktüberwachungsschaltung 5 vorgesehen, der das Taktsignal Γ zugeführt wird und die bei Taktausfall ein Alarmsignal A 2 abgibt. Beide Alarmsignale A 1 und .4 2 werden einem Gatter 6 zugeführt, das die beiden Alarmsignale zusammenfaßt und diese an eine Auswerteschaltung 7 abgibt Die Auswerteschaltung 7 verzögert die Alarmsignale so, daß nur Alarm nach außen abgegeben wird, sofern die Alarmsignale eine gewisse Mindestdauer haben. Dies ist insbesondere deshalb erforderlich, weil das Alarmsignal A 1 intermittierend auftreten kann. Diese beschriebene Anordnung nach dem Stand der Technik wird insbesondere in Empfangsteilen von PCM-Multiplexgeräten angewandt in diesem Fall ist eine Taktzentrale für die Funktion des Multiplexgerätes ohnehin erforderlich. Bei Anwendungen, in denen nur ein Zeitmultiplexsignal überwacht werden soll, ohne daß eine Taktzentrale zur Verfügung steht bzw. für weitere Taktsignale benötigt wird, ist die Anordnung nach dem Stand der Technik zu aufwendig.If the frame synchronism is lost, the monitoring circuit 3 emits an alarm signal A 1. Since the monitoring circuit 3 cannot output an alarm signal if the clock fails, an additional clock monitoring circuit 5 is provided to which the clock signal Γ is fed and which outputs an alarm signal A 2 in the event of a clock failure. Both alarm signals A 1 and .4 2 are fed to a gate 6 which combines the two alarm signals and sends them to an evaluation circuit 7. The evaluation circuit 7 delays the alarm signals so that an alarm is only given to the outside if the alarm signals have a certain minimum duration. This is necessary in particular because the alarm signal A 1 can occur intermittently. This prior art arrangement described is used in particular in receiving parts of PCM multiplex devices. In this case, a clock center is required for the function of the multiplex device anyway. In applications in which only one time-division multiplex signal is to be monitored without a clock center being available or required for further clock signals, the arrangement according to the prior art is too complex.

Die Aufgabe der Erfindung besteht also riarin, ein einfaches aber sehr zuverlässiges Verfahren zur Überwachung von digitalen Zeitmultiplexsignalen der eingangs erwähnten Art und entsprechende Anordnungen zur Durchführung dieses Verfahrens zu finden, die außerdem möglichst universell, also für unterschiedliche Synchronwörter und unterschiedliche Rahmendauer anwendbar sind und ohne Rahmen-Takterzeugung auskommen.The object of the invention is therefore riarin, a simple but very reliable method for Monitoring of digital time division multiplex signals of the type mentioned and corresponding arrangements to find the implementation of this procedure, which is also as universal as possible, so for different Synchronous words and different frame durations are applicable and without frame clock generation get along.

Die Aufgabe wird gemäß der Erfindung dadurch gelöst, daß eine Flanke des Impulssignals ein erstes Mono-Flop (MFl) triggert, das nach einer Zeit, die etwas kleiner als die Rahmendauer des Zeitmultiplexsignals ist, vom Einschaltzustand in den Ausschaltzustand zurückschaltet und dabei ein zweites Mono-Flop einschaltet, das nach einer Zeit, die größer als die Differenz zwischen der Rahmendauer und der Zeitkonstante des ersten Mono-Flops ist, zurückschaltet und dabei ein D-Flip-Flop einschaltet, dessen Einschaltzustand als Kriterium für das mit der Rahmenperiode sich wiederholende Auftreten des Synchronwortes dient und daß das Auftreten von dessen Ausschaltzustand als Kriterium für eine Alarmierung dient. Die Erfindung beruht dabei auf der Erkenntnis, daß ein ausreichend genaues Überwachungskriterium aus dem Abstand zwischen der fallenden und der nächstfolgenden steigenden Flanke des Ausgangsimpulses eines MonoFlops abgeleitet werden kann. Der besondere Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß weder ein von außen zugeführtes noch ein intern erzeugtes Rahmen-Taktsignal benötigt wird und daß eine Anpassung an unterschiedliche Rahmendauer und Rahmenkennwörter angepaßt werden kann.The object is achieved according to the invention in that one edge of the pulse signal is a first Mono-Flop (MFl) triggers after a time that is slightly shorter than the frame duration of the time-division multiplex signal is, switches back from the on-state to the off-state and thereby a second mono-flop switches on after a time greater than the difference between the frame duration and the time constant of the first mono-flop, switches back and a D-flip-flop switches on, its on-state serves as a criterion for the repetitive occurrence of the sync word with the frame period and that the occurrence of its switched-off state serves as a criterion for an alarm. The invention is based on the knowledge that a sufficiently precise monitoring criterion from the distance can be derived between the falling and the next rising edge of the output pulse of a MonoFlop. The special advantage of the method according to the invention is that neither an externally supplied nor an internally generated frame clock signal is required and that an adaptation to different frame duration and Frame passwords can be customized.

Soll nicht jeder Bitfehler im Rahmenkennwort, der kurzzeitig über einige Rahmenperioden auftritt, zur Alarmierung führen, dann ist eine Variante der Erfindung zweckmäßig, bei der die Alarmierung erst nach dem über eine größere Anzahl von Rahmen andauernden AusschalUustand des D-Flip-Flops (FF) erfolgt. Die Alarmierung soll also zweckmäßigerweise erst nach einem über wenigstens 10 Rahmenperioden andauernden Alarmzustand erfolgen.If not every bit error in the frame password that occurs briefly over a few frame periods leads to an alarm, then a variant of the invention is appropriate in which the alarm is only triggered after the D flip-flop (FF) has been switched off over a larger number of frames. he follows. The alarm should therefore expediently only take place after an alarm state that has lasted for at least 10 frame periods.

Wird ein Synchronwort verwendet, das häufig vorgetäuscht werden kann, dann ist eine Variante der Erfindung zweckmäßig, bei der der Mittelwert des Ausgangssignals des D-Flip-Flops gebildet wird und eine Alarmierung erfolgt, sobald der Mittelwert einen bestimmten Schwellenwert unterschreitet Dabei ergibt sich als besonderer Vorteil, daß die Anforderungen an die Genauigkeit der Zeitkonsante des Mono-Flops verringert werden.If a synchronous word is used that can often be faked, then a variant is the Invention useful, in which the mean value of the output signal of the D flip-flop is formed and an alarm is issued as soon as the mean value falls below a certain threshold value A particular advantage is that the demands on the accuracy of the time constant of the mono-flop be reduced.

Eine wegen der Einsparung der Takizentrale besonders wenig aufwendige Anordnung zur Durchführung des erfindungsgemäßen Verfahrens ergibt sich dadurch, daß ein erstes Schieberegister vorgesehen ist, dessen Stufenzahl mindestens gleich der auszuwertenden Bitzahl des Synchronwortes ist und dessen Stufenausgänge jeweils getrennt mit den Eingängen einer zweiten Erkennungsschaltung verbunden sind, daß der Signaleingang des ersten Schieberegisters mit einem Anschluß für das zu über.vachende digitale Zeitmultiplexsignal und der Takteingang dieses Schieberegisters mit einer Quelle für den Bittakt des zu überwachenden Zeitmultiplexsignals verbunden ist, daß der Ausgang der zweiten Erkennungsschaltung mit dem Eingang einer ersten Überwachungsschaltung verbunden ist, daß diese Überwachungsschaltung ein erstes und ein zweites Mono-Flop, ein D-Flip-Flop und ein ODER-Gatter enthält, wobei der Eingang des ersten Mono-Flops den Eingang der Überwachungsschaltung darstellt, die beiden (^-Ausgänge der Mono-Flops mit getrennten Eingängen des Gatters und der (^-Ausgang des ersten Mono-Flops zusätzlich mit dem D-Eingang des D-Flip-Flops verbunden sind, daß der Ausgang des Gatters mit dem Clear-Eingang des D-Flip-Flops verbunden ist der Q-Ausgang des ersten Mono-Flops mit dem auslösenden Eingang des zweiten Mono-Flops und dessen Q-Ausgang mit dem auslösenden Fingang des D-Flip-Flops verbunden ist und der (^-Ausgang für das inverse Ausgangssignal des D-Flip-FIops den At »gang der Überwachungsschaltung darstellt, an den Anordnungen zur Alarmauswertung und zur Alarmzählung angeschlossen sein können, bei dem die Zeitkonstante des ersten Mono-Fiops etwas kleiner als die Rahmendauer des Zeitmultiplexsignals gewählt ist und bei dem die Zeitkonstante des zweiten Mono-Flops größer als die Differenz zwischen der Rahmendauer und der Zeitkonstante des ersten Mono-Flops gewählt ist.An arrangement for carrying out the method according to the invention, which is particularly inexpensive due to the saving of the clock center, results from the fact that a first shift register is provided, the number of stages of which is at least equal to the number of bits of the synchronous word to be evaluated and the stage outputs of which are each connected separately to the inputs of a second detection circuit. that the signal input of the first shift register is connected to a connection for the digital time-division multiplex signal to be monitored and the clock input of this shift register is connected to a source for the bit clock of the time-division multiplex signal to be monitored, that the output of the second detection circuit is connected to the input of a first monitoring circuit, that this monitoring circuit contains a first and a second mono-flop, a D-flip-flop and an OR gate, the input of the first mono-flop being the input of the monitoring circuit, the two (^ outputs of the Mon o-flops with separate inputs of the gate and the (^ output of the first mono-flop are also connected to the D input of the D flip-flop, that the output of the gate with the clear input of the D flip-flop the Q output of the first mono-flop is connected to the triggering input of the second mono-flop and its Q output is connected to the triggering input of the D-flip-flop and the (^ -output for the inverse output signal of the D- Flip-FIops represents the approach of the monitoring circuit to which arrangements for alarm evaluation and alarm counting can be connected, in which the time constant of the first mono-fiop is selected to be slightly smaller than the frame duration of the time-division multiplex signal and in which the time constant of the second mono Flops is selected to be greater than the difference between the frame duration and the time constant of the first mono-flop.

Weitere zweckmäßige Ausgestaltungen der Erfindung sind in den Patentansprüchen 5 und 7 näher beschrieben.Further expedient refinements of the invention are detailed in claims 5 and 7 described.

Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden. Dabei zeigtThe invention is to be explained in more detail below with reference to the drawing. It shows

Fig. 1 eine Überwachungsanordnung nach dem Stande der Technik,1 shows a monitoring arrangement according to the state of the art,

F i g. 2 eine erfindungsgeinäße Überwachungsanordnung, F i g. 2 a monitoring arrangement according to the invention,

Fig. 3 das Schaltbild der in der Fig. 2 enthaltenen Überwachungsschaltung 28,3 shows the circuit diagram of the monitoring circuit 28 contained in FIG. 2,

F i g. 4 ein erstes Impulsdiagramm undF i g. 4 shows a first timing diagram and

Fig.5 ein zweites Impulsdiagramm zur Erläuterung der Funktion der Schaltungsanordnung nach Fig.? und 3.5 shows a second pulse diagram for explanation the function of the circuit arrangement according to FIG. and 3.

Die Fig. 1 stellt eine Anordnung nach dem Stande der Technik dar, alt einleitend bereits so ausführlich geschildert wurde, daß an dieser Stelle auf weitere Ausführungen verzichtet wird.Fig. 1 shows an arrangement according to the prior art the technology, old introductory already so detailed it was stated that further explanations are not given at this point.

F i g. 2 enthält ebenso wie die in der F i g. 1 gezeigteF i g. 2, like that in FIG. 1 shown

Anordnung nach dem Stande der Technik ein n-stelliges Schieberegister 21 mit einem Eingang für das digitale Zeitmultiplexsignal D und einen weiteren Eingang für den mitübertragenen Bittakt T. Mit den Ausgängen der η Stufen des Schieberegisters 21 sind die η Eingänge der zweiten Erkennungsschaltung 22 verbunden, die jedesmal dann, wenn das n-stellige Rahmenkennwort im Schieberegister 21 steht, ein Impulssignal E an die Überwachungsschaltung 28 abgibt. Weist das überwachte Rahmenkennwort Fehler auf, dann wird von der ' 'berwai-hijngsschaltung 20 ein Alarmsignal A an eine ausgangsseitig angeschlossene Anordnung 27 zur Alarmauswertung abgegeben. Die Anordnung 27 zur Alarmauswertung hat durch eine eingebaute Verzögerungseinrichtung eine Zeitkonstante, die wenigstens der zehnfachen Rahmenperiode TO entspricht. Dadurch wird verbinder! dsö im R2hrnenk£nn^wo^r* Wnr77Piiip auftretende Bitfehler zu einer Alarmierung führen. Zusätzlich ist an den Ausgang der Überwachungseinrichtung 28 ein Fehlerzähler 29 anschließbar, durch den die kurzzeitigen Alarmimpulse, die von der Alarmeinrichtung 27 unterdrückt werden, gezählt werden können. Überschreitet die Anzahl der kurzzeitigen Alarmimpulse einen voreingestellten Wert, dann wird von dem Fehlerzähler 29 ein spezielles Alarmsignal A 12 ausgelöst.Arrangement according to the prior art an n-digit shift register 21 with an input for the digital time division multiplex signal D and a further input for the transmitted bit clock T. The η inputs of the second detection circuit 22 are connected to the outputs of the η stages of the shift register 21, which Each time the n-digit frame password is in the shift register 21, a pulse signal E is emitted to the monitoring circuit 28. If the monitored frame password has errors, the monitoring circuit 20 sends an alarm signal A to an arrangement 27 connected on the output side for alarm evaluation. The arrangement 27 for alarm evaluation has a built-in delay device which has a time constant which corresponds to at least ten times the frame period TO. This will create a connector! dsö in R2hrnenk £ nn ^w o ^r * Wnr77Piiip occurring bit errors lead to an alarm. In addition, an error counter 29 can be connected to the output of the monitoring device 28, by means of which the brief alarm pulses that are suppressed by the alarm device 27 can be counted. If the number of brief alarm pulses exceeds a preset value, a special alarm signal A 12 is triggered by the error counter 29.

Die F i g. 3 zeigt den Aufbau der Überwaeiiungsschaltung 28 nach F i g. 2. Die Überwachungsschaltung 28 enthält ein erstes Mono-Flop AiFl, dessen auslösender oder Takt-Eingang mit dem Signaieingang der Überwa^ chungsschaltung verbunden ist und dessen Ausgang Q für das inverse Ausgangssignal mit dem auslösenden Eingang eines zweiten Mono-Flops MF2 verbunden ist. Die (^-Ausgänge des ersten und des zweiten MonoFlops sind jeweils getrennt mit den beiden Eingängen eines ODER-Gatters C verbunden, dessen Ausgang mit dem Clear- oder Rücksetz-Eingang eines D-Flip-Flops FF verbunden ist. Der C>-Ausgang des ersten MonoFlops ist außerdem mit dem Dateneingang des D-Flip-Flops verbunden, während dessen auslösender Eingang an den (^-Ausgang für das inverse Ausgangssjgnal des zweiten Mono-Flops angeschlossen ist. Der (^-Ausgang des Flip-Flops stellt gleichzeitig den Ausgang der Überwachungsschaltung 28 dar.The F i g. 3 shows the structure of the monitoring circuit 28 according to FIG. 2. The monitoring circuit 28 contains a first mono-flop AiFl whose triggering or clock input is connected to the signal input of the monitoring circuit and whose output Q for the inverse output signal is connected to the triggering input of a second mono-flop MF2 . The (^ outputs of the first and second MonoFlop are each connected separately to the two inputs of an OR gate C, the output of which is connected to the clear or reset input of a D flip-flop FF . The C> output of the first mono-flop is also connected to the data input of the D-flip-flop, while its triggering input is connected to the (^ -output for the inverse output signal of the second mono-flop. The (^ -output of the flip-flop also represents the The output of the monitoring circuit 28.

Zur Erläuterung der Funktion der in der Fig. 2 gezeigten Anordnung sei auf Fig.4 verwiesen. Die F i g. 4 geht von dem Fall aus, daß das digitale Zeitmultiplexsignal und das Rahmenkennwort ungestört sind und das Rahmenkennwort periodisch im Zeitmultiplexsignal D vorhanden ist. Das von der Erkennungsschaltung 22 erzeugte Impulssignal E enthält dann charakteristische Impulse, die im Abstand der Rahmenperiode TO auftreten. Zusätzlich können in unregelmäßigen zeitlichen Abständen weitere Impulse an den Stellen des Rahmens auftreten, an denen das Rahmenkennwort vorgetäuscht wird. Da die Zeitkonstante TO des ersten Mono-Flops MFi etwas kleiner als die Rahmendauer TO gewählt ist, wird das Mono-Flop MFl nicht durch Störimpulse, sondern praktisch nur durch die ansteigende Flanke der Impulse des Impulses E getriggert. die mit der Rahmenperiode 7"0 auftreten. Das erste Mono-Flop MF nimmt also nach jedem dieser Impulse für die Zeitdauer Tl den Einschaitzustand an, der im vorliegenden Falle den Wert »logisch Eins« darstellt, wie dies die zweite Zeile der F i g. 4 zeigt. Nach dem Abschalten des Mono-Flops besitzt dessen Ausgangssignal für die Dauer T3 den Wert von »logisch Null«, wobei sich die Dauer T3 aus der Differenz /wischen der Rahmenperiode TO und der Zeitkonstante des ersten Mono-Flops MFi ergibt. Durch den nächsten periodischen Impuls wird das erste Mono-Flop wieder eingeschaltet, so daß das Ausgangssignal den Wert von »logisch Eins« annehmen kann.To explain the function of the arrangement shown in FIG. 2, reference is made to FIG. The F i g. 4 is based on the case that the digital time division multiplex signal and the frame password are undisturbed and the frame password is periodically present in the time division multiplex signal D. The pulse signal E generated by the detection circuit 22 then contains characteristic pulses which occur at intervals of the frame period TO. In addition, further pulses can occur at irregular time intervals at the points in the frame where the frame password is faked. Since the time constant TO of the first mono-flop MFi is selected to be slightly smaller than the frame duration TO , the mono-flop MF1 is not triggered by interference pulses, but rather only by the rising edge of the pulses of the pulse E. which occur with the frame period 7 "0. The first mono-flop MF thus assumes the switch-on state for the period T1 after each of these pulses, which in the present case represents the value" logic one ", as shown in the second line of FIG 4. After the mono-flop has been switched off, its output signal has the value of "logic zero" for the duration T3, the duration T3 resulting from the difference / between the frame period TO and the time constant of the first mono-flop MFi . The first mono-flop is switched on again by the next periodic pulse, so that the output signal can assume the value of "logical one".

Durch die abfallende Flanke des Ausgangssignals des ersten Mono-Flops bei dessen Ausschalten wird das zweite Mono-Flop MF2 getriggert. Die Zeitkonstante T2 des zweiten Mono-Flops MFl ist größer ?'n die Zeitdauer T3 gewählt, so daß das zweite Mono-Flop erst ausschaltet, wenn das erste Mono-Flop durch den nächsten periodischen Impuls bereits wieder eingeschaltet ist. Mit der fallenden Flanke des AusgangsimpuiM/i des zweiten Mono-Flops MF2 wird das D-Flip-Flop angesteuert und dadurch der Zustand des ersten Mono-Flops MFl in das D-Flip-Flop FFübernommen Dadurch hat bei periodischem Auftreten des Rahmenkennwortes das Ausgangssignal des D-Flip-Flops FF ständig den Wert »logisch Eins«. The second mono-flop MF2 is triggered by the falling edge of the output signal of the first mono-flop when it is switched off. The time constant T2 of the second mono-flop MF1 is greater than the duration T3, so that the second mono-flop only switches off when the first mono-flop has already been switched on again by the next periodic pulse. With the falling edge of the output pulse M / i of the second mono-flop MF2, the D flip-flop is activated and thereby the state of the first mono-flop MFl is transferred to the D flip-flop FF D flip-flops FF always have the value "logical one".

Die \"> «■ 5 zeigt den Fall, daß die Übertragung fehlerhaft ist, daß also beispielsweise das Rahmenkennwort nicht mehr periodisch in dem übertragenen dig'u'.'n Zeitmultiplexsignal D vorhanden ist. In diesem Fall treten in dem Impulssignal E nur unregelmäßig Impulse an den S!°!!cn des Rahmens auf, an denen das Rarunenl^nnwort vorgetäuscht wird. Der Abstand zwischen der fallenden und der nächsten steigenden Flanke des Ausgangssignals des ersten Mono-Flops AfFl ist somit unregelmäßig und meistens erheblich größer als die Zeitdauer T3 bzw. TO 7 i.The ">" 5 shows the case that the transmission is faulty, that is to say, for example, that the frame password is no longer periodically present in the transmitted dig'u '.' N time-division multiplex signal D. In this case, the pulse signal E occurs only irregularly Pulses at the S! ° !! cn of the frame, on which the Rarune word is simulated. The distance between the falling and the next rising edge of the output signal of the first mono-flop AfFl is therefore irregular and usually considerably longer than the duration T3 or TO 7 i.

Die Darstellung in den F i g. 4 und 5 setzt voraus, daß nur wenige Vortäuschungen des Synchronwortes auftreten und daß die Rahmendauer TO hinreichend klein ist. Sind diese Voraussetzungen nicht erfüllt, so kann im synchronen Zustand das D-Flip-Flop kurzzeitig den Ausschaltzustand annehmen und im nichtsynchronen Zustand häufig ein- und ausgeschaltet werden. In diesem Fall wird der Alarm dadurch sicher erkannt, daß die Alarmauswertung den Mittelwert des Ausgangssignals A des D-Flip-Flops bildet und einen Alarm erst dann abgibt, wenn der Mittelwert einen bestimmten Schwellenwert unterschreitet.The representation in FIGS. 4 and 5 assume that only a few simulations of the synchronous word occur and that the frame duration TO is sufficiently short. If these requirements are not met, the D flip-flop can briefly assume the switched-off state in the synchronous state and can be switched on and off frequently in the non-synchronous state. In this case, the alarm is reliably recognized in that the alarm evaluation forms the mean value of the output signal A of the D flip-flop and only emits an alarm when the mean value falls below a certain threshold value.

Als weiterer Fehler ist ein Ausfall des Taktsignals T oder eine Verfälschung des Zeitmultiplexsignals D möglich, bei der dieses die Werte »Dauer-Null« oder »Dauer-Eins« annimmt. In diesem Fall gibt die Erkennungsschaltung 22 keine Impulse ab, so daß die Ausgangssignale der beiden Mono-Flops MFl und MF2 einen Wert von »logisch Eins« annehmen. Dadurch wird das mit den (^-Ausgängen der MonoFlops verbundene ODER-Gatter geschaltet und setzt über den Clear-Eingang das Ausgangssignal des D-F1ip-Flops FF auf »logisch Null«, so daß auch in diesem Falle am Ausgang der Erkennungsschaltung das Alarmkriterium entsprechend dem logischen Nullzustand auftritt.A further error is a failure of the clock signal T or a falsification of the time division multiplex signal D, in which case it assumes the values “permanent zero” or “permanent one”. In this case, the detection circuit 22 does not emit any pulses, so that the output signals of the two mono-flops MF1 and MF2 assume a value of "logic one". This switches the OR gate connected to the (^ outputs of the MonoFlops and sets the output signal of the D-F1ip-Flop FF to "logic zero" via the clear input, so that the alarm criterion at the output of the detection circuit in this case too occurs according to the logical zero state.

Um Zeitmultiplexsignale mit verschiedenen Pulsrahmen überwachen zu können, ist die Erkennungsschaltung 22 umschaltbar für verschiedene Rahmenlängen auszuführen bzw. es ist eine Erkennungsschaltung zu wählen, die hinsichtlich der Zahl ihrer Eingänge und ihrer möglichen Verknüpfungen der maximalen Rahmenlänge entspricht. Insbesondere bei sehr langen Rahrnenkennwönern kann es dann zweckmäßig sein, nicht alle Bits des Rahmenkennwortes auszuwerten, so daß in diesem Falle Schieberegister 21 und Erkennungsschaltung 22 verkleinert werden können. In order to be able to monitor time-division multiplex signals with different pulse frames, the detection circuit 22 can be switched for different frame lengths or a detection circuit is to be added choose the maximum frame length in terms of the number of their inputs and their possible links is equivalent to. In particular, with very long Rahrnen experts, it can be useful to not to evaluate all bits of the frame password, so that in this case shift register 21 and detection circuit 22 can be reduced in size.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims (7)

Patentansprüche:Patent claims: 1. Verfahren zur Überwachung von digitalen Signalen, die in der Dauer eines Rahmens entspre- -, chenden zeitlichen Abständen ein der Überwachung dienendes Synchronwort, insbesondere ein Rahmenkennwort enthalten, daß an der Überwachungsstelle dieses Synchronwort in den durchlaufenden Zeitmultiplexsignalen erkannt, ein entsprechendes Im- κ, pulssignal abgegeben und dessen Auftreten Oberwacht wird, dadurch gekennzeichnet, daß eine Flanke des Impulssignals (E) ein erstes Mono-Flop (AiFl) triggert, das nach einer Zeit (Tl), die etwas kleiner als die Rahmendauer (TO) des π Zeitmultiplexsignals ist, vom Einschaltzustand in den Ausschaltzustand zurückschaltet und dabei ein zweites Mono-Flop (MFT) einschaltet, das nach einer Zeit (72), die größer als die Differenz (TJ) zwischen der Rahmendauer (TO) und der Zeitkon- _>'» stante (Tl) des ersten Mono-Flops ist, zurückschalltet und dabei ein D-Flip-Flop (FF) einschaltet, dessen Einschaltzustand als Kriterium für das mit der Rahmenperiode sich wiederholende Auftreten des Synchronwortes dient und daß das Auftreten 2". von dessen Ausschaltzustand ate Kriterium für eine Alarmierung dient.1. A method for monitoring digital signals which, in the duration of a frame, contain corresponding time intervals, a synchronization word serving for monitoring, in particular a frame password, that at the monitoring point this synchronization word is recognized in the time-division multiplex signals passing through, a corresponding Im- κ , pulse signal is output and its occurrence is monitored, characterized in that an edge of the pulse signal (E) triggers a first mono-flop (AiFl), which after a time (Tl) which is slightly smaller than the frame duration (TO) of the π time division multiplex signal switches back from the switched-on state to the switched-off state, thereby switching on a second mono-flop (MFT) , which after a time (72) that is greater than the difference (TJ) between the frame duration (TO) and the time con - _>'» constant (Tl) of the first mono-flop is switched back and a D-flip-flop (FF) is switched on, the switched-on state of which is the criterion for the frame period rholende occurrence of the synchronous word is used and that the occurrence 2 ". whose switch-off state ate is used as a criterion for an alarm. 2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, daß die Alarmierung erst nach dem über eine größere Anzahl von Rahmen andauernden κι Ausschaltzustand des D-Flip- Flops fFF^erfolgt.2. The method according to claim 1, characterized in that the alarm is only issued after the κι switched-off state of the D flip-flop fFF ^, which lasts over a larger number of frames. 3. Verfahren nach -^atenti. .sprach 1, dadurch gekennzeichnet, daß der Mittelwert des Ausgangssignals des D-Flip-Flops gebüßt wird und eine Alarmierung erfolgt, sobald der Mittelwert einen η bestimmten Schwellenwert unterschreitet.3. Procedure according to - ^ atenti. .sprach 1, characterized in that the mean value of the output signal of the D flip-flop is repented and an alarm is triggered when the mean value falls below a threshold value η determined. 4. Anordnung zur Durchführung des Verfahrens nach Patentanspruch 1, dadurch gekennzeichnet, daß ein erstes Schieberegister (21) vorgesehen ist, dessen Stufenzahl mindestens gleich der auszuwer- i» tenden Bitzahl des Synchronwortes ist und dessen Stufenausgänge jeweils getrennt mit den Eingängen einer zweiten Erkennungsschaltung (22) verbunden sind, daß der Signaleingang des ersten Schieberegisters (21) mit einem Anschluß für das zu überwa- i> chende digitale Zeitmultiplexsignal und der Takteingang dieses Schieberegisters mit einer Quelle für de:n Bittakt des zu überwachenden Zeitmultiplexsignals verbunden ist, daß der Ausgang der zweiten Erkennungsschaltung (22) mit dem Eingang einer in ersten Überwachungsschaltung (28) verbunden ist, daß diese Überwachungsschaltung (28) ein erstes und ein zweites Mono-Flip(A/Fl,2)ein D-Flip-Flop (FF) und ein Gatter (C) enthält, wobei der Eingang des ersten Monoflops den Eingang der Überwai- ■;; chungsschaltung (28) darstellt, die beiden <?-Ausgärige der Mono-Flops mit getrennten Eingängen des Gatters (G) und der (^-Ausgang des ersten Mono-Flops zusätzlich mit dem D-Eingang des D-Flip-Flöps verbunden sind, daß deF Ausgang des wi Gatters (G) mit dem Clear-Eingang des D-Flip-Flop verbunden ist, der (^-Ausgang des ersten Mono-Flops mit dem auslösenden Eingang des zweiten Mono-Flops (MF2) und dessen (^-Ausgang mit dem auslösenden Eingang des D-Flip-Flops (FF,} verburi- ir> den ist und der (^-Ausgang für das inverse Ausgangssignal des D-Flip-Flops den Ausgang der Überwachungsschaltung 28 darstellt, an den Anordnungen (27, 29) zur Alarmauswertung und zur Alarmzählung angeschlossen sein können, bei dem die Zeitkonstante (T¹I) des ersten Mono-Flops (AfFl) etwas kleiner als die Rahmendauer (TO) des Zeitmultiplexsignals gewählt ist und bei dem die Zeitkonstante (T2) des zweiten Mono-Flops (AfFl) größer als die Differenz zwischen der Rahmendauer (TO) und der Zeitkonstante (T¹I) des ersten Mono-Flops gewählt ist4. Arrangement for performing the method according to claim 1, characterized in that a first shift register (21) is provided, the number of stages is at least equal to the number of bits to be evaluated i »border of the sync word and its stage outputs are each separated with the inputs of a second detection circuit ( 22) are connected, that the signal input of the first shift register (21) is connected to a connection for the digital time division multiplex signal to be monitored and the clock input of this shift register is connected to a source for the bit clock of the time division multiplex signal to be monitored, that the output the second detection circuit (22) is connected to the input of a first monitoring circuit (28) that this monitoring circuit (28) has a first and a second mono-flip (A / Fl, 2) a D-flip-flop (FF) and contains a gate (C) , the input of the first monoflop being the input of the monitoring ■ ;; circuit (28) shows that the two <? - outgoing mono-flops with separate inputs of the gate (G) and the (^ output of the first mono-flop are also connected to the D input of the D flip-flop, that the output of the wi gate (G) is connected to the clear input of the D-flip-flop, the (^ -output of the first mono-flop with the triggering input of the second mono-flop (MF2) and its (^ - Output with the triggering input of the D flip-flop (FF,} verburi- ir> den and the (^ output for the inverse output signal of the D flip-flop represents the output of the monitoring circuit 28, on the arrangements (27, 29) can be connected for alarm evaluation and alarm counting, in which the time constant (T ¹ I) of the first mono-flop (AfFl) is selected to be slightly smaller than the frame duration (TO) of the time-division multiplex signal and in which the time constant (T2) of the second Mono-Flops (AfFl) greater than the difference between the frame duration (TO) and the time constant (T ¹ I) of the e first mono-flops is selected 5. Anordnung nach Patentanspruch 3, dadurch gekennzeichnet, daß eine für verschiedene Rahmenkennworte umschaltbare Erkennungsschaltung (22) gewählt ist und die Überwachungsschaltung (28) umschaltbar für unterschiedliche Rahmendauer (TO) ausgeführt ist.5. Arrangement according to claim 3, characterized in that one for different frame passwords switchable detection circuit (22) is selected and the monitoring circuit (28) is switchable for different frame durations (TO). 6. Verfahren nach Patentanspruch 1, 2 oder 3, dadurch gekennzeichnet, daß nicht alle Bits des Rahmenkennwortes überwacht werden.6. The method according to claim 1, 2 or 3, characterized in that not all bits of the Frame password are monitored. 7. Anordnung zur Durchführung des Verfahrens nach Patentanspruch 5, dadurch gekennzeichnet, daß zur Überwachung von 8 Bit eines iO Bit umfassenden Rahmenkennwortes ein 8-Bit-Schieberegister in integrierter Technik verwendet wird.7. Arrangement for performing the method according to claim 5, characterized in that that an 8-bit shift register is used to monitor 8 bits of an OK-bit frame password is used in integrated technology.