DE2729362B1 - Digitale Datenverarbeitungsanordnung,insbesondere fuer die Eisenbahnsicherungstechnik,mit in zwei Kanaelen dieselben Informationen verarbeitenden Schaltwerken - Google Patents

Digitale Datenverarbeitungsanordnung,insbesondere fuer die Eisenbahnsicherungstechnik,mit in zwei Kanaelen dieselben Informationen verarbeitenden Schaltwerken

Info

Publication number
DE2729362B1
DE2729362B1 DE2729362A DE2729362A DE2729362B1 DE 2729362 B1 DE2729362 B1 DE 2729362B1 DE 2729362 A DE2729362 A DE 2729362A DE 2729362 A DE2729362 A DE 2729362A DE 2729362 B1 DE2729362 B1 DE 2729362B1
Authority
DE
Germany
Prior art keywords
data processing
clock
flip
comparator
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2729362A
Other languages
English (en)
Other versions
DE2729362C2 (de
Inventor
Horst Dipl-Ing Strelow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2729362A priority Critical patent/DE2729362C2/de
Priority to US05/909,003 priority patent/US4222515A/en
Priority to ZA00783295A priority patent/ZA783295B/xx
Priority to CH647478A priority patent/CH634672A5/de
Priority to FR7818540A priority patent/FR2396361A1/fr
Priority to AT0461578A priority patent/AT364987B/de
Priority to SE7807317A priority patent/SE421355B/sv
Publication of DE2729362B1 publication Critical patent/DE2729362B1/de
Application granted granted Critical
Publication of DE2729362C2 publication Critical patent/DE2729362C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1629Error detection by comparing the output of redundant processing systems
    • G06F11/1641Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Safety Devices In Control Systems (AREA)
  • Electric Propulsion And Braking For Vehicles (AREA)
  • Train Traffic Observation, Control, And Security (AREA)

Description

a) die Signale jedes Steuersignalpaares sind mindestens um einen Taktschritt gegeneinander versetzt,
b) jeder der Vergleicher (VRi) besteht
bl) aus einem Transistorverstärker (TR, R) im Diagonalzweig über einer Gleichrichterbrükkenschaltung (Dl, D 2, D 3, D 4) in dem der Transistorverstärker an seinem Steuereingang (z. B. 5 VR1) die Fehlerfreimeldung des vorhergehenden Vergleichers aufnimmt und an seinem Ausgang (z. B. 6 VR1) eine eventuelle Fehlerfreimeldung des betreffenden Vergleichers abgibt;
b2) einer der beiden anderen Eckpunkte der Gleichrichterbrückenschaltung ist mit dem Ausgang (XDK \) eines ersten D-Kippgliedes (DKX) und der andere Eckpunkt mit dem negierten Ausgang (XDK 2) eines zweiten D- Kippgliedes (DK 2) verbunden;
b3) an den Eingang (2DK1) des ersten D-Kippgliedes (DK 1) ist ein digitales Verzögerungsglied (DK 3) angeschlossen, das um die Anzahl von Taktschritten verzögert, um die Signale der Steuersignalpaare gegeneinander versetzt sind;
b4) den Eingängen (2DK 3, 2DK 2) des Verzögerungsgliedes (DK 3, V) und des zweiten D-Kippgliedes (DK 2) sind die zu vergleichenden Signale zugeführt;
b5) die Takteingänge fC?aller ersten D-Kippglieder (DK 1) bzw. zweiten D-Kippglieder (DK 2) der Vergleicher (VRi bis VRn) sind über zwei gesonderte Leitungen (L 3, L 4 bzw. 5 VR1, 4VR1) mit der Taktstromversorgung (TG) verbunden zur Übernahme eines Taktimpulses jeweils am Ende jedes Taktschrittes.
2. Digitale Datenverarbeitungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Signale jedes Steuersignalpaares um einen Taktschritt gegeneinander versetzt sind und als Verzögerungsglied in jedem Vergleicher ein drittes D-Kippglied (DK 3) für eine Informationsübernahme an der Rückflanke der Taktimpulse vorgesehen ist und mit einem ersten und zweiten D-Kippglied (DK 1, DK 2) für eine Informationsübernahme an der Vorderflanke der Taktimpulse.
Die Erfindung bezieht sich auf eine digitale Datenverarbeitungsanordnung gemäß Oberbegriff des Anspruchs 1.
Bei einer Anzahl von technischen Prozessen, z. B. bei der Überwachung von Kernreaktoren oder der Steuerung von Eisenbahnanlagen wird nach einem anerkannten sicherungstechnischem Prinzip gearbeitet, wodurch bei technischen Fehlern, mit denen beim Betrieb von nicht eigensicheren Datenverarbeitungsanlagen gerechnet werden muß, der zu steuernde Prozeß in einen für den Menschen und das Material unkritischen Zustand überführt wird. Dies kann beispielsweise bei Eisenbahnanlagen dadurch bewirkt werden, daß allen prozeßaktivierenden Signalen ein hoher Signalpegel zugeordnet wird, der bei einer technischen Störung der Datenverarbeitungsanlage auf allen Ausgabekanälen abgeschaltet wird. Hierzu sind allerdings Einrichtungen erforderlich, die eine fehlerhafte Datenverarbeitung erkennen und abschaltend reagieren, bevor die infolge der fehlerhaften Datenverarbeitung ermittelten Steuerbefehle beim zu sichernden Prozeß angelangt sind. Zur Erhöhung der Verfügbarkeit kann eine Verdopplung der Datenverarbeitungsanlage unter dem Gesichtswinkel vorgesehen werden, daß nach dem Auftreten eines Fehlers in einer der beiden Datenverarbeitungsanlagen auf die jeweils andere Anlage umgeschaltet wird, die im Parallelbetrieb dieselben Informationen verarbeitet. Dabei wird vorausgesetzt, daß diese andere Datenverarbeitungsanlage zum Zeitpunkt des Umschaltens noch ordnungsgerecht arbeitet. Die Verwendung von gleichzeitig parallel dieselben Informationen verarbeitenden Datenverarbeitungsanlagen ist beispielsweise in der DT-AS 12 80 503 bzw. in der DT-OS 14 99 262 beschrieben.
Doppelsysteme dieser Art haben zwar in wünschenswerter Weise eine erhöhte Verfügbarkeit, jedoch nicht die erforderliche Sicherheit, wie sie bei den eingangs genannten Anwendungsfällen gefordert werden muß.
Im Hinblick auf die erforderliche Sicherheit darf dabei keine Beschränkung dahingehend erfolgen, daß nach einem Fehlerfall nur einzelne Anlagenteile eines verdoppelten Systems abgeschaltet werden, weil hierfür kein genügend sicherer Fehlererkennungsmechanismus vorhanden ist So ist es auch aus Sicherheitsgründen nicht möglich, nach dem besagten Fehlerfall mit nur einer zu dem Zeitpunkt als intakt erkannten Datenverarbeitungsanlage des Doppelsystems weiter zu arbeiten, weil diese Datenverarbeitungsanlage aus Mangel eines sicheren Fehlererkennungsmechanismus in Alleinarbeit Gefährdungen für den Menschen und das Material verursachen kann. Demzufolge müssen für sicherungstechnische Steuerungen konzipierten Doppelsysteme nach einem erkannten Fehler beide Datenverarbeitungsanlagen abgeschaltet werden.
Die Erfindung geht nun von einer bekannten digitalen Datenverarbeitungsanordnung der eingangs genannten Art aus, die beispielsweise unter dem Titel »URTL-
ORlGINAL INSPECTED
Schaltkreissystem U1 mit hoher Sicherheit und automatischer Fehlerdiagnose« SIEMENS ZEITSCHRIFT 48. Jahrgang, Heft 7, Juli 1974, Seiten 490 bis 506 ausführlich beschrieben ist. Diese bekannte zweikanalige Datenverarbeitungsanordnung garantiert eine hohe Fehlersicherheit, ohne daß die einzelnen in den beiden Kanälen vorhandenen speichernden oder verknüpfenden Schaltglieder bzw. Schaltwerke nach dem Fail-Safe-Prinzip aufgebaut sein müssen. Für beide Kanäle ist eine gemeinsame Taktstromversorgung für eine schrittweise Steuerung der beiden Schaltwerke vorgesehen, die bei jedem Verarbeitungsschritt außer mehreren Steuersignalpaaren einen Überwachungsimpuls ausgibt Bei der bekannten zweikanaligen Datenverarbeitungsanordnung ist ferner eine Vielzahl von Vergleichern vorgesehen, welche im Einzelfall die Aufgabe haben, Signalpaare auf Übereinstimmung bzw. Antivalenz zu überwachen. Die einzelnen Vergleicher bilden eine Reihenschaltung, bei welcher der an erster Stelle vorgesehene Vergleicher den von der Taktstromversorgung ausgelösten Überwachungsimpuls erhält. Bei einer durch die einzelnen Vergleicher festgestellten ordnungsgerechten Arbeitsweise der zweikanaligen Datenverarbeitungsanordnung durchläuft der Überwachungsimpuls alle Vergleicher und dient schließlich nach dem Verlassen des in der Reihenschaltung an letzter Stelle vorgesehenen Vergleicher in der Taktstromversorgung zum Auslösen des nächsten Verarbeitungsschrittes und der damit verbundenen Signale.
Bei diesem bekannten Doppelsystem bildet also die Taktstromversorgung mit der zweikanaligen Datenverarbeitungsanordnung eine Art Selbsthaltekreis, der nach der Feststellung eines Fehlers aufgelöst wird.
Der Erfindung liegt die Aufgabe zugrunde, einen speziellen Vergleicher für die im Oberbegriff des Anspruchs 1 angegebene Datenverarbeitungsanordnung anzugeben, der trotz der Abhängigkeit von der Taktstromversorgung keine die Verarbeitungsgeschwindigkeit mindernden Verarbeitungslücken bei der Datenverarbeitung schafft und eine Erkennung von Störungen erlaubt, die auf beide Kanäle gleichzeitig und gleichartig einwirken.
Erfindungsgemäß wird die Aufgabe durch die im Anspruch 1 angegebenen Merkmale gelöst.
Eine Weiterbildung der Erfindung ist im Unteranspruch gekennzeichnet.
Nachfolgend sei zunächst das beim Anmeldungsgegenstand verwendete Z>Kippglied näher definiert:
Nach geltender Norm DIN 40 700, Teil 14, Seite 19, wird eine bistabile Kippstufe mit zwei stabilen Zuständen als bistabile Kippglieder bezeichnet. In welchem der beiden Zustände sich das Kippglied gerade befindet, ist an seinem Ausgang Q zu erkennen. Über einen oder mehrere Eingänge kann das Kippglied dazu veranlaßt werden, seinen Zustand zu ändern. Der Zustand, den das Kippglied als Resultat des vorangegangenen Schritts angenommen hat, wird mit Qo bezeichnet Das D-Kippglied (Delay-Flipflop) hat einen mit D bezeichneten Eingang, dessen Wert beim Schaltschritt in das Kippglied übernommen und bis zum nächsten Schaltschritt aufbewahrt wird, wo sich das Kippglied erneut nach seinem Eingang einstellt
Bei der zweikanaligen Datenverarbeitungsanordnung arbeiten die in den beiden Verarbeitungskanälen vorgesehenen Schaltwerke also synchron, jedoch in einer mindestens um einen Taktschritt versetzten Lage. Aufgrund der hierdurch erzwungenen Zustandsungleichheit beider Kanäle bezüglich der Verarbeitungsphase wirken sich Störungen, die auf beide Kanäle gleichzeitig und gleichartig einwirken, die auf beide Kanäle gleichzeitig und gleichartig einwirken, auf die Datenverarbeitung unterschiedlich aus, so daß hierdurch ein Erkennen der Störungen in Form von gestörten Daten möglich wird. Durch die Verwendung des speziellen Vergleichers entstehen trotz der Abhängigkeit der Taktstromversorgung von diesen keine die Verarbeitungsgeschwindigkeit mindernde Verarbeitungslücken bei der Datenverarbeitung, so daß die gesamte Datenverarbeitungsanordnung eine hohe Verarbeitungsgeschwindigkeit aufweist
In der Regel wird es aus Sicherheitsgründen ausreichen, die Signale der Steuersignalpaare nur um einen einzigen Taktschritt gegeneinander zu versetzen. Dann kann in vorteilhafter Weise das Verzögerungsglied in jedem Vergleicher aus einem dritten D- Kippglied für eine Informationsübernahme an der Rückflanke der Taktimpulse bestehen, wobei das erste und zweite Z>Kippglied in jedem Vergleicher für eine Informationsübernahme an den Vorderflanken der Taktimpulse ausgelegt ist.
Zwei Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden nachstehend näher erläutert. Es zeigt
F i g. 1 eine zweikanalige Datenverarbeitungsanordnung und
Fig.2 die Ausführungsform eines vorteilhaften Vergleichers.
Die digitale Datenverarbeitungsanordnung nach F i g. 1 zeigt schematisch als Blockschaltbild einen zweikanaligen Aufbau mit einer Datenverarbeitungsanlage DVAi im einen Verarbeitungskanal und einer zweiten Datenverarbeitungsanlage DVA 2 im anderen Verarbeitungskanal. Beide Datenverarbeitungsanlagen verarbeiten dieselben vom Prozeß zugeführten Informationen taktgesteuert synchron, jedoch um einen Taktschritt versetzt. Zur gemeinsamen Steuerung der beiden Datenverarbeitungsanlagen DVA 1 und DVA 2 ist eine gemeinsame Taktstromversorgung TG vorgesehen, welche über Vielfachleitungen L 1 bzw. L 2 die beiden Datenverarbeitungsanlagen DVA 1 und DVA 2 mit Steuersignalen versorgt, die, bezogen auf jedes Steuersignalpaar gegeneinander um einen Taktschritt versetzt sind. Hierdurch wird in den beiden Datenverarbeitungsanlagen DVAi und DVA 2, die beispielsweise als Mikrocomputer ausgebildet sein können, zu gleichen Zeitpunkten bezüglich der Verarbeitungsphasen eine Zustandsungleichheit erzielt, wodurch gleichartig und
so gleichzeitig auf beide Datenverarbeitungsanlagen DVA i und DVA 2 einwirkende elektrische Störungen sich ungleich auswirken.
Zur Erzielung eines 2v2-Systems ist eine Vielzahl von bezüglich einer Zustandabfrage in Reihe geschalteten Vergleichern VKl, VR 2 bis VRn vorgesehen, welche die Aufgabe haben, Signale auf gleichartigen Ausgangsleitungen, ζ. B. A 11 und A 21 bzw. Λ 12 und A 22 oder A in und A2n der beiden Datenverarbeitungsanlagen DVA 1 und DVA 2 miteinander zu vergleichen. Bei den genannten Ausgängen der Datenverarbeitungsanlagen handelt es sich nicht nur um solche Ausgänge, die Informationen für den zu steuernden Prozeß führen, sondern beispielsweise auch um solche Leitungen, die wie ein interner BUS Adressen oder Programminformationen bzw. Zwischeninformationen führen, die zwischen einen Mikroprozessor und Baugruppen ausgetauscht werden, die in Verbindung mit dem Mikroprozessor zum Aufbau eines Mikrocomputers als Datenver-
arbeitungsanlage DVA 1 bzw. DVA 2 dienen.
Außer den Eingängen IVKl und 2VRi beim Vergleicher VR1 zum Zuführen der zu vergleichenden Signale hat jeder der Vergleicher noch zwei Eingänge, 3 VR1 und 4 VR1 beim Vergleicher VR1, zur Aufnahme von zwei voneinander unabhängigen, zeitlich übereinstimmenden und jeweils am Ende jedes Taktschrittes durch die Taktstromversorgung TG ausgelösten Taktimpulsen Ober zwei Leitungen L 3 und L 4. Jeder der Vergleicher VR1 bis VRn hat ferner einen Eingang, z. B. 5VRi beim Vergleicher VRi, zum Zuführen eines Überwachungsimpulses, der zeitlich gesehen etwa in der Mitte jedes Taktschrittes liegt Dem Vergleicher VR i wird der Überwachungsimpuls aus der Taktstromversorgung TG über die Leitung LS zugeführt Bei Übereinstimmung der dem Vergleicher VR1 zugeführten zu vergleichenden Signale wird der Überwachungsimpuls über den Ausgang 6VR1 wieder ausgegeben. Dieses Signal (Fehlerfreimeldung) dient dann als Überwachungsimpuls zum Abfragen des nächsten Überwachungsgliedes VR 2. Auf diese Art und Weise bilden die einzelnen Vergleicher VRl bis VRn eine Reihenschaltung, die von dem durch die Taktstromversorgung TG abgegebenen Überwachungsimpuls bei ordnungsgerechter Datenverarbeitung in den beiden Datenverarbeitungsanlagen DVA 1 und DVA 2 alle durchlaufen werden, wobei der in der Reihenschaltung an letzter Stelle vorgesehene Vergleicher VRu bei ordnungsgerechtem Betrieb über dessen Ausgang 6 VRn an die Taktstromversorgung TG eine fehlerfreie Meldung abgibt, die zum Auslösen der für den nächsten Taktschritt der beiden Datenverarbeitungsanlagen DVA 1 und DVA 2 erforderlichen Steuersignalpaaren und eines weiteren Überwachungsimpulses dient Bei einem Fehler in einer der beiden Datenverarbeitungsanlagen unterbricht mindestens einer der Vergleicher VRl bis VRn den Weg des als Fehlerfreimeldung dienenden Signals, und die Taktstromversorgung TG wird bis zu einer vorzunehmenden Bedienungshandlung inaktiv. Hierdurch wird die zweikanalige Datenverarbeitungsanordnung abgeschaltet und damit die Ausgabe einer u. U. gefährlichen Information unterbunden.
Die Schaltungsanordnung nach Fig.2 zeigt nähere Einzelheiten eines bevorzugten Vergleichers; bei der Darstellung sind diejenigen Bezugszeichen, die bereits im Zusammenhang mit dem Vergleicher VR1 verwendet wurden, wieder eingetragen worden. Der Vergleicher VR1 gemäß F i g. 2 besteht aus einem Transistorverstärker mit einem Transistor TR, dessen Schaltstrekke über eine Gleichrichterbrückenschaltung Di, D2, D 3 und D 4 und einen Widerstand R mit Strom versorgt wird. Die Gleichrichterbrückenschaltung D1 bis D 4 ist zu dem Zweck einerseits mit dem Ausgang iDK 1 eines D-Kippgliedes DK1 und andererseits mit dem negierten Ausgang 1 DK 2 eines zweiten D- Kippgliedes DK 2 verbunden. An den Eingang 2DK i des D-Kippgliedes DKi ist mit seinem Ausgang iDK3 ein weiteres D-Kippglied DK 3 angeschlossen, dessen Eingang 2DK 3 den einen Eingang 1VR1 des Vergleichers VR1 bildet Der Eingang 2DK 2 des zweiten D-Kippgliedes DK 2 bildet den anderen Eingang 2VRl des Vergleichers VRl. Alle drei D-Kippglieder DKi, DK2 und DK 3 haben einen Takteingang C für eine Flankensteuerung, die es gestattet, daß das betreffende D-Kippglied beim Übergang vom Zustand 0 nach 1 eines über den betreffenden Takteingang C geführten Taktimpulses den am Eingang 2DKi bzw. 2DK 2 oder 2DK 3 vorhandenen Wert des anstehenden Signals zu übernehmen. Die Taktimpulse werden einerseits über den Eingang 3 VR1 unmittelbar dem Eingang C des D-Kippgliedes DK i und mittelbar über ein Nicht-Glied VD dem Eingang C des D- Kippgliedes DKi zugeführt Die zur Steuerung des D- Kippgliedes DK 2 erforderlichen Taktimpulse gelangen auf den betreffenden Takteingang C über den Eingang 4VRl des Vergleichers VR1.
Wenn beispielsweise D-Kippglieder zur Verfügung
to stehen, die zur Flankensteuerung einen Takteingang aufweisen, der bei einem Übergang von 1 auf 0 wirksam ist so kann ein derartiges D-Kippglied anstelle des dargestellten D-Kippgliedes DK 3 verwendet werden, was den Vorteil hätte, daß auf das Nicht-Glied VD verzichtet werden könnte. Die dem Vergleicher VRl über den Eingang 5 VR1 zugeführten Überwachungsimpulse gelangen auf die Basiselektrode des Transistors TR. Wenn, wie noch näher erläutert wird, zuvor eine ordnungsgerechte Datenverarbeitung stattgefunden hat, besitzen die Ausgänge 1DK i und 1DK 2 der beiden D-Kippglieder DKi und DK 2 zum Zeitpunkt eines Überwachungsimpulses entgegengesetzte Schaltzustände, so daß über die Gleichrichterbrückenschaltung Dl bis D 4 die zum Verstärken und Übertragen des Überwachungsimpulses erforderliche Versorgungsspannung vorliegt und der Überwachungsimpuls als Fehlerfreimeldung über den Ausgang 6VRl wieder abgegeben wird. Aufgrund der Verwendung der Gleichrichterbrückenschaltung zur Stromversorgung des Transistors 777 ist es dabei gleichgültig, welche zueinander entgegengesetzten Schaltzustände an den D-Kippgliedern DKi und DK 2 vorliegen, so daß für die Stromversorgung stets die richtige Polarität der Versorgungsspannung gegeben ist
Wie bereits an Hand der Schaltungsanordnung nach F i g. 1 erläutert wurde, arbeiten die beiden Datenverarbeitungsanlagen DVA 1 und DVA 2 aufgrund einer diesbezüglichen Steuersignalversorgung um einen Taktschritt gegeneinander versetzt So eilt z.B. die Datenverarbeitungsanlage DVA 1 gegenüber der Datenverarbeitungsanlage DVA 2 in der Datenverarbeitung um einen Taktschritt voraus. Dieses zeitliche Vorauseilen wird in den Vergleichern VRl bis VRn durch ein gesondertes Verzögerungsglied in Form des jeweils dritten D-Kippgliedes, beim Vergleicher VR1 des D-Kippgliedes DK 3, ausgeglichen. Dieses D-Kippglied nimmt am Ende eines Taktschritt beim Übergang vom Zustand 1 in den Zustand 0 des über den Eingang 3VRl zugeführten Taktimpulses den Wert des am Eingang 2DK 3 anstehenden Signals auf. Am Ende des betrachteten Taktschrittes wird mit der Vorderflanke, also beim Übergang vom Zustand 0 nach 1, des folgenden Taktimpulses der in dem D-Kippglied DK 3 gespeicherte Zustand von nachfolgenden D-Kippglied DK1 übernommen, während gleichzeitig bei ordnungsgerechtem Arbeiten der zweikanaligen Datenverarbeitungsanordnung derselben Signalwert über den Eingang 2DK 2 vom D-Kippglied DK 2 übernommen wird. Nach dem Auslesen auf die Vorderflanke des besagten Taktimpulses aus dem D-Kippglied DK 3 kann dieses Schaltglied auf der Rückflanke desselben Taktimpulses den nächsten Signalwert einspeichern. Nach der Übernahme der Signale in der D-Kippglieder DK1 und DK 2 erfolgt auf dem vorliegenden Taktschritt etwa
zeitlich gesehen in der Mitte durch den Überwachungsimpuls der eigentliche Vergleich, der bei positivem Ergebnis, also bei ordnungsgemäßer Datenverarbeitung, die Weiterleitung des Überwachungsimpulses als
Fehlerfreimeldung über den Ausgang 6 VR1 zur Folge hat.
Bei einer anderen Ausführungsform, bei welcher der zeitliche Versatz der beiden Datenverarbeitungsanlagen DVA 1 und DVA 2 größer als ein Taktschritt ist,
kann anstelle des D- Kippgliedes DK 3 als Vorspeicher in vorteilhafter Weise in Schieberegister zur Anwendung kommen mit so vielen Stufen, wie Taktschritte zur zeitlich versetzten Arbeitsweise der beiden Datenverarbeitungsanlagen vorgesehen sind.
Hierzu 1 Blatt Zeichnungen
809 541/453

Claims (1)

Patentansprüche:
1. Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken, die durch eine gemeinsame Taktstromversorgung schrittweise gesteuert werden, welche bei jedem Taktschritt außer mehreren Steuersignalpaaren einen Überwachungsimpuls ausgibt, und mit jeweils für je zwei vergleichbare Signale aus den beiden Schaltwerken vorgesehenen Vergleichern, die zwei Eingänge für die beiden zu vergleichenden Signale, einen weiteren Eingang für die Überwachungsimpulse und einen Ausgang aufweisen, über den beim Vorhandensein von ordnungsgerechten Signalpaaren der Überwachungsimpuls als Fehlerfreimeldung wieder abgegeben wird, wobei die Vergleicher zum konjunktiven Verknüpfen der einzelnen Fehlerfreimeldungen eine Reihenschaltung bilden, deren letzter Vergleicher seine Fehlerfreimeldung zum Auslösen der für den nächsten Taktschritt der beiden Schaltwerke erforderlichen Steuersignalpaare und eines weiteren Überwachungsimpulses an die Taktstromversorgung gibt, gekennzeichnet durch folgende Merkmale:
DE2729362A 1977-06-29 1977-06-29 Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken Expired DE2729362C2 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2729362A DE2729362C2 (de) 1977-06-29 1977-06-29 Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken
US05/909,003 US4222515A (en) 1977-06-29 1978-05-24 Parallel digital data processing system with automatic fault recognition utilizing sequential comparators having a delay element therein
ZA00783295A ZA783295B (en) 1977-06-29 1978-06-08 Digital data processing system,especially for rail safety engineering
CH647478A CH634672A5 (de) 1977-06-29 1978-06-14 Digitale datenverarbeitungsanordnung, insbesondere fuer die eisenbahnsicherungstechnik.
FR7818540A FR2396361A1 (fr) 1977-06-29 1978-06-21 Installation numerique de traitement des donnees, notamment pour la technique de securite des chemins de fer
AT0461578A AT364987B (de) 1977-06-29 1978-06-26 Digitale datenverarbeitungsanordnung, insbesondere fuer die eisenbahnsicherungstechnik
SE7807317A SE421355B (sv) 1977-06-29 1978-06-28 Digital databehandlingsanordning speciellt for jernvegssekerhetssystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2729362A DE2729362C2 (de) 1977-06-29 1977-06-29 Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken

Publications (2)

Publication Number Publication Date
DE2729362B1 true DE2729362B1 (de) 1978-10-12
DE2729362C2 DE2729362C2 (de) 1982-07-08

Family

ID=6012697

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2729362A Expired DE2729362C2 (de) 1977-06-29 1977-06-29 Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken

Country Status (7)

Country Link
US (1) US4222515A (de)
AT (1) AT364987B (de)
CH (1) CH634672A5 (de)
DE (1) DE2729362C2 (de)
FR (1) FR2396361A1 (de)
SE (1) SE421355B (de)
ZA (1) ZA783295B (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0062768A1 (de) * 1981-04-08 1982-10-20 Siemens Aktiengesellschaft Schaltungsanordnung zur Überwachung von Schaltwerken
EP0077179A2 (de) * 1981-10-10 1983-04-20 Westinghouse Brake And Signal Company Limited Rechnerbasiertes Verriegelungssystem
WO1998010348A1 (en) * 1996-09-07 1998-03-12 Motorola Gmbh Microcontroller fail-safe system
EP1016968A2 (de) * 1993-10-15 2000-07-05 Hitachi, Ltd. Logischer Schaltkreis mit Fehlernachweisfunktion
WO2006015964A2 (de) * 2004-08-06 2006-02-16 Robert Bosch Gmbh Verfahren zur verzögerung von zugriffen auf daten und/oder befehle eines zweirechnersystems sowie entsprechende verzögerungseinheit

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2854779A1 (de) * 1978-12-19 1980-07-10 Herion Werke Kg Schaltungsanordnung
IT1213344B (it) * 1986-09-17 1989-12-20 Honoywell Information Systems Architettura di calcolatore a tolleranza di guasto.
FR2654852A1 (fr) * 1989-11-21 1991-05-24 Inrets Procede de surveillance du fonctionnement d'au moins deux microprocesseurs.
US5175847A (en) * 1990-09-20 1992-12-29 Logicon Incorporated Computer system capable of program execution recovery
JPH05128080A (ja) * 1991-10-14 1993-05-25 Mitsubishi Electric Corp 情報処理装置
AT398645B (de) * 1991-11-04 1995-01-25 Alcatel Austria Ag Rechnersystem
EP0653708B1 (de) 1993-10-15 2000-08-16 Hitachi, Ltd. Logischer Schaltkreis mit Fehlernachweisfunktion, Verfahren zum Verwalten von Betriebsmitteln und fehlertolerantes System zu seiner Anwendung
DE19626184C2 (de) * 1996-06-29 1998-07-30 Alexander Ernst Erdwin Lahmann Vorrichtung zum Betreiben eines Systems mit zwei funktionsmäßig in einem Rechner parallel geschalteten Prozessoren
JP5404437B2 (ja) * 2010-01-13 2014-01-29 株式会社東芝 安全出力装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3517174A (en) * 1965-11-16 1970-06-23 Ericsson Telefon Ab L M Method of localizing a fault in a system including at least two parallelly working computers
US3471686A (en) * 1966-01-03 1969-10-07 Bell Telephone Labor Inc Error detection system for synchronized duplicate data processing units
GB1265013A (de) * 1969-04-24 1972-03-01
US3810119A (en) * 1971-05-04 1974-05-07 Us Navy Processor synchronization scheme
US3978327A (en) * 1972-03-13 1976-08-31 Siemens Aktiengesellschaft Program-controlled data processor having two simultaneously operating identical system units
FR2182259A5 (de) * 1972-04-24 1973-12-07 Cii
US3931505A (en) * 1974-03-13 1976-01-06 Bell Telephone Laboratories, Incorporated Program controlled data processor
IT1014277B (it) * 1974-06-03 1977-04-20 Cselt Centro Studi Lab Telecom Sistema di controllo di elaboratori di processo operanti in parallelo
DE2521245C3 (de) * 1975-05-13 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung für ein zweikanaliges Sicherheitsschaltwerk mit antivalenter Signalverarbeitung
US4020459A (en) * 1975-10-28 1977-04-26 Bell Telephone Laboratories, Incorporated Parity generation and bus matching arrangement for synchronized duplicated data processing units
DE2612100A1 (de) * 1976-03-22 1977-10-06 Siemens Ag Digitale datenverarbeitungsanordnung, insbesondere fuer die eisenbahnsicherungstechnik

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0062768A1 (de) * 1981-04-08 1982-10-20 Siemens Aktiengesellschaft Schaltungsanordnung zur Überwachung von Schaltwerken
EP0077179A2 (de) * 1981-10-10 1983-04-20 Westinghouse Brake And Signal Company Limited Rechnerbasiertes Verriegelungssystem
EP0077179A3 (de) * 1981-10-10 1984-08-08 Westinghouse Brake And Signal Company Limited Rechnerbasiertes Verriegelungssystem
EP1016968A2 (de) * 1993-10-15 2000-07-05 Hitachi, Ltd. Logischer Schaltkreis mit Fehlernachweisfunktion
EP1016968A3 (de) * 1993-10-15 2000-07-19 Hitachi, Ltd. Logischer Schaltkreis mit Fehlernachweisfunktion
WO1998010348A1 (en) * 1996-09-07 1998-03-12 Motorola Gmbh Microcontroller fail-safe system
WO2006015964A2 (de) * 2004-08-06 2006-02-16 Robert Bosch Gmbh Verfahren zur verzögerung von zugriffen auf daten und/oder befehle eines zweirechnersystems sowie entsprechende verzögerungseinheit
WO2006015964A3 (de) * 2004-08-06 2006-05-11 Bosch Gmbh Robert Verfahren zur verzögerung von zugriffen auf daten und/oder befehle eines zweirechnersystems sowie entsprechende verzögerungseinheit

Also Published As

Publication number Publication date
US4222515A (en) 1980-09-16
SE7807317L (sv) 1978-12-30
FR2396361A1 (fr) 1979-01-26
ZA783295B (en) 1979-07-25
CH634672A5 (de) 1983-02-15
AT364987B (de) 1981-11-25
ATA461578A (de) 1981-04-15
SE421355B (sv) 1981-12-14
FR2396361B1 (de) 1983-10-21
DE2729362C2 (de) 1982-07-08

Similar Documents

Publication Publication Date Title
DE3003291C2 (de) Zweikanalige Datenverarbeitungsanordnung für Eisenbahnsicherungszwecke
DE3919962C3 (de) Verfahren und Anordnung zur Sicherung der Datenübertragung in einem linearen Rechnernetz
DE2612100A1 (de) Digitale datenverarbeitungsanordnung, insbesondere fuer die eisenbahnsicherungstechnik
DE2729362C2 (de) Digitale Datenverarbeitungsanordnung, insbesondere für die Eisenbahnsicherungstechnik, mit in zwei Kanälen dieselben Informationen verarbeitenden Schaltwerken
DE2258917B2 (de) Regelvorrichtung mit mindestens zwei parallelen signalkanaelen
DE2453011A1 (de) Verfahren und schaltungsanordnung zur auswahl eines signals aus wenigstens drei redundanten signalkanaelen
DE2651314C2 (de) Sicherheits-Ausgabeschaltung für eine Binärsignale abgebende Datenverarbeitungsanlage
WO1992003786A1 (de) Einrichtung zur interruptverteilung in einem mehrrechnersystem
DE2647367C3 (de) Redundante Prozeßsteueranordnung
DE2854655A1 (de) Signaluebertragungs-steueranordnung
EP0077450B1 (de) Sicherheits-Ausgabeschaltung für eine Binärsignalpaare abgebende Datenverarbeitungsanlage
DE2939935A1 (de) Sichere datenverarbeitungseinrichtung
DE2530887C3 (de) Steuereinrichtung zum Informationsaustausch
DE69223020T2 (de) Fehlererkennung in einem redundanten Duplexsystem
DE2023117A1 (de) Ausfallsicheres Steuersystem zur UEbertragung von digitalen Informationen
EP0062768B1 (de) Schaltungsanordnung zur Überwachung von Schaltwerken
DE19543817C2 (de) Verfahren und Anordnung zum Prüfen und Überwachen der Arbeitsweise wenigstens zweier Datenverarbeitungseinrichtungen mit Rechnerstruktur
DD231869A5 (de) Signaltechnisch sichere datenverarbeitungseinrichtung
DE3239434C1 (de) Einrichtung zum Überwachen der Funktionsfähigkeit eines Mehr-Rechnersystems
DE4303048A1 (en) Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems
DE2900631B1 (de) Sicherheits-Ausgabeschaltung
DE3511208A1 (de) Schaltungsanordnung zur versorgung eines in einem regelkreis angeordneten stellglieds mit stellsignalen aus einem ersten oder zweiten regler
EP0992911A2 (de) Verfahren und Schaltungsanordnung zur sicheren Überwachung von Taktraten in einem redundanten System
DE2034869A1 (de) Ausfallsicheres Steuersystem zur Übertragung von digitalen Informationen
DE3439563A1 (de) Datenverarbeitungsanlage mit in zwei kanaelen dieselben daten verarbeitenden rechnern

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee