DE2720842C3 - Datenübertragungssystem - Google Patents

Datenübertragungssystem

Info

Publication number
DE2720842C3
DE2720842C3 DE2720842A DE2720842A DE2720842C3 DE 2720842 C3 DE2720842 C3 DE 2720842C3 DE 2720842 A DE2720842 A DE 2720842A DE 2720842 A DE2720842 A DE 2720842A DE 2720842 C3 DE2720842 C3 DE 2720842C3
Authority
DE
Germany
Prior art keywords
data
bus
status
signal
central unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2720842A
Other languages
English (en)
Other versions
DE2720842A1 (de
DE2720842B2 (de
Inventor
Kenichi Mizuno
Masaaki Yoshizaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2720842A1 publication Critical patent/DE2720842A1/de
Publication of DE2720842B2 publication Critical patent/DE2720842B2/de
Application granted granted Critical
Publication of DE2720842C3 publication Critical patent/DE2720842C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Information Transfer Systems (AREA)

Description

25
Die Erfindung betrifft ein Datenübertragungssystem gemäß dem Oberbegriff des Anspruchs 1.
Es ist bekannt (vgl. »Regelungstechnische Praxis und Prozeß-Rechentechnik«, 15[1973],6,Seiten 136bis 143), daß bei der Datenübertragung zwischen einer Zentraleinheit und einem Peripheriegerät das Peripheriegerät einerseits ein Signal überträgt, das die Datenübertragung anfordert, sowie ein Signal an die Zentraleinheit als Zustandssignal überträgt, das über den Datenempfang informiert. Das Zustandssignal ist hier ein Signal, um Datenempfang oder Datenforderung von einem Peripheriegerät zur Zentraleinheit zu übertragen, d. h., diese Zustandssignale entsprechen Informationen, die einerseits einer neuen Anforderung einer Datenübertragung und andererseits dem Empfang der Daten entsprechen.
Weiter ist ein Datenverarbeitungssystem mit einem Bus bekannt (vgl. DE-OS 25 23 372), um eine Umschaltfunktion für sowohl die Eingabe- als auch die Ausgabendaten zu erreichen, wobei zwei Arten von Eingabe/Ausgabe-Geräten vorgesehen sind, deren eines ein Ein-Byte-Geräl und deren anderes ein Halbwort-Gerät ist. Bei der Übertragung von Daten zum Ein-Byte-Gerät wird zweimal getrennt eine Ein-Byte-Adresse und ein Ein-Byte-Befehl übertragen. Bei der Übertragung zum Halbwort-Gerät werden simultan eine Ein-Byte-Adresse und ein Ein-Byte-Befehl übertragen, da das Halbwort aus zwei Bytes besteht. Folglich sind hier zwei verschiedene Eingabe/Ausgabe-Befehle vorhanden. Wenn die Zentraleinheit Daten eines Bytes auf einmal zu entweder dem Ein-Byte-Gerät oder dem Halbwort-Gerät sendet, empfängt das Halbwort-Gerät nacheinander die Daten eines Bytes zweimal, weshalb das Halbwort-Gerät entscheid?" muß, ob noch weitere bo Daten erforderlich sind. Sc..m enolgt eine Datenübertragung zu Peripheriegeräten mit unterschiedlicher Daten-Speicherkapazität mittels unterschiedlicher Ausgangsbefehle.
Schließlich ist es bekannt, Peripheriegeräte von einer Zentraleinheit adressierbar anzusteuern (vgl. »IBM Technical Disclosure Bulletin«, 13 [September 1970], 4., Seiten 869, 870), wobei lediglich adressierte Peripheriegeräte mit der Zentraleinheit zur Datenübertragung zusammenwirken und wobei in den Peripheriegeräten zwei Schreibregister vorhanden sind, die durch Verknüpfung in bestimmter Weise nacheinander Daten einschreiben.
Wenn also beim Stand der Technik die Art der zu übertragenden Daten anwächst, nimmt zwangsläufig auch die Anzahl der Eingabe-Ausgabe-Befehle zu. Andererseits sind jedoch die Befehisarten, die für die Zentraleinheit erzeugt werden können, begrenzt, wenn die Befehls-Wortlänge festliegt, weshalb es erwünscht ist, die Anzahl der dem Eingabe-Ausgabe-Befehl zugeordneten Befehlskodes zu verringern. Es soll also ein Datenübertragungssystem mit mindestens zwei Peripheriegeräten unterschiedlicher Datenspeicherkapazität erreicht werden, bei der die Übertragung von Daten von der Zentraleinheit zu den Peripheriegeräten abhängig von der jeweiligen Datenspeicherkapazität erfolgt, ohne die Zentraleinheit mit Eingabe/Ausgabe-Befehlen versorgen zu müssen.
Es ist also Aufgabe der Erfindung, ein Datenübertragungssystem der eingangs genannten Art so auszubilden, daß mittels eines einzigen Eingabe-Befehls oder eines einzigen Ausgabe-Befehls Daten entsprechend dem Bedarf des jeweiligen Peripheriegerätes übertragen werden.
Die Aufgabe wird durch die kennzeichnender. Merkmale des Anspruchs 1 gelöst.
Die Erfindung wird durch die Merkmale der Unteransprüche weitergebildet.
Bei der Erfindung wird erreicht, daß irgendeines der Peripheriegeräte durch den Empfang einer Dateneinheit von der Zentraleinheit mit dem Betriebsbeginn beurteilt, ob weitere Daten erforderlich sind und ein Status- oder Zustandssignal zur Zentraleinheit rücküberträgt, das sich aus dieser Beurteilung ergibt.
Die Zentraleinheit überträgt folgende Daten zum Peripheriegerät, wenn das Zustandssignal erhalten worden ist. Falls kein Zustandssignal zur Zentraleinheit übertragen worden ist, beendet die Zentraleinheit die Datenübertragung und führt den folgenden Befehl durch. Das Zustandssignal stellt also eine Information dar, die den Bedarf einer anschließenden Datenübertragung zu dem Peripheriegerät wiedergibt, das noch nicht die der Datenspeicherkapazität entsprechende Datenmenge empfangen hat. Das Zustandssignal ist somit abhängig von der Beziehung zwischen der Speicherkapazität und den gespeicherten Daten. Die Anzahl der Daten für eine Datenübertragung entspricht dem größten gemeinsamen Teiler der Datenspeicherkapazitäten aller Peripheriegeräte, weshalb die Anzahl der Datenübertragungen von der Art des Peripheriegerätes bzw. deren Datenspeicherkapazität abhängt. Die Steuerung der Datenübertragung erfolgt mittels des Zustandssignals vom Peripheriegerät, weshalb die Datenübertragung mittels eines einzigen Eingabe/Ausgabe-Befehls unabhängig von der Art bzw. der Speicherkapazität des jeweiligen Peripheriegerätes erfolgt.
Die Erfindung wird anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert, es zeigt
F i g. 1 ein Blockschaltbild eines erfindungsgemäßen Datenübertragungssystems,
F i g. 2 ein Mikroprogramm-Flußdiagramm zur Darstellung des Betriebsablaufs einer Zentraleinheit,
Fig. 3 eine Impulsübersicht zur Erläuterung des Betriebes eines Peripheriegerätes und
Fig.4 eine Impulsübersicht zur Erläuterung des Betriebes der anderen Peripheriegeräte.
In Fig. 1, die ein Datenverarbeitungssystem insgesamt zeigt, ist eine Zentraleinheit 1 mit Peripheriegeräten 2 und 3 übe·- einen Adreß-Bus 13, einen Daten-Bus 6, einen Ausführuiigs-Bus 14 und einen Zustands-Bus 7 verbunden.
Die Zentraleinheit 1 enthält ein Adreß-Register 20, das die Adresse eines Befehls von einem (nicht dargestellten) Hauptspeicher aufnimmt, um diesen zwischenzuspeichern, Register 4 und 5 als allgemeine Register, ein Ausführungs-Flipflop 17, das ein Steuersignal zum Ausführungs-Bus 14 sendet, eine Festwertspeichereinrichtung 16 zum Speichern eines Mikroprogramms, einen Zeitgeber (Taktgeber) 24 zur Zeitsteuerung der Zentraleinheit 1 sowie Verknüpfungsglied^· 21, 22 und 23, die durch die Steuersignale der Festwertspeichereinrichtung 16 verknüpft sind.
Das Peripheriegerät 2 enthält einen Befehls-Decoder 11 zum Decodieren eines Befehls vom Adreß-Bus 13, ein Register 8 als allgemeines Register, einen Zeitgeber 25 zur Zeitsteuerung des Peripheriegerätes 2 und ein Zustands-Steuerglied 18, das ein Steuersignal an den Zustands-Bus 7 abgibt.
Das andere Peripheriegerät 3 hat einen ähnlichen Aufbau wie das erstere Peripheriegerät 2 und weist lediglich zwei Register 9 und 10 als allgemeine Register auf.
Wie aus der F i g. 1 hervorgeht, überträgt die Zentraleinheit 1 den Inhalt der Register 4 und 5 zu den über den Daten-Bus 6 verbundenen Registern 8, 9 und 10, gesteuert durch den Adreß-Bus 13, den Ausführungs-Bus 14 und den Zustands-Bus 7.
Fig. 2 zeigt ein Mikroprogramm-Flußdiagramm zur Erläuterung des Betriebsablaufes, der mit der Mikroprogramm-Zentraleinheit 1 ausgeführt wird.
Die Bezeichnung »Mikroprogramm-Flußdiagramm« bezieht sich auf eine mit dem Ablauf eines Mikroprogramms geschriebene Übersetzung (Kompilierung), die verwendet wird, wenn eine zur Ausführung eines Programms erforderliche Verarbeitung mittels des Mikroprogramms ausgeführt wird.
Die Bezeichnung »Vorverarbeitung« in F i g. 2 stellt allgemein einen Verfahrensschritt oder eine Prozedur vor der Ausführung der Befehle des Programms und der durch »Schritt 1« angedeuteten Übertragung des Inhalts des Registers 4 zum Daten-Bus 6 dar.
Eine Verzweigung folgt dem »Schritt 1« abhängig von einer Information auf dem Zustands-Bus 7. Ein Leitweg A dient für die Information »0« und ein Leitweg öfür die Information »1«. Ein »Schritt 2« entspricht der Übertragung des Inhalts des Registers 5 zum Daten-Bus 6. Mit »Nachverarbeitung« ist eine Prozedur bezeichnet, die die Befehle des Programms abschließt
Im Betrieb ruft, wie aus den F i g. 1 bis 3 (F i g. 3 zeigt den zeitlichen Verlauf der Befehle) folgt, die Zentraleinheit 1 einen Befehl von dem Hauptspeicher ab, um diesen im Adreß-Register 20 zu speichern. Im Anschluß an die Speicherung wird in der Festwertspeichereinrichtung 16 der Befehl geprüft, ob er ein Ausgabe-Befehl für die Peripheriegeräte 2 und 3 ist oder nicht Wenn der Befehl als Ausgabe-Befehl erkannt ist beginnt die Datenübertragung. Nach der erforderlichen Vorverarbeitung führt der so als Ausgabe-Befehl erkannte Befehl den »Schritt 1« aus, wobei das Register 4 mittels eines in der Festwertspeichereinrichtung 16 gespeicherten Mikroprogramms bezeichnet ist Im Verknüpfungsglied 21 werden ein Taktimpuls Ti des Zeitgebers 24 und das Ausgangssignal der Festwertspeichereinrichtung 16 UND-verknüpft, um das Register 4 so anzusteuern, daß dessen Inhalt als Dateninformation zum Daten-Bus 6 gesendet wird. Gleichzeitig hiermit steuert der Taktimpuls Ti vom Zeitgeber 24 das Adreß-Register :Z0 an, um dessen Inhalt als Adreß-Information zum Adreß-Bus 13 zu senden. Um die Peripheriegeräte 2 und 3 anzusteuern, wird das Ausführungs-Flipflop 17 durch einen Taktimpuls T2 vom Zeitgeber 24 gesetzt, so daß
to ein Signal zum Ausführungs-Bus 14 gesendet wird. Der Taktimpuls T2 wird zu einem Zeitpunkt erzeugt, zu dem eine vorgegebene Zeitdauer seit der Anstiegsflanke des Taktimpulses ΤΊ verstrichen is· Nach einer vorbestimmten Zeitdauer wird das Verknüpfungsglied 23 durch einen Taktimpuls Ti freigegeben, um ein Zustandssignal von den Peripheriegeräten 2 und 3 zu empfangen. Nach einer vorbestimmten Zeitdauer wird das Verknüpfungsglied 23 durch einen Taktimpuls T3 freigegeben, um ein Zustandssignal von den Peripheriegeräten 2 und 3 zu empfangen.
In den Peripheriegeräten 2 und/oder 3 decodiert der Befehls-Decoder 11 und/oder 12 die Adreß-Information auf dem Adreß-Bus 13. Wenn einer der oder beide Befehls-Decoder 11,12 angesteuert sind, steuern sie die Zeitgeber 25 und 26 an. Einer der Zeitgeber 25 oder 26 beginnt zu arbeiten, wenn ein Ausführungssignal zum Ausführungs-Bus 14 übertragen wird. Wenn angenommen wird, daß das Peripheriegerät 2 bezeichnet ist, wird der Zeitgeber 25 angesteuert um ein Takt- oder Zeitsteuersignal 7"5 zu erzeugen, das seinerseits bewirkt, daß das Register 8 ein Daten-Signal am Daten-Bus 6 abruft. Der Zeitgeber 25 besitzt eine Zeitsteuerfunktion, durch die ein Zeitsteuerimpuls Γ6 zu einem Zeitpunkt erzeugt wird, zu dem eine vorgegebene Zeitdauer seit der Anstiegsflanke des Zeitsteuersignals Γ5 verstrichen ist, wenn das Peripheriegerät 2 keine weiteren Daten benötigt, wie in F i g. 3 dargestellt Der Zeitgeber 25 gibt den Zeitsteuerimpuls Γ6 ab, um ein Verknüpfungsglied des Zustands-Steuergliedes 18 freizugeben. Da der andere Eingang dieses Verknüpfungsgliedes mit Erde (Masse) verbunden ist, wird eine das Ende der Datenübertragung anzeigende Information »0« zum Zustands-Bus 7 während des Intervalls des Zeitsteuerimpulses Γ6 übertragen. Die Zentraleinheit 1 ruft die Information »0« am Zustands-Bus 7 mittels des Zeitsteuerimpulses Γ3 ab, d. h., der Zeitsteuerimpuls Γ3, die Information am Zustands-Bus 7 und ein Teil der vorliegenden Daten des Mikroprogramms werden UND-verknüpft, um eine Adresse des folgenden Mikroprogramms zu bestimmen. Wegen der ZustandsniförrnäUon »0« wird das Ausgangssignal des Verknüpfungsgliedes 23 »0«, so daß der Leitweg A gemäß F i g. 2 verfolgt wird. Nach Abschluß der erforderlichen Nachverarbeitung setzt der Zeitge-
ssber 24 das das Ausführungssignal abgebende Ausführungs-Flipflop 17 mittels eines Zeitsteuerimpulses TA zurück, und die Zentraleinheit 1 schließt den Ausgabe-Befehl ab.
Auf diese Weise wird der Ausgabe-Befehl, der die Übertragung des Inhalts des Registers 4 zum Register 8 im Peripheriegerät 2 impliziert, abgeschlossen.
Im folgenden wird die Beziehung des gleichen Ausgabe-Befehls zum Peripheriegerät 3 näher anhand der Impulsübersicht der Fig.4 erläutert Es sei angenommen, daß das Peripheriegerät 3 die beiden Register 9 und 10 aufweist, um während eines Betriebszyklus zwei Informationen zu empfangen, wie dies in F i g. 1 dargestellt ist
Die Zentraleinheit 1 ruft die Befehle vom Hauptspeicher zu deren Speicherung im Adreß-Register 20 ab und überträgt Signale zum Adreß-Bus 13 und zum Ausführungs-Bus 14 auf die gleiche Weise, wie dies oben anhand des Peripheriegerätes 2 erläutert wurde, so daß hier nicht näher darauf eingegangen wird.
Wenn das Peripheriegerät 3 bezeichnet ist, wird der Zeitgeber 26 angesteuert, und die Daten am Daten-Bus 6 werden durch das Register 9 eines Zeitsteuerimpulses 77 so wie mittels des Zeitsteuersignals 75, wie erläutert, abgerufen. Der Zeitgeber 26 besitzt eine Zeitsteuerfunktion, durch die ein Zeitsteuersignal erzeugt wird, wenn das Peripheriegerät 3 weitere Daten benötigt. Der Zeitgeber 26 gibt ein Verknüpfungsglied eines Zustands-Steuergliedes 19 mittels Zeitsteuerimpulsen 78 und TlO frei, so daß das Zustands-Steuerglied 19 eine Information »1« zum Zustands-Bus 7 überträgt, die anzeigt, daß weitere Datenübertragung nötig ist. Die Zentraleinheit 1 nimmt die Information »1« am Zustands-Bus 7 mittels des Zeitsteuerimpulses Γ3 auf, d. h., die Information »1«, der Zeitsteuerimpuls 7"3 und das Zustandserfassungssignal des vorliegenden Mikroprogramms werden im Verknüpfungsglied 23 UND-verknüpft, um eine Adresse des folgenden Mikroprogramms zu bestimmen. Wegen der Zustandsinformation »1« wird das Ausgangssignal des Verknüpfungsgliedes 23 »1«, so daß der Leitweg B in Fig. 2 verfolgt wird, um den »Schritt 2« auszuführen. Zur Übertragung des Inhaltes des Registers 5 zum Peripheriegerät 3 setzt gleichzeitig der Zeitgeber 24 der Zentraleinheit 1 das Ausführungs-Flipflop 17 zurück, das das Ausführungssignal mittels des Zeitsteuerimpulses TA abgibt, um das Verknüpfungsglied 23 zu sperren. Dann wird das Register 5 durch ein neues, von der Festwertspeichereinrichtung 16 abgerufenes Mikroprogramm bezeichnet. Im Verknüpfungsglied 22 werden der Zeitsteuerimpuls Π des Zeitgebers 24 und das Ausgangssignal dc Festwertspeichereinrichtung 16 UND-verknüpft, um das Register 5 so anzusteuern, daß dessen Inhalt zum Daten-Bus 6 übertragen werden kann. Gleichzeitig hiermit steuert der Zeitimpuls 71 des Zeitgebers 24 auch das Adreß-Register 20 an, um dessen Inhalt zum Adreß-Bus 13 zu senden. Um die Peripheriegeräte 2 und 3 anzusteuern, setzt der Zeitsteuerimpuls Tl des Zeitgebers 24 das Ausführungs-Flipflop 17, und das Ausführungssignal wird zum Ausführungs-Bus 14 gesendet. Die Zentraleinheit empfängt das Zustandssignal von den Peripheriegeräten 2 und 3, indem das Verknüpfungsglied 23 durch den Zeitsteuerimpuls Γ3 freigegeben wird.
Da das Peripheriegerät 3 noch bezeichnet bleibt, wird der Zeitgeber 26 angesteuert, damit das Register 10 Daten am Daten-Bus 6 mittels eines Zeitsteuerimpulses 79 so wie mit den oben erläuterten Zeitsteuersignalen 75 und Tl abruft. Das Peripheriegerät 3 entscheidet bezüglich des Befehls, ob weitere Daten benötigt werden oder nicht. Im vorliegenden Fall erfordert das Peripheriegerät 3 keine weiteren Daten, und demgemäß
r> erreicht die Abwesenheit des Zeitsteuerimpulses 710, daß eine Information »0« zum Zustands-Bus mittels des Zeitsteuerimpulses TS übertragen wird. Die Zentraleinheit 1 ruft die Information »0« am Zustands-Bus 7 mittels des Zeitsteuerimpulses 73 ab, d. h., die
ίο Information »0«, der Zeitsteuerimpuls 73 und das Zustandserfassungssignal des vorliegenden Mikroprogramms werden im Verknüpfungsglied 23 UND-verknüpft, um eine Adresse des folgenden Mikroprogramms zu bestimmen. Wegen der Zustandsinformation »0« wird das Ausgangssignal des Verknüpfungsgliedes 23 »1«, so daß der Leitweg ßin Fi g. 2 verfolgt wird, und die Nachverarbeitung wird durchgeführt, um den Ausgabe-Befehl zu vervollständigen.
Auf diese Weise wird das Peripheriegerät 3 der Inhalt
2<) des Registers 4 zum Register 9 und der Inhalt des Registers 5 zum Register 10 übertragen, um so den Ausgabe-Befehl abzuschließen.
Im Gegensatz zu herkömmlichen Datenübertragungssystemen, bei denen, wenn die zum Peripheriegerät zu übertragende Datenmenge unterschiedlich ist, verschiedene Eingabe-Ausgabe-Befehle entsprechend benötigt werden oder die Anzahl der Daten entsprechend der zu übertragenden Datenmenge verarbeitet werden muß, gewährleistet die Anordnung des Zu-
)o stands-Bus gemäß der Erfindung, daß das Peripheriegerät die zu übertragende Datenmenge so steuert, daß unterschiedliche Datenmengen von der Zentraleinheit zum Peripheriegerät übertragen werden können, wobei lediglich eine Art eines Eingabe-Ausgabe-Befehls
S5 verwendet wird.
Beim obigen Ausführungsbeispiel ist die zum Zustands-Bus zu übertragende Information eine Eigenschaft des Peripheriegerätes; es ist jedoch eine Abwandlung möglich, bei der die zu übertragende Datenmenge durch jeden Befehl dadurch gesteuert werden kann, daß die zum Zustands-Bus zu übertragende Information entsprechend dem unterschiedlichen Zustand gesteuert wird, wenn ein bestimmtes Peripheriegerät mit unterschiedlichen Zuständen versehen ist, die unterschiedliche Datenmengen benötigen.
Weiter kann durch Erhöhen der Anzahl der Zustands-Busse die Art der durch die Zentraleinheit ausgeführten Sequenz ausgedehnt werden.
Wie oben erläutert wurde, ermöglicht die Erfindung eine Ausdehnung der Funktion des Eingabe-Ausgabe-Befehls ohne Erhöhung der Anzahl der Befehle von der Zentraleinheit, wodurch das Programm vereinfacht und die Verarbeitungsgeschwindigkeit erhöht wird.
Hierzu 3 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Datenübertragungssystem mit
einer Zentraleinheit zur Verarbeitung von Information durch Ausführen eines Befehls, der in einem Hauptspeicher gespeichert und aus diesem abgerufen ist,
mehreren Peripheriegeräten, zu deren jedem Daten selektiv von der Zentraleinheit übertragen werden sollen, wobei zumindest eines der Peripheriegeräte mindestens zwei Datenempfangsregister aufweist und die anderen Peripheriegeräte ein Datenempfangsregister aufweisen,
einer Bus-Anordnung mit einem Adreß-Bus, einem Daten-Bus und einem Zustands-Bus, die jeweils die Zentraleinheit mit den jeweiligen Peripheriegeräten verbinden,
wobei die Zentraleinheit aufweist:
ein Adreß-Register, um eine Adreß-Information zu speichern und zum Adreß-Bus zu übertragen, die eines der Peripheriegeräte bezeichnet, zu dem Daten übertragen werden sollen,
mehrere Register zum Speichern zu übertragender Daten, eine Zustandssignal- Empfangseinrichtung, um von den Peripheriegeräten über den Zustands-Bus rückgeführte Zustandssignale zu erfassen und um den Zustand des jeweils betriebenen Peripheriegerätes zu beurteilen, und eine Daten-Übertragungseinrichtung zum selektiven Betreiben des Registers, um im so gewählten Register gespeicherte Daten auf den Daten-Bus zu übertragen,
wobei jedes Peripheriegerät aufweist:
einen mit dem Adreß-Bus verbundenen Adreß-Decoder zum Empfang der Adreß-Information um zu beurteilen, ob dio Adreß-Information dem jeweiligen Peripheriegerät zugeordnet ist oder nicht, und
wobei jedes der anderen Peripheriegeräte weiter aufweist:
einen Zeitgeber, der abhängig von der Beurteilung des jeweils zugeordneten Adreß-Decoders das jeweils zugeordnete Daten-Empfangsregister in Betrieb setzt, und
ein Zustands-Steuerglied, um dem Zustands-Bus ein erstes Zustandssignal zuzuführen, das das Ende der Datenübertragung von der Zentraleinheit zum jeweils zugeordneten Daten-Empfangsregister anzeigt,
dadurch gekennzeichnet,
daß das mindestens eine Peripheriegerät (3) weiter aufweist:
einen Zeitgeber (26), der die Daten-Empfangsregister (9,10) nacheinander so lange betrieben hält, solange der Adreß-Decoder (12) die Adreß-Information des jeweiligen Peripheriegerätes (3) empfängt, und
ein Zustands-Steuerglied (19) um zu beurteilen, ob die jeweiligen Daten-Empfangsregister (9, 10) das Speichern der vom Daten-Bus (6) übertragenen Daten beendet haben oder nicht, und um zum Zustands-Bus (7) ein Zustandssignal zweiter Art zu übertragen, wenn die t, empfangene Datenmenge kleiner ist als die für die Daten-Empfangsregister (9, 10) erforderliche, und das Zustandssignal erster Art zu
übertragen, wenn die empfangene Datenmenge
die erforderliche Menge erreicht,
daß die Zustandssignal-Empfangseinrichtung (23) der Zentraleinheit (1) im Batrieb beurteilt, ob das über den Zustands-Bus (7) übertragene Zustandssignal das Zustandssignal zweiter Art ist oder nicht, und daß die Zentraleinheit (1) eine Regeleinrichtung (16, 24) aufweist, die bei Empfang eines Ausgangs-Befehls vom Hauptspeicher betrieben wird und im Betrieb die Datenübertragungseinrichtung (21, 22) abhängig von der Beurteilung des Empfangs des Zustandssignals zweiter Art durch die Zustandssignal-Empfangseinrichtung (23) ohne Änderung des Ausgangs-Befehls so steuert, daß die Datenübertragung zum Daten-Bus vom einen Register (4) zum anderen Register (5) umgeschaltet wird, um so eine Datenübertragung von der Zentraleinheit (1) zu irgendeinem der Peripheriegeräte (2, 3) bei dem gleichen Ausgangs-Befehl zu erreichen.
2. Datenübertragungssystem nach Anspruch 1, dadurch gekennzeichnet,
daß die Kapazitäten des Daten-Bus (6), jedes Registers (4, 5) der Zentraleinheit (1) und jedes Daten-Empfangsregisters (8; 9,10) gleich sind,
daß der Zeitgeber (26) die Anzahl der selektiven Eingaben speichert und
daß da*· Zustandssignal zweiter Art vom Zustands-Steuerglied (19) erzeugt und zur Zentraleinheit (1) über den Zustands-Bus (7) übertragen wird, bis die Daten-Eingabe in alle Daten-Empfangsregister (9, 10) beendet ist.
3. Datenübertragungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß ein Ausführungs-Bus (14) die Zentraleinheit (1) mit deh mehreren Peripheriegeräten (2,3) verbindet, daß die Zentraleinheit (1) eine Einrichtung (Flipflop 17) aufweist, um ein Ausführungssignal an den Ausführungs-Bus (14) abzugeben, wenn der Ausgangs-Befehl abgerufen wird, und
daß die den Zeitgeber (25, 26) aufweisenden Peripheriegeräte (2, 3) den Betrieb der Daten-Empfangs: egister (8; 9, 10) bei Empfang des Ausführungssignals vom Ausführungs-Bus (14) beginnen.
4. Datenübertragungssystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß die Regeleinrichtung der Zentraleinheit (1) aufweist:
eine Festwertspeichereinrichtung (16), die ein Mikroprogramm speichert, wobei Befehlsdaten vom Hauptspeicher adressiert abrufbar und Steuersignale für die Datenübertragungseinrichtung erzeugbar sind, und
einen Zeitgeber (24), der von der Festwertspeichereinrichtung (16) ansteuerbar ist und vorgegebene Zeitsteuerimpulse für das Adreß-Register (20), die Datenübertragungseinrichtung (21, 22) und die Zustandssignal-Empfangseinrichtung (23) erzeugt zum jeweiligen Bestimmendes Betriebszeitpunktes.
5. Datenübertragungssystem nach Anspruch 4, dadurch gekennzeichnet,
daß die Zustandssignal-Empfangseinrichtung (23) den Zeitsteuerimpuls (T3) vom Zeitgeber, das Zustandssignal vom Zustands-Bus (7) und ein Teil-Adreßsignal der Festwertspeichereinrichtung (16) empfängt und diese Signale UND-verknüpft zur Abgabe eines Ausgangssignals zwecks Adressierung der Festwertspeichereinrichtung (16) um festzustellen, ob die Datenübertragung zu wiederholen ist
oder nicht
6. Datenübertrag-jngssystem nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet,
daß die Zeitgeber (25,26) der jeweiligen Peripheriegeräte (2, 3) vom Ausführungssignal am Ausführungs-Bus (14) angesteuert sind, daß die Zeitgeber (25, 26) vorgegebene Zeitsteuerimpulse (Ty, T7, T9) für die Daten-Empfangsregister (8; 9, 10) derart erzeugen, daß das gewählte Daten-Empfangsrcgister (8; ?, 10) die Daten vom Daten-Bus (6) empfängt, und daß die Zeitgeber (25,26) einen Zustandssignal-Zeitsteuerimpuls (Te, 7g) zur Bestimmung des Zeitpunktes des ersten Zustandssignals und einen Zeitsteuerimpi-ls (7i0) zur Anzeige der Beendigung oder Fortsetzung der Datenübertragung erzeugen, und
daß die Zustands-Steuerglieder (18, 19) eine UN D-Verknüpfung des Zustandssignal-Zeitsteuerimpuises (T& 7e) und des Anzeigesignals erreichen und das UND-verknüpfte Zustandssignal zum Zustands- Bus (7) übertragen.
DE2720842A 1976-05-10 1977-05-09 Datenübertragungssystem Expired DE2720842C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5222576A JPS52135634A (en) 1976-05-10 1976-05-10 Data transfer system

Publications (3)

Publication Number Publication Date
DE2720842A1 DE2720842A1 (de) 1977-11-17
DE2720842B2 DE2720842B2 (de) 1980-02-21
DE2720842C3 true DE2720842C3 (de) 1980-10-30

Family

ID=12908791

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2720842A Expired DE2720842C3 (de) 1976-05-10 1977-05-09 Datenübertragungssystem

Country Status (5)

Country Link
US (1) US4231084A (de)
JP (1) JPS52135634A (de)
AU (1) AU500324B2 (de)
DE (1) DE2720842C3 (de)
NL (1) NL7705146A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4521858A (en) * 1980-05-20 1985-06-04 Technology Marketing, Inc. Flexible addressing and sequencing system for operand memory and control store using dedicated micro-address registers loaded solely from alu
US4408272A (en) * 1980-11-03 1983-10-04 Bell Telephone Laboratories, Incorporated Data control circuit
US4872136A (en) * 1984-06-04 1989-10-03 Ge Fanuc Automation North America, Inc. Programmable controller input/output communications system
US5093804A (en) * 1984-06-04 1992-03-03 Ge Fanuc Automation North America, Inc. Programmable controller input/output communications system
JPS6271371U (de) * 1985-10-22 1987-05-07
JPS63155340A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd 記憶装置の読出し方式
DE19504488C1 (de) * 1995-02-10 1996-06-20 Siemens Ag Verfahren zur Initialisierung von peripheren Einrichtungen durch eine programmgesteuerte Zentraleinrichttung eines Kommunikationssystems
US5734927A (en) * 1995-06-08 1998-03-31 Texas Instruments Incorporated System having registers for receiving data, registers for transmitting data, both at a different clock rate, and control circuitry for shifting the different clock rates
US5687329A (en) * 1995-09-29 1997-11-11 International Business Machines Corporation Information handling system including a data bus management unit, an address management unit for isolating processor buses from I/O and memory
KR100266696B1 (ko) * 1998-06-03 2000-09-15 김영환 직렬 통신 인터페이스 회로
KR102563848B1 (ko) * 2021-02-04 2023-08-07 전북대학교산학협력단 방광 천자용 트로카 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3303476A (en) * 1964-04-06 1967-02-07 Ibm Input/output control
US3815099A (en) * 1970-04-01 1974-06-04 Digital Equipment Corp Data processing system
JPS5433501B2 (de) * 1972-01-24 1979-10-20
US3830962A (en) * 1972-10-19 1974-08-20 Xerox Corp Graphical data processor interface
US4000485A (en) * 1975-06-30 1976-12-28 Honeywell Information Systems, Inc. Data processing system providing locked operation of shared resources
US4053950A (en) * 1976-04-30 1977-10-11 International Business Machines Corporation Residual status reporting during chained cycle steal input/output operations

Also Published As

Publication number Publication date
JPS52135634A (en) 1977-11-12
US4231084A (en) 1980-10-28
JPS5611331B2 (de) 1981-03-13
NL7705146A (nl) 1977-11-14
AU2499677A (en) 1978-11-16
AU500324B2 (en) 1979-05-17
DE2720842A1 (de) 1977-11-17
DE2720842B2 (de) 1980-02-21

Similar Documents

Publication Publication Date Title
DE3914265C2 (de)
DE2635592C2 (de) Schaltungsanordnung zum Abruf von Prozessor- und Speicheranforderungen in einer Multiprozessoranlage
DE1774296C2 (de) Restruktuierbare Steuereinheit für elektronische Digitalrechner
DE3126363C2 (de) Steuerschaltung mit direktem Speicherzugriff und Verfahren zur Steuerung für die Übertragung von Datenwörtern
DE3004827C2 (de) Datenverarbeitungsanlage
EP0006164B1 (de) Multiprozessorsystem mit gemeinsam benutzbaren Speichern
DE2847575A1 (de) Schablonen-mikrospeicher
DE2130299A1 (de) Eingabe/Ausgabe-Kanal fuer Datenverarbeitungsanlagen
DE3301628A1 (de) Schaltungsanordnung fuer den datenaustausch zwischen zwei rechnern
DE2355993A1 (de) Datenverarbeitungseinheit einschliesslich mikroprogramm-steuereinrichtung
DE2533403A1 (de) Datenverarbeitungssystem
DE2720842C3 (de) Datenübertragungssystem
DE1909477A1 (de) Speichersteueranlage fuer ein Multiprogramm-Datenverarbeitungssystem
DE2363846A1 (de) Verfahren zum steuern des transfers von daten zwischen einem speicher und einem oder mehreren peripheren geraeten und nach diesem verfahren arbeitende datenverarbeitungsanlage
DE2063195C2 (de) Verfahren und Einrichtung zur Operationssteuerung einer Anzahl von externen Datenspeichern
DE1524111B2 (de) Elektronische Datenverarbeitungsanlage
DE2806409A1 (de) Vorrichtung zur reduzierung der befehlsausfuehrungszeit bei einem rechner mit indirekter adressierung eines datenspeichers
DE1499191B2 (de) Elektronische einrichtung fuer eine datenverarbeitungsanlage
DE1774053B2 (de) Uebertragungssystem fuer digitale daten
DE1549486A1 (de) Verfahren zur Datenuebertragung zwischen mindestens einer zentralen Recheneinheit und mehreren externen Speichern
DE2359037C2 (de) Rechenanlage
DE2842603A1 (de) Schnittstelle zwischen einem wartungsprozessor und einer mehrzahl einzeln zu pruefender funktionseinheiten eines datenverarbeitenden systems
DE2606295B2 (de) Anordnung zur Übertragung von Zeichen zwischen über einen Multiplexkanal ansteuerbaren peripheren Einheiten und einem Arbeitsspeicher eines Zentralprozessors
DE2817135B2 (de) Magnetblasenspeicher-Gerät
EP1085387A2 (de) Speichersteuerung zum Durchführen von Schaltbefehlen für den Zugriff auf Speicherzellen

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee