DE2719291A1 - Datenspeichersystem - Google Patents
DatenspeichersystemInfo
- Publication number
- DE2719291A1 DE2719291A1 DE19772719291 DE2719291A DE2719291A1 DE 2719291 A1 DE2719291 A1 DE 2719291A1 DE 19772719291 DE19772719291 DE 19772719291 DE 2719291 A DE2719291 A DE 2719291A DE 2719291 A1 DE2719291 A1 DE 2719291A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- buffer
- clock
- data
- mge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 16
- 230000015654 memory Effects 0.000 claims description 42
- 238000012360 testing method Methods 0.000 claims description 5
- 230000000977 initiatory effect Effects 0.000 abstract description 3
- 230000004044 response Effects 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
- G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Oie Erfindung betrifft ein Datenspeichersystem mit einem Speicher für wahlfreien Zugriff und einen
mit diesem verbundenen Puffer, in dem zeitweilig ein von dem Puffer ausgelesenes Wort gespeichert wird.
Derartige Speicher für einen wahlfreien Zugriff können unter Verwendung von MOS- (Metal1-Oxid-Halbleiter-)
Halbleiterelementen hergestellt werden.
In einem bekannten Datenspeichersystem der eingangs genannten Art wird als Reaktion auf einen
Treiberimpuls ein Adressenwort parallel von dem Speicher mit wahlfreiem Zugriff ausgelesen und in
einen Pufferspeicher unter Kontrolle eines Ausblendimpulses eingegeben, der in bezug auf den Treiberimpuls
so verzögert 1st, daß das adressierte Wort am Ausgangsende der Leseleitungen auftreten kann. Wenn das
adressierte Wort in den Puffer eingegeben 1st, steht es zur nachfolgenden Auslesung für Verarbeitungsvorrichtungen zur Verfügung.
Bekannte Datenspeichersysteme dieser Art besitzen den Nachteil, daß sie schwerfällig und
langsam arbeiten in bezug auf das Verstreichen der Zeit zwischen dem an den Spe.ch.r angelegten Treiber-Impuls
und dem Zugriff des adressierten Worts in dem Ausgangspuffer.
Es 1st eine Aufgabe der vorliegenden Erfindung, ein Datenspeichersystem der obengenannten
Art aufzuzeigen, in dem diese Nachteile nicht auftreten.
Diese Aufgabe wird gelöst durch Zeitsteuervorrichtungen, die Puffereingangssteuersignale
und Pufferausgangssteuersignale liefern, durch die der
Puffer zum Empfang von Datensignalen wirksam gemacht wird, durch die ein Wort repräsentiert wird und der
709845/1075
5· April 1977
Inhalt des Puffers einer Verarbeitungsvorrichtung zugeführt
wird, wobei das Ausgangssteuersignal beginnt bevor das Eingangssteuersignal endet und wobei Prüfvorrichtungen
das genannte Wort prüfen und ein Fehlersignal erzeugen, wenn ein Fehler darin vorhanden ist
zu einer Zeit, wenn das Ausgangssteuersignal endet.
Ein Datenspeichersystem der vorangehend gema'ß der Erfindung spezifizierten Art kann somit ein
adressiertes Wort sehr schnell zur Verfügung stellen, da eine Überlappung der Puffereingangs- und -ausgangssteuersignale
erfolgt. Durch eine Testvorrichtung kann angezeigt werden, ob ein Fehler in dem wiedergewonnenen
Wort vorhanden ist.
Bei der praktischen Durchführung einer Operation eines Speichers mit wahlfreiem Zugriff
wurde festgestellt, daß die Datenbitzugriffszeiten
von verschiedenen Elementen unterschiedlich sind, d. h. es vergehen unterschiedliche Zelten zwischen
dem Zeitpunkt des Beginns eines Treibersignals, das an den Speicher angelegt wird, und dem Zeitpunkt,
zu dem die Signale erzeugt werden, die auf den Leseleitungen des Speichers das adressierte Wort darstellen,
In diesem Zusammenhang wird unter einer "typischen Datenb1tzugr1ffszeit" die Durchschnittszeit der Datenbi
tzugrif f szei t aller in den Speicher vorhandenen Elemente verstanden. Durch eine "ungünstigste Datenbi
tzugrif f szei tH wird die Zeit verstanden, die von
dem Beginn der Einleitung einer Speicherleseoperation und dem Auftreten der Datenbitausgangssignaie bei
den Elementen vergeht, die am langsamsten reagieren. Unter praktischen Arbeitsbedingungen kommt es manchmal
vor, daß Speicherelemente keine Datenbitausgangssignale
liefern bis die ungünstigste Antwortzelt vergeht.
709845/1075
5. April 1977
Gemäß einem weiteren Merkmal der Erfindung beendet die Zeitsteuervorrichtung das Pufferausgangssteuersignal
nach einer typischen Datenbitzugriffsze1t
aber vor der ungünstigsten Datenbitzugriffszeit.
Im folgenden wird die Erfindung im einzelnen beschrieben, wobei auf die beiliegenden Zeichnungen
Bezug genommen wird, die ein Ausführungsbeispiel darstellen. In diesen zeigen
Fig. 1 ein Blockschaltbild eines Datenspeichersystems
;
Fig. 2 ein Zeitdiagramm zur Erläuterung der
Arbeitsweise des Systems nach Fig. 1;
Fig. 3 ein Diagramm zur Darstellung der Erzeugung der Zeitsignale, die in dem System nach
Fig. 1 verwendet werden und
Vorrichtung zur Erzeugung der Zeitsignale, die in dem System nach Fig. 1 verwendet werden können.
Zunächst wird auf Fig. 1 Bezug genommen, in der eine Vorrichtung gemäß der vorliegenden
Erfindung dargestellt ist» in der ein Speicher 10 mit wahlfreiem Zugriff zur Speicherung von Daten in Form
von binären oder binärcodierten Bits enthalten ist. Die Technik eines Speichers mit wahlfreiem Zugriff
und die Anordnung zum Gewinnen der gespeicherten Informationen sind allgemein bekannt. Wenn der
Speicher 10 mit einer bestimmten Adresse angesprochen wird, so wird das in dieser Adresse gespeicherte
Informationswort bitparallel zu einem Register oder Ausgangspuffer 11 übertragen. Der Puffer 11 empfängt
die Datenbits und speichert diese zeitweise. Für diesen Zweck wird der Puffer 11 durch ein Puffereingangssteuersignal
geöffnet, so daß die Informationen von dem Speicher 10 in den Puffer 11 eingegeben werden
können, 709845/1075
5. April 1977
Das Eingangspuffersteuersignal ClT wird von einem
Speichersteuerkreis 12 an den Puffer 11 angelegt. Somit wird beim Anlegen des ÜT-Signals der Puffer 11 wirksam
gemacht und kann danach Datenbits von dem Speicher zur zeitweiligen Speicherung und zur Rückübertragung zu
einem erforderlichen Untersystem über Datenübertragungsleitungen, wie beispielsweise über eine Datensammelleitung
14, übertragen. Die an dem Puffer 11 angelegten Daten werden ebenso einer Paritätsprüfvorrichtung
zugeführt, die die Parität der an den Puffer 11 übertragenen Information prüft. Wenn die Paritätsbedingung
nicht erfüllt ist, entsteht auf der mit der Torschaltung 17 verbundenen Leitung 16 ein Signal mit
einem hohen Pegel.
Der Inhalt des Puffers 11 wird zu der Datensammelleitung
14 übertragen, wenn ein Ausgangspuffersteuersignal in Form eines Datendurchlaßsignals MGE,
das ebenfalls von der Steuervorrichtung 12 kommt, auftritt. Somit wird der Puffer 11 zuerst durch einen
entsprechenden Pegel des Steuersignals UU" wirksam
gemacht, wodurch der Empfang von Datenbits von dem Speicher 10 und die zeitweilige Speicherung dieser
Datenbits im Puffer 11 erlaubt wird. Der Inhalt des Puffers 11 wird anschließend auf die Datensammelleitung
14 übertragen, sobald ein geeigneter Signalpegel des Datendurchlaßsignals MGE an den Puffer
angelegt wird. Der Signalpegel des Datendurchlaßsignals MGE wird ebenso wie das Komplement des Puffersteuersignals
tu (und dies ist CO) an die Torschaltung angelegt. Ein hoher Signalpegel des MGE, CO und der
Ausgang der Paritätsprüfvorrichtung 15 auf der Leitung entsteht als Ergebnis eines auf der Leitung 19 auftretenden
Fehlersignalpegels.
709845/1075 5. April 1977
Dieser Signalpegel wird dann zu einem erforderlichen Untersystem (nicht gezeigt) übertragen, um anzuzeigen,
daß der Inhalt des Puffers 11, der Über die Datensammelleitung 14 zu übertragen ist, fehlerbehaftet
ist und daß ein Wiederholungsversuch durchgeführt wird, um nochmals den Inhalt des Puffers 11 zu lesen. Der
Feh1er-/Wiederversuchspegel auf der Leitung 19 wird ebenfalls zurück zur Steuervorrichtung 12 Übertragen,
um eine wiederholte Lesung des Puffers 11 zu erlauben.
Die Steuervorrichtung 12 empfängt ein Takteingangssignal über die Leitung 21, das von einer
internen oder externen Quelle abgeleitet werden kann. Wenn das Datenspeichersystem mit einem Verarbeitungssystem zusammen verwendet werden soll, kann der zur
Verfügung stehende Systemtakt für die Steuervorrichtung in geeigneter Weise verwendet werden. Wenn das System
eine Datensammelleitung, wie beispielsweise die Sammelleitung
14, enthält und die Datensammelleitung ein Taktsystem aufweist, kann der an die Steuervorrichtung
anzulegende Takt von dem Systemtakt der Sammelleitung
abgeleitet werden. Des weiteren 1st es auch möglich, daß in einem vollständig asynchron arbeitenden System
der interne Takt des Speichers Π zur Erzeugung der erforderlichen Zeitsteuerung der Steuervorrichtung 12
herangezogen werden kann, um die hler erforderlichen
Zelttakt- und Steuersignale, wie sie 1m nachfolgenden
noch 1m einzelnen beschrieben werden, abzuleiten.
Im folgenden wird auf Fig. 2 Bezug genommen, wobei nochmals darauf hingewiesen wird, daß die Folge
von Ereignissen ausgelöst wird zu einer bestimmten Zelt
durch ein Taktsignal, das an die Steuervorrichtung 12
1n F1g. 1 angelegt wird. Zur erleichterten Erläuterung wird angenommen, daß der Zeitpunkt 25 in Flg. 2 ein
7098*6/1078
5. April 1977
Ereignisse auftreten. In Fig. 2 kann der Referenzzeltpunkt
z. B. als Ergebnis eines auftretenden Taktimpulses 26 erscheinen, der von einer externen Taktquelle angelegt wird
oder der in einfacher Weise durch Triggerung eines Speichertaktes 27 als Ergebnis von der Prüfung des Speicherzugriffszyklus
entsteht. Der Einfachheit halber wird angenommen, daß
das hler beschriebene System in Obereinstimmung mit einem Sammelschienentakt arbeitet und daß der Sammelschienentakt
eine Ausleseoperation startet.
Wenn der Speicherzugriffszyklus begonnen hat,
werden Daten von dem Speicher 10 an den Puffer 11 angelegt. Die von dem Speicher gelieferten Daten erreichen den
Puffer zu verschiedenen Zeiten in Abhängigkeit von dem
speziellen Speicherelement, von dem das jeweilige Datenbit ausgelesen wird. Wie in Fig. 2-D gezeigt ist, würde ein
Datenbit normalerweise den Puffer zu einer typischen üblichen Datenbitzugriffszeit 30 erreichen. In der Praxis
werden die meisten Datenbits innerhalb einem sehr genau voraussagbaren Bereich 32 um die Zeit 30 herum empfangen
werden. Ein sehr geringer Prozentsatz der Speicherelemente werden jedoch eine schlechte Charakteristik
besitzen. Diese speziellen Elemente können bewirken, daß die in Ihnen gespeicherten Daten, die aus ihnen ausgelesen
werden sollen, später als der größte Teil der übrigen Datenbits am Pufferspeicher auftreten. Dieser
Teil der Wellenform ist 1n Flg. 2-D in gestrichelten
Linien 31 angedeutet, so daß ein Zeitbereich vorhanden 1st, Innerhalb dem die spät ankommenden Bits von dem
Speicher erwartet werden. Es 1st somit ersichtlich, daß eine ungünstige Datenbitzugriffszeit, die bei 34
angedeutet 1st, d1e?größte Verzögerung darstellt« die
durch den Empfang der Datenbits von dem Speicher auftritt.
5. April !977 70··««/1078
27
Der in Fig. 1 gezeigte Puffer 11 wird durch einen Signalpegel geöffnet, so daß er die aus dem Speicher 10
ausgelesenen Daten empfangen und kurzzeitig speichern kann. Dieser Signalpegel ist in Fig. Z gezeigt und wird
als Puffersteuersignalpegel ZU bezeichnet, der an den Puffer zu einer Zeit angelegt wird, die im wesentlichen
kurz vor der üblichen Datenbitzugriffszeit 30 liegt. Ein
Datentorsignalpegel MGE, wie er in Fig. 2-E gezeigt ist, wird an den Puffer 11 angelegt, um den Inhalt von dem
Puffer 11 auf die Datensammelleitung 14 zu übertragen. Der
Datentorsignalpegel MGE beginnt mit dem Ende des Zeitbereiches
32 und öffnet kontinuierlich den Puffer 11 für eine Zeit, die sich über den ungünstigsten Datenbit-1ieferzeiträum
34 erstreckt. Da somit der Ausgangspuffertaktsignalpegel
ΠΤ und der Datentorsignalpegel MGE
gleichzeitig während einer Periode auftreten, die sich von dem Ende der typischen Datenbitiieferzeit 32 bis zu
einer ungünstigsten Datenbitiieferzeit erstreckt, können
die durch den Puffer von dem Speicher empfangenen Daten während der Zeit nicht lediglich in den Puffer gegeben
werden, sondern sie können auch unmittelbar der Datensammelleitung
oder einer anderen ausgewählten Untereinheit zugeführt werden, wenn an diesen Stellen Daten von dem
Speichersystem empfangen werden sollen. Somit ist die Zugriffszeit für das Speichersystem kurz.
In dem außergewöhnlichen Fall, daß ein Datenbit von dem Speicher ankommt, nachdem die ungünstigste Datenbi
ti ieferzeit vorbei ist und das Datenbit in einer solchen
Position einer Information, die übertragen werden soll, somit unkorrekt ist, erfolgt in Folge der Paritätsprüfung
eine Anzeige dieses Paritätsfehlers. Wie aus Fig. 1 hervorgeht, hebt die Paritätsprüfvorrichtung 15 den Pegel
an dem Ausgangssignal dieser auf der Leitung 16 an und
legt diesen Pegel an die Torschaltung 17. Der Datentorsignalpegel MGE wird ebenfalls an die Torschaltung 17
709 845/1075 5. April 1977
ΊΊ - ίο -
angelegt sowie das Komplement des Puffersteuersignal pegels CO
(Fig. 2-G). Wenn diese drei Signalpegel jeweils einen hohen Wert aufweisen, wird ein Fehler-/Wiederversuchssignal auf
der Ausgangsleitung 19 erzeugt, so daß es für die Untersysteme, die die Information von dem Puffer 11 empfangen sollen
möglich ist, einen Fehler zu erkennen, der in der empfangenen
Nachricht vorhanden ist. Dieses Signal verursacht ebenfalls einen "Wiederholungsversuchszyklus", durch den nochmals der
Inhalt des Puffers 11 auf die Datensammelleitung 14 gegeben
wird. Der Wiederholungsversuch oder die Wiederholungsübertragung
des Inhalts des Puffers 11 erscheint in dem nächsten Sammelschienentakt. Dies erfolgt somit eher als die
Veranlassung eines vollständigen neuen Speicherzugriffszyklus.
Das Wiederversuchssignal, das als Ergebnis der Paritätsprüfung erzeugt wurde, die Anlegung des Datentorsignalpegels
und das Ausgangspuffertaktsignalkomplement vereinfachen die
Durchführung der Regeneration des Datentorsignalpegels MGE zur wiederholten Taktierung des Puffers und Rückübertragung
des Inhalts über die Leitung 14.
In einem praktischen Fall weist der Sammelschienentaktimpuls
in Fig. 2-B eine Periode von 56 Nanosekunden auf; das hier betrachtete spezielle System beansprucht eine Zeit,
zu der eine solche Verzögerung im Speichersystem vorliegt, daß die Daten am Ende der siebten Taktperiode oder am Ende
von 392 Nanosekunden zur Verfügung stehen. Die Elemente der Speichervorrichtung würden die entsprechenden Datenbits
gut innerhalb dieser Zeitperiode liefern und die übliche Datenbitzugriffszeit, die in Fig. 2-D angedeutet ist, würde
die Taktierung des Ausgangspuffers mit dem Datentorsignalpegel
MGE zulassen. Somit erscheint die Vorderkante des Datentorsignalpegeli MGE am siebten Takt des Systems. Dieser
Signalpegel wird aufrechterhalten für eine Taktperlode von
56 Nanosekunden. Während dieser Zeit wird der Inhalt des Puffers für die übertragung zu der Datensammelleitung
zur Verfügung stehen.
7098/15/1075
5. April 1977
- li -
Das Puffersteuersignal ÜTT wird in ausreichender
Zeit vor den Beginn des siebten Taktes erzeugt, um dem
Puffer für den Empfang für die von dem Speicher kommenden
Daten wirksam zu machen. Die Vorderkante des Signals ZU
liegt somit etwa 100 Nanosekunden vor dem siebten Takt. Wenn das Datensignal MGE entfernt wird (dies erfolgt, wenn
der Pegel auf seinen hohen Pegel zurückkehrt, der gegenüber seinem während des Betriebes liegenden niedrigen Pegel
liegt, so daß durch letzteren ein Pegel erzeugt wird, durch den der Puffer wirksam gemacht wird) und das
Signal CD" entfernt wird, wird die Torschaltung 17 wirksam, um die vorangehend erwähnte Fehleranzeige zu erzeugen,
wodurch ein vorhandener Fehler angezeigt wird. Das Komplement CO des Pufferspeichersignals ZU "taktet"
die Torschaltung 17 am Ende der Torperlode für den Ausgangspuffer. Wenn somit ein Paritätsfehler bei der
übertragung des Pufferinhaltes zu der Sammelleitung
vorhanden war, wird ein Fehier'/Wiederholungsversuchssignal
auftreten und ein Wiederholungsversuch wird durchgeführt. Dieser Wiederholungsversuch benötigt jedoch
keinen kompletten neuen Speicherzugriff. Für die Erzeugung des Datentorsignalpegels MGE, der an dem Puffer angelegt
wird, wird lediglich der na'crstr zur Verfügung stehende
Takt benötigt. In c'em hler zur Darstellung ausgewählten
System 1st der nächste zur Verfügung stehende Takt (der eine ausreichende Zeitverzögerung in den verschiedenen
Elementen erlaubt) der neunte Takt.
Die Wesentlichkeit der Zelteinsparung, die bei
dem erfindungsgemäßen System erreicht werden kann, geht
aus der Zeitdarstellung des hler beispielsweise beschriebenen
Schemas hervor. Die Verwendung des Datentorsignalpegels, der kurz nach einer typischen Datenbitzugriffszeitperiode
auftritt anstelle der ungünstigsten Datenbitzugriffszeit,
bewirkt eine Einsparung einer Taktperiode bei jeweils
709845/1075
5. April 1977
acht Taktsignalen. Diese Zeiteinsparung tritt jeweils bei
jedem Zugriff zu dem Speichersystem auf. Des weiteren wird, wenn ein Fehler auftritt, ein Wiederholungsversuch
wirksam, in dem ein zusätzlicher Takt anstellle eines
kompletten Wiederholungsspeicherzugriffszyklus verwendet wird.
Das Taktsystem, das als Quelle für die Zeitsteuerung verwendet wird, um die verschiedenen Signalpegel
anzulegen, 1st nicht kritisch. Wie im vorangehenden erwähnt wurde, zeigt das Blockschaltbild in Fig. 1 eine
externe Taktanwendung, durch die die Zeitsteuervorrichtung 12 angesteuert wird. Die Fig. 3 und 4 zeigen In etwas
größerer Detaillierung die Anwendung eines externen Takts
oder eines internen Takts zur Erzeugung der entsprechenden Signalpegel. Im folgenden wird auf Fig. 3 Bezug genommen,
in der ein externes Taktsignal, das z. B. der 1m vorangehend beschriebene Sammelschienentakt sein kann,
über eine Eingangsleitung 43 an einen Zähler 45 angelegt wird, der in einfacher Weise um eins erhöht wird, wenn
jedesmal ein externer Takt empfangen wird. Der,erste Takt
kann beispielsweise ein "Beginnzyklus"-Signal auf einer
Leitung 46 sein, der dazu verwendet wird, um die Speichervorrichtung bezüglich des Zugriffszyklus
zu triggern. Das Puffersteuersignal US wird im
anschließenden zu einer Zelt erzeugt, die ausreichend
vor einer typischen Datenbitiieferzeit Hegt, um
sicherzustellen, daß die aus dem Speicher 1n den Puffer gelesenen Datenbits empfangen werden.
Die Zeitsteuerung des Puffersteuersignals üü"
1st nicht kritisch und kann in dem vorangehend beschriebenen System jeweils durch Verwendung des siebten Taktes abgeleitet
werden, und zwar zu einer Zelt, Innerhalb der die
Daten 1n typischer Weise zur Verfügung stehen, also etwa
709845/1075
5. April 1977
5. April 1977
zu dem fünften Taktimpuls. Unter Annahme des angelegten Zwangs an das vorangehend beschriebene Speichersystem
wird somit angenommen, daß die zeitweise in dem Ausgangspuffer 11 gespeicherten Daten an der Sammelleitung
zu dem siebten Takt zur Verfügung stehen müssen. Demgemäß liefert der Zähler 45 auf einfache Weise einen
geeigneten Datentorsignalpegel MGE nach dem Empfang des siebenten internen Taktimpulses. Wenn der neunte
Taktimpuls von dem Zähler 45 empfangen wird, erfolgt die Anlegung eines Signalpegels an die Torschaltung 46,
an die ebenfalls über die Leitung 47 der Signalpegel des Fehler-/Wiederholungsversuchsausgangs von der
Torschaltung in Fig. 1 angelegt wird. Wenn somit der Fehler-/Wiederholungsversuchspegel hoch ist und der
neunte Taktimpuls in Form eines hohen Ausgangs am Zähler 45 der Torschaltung 46 zugeführt wird, erfolgt
die Erzeugung eines Oatentorsignalpegels MGE (z. B.
MGE-Wiederholungsversuch), der an den Ausgangspuffer
angelegt wird, um wiederum den Inhalt desselben der Sammelleitung zuzuführen. Das in Fig. 4 gezeigte
Zeitgabesystem erzeugt die mit dem System der Fig. 3 vergleichbaren Signalpegel. Doch wird die Einleitung
der Zeitsequenz durch einen externen Takt erzeugt, wie z. B. den Speicherzugriffsinternen Takt. Die
Verwendung eines geeigneten Taktpegels auf der Leitung 52 zu dem Zeitgenerator 50 ergibt sich aus
der nachfolgenden Zeitsteuerung und der Erzeugung der Signalpegel ΠΤ, MGE und MGE1. In Fig. 4 wird das
Fehler-/Wiederholungsversuchssignal an die Leitung angelegt. Der Zeitgabegenerator 50 kann in Form einer
üblichen bekannten Schaltung aufgebaut sein, z. B. kann er aus einem freilaufenden Taktgenerator bestehen,
5. April 1977 709845/1075
27
der auf einfache Weise triggerbar ist durch den an diesen anzulegenden Speicherzugriffstakt. Andere Zeitgabesysteme
können jedoch zusätzlich zu den in Fig. 3 und 4 gezeigten Anordnungen verwendet werden, um d*ie entsprechenden
Signalpegel zu erzeugen. Eine spezielle Technik für die Erzeugung solcher Signale ist nicht erforderlich.
Es ist somit ersichtlich, daß die im vorangehenden beschriebene Systemanordnung eine kurze
durchschnittliche Zugriffszeit aufweist. Diese niedrige
Zugriffszelt wird erreicht, indem der Ausgangspuffer zu
der Zeit geöffnet wird, die sich ergibt aus der übertragung der Datenbits, die nach einer typischen
Datenbitiieferzeit empfangen werden, aber einige Zeit
vor einer ungünstigen Datenbitiieferzeit.
Trotzdem bewirkt die Triggerung oder öffnung des Ausgangspuffers,ohne auf den Empfang der letzten
Datenbits zu warten (die ungünstigste Datenbitzugriffszeit),
eine Reduzierung der Zeit, die für den Zugriff der gespeicherten Daten und den Empfang der geforderten
Daten benötigt wird. Des weiteren erlaubt die Erzeugung eines Wiederholungsversuchssignals nach dem Auftreten
eines Paritätsfehlers den Inhalt des Puffers wieder zu übertragen, ohne daß eine komplette zusätzliche
Speicherzugriffsperiode beansprucht wird. Die dadurch erreichte Zeiteinsparung kann sehr wesentlich sein. Die
gesamte erreichbare Zeiteinsparung wird somit durch die
Tatsache vergrößert, daß die Zahl der Speicherelemente, die die gespeicherten Informationen nach der ungünstigsten
Datenbitzugriffszeit liefern, so gering ist, daß sie unwesentlich ist und daß durch das Wiederholungsverfahren
eine Unterdrückung der durch solche Elemente hervorgerufenen
Fehler ermöglicht wird.
70 984 5/107 5
5. April 1977
5. April 1977
Leerseite
Claims (1)
- NCR CORPORATION Dayton, Ohio (V.St.A.)PatentanmeldungUnser Az.: Case 2242/GERDATENSPEICHERSYSTEMPatentansprüche:Datenspeichersystem mit einem Speicher für wahlfreien Zugriff und einem Datenausgangspuffer, der mit dem Speicher verbunden ist und in dem zeltweise ein von dem Speicher ausgelesenes Wort gespeichert wird, gekennzeichnet durch Zeitsteuervorrichtungen (12), die Puffereingangssteuersignale (UO") und Pufferausgangssteuersignale (MGE) liefern, durch die der Puffer (11) zum Empfang von Datensignalen wirksam gemacht wird, durch die ein Wort repräsentiert wird und der Inhalt des Puffers (11) einer Verarbeitungsvorrichtung zugeführt wird, wobei das Ausgangssteuersignal (MGE) beginnt bevor das Eingangssteuersignal (CU") endet und wobei Prüfvorrichtungen (15, 17) das genannte Wort prüfen und ein Fehlersignal erzeugen, wenn ein Fehler darin vorhanden ist zu einer Zeit, wenn das Ausgangssteuersignal (MGE) endet.2. Datenspeichersystem nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (10) eine typische Datenbitzugriffszeit und eine ungünstigste Datenbitzugriffszeit wie festgelegt aufweist und worin die Zeitsteuervorrichtung (12) das Ausgangssteuersignal (MGE) einleitet nach der typischen Datenbitzugriffszeit, aber vor der ungünstigsten Datenbitzugriffszeit.709845/10755. April 1977ORIGINAL INSPECTED271S2SI3. Datenspeichersystem nach Anspruch 2, dadurch gekennzeichnet, daß die Zeitsteuervorrichtung (12) das Ausgangssteuersignal (MGE) nach der ungünstigsten Datenbitzugriffszeit beendet.4. Datenspeichersystem nach Anspruch 3, dadurch gekennzeichnet, daß die Zeltsteuervorrichtung (12) bewirkt, daß die Eingangs- (Zu) und Ausgangs- (MGE)-steuersignale gleichzeitig enden.5. Datenspeichersystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Prüfvorrichtung einen Paritätsprüfer (15) enthält, an den die Datensignale angelegt werden und dessen Ausgang mit einer Torvorrichtung (17) und der Eingang mit der Zeltsteuervorrichtung (12) verbunden ist.6. Datenspeichersystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Fehlersignal an die Zeitsteuervorrichtung (12) angelegt wird und bewirkt, daß ein weiteres Ausgangssteuersignal (MGE ) an den Ausgangspuffer (11) angelegt wird.5. April 1977 709845/1 075
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/681,675 US4051355A (en) | 1976-04-29 | 1976-04-29 | Apparatus and method for increasing the efficiency of random access storage |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2719291A1 true DE2719291A1 (de) | 1977-11-10 |
DE2719291B2 DE2719291B2 (de) | 1978-10-05 |
DE2719291C3 DE2719291C3 (de) | 1979-05-31 |
Family
ID=24736275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2719291A Expired DE2719291C3 (de) | 1976-04-29 | 1977-04-29 | Datenspeichersystem |
Country Status (6)
Country | Link |
---|---|
US (1) | US4051355A (de) |
JP (1) | JPS6027051B2 (de) |
CA (1) | CA1070850A (de) |
DE (1) | DE2719291C3 (de) |
FR (1) | FR2349917A1 (de) |
GB (1) | GB1536103A (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
US4360915A (en) * | 1979-02-07 | 1982-11-23 | The Warner & Swasey Company | Error detection means |
WO1983000242A1 (en) * | 1981-06-26 | 1983-01-20 | Ncr Co | High speed memory error checker |
US4464754A (en) * | 1982-03-26 | 1984-08-07 | Rca Corporation | Memory system with redundancy for error avoidance |
JPS6090155U (ja) * | 1983-11-25 | 1985-06-20 | 株式会社吉野工業所 | スクイズ容器 |
US4612640A (en) * | 1984-02-21 | 1986-09-16 | Seeq Technology, Inc. | Error checking and correction circuitry for use with an electrically-programmable and electrically-erasable memory array |
JPS6235952U (de) * | 1985-08-23 | 1987-03-03 | ||
ATE125404T1 (de) * | 1989-01-27 | 1995-08-15 | Siemens Ag | Verfahren zur behandlung von paritätsüberwachbaren binärcodeworten, die im zuge ihrer übertragung eine digitale dämpfung und/oder codekonvertierung erfahren. |
US5283763A (en) * | 1989-09-21 | 1994-02-01 | Ncr Corporation | Memory control system and method |
US5500950A (en) * | 1993-01-29 | 1996-03-19 | Motorola, Inc. | Data processor with speculative data transfer and address-free retry |
US6061305A (en) * | 1997-06-25 | 2000-05-09 | Advanced Micro Devices, Inc. | Device to measure average timing parameters |
US6167032A (en) * | 1997-11-07 | 2000-12-26 | International Business Machines Corporation | System and method for avoiding host transmit underruns in a communication network |
US6137804A (en) * | 1997-12-02 | 2000-10-24 | International Business Machines Corporation | System and method for automatic retry of transmit, independent of a host processor, after an underrun occurs in a LAN |
JP3741077B2 (ja) * | 2002-05-22 | 2006-02-01 | 日本電気株式会社 | データ転送装置 |
GB0905377D0 (en) * | 2009-03-30 | 2009-05-13 | Danmedical Ltd | Medical apparatus |
CN105283850A (zh) * | 2013-06-27 | 2016-01-27 | 惠普发展公司,有限责任合伙企业 | 存储器总线误差信号 |
US10402324B2 (en) | 2013-10-31 | 2019-09-03 | Hewlett Packard Enterprise Development Lp | Memory access for busy memory by receiving data from cache during said busy period and verifying said data utilizing cache hit bit or cache miss bit |
US10073652B2 (en) * | 2015-09-24 | 2018-09-11 | International Business Machines Corporation | Performance optimized storage vaults in a dispersed storage network |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3619585A (en) * | 1969-11-17 | 1971-11-09 | Rca Corp | Error controlled automatic reinterrogation of memory |
-
1976
- 1976-04-29 US US05/681,675 patent/US4051355A/en not_active Expired - Lifetime
-
1977
- 1977-02-24 CA CA272,629A patent/CA1070850A/en not_active Expired
- 1977-03-29 GB GB13106/77A patent/GB1536103A/en not_active Expired
- 1977-04-08 JP JP52039587A patent/JPS6027051B2/ja not_active Expired
- 1977-04-29 DE DE2719291A patent/DE2719291C3/de not_active Expired
- 1977-04-29 FR FR7712925A patent/FR2349917A1/fr active Granted
Also Published As
Publication number | Publication date |
---|---|
CA1070850A (en) | 1980-01-29 |
US4051355A (en) | 1977-09-27 |
GB1536103A (en) | 1978-12-20 |
FR2349917A1 (fr) | 1977-11-25 |
JPS52132638A (en) | 1977-11-07 |
DE2719291C3 (de) | 1979-05-31 |
JPS6027051B2 (ja) | 1985-06-27 |
FR2349917B1 (de) | 1982-07-09 |
DE2719291B2 (de) | 1978-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3115541C2 (de) | ||
DE3855274T2 (de) | Botschafts-Fifo-Puffersteuergerät | |
DE2719291C3 (de) | Datenspeichersystem | |
DE2614000C2 (de) | Diagnoseeinrichtung zur Prüfung von Funktionseinheiten | |
DE3909896C2 (de) | ||
DE3882266T2 (de) | Abfrageprüfgerät für digitale Systeme mit dynamischem Direktzugriffspeicher. | |
DE2921243C2 (de) | ||
DE68924119T2 (de) | Verfahren und Vorrichtung zum Wiederanlauf nach einem Fehler in einem digitalen Rechnersystem. | |
DE3724317C2 (de) | ||
DE69018112T2 (de) | Hochleistungsspeichersystem. | |
DE69903155T2 (de) | Hochgeschwindigkeit- speicherprüfungssystem mit zwischenlagerungspuffer und testmethode | |
DE2230119C2 (de) | Einrichtung zur elektronischen Überwachung des Auftretens von Ereignissen innerhalb bestimmter Zeitabschnitte | |
DE19830111A1 (de) | Integrierter Speicher | |
DE2357168C2 (de) | Schaltungsanordnung für einen Speichermodul | |
DE2340547B2 (de) | Schaltungsanordnung zum testen logischer schaltungen | |
DE2721319A1 (de) | Einrichtung zur selbsttaetigen aenderung der prozessor/speicher-konfiguration | |
DE3781794T2 (de) | Vorrichtung und verfahren zum versehen eines cachespeichers mit einer schreiboperation mit zwei systemtaktzyklen. | |
DE2551239A1 (de) | Datenverarbeitungsanlage | |
DE2834094A1 (de) | Schaltungsanordnung zur beseitigung von schraeglauf- bzw. bitversatzeffekten in einem datenverarbeitungssystem | |
DE2450468C2 (de) | Fehlerkorrekturanordnung für einen Speicher | |
DE3911721C2 (de) | ||
DE3045609A1 (de) | Verfahren und schaltungsanordnung zur abgabe einer korrigierten datengruppe an eine bestimmungsschaltung | |
DE69032776T2 (de) | Steuerungsschaltung zum Zugriff auf partiellen Speicher | |
DE2111642B2 (de) | Verfahren zum Informationsaustausch zwischen einem schnellen und einem langsamen Speicher sowie Vorrichtung zur Durchführung des Verfahrens | |
DE2100443A1 (de) | Verfahren und Vorrichtung zur Prüfung von logischen Funktionen in einem Datenuber tragungssystem mit mehreren Ubertragungs leitungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NCR INTERNATIONAL INC., DAYTON, OHIO, US |
|
8328 | Change in the person/name/address of the agent |
Free format text: KAHLER, K., DIPL.-ING., 8948 MINDELHEIM KAECK, J., DIPL.-ING. DIPL.-WIRTSCH.-ING., 8910 LANDSBERG FIENER, J., PAT.-ANWAELTE, 8948 MINDELHEIM |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: AT&T GLOBAL INFORMATION SOLUTIONS INTERNATIONAL IN |