DE2718473C3 - Schaltungsanordnung zum parallelen Übertragen von Signalen über mehrere parallele Leitungen - Google Patents
Schaltungsanordnung zum parallelen Übertragen von Signalen über mehrere parallele LeitungenInfo
- Publication number
- DE2718473C3 DE2718473C3 DE2718473A DE2718473A DE2718473C3 DE 2718473 C3 DE2718473 C3 DE 2718473C3 DE 2718473 A DE2718473 A DE 2718473A DE 2718473 A DE2718473 A DE 2718473A DE 2718473 C3 DE2718473 C3 DE 2718473C3
- Authority
- DE
- Germany
- Prior art keywords
- line
- lines
- signals
- group
- integrated semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Information Transfer Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zum parallelen Übertragen von Signalen über mehrere
parallele Leitungen, bei denen ein bestimmter Signalzustand auf der einen Leitung die Gültigkeit der Signale
auf den anderen Leitungen anzeigt, wobei die Signale aller Leitungen parallel eine Anzahl Gruppen von
Schaltgüedern durchlaufen und jede Gruppe für jede Leitung die gleiche Anzahl .Schallglieder enthält und in
jeder Gruppe Schaltglieder für jeweils eine Anzahl Leitungen in einer einzigen integrierten Halbleiterschaltung
zusammengefaßt sind.
Eine derartige Schaltungsanordnung wird bei elektronischen
Rechenanlagen verwendet, bei denen eine zentrale Steuereinheit über eine Vielfachleitung, dem
sogenannten Datenbus, mit einer Anzahl Peripheriege^
rate verbunden ist, wobei die Peripheriegeräle bezüge
lieh des Datenbusses in Reihe geschaltet sind. Dadurch
müssen die für das in der Reihe am Ende liegende Peripheriegerät bestimmten Signale alle davorliegenden
Peripheriegeräte durchlaufen. In jedem Peripheriegerät
durchlaufen die Signale parallel eine Anzahl von Schaltgliedern, die verstärkend wirken und verzerrte
Impulse wieder in Rechteckimpulse umwandeln.
Diese Schaltglieder verursachen nun jeweils eine gewisse Verzögerung der Signale, wobei die Verzögerungszeiten
der einzelnen Signale untereinander verschieden sein können. Dadurch erscheint der Beginn der
Signalzustände auf den einzelnen Leitungen, der sich vom Ruiiezustand unterscheidet, bei den einzelnen
Peripheriegeräten zu unterschiedlichen Zeiten. Damit diese Signale erst dann parallel ausgewertet werden,
wenn alle an der betreffenden Empfangsstelle ihren eingeschwungenen Zustand erreicht haben, wird auf
einer der Leitungen ein Signal übertragen, das auch als
ΐί Taktsignal bezeichnet wird und bei dem ein bestimmter
Signalzustand anzeigt, daß die Signale auf den anderen Leitungen in diesem Augenblick gültig sind. Dieses
Taktsignal kann verzögert nach den übrigen Signalen ausgesendet werden.
2u Bei dem Durchlaufen einer längeren Kette von
Peripheriegeräten mit jeweils einer Gruppe von Schaltgüedern können die Toleranzen zufällig so
verteilt sein, daß das Taktsignal jeweils die Schaltglieder mit den geringsten Verzögerungszeiten durchläuft und
dann am Ende der Kette früher erscheint als ein anderes Signal, das zufällig jeweils Schaltglieder mit maximaler
Verzögerungszeit durchläuft. Um dies zu verhindern, kann das Taktsignal eine solche Zeitspanne nach den
anderen Signalen ausgesendet werden, daß es auch bei
sn ungünstigster Toleranzverteilung der Verzögerungszeiten
in den Schaltgliedern nach dem Einschwingen des Signals mit maximaler Verzögerungszeit erscheint.
Dadurch wird aber die maximale Übertragungsgeschwindigkeit der Signale, d. h. die schnellste Folge
)"> verschiedener Signale, sehr stark verringert, insbesondere
wenn bei einem stark verzögert ausgesandten Taktsignal dieses gerade zufällig die Schaltglieder mit
maximaler Verzögerungszeit durchläuft, wobei außerdem noch zu berücksichtigen ist, daß die Anzahl der
■w Peripheriegeräte und damil die A nzahl der Gruppen
von Schaltgliedern sowie die Länge der dazwischenliegenden Leitungen nicht immer konstant sind.
Aufgabe der Erfindung ist es. eine Schaltungsanordnung anzugeben, bei der gewährleistet wird, daß selbst
4') bei einem mit den übrigen Signalen gleichzeitig
ausgesandten Taktsignal auf der einen Leitung dieses auf keinen Fall an der Empfangsstelle früher erscheint,
als die Signale auf den anderen Leitungen ihren eingeschwungenen Zustand erreicht haben, wobei die
>'· maximale Übertragungsgeschwindigkeit der Signale auf
den Leitungen weitgehend ausgenut/i wird.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß in jeder Gruppe die Signale der einen Leitung
parallel in jeder integrierten Halbleiterschaltung die
>'· gleiche Anzahl von Schaltgüedern durchlaufen wie die Signale der anderen Leitungen, daß die Ausgänge der
integrierten Halbleiterschaltungen für die eine Leitung so miteinander verknüpft sind, daß das Signal auf dieser
Leitung am zugehörigen Ausgang der Gruppe nicht
hf> eher erscheint, als bis es alle integrierten Halbleiter-Schaltungen
durchlaufen hat. Diese Maßnahmen beruhen im wesentlichen auf der Erkenntnis, daß Schaltglieder,-
die in einer integrierten Halbleiterschaltung zusammengefaßt sind, untereinander wenig Streuung
der Vefzögerüngszeilen aufweisen. Das Taktsignal wird
dann in jeder Gruppe um mindestens die Zeitspanne verzögert, wie die Signale mit maximaler Verzögerungszeit, jedoch nicht Wesentlich mehr. Auf diese
Weise erscheint das Taktsignal auch bei einer längeren Kette von Gruppen von Schaltgliedern nur kurze Zeit
nach dem Einschwingen des Signals mit größter Verzögerungszeit, unabhängig von der Verteilung der
Toleranzen.
Es ist zweckmäßig, daß in jeder Gruppe das erste Schaltglied ein Regenerierverstärker, insbesondere ein
Schmitt-Trigger ist, und der Ausgang des Regenerierverstärkers für die eine Leitung mit dem Eingang eines
Regenerierver5tärkers aller entsprechenden integrier- in
ten Halbleiterschaltungen einer Gruppe verbunden ist Diese Regenerierverstärker erzeugen aus den Impulsen,
die am Ende einer Leitung und damit am Eingang einer Gruppe durch Leitungskapazitäten und andere Einflüsse
verzerrt erscheinen, wieder gute Rechteckimpulse. Um die Belastung der Taktsignale auf der einen Leitung
zu begrenzen und um eine gewisse Sicherheit bei der Verzögerung des Taktsignals zu erreichen, wird dieses
also um die Verzögerungszeit des direkt an diese eine
Leitung für das Taktsignal angeschlossenen Regenerier-Verstärkers zusätzlich verzögert.
Es ist ferner zweckmäßig, daß in jeder Gruppe für jede Leitung auf den Regenerierverstr-rker eine
UND-Verknüpfungsschaltung folgt und die Ausgänge der entsprechend ausgebildeten Verknüpfungsschal tun- 2ϊ
gen für die eine Leitung bis auf die direkt mit dem Regenerierverstärker für diese Leitung verbundene
Verknüpfungsschaltung miteinander und mit einem Steuereingang der letzteren Verknüpfungsschaltung
verbunden sind. Die UND-Verknüpfungsschaltung ist i»
allgemein ohnehin aus Steuerungsgründen notwendig. Das Verknüpfungsgatter der einen Leitung für das
Taktsignal kann in der angegebenen Weise dafü. verwendet werden, daß das Taktsignal erst nach der
Verzögerungszeit der Halbleiterschaltung mit maxima- r> ler Verzögerung am Ausgang der Gruppe erscheint,
wobei die Verzögerungszeit der Verknüpfungsschaltung für das Taktsignal als Sicherheit noch hinzugefügt
wird.
Ausführungsbeispiele der Erfindung werden nächste- «
hend anhai J der Zeichnung näher erläutert. Es zeigt
Fig. 1 den schematischen Aufbau eines Teils der gesamten Anlage,
F i g. 2 schematisch den Aufbau einer Gruppe,
Fig. 3 ein Zeitdiagramm zur Erläuterung der t. Wirkung der Schaltung nach F i g. 2.
In Fig. 1 ist die zentrale Steuerlichen (CPU) I über
eine Anzahl Leitungen 2 mit einem Peripheriegerät 3
verbunden. Über die Leitungen 2 werden Da:en, Steuersignale und ein Taktsignal übertragen. Da eine ">i>
Übertragung von der zentralen Steuereinheit weg wie
auch dazu hin möglich sein muß, können die Leitungen 2 aus zwei Leitungsgrupptn bestehen, die jeweils einer
Übertragungsrichtung zugeordnet sind, oder es handelt sich um einen bidirektionalen Datenbus, bei dem jede
Leitung bzw ein Teil der Leitungen Informationen wahlweise in einer von beiden Richtungen übertragen
kann. Die Maßnahmen nach der Erfindung können in beiden Fällen angewandt werden, da die beiden
Übertragungsrichtungen in der Gruppe 4 von Schalt- m>
gliedern innerhalb des Peripheriegerätes 3 auf verschiedene Gruppen von Schaltgliedern aufgeteilt werden,
Daher wird im folgenden nur die Übertragung in einer Richtung beschrieben.
In der Gruppe 4 Von Schältgliedern werden die von
der zentralen Steuereinheit 1 kommenden Signale auf die Steuerung 5 des Peripheriegerätes 3 umgeleitet,
wenn die Signale für dieses Peripheriegerät bestimmt
sind, was durch nicht näher erläuterte Maßnahmen über die Leitung 6 gesteuert wird, oder anderenfalls über die
Leitung 7 auf das nächste Peripheriegerät 8 übertragen. Dieses enthält ebenfalls eine Gruppe 9 von Schaltgliedern,
die unter Steuerung des Signals auf der Leitung 11 die Signale auf den Leitungen 7 zur Steuerung 10
durchschalten oder über die Leitung 12 auf die nächsten, nicht mehr dargestellten Peripheriegeräte weiterleiten.
Ein Beispiel für den Aufbau der Gruppe 4 bzw. 9 von Schaltgliedern ist in F i g. 2 dargestellt Die Leitungen 20
bis 29 führen auf den Eingang je eines zugeordneten Regenerierverstärkers 40 bis 49, der beispielsweise als
Schmitt-Trigger ausgebildet sein kann. Jeweils vier Regenerierverstärker sind in einer integrierten Halbleiterschaltung
60, 62 und 64 zusammengefaßt, wobei der Einfachheit halber nur bei der integrierten
Halbleiterschaltung 60 alle vier Verstärker dargestellt sind. Die integrierten Halbleiterschaltungen 62 und 64
sind ebenso wie die Schaltung 60 aufgebaut Es können auch andere Anzahlen von Regenerierverstärkern
jeweils in einer integrierten Halble'"rschaltung zusammengefaßt
sein
Von den vier Regenerierverstärkern der integrierten Halbleiterschaltung 60 sind die ersten drei Verstärker 40
bis 42 mit den ankommenden Leitungen 20 bis 22 verbunden, während der vierte Regenerierverstärker 43
mit der internen Leitung 67 verbunden ist Entsprechend gilt dies auch für die integrierte Halbleiterschaltung 62.
Lediglich bei der Schaltung 64 ist auch der vierte Regenerierverstärker 49 mit einer Leitung, und zwar
mit der Leitung 29, verbunden.
Die Ausgänge der mit einer der Eingangsleitungen 20
bis 29 verbundenen Regenerierverstärker führen einerseits auf die in F i g. 1 gezeigte Steuerung 5 bzw. 10,
wie in Fig. 2 durch die mit Pfeilen versehenen Leitungen angedeutet ist, und zum anderen führen die
Ausgänge aller Regenerierverstärker 40 bis 49 auf den einen Steuereingang von UND-Verknüpfungsschaltungen
50 bis 59. von denen ebenfalls jewel's vier Verknüpfungsschaltungen in einer integrierten Halbleiterschaltung
61,63 und 65 zusammengefaßt sind. Die ar deren Steuereingänge der ersten drei Verknüpfungsschaltungen 50 bis 52, die die Signale der Leitungen 20
bis 22 über die Regenerierverstärker 40 bis 42 erhalten, sind mit einer Steuerleitung 66 verbunden. Dies gilt
entsprechend für die integrierten Halbluterschaitungen
63 und 65, die genau gleich aufgebaut sind. Diese Steuerleitung 66 entspricht beispielsweise der Leitung 6
bzw. 11 in Fig. 1. Der andere Steuereingang des Verknüpfungsgliedes 53, das das Signal der Leitung 65
über den Regenerierverstärker 43 erhält, ist mit einer festen Signalspannung verbunden, die dem logischen
Wert »1« entspricht und die Verknüpfungsschaltung 63 dauernd freigibt. Entsprechendes gilt auch für die
integrierte Halbleiterschaltung 63. Die Ausgänge der Verknüpfungsschshungen, die ein Signa! von einem
direkt mit einer der Eingangsleitungen 20 bis 29 verbundenen Regenerierverstärker erhalten, sind mit
den ausgehenden Leitungen 70 bis 79 verbunden, die der in Fig. I dargestc'Ilen Vielfachleitung7entsprechen.
Der Ausgang der Verknüpfungsschaltung 53 der integrierten Halbleiterschaltung 61 ist mit dem entsprechenden
Ausgang der Halbleiterschaltung 63 über die Leitung 68 galvanisch verbunden, und diese Leitung
führt auf den anderen Steuereingang der Verknüpfungsschaltung 59, die am anderen Eingang das von der
Leitung 29 über den Regenerierverstärker 49 kommende Taktsignal enthält Die direkte galvanische Verbin-
dung von Ausgängen von Verknüpfungsgattern ist zulässig, wenn diese entsprechend aufgebaut sind, und es
wird dadurch erreicht, daß im dargestellten Beispiel auf der Leitung 68 erst dann ein Signal entsprechend der
logischen »1« entsteht, wenn alle mit dem Ausgang an diese Leitung 68 angeschlossenen Verknüpfungsgatter
dieses Signal erzeugen, d, h. auch das Verknüpfungsgatter mit der größten Verzögerungszeit. Dies gilt im
Prinzip auch bei Regenerierverstärkern und Verknüpfungsgattern mit einer Ausgangs-Irivertiefstufe.
Die Wirkungsweise der in Fig. 2 dargestellten
Schaltung soll anhand der Fig.3 näher erläutert werden. Darin sind die zeitlichen Signalverläufe
dargestellt, die auf den mit den gleichen Bezugszeichen versehenen Leitungen auftreten, und am unteren Ende
der Fig.3 ist eine Zeilskala dargestellt. Es wird angenommen, daß zum Zeitpunkt tc auf allen Leitungen
20 bis 29 gleichzeitig ein Signal erschein«. Beispielsweise üurc'niiiuii das Signal auf der Leitung 20 den
entsprechenden Regenefiervefstärker 60 und danach
die entsprechende Verknüpfungsschaltung der integrierten Halbleiterschaltung 61, bis es auf der Leitung 70
mit einer Verzögerung erscheint, die durch die Summe der Verzögerungszeiten /6o und k\ der entsprechenden
integrierten Halbleiterschaltungen bestimmt ist. Diese Verzögerungszeiten sind für alle Schaltglieder in der
entsprechenden integrierten Halbleiterschaltung aufgrund des Herstellungsprozesses etwa gleich.
Das Signal der Leitung 23 durchläuft die integrierten Halbleiterschaltungen 62 und 63. bis es auf der Leitung
73 mit einer Verzögerung erscheint, die durch die Summe der Einzelverzögerungen ta und fo der
entsprechenden Halbleiterschaltungen gegeben ist. Diese Verzögerungszeiten mögen entsprechend der
Fig.3 größer sein als die der integrierten Halbleiter-Schaltungen
60 und 61. Die Summe der Verzögerungszeiten fet und /es, um die ein Signal auf der Leitung 26
verzögert auf der Leitung 76 erscheint, möge am
's geringsten sein.
Das Signal der Leitung 29 erscheint am Ausgang des Regenerierverstärkers 49 der integrierten Halbleiterschaltung
64 und damit auf der daran angeschlossenen Leitung 67 nach der Verzögerungszeit fo. Dieses Signal
ίο erscheint zwar auch an dem einen Steuereingang der
Verknüpfungsschaltung 59, jedoch sperrt das logische Signal »0« auf der Leitung 68 diese Verknüpfungsschaltung,
so daß der Ausgang 79 noch niedriges Potential hat. Das Signal auf der Leitung 67 durchläuft iun
parallel die Hintereinanderschaltungen der integrierten Halbleiterschaltungen 60 und 61 sowie 62 und 63 und
erscheint auf der Leitung 68 erst dann, wenn es die Reihenschaltung mit der größten Verzögerungszeit
durchlaufen hai, und das ist im beschriebenen Beispiel
2ö die Summe der Verzögerungszeilen ki und /63 der
entsprechenden Halbleiterschaltungen.
Erst in diesem Augenblick haben beide Eingänge der Verknüpfungsschaltung 59 das logische Signal »1«, und
nach der Verzögerungszeit ks dieser integrierten
Halbleiterschaltung erscheint dieses Signal dann auch auf der Leitung 79, und zwar zum Zeitpunkt /„. Dieser
Zeitpunkt liegt mit Sicherheit nach dem Zeitpunkt, nach dem eiV-es der übrigen Signale mit der längsten
Verzögerungszeit auf der zugehörigen Ausgangsleitung erscheint. Auf diese Weise wird also zuverlässig
verhindert, daß das Taktsignal auf der Leitung 79 früher erscheint als irgendeines der übrigen Signale auf den
zugehörigen Ausgangsleitungen.
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Schaltungsanordnung zum parallelen Übertragen von Signalen über mehrere parallele Leitungen,
bei denen ein bestimmter Signalzustand auf der einen Leitung die Gültigkeit der Signale aui den
anderen Leitungen anzeigt, wobei die Signale aller Leitungen parallel eine Anzahl Gruppen von
Schaltgliedern durchlaufen und jede Gruppe für jede Leitung die gleiche Anzahl Schaltglieder enthält und
in jeder Gruppe Schaltglieder für jeweils eine Anzahl Leitungen in einer einzigen integrierten
Halbleiterschaltung zusammengefaßt sind, dadurch gekennzeichnet, daß in jeder Gruppe
die Signale der einen Leitung (29) parallel in jeder integrierten Halbleiterschaltung (60—65) die gleiche
Anzahl von Schaltgliedern (43, 53) durchlaufen wie die Signale der anderen Leitungen (20—28), daß die
Ausgänge der integrierten Halbleiterschaltungen (61, 63, 65) für die eine Leitung (29) so miteinander
verknüpft sind, daß das Signal auf dieser Leitung am
zugehörigen Ausgang (79) der Gruppe (4, 9) nicht eher erscheint, als bis es alle integrierten Halbleiterschaltungen
(60—65) durchlaufen hat.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß in jeder Gruppe (4,9) das erste
Schaltglied (40—49) ein Regenerierverstärker, insbesondere ein Schmitt-Trigger ist, und der Ausgang
(67) des Regenerierverstärkers (49) für die eine Leitung (29) mit dem Eingang eines Regenerierverstärkers
(43) aller entsprechenden integrierten Halbleiters Haltungen (60,62,64) einer Gruppe (4,9)
verbunden ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß in jeder Gruppe (4, 9) für jede
Leitung (20—29) auf den uegenerierverstärker (40-49) eine UND-Verknüpfungsschaltung (50-59)
folgt und die Ausgänge der entsprechend ausgebildeten Verknüpfungsschaltungen (53) für die eine Leitung
(29) bis auf die direkt mit dem Regenerierverstärker (49) für diese Leitung verbundene Verknüpfungsschaltung
(59) miteinander und mit einem Steuereingang (68) der letzteren Verknüpfungsschaltung
verbunden sind.
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2718473A DE2718473C3 (de) | 1977-04-26 | 1977-04-26 | Schaltungsanordnung zum parallelen Übertragen von Signalen über mehrere parallele Leitungen |
CA301,578A CA1094691A (en) | 1977-04-26 | 1978-04-20 | Data transmission system |
IT22617/78A IT1095211B (it) | 1977-04-26 | 1978-04-21 | Sistema per la trasmissione di dati |
GB15861/78A GB1560197A (en) | 1977-04-26 | 1978-04-21 | Data transmission system |
SE7804620A SE426107B (sv) | 1977-04-26 | 1978-04-24 | Datatransmissionsanleggning |
BR7802532A BR7802532A (pt) | 1977-04-26 | 1978-04-24 | Sistema de transmissao de dados |
JP4796778A JPS53133341A (en) | 1977-04-26 | 1978-04-24 | Data transmission device |
NL7804376A NL7804376A (nl) | 1977-04-26 | 1978-04-25 | Systeem voor het overdragen van gegevens. |
FR7812172A FR2389285A1 (fr) | 1977-04-26 | 1978-04-25 | Systeme pour la transmission de donnees |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2718473A DE2718473C3 (de) | 1977-04-26 | 1977-04-26 | Schaltungsanordnung zum parallelen Übertragen von Signalen über mehrere parallele Leitungen |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2718473A1 DE2718473A1 (de) | 1978-11-02 |
DE2718473B2 DE2718473B2 (de) | 1979-05-17 |
DE2718473C3 true DE2718473C3 (de) | 1980-01-24 |
Family
ID=6007286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2718473A Expired DE2718473C3 (de) | 1977-04-26 | 1977-04-26 | Schaltungsanordnung zum parallelen Übertragen von Signalen über mehrere parallele Leitungen |
Country Status (9)
Country | Link |
---|---|
JP (1) | JPS53133341A (de) |
BR (1) | BR7802532A (de) |
CA (1) | CA1094691A (de) |
DE (1) | DE2718473C3 (de) |
FR (1) | FR2389285A1 (de) |
GB (1) | GB1560197A (de) |
IT (1) | IT1095211B (de) |
NL (1) | NL7804376A (de) |
SE (1) | SE426107B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2558320B1 (fr) * | 1983-12-21 | 1986-04-18 | Philips Ind Commerciale | Dispositif pour connecter en serie une pluralite de dispositifs electroniques emetteurs |
JPH0827705B2 (ja) * | 1990-07-25 | 1996-03-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | アダプタ |
DE19711997A1 (de) * | 1997-03-13 | 1998-09-17 | Francotyp Postalia Gmbh | Anordnung zur Kommunikation zwischen einer Basisstation und weiteren Stationen einer Postbearbeitungsmaschine und zu deren Notabschaltung |
DE102004047345A1 (de) * | 2004-09-29 | 2006-02-16 | Siemens Ag | Digital adressierbare Lichtanlage, Modul für eine solche sowie Verfahren zum Betrieb einer solchen |
-
1977
- 1977-04-26 DE DE2718473A patent/DE2718473C3/de not_active Expired
-
1978
- 1978-04-20 CA CA301,578A patent/CA1094691A/en not_active Expired
- 1978-04-21 IT IT22617/78A patent/IT1095211B/it active
- 1978-04-21 GB GB15861/78A patent/GB1560197A/en not_active Expired
- 1978-04-24 SE SE7804620A patent/SE426107B/sv unknown
- 1978-04-24 BR BR7802532A patent/BR7802532A/pt unknown
- 1978-04-24 JP JP4796778A patent/JPS53133341A/ja active Granted
- 1978-04-25 FR FR7812172A patent/FR2389285A1/fr active Granted
- 1978-04-25 NL NL7804376A patent/NL7804376A/xx not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPS5759572B2 (de) | 1982-12-15 |
SE426107B (sv) | 1982-12-06 |
JPS53133341A (en) | 1978-11-21 |
GB1560197A (en) | 1980-01-30 |
BR7802532A (pt) | 1978-12-12 |
DE2718473B2 (de) | 1979-05-17 |
DE2718473A1 (de) | 1978-11-02 |
SE7804620L (sv) | 1978-10-27 |
IT7822617A0 (it) | 1978-04-21 |
FR2389285B1 (de) | 1981-08-14 |
NL7804376A (nl) | 1978-10-30 |
FR2389285A1 (fr) | 1978-11-24 |
CA1094691A (en) | 1981-01-27 |
IT1095211B (it) | 1985-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0048767A1 (de) | Prioritätsstufengesteuerte Unterbrechungseinrichtung | |
DE2443579C3 (de) | Asynchroner Arbiter | |
DE2003150C3 (de) | Prioritätsschaltung | |
EP0424554A1 (de) | Mehrstufiger Seriell-zu-Parallel- und/oder Parallel-zu-Seriell-Umsetzer | |
DE2718473C3 (de) | Schaltungsanordnung zum parallelen Übertragen von Signalen über mehrere parallele Leitungen | |
DE3233542C2 (de) | ||
DE3018509C2 (de) | Schieberegister | |
DE10227618B4 (de) | Logikschaltung | |
DE2725922C2 (de) | Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln | |
EP0060909A1 (de) | Anordnung in einer Datenverarbeitungseinrichtung zur Verkürzung der Zykluszeit | |
EP0273234A2 (de) | Datenbussystem für einen seriellen Datenbus | |
DE4415940B4 (de) | Vorrichtung und Verfahren zur Sicherheitssteuerung mit analogem Leistungsausgang | |
EP1157468B1 (de) | Anordnung und verfahren zum ermitteln, ob der zählstand eines zählers einen vorbestimmten zählstand erreicht hat oder nicht | |
DE3126384C2 (de) | Prioritätsauswahleinrichtung | |
DE2649968A1 (de) | Schaltungsanordnung zur uebertragsbildung | |
DE1512559C3 (de) | ||
DE2449634A1 (de) | Informations-erfassungssystem | |
DE1946337C (de) | Schaltungsanordnung fur einen elektro nischen Binarzahler fur hohe Zahlgeschwindig keiten | |
EP0410117A2 (de) | Verfahren zur Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen sowie Schaltungsanordnung zur Durchführung des Verfahrens | |
DE3816203C2 (de) | ||
DE3715291A1 (de) | Schaltungsanordnung zur erweiterung der anschlussmoeglichkeiten fuer mit einer zentralen steuereinrichtung zusammenarbeitende periphere einheiten | |
DE2635315A1 (de) | Schaltungsanordnung fuer die uebertragung von daten zwischen teileinrichtungen einer daten verarbeitenden anlage, insbesondere einer fernsprechvermittlungsanlage | |
DE2150011A1 (de) | Datenweitergabeanordnung | |
DE1209147B (de) | Schaltungsanordnung zum Einordnen von in Gruppen auftretenden Impulsen in einen vorgegebenen Pulsraster, insbesondere von aus den Flanken von verzerrten Telegraphie-Schritten abgeleiteten Impulsen | |
DE1524217A1 (de) | Flipflop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |