DE2704258C3

DE2704258C3 - Digital-Analog-Wandler

Info

Publication number: DE2704258C3
Application number: DE2704258A
Authority: DE
Inventors: Willem Petrus Van Eindhoven Deursen (Niederlande)
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1976-02-11
Filing date: 1977-02-02
Publication date: 1980-02-14
Also published as: ES455765A1; NL182115B; DE2704258B2; JPS5298458A; GB1516607A; FR2341230B1; AU511388B2; AT368331B; IT1075719B; NL7601365A; ATA81477A; US4152698A; DE2704258A1; NL182115C; NZ183279A; AU2211477A; BE851264A; FR2341230A1; CA1114508A; JPS6013335B2

Description

Die Erfindung bezieht sich auf einen Digital-Analog-Wandler, wobei in einer Vergleichsschaltung eine einer digitalen Zahl entsprechende Eingangssignalkombination mit einer einer periodisch auftretenden Reihe von Zahlen entsprechenden Signalkombination verglichen wird, die von einer ständig von einem Taktimpuls gesteuerten Zählerschaltung erzeugt wird, und die ein impulsförmiges Ausgangssignal erzeugt, dessen mittlerer Wert dem Wert der umzuwandelnden digitalen Zahl entspricht.

Aus der US-PS 36 36 908 ist ein Digital-Analog-Wnndler der obengenannten Art bekannt. Ein derartiger Wandler bietet den Vorteil, daß darin kein kostspieliges Präzisionswiderstandsnetzwerk verwendet zu werden braucht, so daß der Wandler fast völlig als integrierte Schaltung ausgebildet werden kann.

Die Erfindung hat zur Aufgabe, einen derartigen Wandler für eine Ausbildung in integrierter Schaltungstechnik noch besser geeignet zu machen.

Ein Digital-Analog-Wandler der eingangs erwähnten Art weist deswegen nach der Erfindung das Kennzeichen auf, daß die Vergleichsschaltung eine sequentielle Vergleichsschaltung ist, in der nacheinander Signale entsprechend jeder der Ziffern der digitalen Zahl mit denen verglichen werden, die den Ziffern der von der Zählerschaltung erzeugten Reihe von Zahlen entsprechen.

Durch diese Maßnahme kann die Schaltungsanordnung mit wesentlich weniger Elementen funktionieren, während die Anzahl Verbindungen zwischen den Elementen viel geringer ist als bei den bekannten parallel arbeitenden Wandlerschaltungen. Weil dieser Typ von Wandlerschaltung, der mit einer Zwischenumwandlung von digitaler Darstellung nach Impulsanzahl der Umwandlungsperiode oder Impulsbreite pro Umwandlungsperiode arbeitet, praktisch nur in Schaltungsanordnungen verwendet wird, in denen die Umwandlungsgeschwindigkeit nicht hohen Anforderungen entsprechen muß, wie beispielsweise bei Schaltungen zum Erzeugen von Abstimm- oder Einstellspannungen, beispielsweise in Fernsehempfängern, ist in diesen Schaltungsanordnungen die etwas geringere Umwandlungsgeschwindigkeit einer seriellen Schaltungsanordnung von untergeordneter Bedeutung.

Nachstehend werden für digitale Zahlen und Ziffern und entsprechende Signalkombinationen und Signale im allgemeinen dieselben Ausdrücke verwendet.

Wenn die umzuwandelnde digitale Zahl eine gerade' Anzahl Ziffern hat und die Ziffer mit dem größten Wert mit der Ziffer mit dem geringsten Wen der Vergleichungszahl verglichen wird usw., kann die Schaltungsan-Ordnung besonders einfach ausgebildet werden, weil das Abtasten der Vergleichszahl mit Sprüngen erfolgen kann, wobei jeweils die zwischenliegende Ziffer umgangen wird.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigt

Fig. 1 ein Blockschaltbild eines erfindungsgemäßen Digital-Analog-Wandlers,

Fig.2 eine Anzahl Wellenformen, die in der Schaltungsanordnung nach Fig. 1 auftreten.

In Fig. 1 enthält ein Schieberegister 1 die umzuwandelnde digitale ZahL Eine Zählschaltung 3 liefert eine digitale Vergleichszahlenreihe, dereit Wert mit dem der umzuwandelnden Zahi verglichen wird, und zwar durch einen Vergleich der Ziffern mit den Ziffern der umzuwandelnden digitalen Zahl im Register 1. Dies erfolgt in einer Vergleichsschaltung 5, die ein Impulssignal abgibt, dessen mittlerer Wert dem Wert der umzuwandelnden digitalen Zahl proportional ist Dieses Impulssignal wird in einer integrationsschaltung 7, die eine vom Impulssignal betätigte Auflade- und Entladeschaltung sein kann, in eine Gleichspannung umgewandelt, die dem Wert der umzuwandelnden digitalen Zahl entspricht.

Das Schieberegister 1 ist ein Umlaufsrhieberegister. Es enthält eine Anzahl Stufen 9,11,13,15,17,19, die aus je einer Flip-Flop-Schaltung vom D-Typ bestehen können. Eine Flip-Flop-Schaltung vom D-Typ kann aus einer /ΛΓ-Fiip-Flopschaltung bestehen, deren K-Eingang über einen Inverter mit dem /-Eingang verbunden ist und deren /-Eingang als D-Eingang der D-Flip-FIopschaltung bezeichnet wird. Zu dem Auftrittszeitpunkt eines Taktimpulses, der einem T-Eingang einer Schaltung zugeführt wird, wird die Information, die an einem D-Eingang vorhanden ist eingeschrieben und dann an einem Q-Ausgang verfügbar. Der (^-Ausgang der letzten Stufe 19 ist über eine Torschaltung aus e.nem UND-Tor 21, einem ODER-Tor 23 und einem UND-Tor 25 mit dem D-Eingang des ersten Teils verbunden. Bevor die Umwandlung erfolgt, wird mit Hilfe dieser Torschaltung 21, 23, 25, das Schieberegister 1 mit der umzuwandelnden digitalen Zahl gefüllt. Ein Eingang 27, der am UND-Tor 25 liegt, wird dann auf einen hohen Pegel gebracht, wodurch das UND-Tor 25 leiten kann und über einen invertierenden Eingang das UND-Tor 21 gesperrt wird, was vermeidet, daß Information vom Ausgang des Schieberegisters 1 wieder seinem Eingang zugeführt wird. Das UND-Tor 25 gibt nun Signale, die einem Eingang 29 zugeführt werden und die den Zahlen der umzuwandelnden digitalen Zahl entsprechen, über das ODER-Tor 23 zum D-Eingang der ersten Stufe 9. Das Schieberegister 1 wird nun derart gefüllt, daß die Ziffer mit dem niedrigsten Wert (least significant bit) in die letzte Stufe 19 gelangt und die Ziffer mit dem höchsten Wert (most significant bit) in die erste Stufe 9. Nachdem das Schieberegister 1 gefüllt ist, wird der Eingang 27 niedrig, wodurch das UND-Tor 25 sperrt und das UND-Tor 21 Signale vom Ausgang der letzten Stufe 19 über das ODER-Tor 23 zum D-Eingang der ersten Stufe weiterleitet. Das Einschieben sowie das Umlaufen der Information im Schieberegister e^rfolgt unter dem Einfluß eines einem Eingang 31 zugeführten Taktimpulses. Dieser ist in F i g. 2 durch 231 bezeichnet.

Die Zählschaltung 3 enthält ein Umlaufregister mit einer Anzahl hintereinander geschalteter Stufen 33, 35, 37, 39,41,43, die je durch eine Flip-Flop-Schaltung vom D-Typ gebildet werden. Der (^-Ausgang der letzten Stufe 43 ist über ein Exclusiv-ODER-Tor 45 mit dem D-Eingang der ersten Stufe 33 verbunden. Dieses Tor 45 erhält weiter ein Ausgangssignal von einem (^-Ausgang einer D-Flip-Flop-Schaltung 47. Das Q-Ausgangssignal der letzten Stufe und das Q-Ausgangssignal der D-Flip-Flopschaltung 47 werden weiter einem UND-Tor 49 zugeführt, dessen Augang an einem Eingang eines ODER-Tores 51 liegt. Ein anderer Eingang des ODER-Tores 51 bekommt einen Impuls zugeführt, der in Fig.2 durch 253 bezeichnet ist und durch den eine im Schieberegister 3 vorhandene Zahl um einen Wert eins erhöht und abermals eingeschoben wird. Dies erfolgt in Zusammenarbeit mit der D-FHp-Flop-Schaltung 47 und den Toren 45 und 49. Der (^-Ausgang der D-Flip-Flop-Schaltung bleibt hoch, bis der Ausgang der letzten Stufe 43 des Schieberegisters der Zählschaltung 3 niedrig wird, wodurch dann das UND-Tor 49 gesperrt wird. Dadurch wird beim nachfolgenden Taktimpuls der (J-Ausgang der D-FHp-Flop-Schaltung 47 niedrig. Das Tor 51, die D-Flip-Flop-Schaltung 47 und das Tor 49 erfüllen die Übertrag- bzw. carry-Funktion beim Addieren der Zahl eins zu der Zahl im Schieberegister 33—43. Das Addieren erfolgt durch das Exclusiv-ODER-Tor 45.

Das Signal 253, das das ODER-Tor 51 vor dem Anfang des Addiervorgangs auf einen hohen Pegel bringt, wird von einem UND-Tor 53 erhalten, das einen Teil eines Impulsgenerators 55 bildet.

Der Impulsgenerator 55 enthält drei D-Flip-Flopschaltungen 57, 59, 61, die an ihrem Γ-Eingang den Taktimpuls zugeführt bekommen. Der (^-Ausgang der Flip-Flopschaltung 57 liegt am D-Eingang der FHp-Flop-Schaitung 59 und der (^-Ausgang derselben an einem UND-Tor 63, dessen anderer Eingang am Q-Ausgang der Flip-Flopschaltung 61 liegt. Der ^-Ausgang der Flip-Flopschaltung 59 liegt an einem Eingang eines UND-Tores 65, dessen anderer Eingang mit dem Q-Ausgang der Flip-Flopschaltung 61 verbunden ist. Die Ausgänge der Tore 63 und 65 liegen über ein ODER-Tor 67 am D-Eingang der Flip-Flopschaltung 61. Von dieser Fl;ip-Flopschaltung 61 liegt der Q-Ausgang an einem Eingang eines UND-Tores 69, dessen anderer Eingang am Ausgang eines UND-Tores 71 liegt, dessen Eingänge mit den ζί-Ausgängen der Flip-FIopschaltungen 59 bzw. 57 verbunden sind. Der Ausgang des Tores 71 liegt am D-Eingang der Flip-Flopschaltung 57. An diesem Ausgang des Tores 71 tritt das Signal mit der Wellenform 271 nach F i g. 2 auf, am Ausgang des Tores 69 die Wellenform 269, am (^-Ausgang der Flip-Flopschaltung 57 die Wellenform 257, am Q-Ausgang der Flip-Flopschaltung 59 die Wellenform 259, am Q-Ausgang der Flip-Flop-Schaltung 61 die Wellenform 261, am ^-Ausgang_der Flip-Flopschaltung 61 die Wellen-

form 262, am Q-Ausgang der Flip-Flopschaltung 59 die Wellenform 260 und am (^-Ausgang der Flip-Flopschaltung 57 die Wellenform 258.

Die Signale 271,257 und 259 werden drei UND-Toren 73, 75 bzw. 77 zugeführt, deren andere Eingänge an den (^-Ausgängen der Flip-Flopschaltungen 33, 37 bzw. 41 der Zählschaltung 3 liegen. Dadurch wird über ein ODER-Tor 79, das mit den Ausgängen der UND-Tore 73, 75, 77 verbunden ist, ein Eingangssignal zur Vergleichsschaltung 5 abgegeben, das nacheinander während eines Zeitabschnittes 7"o die (J-Ausgangsspannung der ersten Stufe 33, während eines Zeitabschnittes T] die der dritten Stufe 37, während eines Zeitabschnittes T2 die der fünften Stufe 41, während eines Zeitabschnittes Γ3 die der ersten Stufe 33, während eines Zeitabschnittes Γ4 die der dritten Stufe 37 und während eines Zeitabschnittes T5 die des fünften Teils 41 ist.

Der Inhalt der Stufen der Zählerschaltung 3 und des Schieberegisters 1 ist in der untenstehenden Tafel als Funktion des betreffenden Zeitabschnittes wie in F i g. 2 bei der Wellenform 231 angegeben, wobei A die umzuwandelnde digitale Zahl mit den Ziffern A 5, A 4, A3,A2,A\,A0 und B die vom Zähler 3 erzeugte Zahl mit den Ziffern B 5, B 4, B 3, B 2, B1, B 0 ist.

■Α,Urs

5

35

37

39

27

04

258

11

6

13

15

17

19

Zählerschallung 3

Ba

Bi

Aa

A₃

A₂

Ai

A₀

Teil

Bs

Ba

Bi

As

Aa

A₃

A₂

Ai

33

B₀

Bs

Ba

Ao

As

A₄

Ai

Bs

Bi

Bo'

Bs

41

43

Schieberegister 1

Ai

A₀

As

A.

A₃

T₀

Bo'

Bi

äi

Bo

Bi

B₀

A₂

Ai

A₀

As

Aa

Τι

Bi

B₂

Bi

9

Ai

Ao

Al

T₂

B-

Ba

Bi

B₃

B₂

As

Aa

Ai

A₂

A₀

Al

Ti

Bi

Ba

Bi

B₄

Bi

A₀

As

Aa

A₃

A₂

Ai

Ta

Ba

B₀"

Bi

Ba'

Bs

Ba

Ai

A₀

As

Aa

Ai

A₂

Ts

Bs

Bi'

B₀"

Bi

Bo

Bs

A₂

Ai

A₀

Ai

Aa

A₃

T₀

B₀"

Bi

B₀

A₃

Τι

Bi"

Bi

Aa

T₂

B₂"

B₃

Bi

Ai

Ti

Ba'

Bi

A,

Ai

In den betreffenden Vergleichsperioden werden die unterstrichenen Ziffern in der Vergleichsschaltung 5 miteinander verglichen. Für die Tafel gilt weiter, daß B' = B + 1 und B" = B' + 1.

Der Eingang der Vergleichsschaltung 5 wird durch ein ODER-Tor 8J und ein UND-Tor 83 gebildet. Das ODER-Tor 81 gibt_eine Ausgangsspannung ab, die hoch ist, wenn A_n + B_n, = 1 ist, d. h. A_n > B_n,, und das UND-Tor 83. wenn A_nB_n, = 1 ist, d.h. A_n < B_n. Während der ersten Vergleichsperiode T₀ wird Ao mit Bs verglichen. Wenn Ao > Bs ist, wird die hohe Ausgangsspannung des UND-Tores 83 über ein ODER-Tor 85 zum D-Eingang einer D-Flip-Flopschaltung 87 weitergeleitet, die diesen Wert während der Periode Γι festhält. Wird nun Ai < Bt, so wird die Ausgangsspannung des ODER-Tores 81 niedrig. Diese Ausgangsspannung wird einem Eingang eines UND-Tores 89 zugeführt, dessen weitere Eingänge am (^-Ausgang der Flip-Flop-Schaltung 87 und über einen Inverter am Ausgang des Tores liegen, so daß die Wellenform 269 dafür sorgt, daß das Tor 89 während 7"o immer gesperrt ist Die Ausgangsspannung des UND-Tores 83 ist auch niedrig, wenn A^ < Ba ist, und die ZJ-Flip-Flopschaltung 87 übernimmt den Wert 0. Sollte dagegen A^ > Ba sein, so wäre die Ausgangsspannung des Tores 89 hoch, und es würde wieder ein hoher Wert in die Flip-Flop-Schaltung 87 eingeschrieben werden. Am Ende eines Vergleichszyklus ist der (^-Ausgang der Flip-Flop-Schaltung 87 während des Zeitabschnittes 7ö hoch, wenn A größer als oder gleich der vom Zähler 3 gelieferten Vergleichszahl ist, und niedrig, wenn A kleiner als diese Vergleichszahl ist. Das Tor 89 ist während 7ö gesperrt Ober ein UND-Tor 91 und ein ODER-Tor 93 wird während 7ö das Q-Ausgangssignal der Flip-Flopschaltung 87 in der D-Flip-Flop-Schaltung 95 gespeichert die diesen Wert über ein mit dem Q-Ausgang gekoppeltes UND-Tor 97, das an einem weiteren Eingang das invertierte Signal 269 zugeführt bekommt bis zur folgenden Periode 7o festhält

Weil die vom Zähler gelieferte Vergleichszahl durch Umkehrung der Signifikanz der Ziffern der B-Zahl erhalten wird, wird pro Periode eine Impulsanzahl zum Integrator 7 zugeführt die von dem Wert der Zahl A abhängig ist Wenn die Reihenfolge der Signifikanz der Ziffern der B-Zahl nicht umgekehrt wäre, hätte die von den Toren 73, 75, 77, 79 gebildete Abtastschaltung fortfallen können und könnte das Ausgangssignal der Flip-Flopschaltung 43 als Vergleichssignal dienen. Es würde dann eine Impulsbreitenmodulation des dem Integrator 7 zuzuführenden Signals auftreten, und zwar abhängig von dem Wert der /1-Zahl.

Eine Kombination von Impuls-Anzahl und Breite-Modulation kann dadurch erhalten werden, daß eine teilweise gespiegelte und teilweise nicht gespiegelte Reihenfolge der ß-Ziffern genommen wird. Dies kann dadurch erfolgen, daß die Abtastschaltung den Ausgängen der Zählschaltung 3 angepaßt wird. So kann beispielsweise die Zahl As Ai A₃ Ai Ai Ao mit B₃ Bi Bi Bo Bt, Bs, verglichen werden, wenn in T₀ der \usgang der Flip-Flopschaltung 33, in 7Ί der der Flip-Flop-Schaltung 37 und in den Perioden T₇ bis Γ5 der der Flip-Flopschaltung 35 abgetastet wird.

Dadurch, daß bei dem beschriebenen sequentiellen Vergleich in einer Vergleichsperiode ein Teil einer Zahl

B' — B + 1 und ein Teil einer Zahl B genommen wird, ist das Impulsmuster am Ausgang der Flip-Flopschaltung 95 etwas anders als bei einem Parallelvergleich. Die erhaltenen Ausgangsspannungen entsprechen einander in beiden Fällen jedoch völlig. Damit die genannten kleinen Unterschiede in den Impulsmustern ausgeglichen werden, könnte man mit dem Ausgang der Flip-Flopschaltung 43 ein Schieberegister verbinden und mit der Abtastschaltung die Ausgänge der Zählerschaltung 3 und dieses Schieberegisters abtasten.

Die Schaltungsanordnung wird dann weniger einfach.

Der Impulsgenerator 55 kann weiter dazu verwendet werden, dem Eingang 27 des Schieberegisters 1 ein Signal zu liefern, wodurch das Einschreiben dieses Registers synchron zur Umwandlung verläuft

Es dürfte einleuchten, daß durch eine Inversion in den Eingangssignalen der Tore 81 und 83 die Vergleichsschaltung 5 ein Signal liefern kann, das hoch ist wenn die Vergleichszahl größer ist als die Λ-Zahl.
Wenn die Anzahl Ziffern einer umzuwandelnden digitalen Zahl ungerade ist wird eine Anzahl Stufen des Schieberegisters der Zählerschaltung 3 ungerade, und die Abtastschaltung kann etwas verwickelter werden, wenn die gesamte Reihenfolgeumkehrung der B-Zahl erforderlich ist

Wenn man die Α-Zahl mit umgekehrter Zifferreihenfolge in das Register 1 einschieben kann, kann für den beschriebenen Fall die Abtastschaltung fortfallen.

Damit eine kombinierte Impulsanzahl-Impulsbreitemodulation erhalten wird, kann auch der Inhalt der Zählschaltung 3 nach jedem Umlauf um dieselbe, beispielsweise ungerade Zahl erhöht werden. Die Zifferreihenfolge braucht dann nicht umgekehrt zu werden, und die Abtastschaltung kann fortfallen.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Digital-Analog-Wandler, wobei in einer Vergleichsschaltung eine einer digitalen Zahl entsprechende Eingangssignalkombination mit einer periodisch auftretenden Reihe von Zahlen entsprechenden Signalkombination verglichen wird, die von einer ständig von einem Taktimpuls gesteuerten Zählerschaltung erzeugt wird, und die ein impulsförmiges Ausgangssignal erzeugt, dessen mittlerer Wert dem Wert der umzuwandelnden digitalen Zahl entspricht, dadurch gekennzeichnet, daß die Vergleichsschaltung (5) eine sequentielle Vergleichsschaltung ist, in der nacheinander Signale entsprechend jeder der Ziffern der digitalen Zahl mit denen, die den Ziffern der von der Zählerschaltung (3) erzeugten Reihe von Zahlen entsprechen, verglichen werden.

2. Digital-Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Zählerschaltung (3) ein Umlaufregister (33, 35, 37, 39, 41, 43) mit einer zwischen seinem Ausgang und seinem Eingang geschalteten Addierschaltung (45,47,49,51) enthält, um den Zählinhalt nach jedem Umlaufvorgang um eins zu erhöhen, während die Ausgänge einer Anzahl Stufen (33, 37, 41) des Umlaufregisters in einem der Art der Umwandlung angepaßten Rhythmus von einer Abtastschaltung (73, 75, 77, 79) mit einem Eingang der Vergleichsschaltung (5) verbunden werden.

3. Digital-Analog-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß das Umlaufregister der Zählerschaltung (3) eine gerade Anzahl von Stufen (33, 35, 37, 39, 41, 43) hat, wobei die Ausgänge der ungeraden Stufen von der Abtastschalutng (73, 75, 77,79) zyklisch abgetastet werden.

4. Digital-Analog-Wandler nach einem der vorstehenden Ansprüche, wobei einem Eingang der sequentiellen Vergleichsschaltung ein ^-Signal und einem anderen Eingang ein V-Signal zugeführt wird, dadurch gekennzeichnet, daß die sequentielle Vergleichsschaltung eine erste Torschaltung enthält, deren Ausgangssignal XYist, eine zweite_TorschaI-tung (81) . deren Ausgangssignal X + Y ist, ein£ dritte Torschaltung (85), der das Signal XY zugeführt wird und deren Ausgang an einem Z>-Eingang einer von dem Taktimpuls betätigbaren D-FIip-Flopschaltung (87) liegt, deren (^-Ausgang am Eingang einer vierten Torschaltung (89) liegt, an deren anderem Eingang der Ausgang der zweiten Torschaltung (81) zum Sperren dieser vierten Torschaltung am Anfang eines Vergleichszyklus liegt, während mit dem (^-Ausgang der D-Flip-Flopsclialtung (87) weiter eine Speicherschaltung (91,93, 95, 97) zum Speichern des von der Vergleichsschaltung erhaltenen Signals während eines Zählerzyklus verbunden ist.