DE2704141C2 - - Google Patents
Info
- Publication number
- DE2704141C2 DE2704141C2 DE2704141A DE2704141A DE2704141C2 DE 2704141 C2 DE2704141 C2 DE 2704141C2 DE 2704141 A DE2704141 A DE 2704141A DE 2704141 A DE2704141 A DE 2704141A DE 2704141 C2 DE2704141 C2 DE 2704141C2
- Authority
- DE
- Germany
- Prior art keywords
- proportional
- counter
- wave signal
- voltage
- square wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0254—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter
- H03J5/0263—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being transfered to a D/A converter the digital values being held in an auxiliary non erasable memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/0658—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by calculating a running average of a number of subsequent samples
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
- H03M1/0631—Smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Analogue/Digital Conversion (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
Die Erfindung betrifft Digital-Analog-Converter und
insbesondere, wenn auch nicht ausschließlich, Digital-Analog-
Converter zur Verwendung in Fernseh- oder Radioempfängern,
in den die Frequenzen von Resonanz-Auswahlschaltungen mit
Hilfe von Gleichspannungen gesteuert werden, die Varicap-Dioden
zugeführt werden und deren Größe bzw. Amplituden in Abhängigkeit
von digitalen Codesignalen gesteuert werden, welche einem
Digital-Analog-Converter zugeführt werden.
Herkömmlicherweise werden die Steuerspannungen der Varicap-
Diode mit Hilfe einer Spannungsregelers gewonnen, der eine
Anordnung von Mehrfach-Drehpoteniometern aufweist, von denen
jeder einem wählbaren Kanal zugeordnet ist und setzbar ist
zur Ableitung vom Ausgang des Spannungsreglers der genauen
für den entsprechenden Kanal erforderlichen Gleichspannung.
Für ferngesteuerte Kanalwahl, die eine immer populärer werdende
Einrichtung darstellt und in einigen Fernsehempfängern vorgesehen
ist, erzeugt eine Fernsteuereinheit z. B. Ultraschall
oder Infrarotstrahlen, die vom Fernsehempfänger aufgenommen
werden und die eine Umschaltung zwischen den verschiedenen
Kanalwählschaltungen in einer Grobregelung und eine feine
Abstimmung des ausgewählten Kanalwählkreises in einer Feinregelung
einleiten.
Es ist vorgeschlagen worden, die Potentiometeranordnung,
die herkömmlicherweise für die Abstimmung der Kanalwählkreise
verwendet wird, zu ersetzen durch einen Halbleiter
Digital-Analog-Converter, der bei geringeren Kosten bessere
Leistungsdaten liefert. Jedoch traten bei den Bemühungen,
dieses zu bewerkstelligen, Probleme auf, die darin bestehen,
daß es schwierig ist, vom Digital-Analog-Converter eine ausreichend
stabile Gleichspannung zu erhalten ohne Rückgriff
auf Ausgangsfilteranordnungen, die nicht nur den Kostenvorteil
über konventionelle Potentiometertechniken verringert
haben sondern außerdem unter anderen Nachteile gebracht haben
hinsichtlich der Wirkung der Ausgangsfilterung auf die
Ansprechzeiten der Anordnung.
Eine bekannte Ausführungsform eines Digital-Analog-
Converters, der als möglicherweise geeignet zur Verwendung
bei einem Fernsehempfänger mit Sensortastenabstimmung vorgeschlagen
worden ist, weist einen Festwertspeicher (ROM) auf,
der digitale Signale speichert, die den Gleichspannungen zugeordnet
sind, die für eine Varicap-Diode erforderlich sind,
um den Kanalwählkreis des Fernsehempfängers auf spezifische
Übertragungsfrequenzen abzustimmen. Die Sensortastenabstimmungs-
Terminals des Fernsehempfängers liefern nach entsprechender
Auswahl aus dem Festwertspeicher eine Ausgabe eines entsprechenden
digitalen Signales, das in einen Speicher eingeschrieben
wird. In dem Schaltkreis ist ein Oszillator vorgesehen,
der beim Einschreiben des digitalen Signales aus dem Festwertspeicher
in den Speicher angesteuert wird und Impulse
einem Zähler zuführt. Mit dem Speicher und dem Zähler ist
ein Comparator verbunden, der bei Übereinstimmung zwischen
dem gespeicherten digitalen Signal und dem aufgelaufenen
Zählerstand anspricht zur Steuerung des Betriebs einer bistabilen
Einrichtung, die selbst wiederum den Betrieb eines
Schalters steuert, der eine Leitung von zwei Leitungen für
stabilisierte Gleichspannungen auswählt zwecks Anschluß an
einen Ausgangsanschluß. Der Zähler weist eine Zählkapazität
auf, die den maximalen Zählerstand übersteigt oder diesem
Zählerstand gleich ist, der erforderlich ist, um Übereinstimmung
mit irgendeiner Signalausgabe aus dem Festwertspeicher
zu erhalten und der ferner so ausgelegt ist, daß er die
bistabile Einrichtung bei Auffüllung seines vollen Zählerstandes
rücksetzt. Die volle Zählerkapazität des Zählers bestimmt
auf diese Weise eine Zyklusperiode des Systems, und
die digitale Signalausgabe des Festwertspeichers bestimmt
die relativen Anteile der Zyklusperiode während deren sich
die bistabile Einrichtung in ihren zwei stabilen Zuständen
befindet. In einer Wiederhol- oder Folgebetriebsweise schaltet
die bistabile Einheit wiederholt zwischen den zwei Spannungsleitungen
um, um auf einer Ausgabeleitung ein Signal zu liefern,
das zwischen den zwei Spannungen in relativen Anteilen
schaltet, die durch das digitale Signal aus dem Festwertspeicher
bestimmt sind. Durch Glättung dieses Ausgangsleitungs
signales kann eine dem digitalen Signal entsprechende Gleichspannung
erhalten werden.
Wie zuvor bereits erwähnt worden ist, hat die Notwendigkeit,
Glättungsschaltkreise im Ausgangsteil des gerade beschriebenen
Digital-Analog-Converters vorzusehen, nicht annehmbare
Nachteile ergeben.
Durch die Druckschrift "Texas Instruments Application
Brief B 149" vom April 1974 ist eine Anordnung zur Durchführung
des betreffenden Verfahrens bekannt, bei der Mittel zur
Überwindung des Problems der Welligkeit des Gleichspannungs
ausgangssignales bekannt sind. Zur Lösung dieses Problems
ist ein Zähler vorgesehen, der pseudo-zufällig alle möglichen
Ausganszustände zählt und diese pseudo-zufälligen Zählwerte
mit einem digitalen Eingangssignal vergleicht. Das Ausgangssignal
ist daher ein Gleichspannungswert mit Hochfrequenz
komponenten, die im Vergleich zu der Welligkeitsfrequenz leicht
zu entfernen sind.
Aus der DE-AS 23 17 851 ist eine Anordnung zur Verringerung
der Spannungswelligkeit auf einem Ausgangssignal
bekannt, die im wesentlichen gleich aufgebaut ist wie die
zuvor beschriebene, bei der jedoch der Vergleichszähler
mit dem Vergleicher über eine Gruppe von Zwischenverbindern
verbunden ist, derart, daß ein Bezugszählwert erzeugt
wird, der in einer oberflächlich zufallsartigen Weise
variiert und daher ein Ausgangssignal erzeugt, das dem gemäß
der zuvor genannten Anordnung ähnelt.
Diese Anordnungen zur Verringerung der Spannungswelligkeit
arbeiten jedoch nicht in allen Fällen zufriedenstellend,
insbesondere nicht für große und kleine Eingangssignale. Sie
haben darüber hinaus den Nachteil, daß der Gleichspannungspegel
eine weniger genaue Wiedergabe des Eingangssignales
ist.
Es ist daher die Aufgabe der vorliegenden Erfindung,
einen verbesserten Digital-Analog-Converter anzugeben, bei
dem diese Nachteile oder wenigstens einige von ihnen vermieden
oder wenigstens wesentlich reduziert sind.
Ganz allgemein wird durch die vorliegende Erfindung ein
Verfahren angegeben, durch das eine Spannung abgeleitet wird,
die einer ausgewählten Zahl entspricht, das die Erzeugung
einer ersten Spannungswellenform umfaßt, das zwischen ersten
und zweiten Spannungspegeln umschaltet, um so einen mittleren
Wert zu erhalten, der einer ersten Zahl proportional ist, die
zu der ausgewählten Zahl in Beziehung steht, ferner die Erzeugung
einer zweiten Spannungswellenform, die zwischen dem
ersten und zweiten Spannungspegel schaltet, um einen mittleren
Wert zu erhalten, der einer zweiten Zahl proportional ist, die
in Beziehung steht zu der ausgewählten Zahl, und die Erzeugung
einer Ausgangsspannung, die zwischen den ersten und zweiten
Spannungswellenformen umschaltet in Proportion zu dem Verhältnis
der ausgewählten Zahl zu den ersten und zweiten Zahlen,
um einen mittleren Wert zu erhalten, der zum ausgewählten Wert
proportional ist.
Vorzugsweise weist die erste Spannungswellenform einen
mittleren Wert auf, der, auch wenn dies nicht wesentlich ist,
der Zahl proportional ist, die durch eine oder mehrere der signifikantesten
(höchstwertigen) Ziffern der ausgewählten Zahl gebildet wird, und
weist die zweite Spannungswellenform einen mittleren Wert auf,
der der Zahl proportional ist, die um eine Einheit in ihrer
letzten niedrigstwertigen Zifferposition erhöht ist, wobei die Umschaltung
zwischen den auf diese Weise abgeleiteten ersten und
zweiten Spannungswellenformen in Proportion zu der Zahl durchgeführt
wird, die durch eine oder mehrere der Ziffern der ausgewählten
Zahl gebildet ist, die die nächst höhere Signifikanz
aufweist. Auf diese werden erste und zweite Spannungs
wellenformen abgeleitet, die mittlere Werte aufweisen, die
entsprechend geringer und größer sind als die Spannung, die
der ausgewählten Zahl entspricht, die erhalten werden sollte,
und wobei die folgende Schaltstufe zwischen diesen geringeren
und größeren Spannungen in Abhängigkeit von dem wahren Verhältnis
der Größe der ausgewählten Zahl zu den Größen der Zahlen
erfolgt, die den mittleren Pegeln der ersten und zweiten
Spannungswellenformen entsprechen, wobei dieses Verhältnis
bestimmt ist durch die Ziffern der Zahl mit der niedrigeren
Wertigkeit (Signifikanz).
Die Erfindung ist äußerst vorteilhaft bei Digital-Analog-
Umsetzung anwendbar, insbesondere für die Umwandlung einer
binären Zahl in eine entsprechende analoge Spannung, und die
Erfindung gibt die Übereinstimmung mit diesem besonderen Ge
sichtspunkt ein Verfahren zur Umwandlung einer N-bit-Binärzahl
in eine entsprechende analoge Spannung an, das eine Umschaltung
zwischen ersten und zweiten Spannungspegeln umfaßt, um eine
erste Spannungswellenform zu erzeugen mit einem mittleren Pegel,
der zu der n-bit-Binärziffer proportional ist, die durch die
n signifikantesten Bits der ausgewählten N-bit-Binärziffer
gebildet wird, wobei n eine ganze Zahl kleiner als N ist,
das ferner eine Umschaltung zwischen den ersten und zweiten
Spannungspegeln umfaßt, um eine zweite Spannungswellenform
zu erzeugen, die einen mittleren Pegel aufweist, der zu einer
zweiten Binärziffer proportional ist, die durch ein Inkrement um
eins aus der n-bit-Binärzahl gebildet wird, um eine Umschaltung
zwischen den ersten und zweiten Spannungswellenformen in Proportion
zu der Binärzahl, die durch die (N-n) niedrigstwertigen
Bits der ausgewählten N-bit-Binärzahl gebildet wird,
um eine Ausgangsspannung zu erzeugen, die einen mittleren Pegel
aufweist, der der ausgewählten Binärziffer proportional
ist.
Die Erfindung ist modifizierbar und ist nicht notwendigerweise
ein Zweistufenverfahren, bei dem in einer ersten Stufe
erste und zweite Spannungswellenformen erzeugt werden, die
mittlere Pegel aufweisen, die die gewünschte Ausgangsspannung
approximieren, jedoch entsprechend geringer und größer sind
als diese, und bei dem in einer zweiten Stufe die gewünschte
Ausgansspannung durch Umschaltung zwischen diesen zwei Spannungswellenformen
erhalten wird. Daher kann die Erfindung beispielsweise
in einen Dreistufenprozeß eingebaut werden, bei
dem eine zweite Approximationsstufe vorgesehen ist ähnlich der
soeben erwähnten ersten Stufe, und die Erzeugung der endgültigen
Ausgangsspannung wird in einer dritten Stufe vorgenommen;
bei der obenerwähnten Anordnung zur Überführung einer N-bit-
Binärziffer in eine entsprechende analoge Spannung würde die
Modifizierung der Erfindung zu einem Dreistufenverfahren für
die obengenannte Umschaltung zwischen den ersten und zweiten
Spannungswellenformen sorgen, um eine dritte Spannungswellen
form zu erzeugen, die einen mittleren Wert aufweist, die der
m-bit-Binärzahl proportional ist, die durch eine oder mehr
jedoch nicht sämtliche der signifikantesten Bits der erwähnten
(N-n) niedrigstwertigen Bits gebildet wird, wobei
m eine ganze Zahl kleiner als (N-n) ist, und um eine vierte
Spannungswellenform zu erzeugen, die einen mittleren Wert aufweist,
der der Binärziffer proportional ist, die durch ein
Inkrement um eins aus der genannten m-bit-Binärzahl gebildet wird,
wobei die Ausgangsspannung durch Umschaltung zwischen der
dritten und vierten Spannungswellenform erhalten wird in
Proportion zu der Binärzahl, die durch die verbleibenden
N-n-m)-Bits der ausgewählten N-bit-Binärzahl gebildet wird.
Um eine Umschaltung zwischen zwei Spannungspegeln vor
zunehmen, um eine Spannungswellenform zu erzeugen, die einen
mittleren Pegel aufweist, der einer Binärzahl proportional ist,
wird die genannte Binärzahl zweckmäßigerweise mit einer laufenden
Summe verglichen, aufgefüllt durch einen Zähler, der
eine vorbestimmte Rezirkulationsperiode aufweist, um einen
Koinzidenzausgang zu liefern zu einem bestimmten Zeitpunkt in
jedem Zyklus des Zählers, und wird die Umschaltung zwischen den
zwei Spannungspegeln im Koinzidenzzeitpunkt vorgenommen und
zu Beginn des Zählerzyklus. Um eine Umschaltung zwischen den
zwei Spannungspegeln vorzunehmen, um eine Spannungswellenform
zu erzeugen, die einen mittleren Pegel aufweist, der im richtigen
Verhältnis bzw. proportional zu einer Binärzahl ist,
die größer ist als eine andere Binärzahl, wobei in Abhängigkeit
von dieser die Umschaltung zwischen den beiden Spannungspegeln
vorgenommen wird, wird vorgezogen, die Umschaltung für
die größere Binärzahl vorzunehmen in Abhängigkeit der Vergleiche
zwischen der kleineren Binärzahl mit der laufenden
vom Zähler aufgefüllten Summe, jedoch mit der größeren der
zwei Spannngspegeln, ausgewählt für die Zählperiode, die
länger ist als die durch die Koinzidenz und den Zählerzyklusbeginn
bestimmte.
Die Erfindung betrifft ebenfalls Einrichtungen zur Durchführung
der obenerwähnten Verfahren.
Die Erfindung soll nun anhand der beigefügten Zeichnung,
in der Ausführungsbeispiele dargestellt sind und außerdem eine
im Stand der Technik bekannte Anordnung, näher erläutert
werden. Es zeigt
Fig. 1 eine schematische Darstellung eines bekannten
Digital-Analog-Converters,
Fig. 2 Wellenformen, die von dem Converter nach Fig. 1
erzeugt werden, und
Fig. 3 einen Digital-Analog-Converter gemäß der vorliegenden
Erfindung.
Es soll nun Bezug genommen werden auf Fig. 1, die einen
bekannten Digital-Analog-Converter zeigt, der zur Verwendung
bei einem Fernsehempfänger mit Sensortastenabstimmung vorgeschlagen
wird; die Anordnung weist einen Festwertspeicher 10
auf, der in digitaler Form Signale entspricht, die den Gleichspannungen
entsprechen, die erforderlich sind, einer Varicap-
Diode zugeführt zu werden, um den Kanalwählschaltkreis des
Empfängers auf spezifische Übertragungsfrequenzen abzustimmen.
So umfaßt bei einem Beispiel der Speicher 10 zwölf Register,
von denen jedes in der Lage ist, eine 12-bit-Binärzahl zu
speichern. Jedes der Register kann mit Hilfe der Berührungs
tastenterminals ausgewählt werden, von denen drei dargestellt
und mit den Zahlen 1, 2 und 3 markiert sind in der wohlbekannten
Berührungsschalterdarstellungsweise, und wenn diese so
ausgewählt sind, wird eine im entsprechenden Register gespeicherte
Ziffer in einen 12-bit-Speicher 11 übertragen. Ein Oszillator
12 ist mit einem 12-bit-Zähler 13 verbunden. Der
Speicher 11 und der Zähler 13 sind mit einem Komparator 14
verbunden, dessen einer Ausgang zu einem bistabilen Kreis 15
geführt ist, so daß, wenn Koinzidenz erzielt ist zwischen der
im Speicher 11 gespeicherten Zahl und dem im Zähler 13 aufgelaufenen
Zählerstand, ein Ausgangssignal vom Komparator 14
erzeugt wird, um den bistabilen Kreis 15 in seinen "on"-Zustand
zu schalten. Der Zähler 13 weist außerdem eine direkte Verbindung
zum bistabilen Kreis 15 auf, um diesen in seinen "off"-
Zustand zurückzusetzen, wenn der Zähler 13 seinen maximalen
Zählerstand erreicht hat.
Beim Betrieb der bekannten soweit beschriebenen Anordnung
betätigt die Übertragung einer 12-bit-Binärzahl aus dem
Festwertspeicher 10 in den Speicher 11 nach Durchführung der
Übertragung den Zähler 13, der dann Impulse zählt, die vom
Oszillator 12 erzeugt werden. Der bistabile Kreis 15 befindet
sich zu dieser Zeit in seinem "off"-Zustand und verbleibt in
diesem bis der Zählerstand im Zähler mit der Binärzahl im
Speicher 11 übereinstimmt, wonach ein Ausgangssignal vom
Komparator 14 den bistabilen Kreis in seinen "on"-Zustand
stellt. Der "on"-Zustand des bistabilen Kreises 15 wird dann
aufrechterhalten, bis der Zähler 13 auf seinen maximalen Zählerstand
aufgefüllt ist und zurückgesetzt ist, wonach der bistabile
Kreis 15 wiederum in seinen "off"-Zustand zurückgesetzt
wird. Diese Folge wird mit dem bistabilen Kreis 15 wiederholt,
wodurch ein Rechteckwellenausgangsmaterial erzeugt wird, das
ein "low"-Zeit ("off"-Periode)/"high"-Zeit ("on"-Periode)-
Verhältnis aufweist, das durch die im Speicher 11 gespeicherte
Zahl bestimmt ist.
Das Ausgangssignal des bistabilen Kreises 15 ist in der
Fig. 2 bei a gezeigt, und es sei vermerkt, daß das Verhältnis
zwischen der Zeit, in der sich der bistabile Kreis in seinem
"off"-Zustand befindet, und der Zykluszeit direkt abhängt von
der Zahl, die im Speicher 11 gespeichert worden ist.
Der bistabile Kreis 15 ist mit einem Schalter 16, 16′
verbunden, so daß im "on"-Zustand des bistabilen Kreises der
Ausgang des Schalters 16, 16′ an einen Anschluß 18, eine 0-Volt-
Versorgungsleitung, angeschlossen ist und im "off"-Zustand
des bistabilen Kreises 15 an einen Anschluß 17, eine 30-Volt-
Versorgungsleitung angeschlossen ist. Der Ausgang des Schalters
16′ wird auf diese Weise abwechselnd mit einer 30-Volt-
Quelle und einer 0-Volt-Quelle verbunden, wobei die relativen
Verbindungszeiten abhängig sind von der im Speicher 11 gespeicherten
Zahl. Ein Glättungskreis, in der Fig. 1 durch
einen R-C-Integrator 19 dargestellt, ist mit dem Ausgang des
Schalters 16, 16′ verbunden und liefert auf dem Anschluß 20
eine Ausgangsspannung, die im wesentlichen eine bei b in der
Fig. 2 gezeigte Form hat und einen Mittelwert aufweist, der
proportional ist zur im Speicher 11 gespeicherten Zahl, jedoch
eine beträchtliche Welligkeit aufweist.
Die Frequenz der Welligkeit in dem Signal am Anschluß 20
ist abhängig von der Frequenz des Oszillators 12 und dem Gesamtzählstand
des Zählers 13. Wenn die Frequenz des Oszillators 12
z. B. 2,048 MHz beträgt und der Zähler 13 ein 12-stufiger Zähler
ist, der bis 2¹² zählt, d. h. bis 4096, beträgt die Frequenz
der Welligkeit =0,5 kHz. Um diese Welligkeit
vollständig zu entfernen, müßte die Zeitkonstante des
Glätungskreises 19 derart sein, daß eine relativ geringe
Ansprechbarkeit hinsichtlich der Spannung am Anschluß 20 erhalten
wird aufgrund einer Änderung der im Speicher 11 gespeicherten
Zahl, wobei üblicherweise mehrere Sekunden vergehen,
bevor die Spannung am Anschluß 20 ihren neuen Wert annimmt.
Um diesen Nachteil zu vermeiden, werden anstelle der
einzigen Zerhackerstufe durch den Schalter 16 bei der bekannten
Anordnung nach Fig. 1 zwei Stufen bei der Anordnung gemäß
der Erfindung verwendet, wie in der Fig. 3 gezeigt ist, in der
die Teile, die die gleiche Funktion haben wie die in der Fig. 1
gezeigten Teile, mit den gleichen Bezugsziffern versehen sind.
Anstelle des Speichers 11, der 12 Informationsbits bei der
bekannten Anordnung speichert, sind zwei Register 21 und 31
in der erfindungsgemäßen Ausführungsform nach Fig. 3 vorgesehen,
die jeweils 6 Informationsbits speichern. Es versteht
sich, daß natürlich auch ein 12-bit-Speicher anstelle zwei
getrennter 6-bit-Speicher verwendet werden kann, jedoch soll
zu Zwecken dieser Beschreibung der Speicher als aus zwei Teilen
bestehend betrachtet werden, die entsprechend getrennt
mit den Bezugszeichen 21 und 31 bezeichnet sind. Wenn eine
Übertragungsfrequenz ausgewählt werden sollt, überträgt die
Anordnung nach Fig. 3 die ersten 6 Bits der Information vom
Festwertspeicher 10 auf den Speicher 21 und überträgt die
verbleibenden 6 Bits auf den Speicher 31. Auf eine ähnliche
Art und Weise ist der Zähler 13 nach der bekannten Anordnung
gemäß der vorliegenden Erfindung in zwei Teile 23 und 33 aufgeteilt,
die beide einen 6-bit-Zähler umfassen. Der bekannte
Komparator 14 ist auch bei der erfindungsgemäßen Ausführungsform
gemäß Fig. 3 in zwei Teile 24 und 34 geteilt, wobei der
erste Teil 24 dazu verwendet wird, die Koinzidenz zwischen
der im Speicher 21 eingeschriebenen Binärzahl und dem Zählerstand
im Zähler 23 zu ermitteln und der zweite Teil 34 dazu
verwendet wird, die Koinzidenz zwischen der im Speicher 31
eingeschriebenen Binärzahl und dem Zählerstand im Zähler 33
zu bestimmen. Die bistabile Einrichtung 15 der bekannten Anordung
ist auf gleiche Weise bei der erfindungsgemäßen Aus
führungsform gemäß Fig. 3 in zwei getrennte bistabile Kreise
25 und 35 aufgeteilt, die mit dem Zähler 23 und dem Komparator
24 und dem Zähler 33 und dem Komparator 34 verbunden sind, wobei
jeder bistabile Kreis 25, 35 den Betrieb von Schaltern 26,
36 steuert, wie nachfolgend beschrieben wird.
Der bistabile Kreis 25 wird in seinen "on"-Zustand gebracht,
wenn der Komparator 24 Koinzidenz zwischen der Zahl im Speicher
21 und dem Zählerstand im Zähler 23 feststellt, und wird
zurückgesetzt, wenn der Zähler 23 seinen maximalen Zählerstand
erreicht hat. Der bistabile Schaltkreis 25 betätigt einen
Schalter 26, 26′, der abwechselnd den Ausgang von einer 30-Volt-
Leitung 17 und einer 0-Volt-Leitung 18, wie bei der bekannten
Anordnung nach Fig. 1, auswählt bzw. ansteuert. Jedoch ist
ein weiterer Schalter 27, 27′ mit dem bistabilen Kreis 25
und den Leitungen 17 und 18 verbunden und ist eine Einrichtung
zur Einführung einer Verzögerung vorgesehen, um die
Impulsbreite des "off"-Signales vom bistabilen Kreis 25,
das dem Schalter 27, 27′ zugeführt wird, um eine Schwin
gungsperiode des Oszillators 12 auszudehnen; der Zweck
dieser Maßnahme wird nachfolgend erläutert. Das bistabile
Glied 35 wird in seinen "on"-Zustand geschaltet, wenn der
Komparator 34 zwischen der Zahl im Speicher 31 und dem im
Zähler 33 aufgelaufenen Zählerstand Koinzidenz feststellt,
und wird in seinen "off"-Zustand geschaltet, wenn der Zähler
33 seinen maximalen Zählerstand erreicht. Der bistabile Kreis
35 steuert den Betrieb des Schalters 36, 36′, um eine Auswahl
zwischen den Spannungen auf den Ausgangsleitungen der Schalter
26, 26′ und 27, 27′, wie zuvor beschrieben, zu bewirken. Ein
Glättungskreis 19 gibt die Spannung vom Schalter 36, 36′ auf
den Ausgangsanschluß 20.
Die Einrichtung zur Verbreiterung des "off"-Signales
könnte ein abschaltbares Gatter (nicht gezeigt) im Schalter
27 aufweisen, das auf ein Signal "F-1" anspricht, das vom
Zähler 23 während des Zählvorganges eben vor seinem maximalen
Zählerstand abgegeben wird. Bei Ansteuerung durch das F-1-Signal
wird der Schalter 27 gesperrt für einen Teil des Impulses
vom bistabilen Kreis 25, der einer Schwingungsperoide entspricht.
Zum Beispiel könnte das abschaltbare Gatter am Eingang des
Schalters 27 in Reihe mit dem Signal vom bistabilen Kreis 25
angeordnet sein und dazu verwendet werden, das Signal durchzulassen
außer für eine Schwingungsperiode, die dem F-1-Signal
folgt. Alternativ dazu könnte die Einrichtung zur Verbreiterung
des "off"-Signales dazu verwendet werden, eine Steuerung
des Schalters 27 durch einen getrennten bistabilen Kreis (nicht
gezeigt) zu bewirken anstatt durch den bistabilen Kreis 25.
Dieser zusätzliche bistabile Kreis würde durch das Koinzidenzsignal
vom Komparator 24 gesetzt und durch das "F-1"-Signal
vom Zähler 23 zurückgesetzt werden. Bei einer anderen Aus
führungsform einer Einrichtung zur Verbreiterung des "off"-
Signales würde der Schalter 27 durch einen getrennten bistabilen
Kreis (nicht gezeigt) gesteuert werden anstatt durch den
bistabilen Kreis 25, und dieser zusätzliche bistabile Kreis
würde durch das Koinzidenzsignal vom Komparator 24 gesetzt
werden, nachdem das Signal ein einstufiges digitales Schieberegister
(nicht gezeigt) passiert hat, und der bistabile
Kreis würde durch das dem "maximalen Zählerstand" entsprechende
Signal vom Zähler 23 zurückgesetzt werden. Das Schieberegister
würde durch die Signale vom Oszillator 12 getaktet
werden und damit eine Verbreiterung des "off"-Signales, das
die Schalteinrichtung 27 steuert, um eine Schwingungsperiode
bewirken.
Nachfolgend soll die Funktion des Schaltkreises nach
Fig. 3 erläutert werden. Es sei angenommen, daß die im Festwertspeicher
10 enthaltene Information gebildet wird durch
eine Zahl aus 12-bit-Binärziffern, die jeweils einer bestimmten
Übertragungsfrequenz entsprechen, auf die die Kanalwählkreise
des Fernsehempfängers abgestimmt werden sollen. Wenn
irgendeine dieser Zahlen in die 6-bit-Register 21 und 31
eingelesen wird, werden die sechs signifikantesten Bits
der ausgewählten 12-bit-Zahl in den Speicher 21 und die
sechs niedrigstwertigen Bits der Zahl in der den Speicher 31
eingelesen. Nach Beendigung des Auslesens der Zahl aus dem
Festwertspeicher 10 und des Einlesens in die Speicher 21 und
31 wird der Oszillator 12 angesteuert, um Impulse den Zählern
23 und 33 zuzuführen, und die Komparator 24 und 34 überwachen
die Koinzidenz zwischen (1) der Binärzahl (dargestellt
durch die sechs signifikantesten Bits der Zahl aus dem Festwertspeicher
10), die im Speicher 21 abgespeichert ist, und
dem im Zähler 23 aufgelaufenen Zählerstand, und (2) der Binärzahl
(dargestellt von den sechs niedrigstwertigen Bits
der Zahl aus dem Festwertspeicher 10), die im Speicher 31
abgespeichert ist, und dem im Zähler 33 aufgelaufenen Zählerstand.
Der bistabile Schaltkreis wird seinen "on"-Zustand
gestellt, wenn der Komparator 24 Koinzidenz zwischen der
Zahl im Speicher 21 und dem Zählerstand im Zähler 23 feststellt,
und wird in seinen "off"-Zustand zurückgesetzt, wenn der Zähler
23 nach 2⁶=64 Impulsen vom Oszillator 12 wieder von vorn
beginnt. Der Schalter 26, 26′ wählt zwischen den Spannungen
auf den Leitungen 17 und 18 in Abhängigkeit des Schaltzustandes
des bistabilen Kreises 25 und dadurch erscheint auf der
Ausgabeleitung 37 eine Spannung, die einen mittleren Wert
aufweist, der zu der Zahl im Speicher 21 proportional ist.
Der bistabile Kreis 25 bestimmt außerdem den Betrieb
des Schalters 27, 27′, in diesem Falle jedoch mit Hilfe einer
Einrichtung, die die "off"-Periode des Ausgangssignales des
bistabilen Kreises 25 um eine Schwingungsperiode des Oszillators
12 ausdehnt. Mit dieser Einrichtung wird der Schalter 27,
27′ so betätigt, wie der Schalter 26, 26′ betätigt würde, wenn
die Zahl im Speicher 21 um eine Einheit größer wäre als ihre
wirkliche Größe. Zum Beispiel, würde der Schalter 26, 26′ entsprechend
einer Binärzahl 110101, die im Speicher 21 eingeschrieben
ist, betätigt werden, würde der Schalter 27, 27′
betätigt entsprechend einer Zahl 110110 im Speicher 21.
Da der Speicher 21 die sechs signifikantesten Bits der
12-bit-Zahl enthält, die aus dem Festwertspeicher 10 ausgelesen
ist, wird die Zahl, die durch diese sechs Bits dargestellt
wird, wobei angenommen sei, daß die sechs niedrigstwertigen
Bits nicht sämtlich Null sind, kleiner als die
aus dem Speicher 10 ausgelesene 12-bit-Zahl. Durch Erhöhung
der Zahl im Speicher 21 um eine Einheit, um die Steuerung des
Schalters 27, 27′ zu bestimmen, wird das Resultat erhalten,
daß der Schalter 27, 27′ entsprechend einer Zahl betätigt
wird, die größer ist als die aus dem Speicher 10 ausgelesene
Zahl. Die auf den Ausgabeleitungen 37 und 38 der Schalter 26,
26′ und 27, 27′ abgegebenen Spannungen werden entsprechend
geringer und größer sein als die geforderte Spannung, die der
aus dem Speicher 10 ausgelesenen Zahl entspricht.
Die zweite Stufe der selektiven Schaltung, durchgeführt
durch den Schalter 36, 36′ bei Steuerung durch den bistabilen
Kreis 35, ermöglicht eine von dem geforderten Spannungspegel
zu machende Selektion aus den zwei Spannungen auf den Leitungen
37 und 38. Der bistabile Kreis 35 wird in Abhängigkeit
von den sechs niedrigstwertigen Bits der aus dem Speicher 10
ausgelesenen 12-bit-Zahl betätigt, und es sei bemerkt,
daß diese sechs niedrigstwertigen Bits die Information
enthalten, die exakt bestimmt, wo die aus dem Speicher 10
ausgelesene 12-bit-Zahl zwischen der Zahl im Speicher 21
und der um eine Einheit erhöhten Zahl liegt. Es sei das
obige Beispiel wieder aufgetriffen, bei dem die Zahl im Speicher
21 110101 und die vergrößerte Zahl, die den Schalter 27,
27′ steuert, 110110 ist, und es sei angenommen, daß die volle
aus dem Speicher 10 ausgelesene 12-bit-Zahl z. B. 110101001101
sei; dann erkennt man, daß die durch die sechs niedrigstwertigen
Ziffern 001101 dargestellte Zahl bestimmt, um wieviel
größer die 12-bit-Zahl als 110101000000 ist, und um
wieviel kleiner sie als 110101000000 ist. Der Schalter 36, 36′
wird somit so betätigt, daß er die geforderte Spannung aus
einer kleineren Spannung auf der Leitung 37 und einer größeren
Spannung auf der Leitung 38 auswählt.
Wenn angenommen wird, daß die Oszillatorfrequenz des
Oszillators 12, wie zuvor, 2,048 MHz ist, und daß der Zähler
23 bis 2⁶, d. h. bis 64, zählen kann, wird die Frequenz der
Welligkeit, mit der die Ausgangssignale der Schalter 26′ und
27′ behaftet sind, =32 kHz sein. Man erkennt,
daß diese Frequenz das 64fache der mit der Anordnung nach
Fig. 1 erreichten Frequenz ist, und demgemäß kann die Zeitkonstante
des Glättungskreises 19 auf geeignete Art und Weise
reduziert und die Ansprechbarkeit bzw. Ansprechgeschwindigkeit
des Schaltkreises entsprechend erhöht werden.
Es sei vermerkt, daß viele Modifikationen bei der oben
beschriebenen erfindungsgemäßen Anordnung nach Fig. 3 möglich
sind. So ist der Speicher 21, 31 als in zwei Teile aufgeteiltes
12-bit-Register dargestellt, und man erkennt, daß andere
Zahlen, wie gewünscht, ausgewählt werden können. Falls erforderlich,
können zur Verbesserung der Anordnung weitere
Glättungsschaltkreise in den Zweigen 37 und 38 vorgesehen werden,
um die Ausgangssignale der Schalter 26′ und 27′ zu glätten,
bevor diese dem Schalter 36′ zugeführt werden. Es sei
außerdem vermerkt, daß, obwohl ein zweistufiger Zerhackerkreis
dargestellt worden ist, mit Speichern, Zählern und
Komparatoren usw., aufgeteilt in zwei Teile, es möglich wäre,
die Anordnung in eine andere Zahl von Teilen aufzuteilen
und die Zahl der Zerhackerstufen zu erhöhen. So könnten die
Speicher usw. beispielsweise in drei Teile aufgeteilt werden
und drei Zerhackerstufen könnten verwendet werden anstatt
der gezeigten zwei Stufen.
Claims (9)
1. Verfahren zur Umwandlung einer ausgewählten Zahl in eine
entsprechende analoge Spannung, bei dem ein pulsdauer
moduliertes Rechtecksignal erzeugt wird, das zwischen
ersten und zweiten Spannungspegeln umschaltet, um einen
mittleren Wert zu erhalten, der zu einer ersten Zahl proportional
ist, die einen Grobwert der ausgewählten Zahl
darstellt, dadurch gekennzeichnet,
daß ein zweites pulsdauermoduliertes Rechtecksignal erzeugt
wird, das zwischen den ersten und zweiten Spannungspegeln
umschaltet, um einen mittleren Wert zu erhalten,
der zu einer zweiten Zahl proportional ist, die einen
Feinwert der ausgewählten Zahl darstellt, und daß eine
Ausgangsspannung erzeugt wird, indem zwischen den ersten
und zweiten Rechtecksignalen proportional zum Verhältnis
der ausgewählten Zahl zu den ersten und zweiten Zahlen
umgeschaltet wird, um so einen mittleren Wert zu erhalten,
der zu der ausgewählten Zahl proportional ist.
2. Verfahren zur Umwandlung einer ausgewählten Zahl in eine
entsprechende analoge Spannung, bei dem ein pulsdauermoduliertes
Rechtecksignal erzeugt wird, das zwischen ersten und
zweiten Spannungspegeln umschaltet, um einen mittleren Wert
zu erhalten, der zu einer ersten Zahl proportional ist, die
einen Grobwert der ausgewählten Zahl darstellt, dadurch
gekennzeichnet, daß der erhaltene mittlere Wert zu einem
signifikantesten Teil der ersten Zahl proportional ist, daß
ein zweites pulsdauermoduliertes Rechtecksignal erzeugt
wird, das zwischen den ersten und zweiten Spannungspegeln
umschaltet, um einen mittleren Wert zu erhalten, der größer
ist als der mittlere Wert des ersten Rechtecksignals, und
zwar um einen Betrag, der einem Zuwachs um eine Einheit des
signifikantesten Teils der ersten Zahl entspricht, und daß
eine Ausgangsspannung erzeugt wird, indem zwischen den
ersten und zweiten Rechtecksignalen proportional zu einem
Teil der ersten Zahl umgeschaltet wird, der hinsichtlich der
Signifikanz der nächst höhere relativ zum signifikantesten
Teil der ersten Zahl ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
daß zur Umwandlung einer N-bit-Binärzahl in eine entsprechende
analoge Spannung zwischen den ersten und zweiten
Rechtecksignalen umgeschaltet wird, um ein drittes Rechtecksignal
zu erzeugen, das einen mittleren Pegel aufweist, der
zu einer m-bit-Binärzahl proportional ist, die durch
ein oder mehrere, jedoch nicht sämtliche der signifikantesten
Bits von (N-n) niedrigstwertigen Bits gebildet
wird, wobei m eine ganze Zahl kleiner als (N-n) ist,
und um ein viertes Rechtecksignal zu erzeugen, das einen
mittleren Wert aufweist, der zu der Binärzahl proportional
ist, die gebildet wird durch ein Inkrement um eins der
m-bit-Binärzahl, und daß die genannte Ausgangsspannung
durch Umschaltung zwischen dem dritten und vierten Rechtecksignal
in Proportion zu der Binärziffer erhalten wird, die
durch die verbleibenden (N-n-m)-Bits der ausgewählten
N-bit-Binärzahl gebildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet,
daß zur Umschaltung zwischen zwei Spannungspegeln, um ein
Rechtecksignal zu erzeugen, das einen mittleren Pegel aufweist,
der zu einer Binärzahl proportional ist, die genannte
Binärzahl mit einer laufenden Summe verglichen wird, die
durch einen Zähler aufgefüllt wird, der eine vorbestimmte
Rezirkulationsperiode aufweist, um einen Koinzidenz bzw.
Übereinstimmg anzeigenden Ausgang zu einem entsprechenden
Zeitpunkt in jedem Zyklus des Zählers zu erhalten, und daß
das Umschalten zwischen den zwei Spannungspegeln zum Zeitpunkt
der Übereinstimmung bzw. der Koinzidenz und zu Beginn
des Zählerzyklus durchgeführt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß zur Umschaltung zwischen zwei Spannungspegeln, um ein
Recktecksignal zu erzeugen, das einen mittleren Pegel aufweist,
der proportional ist zu einer Binärzahl, welche eine
Einheit größer ist als eine andere Binärzahl, bezüglich der die
Umschaltung zwischen den zwei Spannungspegeln erfolgt,
dieses Umschalten für die größere Binärzahl durchgeführt
wird in Abhängigkeit vom Vergleich der kleineren Binärzahl
mit der laufenden Summe, die durch den Zähler aufgefüllt
wird, jedoch mit der größeren der beiden Spannungspegel, die
für eine Zählperiode ausgewählt sind, die länger ist als
die, die durch die Koinzidenz und den Beginn des Zählerzyklus
bestimmt ist.
6. Einrichtung zur Umwandlung einer ausgewählten Zahl in
eine entsprechende analoge Spannung, mit einer Einrichtung,
die durch Umschaltung ein pulsdauermoduliertes Rechtecksignal
erzeugt und einen mittleren Wert bildet, der zu einer
ersten Zahl proportional ist, die einen Grobwert der ausgewählten
Zahl darstellt, dadurch gekennzeichnet, daß eine
zweite Einrichtung vorgesehen ist, die durch Umschaltung
zwischen den ersten und zweiten Spannungspegeln ein zweites
pulsdauermoduliertes Rechtecksignal erzeugt und so einen
mittleren Wert bildet, der zu einer zweiten Zahl proportional
ist, die einen Feinwert der ausgewählten Zahl darstellt,
und daß eine dritte Einrichtung vorgesehen ist, die eine
Ausgangsspannung erzeugt, indem sie zwischen den ersten und
zweiten Rechtecksignalen proportional zum Verhältnis der
ausgewählten Zahl zu den ersten und zweiten Zahlen umschaltet,
um so einen mittleren Wert zu bilden, der zu der ausgewählten
Zahl proportional ist.
7. Einrichtng zur Umwandlung einer ausgewählten Zahl in
eine entsprechende analoge Spannung, mit einer ersten Einrichtung,
die durch Umschaltung zwischen ersten und zweiten
Spannungspegeln ein pulsdauermoduliertes Rechtecksignal
erzeugt und einen mittleren Wert bildet, der zu einem signifikantesten
Teil der ersten Zahl proportional ist, die einen
Grobwert der ausgewählten Zahl darstellt, dadurch gekennzeichnet,
daß eine zweite Einrichtung vorgesehen ist, die
durch Umschaltung zwischen den ersten und zweiten Spannungspegeln
ein zweites pulsdauermoduliertes Rechtecksignal
erzeugt und so einen mittleren Wert bildet, der größer ist
als der mittlere Wert des ersten Rechtecksignals, und zwar
um einen Betrag, der einen Zuwachs um eine Einheit des
signifikantesten Teils der ersten Zahl entspricht, und daß
eine dritte Einrichtung vorgesehen ist, die eine Ausgangsspannung
erzeugt, indem sie zwischen den ersten und zweiten
Rechtecksignalen proportional zu einem Teil der ersten Zahl
umschaltet, der hinsichtlicht der Signifikanz der nächst
höhere relativ zum signifikantesten Teil der ersten Zahl
ist.
8. Einrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet,
daß die Einrichtung zum Umschalten zwischen
ersten und zweiten Spannungspegeln, um ein Rechtecksignal zu
erzeugen, das einen mittleren Wert aufweist, der zu einer
vorbestimmten Binärzahl proportional ist, ein Register zum
Speicher der Binärzahl aufweist, einen Ringzähler, der
Ausgangsimpulse eines Oszillators zählt, einen Komparator
zur Erzeugung eines Signales, wenn Übereinstimmung zwischen
der Binärzahl in dem Register und dem Zählerstand im Zähler
erkannt worden ist, und eine Einrichtung, die zu dem Zeitpunkt
anspricht, wenn die Koinzidenzsignale in der Zykluszeit
des Zählers auftreten und so das Rechtecksignal erzeugt.
9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet,
daß die Einrichtung, die zu dem Zeitpunkt anspricht, wenn
die Koinzidenzsignale in der Zykluszeit des Zählers auftreten,
um so das Rechtecksignal zu erzeugen, einen Schalter
umfaßt zur wechselweisen Verbindung einer Ausgangsleitung
mit dem einen oder dem anderen Anschlüssen, auf die
beim Einsatz der Einrichtung die genannten ersten und zweiten
Spannungspegel gegeben werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB4637/76A GB1531832A (en) | 1976-02-05 | 1976-02-05 | Digital to analogue converters |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2704141A1 DE2704141A1 (de) | 1977-08-11 |
DE2704141C2 true DE2704141C2 (de) | 1990-06-28 |
Family
ID=9780933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772704141 Granted DE2704141A1 (de) | 1976-02-05 | 1977-02-02 | Digital-analog-converter |
Country Status (4)
Country | Link |
---|---|
US (1) | US4258355A (de) |
JP (1) | JPS52113101A (de) |
DE (1) | DE2704141A1 (de) |
GB (1) | GB1531832A (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4389637A (en) * | 1980-02-04 | 1983-06-21 | Matsushita Electric Corp. Of America | Digital to analog converter |
JPS5799821A (en) * | 1980-12-15 | 1982-06-21 | Sony Corp | Digital-to-analogue converter |
JPH063878B2 (ja) * | 1981-10-08 | 1994-01-12 | ソニ−株式会社 | デジタル・アナログ変換装置 |
US4595910A (en) * | 1983-07-28 | 1986-06-17 | Rca Corporation | Digital-to-analog converter useful in a television receiver |
US4544911A (en) * | 1983-08-31 | 1985-10-01 | Rca Corporation | Low cost monotonic digital-to-analog converter |
GB2144005B (en) * | 1983-07-28 | 1986-10-22 | Rca Corp | Digital-to-analog converter useful in a television receiver |
DE3801951C2 (de) * | 1988-01-23 | 1997-03-20 | Vdo Schindling | Digital/Analog-Wandler |
US6362766B1 (en) * | 2000-02-09 | 2002-03-26 | International Business Machines Corporation | Variable pulse PWM DAC method and apparatus |
DE102007046560A1 (de) * | 2007-09-28 | 2009-04-02 | Siemens Ag | Feldgerät mit einem Analogausgang |
US8471746B2 (en) * | 2011-07-08 | 2013-06-25 | Tektronix, Inc. | Digital-to-analog conversion with combined pulse modulators |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1280920B (de) * | 1964-05-15 | 1968-10-24 | Telefunken Patent | Verfahren zur Erzeugung einer einem binaercodierten Zahlenwert analogen Spannung |
US3371334A (en) * | 1964-05-18 | 1968-02-27 | Itt | Digital to phase analog converter |
US3576575A (en) * | 1968-11-21 | 1971-04-27 | Ibm | Binary coded digital to analog converter |
US3707713A (en) * | 1970-10-13 | 1972-12-26 | Westinghouse Electric Corp | High resolution pulse rate modulated digital-to-analog converter system |
US3705399A (en) * | 1970-12-09 | 1972-12-05 | Hercules Inc | Digital to analog converter |
US3731300A (en) * | 1971-08-13 | 1973-05-01 | Itt | Digital to sin/cos converter |
DE2317851B2 (de) * | 1973-04-10 | 1975-04-24 | Grundig E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig, 8510 Fuerth | Digital-Analog-Wandler |
-
1976
- 1976-02-05 GB GB4637/76A patent/GB1531832A/en not_active Expired
-
1977
- 1977-02-02 DE DE19772704141 patent/DE2704141A1/de active Granted
- 1977-02-04 JP JP1203177A patent/JPS52113101A/ja active Pending
-
1978
- 1978-08-07 US US05/931,796 patent/US4258355A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
GB1531832A (en) | 1978-11-08 |
US4258355A (en) | 1981-03-24 |
JPS52113101A (en) | 1977-09-22 |
DE2704141A1 (de) | 1977-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3715237C2 (de) | ||
CH622916A5 (de) | ||
EP0151087A2 (de) | Vorrichtung zur gegenseitigen Informationsübertragung | |
DE2744432A1 (de) | Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl. | |
DE2704141C2 (de) | ||
DE3825863C2 (de) | Verfahren zur Synchronisierung eines Codewortes mit einem empfangenen spektral gespreizten Signal | |
DE2206294C3 (de) | Verfahren zum Einstellen bzw. Einschalten von Kanälen, Helligkeit, Lautstärke usw. in Fernsehempfängern | |
EP0175863A2 (de) | Verfahren zum Senden von Daten über die Leitung eines Wechselstrom-Verteilungsnetzes und Sender zur Durchführung des Verfahrens | |
DE3427852C2 (de) | ||
DE2539628A1 (de) | Schaltungsanordnung | |
DE2704756C2 (de) | Digital-Analog-Umsetzer | |
DE3515611C2 (de) | ||
DE2632025A1 (de) | Abstimmschaltung fuer hochfrequenzempfangsgeraete nach dem ueberlagerungsprinzip | |
EP0873588A1 (de) | Verfahren und anordnung zur frequenzmodulation eines hochfrequenten signals | |
DE3124964C2 (de) | ||
DE2530033C2 (de) | Schaltungsanordnung zur Umsetzung digital vorgegebener Steuerbefehle in analoge Ausgangsspannungen | |
DE2411871B1 (de) | Schaltungsanordnung zur erdfreien Übertragung von Signalen über Trennstellen in Femmeldeanlagen | |
DE2424930C3 (de) | Anordnung zur Analog/Digitalumwandlung | |
DE2817404A1 (de) | Elektronische abstimmvorrichtung | |
DE2337132A1 (de) | Dezimale grenzwerteinstellung zum vergleich mit einem binaeren digitalsignal | |
DE3114037C2 (de) | Abstimmsystem | |
DE3413051C2 (de) | ||
DE2614362A1 (de) | Digital-analogkonverter zur erzeugung einer vielzahl definierter ausgangs- amplitudenwerte | |
DE1218554B (de) | Verfahren und Anordnung zur Einstellung und Konstanthaltung der Frequenz eines Oszillators | |
DE4136980A1 (de) | Vorrichtung zur veraenderung des tastverhaeltnisses oder der pulszahldichte einer signalfolge |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |