DE2660532C2 - Process for generating the drive pulses for the stepper motors of an automatic sewing machine and sewing machine operating according to this process - Google Patents
Process for generating the drive pulses for the stepper motors of an automatic sewing machine and sewing machine operating according to this processInfo
- Publication number
- DE2660532C2 DE2660532C2 DE2660532A DE2660532A DE2660532C2 DE 2660532 C2 DE2660532 C2 DE 2660532C2 DE 2660532 A DE2660532 A DE 2660532A DE 2660532 A DE2660532 A DE 2660532A DE 2660532 C2 DE2660532 C2 DE 2660532C2
- Authority
- DE
- Germany
- Prior art keywords
- pulse
- signal
- log
- gate
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009958 sewing Methods 0.000 title claims description 66
- 238000000034 method Methods 0.000 title claims description 50
- 230000008569 process Effects 0.000 title description 33
- 230000001960 triggered effect Effects 0.000 claims description 44
- 230000000903 blocking effect Effects 0.000 claims description 27
- 102100021439 Cancer/testis antigen 62 Human genes 0.000 claims description 25
- 101710117701 Cancer/testis antigen 62 Proteins 0.000 claims description 25
- 230000006870 function Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 8
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 66
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 58
- 230000015572 biosynthetic process Effects 0.000 description 48
- 238000011156 evaluation Methods 0.000 description 37
- 108010076504 Protein Sorting Signals Proteins 0.000 description 22
- 102100021967 Coiled-coil domain-containing protein 33 Human genes 0.000 description 16
- 101000897106 Homo sapiens Coiled-coil domain-containing protein 33 Proteins 0.000 description 16
- 101000772169 Homo sapiens Tubby-related protein 2 Proteins 0.000 description 15
- 102100029294 Tubby-related protein 2 Human genes 0.000 description 15
- 230000003111 delayed effect Effects 0.000 description 10
- 101000874141 Homo sapiens Probable ATP-dependent RNA helicase DDX43 Proteins 0.000 description 6
- 102100035724 Probable ATP-dependent RNA helicase DDX43 Human genes 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000001143 conditioned effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- VYMCYRPQICLHKC-WCCKRBBISA-N acetic acid;(2s)-2-amino-5-[[amino-(hydroxyamino)methylidene]amino]pentanoic acid Chemical compound CC(O)=O.OC(=O)[C@@H](N)CCCN=C(N)NO VYMCYRPQICLHKC-WCCKRBBISA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 102100026657 Cathepsin Z Human genes 0.000 description 1
- 102220588150 Cell growth regulator with EF hand domain protein 1_I56A_mutation Human genes 0.000 description 1
- 101000910979 Homo sapiens Cathepsin Z Proteins 0.000 description 1
- 102220469702 Voltage-dependent L-type calcium channel subunit beta-2_I64A_mutation Human genes 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 102220095258 rs778886055 Human genes 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/409—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by using manual data input [MDI] or by using control panel, e.g. controlling functions with the panel; characterised by control panel details or by setting parameters
-
- D—TEXTILES; PAPER
- D05—SEWING; EMBROIDERING; TUFTING
- D05B—SEWING
- D05B21/00—Sewing machines with devices for automatically controlling movement of work-carrier relative to stitch-forming mechanism in order to obtain particular configuration of seam, e.g. programme-controlled for sewing collars, for attaching pockets
-
- D—TEXTILES; PAPER
- D05—SEWING; EMBROIDERING; TUFTING
- D05B—SEWING
- D05B69/00—Driving-gear; Control devices
- D05B69/36—Devices for stopping drive when abnormal conditions occur, e.g. thread breakage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/10—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using selector switches
- G05B19/106—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using selector switches for selecting a programme, variable or parameter
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/19—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by positioning or contouring control systems, e.g. to control position from one programmed point to another or to control movement along a programmed continuous path
- G05B19/40—Open loop systems, e.g. using stepping motor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/408—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by data handling or data format, e.g. reading, buffering or conversion of data
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/4093—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by part programming, e.g. entry of geometrical information as taken from a technical drawing, combining this with machining and material information to obtain control information, named part programme, for the NC machine
-
- D—TEXTILES; PAPER
- D05—SEWING; EMBROIDERING; TUFTING
- D05B—SEWING
- D05B65/00—Devices for severing the needle or lower thread
-
- D—TEXTILES; PAPER
- D05—SEWING; EMBROIDERING; TUFTING
- D05D—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES D05B AND D05C, RELATING TO SEWING, EMBROIDERING AND TUFTING
- D05D2207/00—Use of special elements
- D05D2207/02—Pneumatic or hydraulic devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/36—Nc in input of data, input key till input tape
- G05B2219/36512—Select by a selector, dip switch
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Textile Engineering (AREA)
- Mechanical Engineering (AREA)
- Geometry (AREA)
- Sewing Machines And Sewing (AREA)
- Numerical Control (AREA)
Description
Es fehlt jedoch jede Angabe darüber, in welcher Weise die gespeicherten Daten zur Erzeugung der Antriebsimpulse für die Schrittmotoren verwendet werden. Entsprechendes gilt für eine Nähmaschine, die Gegenstand des älteren Patentes nach DE-PS 25 33 595 istHowever, there is no indication of the way in which the data stored for generating the drive pulses are used can be used for the stepper motors. The same applies to a sewing machine that is the subject of the earlier patent according to DE-PS 25 33 595
Die üblichen Verfahren zur Erzeugung von Impulsfolgen für den Antrieb von Schrittmotoren sind nicht dazu geeignet, den extrem hohen Forderungen zu genügen, die an den Antrieb der Schrittmotoren von automatischen Nähmaschinen zu stellen sind. So ist es aus »Elektrotechnische Zeitschrift B«, Heft 12, !972, Seiten 290 bis 294, bekannt, einen Schrittmotor mit Antriebsimpulsen unterschiedlicher Folgefrequenz zu speisen, die mittels einer Differenzfrequenzschaltung erzeugt werden. Solche Anordnungen werden vorwiegend in Regelkreisen verwendet, bei denen der Schrittmotor ein Stellglied in eine Sollstellung bringen soll. Die Impulsfrequenz nimmt ab, je stärker sich das Stellglied der Sollstellung nähert, und wird schließlich zu Null, wenn die Sollstellung erreicht ist Hierbei ist eine Rückmeldung erforderlich, welche die Ablage des Stellgliedes von der Sollstellung angibt Eine solche Art der Erzeugung von Antriebsimpulsen ist jedoch für die Verstellung des Werkstückhalters von Nähmaschinen ungeeignet, da hier jeweils zwischen den einzelnen, von der Nähmaschine ausgeführten Stichen eine bestimmte und von Stich zu Stich wechselnde Schrittzahl mit hoher Geschwindigkeit ausgeführt werden muß. Die Anwendung von in Abhängigkeit von der Anzahl der Schritte wechselnden Impulsfolgefrequenzen und eine Rückmeldung über die Position der Stellmotoren würde bei Nähmaschinen zu einem unvertretbar großen Aufwand führen.The usual methods of generating pulse trains for driving stepper motors are not suitable to meet the extremely high requirements, which are to be placed on the drive of the stepper motors of automatic sewing machines. So it is over "Elektrotechnische Zeitschrift B", issue 12,! 972, pages 290 to 294, known a stepper motor with drive pulses to feed different repetition frequency, which are generated by means of a differential frequency circuit. Such arrangements are mainly used in control loops in which the stepper motor is a Is to bring actuator into a target position. The pulse frequency decreases, the stronger the actuator approaches the target position, and eventually becomes zero when the target position is reached. Here is a Feedback required, which indicates the storage of the actuator from the target position. Such a type however, the generation of drive pulses is necessary for the adjustment of the workpiece holder of sewing machines unsuitable because there is a certain stitch between the individual stitches executed by the sewing machine and the number of steps changing from stitch to stitch must be carried out at high speed. The application depending on the number of steps changing pulse repetition frequencies and a feedback Using the position of the servomotors would result in an unacceptably large amount of effort in sewing machines to lead.
In der Zeitschrift »Elektrische Ausrüstung«, Heft 4, 1970, Seiten 33 bis 36, ist die Anwendung von Schrittmotoren bei Schleifmaschinen behandelt Bei Schleifmaschinen braucht der Schrittmotor nur jeweils nach Ausführen eines Schleifhubes den Schleifkopf um einen voreingestellten Betrag zu verstellen, und es steht für die Verstellung des eine vergleichsweise große *o Masse aufweisenden Schleifkopfes eine erhebliche Zeit zur Verfügung. Bei der bekannten Vorrichtung ist ein besonderer Impulsgeber vorgesehen, der durch ein Startsignal ausgelöst wird und eine Anzahl Impulse erzeugt deren Anzahl durch einen an einem Zähler voreingestellten Wert bestimmt ist. Hier werden also Impulsgruppen mit konstanter Impulsfolgefrequenz erzeugt, die von vornherein auf eine feste Zahl von Impulsen begrenzt sind. Dabei kann die Impulsfolge, anders als bei einer automatischen Nähmaschine, relativ klein sein.In the magazine "Electrical Equipment", Issue 4, 1970, pages 33 to 36, the use of stepper motors in grinding machines is treated the adjustment of a comparatively large * having o mass grinding head considerable time. In the known device, a special pulse generator is provided which is triggered by a start signal and generates a number of pulses, the number of which is determined by a value preset on a counter. Here pulse groups are generated with a constant pulse repetition frequency, which are limited from the outset to a fixed number of pulses. In contrast to an automatic sewing machine, the pulse sequence can be relatively small.
Endlich ist aus der US-PS 38 69 656 ein Verfahren zur Erzeugung von Antriebsimpulsen für Schrittmotoren bekannt bei dem mittels eines Oszillators, der jeweils von neuem zum Schwingen angeregt und dann wieder stillgesetzt wird, eine Impulsgruppe mit einer vorgegebenen Anzahl von Impulsen erzeugt wird. Aus dieser Impulsgruppe werden zu Beginn und am Ende Impulse unterdrückt, um beim Beschleunigen und Verzögern des Schrittmotors Fehler zu vermeiden. Statt dessen können so auch an die Impulsgruppe so viel Impulse angefügt werden, wie an deren Anfang unterdrückt worden sind, wobei die angefügten Impulse an solche Stellen gesetzt werden, an denen sich auch Impulse befinden wurden, wenn die Impulsgruppe mit der gleichen Folgefrequenz W fortgesetzt worden wäre. Als weitere Variante dieses' Verfahrens ist vorgesehen, eine zweite Impulsgruppe mit unterschiedlicher Folgefrequenz zu erzeugen, um Impulse dieser zweiten Impulsgruppe zur Anfügung an die Impulse der ersten Gruppe zu verwenden. Auch diese bekannten Verfahren sind sehr umständlich und haben den Nachteil, daß die Funktion von dem einwandfreien Amchwingan eines stets neu gestarteten Oszillators abhängt, relativ schwierige Differenzzählungen erforderlich sind und insbesondere die Beschleunigung und Verzögerung des Schrittmotors nicht so stetig erfolgt wie es zum Erzielen einer hohen Betriebssicherheit bei sehr hohen Schrittgeschwindigkeiten erforderlich ist Insbesondere dürfte es auch schwierig sein, mittels der bekannten Anordnung Impulsgruppen zu erzeugen, die nur wenige, insbesondere eins bis drei Impulse umfassen.Finally, from US-PS 38 69 656 a method for generating drive pulses for stepper motors known by means of an oscillator, which is stimulated to vibrate anew and then again is stopped, a pulse group with a predetermined number of pulses is generated. From this Impulse group are suppressed at the beginning and at the end of the impulse to avoid accelerating and decelerating the Stepper motor error to avoid. Instead, you can do so as many impulses are added to the impulse group as were suppressed at the beginning, where the added impulses are placed at those places where the impulses were also located, if the pulse group had been continued with the same repetition frequency W. As a further variant of this' Method is provided to generate a second pulse group with different repetition frequency To use impulses of this second impulse group to append to impulses of the first group. Even these known methods are very cumbersome and have the disadvantage that the function of the flawless Amchwingan of a constantly restarted Oscillator depends, relatively difficult differential counts are required and in particular the acceleration and deceleration of the stepper motor is not as constant as it is to achieve a high level of operational reliability is required at very high walking speeds In particular, it should also be difficult by means of the known arrangement to generate pulse groups that only have a few, in particular one to three Include impulses.
Demgemäß liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zum Erzeugen der Antriebsimpulse für die Schrittmotoren einer automatischen Nähmaschine anzugeben, das mit einfachen Mitteln durchführbar ist und insbesondere eine hohe Beschleunigung und entsprechend starke Verzögerung der Schrittmotoren mit hoher Bebriebssicherheit gestattet wobei es auch möglich ist jede gewünschte Anzahl von Antriebsimpulsen, beginnend mit nur einem Impuls, zu erzeugen.Accordingly, the object of the invention is to provide a method for generating the drive pulses specify for the stepper motors of an automatic sewing machine that can be carried out with simple means is and in particular a high acceleration and correspondingly strong deceleration of the stepper motors with a high level of operational reliability, whereby any desired number of drive pulses is also possible, starting with just one pulse to generate.
Diese Aufgabe wird gemäß den Merkmalen des kennzeichnenden Teils des Anspruchs 1 gelöstThis object is achieved according to the features of the characterizing part of claim 1
Der besondere Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß die Antriebsimpulse im wesentlichen von einer kontinuierlichen Impulsfolge fester Frequenz abgeleitet werden, die in Form eines Taktsignals bei digitalen elektronischen Steuereinrichtungen im allgemeinen vorhanden ist und trotzdem sowohl am Anfang als auch am Ende einer Impulsgruppe Impulse in Abständen erzeugt werden, die von der Frequenz der kontinuierlichen Impulsfolge unabhängig sind, so daß optimale Beschleunigungs- und Verzöge rungsverhältnisse erzielt werden können. Weiterhin ist von Vorteil, daß trotz der Erzeugung von Antriebsimpulsen, die von der kontinuierlichen Impulsfolge unabhängig sind, die Anzahl der Impulse in einfacher Weise dadurch bestimmt wird, daß von der Impulsfolge eine Anzahl von Impulsen abgezählt wird, die der Anzahl der auszuführenden Schritte gleich ist, und diese einfache Zählung zur Steuerung des gesamten Vorganges der Erzeugung der Antriebsimpulse verwendet wird. Daher lassen sich durch das erfindungsgemäße Verfahren mit sehr einfachen Mitteln und großer Betriebssicherheit optimale Impulsfolgen für den Antrieb der Schrittmotoren von Nähmaschinen erzeugen, welche auf die Bedürfnisse des Werkstückhalters von Nähmaschinen besonders abgestimmt sind. Dabei ist zu berücksichtigen, daß der Werkstückhalter bei Nähmaschinen zwischen den Stichen jeweils sehr schnelle Bewegungen ausführen muß, zugleich aber zwischen den Bewegungen für eine bestimmte Mindestzeit auch genau zum Stillstand kommen muß, was außerordentlich hohe Anforderungen an den Antrieb des Werkstückhalters und damit an die Steuerung der Schrittmotoren stellt.The particular advantage of the method according to the invention is that the drive pulses in can essentially be derived from a continuous pulse train of fixed frequency in the form of a Clock signal is generally present in digital electronic control devices and anyway Both at the beginning and at the end of a pulse group, pulses are generated at intervals that are different from the Frequency of the continuous pulse train are independent, so that optimal acceleration and deceleration ratios can be achieved. Another advantage is that, despite the generation of drive pulses, which are independent of the continuous pulse train, the number of pulses in simpler Way is determined in that a number of pulses is counted from the pulse train that the Number of steps to be performed is the same, and this simple count to control the entire process is used to generate the drive pulses. Therefore, by the method according to the invention with very simple means and high operational reliability, optimal pulse sequences for driving the Generate stepper motors of sewing machines, which respond to the needs of the workpiece holder of sewing machines are specially coordinated. It should be noted that the workpiece holder on sewing machines must perform very fast movements between the stitches, but at the same time between the movements must also come to a standstill for a certain minimum time, which is extraordinary high demands on the drive of the workpiece holder and thus on the control of the stepper motors represents.
Eine besonders vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens ergibt sich aus den Merkmalen des Anspruchs 2. Diese Ausgestaltung ermöglicht es, gleiche Schaltungskreise zur Erzeugung von verzögerten Impulsen zu Beginn und am Ende einer längeren Impulsfolge zu verwenden.A particularly advantageous embodiment of the method according to the invention results from the features of claim 2. This configuration makes it possible to use the same circuits for generating delayed Use pulses at the beginning and at the end of a longer pulse train.
Gegenstand der Erfindung ist auch eine automatische Nähmaschine, die zur Ausbildung des erfindungsgemäßen Verfahrens eingerichtet ist und deren Ausbildung durch den Anspruch 3 gekennzeichnet ist. Dabei wirdThe invention also relates to an automatic sewing machine which is used to form the inventive The method is set up and its design is characterized by claim 3. It will
die obenerwähnte Ausgestaltung des erfindungsgemäßen Verfahrens nach Anspruch 2 mit den Merkmalen des Anspruchs 4 erzielt.the above-mentioned embodiment of the method according to the invention according to claim 2 with the features of claim 4 achieved.
Die Erfindung wird im folgenden anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher beschrieben und erläutert. Es zeigtThe invention is explained in more detail below with reference to the exemplary embodiment shown in the drawing described and explained. It shows
F i g. 1 eine Teilseitenansicht einer erfindungsgemäßen Nähmaschine,F i g. 1 is a partial side view of an inventive Sewing machine,
F i g. 2 eine Draufsicht auf die Nähmaschine der F i g. 1 in Teildarstellung,F i g. FIG. 2 is a plan view of the sewing machine of FIG. 1 in partial representation,
F i g. 3 in Form eines Blockdiagramms die zentrale Steuerlogik der Nähmaschine,F i g. 3 the central control logic of the sewing machine in the form of a block diagram,
Fig.4a bis 4g elektrische Detailschaltungen des Steuersystems für die automatische Nähmaschine,Fig. 4a to 4g detailed electrical circuits of the control system for the automatic sewing machine,
Fig.5 den Kurvenverlauf von Taktsignalen des Steuersystems über der Zeit,5 shows the curve of clock signals of the Control system over time,
F i g. 6 den zeitlichen Ablauf von Taktsignalen, die ebenfalls bei dem Steuersystem verwendet werden,F i g. 6 the timing of clock signals that are also used in the control system,
F i g. 7 in Form eines schematischen Diagramms den Zeitablauf eines Maschinenzyklus beim Normalbetrieb der Nähmaschine,F i g. 7 shows, in the form of a schematic diagram, the timing of a machine cycle during normal operation the sewing machine,
F i g. 8 und 9 in schematischem Aufbau mögliche Datenkonfigurationen im Speicher des Steuersystems für die Nähmaschine und deren jeweilige mögliche Auswertung,F i g. 8 and 9 are a schematic structure of possible data configurations in the memory of the control system for the sewing machine and its possible evaluation,
Fig. 10 den Kurvenverlauf von im Steuersystem erzeugten Signalen über der Zeit.10 shows the curve profile of signals generated in the control system over time.
F i g. 11 in Form eines Diagramms den Verlauf verschiedener vom Steuersystem erzeugter Signale über der Zeit,F i g. 11 shows the course in the form of a diagram various signals generated by the control system over time,
Fig. 12 in schematischer Darstellung verschiedene Signale, die verwendet in Verbindung mit der Erzeugung von Impulsfolgen zur Ansteuerung von Motoren für die Bewegung der Klemmelemente,12 shows various in a schematic representation Signals used in connection with the generation of pulse trains for the control of Motors for moving the clamping elements,
Fig. 13 den relativen zeitlichen Ablauf von den Antriebsmotoren zugeleiteten Impulsfolgen,13 shows the relative time sequence of the pulse trains fed to the drive motors,
Fig. 14 bis 17 erneut Kurvenverläufe von Spannungen verschiedener im Steuerverlauf auftretender Signale über der Zeit zur Bildung der Ansteuerimpulsfolgen für die Bewegungsmittel.14 to 17 again curve profiles of voltages various signals occurring in the course of the control over time to form the drive pulse trains for the means of movement.
In den F i g. 1 und 2 ist eine programmgesteuerte Nähmaschine 50 dargestellt, die einen freitragenden Arm 52 aufweist, der einer Nähnadel 54 die mechanische Antriebskraft zuleitet. Das zu nähende (nicht dargestellte) Werkstück wird von einem Werkstückhalter 56 gehalten, der in einer horizontalen Ebene durch ein Kraftübertragungssystem verschieblich ist. Dieses System wird von zwei Schrittmotoren 58 und 60 angetrieben, die an einander gegenüberliegenden Seiten des Arms 52 angeordnet sind und dem Werkstückhalter so in zwei Koordinatenrichtungen, die mit X und Y bezeichnet sind, die erforderliche Antriebskraft zuführen, so daß er in entsprechender Weise bewegbar ist. Das Kraftübertragungssystem dient dazu, die Drehkraft der Schrittmotoren in eine Bewegung des Werkstückhalters in dessen zwei Koordinatenrichtungen zu übersetzen, wobei die Y-Koordinatenrichtung allgemein ausgerichtet ist auf die Längsachse des Arms 52 und die X-Koordinatenrichtung quer zur Armlängsachse verläuft.In the F i g. 1 and 2, a program-controlled sewing machine 50 is shown, which has a self-supporting Has arm 52, which feeds the mechanical drive force to a sewing needle 54. The (not shown) to be sewn Workpiece is held by a workpiece holder 56, which in a horizontal plane through a Power transmission system is displaceable. This system is supported by two stepper motors 58 and 60 driven, which are arranged on opposite sides of the arm 52 and the workpiece holder so apply the required driving force in two coordinate directions, which are marked with X and Y, so that it can be moved in a corresponding manner. The power transmission system serves to increase the torque the stepper motors in a movement of the workpiece holder in its two coordinate directions translate, with the Y coordinate direction generally aligned with the longitudinal axis of arm 52 and the X coordinate direction runs transversely to the arm's longitudinal axis.
Die Schrittmotoren werden angetrieben von elektrischen Signalen, die von einer elektronischen Steuereinheit geliefert werden. Diese Signale sind mittels einer elektromechanischen Synchronisiereinheit 62 mit der Bewegung der Nadel 54 in das Werkstück hinein und &5 aus diesem heraus synchronisiert Die Synchronisiereinheit 62 ist mit einem üblichen Handrad 64 der Nähmaschine verbunden und wird von diesem angetrieben. Die Synchronisiereinheit liefert die Synchronisationssignale für die elektronische Steuereinheit. Bei dem dargestellten Ausführungsbeispiel wird der Werkstückhalter in einem vorgegebenen Muster relativ zur Bewegung und Position der Nähmaschinennadel bewegt. Eine Folge von binären Instruktionen, die das gewünschte Bewegungs- und Stichmuster des Werkstückhalters 56 beschreiben, ist in einem Speicherelement gespeichert, welches über eine Vielzahl willkürlich adressierbarer Speicherstellen verfügt. Diese Instruktionen werden von der Steuereinheit in Impulsfolgen umgesetzt, welche den Schrittmotoren zugeführt werden. Auf diese Weise werden diese Schrittmotoren immer dann, wenn sich die Nadel 54 außerhalb des Werkstücks befindet, wie dies durch Synchronisiereinheit 62 angezeigt ist, angetrieben.The stepper motors are driven by electrical signals from an electronic control unit to be delivered. These signals are by means of an electromechanical synchronizing unit 62 with the Move needle 54 into workpiece and & 5 synchronized out of this. The synchronizing unit 62 is equipped with a conventional handwheel 64 of the Connected sewing machine and is driven by this. The synchronization unit supplies the synchronization signals for the electronic control unit. In the illustrated embodiment, the workpiece holder moved in a predetermined pattern relative to the movement and position of the sewing machine needle. A sequence of binary instructions that create the desired movement and stitch pattern for the workpiece holder 56 describe is stored in a memory element which arbitrarily has a plurality addressable memory locations. These instructions are sent by the control unit in pulse trains implemented, which are fed to the stepper motors. This way these are stepper motors whenever the needle 54 is outside the workpiece, as is done by the synchronizing unit 62 is indicated, driven.
Jede Instruktion umfaßt einen Befehl und Daten für die Positionierung des Werkstückhalters in der X- und Y-Koordinatenrichtung. Beim bevorzugten Ausführungsbeispiel gibt es vier Befehlsarten. Der erste Befehl steuert die Bewegung des Werkstückhalters ohne Stichbildung; der zweite Befehl steuert die Bewegung des Werkstückhalters bei langsamer Stichbildung; der dritte Befehl steuert die Bewegung des Werkstückhalters bei schneller Stichbildung und der vierte Befehl gibt das Ende einer Folge von Instruktionen an und steuert die Bewegung des Werkstückhalters zurück in eine Null- oder Ausgangsstellung. Den drei ersten Befehlsarten sind jeweils zwei Gruppen von Positionsdaten zugeordnet. Die Positionsdaten geben jeweils die Anzahl der Schritte und die Richtung an, in welcher der Werkstückhalter zu bewegen ist. Es handelt sich demnach um ein offenes Steuerungssystem, d. h., daß der Werkstückhalter während des Nähvorgangs von Stelle zu Stelle bewegt wird, ohne daß es erforderlich ist, durch eine rückgeführte Angabe seine gegenwärtige Position anzuzeigen. Die maximal erlaubte Anzahl von Schritten in jeder Koordinatenrichtung während eines Nähzyklus beträgt fünfzehn pro Instruktion, obwohl die Anzahl der Schritte, die beim Betrieb der Maschine mit.hoher Geschwindigkeit erlaubt sind, geringfügig reduziert werden kann, beispielsweise, wie unten noch festgestellt werden kann, auf zwölf Schritte.Each instruction includes a command and data for positioning the workpiece holder in the X and Y coordinate direction. There are four types of instructions in the preferred embodiment. The first command controls the movement of the workpiece holder without stitch formation; the second command controls the movement of the workpiece holder with slow stitch formation; the third command controls the movement of the workpiece holder with fast stitch formation and the fourth command indicates the end of a sequence of instructions and controls the movement of the workpiece holder back to a zero or starting position. The first three types of commands are assigned to two groups of position data. The position data give the Number of steps and the direction in which the workpiece holder is to be moved. It is about therefore an open control system, i. that is, that the workpiece holder is in place during the sewing process is moved to place without it being necessary to provide a feedback indication of its current position to display. The maximum number of steps allowed in each coordinate direction during a sewing cycle is fifteen per instruction, although the number of steps involved in operating the machine is higher Speed are allowed can be reduced slightly, for example, as stated below can be on twelve steps.
Bei dem vorliegenden Ausführungsbeispiel umfaßt jede binäre Instruktion 12 bit. Die Angabe oder die Bezeichnung des Befehlsteils jeder Instruktion erfordert 2 bit, während die Positionsdaten für jede Koordinatenrichtung 5 bit erfordern, nämlich 1 bit für die Richtung (positiv oder negativ) und 4 bit für die Schrittzahl.In the present embodiment, each binary instruction comprises 12 bits. The indication or the Designation of the command part of each instruction requires 2 bits, while the position data for each coordinate direction Require 5 bits, namely 1 bit for the direction (positive or negative) and 4 bits for the number of steps.
Die von den Positionsdaten abgeleiteten Antriebsimpulsfolgen sind aperiodisch, so daß es gelingt, die Maschinenzyklusrate oder Arbeitsgeschwindigkeit zu steigern und trotzdem unerwünschte Schwingungen und Positionsfehler zu vermeiden. Das Werkstück bewegt sich so in einer echten, intermittierenden Bewegung, wobei es dann stationär verbleibt, wenn die Nadel eingeführt wird. Genauer gesagt, verfügt die bereits erwähnte Steuereinheit über Schaltungsmittel, die die ersten drei Impulse einer Impulsabfolge und die letzten zwei Impulse der Impulsabfolge weiter auseinanderstellen als die restlichen Zwischenimpulse. Dort, wo die Anzahl der einem Schrittmotor zugeführten Impulse weniger als drei beträgt, kann zur weiteren Verringerung von Schwingungen der Schrittmotoren die diesen von Leistungsstufen zugeführte Strommenge reduziert werden.The drive pulse trains derived from the position data are aperiodic, so that the To increase the machine cycle rate or working speed and still undesirable vibrations and To avoid positional errors. The workpiece moves in a real, intermittent movement, it then remains stationary when the needle is inserted. More precisely, it already has mentioned control unit via circuit means, the first three pulses of a pulse train and the last place two pulses in the pulse train further apart than the remaining intermediate pulses. Where the Number of pulses supplied to a stepper motor is less than three, can be used to further reduce of vibrations of the stepper motors reduces the amount of electricity supplied to them by the power stages will.
F i g. 3 veranschaulicht die zentrale Steuereinheit 676, die alle Betriebsfunktionen der Nähmaschine steuertF i g. 3 illustrates the central control unit 676 which controls all operational functions of the sewing machine
und insbesondere die Antriebsimpulsfolgen für die Schrittmotoren von den gespeicherten Instruktionen ableitet. Sie umfaßt eine Abfolgeschaltung 722, die das Vorliegen von Signalen überwacht, die für verschiedene Betriebszustände charakteristisch sind und bei Erreichen bzw. Vorliegen bestimmter Betriebszustände Steuersignale zum Auslösen bzw. Freigeben verschiedener Funktionen erzeugt.and in particular the drive pulse trains for the stepper motors from the stored instructions derives. It includes a sequencer 722 that monitors the presence of signals relevant to various Operating states are characteristic and when certain operating states are reached or present Generated control signals for triggering or enabling various functions.
Die Abfolgeschaltung leitet einen Speicherzyklus ein, indem sie auf der Leitung 762 ein Freigabesignal erzeugt, das die Adressierung eines Speicherelementes 458 ermöglicht Das Ausgangssignal eines Hochgeschwindigkeitsoszillators 766 wird von einem Zähler reduziert, der weiter vorn und im folgenden schon als Oszillator 768 für niedrige Geschwindigkeit bezeichnet wird und dessen Ausgangssignal den zehnten Teil der Frequenz des Hochgeschwindigkeitsoszillators 766 beträgt. Dieser Niedriggeschwindigkeitsoszillator 768 erzeugt periodische Impulse, die die Rate oder Geschwindigkeit bestimmen, mit welcher die Schrittmotoren angetrieben werden. Das auf der Leitung 762 auftretende, soeben erwähnte Freigabesignal steuert dann den Adressenzähler 772 an, dessen Ausgangssignal auf der Leitung 774 die Adresse des Wortes darstellt, welches aus dem Speicherelement auszulesen ist. Das Freigabesignal auf der Leitung 762 gibt einen weiteren, jeweils bis drei zählenden Zähler 776 frei, dessen Ausgangssignale bestimmen, in welche drei Teile eines Wortspeichers die aus dem Speicherelement 458 (PROM) ausgelesenen 4-bit-Worte getrennt eingespeichert werden. Diese drei Einheitsteile bestehen aus einer Speichereinheit 778, der der Befehlsteil der Instruktion und die Vorzeichen der Koordinatenrichtungen zugeführt werden, aus einem Aufwärtszähler 780 und einem Aufwärtszähler 782. Diese beiden Aufwärtszähler und die Speichereinheit empfangen jeweils für jede Koordinatenrichtung die Positionsdaten des Werkstückhalters in invertierter Form, nachdem diese Daten von einem Inverter 784 invertiert worden sind.The sequencer initiates a memory cycle by sending an enable signal on line 762 which enables a memory element 458 to be addressed. The output of a high speed oscillator 766 is reduced by a counter, which is further ahead and in the following as Oscillator 768 is designated for low speed and its output is the tenth part of the Frequency of the high speed oscillator 766 is. This low speed oscillator 768 generates periodic pulses that determine the rate or speed at which the stepper motors are driven. The just mentioned release signal appearing on line 762 controls then the address counter 772, whose output signal on the line 774 represents the address of the word, which is to be read from the memory element. The release signal on line 762 is another each up to three counting counters 776, whose output signals determine in which three parts a Word memory stores the 4-bit words read out from the memory element 458 (PROM) separately will. These three unit parts consist of a memory unit 778 which is the instruction part of the Instruction and the signs of the coordinate directions are supplied from an up-counter 780 and an up-counter 782. These two up-counters and the storage unit receive for, respectively each coordinate direction the position data of the workpiece holder in inverted form after this Data has been inverted by an inverter 784.
Im Betrieb steuert der erste Taktimpulsausgang des Hochgeschwindigkeitsoszillators 766, nachdem auf der Leitung 762 das Freigabesignal vorliegt den Adressenzähler 772 um einen Zählschritt weiter, was dazu führt daß nunmehr auf der Leitung 790 ein neues 4-bit-Wort aus dem Speicherelement verfügbar ist Der gleiche Taktimpuls schaltet die Zählstellung des bis drei zählenden Zählers 776 um einen Zählschritt weiter, was dazu führt, daß ein weiteres Freigabesignal auf seiner Ausgangsleitung 792 erscheint die beim ersten Zählschritt (Zählung bis Eins) angesteuert wird. Dies wiederum ermöglicht dem Aufwärtszähler 782, dasIn operation, the first clock pulse output of the high speed oscillator 766 controls after the Line 762, the enable signal is present, the address counter 772 continues by one counting step, which leads to this that a new 4-bit word from the memory element is now available on line 790. The same Clock pulse switches the counting position of the up to three counting counter 776 by one counting step, what leads to the fact that a further enable signal appears on its output line 792, the one at the first counting step (Counting up to one) is controlled. This, in turn, enables the up counter 782 to do
λ u:* λλτ λ ι_i j:_ ^r τ-ν_* :*: Αι_κι« :_ λ u: * λλτ λ ι_i j: _ ^ r τ-ν_ *: *: Α ι_κι «: _
t-UJl-VYUI I, WC1CIIC5 UlC I -LyillClipUMlIiriI CllLUaiL, 111 invertierter Form zu speichern. Das invertierte 4-bit-Wort gelangt dabei mit der rückwärtigen Randkante dieses ersten Taktimpulses auf der Leitung 792 in den Aufwärtszähler 782. t-UJl-VYUI I, WC1CIIC5 UlC I -LyillClipUMlIiriI CllLUaiL, 111 inverted form save. The inverted 4-bit word arrives at the rear edge of this first clock pulse on the line 792 in the up counter 782.
In der gleichen Weise schaltet der nächste Taktimpuls des Hochgeschwindigkeitsoszillators (entsprechend einer Zählung auf den Wert Zwei) die Zähler 772 und 776 um einen Zählschritt weiter und - veranlaßt das Einspeichern des nächsten, adressierten 4-bit-Wortes in den Aufwärtszähler 780 in invertierter Form; auch dies wird von einem entsprechenden Steuersignal des bis drei zählenden Zählers 776 auf der Leitung 794 bestimmt entsprechend einer Zählung zum Wert Zwei.,In the same way, the next clock pulse of the high-speed oscillator switches (corresponding to a Counting to the value two) the counters 772 and 776 further by one counting step and - causes that Storing the next addressed 4-bit word in the up counter 780 in inverted form; also this is controlled by a corresponding control signal of the counter 776 on line 794, which counts up to three determined according to a count to the value two.,
Der dritte Taktimpuls des Hochgeschwindigkeitsoszillators schaltet wiederum die Zähler 772 und 776 um einen weiteren Zählschritt weiter und veranlaßt die Einspeicherung des nächsten adressierten 4-bit-Wortes in die Speichereinheit 778, wie dies ebenfalls durch ein Steuersignal, welches auf der Ausgangsleitung 796 des Zählers 776 liegt, bestimmt ist. Dieser Speicherschritt entspricht dann der Zählung bis zum Stand Drei. Das Steuersignal auf der Leitung 796 wird im übrigen auch durch eine nicht dargestellte Verbindungsleitung der Abfolgeschaltung 722 zugeführt, die daraufhin das entsprechende, von ihr erzeugte Freigabesignal auf der Leitung 772 wegnimmt. Als Folge wird der bis drei zählende Zähler 776 auf Null zurückgesetzt, und der Adressenzähler 772 läßt sich nicht mehr weiterschalten. Zu dieser Zeit ist dann eine vollständige Instruktion aus dem Speicher 458 ausgelesen und entsprechend eingespeichert worden, wobei jeweils Teile dieser Instruktion in jedem der Aufwärtszähler 780 und 782 und in der Speichereinheit 778 enthalten sind.The third clock pulse of the high-speed oscillator in turn toggles counters 772 and 776 a further counting step and causes the storage of the next addressed 4-bit word into the memory unit 778, as this is also done by a control signal which is transmitted on the output line 796 of the Counter 776 is determined. This storage step then corresponds to the count up to level three. That The control signal on line 796 is also transmitted through a connecting line (not shown) Sequencer 722 supplied, which thereupon the corresponding release signal generated by it on the Takes away line 772. As a result, the up to three counting counter 776 is reset to zero, and the Address counter 772 can no longer be advanced. At that time, a complete instruction is out have been read out from the memory 458 and stored accordingly, parts of each of these Instruction in each of the up counters 780 and 782 and in the memory unit 778 are contained.
Was nun noch verbleibt um diese Instruktion zu verwenden, besteht darin, diese in eine Bewegung der Schrittmotoren 58 und 60 und, falls erforderlich, in eine Bewegung der Nähmaschine umzusetzen. Wo die vorhergehende Instruktion einen Nähvorgang erforderlich machte, wird dies von einem Signal der Synchronisiereinheit 62 durchgeführt, die mit der Abfolgeschaltung über eine der mit der Bezeichnung »Überwachung« gekennzeichneten Leitungen eng verbunden ist und die die Abfolgeschaltung dazu veranlaßt, auf der Leitung 797 ein Signal zu erzeugen, welches anzeigt, daß die Nadel sich außerhalb des Werkstückes befindet Dort wo eine vorhergehende Instruktion keinen Nähvorgang erforderlich macht, beispielsweise dann, wenn der Werkstückhalter für einen Nähvorgang nachfolgend einem Nullstellungsvorgang positioniert ist, wird intern von logischen Schaltungen innerhalb der Abfolgeschaltung ein äquivalentes Signal zu dem eine freie Nadel anzeigenden Steuersignal erzeugt so daß, kurze Zeit nachdem die neue Instruktion in die Speichereinheiten eingespeichert worden ist, ein entsprechendes Steuersignal auf der Leitung 797 erzeugt wird. In beiden Fällen wird dieses Steuersignal auf der Leitung 797 einer Impulsmodifizierschaltung 744 zugeführt die es immer dann, wenn entsprechend geeignete Signale auf den Leitungen 752, 754, 842 und 844 vorliegen, ermöglicht, daß die Schrittmotoren in Übereinstimmung mit den Ausgangssignalen der Aufwärtszähler 780 und 782 angetrieben werden. Die beiden letzten Leitungen kommen von einer Richtungssteuerschaltung 736.What remains to use this instruction is to translate it into a movement of the Stepper motors 58 and 60 and, if necessary, to convert into a movement of the sewing machine. Where the previous instruction necessitated a sewing process, this is indicated by a signal from the synchronizing unit 62 carried out, which with the sequential switching via one of the with the designation "Monitoring" marked lines is closely connected and which causes the sequencer to be on the Line 797 to generate a signal indicating that the needle is outside of the workpiece Where a previous instruction does not require a sewing process, for example, when the workpiece holder is positioned for a sewing process following a zeroing process is, is internally of logic circuits within the sequencer an equivalent signal to the one free needle indicating control signal generated so that shortly after the new instruction in the Memory units has been stored, a corresponding control signal on line 797 is generated will. In both cases, this control signal is fed to a pulse modification circuit 744 on line 797 which always occurs when there are appropriate signals on lines 752, 754, 842 and 844 present, enables the stepping motors to operate in accordance with the output signals of the up counters 780 and 782 are driven. The last two lines come from a direction control circuit 736
Nachdem auf der Leitung 797 ein Steuersignal vorliegt beaufschlagen Taktsignale vom Oszillator 768 für niedrige Geschwindigkeit die Aufwärtszähler 730 und 782 über eine Zählsteuerschaitung SOG auf entsprechenden Ausgangsleitungen 802 und 804. Zur gleichen Zeit werden dann die gleichen Taktsignale des Oszillators 768 der Impulsmodifizierschaltung 744 zugeführt Die von der Impulsmodifizierschaltung schließlich abgegebenen Impulszüge oder Impulsfolgen zum Antrieb jedes Schrittmotors sind von diesen eine niedrige Geschwindigkeit aufweisenden Taktsignalen für jede Koordinatenrichtung abgeleitetAfter a control signal is present on line 797, clock signals from oscillator 768 are applied for low speed the up counters 730 and 782 via a count control circuit SOG corresponding output lines 802 and 804. At the same time, the same clock signals of the Oscillator 768 is supplied to pulse modifying circuit 744 from the pulse modifying circuit Pulse trains or pulse trains finally emitted to drive each stepping motor are one of these low speed clock signals for each coordinate direction are derived
Die Ausgänge der Aufwärtszähler 780 und 782 bestimmen die Anzahl der Ausgangsimpulse, die erforderlich sind, um jeden Motor in eine gegebene Koordinatenrichtung schrittweise zu führen. Die Richtungen sind dabei von den die Richtung angebenden Teilen des Wortes bestimmt das in der Speichereinheit 778 gespeichert ist Die die Richtung angebenden Teile werden den logischen Antriebsschaltungen der Schritt-The outputs of the up counters 780 and 782 determine the number of output pulses that are required to step each motor in a given coordinate direction. The directions are determined by the parts of the word indicating the direction that are stored in the memory unit 778 is stored The parts indicating the direction are assigned to the logical drive circuits of the
motoren von der Richtungssteuerschaltung 736 zugeführt. Die Anzahl der Ausgangsimpulse, die jedem Motor zugeführt werden, entsprechen den Daten, deren inverser Wert anfänglich in den Aufwärtszählern gespeichert ist. Die Aufwärtszähler sind so aufgebaut, daß dann, wenn sie um so viele Zählschritte weitergeschaltet worden sind, wie dies der Anzahl der in der Instruktion angegebenen Schritte entspricht, ein entsprechendes Ausgangssignal auf den Leitungen 806 und 808 erscheint. Die Ausgangssignale gelangen zu einer LAUF/NÄH-Schaltung 750 und beeinflussen über diese und über die Leitungen 752 und 754 die Impulsmodifizierschaltung 744. Wie weiter oben schon erwähnt, zeigen über die Leitungen 752 und 754 laufende Signale an, daß für eine gegebene Koordinatenrichtung eine richtige Anzahl von Eingangsimpulsen vom Oszillator 768 für niedrige Geschwindigkeit empfangen worden sind. Wenn beide Ausgangssignale der Aufwärtszähler auftreten (was selbstverständlich nicht beim gleichen Taktzyklus der Fall sein muß), dann veranlaßt die Abfolgeschaltung 722 eine Wegnahme des Steuersignals auf der Leitung 797, wodurch angezeigt wird, daß die in der letzten, aus dem Speicher ausgelesenen Instruktion enthaltende Information verwendet worden ist.motors from direction control circuit 736 are supplied. The number of output pulses given to each Motor supplied correspond to the data whose inverse value is initially in the up counters is stored. The up counters are constructed in such a way that when they are incremented by that many counting steps have been, as this corresponds to the number of steps specified in the instruction, a corresponding one Output on lines 806 and 808 appears. The output signals go to a RUN / NEAR circuit 750 and influence the pulse modifying circuit via this and via the lines 752 and 754 744. As mentioned above, signals running over lines 752 and 754 show indicates that for a given coordinate direction a correct number of input pulses from the oscillator 768 for low speed have been received. If both output signals of the up counter occur (which of course does not have to be the case with the same clock cycle), then causes the Sequencer 722 removes the control signal on line 797, indicating that the information contained in the last instruction read from memory has been used is.
Anhand Fig.4 wird nunmehr der detaillierte elektrische Schaltungsaufbau der Steuereinheit, soweit er für die Erfindung von Bedeutung ist, genauer erläutert. Wie in Fig.4a gezeigt, erzeugt ein Hochgeschwindigkeitsoszillator HSO ein Rechteckwellensignal mit einer Frequenz von 8500 Hz, welches als H.S.-Taktsignal bezeichnet ist. Das H.S.-Taktsignal des Oszillators ist mit einem Inverter 124Λ verbunden, der das Taktsignal an seinem Ausgang 124/4 (10), wie in F i g. 4a und 5 gezeigt, invertiert Das invertierte Taktsignal wird von einem Differenzierkreis 501 differenziert, der aus einem Kondensator C86 und einem Widerstand R 22 besteht. Der Widerstand Λ 22 ist mit Masse verbunden, so daß von der Differenzierschaltung 501 eine Impulsfolge positiver Impulse aus der Vorderflanke des Signals 1244(10) erzeugt und einem nachgeschalteten Inverter 124ßan dessen Eingang 13 zugeführt wird. Der Inverter \24B invertiert die ihm von der Differenzierschaltung 501 zugeführten positiven Impulse und führt sie einem NOR-Gatt°r NO 3SA an dessen Eingang 12 zu. Wenn dann ein als Speicherzyklus-Steuer-N-Signal bezeichnetes Signal den Zustand log 0 annimmt, dann wird die am Eingang des NOR-Gatters NO3SA anstehende Impulsfolge von diesem Gatter invertiert, so daß, wie in F i g. 5 gezeigt, die Taktimpulsfolge erzeugt wird. Die Taktimpulse bestehen aus einer Folge schmaler, positiver Impulse, die von der Rückflanke des H.S.-Taktisgnals dss Hochgeschwindigkeitsoszillators erzeugt werden. Wie jedoch in F i g. 4b gezeigt ist, setzt ein Rücksetz-N-Signal das Speicherzyklus-Steuer-N-Signal während des Anlaßvorgangs des Steuersystems in seinen Zustand log 1 zurück. Dies fclgt, da während des Zeitraums, während welchem sich das Rücksetz-N-Signal zeitweilig in seinem niederen Zustand befindet, beide Eingänge 5 und 6 des Flipflops //34/4 nieder sind und das Speicherzyklus-Steuer-N-Signal, welches im folgenden lediglich noch als Speicher-N-Signal bezeichnet ist, auf hoch rückgesetzt ist Daher wird, wie in F i g. 4a gezeigt nach dem Ingangsetzen oder Anlassen des Systems die Taktimpulsfolge von den Speicher-N-Signal gesperrt und im Zustand log 0 gehalten, bis dieses Speicher-N-Signal später in den Zustand log 0 gesetzt wird, wie weiter unten noch beschrieben wird. .The detailed electrical circuit structure of the control unit, insofar as it is of importance for the invention, will now be explained in more detail with reference to FIG. As shown in Fig. 4a, a high-speed oscillator HSO generates a square wave signal with a frequency of 8500 Hz, which is referred to as the HS clock signal. The HS clock signal of the oscillator is connected to an inverter 124Λ, which the clock signal at its output 124/4 (10), as in F i g. 4a and 5, inverted. The inverted clock signal is differentiated by a differentiating circuit 501, which consists of a capacitor C86 and a resistor R22 . The resistor 22 is connected to ground, so that the differentiating circuit 501 generates a pulse train of positive pulses from the leading edge of the signal 1244 (10) and is fed to a downstream inverter 124ß at its input 13. The inverter \ 24B inverts the positive pulses fed to it by the differentiating circuit 501 and feeds them to a NOR gate NO 3SA at its input 12. If a signal referred to as the memory cycle control N signal then assumes the state log 0, the pulse sequence present at the input of the NOR gate NO3SA is inverted by this gate, so that, as shown in FIG. 5, the clock pulse train is generated. The clock pulses consist of a series of narrow, positive pulses that are generated by the trailing edge of the HS clock signal from the high-speed oscillator. However, as shown in FIG. 4b, a reset N signal resets the memory cycle control N signal to its log 1 state during the start-up process of the control system. This occurs because during the period during which the reset N signal is temporarily in its low state, both inputs 5 and 6 of the flip-flop // 34/4 are low and the memory cycle control N signal which is in the following is only referred to as memory N signal, is reset to high. Therefore, as shown in FIG. 4a, after the system has been started or started, the clock pulse sequence is blocked by the memory N signal and held in the log 0 state until this memory N signal is later set to the log 0 state, as will be described further below. .
Wie weiter in Fig.4a gezeigt ist, ist das H.S.-Taktsignal mit dem Eingang 1 eines bis zehn zählenden Zählers CT2 bekannter Art verbunden. Dieser Zähler verfügt über eine interne, durch 5 teilende und über eine interne, durch 2 teilende Schaltung, die auf folgende Weise verwendet werden können. In den F i g. 4a und 6 ist gezeigt, daß der Zählerausgang 12, der mit dem Bezugszeichen CT2 (12) bezeichnet ist, seinen Zustand entsprechend der Rückflanke jedes fünften Impulses des H.S.-Taktsignals ändert. Daher arbeitet der Zähler CT2 als Frequenzteiler im Verhältnis 1:10, so daß am Ausgang des Zählers CT2 eine Impulsfolge von 850 Hz gebildet wird. Wie gezeigt, ist diese unterteilte Impulsfolge mit einem bis zwei zählenden Zähler CT13 an dessen Eingang 14 verbunden und gleichzeitig einem NOR-Gatter NOHA zugeführt. Der Ausgang des Zählers CT13 ändert seinen Zustand entsprechend der Rückflanke jedes von dem Zähler CT2 kommenden Impulses und daher mit jedem zehnten Impuls des H.S.-Taktsignals. Dementsprechend arbeiten die Zähler CT2 und CT13 als Frequenzteiler im Verhältnis 1 :20 und bilden eine Impulsfolge von 425 Hz am Ausgang CT13(12) des Zählers CT13, der mit einem nachgeschalteten Inverter 124C verbunden ist. Die vom Zähler CT13 stammende Impulsfolge niedriger Geschwindigkeit wird von dem Inverter 124C invertiert und die invertierte Impulsfolge dem NOR-Gatter NOHB an dessen Eingang 11 zugeführt. Während des Anlaßvorgangs ist das den NOR-Gattern NOHA und NOHB über den Inverter /24D bzw. direkt zugeführte Signal »LS Verschiebung N« im Zustand log 1. Daher wird der Ausgang des NOR-Gatters NO 235gesperrt, so daß das Signal Nullstellung LS Osc-P nieder bleibt, bis das Signal »LS-Verschiebung N« später auf log 0 gesetzt ist Dieses Signal LS Verschiebung-N ist auch mit dem Inverter 124D verbunden, und daher liegt der Eingang 3 des NOR-Gatters NOHA nieder, wenn das Signal LS Verschiebung-N hoch ist. So wird, da das Signal LS Verschiebung-N jetzt hoch ist, die modifizierte Impulsfolge von 850 Hz von dem NOR-Gatter Λ/Ο 23Λ invei tiert und gelangt zum Eingang 5 des NOR-Gatters NO 23C Da jetzt der Ausgang des Gatters NO 23B. das Signal Nullstellung LS Osc-P nieder ist wird die von dem Gatter NO23A invertierte Impulsfolge von dem Gatter NO23C erneut invertiert, derart, daß eine modifizierte Impulsfolge von 850 Hz, entsprechend dem Ausgang des Zählers CT2, an dessen Ausgang als Signal LS Osc-N gebildet istAs is further shown in FIG. 4a, the HS clock signal is connected to the input 1 of a counter CT2 of a known type that counts up to ten. This counter has an internal divide by 5 circuit and an internal divide by 2 circuit that can be used in the following ways. In the F i g. 4a and 6 it is shown that the counter output 12, which is designated by the reference symbol CT2 (12), changes its state in accordance with the trailing edge of every fifth pulse of the HS clock signal. The counter CT2 therefore works as a frequency divider at a ratio of 1:10, so that a pulse train of 850 Hz is formed at the output of the counter CT2. As shown, this subdivided pulse train is connected to one or two counters CT13 at its input 14 and at the same time fed to a NOR gate NOHA. The output of the counter CT13 changes its state according to the trailing edge of each pulse coming from the counter CT2 and therefore with every tenth pulse of the HS clock signal. Accordingly, the counters CT2 and CT 13 work as frequency dividers in the ratio 1:20 and form a pulse train of 425 Hz at the output CT13 (12) of the counter CT13, which is connected to a downstream inverter 124C. The low-speed pulse train coming from the counter CT13 is inverted by the inverter 124C and the inverted pulse train is fed to the NOR gate NOHB at its input 11. During the starting process, the signal "LS shift N" fed directly to the NOR gates NOHA and NOHB via the inverter / 24D or directly supplied to the state log 1. Therefore, the output of the NOR gate NO 235 is blocked, so that the signal zero position LS Osc -P stays low until the "LS shift N" signal is later set to log 0. This LS shift-N signal is also connected to inverter 124D, and therefore input 3 of NOR gate NOHA is low when the signal LS Displacement-N is high. So, since the signal LS shift-N is now high, the modified pulse train of 850 Hz from the NOR gate Λ / Ο 23Λ invei benefits and comes to the input 5 of the NOR gate NO 23C Since now the output of the gate NO 23B . the signal zero position LS Osc-P low is inverted by the gate NO23A pulse train from the gate NO23C is inverted again, so that a modified pulse train of 850 Hz, corresponding to the output of the counter CT 2, at the output as the signal LS OSC N is formed
Zu einem späteren Zeitpunkt wenn das SignalAt a later time when the signal
so LS Verschiebung-N auf log 0 gesetzt ist, invertiert das NOR-Gatter NO23B die Impulsfolge vom Inverter 124C erneut und bildet eine Impulsfolge niedriger Geschwindigkeit von 425 Hz, entsprechend dem Ausgang des Zählers CT13 als Signal »Nullstellung LS Osc-P« an seinem Ausgang. Das Signal LS Verschiebung-N wird von dem Inverter 124D invertiert und der Ausgang des NOR-Gatters NO HA wird dementsprechend auf logO gesetzt wenn das Signal LS Verschiebung-N auf log 0 geht Da das Signal NullstellungLSOsc-P dem NOR-Gatter NOHC an dessen Eingang 6 zugeführt ist und da der Eingang 5 des NOR-Gatters NO 23C nieder ist wird die Impulsfolge »Nullstellung LS Osc-P« niedriger Geschwindigkeit von dem NOR-Gatter NO23C invertiert und die invertierte Impulsfolge wird von diesem Gatter als Signal LS Osc-N gebildet die der invertierten Impulsfolge »Nullstellung LS Osc-P« niederer Geschwindigkeit entspricht wenn das Signal LS Verschiebung-N niederso LS shift-N is set to log 0, the NOR gate NO23B inverts the pulse train from the inverter 124C again and forms a low-speed pulse train of 425 Hz, corresponding to the output of the counter CT13 as the "zero setting LS Osc-P" signal at its Exit. The signal LS displacement-N is inverted by the inverter 124D, and the output of the NOR gate NO HA is accordingly set to logO when the signal LS displacement-N to logical 0's, since the signal NullstellungLSOsc-P NOR gate nohc at its Input 6 is supplied and since input 5 of NOR gate NO 23C is low, the low speed "zero setting LS Osc-P" pulse sequence is inverted by NOR gate NO23C and the inverted pulse sequence is output from this gate as signal LS Osc-N formed which corresponds to the inverted pulse sequence »zero position LS Osc-P« lower speed when the signal LS displacement-N low
ist. Daher ist, wenn das Signal LS Verschiebung-N hoch ist, das Signal »Nullstellung LS Osc-P« nieder und das Signal »LSOsc-N« die modifizierte Impulsfolge von 850Hz; das Signal »Nullstellung LS Osc-P« ist die Niedriggeschwindigkeits-Impulsfolge von 425 Hz und das Signal LS Osc-N ist eine invertierte Niedriggeschwindigkeits-lmpulsfolge von 425 Hz, wenn das Signal LS Verschiebung-N nieder ist. Wie weiter vorn schon angegeben, ist das Signal LS Verschiebung-N während des Anlaßvorganges hoch gesetzt und dementsprechend ist das Signal »Nullstellung LS Osc-P« nieder gesetzt und das Signal LS Osc-N entspricht zu diesem Zeitpunkt der modifizierten Impulsfolge vom Zähler CT2. is. Therefore, when the LS Displacement-N signal is high, the "Zero LS Osc-P" signal is low and the "LSOsc-N" signal is the modified 850Hz pulse train; the "Zero LS Osc-P" signal is the low speed pulse train of 425 Hz and the signal LS Osc-N is an inverted low speed pulse train of 425 Hz when the signal LS Displacement-N is low. As stated earlier, the LS displacement-N signal is set high during the starting process and accordingly the "zero setting LS Osc-P" signal is set low and the LS Osc-N signal corresponds to the modified pulse sequence from the counter CT2 at this point in time.
Die restliche Schaltung der Fig.4a betrifft die Erzeugung des »Nadelfreigabe-Impuls-P«-Signals und braucht deshalb nicht näher erläutert zu werden.The rest of the circuit of Fig.4a relates to the Generation of the "needle release pulse P" signal and therefore does not need to be explained in more detail.
Wie in Fig.4b gezeigt, setzt während des Anlaßvorganges das Rücksetz-N-Signal die X- und Y-Laufflipflops //215 und ff32B zurück, wobei die Signale X Lauf-N und Y Lauf-N sich in ihrem Zustand log 1 und die Signale X Lauf-P und Y Lauf-P in ihrem Zustand log 0 befinden. Wenn der log O-Impuls als Start-Lauf-Signal-N gebildet ist, wird dieser Impuls von dem Inverter /19C invertiert, so daß sich am Eingang 2 des NOR-Gatters NO 2OA und am Eingang 5 des NOR-Gatters NO20B ein log l-lmpuls ergibt Zu diesem Zeitpunkt sind die Signale X Lauf einstellung-P undAs shown in FIG. 4b, the reset N signal resets the X and Y run flip-flops // 215 and ff32B during the starting process, the signals X run-N and Y run-N being in their state log 1 and the signals X Lauf-P and Y Lauf-P are in their log 0 state. If the log 0 pulse is formed as a start-run signal-N, this pulse is inverted by the inverter / 19C, so that a log at input 2 of NOR gate NO 2OA and at input 5 of NOR gate NO20B At this point in time the signals X are run setting-P and
Y Laufeinstellung-P im Zustand log 0, und es ergibt sich so ein log O-Impuls am Ausgang der Gatter NO 2OA und NO 2QB zu den Flipflops //21B und //32B, um diese Flipflops zu setzen, wobei dann die X Lauf-N undY Run setting-P in the state log 0, and this results in a log O pulse at the output of the gates NO 2OA and NO 2QB to the flip-flops // 21 B and // 32B to set these flip-flops, with the X Run-N and
Y Lauf-N Signale log 0 und die Signale X Lauf-P undY run-N signals log 0 and the signals X run-P and
Y Lauf-P log 1-Signale sind.Y run P are log 1 signals.
Wie in Fig.4c gezeigt, wird von dem Inverter /24F das log O-Signal für Rücksetz-N invertiert und das sich ergebende log 1-Signal wird einem Eingang jeweils eines NOR-Gatters in jedem der folgenden X- und Y-Sperrflipflops zugeführt: fßA, ff3B, ff AA, ff AB, //15Λ, //15S, ff 27A und ff 27B. Dementsprechend wird jedes der obengenannten Flipflops von dem positiven Signal zurückgesetzt, so daß die folgenden entsprechenden Ausgangssignale der verschiedenen Flipflops in den Zustand log 1 gelangen:X Dekodier 4 plus-N, YC Sperrimpuls-N, XB SperrimpuU-N, Y Dekodier 4 plus-N, XC Sperrimpuls-N, YB Sperrimpuls-N, XA Sperrimpuls-N und YA Sperrimpuls-N. Es läßt sich feststellen, daß die anderen Eingänge der X- und Y-Sperrflipflops zu diesem Zeitpunkt im Zustand logO sind, die Feststellung kann getroffen werden, indem man die Signale von den Differenzierschaltungen 518 und 520, über die Inverter /5OB und /5OZ? und die NOR-Gatter ΛΌ14Λ /VO i4S, /VO lAC, NO iAD, NG 26A, NO 2BB, NO26Cund NO26Dzu den Flipflops //3A ff3B, ffAA, ff AB, ff 15 A, //15ß, ff 27 A und ff 27 B nachverfolgtAs shown in FIG. 4c, the log 0 signal for reset N is inverted by the inverter / 24F and the resulting log 1 signal is fed to an input of a NOR gate in each of the following X and Y lock flip-flops : fßA, ff3B, ff AA, ff AB, // 15Λ, // 15S, ff 27A and ff 27B. Accordingly, each of the above-mentioned flip-flops is reset by the positive signal, so that the following corresponding output signals of the various flip-flops are in the log 1 state: X decoder 4 plus-N, YC locking pulse-N, XB locking pulse U-N, Y decoder 4 plus- N, XC lock pulse-N, YB lock pulse-N, XA lock pulse-N and YA lock pulse-N. It can be determined that the other inputs of the X and Y lock flip-flops are in the state logO at this point, the determination can be made by taking the signals from the differentiating circuits 518 and 520, through the inverters / 50B and / 50Z? and the NOR gates ΛΌ14Λ / VO i4S, / VO lAC, NO iAD, NG 26A, NO 2BB, NO26C and NO26D to the flip-flops // 3A ff3B, ffAA, ff AB, ff 15 A, // 15ß, ff 27 A and ff 27 B tracked
Wie weiter vorn schon in Verbindung mit F i g. 4a erläutert, hat das Signal »LS Verschiebung-N« zunächst den Zustand log 1, so daß das Rechteckwellensignal LS Osc-N (Oszil!ator-N-Signal) mit der verhältnismäßig schnellen Frequenz von 850 Hz schwingt Wie in F i g. 4d dargestellt ist, wird dieses LS Öszillator-N-Signal von dem Inverter /67Λ invertiert und das invertierte Signal wird von der Differenzierschaltung 522 differenziert Entsprechend wird von der Differenzierschaltung 522 aus der Vorderflanke der Rechteckimpulse des vom Inverter J%7A stammenden invertierten Signals eine Reihe von Impulsen erzeugt Die erzeugten log !-Impulse werden dann von einem Inverter 167 B zur Bildung einer log O-Impulsfolge invertiert. Da die Signale X Lauf-N und Y Lauf-N von den X- und Y-Lauf flipflops in den Zustand log 0 gesetzt sind, läuft diese log O-Impulsfolge vom Inverter IGJB über die NOR-Gatter NO80A und NOi04A und wird von diesen Gattern zu Impulsfolgen schmaler positiver Impulse in Form der Signale X Zählimpuls-P und Y Zählimpuls-P invertiert Daher handelt es sich bei den X Zählimpulsen-P und den Y Zählimpulseri-P jeweilsAs already mentioned earlier in connection with FIG. 4a explained, the signal "LS displacement-N" initially has the state log 1, so that the square wave signal LS Osc-N (oscilator-N signal) oscillates at the relatively fast frequency of 850 Hz. As in FIG. 4d is shown, this LS Öszillator-N signal is inverted by the inverter / 67Λ and the inverted signal is differentiated by the differentiating circuit 522 Accordingly, a number of the differentiating circuit 522 from the front edge of the rectangular pulses of the derived from the inverter J% 7A inverted signal generated by pulses The generated log! pulses are then inverted by an inverter 167 B to form a log 0 pulse sequence. Since the signals X run-N and Y run-N from the X and Y run flip-flops are set to the state log 0, this log 0 pulse train runs from the inverter IGJB via the NOR gates NO80A and NOi04A and is used by these Gates to pulse trains of narrow positive pulses in the form of the signals X counting pulse-P and Y counting pulse-P inverted. Therefore, the X counting pulse-P and the Y counting pulse-P are respectively
ίο um eine Impulsfolge schmaler positiver Impulse, die
zeitlich mit der Rückflanke des Rechteckwellensignals LS Oszillator-N zusammenfallen und die verhältnismäßig
hohe Frequenz von 850 Hz aufweisen.
Unter der Programmsteuerung kann die Nadel mit entweder schneller oder langsamer Geschwindigkeit
hin- und hergeführt werden. Bei schneller Geschwindigkeit wird die Nähmaschine mit einer Nähgeschwindigkeit
von annähernd 3000 Umdrehungen/Minute von der Quick-Schaltung angetrieben, so daß die Nadel sich mit
der gleichen Rate oder Frequenz bewegt Daher liegt der grundlegende Zeitzyklus für die Maschine bei der
schnellen Geschwindigkeit bei 20 ms/Zyklus; bei dieser Geschwindigkeit dringt die Nadel jede 20 ms in das
Gewebe ein. Bei der niedrigen Geschwindigkeit wird die Nähmaschine mit annähernd 200 Umdrehungen/Minute
angetrieben, und der Zeitzyklus bei niedriger Geschwindigkeit liegt daher annähernd bei 300 ms, wobei die
Nadel in das Gewebe jeweils in einem Abstand von 300 ms eindringt.ίο a pulse train of narrow positive pulses which coincide in time with the trailing edge of the square wave signal LS oscillator-N and which have the relatively high frequency of 850 Hz.
Under program control, the needle can be moved back and forth at either fast or slow speed. At high speed, the sewing machine is driven by the Quick circuit at a sewing speed of approximately 3000 revolutions / minute so that the needle moves at the same rate or frequency. Therefore, the basic time cycle for the machine at high speed is 20 ms / Cycle; at this speed the needle penetrates the tissue every 20 ms. At the low speed, the sewing machine is driven at approximately 200 revolutions per minute, and the time cycle at the low speed is therefore approximately 300 ms, with the needle penetrating the fabric every 300 ms.
Eine schematische Darstellung des Zeitzyklus bei der schnellen Geschwindigkeit von 20 ms ist in F i g. 7 angegeben. Zum Zeitpunkt Ti befindet sich die Nadel in ihrer unteren Position im Gewebe, und zum Zeitpunkt T2 wird der Speicherzyklus eingeleitet Der Zeitraum ό Ti tritt während des Speicherzyklus auf, während welchem die Information aus dem PROM ausgelesen und dekodiert wird. Die von dem Speicherzyklus benötigte Zeit δ Ti beträgt etwa 0,3 ms; der Speicherzyklus ist zum Zeitpunkt Γ3 beendet Der Zeitpunkt TA gibt den Moment an, zu welchem ein positiver Impuls als Nadelfreigabesignal-P beim Ansprechen eines Fotosensors in der Synchronisationseinheit 62 gebildet ist, der angibt, daß die Erregung der Motoren eingeleitet werden kann. Wenn der Impuls des Nadelfreigabe-P-Signals empfangen ist, wird die Bewegung der Schrittmotoren während des Zeitraums δ Τ2 eingeleitet Obwohl die Nadel das Gewebe tatsächlich nicht vor dem Zeitpunkt T5 verläßt, kann die Erregung der Motoren zum Zeitpunkt TA eingeleitet werden, und zwar wegen der Zeitverzögerung, die den Motoren und der Trägheit des Werkstückhalters zugeordnet ist Daher beginnt sich der Werkstückhalter, der von den Schrittmotoren angetrieben wird, tatsächlich nicht vor dem Zeitpunkt T6 zu bewegen, der hinter dem Zeitpunkt T5 liegt an welchem die Nadel das Gewebe verläßt In diesem Zusammenhang sei darauf hingewiesen, daß der durch die Angabe δ T2 bestimmte Zeitraum die im schlimmsten Fall eintretende Zeitverzögerung bei niedriger Geschwindigkeit der Maschine darstellt, um eine Bewegung des Werkstückhalters bei niedriger Geschwindigkeit zu verhindern, bevor die Nadel das Gewebe verläßt Alternativ können die Befehle für niedrige Geschwindigkeit so programmiert werden, daß dies, falls gewünscht, zu keiner oder nur zu einer geringen Bewegung des Werkstückhalters führtA schematic representation of the time cycle at the fast speed of 20 ms is shown in FIG. 7 specified. At time Ti , the needle is in its lower position in the tissue, and at time T2 the storage cycle is initiated. The period ό Ti occurs during the storage cycle during which the information is read from the PROM and decoded. The time δ Ti required by the storage cycle is approximately 0.3 ms; the storage cycle is ended at time Γ3. Time TA indicates the moment at which a positive pulse is formed as needle release signal-P when a photosensor is triggered in synchronization unit 62, indicating that the excitation of the motors can be initiated. When the pulse of the needle release P-signal is received, the movement of the stepper motors is initiated during the period δ Τ2 . Although the needle does not actually leave the tissue before the time T5 , the excitation of the motors can be initiated at the time TA because of the time delay associated with the motors and the inertia of the workpiece holder. Therefore, the workpiece holder driven by the stepper motors does not actually begin to move before time T6 , which is after time T5 at which the needle leaves the tissue It should be noted that the time period determined by the specification δ T2 represents the worst-case time delay occurring at a low speed of the machine in order to prevent the workpiece holder from moving at low speed before the needle leaves the tissue. Alternatively, the commands for low Speed can be programmed so that this, if desired, leads to little or no movement of the workpiece holder
Der mit <5 Γ3 bezeichnete Zeitraum stellt die Zeitdauer dar, die erforderlich sein kann, um den Werkstückhalter während der von den imThe period labeled <5 Γ3 represents the Represents the length of time that may be required to move the workpiece holder during the im
programmierten Angaben maximaler Strecke tatsächlich zu bewegen. Die Nadel befindet sich in ihrer oberen Position zum Zeitpunkt Tl. Das bedeutet, daß die maximal erlaubte Strecke des Werkstückhalters bei schneller Geschwindigkeit auf Grund der Zwänge, die sich aus dem Zeitraum δ Ti ergeben, begrenzt ist, so daß die Bewegung annähernd zum Zeitpunkt TS beendet sein muß, bevor die Nadel zum Zeitraum T9 wieder in das Gewebe eindringt Die Zeit, die während der Zeitdauer ö TA vergeht, beläuft sich auf eine Verzögerung von 5 ms nach der Bewegung des Werkstückhalters und bevor der nächste Speicherzyklus zum Zeitpunkt Γ2 eingeleitet wird. Zu diesem Zeitpunkt ist ein Zyklus der Maschine vollendet worden, während welchem sich die Nadel einmal hin- und herbewegt hat, wobei angenommen wird, daß sich das System im Stichbildungszyklus befindet Während jedes solchen Zeitzyklus wird aus dem PROM eine Information ausgelesen und dekodiert, und der Werkstückhalter wird entsprechend diesen Angaben während des Zyklus bewegt Das Programm im PROM führt zu einer Folge solcher Zyklen während eines Nähvorgangs, wobei, wie weiter unten noch beschrieben wird, der Werkstückhalter in einer Reihe von Schritten bewegt wird.programmed information of maximum distance to actually move. The needle is in its upper position at time T1. This means that the maximum permitted distance of the workpiece holder at high speed is limited due to the constraints resulting from the time period δ Ti , so that the movement occurs approximately at time TS must be completed before the needle penetrates the tissue again at time T9 . The time that elapses during time TA amounts to a delay of 5 ms after the workpiece holder has moved and before the next storage cycle is initiated at time Γ2. At this point in time a cycle of the machine has been completed during which the needle has moved back and forth once, assuming that the system is in the stitch-forming cycle The workpiece holder is moved according to this information during the cycle. The program in the PROM leads to a sequence of such cycles during a sewing process, whereby the workpiece holder is moved in a series of steps, as will be described below.
Während des Speicherzyklus liest das Steuersystem aus dem Speicher des PROM die Informationen aus und benutzt die Daten in einer dekodierten Form zur Durchführung des Nähbetriebes der Nähmaschine. Unter Bezugnahme auf die Darstellung der F i g. 8 ergibt sich, daß jeder der PROM über 256 acht-bit-Worte verfügt; jedes dieser Worte ist mit 1,2, 3 ... 255 und 256 bezeichnet. Die einzelnen Bits jedes Wortes sind mit b 1, b 2 ... b 7 und b 8 bezeichnet, wobei das bit b 1 das letztstellige Bit ist, während es sich bei dem bit b 8 um das höchststellige Bit handelt. Sämtliche 8-bit-Wörter sind auf zwei Speicherbänke aufgeteilt, und zwar auf die Bänke A und ß, wobei die Bits niedriger Ordnung, b 1, 62, 63 und bA jedes der 256 Wörter in der Speicherbank A und die Bits b 5, b 6, b 7 und b 8 hoher Ordnung in der Speicherbank B untergebracht sind. Dementsprechend umfaßt die Bank A 256 4-bit-Wörter der Bits niedriger Ordnung, während die Speicherbank B 256 4-bit-Wörter der Bits hoher Ordnung enthält. Die entsprechende Adresse für jedes der 8-bit-Wörter oder für jede Speicherstelle ist in der Zeichnung in der linken Position angegeben. Da 256 Wörter im Speicher enthalten sind, lautet die Adresse für das erste 8-bit-Wort in der Binärform 00000000, während die Binärform für die Adresse des 256. 8-bit-Wortes 11111111 lautet. Der für jedes der Worte durchzufüh- M rende Speicherzyklus ist in den Zeichnungen ebenfalls angegeben und wird im folgenden genauer erläutert.During the memory cycle, the control system reads the information from the memory of the PROM and uses the data in a decoded form to carry out the sewing operation of the sewing machine. With reference to the illustration of FIG. 8 shows that each of the PROMs has 256 eight-bit words; each of these words is labeled 1, 2, 3 ... 255 and 256. The individual bits of each word are labeled b 1, b 2 ... b 7 and b 8, bit b 1 being the last-digit bit, while bit b 8 is the most-digit bit. All 8-bit words are divided into two memory banks, namely to banks A and β, with the lower order bits b 1, 62, 63 and bA of each of the 256 words in memory bank A and bits b 5, b 6, b 7 and b 8 of high order are accommodated in the memory bank B. Accordingly, bank A contains 256 4-bit words of the low order bits, while memory bank B contains 256 4-bit words of the high order bits. The corresponding address for each of the 8-bit words or for each memory location is indicated in the drawing in the left position. Since there are 256 words in memory, the address for the first 8-bit word is 00000000 in binary form, while the binary form for the address of the 256th 8-bit word is 11111111. The durchzufüh- M-saving for each of the words memory cycle is also shown in the drawings and will be explained in more detail below.
In jeder der beiden Speicherbänke kann ein getrenntes, separates Programm enthalten sein, von denen jedes die gesamten 256 4-bit-Wörter der Speicherbank benutzen kann oder auch nicht. Während jedes Speicherzyklus für einen Arbeitsschntt der Maschine werden drei 4-bit-Wörter jeder Speicherbank verwendet. Unter der Annahme, daß das Programm in der Bank A gestartet ist, leitet das Steuersystem das so Programm beim Wort 2 und bei der Adresse 00000001 während des ersten Speicherzyklus ein, wobei das erste vier-bit-Wort der Bank A bei der Speicherstelle oder Adresse 00000000 ausgelassen ist. Das System liest und dekodiert zunächst die Y-Daten der Bank Λ, die in dem unteren bit-Teil des Wortes 2 enthalten sind. Nach der Dekodierung der Y-Daten liest das System die vier bits für die X-Daten, die in dem Wort 3 der Bank A enthalten sind, entsprechend der Adresse OOOOOOIO. Nach der Dekodierung der X-Daten liest anschließend das Steuersystem die vier Bits für die Steuerung oder den Befehl aus den letztstelligen vier Bits der Bank A beim Wort 4, entsprechend der Adresse 00000011, wonach das System diese Information für einen einzigen Arbeitsschritt der Maschine dekodiertEach of the two memory banks may contain a separate, separate program, each of which may or may not use the entire 256 4-bit words of the memory bank. During each memory cycle for one working step of the machine, three 4-bit words are used from each memory bank. Assuming that the program has started in bank A , the control system initiates the program at word 2 and at address 00000001 during the first memory cycle, with the first four-bit word of bank A at the memory location or address 00000000 is omitted. The system first reads and decodes the Y data of bank Λ, which are contained in the lower bit part of word 2. After decoding the Y data, the system reads the four bits for the X data, which are contained in word 3 of bank A , corresponding to the address OOOOOOIO. After decoding the X data, the control system then reads the four bits for the control or the command from the last four bits of bank A at word 4, corresponding to address 00000011, after which the system decodes this information for a single work step on the machine
Daher ist während des ersten Speicherzyklus zu diesem Zeitpunkt die vollständige Information von zwölf bit aus dem Speicher oder PROM ausgelesen worden und weitere Informationen werden bis zum nächsten Speicherzyklus nicht mehr gelesen, der bei schneller Arbeitsgeschwindigkeit der Maschine etwa 20 ms später liegt Während des zweiten Speicherzyklus liest das System die Y-Daten des Wortes 5 aus der Bank A, die X-Daten des Wortes 6 aus der Bank A und die Steuerdaten, wie sie im folgenden noch bezeichnet werden, aus dem Wort 7 der Bank A, wobei das Adressenregister entsprechend weitergeschaltet wird und die Informationen jeweils zwischen den einzelnen Lesevorgängen dekodiert werden. Das bedeutet daß während jedes folgenden Speicherzyklus das System fortfährt, drei 4-bit-Worte aus der Bank A auszulesen, bis das Programm vollendet ist Nimmt man an, daß das Programm den gesamten Speicher der Speicherbank A belegt, dann weist der letzte Speicherzyklus die Nummer 85 auf, und es liest während dieses Speicherzyklus das System die Y-Daten aus dem Wort 254 der Bank A, die X-Daten aus dem Wort 255 der Bank A und schließlich die Steuerdaten aus dem Wort 256 der Bank A, was der Adresse 11111111 entspricht. Zu diesem Zeitpunkt muß das Programm vollendet sein, da das fragliche Programm völlig in der Speicherbank A enthalten ist und die Steuerdaten im Wort 256 daher ein Steuerprogrammende angeben müssen. Selbstverstäindlich kann das Programm auch einige Speicherzyklen vor dem 85. Speicherzyklus vollendet sein, falls es nicht erforderlich ist, den gesamten Inhalt der Speicherbank zu benutzen.Therefore, during the first memory cycle at this point in time, the complete information of twelve bits has been read from the memory or PROM and further information is no longer read until the next memory cycle, which is about 20 ms later when the machine is working at a faster operating speed. Reads during the second memory cycle the system reads the Y-data of word 5 from bank A, the X-data of word 6 from bank A and the control data, as they will be referred to below, from word 7 of bank A, the address register being switched accordingly and the information is decoded between each reading process. This means that continues during each successive memory cycle the system to read three 4-bit words from the bank A, completed by the program If it is assumed that the program occupies the entire memory of the memory bank A, then, the last memory cycle, the number 85, and during this memory cycle the system reads the Y data from word 254 of bank A, the X data from word 255 of bank A and finally the control data from word 256 of bank A, which is the address 11111111 is equivalent to. The program must be completed at this point, since the program in question is entirely contained in memory bank A and the control data in word 256 must therefore indicate the end of the control program. Of course, the program can also be completed a few memory cycles before the 85th memory cycle, if it is not necessary to use the entire contents of the memory bank.
Der gleiche Vorgang ergibt sich beim Auslesen eines Programms aus der Speicherbank B. Während des ersten Speicherzyklus liest das System aufeinanderfolgend die 4-bit-Daten aus, die in den Wörtern Nr. 2 bis 4 der Speicherbank B enthalten sind, wobei das erste Wort mit der Adresse 00000000 ausgelassen ist. Daher liest das System die Y-Daten aus dem Wort 2 der Bank B entsprechend der Adresse 00000001 aus, die X-Daten werden aus dem Wort 3 der Bank B entsprechend der Adresse 00000010 ausgelesen und die Steuerdaten werden aus dem Wort 4 der Bank B entsprechend der Adresse 00000011 ausgelesen. Während des zweiten Speicherzyklus werden die drei 4-bit-Daten aus den Wörtern 5 bis 7 der Bank B ausgelesen. Die Lesefolge setzt sich fort, bis das Programm vollendet ist. Falls das Programm die gesamte Speicherbank B besetzt, werden die letzten drei 4-bit-Daten aus den Wörtern 254 bis 256 ausgelesen.The same process results when reading out a program from memory bank B. During the first memory cycle, the system successively reads out the 4-bit data contained in words no. 2 to 4 of memory bank B , including the first word the address 00000000 is omitted. Therefore, the system reads out the Y data from word 2 of bank B corresponding to address 00000001, the X data is read out from word 3 of bank B corresponding to address 00000010, and the control data is read out from word 4 of bank B accordingly the address 00000011 read out. During the second memory cycle, the three 4-bit data from words 5 to 7 of bank B are read out. The reading sequence continues until the program is completed. If the program occupies the entire memory bank B , the last three 4-bit data are read out from words 254 to 256.
Umfaßt ein Programm mehr als 85 Befehle, kann es in den Speicherbänken A und B untergebracht werden, die dann nacheinander ausgelesen werden.If a program contains more than 85 instructions, it can be accommodated in memory banks A and B , which are then read out one after the other.
Die X- und Y-Datenwörter geben jeweils in binärer Form die Anzahl der Schritte an, welche die Schrittmotoren jeweils zwischen zwei Stichen auszuführen haben. Das Format der 4-bit-Steuerwörter ist in Fig. 9 dargestellt. Wenn das Steuerwort in der Speicherbank A gespeichert ist, dann ist es in den bits ti, b2, £>3 und bA niedriger Ordnung enthalten, während es bei Speicherung in der Bank B in den bitsThe X and Y data words each indicate in binary form the number of steps that the stepper motors have to perform between two stitches. The format of the 4-bit control words is shown in FIG. If the control word is stored in memory bank A , then it is contained in the lower order bits ti, b 2, £> 3 and bA , while if stored in bank B it is contained in the bits
b5,b6,b7 und b 8 hoher Ordnung enthalten ist Ob das Wort in der Speicherbank A oder B angeordnet ist, ist unerheblich, das Format ist das gleiche. Das niedrigste Bit des 4-bit-Woites gibt die in der Y-Richtung gewünschte Bewegungsrichtung an. Handelt es sich bei diesem Bit b 1 oder b5 um eine binäre 1, dann gibt dies an, daß sich der Werkstückhalter relativ zur Nadel in der +Y-Richtung bewegen soll. Dementsprechend bewegt sich der Werkstückhalter in der +Y-Richtung, wobei die Amplitude oder die Größe der Bewegung durch das entsprechende Y-Datenwort angegeben ist Ist das niedrigste Bit b 1 oder b 5 eine 0, dann gibt dies an, daß sich der Werkstückhalter in der -Y-Richtung zu bewegen hat, wobei die Größe dieser Bewegung in dem Y-Datenwort angegeben ist Die Richtungsinformation für die Bewegung in der X-Richtung ist in dem zweitniedrigsten Bit b 2 oder b 6 des 4-bit-Steuerwortes enthalten. Ist dieses bit eine binäre 1, dann ist eine Bewegung in der +X-Richtung angegeben, während sich der Werkstückhalter in der -X-Richtung bewegt, wenn das zweitunterste Bit eine 0 ist. Der Werkstückhalter wird somit in der durch dieses bit angegebenen X-Richtung bewegt, wobei die Bewegungsgröße in dem X-Datenwort enthalten ist b5, b6, b7 and b 8 high order is contained Whether the word is arranged in memory bank A or B is irrelevant, the format is the same. The lowest bit of the 4-bit word indicates the desired direction of movement in the Y direction. If this bit b 1 or b5 is a binary 1, then this indicates that the workpiece holder is to move in the + Y direction relative to the needle. Accordingly, the workpiece holder moves in the + Y direction, the amplitude or the size of the movement being indicated by the corresponding Y data word. If the lowest bit b 1 or b 5 is a 0, then this indicates that the workpiece holder is in the -Y direction, the size of this movement being specified in the Y data word. The direction information for the movement in the X direction is contained in the second lowest bit b 2 or b 6 of the 4-bit control word. If this bit is a binary 1, then a movement in the + X direction is indicated, while the workpiece holder is moving in the -X direction if the second lowest bit is a 0. The workpiece holder is thus moved in the X direction indicated by this bit, the movement variable being contained in the X data word
Die beiden bits höherer Ordnung in dem Steuerwort geben das besondere Nähverfahren an, welches entsprechend diesem Arbeitszyklus durchzuführen ist. Haben, wie angegeben, diese Nähcodebits oder Befehlsbits eine binäre Konfiguration von 00, dann arbeitet die Maschine ohne Stichbildung. Bei diesem Arbeitsverfahren wird die Hin- und Herbewegung der Nähnadel abgestoppt, und der Werkstückhalter bewegt sich ohne Stichbildung. Obwohl während dieses Verfahrens das Gewebe nicht einer Stichbildung oder einem Nähvorgang unterworfen wird, sind, wie oben beschrieben, die Richtung und die Größe der Bewegungen in der X- und Y-Richtung durch die X- und Y-Richtungsbits und durch die X- und Y-Datenwörter angegeben. Hat der Nähcode bei den beiden Bits höherer Ordnung über die Binärkonfiguration vcn 01, dann arbeitet die Nähmaschine nach dem Stichbildungsverfahren. Bei dieser Konfiguration läuft die Maschine mit hoher Geschwindigkeit Haben die beiden Bits hoher Ordnung die Binärkonfiguration von 10, dann arbeitet die Maschine im langsamen Stichbildungsverfahren, und die Nähmaschine wird mit geringer Geschwindigkeit betrieben. Während des Stichbildungsverfahrens und dem langsamen Stichbildungsverfahren werden die X- und Y-Richtungsinformationen und die X- und Y-Datenwörter als Positionsinformationen für den Werkstückhalter, wie beschrieben, verwendet. Das langsame Stichbildungsverfahren wird normalerweise gegen Ende des Programms oder vor dem Programm ohne Stichbildung eingeleitet und kann dazu verwendet werden, die Maschine unmittelbar vor dem Ende der Nadelbewegung abzubremsen. Schließlich ergibt sich noch der Nähcode in der Binärkonfiguration von 11, in diesem Fall wird das Ende des Programms angegeben und an die Nähmaschine ergeht der Befehl, die Hin- und Herbewegung der Nadel abzustoppen, was automatisch zu einem Nullstellungszyklus führt, um den Werkstückhalter in eine Nullstellungsposition relativ zur Nadel zu bringen. Das Programmendeverfahren tritt nur einmal bei einem Programm auf und ist der letzte Befehl, der bei einem Programm dazu verwendet wird, den Nähvorgang zu beendigen.The two higher-order bits in the control word indicate the particular sewing process, which is to be carried out according to this work cycle. As indicated, have these sewing code bits or Command bits a binary configuration of 00, then the machine works without stitch formation. With this one In the working process, the back and forth movement of the sewing needle is stopped and the workpiece holder is moved without stitch formation. Although during this procedure the fabric does not form a stitch or is subjected to sewing, as described above, the direction and magnitude of the movements in the X and Y directions by the X and Y direction bits and by the X and Y data words specified. If the sewing code has the two higher-order bits via the binary configuration vcn 01, then the sewing machine works according to the stitch formation process. With this configuration the machine runs at high speed, if the two high order bits have the binary configuration of 10, then the machine works in the slow stitch formation process, and the sewing machine becomes less Speed operated. During the stitch formation process and the slow stitch formation process the X and Y direction information and the X and Y data words are used as position information for the workpiece holder is used as described. The slow stitch forming process is usually initiated towards the end of the program or before the program without stitch formation and can be used for this brake the machine immediately before the end of the needle movement. Eventually it surrenders still the sewing code in the binary configuration of 11, in this case the end of the program is indicated and the command is given to the sewing machine to stop the reciprocating movement of the needle, which is automatic leads to a zeroing cycle to move the workpiece holder to a zeroing position relative to the needle bring. The program end procedure occurs only once for a program and is the last command, the is used in a program to end the sewing process.
Das Steuersystem arbeitet während des ersten und der nachfolgenden Speicherzyklen wie folgt. Wenn der in F i g. 4b gezeigte Flipflop ff MA gesetzt ist und das Speicherzyklüssteuer-P-Signal in den Zustand log 1 geht, dann erzeugt, wie in Fig.4c gezeigt, der Differenzierschaltkreis 580 einen positiven Impuls. Der Impuls wird zweimal von den lnvertern /24Fund /24F invertiert und dient dazu, die Flipflops //3Λ, ff ZB, ff AA, ffAB, ffiSA ff\5B, ff2IA und ffZIB an ihren Eingängen zurückzusetzen. Diese Flipflops werden so zu Beginn der Speicherzyklen und für die spätereThe control system operates as follows during the first and subsequent memory cycles. If the in Fig. 4b flip-flop shown ff MA is set and the Speicherzyklüssteuer-P signal in the state of log 1 is then generated, as shown in Figure 4c, the differentiating circuit 580 a positive pulse. The pulse is inverted twice by the inverters / 24F and / 24F and is used to reset the flip-flops // 3Λ, ff ZB, ff AA, ffAB, ffiSA ff \ 5B, ff2IA and ffZIB at their inputs. These flip-flops are so at the beginning of the memory cycles and for the later ones
ίο Dekodierung der X- und Y-Positionsinformationen einleitend vorbereitetίο Decoding of the X and Y position information prepared initially
In Fig.4a ist gezeigt daß dann, wenn das Speicherzyklussteuer-N-Signal auf log 0 geht, entsprechend der Einstellung des Speicherzyklusflipflop //34Λ der Fig.4b, die am Eingang 12 des NOR-Gatters NOZiA anliegende Impulsfolge invertiert wird und, wie weiter vorn beschrieben, als Taktimpulsfolge durch das Gatter läuft Daher geht der erste Impuls, nachdem das Speicherzyklussteuer-N-Signal auf logO gegangen ist, durch das Gatter NOZSA. Obwohl die Natur des Taktimpulssignals weiter vorn schon beschrieben ist lassen sich die zugeordneten Taktsignale besser in Verbindung mit einer Beschreibung der Signale in Fig. 10 verstehen. Wie in dieser Figur dargestellt, besteht das Taktimpulssignal aus einer Impulsfolge schmaler Impulse, deren Vorderflanke jeweils der rückwärtigen Flanke der H.S.-Ausgangstaktimpulse des Hochgeschwindigkeitsoszillators entspricht. Dementsprechend ist die Taktimpulsfolge mit der Taktfrequenz des Hochgeschwindigkeitsoszillators gebildet entsprechend einer Frequenz von 8500 Hz. In Fig.4d ist dargestellt, daß die Taktimpulsfolge dem Anschluß 10 eines Monoflops SS 4SB zugeführt ist, wobei jeder dieser Impulse den Monoflop triggert. Da die Impulse der Taktimpulsfolge relativ schmal sind, wird der Monoflop SS4SB dazu verwendet, die Impulse zu regenerieren, was zu einer entsprechenden Adressentaktimpulsfolge-P breiterer Impulse am Q-Ausgang des Monoflops führt, wie in den Fig.4d und 10 gezeigt.In Fig.4a it is shown that when the memory cycle control N-signal goes to log 0, corresponding to the setting of the memory cycle flip-flop // 34Λ of Fig.4b, the pulse sequence present at the input 12 of the NOR gate NOZiA is inverted and how described earlier, as a clock pulse train runs through the gate. Therefore, after the memory cycle control N signal has gone to logO, the first pulse goes through the gate NOZSA. Although the nature of the clock pulse signal has already been described above, the associated clock signals can be better understood in connection with a description of the signals in FIG. As shown in this figure, the clock pulse signal consists of a pulse train of narrow pulses, the leading edge of which corresponds to the trailing edge of the high-speed oscillator output clock pulses. Correspondingly, the clock pulse sequence is formed with the clock frequency of the high-speed oscillator corresponding to a frequency of 8500 Hz. In Fig. 4d it is shown that the clock pulse sequence is fed to the terminal 10 of a monostable multivibrator SS 4SB , each of these pulses triggering the monostable multivibrator. Since the pulses of the clock pulse train are relatively narrow, the monostable multivibrator SS4SB is used to regenerate the pulses, which leads to a corresponding address clock pulse train-P of wider pulses at the Q output of the monostable multivibrator, as shown in FIGS.
Entsprechend der Fig.4d ist die Adressen taktimpulsfolge-P mit dem CLK-Eingang (Taktimpulseingang) eines Abtastzählers CT65 (strobe counter) verbunden. Dieser Zähler CT65 ist ein vier-bit-Zähler, es werden jedoch nur die beiden unteren bits von dem System verwendet. Der Zähler wird von dem Rücksetz-N-Signal beim allgemeinen Ingangsetzungsvorgang durch das Steuersystem an seinem CLR-Eingang (Löscheingang) auf den Zählerstand Null gelöscht. Der Zähler wird von der Rückkante jedes der Impulse der Adressentaktimpulsfolge getriggert, wobei der Ausgang 14 des Zählers den niederwertigsten bit und der Ausgang 13 den nächsthöherwertigen bit reflektiert. Dementsprechend schaltet die Rückflanke des ersten empfangenen Adressentaktimpulses die beiden unteren Bits dieses Zählers um einen Zählschritt weiter, so daß sich die Binärkonfiguration von 01 ergibt. Das bedeutet, daß der Ausgang 14 des Zählers hoch geht, während der Ausgang 13 des Zählers im Zustand logO verbleibt. Dieser besondere Ausgang wird zur Dekodierung der Y-Daten, wie unten noch beschrieben wird, verwendet.According to FIG. 4d, the address is clock pulse train -P connected to the CLK input (clock pulse input) of a sampling counter CT65 (strobe counter). This CT65 counter is a four-bit counter, there will be however, only the two lower bits are used by the system. The counter is activated by the reset N signal during the general start-up process by the control system at its CLR input (delete input) cleared to zero. The counter is taken from the trailing edge of each of the pulses of the Address clock pulse sequence triggered, the output 14 of the counter being the least significant bit and the Output 13 reflects the next most significant bit. The trailing edge of the first switches accordingly received address clock pulse further the two lower bits of this counter by one counting step, so that the binary configuration of 01 results. This means that the output 14 of the counter goes high during the Output 13 of the counter remains in the logO state. This particular output is used to decode the Y data as described below is used.
Da der Zähler CT65 durch das Rücksetz-N-SignalSince the counter CT65 by the reset N signal
zuvor gelöscht worden ist, befinden sich die Ausgänge 14 und 13 des Zählers anfänglich, bevor der Zähler schrittweise weitergeschaltet wird, im Zustand logO.has previously been cleared, outputs 14 and 13 of the counter are initially before the counter is incremented, in the logO state.
Dementsprechend befindet sich auch der Eingang 4 des NAND-Gatters NASiA, der Eingang 1 des NAND-Gatters NA5iB und die Eingänge 10 und 11 des NAND-Gatters NA5XC nach oder während desAccordingly, the input 4 of the NAND gate NASiA, the input 1 of the NAND gate NA5iB and the inputs 10 and 11 of the NAND gate NA5XC are located after or during the
Anlaßvorgangs im Zustand log 0 und die Ausgänge der Gatter NASiA, NASiB und NASiC liegen hoch, bevor der Zähler zählschrittmäßig weitergeschaltet wird.Starting process in the state log 0 and the outputs of the gates NASiA, NASiB and NASiC are high before the counter is incremented.
Erfolgt die Weiterschaltung des Zählers zum ersten Mal, dann geht der Ausgang 14 des Zählers hoch und der Ausgang 13 bleibt, wie schon erwähnt, auf logO; der hochliegende Ausgang 14 des Zählers wird von dem Inverter /5OE invertiert, so daß die Eingänge 3 und 4 des NAND-Gatters NASiA beide logO sind und der Ausgang dieses Gatters auf log 1 bleibt Andererseits wird bezüglich des NAND-Gatters NASiB der log 0-Ausgang 13 des Zählers durch den Inverter /5OF invertiert, so daß sich am Eingang 2 dieses Gatters NASiB der Zustand log 1 ergibt Da der Ausgang 14 des Zählers mit dem Eingang 1 des Gatters verbunden ist, ist dieser Eingang ebenfalls auf log 1 und das Gatter ist nunmehr so konditioniert, d&3 sein Eingang 13 verwendet werden kann. Da der log 0-Ausgang 13 des Zählers CT65 mit dem Eingang 11 des NAND-Gatters NA iSC verbunden ist, bleibt der Ausgang dieses NAND-Gatters irn Zustand log 1. Wie in Fig.4d gezeigt, ist der Q-Ausgang des Monoflops SS 63Λ eingangsmäßig mit sämtlichen drei Gattern NA5\A, NA SXB und NA 51Cverbunden. Wie weiter unten noch beschrieben, befindet sich der Ausgang ~Q~ dieses Monoflops auf den Zustand logO gesetzt, bis und nachdem der Zähler CT65 zählschrittmäßig weitergeschaltet wird, so daß dieser Monoflop sämtliche drei Gatter NASXA, NA51Bund NA 51C deren Ausgänge sämtlich hoch liegen, sperrt, bis der Monoflop schließlich in seiner Standzeit abläuft und sein Q-Ausgang hoch gehtIf the counter is incremented for the first time, output 14 of the counter goes high and output 13, as already mentioned, remains at logO; the high output 14 of the counter is inverted by the inverter / 50E, so that the inputs 3 and 4 of the NAND gate NASiA are both logO and the output of this gate remains at log 1 On the other hand, with regard to the NAND gate NASiB, the log 0- Output 13 of the counter inverted by the inverter / 50F, so that the state log 1 results at input 2 of this gate NASiB. Since output 14 of the counter is connected to input 1 of the gate, this input is also at log 1 and the gate is now conditioned so that d & 3 its input 13 can be used. Since the log 0 output 13 of the counter CT65 is connected to the input 11 of the NAND gate NA iSC , the output of this NAND gate remains in the log 1 state. As shown in FIG. 4d, the Q output of the monoflop SS is 63Λ connected at the input to all three gates NA5 \ A, NA SXB and NA 51C. As described further below, the output ~ Q ~ is this monoflop to the state logO set up, and after the counter is incremented zählschrittmäßig CT65, so that this monostable all three gates NASXA, NA 51 B and NA 51C whose outputs are all high lies, blocks until the monoflop finally expires in its idle time and its Q output goes high
Wie in der Zeichnung gezeigt, ist die Taktimpulsfolge mit dem Anschluß 10 des Monoflops SS 63Λ verbunden, und der Monoflop wird von jedem Taktimpuls getriggert. Die Fig. 10 zeigt, daß der (^-Ausgang des getriggerten Monoflops SS63A zum Zeitpunkt der Vorderflanke der Impulse im Signal der Adressentaktimpulsfolge auf log 0 geht, die diesem Monoflop «o zugeordnete Standzeit ist jedoch länger als die Impulsbreite der Adressentaktimpulsfolge. Der Monoflop läuft daher erst nach der Rückflanke der Impulse der Adressentaktimpukfolge ab, zu welcher Zeit der Zähler CT65 weitert°schaltet ist. Der Zähler CT65 konditioniert so die Gatter M4 51Λ, NASiB und NASiC, bevor die Standzeit des Monoflops SS63A abläuft und dessen (^-Ausgang in den Zustand log 1 zurückkehrt. Wenn der Monoflop SS 63/4 abgelaufen ist, ergibt sich der Schaltzustand log 1 am Eingang 5 des Gatters NASiA, am Eingang 13 des Gatters NASXB und am Eingang 9 des Gatters NA 51CAs shown in the drawing, the clock pulse train is connected to the terminal 10 of the monostable multivibrator SS 63Λ, and the monostable multivibrator is triggered by each clock pulse. 10 shows that the (^ output of the triggered monostable multivibrator SS63A goes to log 0 at the time of the leading edge of the pulses in the signal of the address clock pulse train, but the idle time assigned to this monostable multivibrator is longer than the pulse width of the address clock pulse train therefore only after the trailing edge of the pulses of the address clock pulse sequence, at which time the counter CT65 is switched further t °. The counter CT65 thus conditions the gates M4 51Λ, NASiB and NASiC before the idle time of the monoflop SS63A expires and its (^ output returns to the state log 1. When the monoflop SS 63/4 has expired, the switching state log 1 results at input 5 of gate NASiA, at input 13 of gate NASXB and at input 9 of gate NA 51C
Wenn der Zähler CT65 seinen ersten Zählschritt durchgeführt hat, werden die Ausgänge der Gatter NASiA und NA 5XC von diesem Zähler in ihrem Zustand log 1 festgehalten. Läuft jedoch der Monoflop SS 63A ab, dann gehen sämtliche Eingangssignale zum NAND-Gatter NA 51B hoch, und dies führt zu einer Änderung im Ausgangssignal dieses Gatters von log 1 zu logO. Dementsprechend ändert das Y-Auswerte- oder Strobe-N-Signal seinen Zustand von log 1 in log 0 und, wie in Fig.4c gezeigt, dieses Signal wird von dem Inverter /5OC invertiert, so daß der Ausgang des Inverters zu diesem Zeitpunkt von log 0 auf log 1 geht. Als Folge dieser Änderung erzeugt die Differenzierschaltung 520 einen positiven Impuls an Eingang des Inverters /50D. Die Verwendung dieses Impulses zur Dekodierung der Y-Information wird weiter unten noch genauer erläutertWhen the counter CT65 has carried out its first counting step, the outputs of the gates NASiA and NA 5XC are held in their log 1 state by this counter. If, however, the monoflop SS 63A expires , then all the input signals to the NAND gate NA 51 B go high, and this leads to a change in the output signal of this gate from log 1 to logO. Accordingly, the Y-evaluation or strobe-N signal changes its state from log 1 to log 0 and, as shown in FIG log 0 goes to log 1. As a result of this change, the differentiating circuit 520 generates a positive pulse at the input of the inverter / 50D. The use of this pulse for decoding the Y information is explained in more detail below
Entsprechend der Darstellung in den Fig.4d und 10 wird zum Zeitpunkt des nächsten Impulses in der Taktimpulsfolge der Monoflop SS 63A erneut getriggert und es wird der nächste regenerierte Impuls der Adressentaktimpulsfolge-P gebildet, so daß der Zähler CT65 erneut um einen Zählschritt von der rückwärtigen Flanke des Adressentaktimpukes-P weitergeschaltet wird. Der Zähler führt auf diese Weise eine Änderung in seinen beiden unteren Bits auf die neue Binärkonfiguration 10 durch, wobei der Ausgang 14 auf log 0 und der Ausgang 13 auf log 1 schaltet Da der Eingang 13 des Gatters NASiB und der Eingang 10 des Gatters NA51Cbeide logO sind, werden die Ausgänge dieser beiden Gatter von dem Ausgang 14 des Zählers CT65 zu diesem Zeitpunkt im Zustand log 1 gehalten. Der Ausgang 14 des Zählers CT6S wird jedoch von dem Inverter /5OE invertiert, so daß sich am Eingang 3 des NAM D-Gatters NASiA ein log 1-Zustand ergibt Da außerdem der Ausgang 13 des Zählers PT65 hoch liegt liegt der Eingang 4 des Gatters NA 51Λ ebenfalls hoch. Sobald dann der Monoflop SS63A erneut abläuft und an seinem (^Ausgang der Zustand log 1 erscheint, ergibt sich dieser Zustand ebenfalls am Eingang 5 des Gatters NA StA. Das bedeutet daß zu diesem Zeitpunkt der Ausgang des Gatters /V/4 51 A der das X-Auswerte-N-Signal bildet, von log 1 auf log 0 geht; wie in Fig. 4c gezeigt, wird das X-Auswerte-N-Signal von dem Inverter /50/4 invertiert, so daß der Ausgang des Inverters bei Ablauf der Standzeit des Monoflops SS63/4 seinen Zustand von logO auf log 1 ändert Als Folge davon erzeugt die Differenzierschaltung 518 einen positiven Impuls, der dem Eingang des Inverters /50ß zugeführt ist. Die Verwendung dieses Impulses zur Dekodierung der X-Dateninformation wird weiter unten im Detail erläutert. As shown in FIGS. 4d and 10, the monoflop SS 63A is retriggered at the time of the next pulse in the clock pulse sequence and the next regenerated pulse of the address clock pulse sequence-P is formed, so that the counter CT65 again increases by one counting step from the previous one Edge of the address clock pulse P is advanced. In this way, the counter changes its two lower bits to the new binary configuration 10, output 14 switching to log 0 and output 13 switching to log 1 Since input 13 of gate NASiB and input 10 of gate NA 51 C are both logO, the outputs of these two gates are held in the state log 1 by the output 14 of the counter CT65 at this point in time. The output 14 of the counter CT6S is inverted by the inverter / 50E, so that a log 1 state results at input 3 of the NAM D gate NASiA. Since the output 13 of the counter PT65 is also high, the input 4 of the gate NA is high 51Λ also high. As soon as the monoflop SS63A runs again and the state log 1 appears at its (^ output, this state also results at input 5 of the gate NA StA. This means that at this point in time the output of the gate / V / 4 51 A is the X-evaluating-N-signal forms, goes from log 1 to log 0; as shown in FIG the idle time of the monostable multivibrator SS63 / 4 changes its state from log0 to log 1. As a result, the differentiating circuit 518 generates a positive pulse which is fed to the input of the inverter / 50β. The use of this pulse for decoding the X data information is described below in Explained in detail.
Entsprechend der Darstellung der Fig.4d und 10 wird zum Zeitpunkt des dritten Impulses in der Taktimpulsfolge der Monoflop SS63/4 erneut getriggert und ein weiterer Impuls der Adressentaktimpulsfolge erzeugt, so daß der Zähler CT65 erneut mit der Rückflanke des Adressentaktimpulses weitergeschaltet wird. Der weitergeschaltete Zähler CT65 nimmt nunmehr an seinen Ausgängen 14 und 13 die Binärform 11 an, so daß beide Ausgänge den Zustand log 1 aufweisen. Da der Ausgang 14 des Zählers CT65 von dem Inverter /5OE invertiert wird, liegt der Eingang 3 des Gatters NASiA auf logO und dieses Gatter ist gesperrt. In ähnlicher Weise ist das Gatter NASXB gesperrt, und sein Ausgang liegt auf logl, da der log 1-Ausgang 13 des Zählers CT65 von dem Inverter /5OF invertiert und eine logO dem Eingang 2 des NAND-Gatters NA 51ßzugeführt ist. Andererseits sind die log 1-Zählerausgänge 14 und 13 den Eingängen 10 und 11 des NAND-Gatters NA 51C zugeführt, so daß dieses Gatter konditioniert bzw. entsprechend vorbereitet ist und wenn dann der Monoflop SS63A abläuft, liegen sämtliche drei Eingänge dieses Gatters NA 5XC hoch, was zu einer Änderung im Ausgangszustand dieses Gatters von logl zu logO führt; dieses logO-Signal triggert dann den Monoflop SS63S an seinem Eingang 1.As shown in FIGS. 4d and 10, the monoflop SS63 / 4 is triggered again at the time of the third pulse in the clock pulse train and a further pulse of the address clock pulse train is generated so that the counter CT65 is switched on again with the trailing edge of the address clock pulse. The incremented counter CT65 now assumes the binary form 11 at its outputs 14 and 13, so that both outputs have the state log 1. Since the output 14 of the counter CT65 is inverted by the inverter / 50E, the input 3 of the NASiA gate is at logO and this gate is blocked. Similarly, the gate NASXB is blocked and its output is at logl, since the log 1 output 13 of the counter CT65 is inverted by the inverter / 50F and a logO is fed to the input 2 of the NAND gate NA 51ß. On the other hand, the log 1 counter outputs 14 and 13 are fed to the inputs 10 and 11 of the NAND gate NA 51C, so that this gate is conditioned or prepared accordingly and when the monoflop SS63A then runs, all three inputs of this gate NA 5XC are high , which leads to a change in the initial state of this gate from logl to logO; this logO signal then triggers the monoflop SS63S at its input 1.
_Entsprechend der Darstellung der Fig.4d ist der Q-Ausgang des Monoflops SS635 von dem Inverter /52/4 invertiert und bei Triggerung des Monoflops wird ein mit EMC-P bezeichnetes Signal in den Zustand log 1 gesetzt, was, wie weiter unten noch erläutert wird, zur Beendigung des Speicherzyklus führt. Bei dem Signal_According to the illustration in FIG. 4d, the Q output of the monoflop SS635 is from the inverter / 52/4 is inverted and when the monoflop is triggered, a signal labeled EMC-P changes to the state log 1 is set, which, as will be explained further below, leads to the termination of the memory cycle. At the signal
EMC-P handelt es sich um das das Ende des Speicherzyklus angebende Signal, welches von dem Inverter /525 invertiert wird. Das Ausgangssignal des Inverters wird im Zustand logO dem CLR-Eingang (Löscheingang) des Zählers CT65 zugeführt, um den Zähler auf Null zu löschen, damit dieser in einem folgenden Speicherzyklus erneut verwendet werden kann. Wie in Fig.4b gezeigt, setzt das hochliegende EMC-P-Signal den Speicherzyklus-Flipflop //34Λ zurück, so daß dessen das Speicherzyklussteuer-P-Signal führender Ausgang in den Zustand log 0 zurückgesetzt wird, während der andere Ausgang, der das Speicherzyklussteuer-N-Signal führt, in den Zustand log 1 gelangt Das EMC-P-Signal wird auch sonst in der Schaltung noch verwendet, wie weiter unten noch zu beschreiben sein wird. Unter Bezugnahme auf die F i g. 4d läßt sich erkennen, daß das EMC-P-Signal in seinen normalen logO-Zustand zurückkehrt, wenn der Monoflop kurz nach seiner Triggerung in seiner Standzeit abgelaufen istEMC-P is the signal indicating the end of the storage cycle, which is sent by the Inverter / 525 is inverted. The output signal of the Inverter becomes the CLR input in the logO state (Clear input) of the counter CT65 supplied to the To clear the counter to zero so that it can be used again in a subsequent memory cycle can. As shown in Figure 4b, the high EMC-P signal resets the memory cycle flip-flop // 34Λ, so that its output carrying the memory cycle control P signal is reset to the log 0 state while the other output is the memory cycle control N signal leads to the log 1 state. The EMC-P signal is also otherwise in the circuit still used, as will be described below. With reference to FIGS. 4d can recognize that the EMC-P signal returns to its normal logO state when the monoflop briefly has expired after its triggering in its standing time
Die bisherigen Ausführungen waren dazu bestimmt, die Art zu beschreiben, wie drei aufeinanderfolgende Impulse des Taktimpulssignals zur Folgesteuerung der Schaltung während des Speicherzyklus verwendet werden. Darauf hinzuweisen ist, daß infolge des Umstandes, daß die Taktimpulse mit der Rückflanke der Impulse des H.S.-Taktsignals des Hochgeschwindigkeitsoszillators gebildet werden, die Y-Auswerte-N- und X-Auswerte-N-Signale sowie das EMC-P-Signal ebenfalls auf die Rückflanke des H.S.-Taktsignals bezogen sind.The previous remarks were intended to describe the way three consecutive ones Pulses of the clock pulse signal are used to sequence control of the circuit during the memory cycle will. It should be noted that due to the fact that the clock pulses with the trailing edge of the Pulses of the H.S. clock signal of the high-speed oscillator are formed, the Y-Auswerte-N- and X-Evaluation-N-signals as well as the EMC-P-signal also on the trailing edge of the H.S.-clock signal are related.
Die Art und Weise, wie die Information aus dem Speicher von üblichen im Handel erhältlichen PROMs erhalten werden kann, wird in Verbindung mit der Darstellung der Fig.4f beschrieben. Die interne Verknüpfungsschaltung und Gatterschaltung der PROMs ist so, daß die acht bits eines gegebenen gespeicherten Wortes als Ausgangssignale DO, Di ... D 6 und D 7 des PROMs abgegeben werden, wenn für dieses Wort an den Eingängen A 0, A 1 ... A 6 und A 7 des PROMs eine Adresse angelegt ist. Die Adresse verfügt über acht Bit, da in dem PROM 256 8-bit-Wörter enthalten sind und diese 8-bit-Adresse in der Lage ist, 256 unterschiedliche Binärkonfigurationen zu bilden, so daß es möglich ist, jedes 8-bit-Wort im PROM für sich zu adressieren.The manner in which the information can be obtained from the memory of conventional, commercially available PROMs is described in connection with the illustration of FIG. 4f. The internal logic circuit and gate circuit of the PROMs is such that the eight bits of a given stored word are output as output signals DO, Di ... D 6 and D 7 of the PROM if for this word at the inputs A 0, A 1 .. A 6 and A 7 of the PROM an address is applied. The address has eight bits because the PROM contains 256 8-bit words and this 8-bit address is able to form 256 different binary configurations, so that it is possible to use every 8-bit word in the PROM to be addressed by yourself.
Ist eine Speicherstelle im PROM angesprochen oder adressiert, dann ergeben sich die vier geringerwertigen bits des adressierten Wortes in der Speicherbank A als Ausgangssignale DO, D1, D2 und D3, während die vier höherwertigen Bits des Wortes in der Speicherbank B an den Ausgängen D 4, D 5, D 6 und D 7 erscheinen. Das bedeutet, daß der Ausgang DO das niederwertigste Bit des Wortes und der Ausgang D 7 das höchstwertige Bit des adressierten Wortes bildet.If a memory location in the PROM is addressed or addressed, then the four less significant bits of the addressed word in memory bank A result as output signals DO, D1, D2 and D3, while the four more significant bits of the word in memory bank B at outputs D 4, D 5, D 6 and D 7 appear. This means that the output DO forms the least significant bit of the word and the output D 7 forms the most significant bit of the addressed word.
Der log 1 -Impuls eines Adressenlöschsignals-P, der vor Einleitung des Nullstellungszyklus gebildet worden ist, wurde dazu verwendet, die beiden Adressenregister ARi und AR 2 auf Null zu löschen. Die beiden Adressenregister AR 1 und AR 2 sind jeweils 4-bit-Zähler, die in !Cascade geschaltet sind, so daß man die erforderliche 8-bit-Adresse erhält, wobei das Register AR 1 die vier niederwertigen bits der Adresse und das Register AR2 die vier höherwertigen bits der Adresse enthält.The log 1 pulse of an address clear signal-P, which was generated before the initiation of the zeroing cycle, was used to clear the two address registers ARi and AR 2 to zero. The two address registers AR 1 and AR 2 are each 4-bit counters which are switched in! Cascade, so that the required 8-bit address is obtained, with the AR 1 register containing the four low-order bits of the address and the AR2 register contains the four most significant bits of the address.
Zunächst sei ins Gedächtnis zurückgerufen, daß jeder der Impulse der Adressentaktimpulsfolge-P zu dem Zeitpunkt jedes Impulses der Taktimpulsfolge gebildet worden ist, wie in F i g. 10 gezeigt Kehrt man erneut zur F i g. 4f zurück, dann sieht man, daß die Adressentaktimpulsfolge-P mit dem CLK-Eingang (Zähleingang) des Adressenregisters AR 1 verbunden ist welches die vier niederwertigen bits der Adresse enthält; das Adressenregister ARi wird mit der Vorderflanke jedes der Impuls in der Adressentaktimpulsfolge weitergeschaltet Wenn das Adressenregister AR 1 eine ausreichende Anzahl von Zählschritten durchgeführt hat und seinen ίο höchsten Zählerstand erreicht hat dann ergibt sich die binäre Konfiguration 1111, und es wird ein hochliegendes oder den Zustand log 1 aufweisendes Übertragungssignal (carry out) von dem ersten Adressenregister AR 1 abgegeben und den Anschlüssen 7 und 10 des zweiten Adressenregisters AR 2 zugeführt. Das hochliegende Übertragungssignal bereitet das Register AR 2 vor bzw. schaltet dieses wirksam, so daß nunmehr das Register AR 2 von dem nächsten an seinem Taktimpulseingang (CLK-Eingang) empfangenen Impuls der Adressentaktimpulsfolge weitergeschaltet wird. Der gleiche Impuls schaltet auch das Register AR 1 für die niederwertigen bits weiter, so daß dieses in seinen Nullzustand oder Anfangszustand mit der binären Ausgangskonfiguration von 0000 zurückkehrt Zu diesem Zeitpunkt geht das Übertragungssignal vom Register AR 1 auf log 0 und verbleibt in diesem log O-Zustand, bis das Register AR 1 wieder seinen vollen Zählerstand erreicht hat Auf diese Weise wird das Register für die höherwertigen Bits nach jeweils sechzehn Zählschritten des niederwertigen Adressenregisters AR 1 einmal weitergeschaltet, so daß die Adressentaktimpulsfolge-P die Register durch ihren gesamten Binärbereich von 256 Binärzahlen schaltet. Die Ausgänge der Register AR 1 und AR 2 werden als die jeweilige Adresse darstellende Signale an den Eingängen AQ, Ai ... Λ 6 und A 7 des PROM verwendet. Das bedeutet, daß so, wie die Adressenregister durchgezählt werden, entsprechende Signale für das in dem PROM gespeicherte 8-bit-Wort, entsprechend der jeweils angelegten Adressen, an den Ausgängen des PROM gebildet werden.First, it should be recalled that each of the pulses of the address clock pulse train-P was formed at the time of each pulse of the clock pulse train, as shown in FIG. 10 one returns again to FIG. 4f back, then you can see that the address clock pulse sequence-P is connected to the CLK input (counting input) of the address register AR 1 which contains the four low-order bits of the address; the address register ARi is advanced with the leading edge of each of the pulses in the address clock pulse sequence.If the address register AR 1 has carried out a sufficient number of counting steps and has reached its highest count, then the binary configuration 1111 results, and a high or the status log 1 having a transfer signal (carry out) from the first address register AR 1 and supplied to the connections 7 and 10 of the second address register AR 2. The high transmission signal prepares the register AR 2 or activates it, so that now the register AR 2 is switched on by the next pulse of the address clock pulse sequence received at its clock pulse input (CLK input). The same pulse also switches the register AR 1 for the lower-order bits further, so that it returns to its zero state or initial state with the binary output configuration of 0000 At this point in time, the transfer signal from register AR 1 goes to log 0 and remains in this log O- State until the register AR 1 has reached its full count again.In this way, the register for the higher-order bits is incremented once after every sixteen counting steps of the lower-order address register AR 1, so that the address clock pulse sequence-P moves the register through its entire binary range of 256 binary numbers switches. The outputs of the registers AR 1 and AR 2 are used as signals representing the respective address at the inputs AQ, Ai ... Λ 6 and A 7 of the PROM. This means that, as the address registers are counted, corresponding signals for the 8-bit word stored in the PROM, corresponding to the addresses applied in each case, are generated at the outputs of the PROM.
Auf diese Weise wird das Adressenregister während des ersten Speicherzyklus des Programms, wenn nämlich der erste Impuls der Adressentaktimpulsfolge-P am Zähleingang des Adressenregisters ARi empfangen ist, um einen Zählschritt weitergeschaltet, so daß das niederwertigste Bit die Binärform 1 erhält, während die drei höherwertigen bit des Registers" AR i ihren Zustand 0 beibehalten. Da darüber hinaus das Adressenregister AR 2 weiter vorn schon auf Null so gelöscht und von dem ersten Impuls nicht weitergeschaltet wird, sind sämtliche vier bits des Adressenregisters AR2 ebenfalls im Binärzustand 0. Das bedeutet, daß von den Adressenregistern an den Eingängen des PROM die Adresse 00000001 gebildet wird, wobei die Binärzahl 1 am Eingang A 0 des PROM anliegt und die Register auf diese Weise dem PROM mitteilen, daß er an seinen Ausgängen das dieser Adresse entsprechende, von ihm gespeicherte acht-bit-Wort zur Verfügung zu stellen hat Hieraus läßt sich auch entnehmen, daß während des ersten Speicherzyklus die Adresse 00000000 nicht verwendet wird. Wenn das Adressenregister AR 1 erneut von der Adressentaktimpulsfolge-P weitergeschaltet wird, wird an den Ausgängen der Register die Adresse 00000010 gebildet, und der PROM wählt das entsprechende zugehörige 8-bit-Wort aus seinem Speicher aus und stellt dieses Wort an seinen Ausgängen zur Verfügung. Wenn das Adressenregister AR 1 während des ersten Speicherzyklus zum drittenIn this way, the address register is incremented by one counting step during the first memory cycle of the program, namely when the first pulse of the address clock pulse sequence-P is received at the counting input of the address register ARi , so that the least significant bit receives the binary form 1, while the three more significant bits of the register " AR i retain their state 0. Furthermore, since the address register AR 2 is already cleared to zero further ahead and is not advanced by the first pulse, all four bits of the address register AR2 are also in the binary state 0. This means that from the address registers at the inputs of the PROM the address 00000001 is formed, the binary number 1 being applied to the input A 0 of the PROM and the registers in this way inform the PROM that it has the eight-bit stored by it corresponding to this address at its outputs -Word has to be made available From this it can also be inferred that during the first Sp calibration cycle the address 00000000 is not used. If the address register AR 1 is switched on again by the address clock pulse sequence-P, the address 00000010 is formed at the outputs of the registers, and the PROM selects the corresponding 8-bit word from its memory and makes this word available at its outputs . If the address register AR 1 during the first memory cycle for the third
und letzten Mal weitergeschaltet wird, bildet der PROM wiederum Ausgangssignale entsprechend und auf der Basis der ihm von den Registern zugeführten Eingangssignale. Die Adressenregister werden daher während jedes Speicherzyklus dreimal weitergeschaltet, was zu drei verschiedenen Ausgangssignalen des PROM führt. Auf diese Weise erhält man durch die aufeinanderfolgende Weiterschaltung der Adressenregister die Information im Speicher an den Ausgängen des PROM, wobei während jedes Speicherzyklus drei Ausgangs- ι ο worte gebildet werden.and the last time it is switched on, the PROM again generates output signals accordingly and on the Basis of the input signals fed to it from the registers. The address registers are therefore during every memory cycle is switched three times, resulting in three different output signals from the PROM. In this way, the information is obtained by successively advancing the address registers in the memory at the outputs of the PROM, with three output ι ο during each memory cycle words are formed.
Vier ausgewählte bits in jedem 8-bit-Wort am Ausgang des PROM werden entsprechend den Signalinformationen A Datensignal-N, B Datensignal-N, C Datensignal-N und D Datensignal-N, wie weiter unten beschrieben, in eine invertierte Information umgeformt. Nimmt man an, daß ein Programmwählschalter auf die Position A eingestellt worden ist, dann erhält man die Information des PROM aus der Speicherbank A entsprechend den niederwertigen bit des PROM an seinen Ausgängen DO, Dl, D2 und D3. Da, wie Fig.4f zeigt, bei Einstellung des Wählschalters auf die Position A dieser Anschluß offen bleibt, stellt die Versorgungsspannung Vcc am Eingang des Inverters /131Cüber den Widerstand R135 einen Signalzustand log 1 her. Das log 1-Signal wird von den Invertern /131C und /131D zweimal invertiert und gelangt als log 1-Signal zum Eingang 2 des UND-Gatters A 136Λ, zum Eingang 6 des UND-Gatters A1365, zum Eingang 2 des UND-Gatters A 137/4 und zum Eingang 6 des UND-Gatters A 137C Das log 1-Signal bereitet diese Gatter auf die Übertragung der Daten der vier niederwertigen bits des PROM zu den NOR-Gattern NO138Λ, NO1385, NP138C und NO138D vor, wie weiter unten noch beschrieben wird.Four selected bits in each 8-bit word at the output of the PROM are converted into inverted information in accordance with the signal information A data signal-N, B data signal-N, C data signal-N and D data signal-N, as described below. If one assumes that a program selector switch has been set to position A , then one receives the information of the PROM from the memory bank A according to the lower significant bit of the PROM at its outputs DO, D1, D2 and D3. Since, as FIG. 4f shows, this connection remains open when the selector switch is set to position A , the supply voltage Vcc at the input of the inverter / 131C produces a signal state log 1 via the resistor R 135. The log 1 signal is inverted twice by the inverters / 131C and / 131D and arrives as a log 1 signal at input 2 of AND gate A 136Λ, to input 6 of AND gate A 1365, to input 2 of AND gate A 137/4 and to input 6 of the AND gate A 137C The log 1 signal prepares these gates for the transmission of the data of the four lower-order bits of the PROM to the NOR gates NO 138Λ, NO 1385, NP138C and NO 138D, as will be described below.
Der logO-Ausgang des Inverters /131C ist mit dem Eingang 4 des UND-Gatters A 1365, dem Eingang 8 des UND-Gatters A 136D, dem Eingang 4 des UND-Gatters A 1375 und dem Eingang 8 des UND-Gatters A 137D verbunden. Dementsprechend ist der Eingang 2 des NOR-Gatters NO138Λ, der Eingang 4 des NOR-Gatters NO1385, der Eingang 6 des NOR-Gatters NO138C und der Eingang 8 des NOR-Gatters NO i38Dzu diesem Zeitpunkt im Zustand log 0.The logO output of inverter / 131C is connected to input 4 of AND gate A 1365, input 8 of AND gate A 136D, input 4 of AND gate A 1375 and input 8 of AND gate A 137D . Accordingly, input 2 of NOR gate NO 138Λ, input 4 of NOR gate NO 1385, input 6 of NOR gate NO 138C and input 8 of NOR gate NO i38D are in the log 0 state at this point in time.
Der Ausgang DO ^cs PROM ist mit dem Eingang 1 des UND-Gatters A 136,4 verbunden. Da der Eingang 2 des UND-Gatters A 136Λ hoch liegt, liegt auch der Eingang 1 des NOR-Gatters NO 138,4 dann hoch, wenn der Ausgang DO des PROM log 1 ist; das NOR-Gatter NO138Λ invertiert das log 1-Signal zu einem log 0-Signal in Form des A Datensignal-N, und zwar auf Grund des logO-Signais am Eingang 2 des NOR-Gatters NO 138A Ist im Gegensatz hierzu der Ausgang DO des PROM im Zustand log 0, dann befindet sich der Eingang 1 des NOR-Gatters NO 138,4 ebenfalls im Zustand log 0 und das NOR-Gatter invertiert dieses Signal in den Zustand log 1, welches dann wiedeium das A Datensignal-N bildet. Mit anderen Worten bedeutet dies, daß der Ausgang DO des PROM jeweils invertiert wird und das A Datensignal-N bildet Der Ausgang D1 des PROM ist mit dem Eingang 5 des UND-Gatters A 136C verbunden, und es ist offensichtlich, daß der binäre Zustand des PROM-Ausgangs D1 von dem NOR-Gatter NO1385 invertiert wird und die Form des B Datensignal-N annimmt In ähnlicher Weise ist der Ausgang D 2 des PROM mit dem Eingang 1 des UND-Gatters A 137,4 verbunden und führt zum invertierten C Datensignal-N. Schließlich ist der Ausgang D3 des PROM über das UND-Gatter A 137Cmil dem NOR-Gatter NO138D verbunden; der Ausgang dieses PROM wird invertiert und bildet das D Datensignal-N. The output DO ^ cs PROM is connected to the input 1 of the AND gate A 136,4. Since input 2 of AND gate A 136Λ is high, input 1 of NOR gate NO 138.4 is also high when output DO of PROM is log 1; the NOR gate NO 138Λ inverts the log 1 signal to a log 0 signal in the form of the A data signal-N, on the basis of the logO signal at input 2 of the NOR gate NO 138A. In contrast to this, the output DO of the PROM in the state log 0, then the input 1 of the NOR gate NO 138,4 is also in the state log 0 and the NOR gate inverts this signal into the state log 1, which in turn forms the A data signal -N. In other words, this means that the output DO of the PROM is inverted and the A forms data signal -N. The output D 1 of the PROM is connected to the input 5 of the AND gate A 136C, and it is obvious that the binary state of the PROM output D1 is inverted by the NOR gate NO 1385 and takes the form of the B data signal-N. Similarly, the output D 2 of the PROM is connected to the input 1 of the AND gate A 137,4 and leads to the inverted C data signal-N. Finally, the output D3 of the PROM is connected to the NOR gate NO138D via the AND gate A 137Cmil; the output of this PROM is inverted and forms the D data signal-N.
Die vier höherwertigen Ausgangsanschlüsse D 4, D 5. D6und D 7 des PROM der Speicherbank 5sind jeweils mit den UND-Gattern A 1365, A 136D, A 1375 und A 137D verbunden. Da die anderen Eingänge dieser Gatter im Zustand log 0 sind, haben die Werte der Ausgangssignale der Speicherbank ödes PROM keinen Einfluß auf die Bildung der folgenden Signale: A Datensignal-N, B Datensignal-N, C Datensignal-N und D Datensignal-N, jeweils bezogen auf die gegenwärtige Einstellung des Programmwählschalters. Ist daher der Programmwählschalter auf die Speicherbank A eingestellt, dann werden die vier niederwertigen bits, die sich am Ausgang des PROM ergeben, invertiert und bilden das A Datensignai-N, das B Datensignal-N, das C Datensignal-N und das D Datensignal-N. Da die Adressenregister durchgezählt werden und die entsprechenden acht-bit-Worte im Speicher aufeinanderfolgend an den Ausgängen des Speichers erscheinen, werden lediglich die vier niederwertigen bits zur Bildung der Datensignale-N verwendet.The four higher order output terminals D 4, D 5., D6 and D 7 of the PROM of the memory bank 5 are connected to the AND gates A 1365, A 136D, A 1375 and A 137D, respectively. Since the other inputs of these gates are in the log 0 state, the values of the output signals of the memory bank or the PROM have no influence on the formation of the following signals: A data signal-N, B data signal-N, C data signal-N and D data signal-N, each related to the current setting of the program selector switch. If the program selector switch is set to memory bank A , the four low-order bits that result at the output of the PROM are inverted and form the A data signal-N, the B data signal-N, the C data signal-N and the D data signal- N. Since the address registers are counted and the corresponding eight-bit words appear one after the other in the memory at the outputs of the memory, only the four lower-order bits are used to form the data signals -N.
Wird der Programmwählschalter auf den 5-Anschluß zur Auswahl der Speicherbank B eingestellt, dann liegt der Anschluß 5 und der entsprechende Kontakt des Schalters an Masse, was zu einem logO-Eingang am Inverter /131C führt. Das logO-Signal wird von den Invertern /131C und /131D zweimal invertiert und führt zu einem log O-Zustand an einem der Eingänge folgender UND-Gatter: A 136A A 136C, A UTA und A 137C Das bedeutet als Folge, daß der Eingang 1 des NOR-Gatters NO138Λ, der Eingang 3 des NOR-Gatters NO138Ö, der Eingang 6 des NOR-Gatters NO138C und der Eingang 7 des NOR-Gatters NO138D im Zustand logO sind und die vier niederwertigen bits des PROM an den Ausgängen DO, D1, D2 und D3, die mit den anderen Eingängen dieser UND-Gatter verbunden sind, keinen Einfluß auf die Bildung der Datensignal-N-lnformationen haben.If the program selector switch is set to the 5 connection to select memory bank B , connection 5 and the corresponding contact of the switch are connected to ground, which leads to a logO input on the inverter / 131C. The logO signal is inverted twice by the inverters / 131 C and / 131D and leads to a log 0 state at one of the inputs of the following AND gates: A 136A A 136C, A UTA and A 137C This means that the Input 1 of the NOR gate NO 138Λ, the input 3 of the NOR gate NO 138Ö, the input 6 of the NOR gate NO138C and the input 7 of the NOR gate NO138D are in the logO state and the four low-order bits of the PROM are at the outputs DO, D1, D2 and D3, which are connected to the other inputs of these AND gates, have no influence on the formation of the data signal N information.
Da jedoch der Ausgang des Inverters /131C hoch liegt liegen der Eingang 4 des UND-Gatters A 1365, der Eingang 8 des UND-Gatters A 136D, der Eingang 4 des UND-Gatters A 1375 und der Eingang 8 des UND-Gatters A137D sämtlich hoch zu diesem Zeitpunkt Da die vier höherwertigen bits des PROM entsprechend den Ausgangssignalen D 4, D 5, D 6 und D7 mit den anderen Eingängen dieser UND-Gatter verbunden sind, invertieren die NOR-Gatter NO138Λ, NO1385, NO 138Cund NO138D die Ausgangssignale des PROM und bilden die Signale A Dater.signa!-N, B Datensignal-N, C Datensignal-N und D Datensignal-N. Der invertierte Ausgang D 4 des PROM entspricht dem A Datensignal-N, der invertierte Ausgang D 5 des PROM entspricht dem B Datensignal-N, der invertierte Ausgang D 6 des PROM entspricht dem C Datensignal-N und der invertierte Ausgang D 7 des PROM entspricht dem D Datensignal-N. Ist dementsprechend der Programmwählschalter so eingestellt worden, daß die Speicherbank 5 des PROM ausgelesen wird, dann werden die vier höherwertigen PROM-Ausgänge invertiert und bilden die Datensignale N. Da die Adressenregister AR 1 und AR2 den PROM in der Abfolge durch die 8-bit-Wörter in seinem Speicher schalten, wird eine entsprechende Abfolge von Datensignal-N aus den höherwertigen bits des PROM gebildet Es hängt daher von der Einstellung desHowever, since the output of inverter / 131C is high, input 4 of AND gate A 1365, input 8 of AND gate A 136D, input 4 of AND gate A 1375, and input 8 of AND gate A 137D all high at this time, since the four high-order bits of the PROM in accordance with the output signals of D 4, D, D 6 and D 7 are connected to the other inputs of these aND gates 5, invert the NOR gate NO 138Λ, NO 1385, NO 138Cund NO 138D take the output signals of the PROM and form the signals A Dater.signa! -N, B data signal-N, C data signal-N and D data signal-N. The inverted output D 4 of the PROM corresponds to the A data signal-N, the inverted output D 5 of the PROM corresponds to the B data signal-N, the inverted output D 6 of the PROM corresponds to the C data signal-N and the inverted output D 7 of the PROM the D data signal-N. If the program selector switch has accordingly been set in such a way that the memory bank 5 of the PROM is read out, then the four higher-order PROM outputs are inverted and form the data signals N. Since the address registers AR 1 and AR2 control the PROM in the order When switching words in its memory, a corresponding sequence of data signal-N is formed from the higher-order bits of the PROM. It therefore depends on the setting of the
Programmwählschalters, nämlich Auslesen der Speicherbank A oder der Speicherbank B des PROM ab, ob es die vier niederwertigen bits oder die vier höherwertigen bits des PROM sind, die die Datensignal-N-Informationen liefern.Program selector switch, namely reading of the memory bank A or the memory bank B of the PROM from whether it is the four lower-order bits or the four higher-order bits of the PROM that supply the data signal N information.
Der Programmwählschalter kann auch auf eine Großprogrammeinstellung (Extend) eingestellt werden, so daß das Steuersystem zunächst die Daten aus der Speicherbank A des PROM ausliest und dann automatisch umschaltet, um die restlichen Daten in der Speicherbank B auszulesen. Es sei ins Gedächtnis zurückgerufen, daß zur Rücksetzung des Flipflops ff'130/4 das Adressenlösch-P-Signal verwendet worden ist, bevor das System den Nullstellungszyklus eingeleitet hat, so daß der Ausgang 1 des Flipflops und der entsprechende »Extend«-Anschluß des Programmwählschalters sich in einem log 1-Zustand befinden. Dementsprechend liegt bei Einstellung des Programmwählschalters auf die Großprogrammeinstellung der Eingang des Inverters /131C hoch und die vier niederwertigen bits an den Ausgängen der PROM-Speicherbank A werden als Daten-N-Signale dekodiert, wie weiter vorn in Verbindung mit der alleinigen Einstellung des Programmwählschalters auf den Anschluß A schon beschrieben. Da jedoch die Adressenregister durch ihre verschiedenen Zustandsbereiche durchgeschaltet werden und schließlich ihren höchsten Zählerstand aufweisen, bei dem beide Register ARi und AR 2 ausgangsmäßig sämtlich die Binärzahl 1 aufweisen, ergibt sich dann, wenn das letzte Wort der Speicherbank A an den Ausgängen des PROM gebildet worden ist, daß der Übertragsausgang 15 des Registers AR2 hoch geht. Der Inverter /130Ä invertiert das Übertragssignal des Registers AR 2 und bildet an seinem Ausgang ein log O-Signal. Wenn der nächste Impuls der Adressentaktimpulsfolge-P empfangen worden ist und beide Adressenregister ihre binäre Ausgangskonfiguration sämtlich auf 0 ändern, dann geht auch der Übertragsausgang 15 des Registers AR 2 auf logO und der entsprechende Ausgang des Inverters /130S wird log 1. Dementsprechend erzeugt die Differenzierschaltung 582 einen positiven Impuls, der den Flipflop //1304 setzt, so daß dessen Ausgang 1 und damit der Anschluß »Extend« für die Großprogrammeinstellung beim Wählschalter den Zustand logO einnehmen, wodurch eine Umschaltung der ausgangsmäßigen bit des PROM in der Weise erfolgt, daß nunmehr für die Bildung der Datensignal-N-Angaben die vier höherwertigen bits in der Speicherbank B verwendet werden. Das bedeutet, daß zu diesem Zeitpunkt die Datensignale-N den invertierten Informationen entsprechen, die man bezüglich der Adresse 00000000 aus der Speicherbank B des PROM erhält. Wenn die Adressenregister anschließend weitergeschaltet werden, erhält man die weiteren Informationen dann ebenfalls aus der Speicherbank ßdes PROM.The program selector switch can also be set to a large program setting (Extend) so that the control system first reads out the data from memory bank A of the PROM and then automatically switches over to read out the remaining data in memory bank B. It should be recalled that the address clear P signal was used to reset the flip-flop ff '130/4 before the system initiated the zeroing cycle, so that the output 1 of the flip-flop and the corresponding "Extend" connection of the Program selector switch are in a log 1 state. Accordingly, when the program selector is set to the large program setting, the input of the inverter / 131C is high and the four low-order bits at the outputs of the PROM memory bank A are decoded as data N signals, as described above in connection with the sole setting of the program selector switch the connection A already described. Been However, since the address registers are switched through its various state ranges and have finally its highest count, wherein both register ARi and AR2 output moderately all the binary number 1 include, resulting when the last word of the memory bank A at the outputs of the PROM formed is that the carry output 15 of register AR2 goes high. The inverter / 130A inverts the carry signal of the register AR 2 and forms a log 0 signal at its output. When the next pulse of the address clock pulse sequence-P has been received and both address registers all change their binary output configuration to 0, then the carry output 15 of the register AR 2 also goes to logO and the corresponding output of the inverter / 130S becomes log 1. The differentiating circuit generates accordingly 582 a positive pulse, which sets the flip-flop // 1304 so that its output 1 and thus the connection "Extend" for the large program setting at the selector switch assume the state logO, whereby the output bit of the PROM is switched in such a way that now the four more significant bits in memory bank B are used to form the data signal N indications. This means that at this point in time the data signals -N correspond to the inverted information that is obtained from memory bank B of the PROM with regard to address 00000000. If the address registers are then switched further, the further information is then likewise obtained from the memory bank ß of the PROM.
In Verbindung mit den Fig.4d und 10 wird daran erinnert, daß der erste Impuls der Taktimpulsfolge während des Speicherzyklus zur Bildung des Y Auswerte-N-Signals führt Dieses Signal wird jedoch erst dann gebildet, wenn der Monoflop 5563^4 abgelaufen ist, so daß die Adressenregister ARX und AR2 in Fig.4f etwas nach der Adressentaktimpulsfolge-P weitergeschaltet werden. Dementsprechend werden die Informationen A Datensignal-N, B Datensignal-N, C Datensignal-N und D Datensignal-N aus dem Y Datenwort für die neue Einstellung des Adressenregisters gebildet, bevor der log 0-Impuls des Y Auswertesignals-N empfangen ist. In ähnlicher Weise sind die Adressenregister schon von der Adressentaktimpulsfolge-P zur Bildung der Datensignale-N aus dem X Datenwort weitergeschaltet worden, wenn das Taktimpulssignal zur Verwendung in Verbindung mit den X Daten eingegangen ist, bevor der log 0-Impuls des X Auswertesignal-N empfangen ist. Schließlich haben die Adressenregister, wenn der dritte Taktsignalimpuls empfangen worden ist, schon weitergeschaltet, bevor der Monoflop SS 635 in Fig.4d getriggert und das hochliegende EMC-P Signal gebildet worden ist. Dementsprechend ist auch das Steuerwort schon in Form der Datensignale-N gebildet, bevor das hochliegende EMC-P Signal empfangen ist.In connection with FIGS. 4d and 10 it is recalled that the first pulse of the clock pulse sequence leads to the formation of the Y evaluation-N signal during the storage cycle that the address registers ARX and AR2 in Fig. 4f are advanced somewhat after the address clock pulse sequence-P. Correspondingly, the information A data signal-N, B data signal-N, C data signal-N and D data signal-N are formed from the Y data word for the new setting of the address register before the log 0 pulse of the Y evaluation signal-N is received. In a similar way, the address registers have already been switched on by the address clock pulse sequence-P to form the data signals-N from the X data word if the clock pulse signal for use in connection with the X data has been received before the log 0 pulse of the X evaluation signal-N is received. Finally, when the third clock signal pulse has been received, the address registers have already switched on before the monoflop SS 635 in FIG. 4d has been triggered and the high-level EMC-P signal has been formed. Accordingly, the control word is also formed in the form of the data signals-N before the high-level EMC-P signal is received.
Wie in Fig.4d gezeigt, werden die Informationen entsprechend den A Datensignal-N, B Datensignal-N, C Datensignal-N und D Datensignal-N zwei X- und Y-Zählern CT61 und CT62, die voreinstellbar sind, zugeführt. Die Zähler CT61 und CT62 werden als vier-bit-Aufwärtszähler verwendet und werden während des Anlaßvorgangs oder dem Ingangsetzen des Systems von dem Rücksetz-N-Signal gelöscht. Beide Zähler arbeiten in der Weise, daß die Informationen der Datensignale-N die Zähler beschicken bzw. weiterschalten, wenn am Anschluß 9 des Zählers ein log 0-Zustand vorliegt, wobei die Übernahme des Signals zu dem Zeitpunkt einer ansteigenden Flanke am Anschluß 2 des Zählers erfolgt.As shown in FIG. 4d, the information corresponding to the A data signal-N, B data signal-N, C data signal-N and D data signal-N are supplied to two X and Y counters CT61 and CT62, which can be preset. The counters CT61 and CT62 are used as four-bit up-counters and are cleared of the reset N signal during the start-up process or system start-up. Both counters work in such a way that the information from the data signals-N feed or advance the counters when a log 0 state is present at connection 9 of the counter, the signal being accepted at the time of a rising edge at connection 2 of the counter he follows.
Wie weiter vorn schon erläutert, geht das auf den ersten Impuls der Taktimpulsfolge ansprechende Y Auswertesignal-N in den Zustand log 0, nachdem das Y-Datenwort in dem PROM in Form der Datensignale-N gebildet worden ist. Dementsprechend ist das Signal am Anschluß 9 des Y-Zählers CT62 zu diesem Zeitpunkt im Zustand log 0. Die Datensignale-N werden daher in den Y-Zähler CT62 eingebracht, wenn am Anschluß 2 des Zählers eine Anstiegsflanke vorliegt. Das Y Auswertesignal-N ist auch mit dem Eingang des Inverters /67C verbunden, und der Ausgang dieses Inverters geht auf log 1, wenn das Y Auswertesignal-N auf log 0 geht; die Differenzierschaltung 584 erzeugt dann am Eingang 5 des NOR-Gatters NO 104C einen positiven Impuls. Der positive Impuls wird von dem NOR-Gatter NOXMC und einem Inverter /67E zweimal invertiert und bildet am Eingang 9 des NOR-Gatters NO 104D einen positiven Impuls schmaler Breite aus. Das NOR-Gatter NO104D invertiert den Impuls erneut zur Bildung eines log O-Impulses schmaler " Breite, der dem Eingang 2 des Zählers CT62 zugeführt wird. Bei der ansteigenden Flanke des log 0-Impulses am Anschluß 2 werden die Informationen A Datensignal-N, B Datensignal-N, C Datensignal-N und D Datensignal-N für spätere Verwendung in den Zähler CT62 eingegeben (are strobed). Dabei bildet das A Datensignal-N den niederwertigsten bit und das D Datensignal-N den höherwertigsten bit, die Datensignale-N befinden sich insgesamt in ihrer invertierten Form. Der Zähler CT62 wird dementsprechend dazu verwendet, die invertierten Daten bis zu einer binären Konfiguration aufzunehmen und weiterzuschalten, die sämtlich den Zustand 1 umfassen.As already explained above, the Y evaluation signal-N responding to the first pulse of the clock pulse sequence goes into the log 0 state after the Y data word has been formed in the PROM in the form of the data signals-N. Accordingly, the signal at connection 9 of Y counter CT62 is in the log 0 state at this point in time. The data signals -N are therefore introduced into Y counter CT62 when there is a rising edge at connection 2 of the counter. The Y evaluation signal-N is also connected to the input of the inverter / 67C, and the output of this inverter goes to log 1 when the Y evaluation signal-N goes to log 0; the differentiating circuit 584 then generates a positive pulse at the input 5 of the NOR gate NO 104C. The positive pulse is inverted twice by the NOR gate NOXMC and an inverter / 67 E and forms a positive pulse of narrow width at the input 9 of the NOR gate NO 104D. The NOR gate NO 104D inverts the pulse again to form a log 0 pulse of narrow width, which is fed to input 2 of the counter CT62. On the rising edge of the log 0 pulse at terminal 2, the information A becomes data signal -N , B data signal-N, C data signal-N and D data signal-N are strobed for later use in the counter CT62. The A data signal-N forms the least significant bit and the D data signal-N the most significant bit, the data signals -N are all in their inverted form. The counter CT62 is accordingly used to receive and increment the inverted data up to a binary configuration, all of which include state 1.
Wie bereits erwähnt, geben die in dem Y-Zähler enthaltenen Daten die Anzahl der Schritte an, die der Y-Schrittmotor angetrieben werden soll; der Y-Zähler wird dazu verwendet, diese Schritte zu zählen. Die Impulsfolge Y Combo-N ist gebildet, um den Y-Schrittmotor anzutreiben und enthält die zutreffende Anzahl von Impulsen, um die der Schrittmotor zu bewegen istAs mentioned earlier, the data contained in the Y counter indicates the number of steps the Y stepper motor is to be driven; the Y counter is used to count these steps. the Pulse train Y Combo-N is created to drive the Y stepper motor and contains the appropriate number of pulses by which the stepper motor is to be moved
Allerdings kann diese Impulsfolge zur Erlangung einer besseren Kontrolle oder Steuerung über den Schrittmotor modifiziert werden; die Art dieser Modifikation der Impulsfolge hängt ab von der Anzahl der Impulse, um die der Schrittmotor angetrieben wird. Werden vier oder mehr Impulse beim Y Combo-N-Signal während eines gegebenen Zeitzyklus der Maschine verwendet, dann wird ein früher Impuls dieser Impulsfolge weggenommen und am Ende der Impulsfolge ohne Verwendung des Y-Zählers automatisch wieder hinzugegeben. Dementsprechend müssen in diesem Fall die Daten in dem Zähler modifiziert werden, um den fehlenden oder weggenommenen Impuls zu reflektieren, und da die Zählerdaten sich in der invertierten Form befinden, wird der Zähler um einen Zählschritt weitergeschaltet, um eine entsprechende Übereinstimmung zwischen dem Zähler und dem gezählten Teil der Impulsfolge Y Combo-N zu erhalten.However, this pulse train can be used to gain better control or control over the stepper motor be modified; the nature of this modification of the pulse train depends on the number of pulses in order which the stepper motor is driven. Get four or more pulses during the Y Combo-N signal of a given time cycle of the machine is used, then an early pulse of that pulse train will be used removed and automatically added again at the end of the pulse train without using the Y counter. Accordingly, in this case, the data in the counter must be modified to accommodate the missing or removed pulse, and since the counter data is in the inverted Form, the counter is incremented to find a corresponding match between the counter and the counted part of the pulse train Y Combo-N.
Solange wie das Signal am Anschluß 9 des Y-Zählers CT62 im Zustand log 0 bleibt, können in den Zähler von den Daten-N-Signalen Informationen eingegeben werden, wie weiter vorn beschrieben; der Zähler kann jedoch zu diesem Zeitpunkt nicht weitergeschaltet werden. Der Mechanismus bei diesen Zählern ist daher im besonderen Ausführungsbeispiel vorzugsweise so, daß die Daten aus dem PROM in den Zähler parallel eingegeben werden, was einer Voreinstellung der Zähler entsprechen kann, ergänzend hierzu ist eine Weiterschaltung möglich.As long as the signal at connection 9 of the Y counter CT62 remains in the log 0 state, the counter from inputting information to the data N signals as previously described; the counter can however, cannot be advanced at this point. The mechanism in these counters is therefore in the particular embodiment, preferably so that the data from the PROM in the counter is parallel can be entered, which can correspond to a presetting of the counter, in addition to this is a Forwarding possible.
Geht dann jedoch das Signal am Anschluß 9 des Zählers in den Zustand log 1, dann kann der Zähler von der Anstiegsflanke des am Anschluß 2 anliegenden Signals des Zählers um einen Zählschritt weitergeschaltet werden. Der log 1-Zustand am Anschluß 9 des Zählers tritt jedoch nicht auf, bevor nicht dasIf, however, the signal at connection 9 of the counter changes to the state log 1, then the counter can switch from the rising edge of the signal applied to terminal 2 of the counter is advanced by one counting step will. However, the log 1 state at terminal 9 of the counter does not occur before that
Y Auswertesignal-N hoch geht, was dann erfolgt, wenn der Monoflop SS 63A das zweite Mal während des Speicherzyklus getriggert wird. Zu diesem Zeitpunkt geht der Ausgang Q des Monoflops auf log 0 und dasY evaluation signal-N goes high, which happens when the monoflop SS 63A is triggered the second time during the storage cycle. At this point in time, the output Q of the monoflop goes to log 0 and that
Y Auswertesignal-N geht auf log 1 zurück.Y evaluation signal-N goes back to log 1.
Wie weiter unten näher erläutert wird, wird dasAs explained in more detail below, this will
Y Datenwort zur Bildung der modifizierten Impulsfolge für den Y-Schrittmotor dekodiert Wenn die dekodierten Daten angeben, da3 vier oder mehr Impulse dem Y-Schrittmotor zugetulnt werden sollen,dann wird das Signal Y Dekodier 4 plus-N auf log 0 gesetzt. Werden in der dem Motor zugeführten Impulsfolge weniger als vier Impulse gebildet, dann bleibt das Signal Y Dekodier 4 plus-N hochliegend, in welchem Fall das NOR-Gatter NO 104ß der F i g. 4d durch ein log O-Signal an seinem Ausgang gesperrt ist und der Zähler CT62 nicht weitergeschalfet wird Wird jedoch der Y-Schrittmotor um mehr als vier hnpulse weitergeschaltet, dann weist das Signal Y Dekodier 4 plus-N den Zustand log 0 auf, und der Y-Zähler CT62 wird um einen Zählschritt, wie weiter unten zu beschreiben ist, weitergeschaltet.Y data word for the formation of the modified pulse sequence for the Y stepper motor decoded. If fewer than four pulses are formed in the pulse train supplied to the motor, then the signal Y decoder 4 plus-N remains high, in which case the NOR gate NO 104β of FIG . 4d is blocked by a log 0 signal at its output and the counter CT62 is not incremented Y counter CT62 is incremented by one counting step, as is to be described further below.
Unter Bezugnahme auf die F i g. 4d und 11 läßt sich entnehmen, daß das Signal Y Dekodier 4 plus-N annähernd zum gleichen Zeitpunkt Ti auf log 0 gesetzt wird, zu welchem das Y Auswertesignal-N in den Zustand log 0 gehL Der log O-Zustand des Y Auswertesignal-N ist dem Eingang eines Inverters /67D zugeführt, der an seinem Ausgang ein entsprechend invertiertes, positives Signal entwickelt, welches so lange hoch bleibt, bis dasWith reference to FIGS. 4d and 11 it can be seen that the signal Y decoder 4 plus-N is set to log 0 at approximately the same point in time Ti at which the Y evaluation signal-N changes to the log 0 state. The log 0 state of the Y evaluation signal-N is fed to the input of an inverter / 67 D , which develops a correspondingly inverted, positive signal at its output, which remains high until the
Y Auswerte-N-Signal zum Zeitpunkt T3 in seinen Zustand log 1 zurückkehrt. Das invertierte Signal am Ausgang des Inverters /67Z? wird von der Verzögerungsschaltung 586 verzögert und das verzögerte Signal dem Eingang 2 des NOR-Gatters NO 104ß (gezeigt in F i g. 11 als Kurvenverlauf NO 104ß(2)) zugeführt.Y Evaluation N signal returns to its log 1 state at time T3. The inverted signal at the output of the inverter / 67Z? is delayed by the delay circuit 586 and the delayed signal is supplied to the input 2 of the NOR gate NO 104β (shown in FIG. 11 as curve shape NO 104β (2)).
Wie dargestellt, geht das verzögerte Signal zum Zeitpunkt TI hoch und nimmt seinen Zustand log 1 zum Zeitpunkt TA wieder ein. Zwischen dem Zeitpunkt Π und Tl sind beide Eingänge des NOR-Gatters NO 104ß im Zustand log 0, und der Ausgang dieses Gatters geht auf log 1 bis zum Zeitpunkt T2, zu welchem er wieder den Zustand log 0 annimmt, da das verzögerte SignalAs shown, the delayed signal goes high at time TI and resumes its log 1 state at time TA . Between the time Π and Tl , both inputs of the NOR gate NO 104ß are in the state log 0, and the output of this gate goes to log 1 until the time T2, at which it again assumes the state log 0, since the delayed signal
ίο am Eingang 2 des Gatters NO 104ßdann hoch geht. Das verzögerte Signal am Eingang 2 des NOR-Gatters NO 104Ö geht zum Zeitpunkt TA auf log 0, was dazu führt, daß nunmehr zwei logO-Signale an den Eingängen des Gatters anliegen. Dementsprechend geht zum Zeitpunkt TA der Ausgang des Gatters NO 104ß erneut hoch. Das bedeutet, daß die Differenzierschaltung 588 zum Zeitpunkt Π und zum Zeitpunkt TA einen positiven Impuls erzeugt, wenn der Ausgang des Gatters NO 1045 jeweils hoch geht. Die positiven Impulse werden von dem NOR-Gatter NOiQAQ dem Inverter /67fund dem NOR-Gatter NOiOAD invertiert, und am Anschluß 2 des Y-Zählers CT62 werden zu den Zeiten Tl und TA schmale logO-Impulse gebildet. Wenn der log 0-ImpuIs am Anschluß 2 des Zählers zum Zeitpunkt Π gebildet wird, dann ist das Y Auswertesignal-N noch im Zustand log 0 und, wie weiter vorn erwähnt, das log 0-Signal am Anschluß 9 des Zählers CT62 bewirkt lediglich die Übernahme der Information in den Zähler. Erscheint jedoch der zweite log O-Impuls am Anschluß 2 des Zählers CT62 zum Zeitpunkt TA, dann hat das Y Auswertesignal-N schon seinen log 1-Zustand am Anschluß 9 des Zählers eingenommen. Der zweite log 0-Impuls schaltet daher den weiter vorn schon mit entsprechenden Daten gespeisten Y-Zähler um einen Zählschritt weiter, wobei dieser auf die ansteigende Flanke an seinem Anschluß 2 anspricht Die Wirkungsweise des X-Zählers CT61 bei derίο at input 2 of gate NO 104ß then goes high. The delayed signal at input 2 of NOR gate NO 104Ö goes to log 0 at time TA , which means that two log 0 signals are now present at the inputs of the gate. Accordingly, at time TA, the output of gate NO 104ß goes high again. That is, the differentiating circuit 588 generates a positive pulse at time Π and time TA when the output of gate NO 1045 goes high. The positive pulses are inverted by the NOR gate NOiQAQ, the inverter / 67f and the NOR gate NOiOAD , and narrow log0 pulses are formed at the connection 2 of the Y counter CT62 at the times T1 and TA. If the log 0 pulse is formed at connection 2 of the counter at time Π, then the Y evaluation signal-N is still in the log 0 state and, as mentioned above, the log 0 signal at connection 9 of the counter CT62 only causes the Transfer of the information to the meter. If, however, the second log 0 pulse appears at connection 2 of counter CT62 at time TA, then the Y evaluation signal-N has already assumed its log 1 state at connection 9 of the counter. The second log 0 pulse therefore advances the Y counter, which has already been fed with the corresponding data, by one counting step, with this responding to the rising edge at its terminal 2
Übernahme der A Datensignale-N, B Datensignale-N, C Datensignale-N und D Datensignale-N in den Zähler als Folge des anliegenden X Auswertesignals-N ist sehr ähnlich dem Vorgang, der weiter vorn schon beschrieben worden ist bei der Übernahme der Datensignal-N-Informationen in den Y-Zähler CT62. Auch hier wird die übernommene Information oder der übernommene Zählerstand um einen Zählstand als Folge eines log 0-Zustandes des Signals X Dekodier 4 plus-N weitergeschaltet, ähnlich wie weiter vorn schon mit Bezug auf den Y-Zähler CT62 beschrieben.Acceptance of A data signals-N, B data signals-N, C data signals-N and D data signals-N in the counter as a result of the applied X evaluation signal-N is very high similar to the process that has already been described above when accepting the data signal N information into the Y counter CT62. Here, too, is the information or the Counter reading by one count as a result of a log 0 state of the signal X decoder 4 plus-N switched on, similar to that already described above with reference to the Y counter CT62.
Wenn das X Auswertesignal-N auf log 0 geht, dann ist das X Datenwort schon in Form der Datensignale-N gebildet worden. Das X Auswertesignal-N wird vonIf the X evaluation signal-N goes to log 0, then is the X data word has already been formed in the form of the data signals -N. The X evaluation signal-N is from
ii l A Δii l A Δ
dieses Inverters hoch geht, erzeugt die Differenzierschaltung 590 einen positiven Impuls, der zur Bildung eines schmalen log 0-lmpulses am Ausgang des NOR-Gatters NO 8OC führt Da der Eingang entsprechend Anschluß i des X-Zählers CT61 auf log 0 liegt führt die in positiver Richtung ansteigende Flanke des log 0-Impulses zur Übernahme der Information der Datensignal-N-Angaben in diesen Zähler. Diese Informationen befinden sich ebenfalls in invertierter Form, wobei der niederwertigste bit dem A Datensignal-N entspricht Wenn die dekodierten X-Daten angeben, daß der X-Schrittmotor um weniger als vier Impulse oder Schritte bewegt wird, dann bleibt das X Dekodier-4 plus-N-Signal hoch während des Speicherzyklus und sperrt das Gatter NO 8OB, und der X-Zähler CT61 wird nicht weitergeschaltet Soll jedoch der X-SchrittmotorThis inverter goes high, the differentiating circuit 590 generates a positive pulse which leads to the formation of a narrow log 0 pulse at the output of the NOR gate NO 8OC. Since the input corresponding to terminal i of the X counter CT61 is at log 0, this leads to a positive one Direction of the rising edge of the log 0 pulse for transferring the information from the data signal N data to this counter. This information is also in inverted form, with the least significant bit corresponding to the A data signal-N. If the decoded X data indicates that the X stepper motor is moved less than four pulses or steps, then the X decoder-4 plus remains -N signal high during the memory cycle and blocks the gate NO 8OB, and the X counter CT61 is not incremented. However, if the X stepper motor is to be used
um vier oder mehr Impulse weiter angetrieben werden, dann geht das X Dekodier 4 plus-N-Signal auf log 0, und dementsprechend führt dieses Signal und das von der Verzögerungsschaltung 592 am Eingang 2 des NOR-Gatters NOSOB verzögerte Signal zur Bildung von zwei 5 schmalen log O-Impulsen am Ausgang des NOR-Gatters NO 8OC und damit am Eingang 2 des X-Zählers CT61. Da der erste logO-Impuls auftritt, während das X Auswerte-N-Signal log 0 ist, wird zu diesem Zeitpunkt der Zähler nicht weitergeschaltet. Der zweite log O-Impuls tritt jedoch auf, nachdem das X Auswerte-K'-Signal hochgegangen ist d. h., wenn der Monoflop SS63A erneut von dem dritten Impuls der Taktimpulsfolge getriggert ist, und die Information, die in den Zähler CTSX eingegeben worden ist, wird um einen Zählschritt erhöht, wie dies weiter vorn schon in Verbindung mit dem Y-Zähier CT62 beschrieben worden ist. Dementsprechend sind die Daten in dem X-Zähler modifiziert worden, um die Änderung in der Impulsfolge, die dem Schrittmotor zugeführt wird, zu reflektieren und anzugeben.are driven further by four or more pulses, then the X decoder 4 plus-N signal goes to log 0, and accordingly this signal and the signal delayed by the delay circuit 592 at the input 2 of the NOR gate NOSOB result in the formation of two 5s narrow log 0 pulses at the output of the NOR gate NO 8OC and thus at input 2 of the X counter CT61. Since the first log 0 pulse occurs while the X evaluation N signal is log 0, the counter is not incremented at this point in time. The second log O pulse occurs, however, after the X evaluation K 'signal has gone high, i.e. when the monoflop SS63A is triggered again by the third pulse of the clock pulse train and the information that has been entered into the counter CTSX , is increased by one counting step, as has already been described above in connection with the Y-counter CT62. Accordingly, the data in the X counter has been modified to reflect and indicate the change in the pulse train supplied to the stepper motor.
Wenn das hochliegende EMC-P-Signal empfangen ist, welches auf den dritten Impuls während des Speicherzyklus in der Taktimpulsfolge anspricht, dann ist das Steuerwort schon in Form der Werte A Datensignal-N, B Datensignal-N, C Datensignal-N und P Datensignal-N gebildet worden. Wie in Fig.4d gezeigt, sind die Datensignal-N-Werte mit dem Register R 47 verbunden, der aus vier Flipflops vom D-Typ bestehen kann. Das EMC-P-Signal ist dem Register R 47 zugeführt, und wenn dieses Signal hoch geht, werden die Angaben A Datensignal-N, B Datensignal-N, C Datensignal-N und D Datensignal-N von dem Register in einer weiter unten noch zu beschreibenden Weise an seinen Ausgängen dekodiert zur Verfügung gestellt. Faßt man rückblickend zusammen, dann wird dann, wenn der erste Impuls der Taktimpulsfolge empfangen worden ist und das Y Auswertesignal-N später auf logO geht, die Information von dem 4 bit Y Datenwort in den Y-Zähler CT62 übernommen. Wird dann der nächste Impuls der Taktimpulsfolge empfangen und das X Auswertesignal-N geht auch log 0, dann wird die Information des X Datenwortes in den X-Zähler CT61 eingegeben. In beiden Fällen kann die in die Y- und X-Zähler eingegebene Information um einen Zählschritt vergrößert oder weitergeschaltet werden, und zwar im Falle, daß eines oder beide Signale X Dekodier 4 plus-N oder Y Dekodier 4 plus-N auf log 0 gehen. Schließlich wird nach Empfang des dritten Impulses der Taktimpulsfolge während des Speicherzyklus die Information für das Steuerwort von dem Register R 47 dekodiert und dazu verwendet, die Richtungen für die X- und Y-Schrittmotoren einzustellen und um die besondere Nähart, die jeweils zutrifft, anzugeben.When the high-level EMC-P signal is received, which responds to the third pulse during the storage cycle in the clock pulse sequence, then the control word is already in the form of the values A data signal-N, B data signal-N, C data signal-N and P data signal -N has been formed. As shown in Figure 4d, the data signal N values are connected to register R 47, which may consist of four D-type flip-flops. The EMC-P signal is applied to register R 47 , and when this signal goes high, the indications A data signal-N, B data signal-N, C data signal-N and D data signal-N are obtained from the register in a later chapter made available decoded at its outputs in a descriptive manner. In retrospect, when the first pulse of the clock pulse sequence has been received and the Y evaluation signal-N later goes to logO, the information from the 4-bit Y data word is transferred to the Y counter CT62. If the next pulse of the clock pulse sequence is received and the X evaluation signal-N also goes to log 0, then the information of the X data word is entered into the X counter CT61. In both cases, the information entered into the Y and X counters can be incremented or incremented in the event that one or both signals X decoder 4 plus-N or Y decoder 4 plus-N go to log 0 . Finally, after receiving the third pulse of the clock pulse train during the storage cycle, the information for the control word is decoded by register R 47 and used to set the directions for the X and Y stepper motors and to specify the particular sewing type that applies.
Auch die Signale entsprechend dem A Datensignal-N, B Datensignal-N, C Datensignal-N und D Datensignal-N werden dekodiert, um bei der Kontrolle der Impulsfolge, die den X- und Y-Schrittmotoren zugeführt wird, verwendet zu werden. Obwohl die besondere Art der Impulsfolge von der Anzahl der jeweils vorliegenden Impulse abhängt ist es allgemein erwünscht beide X- und Y-Schrittmotoren allmählich anzufahren und wieder abzustoppen, um unerwünschte Schwingungen der Motoren zu verhindern. Es werden sowohl die X- und Y-Informationen der X- und Y-Datenwörter dekodiert um sie bei der Durchführung dieser Rampenfunktion oder Anstiegsfunktion wie folgt zu verwenden.Also the signals corresponding to the A data signal-N, B data signal-N, C data signal-N and D data signal-N are decoded to help control the pulse train fed to the X and Y stepper motors is going to be used. Although the particular type of pulse train depends on the number of each present Depending on the pulses, it is generally desirable to start up both X and Y stepper motors gradually to stop again in order to prevent undesired vibrations of the motors. Both the X- and Y information of the X and Y data words is decoded around them in performing them Use the ramp function or the increase function as follows.
Da die X- und Y-Datenwörter jeweils vier bit enthalten, ergeben sich für jedes Datenwort, wie in Fig. 12 gezeigt, sechzehn mögliche Binärkonfigurationen. Wenn es erwünscht ist, dem X-Schrittmotor einen Impuls zuzuführen, dann verfügt wie gezeigt das X-Datenwort in der entsprechenden Codierung des PROM über die Binärform 0001. Ist es in ähnlicher Weise erwünscht, dem Y-Schrittmotor 15 Fortschaltimpulse zuzuführen, dann verfügt das Y-Datenwort über die Binärform 1111. Das entsprechende invertierte Wort für die X-Daten- oder Y-Datenwörter, die entsprechend den Signalinformationen A Datensignal-N, B Datensignal-N, C Datensignal-N und D Datensignal-N gebildet sind, ist in der Zeichnung ebenfalls angegeben. Wie dort gezeigt würden die Datensigna-Ie-N für die obigen Beispiele bei einem Fortschaltimpuls oder bei 15 Fortschaltimpulsen die invertierte binäre Darstellungsform von 1110 und 0000 haben, das bedeutet daß sich diese Darstellungsform als das Komplement der nicht invertierten Form ergibt Die Datensignale-N des invertierten Wortes werden zur Bildung von Signalen dekodiert die dazu benutzt werden, die den Schrittmotoren zugeführte Impulsfolge zu bilden; dies wird im folgenden erläutertSince the X and Y data words each contain four bits, the result for each data word is as in Figure 12 shows sixteen possible binary configurations. If desired, use the X-stepper motor Pulse, then has the X data word in the corresponding coding of the as shown PROM via the binary form 0001. If it is similarly desirable to give the Y stepper motor 15 incremental pulses then the Y data word has the binary form 1111. The corresponding inverted Word for the X data or Y data words that correspond to the signal information A data signal-N, B data signal-N, C data signal-N and D data signal-N are also formed in the drawing specified. As shown there, the data signals would be Ie-N for the above examples in the case of an incremental pulse or with 15 incremental pulses have the inverted binary representation of 1110 and 0000, the means that this form of representation results as the complement of the non-inverted form Die Data signals-N of the inverted word are decoded to form signals that are used for this purpose to form the pulse train supplied to the stepper motors; this is explained below
Entsprechend der Darstellung der F i g. 4c ist gezeigt, daß die jeweiligen Zustände der Werte A Datensignal-N, B Datensignal-N, C Datensignal-N und D Datensignal-N an den Eingängen des UND-Gatters A 49B, des NOR-Gatters NO 395, des NAND-Gatters NA 66B und des NAND-Gatters NA66C sowie der Inverter /64ßund /64C reflektiert sind bzw. dort anliegen. Der Darstellung der Fig. 12 kann entnommen werden, daß dann, wenn in dem X Datenwort bzw. in dem Y Datenwort vier oder mehr Impulse enthalten sind, entweder eines oder beide entsprechenden Werte des C Datensignal-N und des D Datensignal-N im Zustand log 0 sind. Im Gegensatz hierzu sind immer dann, wenn die Anzahl der in den Datenwörtern kodierten Impulse weniger als vier beträgt die Werte für das C Datensignal-N und das D Datensignal-N in beiden Fällen log 1.According to the illustration of FIG. 4c it is shown that the respective states of the values A data signal-N, B data signal-N, C data signal-N and D data signal-N at the inputs of the AND gate A 49B, the NOR gate NO 395, the NAND gate NA 66B and the NAND gate NA66C as well as the inverter / 64ß and / 64C are reflected or are present there. It can be seen from the illustration of FIG. 12 that when four or more pulses are contained in the X data word or in the Y data word, either one or both of the corresponding values of the C data signal-N and the D data signal-N are in the state are log 0. In contrast to this, whenever the number of pulses encoded in the data words is less than four, the values for the C data signal-N and the D data signal-N are log 1 in both cases.
Ist das Y Datenwort so kodiert daß der Y-Schrittmotor um vier oder mehr als vier Impulse angetrieben wird, dann werden die entsprechenden Datensignale-N wie folgt dekodiert. Da eines oder beide der C Datensigna-Ie-N oder der D Datensignale-N log 0 ist ist der Ausgang des UND-Gatters A49B ebenfalls logO. Dementsprechend ist der Eingang 9 des NOR-Gatters NO14Λ und der Eingang 5 des NOR-Gatters NO \4D im Zustand log 0. Da der Ausgang des UND-Gatters A 49Äauch mit dem Eingang 4 des UND-Gatters A 49C verbunden ist ist der Eingang 9 des NOR-Gatters NO 39C ebenfalls log 0. Der log 0-Ausgang des Gatters A49B bildet sich ebenfalls am Eingang 5 des NAND-Gatters NA 66B und am Eingang 11 des NAND-Gatters NA 66C ab und dementsprechend sind die Ausgänge beider NAND-Gatter im Zustand log 1. Es läßt sich erkennen, daß der Eingang 11 des NOR-Gatters NO26C und der Eingang 9 des NOR-Gatters NO26D hoch liegen, da sie mit dem Ausgang des NAND-Gatters NA 66C verbunden sind. Da beide Eingänge des NAND-Gatters NA 49A hoch liegen, liegt dessen Ausgang auf log O und daher verfügt das NOR-Gatter NO 39C über zwei log 0-Eingangssignale, was zu einem log 1-Zustand am Eingang 11 des NOR-Gatters NO 14Bund am Eingang 5 des NOR-Gatters NOHbA führt Der log 0-Ausgang des NAND-Gatters NA 49Λ wird von dem Inverter I64A invertiert soIf the Y data word is coded in such a way that the Y stepper motor is driven by four or more than four pulses, then the corresponding data signals -N are decoded as follows. Since one or both of the C data signals-Ie-N or the D data signals-N is log 0, the output of AND gate A49B is also log 0. Accordingly, the input 9 of the NOR gate NO14Λ and the input 5 of the NOR gate NO \ 4D in the state log 0. Since the output of the AND gate A 49Ä is also connected to the input 4 of the AND gate A 49C is the input 9 of the NOR gate NO 39C also log 0. The log 0 output of the gate A49B is also formed at the input 5 of the NAND gate NA 66B and at the input 11 of the NAND gate NA 66C and accordingly the outputs of both NAND Gate in state log 1. It can be seen that input 11 of NOR gate NO26C and input 9 of NOR gate NO26D are high because they are connected to the output of NAND gate NA 66C. Since both inputs of the NAND gate NA 49A are high, its output is at log 0 and therefore the NOR gate NO 39C has two log 0 input signals, which results in a log 1 state at the input 11 of the NOR gate NO 14Bund at the input 5 of the NOR gate NOHbA leads The log 0 output of the NAND gate NA 49Λ is inverted by the inverter I64A so
daß der Eingang 2 des NOR-Gatters' NO14C und der Eingang 3 des NOR-Gatters NOXB beide auf log 1 sind. Das bedeutet, daß unter den NOR-Gattern, die sich insgesamt auf den Elekt. onikbauelementen 594 und 596 bzw. auf den Chips befinden, wenn man die Sprache der integrierten Schaltungstechnik: verwendet, lediglich die Gatter NOUA und NOUD auf Grund der beschriebenen Signal verhältnisse Ober log 0-Eingänge verfügen.that input 2 of NOR gate 'NO14C and input 3 of NOR gate NOXB are both at log 1. This means that among the NOR gates, which are a total of the Elekt. onikbauelemente 594 and 596 or on the chips, if you use the language of integrated circuit technology: only the gates NOUA and NOUD have over log 0 inputs due to the signal ratios described.
Wie weiter vorn beschrieben, geht nach Bildung der Datensignale-N für das Y Datenwort das Y-Auswertesignal-N auf den Zustand log 0, was zur Erzeugung eines Impulses durch die Differenzierschaltung 520 führt Der positive Impuls wird von dem Inverter /5OD invertiert und ergibt einen logO-lmpuls am Eingang 12 des Gatters NO 14ß, am Eingang 6 des Gatters NO14 A am Eingang 2 des Gatters NO 26B und am Eingang 8 des Gatters NO26D. Die anderen Eingänge für diese Gatter sind gebildet worden, bevor das Y-Auswertesignal-N den Zustand log 0 eingenommen hat und bevor der Impuls von der Differenzierschaltung 520 erzeugt worden ist Da der Eingang 11 des Gatters NO UB, der Eingang 3 des Gatters NO 26ß und der Eingang 9 des Gatters NO26D sämtlich hoch liegen, bleiben die Ausgänge dieser Gatter im Zustand log 0, trotz des an dem anderen Eingang dieser Gatter empfangenen log 0-Impulses. Da jedoch der Eingang 5 des NOR-Gatters NOUD logO ist, wenn der logO-lmpuls am Eingang 6 dieses Gatters empfangen wird, wird an dessen Ausgang ein positiver Impuls gebildet, der den Flipflop ff AB setzt, was zum Setzen des Signals Y Dekodier 4 plus-N in den Zustand log 0 führt Wie weiter vorn in Verbindung mit der F i g. 4d beschrieben, veranlaßt dieser Zustand des Signals Y Dekodier 4 plus-N den Y-Zähler, um einen Zählschritt weiterzuzählen, wenn das Y-Auswertesignal-N in seinen log 1-Zustand zurückkehrt.As described above, after the formation of the data signals-N for the Y data word, the Y evaluation signal-N goes to the state log 0, which leads to the generation of a pulse by the differentiating circuit 520. The positive pulse is inverted by the inverter / 5OD and results a logO pulse at input 12 of gate NO 14ß, at input 6 of gate NO 14 A, at input 2 of gate NO 26B and at input 8 of gate NO26D. The other inputs for these gates have been formed before the Y-evaluation signal-N has assumed the state log 0 and before the pulse has been generated by the differentiating circuit 520. Since the input 11 of the gate NO UB, the input 3 of the gate NO 26ß and input 9 of gate NO26D are all high, the outputs of these gates remain in the log 0 state, despite the log 0 pulse received at the other input of these gates. However, since the input 5 of the NOR gate is NOUD logO when the logO pulse is received at the input 6 of this gate, a positive pulse is generated at its output , which sets the flip-flop ff AB , which sets the signal Y decoder 4 plus-N leads to the state log 0 As above in connection with FIG. 4d, this state of the signal Y decoder 4 plus-N causes the Y counter to continue counting when the Y evaluation signal-N returns to its log 1 state.
Daher wird, wenn das Y-Auswertesignal-N während des ersten Teils des Speicherzyklus als Reaktion auf den ersten Taktimpuls empfangen wird, das Signal Y Dekodier 4 plus-N in den Zustand log 0 gesetzt. Die verbleibenden Ausgänge der Flipflops auf den Chips 598, 600 und 602 und 604 liegen zu diesem Zeitpunkt hoch, da sie beim Start des Speicherzyklus von dem Speicherzyklussteuer-P-Signal rückgesetzt wurden und das einzige Gatter avf den Chips 594 und 596, welches an seinem einen Eingang mit einem log 0-lmpuls beaufschlagt und an seinem anderen Eingang ebenfalls einen log O-Imputs empfangen hat, das Gatter NO 14D war.Therefore, if the Y evaluation signal-N is received during the first part of the memory cycle in response to the first clock pulse, the signal Y decoder 4 plus-N is set to the log 0 state. The remaining outputs of the flip-flops on chips 598, 600 and 602 and 604 are high at this point since they were reset by the memory cycle control P signal at the start of the memory cycle and the only gate avf on chips 594 and 596 which is on its applied a log 0 pulse to one input and also received a log 0 input at its other input, which was gate NO 14D.
Das X-Datenwort wird in Form der Datensignale-N während der zweiten Phase des Speicherzyklus und nach Bildung des Impulses von der Differenzierschaltung 520 gebildet. Ist dieses X-Datenwort so programmiert worden, daß der X-Schrittmotor um vier oder mehr Schrittimpulse angetrieben wird, dann werden die entsprechenden Datensignale-N wie folgt dekodiert. Nachdem die Datensignale-N gebildet worden sind, werden sie als Signale durch die sich auf den Chips 594 und 596 befindenden Gatter in der gleichen Weise dekodiert, wie dies weiter oben schon beschrieben worden ist. Das bedeutet, daß der Eingang 9 des Gatters NOUA und der Eingang 5 des Gatters NO UD den Zustand log 0 aufweisen, desgleichen der Eingang 11 des Gatters NO UB, der Eingang 2 des Gatters NO UC, der Eingang 5 des Gatters NO26A, der Eingang 3 des &5 Gatters NO 26ß, der Eingang 11 des Gatters NO26C und der Eingang 9 des Gatters NO 26D, die ebenfalls auf logO liegen. Geht das X-Auswertesignal-N auf logO, dann erzeugt die Differenzierschaltung 518 einen positiven Impuls, der von dem Inverter /50ß invertiert wird. Das bedeutet, daß am Eingang 8 des Gatters NOUA, am Eingang 3 des Gatters NO14C; am Eingang 6 des Gatters NO26A und am Eingang 12 des Gatters NO26C ein logO-lmpuls anliegt Da der Eingang 9 des Gatters NO UA auf log 0 liegt, wird am Ausgang dieses Gatters ein positiver Impuls erzeugt der den Flipflop //33/4 setzt, so daß dessen Ausgangssignal X Dekodier 4 plus-N in den Zustand log 0 gesetzt wird. Die Ausgänge der verbleibenden Gatter auf den Chips 594 und 596 (diese Bezeichnungen können auch als eine zusammenfassende Schaltungsgesamtheit angesehen werden) verbleiben im Zustand log 0 zu diesem Zeitpunkt, und die anderen Flipflops auf den Chips 598, 600, 602 und 604 sind als Folge des vorliegenden X Auswertesignals-N nicht gesetzt, d. h. im Falle, daß in dem X Datenwort vier oder mehr Zählschritte enthalten sind. Wie weiter vorn in Verbindung mit Fig.4d erläutert führt der log 0-Impuls des Signals X Dekodier 4 plus-N dazu, da3 der X-Zähler CT61 um einen Zählschritt weitergeschaltet wird. Zusammenfassend läßt sich feststellen, daß als Folge des Vorhandenseins von vier oder mehr in das Y Datenwort einprogrammierten Schrit impulsen das Signal Y Dekodier-4 plus-N in den Zustand log 0 gesetzt wird und in ähnlicher Weise nimmt das Signal X Dekodier 4 plus-N den Zustand log 0 ein, wenn vier oder mehr Impulse aus dem X Datenwort dekodiert werden können. Es sei darauf hingewiesen, daß aus Zweckmäßigkeitsgründen die Bedingung des Vorhandenseins von vier oder mehr Impulsen für jedes Datenwort zusammen besprochen wird, es können jedoch entweder jedes der Datenwörter oder beide weniger als vier Zählschritte enthalten, wobei die Einstellung der Signale Y Dekodier 4 plus-N und X Dekodier 4 plus-N unabhängig voneinander, jedoch abhängig von dem jeweiligen Datenwort ist.The X data word is formed by the differentiating circuit 520 in the form of the data signals -N during the second phase of the memory cycle and after the formation of the pulse. If this X data word has been programmed in such a way that the X stepping motor is driven by four or more step pulses, then the corresponding data signals -N are decoded as follows. After the data signals -N have been formed, they are decoded as signals by the gates located on the chips 594 and 596 in the same way as has already been described above. This means that the input 9 of the gate NOUA and the input 5 of the gate NO UD have the state log 0, likewise the input 11 of the gate NO UB, the input 2 of the gate NO UC, the input 5 of the gate NO26A, the input 3 of & 5 gate NO 26ß, input 11 of gate NO26C and input 9 of gate NO 26D, which are also at logO. If the X evaluation signal-N goes to log 0, then the differentiating circuit 518 generates a positive pulse which is inverted by the inverter / 50 [beta]. This means that at input 8 of gate NOUA, at input 3 of gate NO14C; A logO pulse is present at input 6 of gate NO26A and at input 12 of gate NO26C Since input 9 of gate NO UA is log 0, a positive pulse is generated at the output of this gate which sets flip-flop // 33/4, so that its output signal X decoder 4 plus-N is set to the log 0 state. The outputs of the remaining gates on chips 594 and 596 (these designations can also be viewed as a summarizing circuitry) remain in the log 0 state at this point in time, and the other flip-flops on chips 598, 600, 602 and 604 are as a result of the present X evaluation signal-N not set, ie in the case that the X data word contains four or more counting steps. As explained earlier in connection with FIG. 4d, the log 0 pulse of the signal X decoder 4 plus-N results in the X counter CT61 being incremented by one counting step. In summary, it can be stated that as a result of the presence of four or more step pulses programmed into the Y data word, the signal Y decoder-4 plus-N is set to the state log 0 and, in a similar manner, the signal X decoder takes 4 plus-N the state log 0, if four or more pulses can be decoded from the X data word. It should be noted that, for the sake of convenience, the condition of having four or more pulses for each data word is discussed together, but either or both of the data words may contain less than four counts, the setting of the signals Y decoder 4 plus-N and X decoder 4 plus-N is independent of one another, but dependent on the respective data word.
Wie weiter vorn in Verbindung mit Fig. 12 beschrieben, sind die C Datensignale-N und die D Datensignale-N, die entsprechend den X: und Y-Datenwörtern gebildet sind, dann beide im Zustand log 1, wenn die X- oder Y-Datenwörter für weniger als vier Zählschritte oder Fortschrittimpulse codiert sind. Wie in Fig.4c gezeigt, ist der Ausgang des UND-Gatters A 49J9 ebenfalls hoch, da beide C Datensignale-N und D Datensignale-N hoch liegen; dann ist auch der Eingang 9 des NOR-Gatters NO UA und der Eingang 5 des NOR-Gatters NOUD im Zustand log 1. Dementsprechend verbleiben die Ausgangssigna'e der Gatter NOUA und NOUD im Zustand logO, wenn die log 0-Impulse der Y Auswertesignale-N und der X Auswertesignale-N empfangen werden und die Flipflops ff 3 A und ff AB werden nicht gesetzt, so daß die SignaleAs previously described in connection with FIG. 12, the C data signals-N and the D data signals-N, which are formed in accordance with the X : and Y data words, are then both in the state log 1 if the X or Y data Data words for less than four counts or progress pulses are encoded. As shown in Figure 4c, the output of AND gate A 49J9 is also high since both C data signals-N and D data signals-N are high; Then the input 9 of the NOR gate NO UA and the input 5 of the NOR gate NOUD are in the state log 1. Accordingly, the output signals of the gates NOUA and NOUD remain in the state logO when the log 0 pulses of the Y evaluation signals -N and the X evaluation signals -N are received and the flip-flops ff 3 A and ff AB are not set, so that the signals
Y Dekodier 4 plus-N und X Dekodier 4 plus-N im Zustand 1 bleiben. Enthält daher das Y Datenwort weniger als vier Fortschaltimpulse, dann wird das SignalY decoding 4 plus-N and X decoding 4 plus-N remain in state 1. Therefore contains the Y data word less than four incremental pulses, then the signal
Y Dekodier 4 plus-N nicht in den Zustand log 0 gesetzt In ähnlicher Weise wird auch dann, wenn das X Datenwort weniger als vier Fortschaltimpulse enthält, das Signal X Dekodier 4 plus-N nicht auf log C gesetzt. Zusammenfassend läßt sich also feststellen, daC die Signale Y Dekodier 4 plus-N und X Dekodier 4 plus-N immer dann und nur dann auf log 0 gesetz werden, wenn die entsprechenden Y- und X-Datenwör ter größer oder gleich vier Zählschritten sind. Die möglichen Zustände, die die C Datensignale-N unc D Datensignale-N einnehmen können, sind schor besprochen worden, und es ist gezeigt worden, dalY decoder 4 plus-N is not set to the log 0 state X data word contains less than four incremental pulses, the signal X decoder 4 plus-N is not at log C set. In summary it can be stated that the signals Y decoder 4 plus-N and X decoder 4 plus-N are always set to log 0 if and only if the corresponding Y and X data words ter are greater than or equal to four counting steps. The possible states that the C data signals-N unc D data signals -N have been discussed and shown that
beide Signale sich auch während der folgenden Erläuterung in einem log 1-Zustand befinden, was sich auf eine Anzahl von weniger als vier Zählschritten in dem jeweiligen Datenwort bezieht In diesem Fall ist auch der Eingang 4 des UND-Gatters A49C, der Eingang 5 des NAND-Gaaers NA 665, der Eingang 11 des NAND-Gatters NA 66C hochliegend, da der Ausgang des UND-Gatters A 495 ebenfalls auf log 1 Hegtboth signals are also in a log 1 state during the following explanation, which refers to a number of less than four counting steps in the respective data word. In this case, input 4 of AND gate A49C is also input 5 of NAND -Gaaers NA 665, the input 11 of the NAND gate NA 66C high because the output of the AND gate A 495 is also at log 1
Als nächstes sei angenommen, daß in das entsprechende X-Datenwort oder Y-Datenwort 0 Zählschritte eincodiert worden sind. Wie in Fig. 12 gezeigt, liegen die A Datensignale-N oder B Datensignale-N, die aus einem solchen Datenwort gebildet werden, beide hoch. Bezieht man sich auf die Darstellung der F i g. 4c, dann ist da die Eingänge des NOR-Gatters NO 39B hoch liegen, der Eingang 5 des UND-Gatters A 49Cauf log 0 und der Eingang 9 des NOR-Gatters NO 39C ebenfalls auf logO. Da der Eingang des Inverters /645 entsprechend dem B Datensignal-N hoch liegt, liegt das invertierte Signal am Eingang 4 des NAND-Gatters NA 665 auf log 0 und der Ausgang dieses Gatters führt log 1. In ähnlicher Weise ist der Eingang des Inverters /64Choch und der Ausgang des Inverters am Eingang 9 des NAND-Gatters NA 66C im Zustand log 0, was zu einem log 1-Zustand am Ausgang dieses Gatters führt. Des weiteren läßt sich feststellen, daß sowohl der Eingang 11 des NOR-Gatters NO26C als auch der Eingang 9 des NOR-Gatters NO 2SD beide auf log 1 liegen. Da auch beide Eingänge des NAND-Gatters NA 49/4 hoch liegen, ergibt sich ein log O-Ausgang an diesem Gatter. Die Eingänge zum NOR-Gatter NO39C sind auf log 0 und die an den Eingängen 11 des NOR-Gatters NO140 und am Eingang 5 des NOR-Gatters NO 26/4 anliegenden Signale sind beide im Zustand log 1. Das logO-Signal des Gatters NA49A wird von dem Inverter /64Λ invertiert, so daß sich am Eingang 2 des NOR-Gatters NO14C und am Eingang 3 des NOR-Gatters NO 265 ein log 1-Zustand ergibt Wie weiter vorn schon erwähnt, sind der Eingang 5 des NOR-Gatters NOi4A und der Eingang 5 des NOR-Gatters NO14D beide hochliegend. Daher verfügen sämtliche NOR-Gatter auf den Chips 594 und 596 über einen hochliegenden oder log 1 -Eingang, wenn das entsprechende X- oder Y-Datenwort 0 Zählschritte aufweist. Wenn das entsprechende Y Auswertesignal-N oder das X Auswertesignal-N auf log 0 geht, dann bleiben die Ausgänge der NOR-Gatter auf den Chips 594 und 596 in ihrem logO-Zustand und keiner der Flipflops auf den Chips 598-604 werden gesetzt Da diese Flipflops während des einleitenden Vorgangs des Speicherzyklus von dem Speicherzyklussteuer-P-Signal vorher rückgesetzt worden sind, wird keiner der entsprechenden Ausgänge der Flipflops in den Zustand log 0 gesetzt. Ist daher das Y Datenwort null, dann bleiben die Signale YA Impulssperrsignal-N, YB ImpuIssperrsignal-N, YC Impulssperrsignal-N und Y Dekodier 4 plus-N-Signal von den Flipflops im log 1-Zustand. In ähnlicher Weise bleiben auch sämtliche Signale bezüglich des X Datenwortes, wenn dieses 0 Zählschritte enthält, im Zustand log 1, das sind die Signale XA Impulssperrsignal-N, XB Impulssperrsignal-N, XC Impulssperrsignal-N und das X Dekodier 4 plus-N-Signal. It is next assumed that 0 counting steps have been encoded into the corresponding X data word or Y data word. As shown in Fig. 12, the A data signals-N or B data signals-N formed from such a data word are both high. If one refers to the representation of FIG. 4c, then the inputs of the NOR gate NO 39B are high, the input 5 of the AND gate A 49C at log 0 and the input 9 of the NOR gate NO 39C also at log 0. Since the input of the inverter / 645 is high according to the B data signal-N, the inverted signal at input 4 of the NAND gate NA 665 is at log 0 and the output of this gate is log 1. In a similar way, the input of the inverter / 64C high and the output of the inverter at the input 9 of the NAND gate NA 66C in the state log 0, which leads to a log 1 state at the output of this gate. It can also be determined that both input 11 of NOR gate NO26C and input 9 of NOR gate NO 2SD are both at log 1. Since both inputs of the NAND gate NA 49/4 are also high, there is a log 0 output at this gate. The inputs to the NOR gate NO39C are at log 0 and the signals present at the inputs 11 of the NOR gate NO 140 and at the input 5 of the NOR gate NO 26/4 are both in the state log 1. The logO signal of the gate NA49A is inverted by the inverter / 64Λ, so that a log 1 state results at input 2 of NOR gate NO14C and at input 3 of NOR gate NO 265. As mentioned above, input 5 of the NOR gate is NOi4A and input 5 of NOR gate NO14D are both high. Therefore, all of the NOR gates on chips 594 and 596 have a high or log 1 input when the corresponding X or Y data word has 0 counts. If the corresponding Y evaluation signal-N or the X evaluation signal-N goes to log 0, then the outputs of the NOR gates on chips 594 and 596 remain in their logO state and none of the flip-flops on chips 598-604 are set these flip-flops have been previously reset by the memory cycle control P signal during the initial process of the memory cycle, none of the corresponding outputs of the flip-flops is set to the log 0 state. Therefore, if the Y data word is zero, then the signals YA Impulssperrsignal-N, YB ImpuIssperrsignal-N, YC Impulssperrsignal-N and Y decoder 4 plus-N signal from the flip-flops remain in the log 1 state. In a similar way, all signals relating to the X data word, if it contains 0 counting steps, remain in the log 1 state, that is, the signals XA pulse lock signal-N, XB pulse lock signal-N, XC pulse lock signal-N and the X decoder 4 plus-N- Signal.
Der nächste zu besprechende Zustand ist der Fall, bei dem das X- oder das Y-Datenwort über einen Zählschritt verfügt, derart, daß sich, wie in Fig. 12 gezeigt, das A Datensignal-N im Zustand log 0 und das B Datensignal-N sich im Zustand log 1 befindet In diesem Fall ist der Eingang 2 des NOR-Gatters NO39B hoch, was zu einem logO-Signal am Eingang 5 des UND-Gatters A 49C führt Dementsprechend liegt der Eingang 9 des NOR-Gatters NO 39Cebenfalls auf log 0. Da der Eingang des Inverters /645 hoch liegt, liegt der Eingang 4 des NAND-Gatters NA 665 auf log 0 und der Ausgang dieses Gatters weist den Zustand log 1 auf. Der logO-Eingang des Inverters /64C wird zu einemThe next state to be discussed is the case in which the X or Y data word has a counting step such that, as shown in FIG. N is in the log 1 state. In this case, input 2 of NOR gate NO39B is high, which leads to a logO signal at input 5 of AND gate A 49C . Accordingly, input 9 of NOR gate NO 39C is also log 0. Since the input of inverter / 645 is high, input 4 of NAND gate NA 665 is log 0 and the output of this gate is log 1. The logO input of the inverter / 64C becomes a
ίο log !-Zustand am Eingang 9 des NAND-Gatters NA 66C invertiert Der Eingang 10 des NAND-Gatters NA66C ist ebenfalls im log 1-Zustand, da er mit dem B Datensignal-N verbunden ist Ins Gedächtnis zurückrufen muß man sich, daß der Eingang 11 desίο log! state at the input 9 of the NAND gate NA 66C inverted. The input 10 of the NAND gate NA66C is also in the log 1 state, since it is connected to the B data signal-N Entrance 11 of the
NAND-Gatters NA 66Czu diesem Zeitpunkt ebenfalls hoch ist, da er mit dem hochliegenden Ausgang des UND-Gatters A 49B verbunden ist, was sich aus den log 1-Bedingungen für das C Datensignal-N und das D Datensignal-N ergibt Da sämtliche Eingänge desNAND gate NA 66C is also high at this point, since it is connected to the high output of AND gate A 49B , which results from the log 1 conditions for the C data signal-N and the D data signal-N Da all inputs of
NAND-Gatters NA 66Choch liegen, liegt sein Ausgang auf log 0 und daher ist der Eingang 11 des NOR-Gatters NO 26Csowie der Eingang 9 des NOR-Gatters NO 26D ebenfalls auf log 0. Da der Eingang 13 des NAND-Gatters NA 49Λ auf log 0 liegt, führt dessen Ausgang denNAND gate NA 66C are high, its output is at log 0 and therefore input 11 of NOR gate NO 26C and input 9 of NOR gate NO 26D are also at log 0. Since input 13 of NAND gate NA 49Λ is on log 0, its output leads to the
Zustand log 1. Da der Eingang 8 des NOR-Gatters NO 39C log 1 führt liegt dessen Ausgang auf log 0, was zu einem log O-Signal am Eingang 11 des NOR-Gatters NO145 und am Eingang 5 des NOR-Gatters NO 26A führt Der hochliegende Ausgang des NAND-GattersState log 1. Since the input 8 of the NOR gate NO 39C carries log 1, its output is at log 0, which leads to a log 0 signal at the input 11 of the NOR gate NO 145 and at the input 5 of the NOR gate NO 26A The high output of the NAND gate
NA 49A wird von dem Inverter /64Λ invertiert, was zu einem log O-Signal am Eingang 2 des NOR-Gatters NO14C und am Eingang 3 des NOR-Gatters NO 265 führt. Das bedeutet, daß sämtliche Eingänge der NOR-Gatter auf den Chips 594 und 596 im log 0-Zu- NA 49A is inverted by the inverter / 64Λ, which leads to a log 0 signal at input 2 of NOR gate NO 14C and at input 3 of NOR gate NO 265. This means that all inputs of the NOR gates on chips 594 and 596 are in the log 0-to-
stand sind, mit Ausnahme des Eingangs 9 des Gatters NO14/4 und des Eingangs 5 des Gatters NO MD, die hoch liegen. Falls die konditionierten Gatter auf den Chips 594 und 596 das Y Datenwort darstellen, wenn der log 0-Impuls des Y Auswertesignals-N empfangenstand are, with the exception of the input 9 of the gate NO 14/4 and the input 5 of the gate NO MD, which are high. If the conditioned gates on chips 594 and 596 represent the Y data word when the log 0 pulse of the Y evaluation signal-N is received
wird, dann werden die folgenden Flipflops gesetzt: //27S, /Π55 und ff3B. Daher sind folgende Signale im log O-Zustand: YA Impulssperrsignal-N, YB Impulssperrsignal-N und YC Impulssperrsignal-N. Wenn die konditionierten Gatter auf den Chips 594 und 596 das X Datenwort darstellen, wenn das auf log 0 liegende X Auswertesignal-N empfangen wird, dann werden die folgenden Flipflops gesetzt: ff27A, ff\5A und ff4A. Dementsprechend befinden sich zu diesem Zeitpunkt die folgenden Signale im Zustand log 0: XA Impuls-then the following flip-flops are set: // 27S, / Π55 and ff3B. Therefore, the following signals are in the log 0 state: YA pulse lock signal-N, YB pulse lock signal-N and YC pulse lock signal-N. If the conditioned gates on chips 594 and 596 represent the X data word when the X evaluation signal-N, which is at log 0, is received, then the following flip-flops are set: ff27A, ff \ 5A and ff4A. Accordingly, the following signals are in the log 0 state at this point in time: XA pulse
sperrsignal-N, XB Impulssperrsignal-N und XC Impulssperrsignal-N.
Es läßt sich daher feststellen, daß dann, wenn dasblocking signal-N, XB pulse blocking signal-N and XC pulse blocking signal-N.
It can therefore be stated that if that
Y Datenwort über einen Zählschritt verfügt, sämtlicheY data word has a counting step, all
Y Impulssperrflipflops gesetzt sind mit Ausnahme des Flipflops //4S, der das Signal Y Dekodier 4 plus-N führt. In ähnlicher Weise sind sämtliche X Impulssperrflipflops dann gesetzt, wenn das X Datenwort nur einen Impuls führt, mit der Ausnahme des Flipflops ff3A, der über das Ausgangssignal X Dekodier 4 plus-N verfügt. Die Konfiguration der Sperrsignale dieser Flipflops, die einem Fortschaltimpuls in dem X Datenwort oderY pulse blocking flip-flops are set with the exception of the flip-flop // 4S, which carries the signal Y decoder 4 plus-N. Similarly, all X pulse blocking flip-flops are set when the X data word only carries one pulse, with the exception of flip-flop ff3A, which has the output signal X decoder 4 plus-N. The configuration of the locking signals of these flip-flops, which are an incremental pulse in the X data word or
Y Datenwort entsprechen, ist rechterhand der F i g. 12 dargestellt.Y data word corresponds to FIG. 12th shown.
Als nächstes wird angenommen, daß das X Datenwort oder das Y Datenwort über zwei Fortschaltimpulse verfügt. Wie in Fig. 12 gezeigt, liegt in diesem Fall das entsprechende A Datensignal-N hoch, während das B Datensignal-N den Zustand log 0 aufweist. Da derIt is next assumed that the X data word or the Y data word has two incremental pulses disposes. In this case, as shown in Fig. 12, the corresponding A data signal-N is high while the B data signal-N has the state log 0. Since the
Eingang 3 des NOR-Gatters NO39B hoch liegt, liegt der Eingang 5 des UND-Gatters A 49Cund der Eingang 9 des NOR-Gatters 7VO39Cauf logO. Da der Eingang des Inverters I64B den Zustand logO führt ist der Eingang 4 des NAND-Gatters NA 66B hoch, desgleichen ist der Eingang 3 des NAND-Gatters NA 665 hoch, da er mit dem A Datensignal-N verbunden ist Wie weiter vorn schon angegeben, liegt auch der Eingang 5 des NAND-Gatters NA66B hoch, da er mit dem Ausgang des UND-Gatters A 49B verbunden ist an dessen Eingängen die hochliegenden C Datensignale-N und D Datensignale-N anliegen. Daher ist der Ausgang des NAND-Gatters NA66B am Eingang 12 des NAND-Gatters NA49/1 im Zustand logO. Das bedeutet daß der Ausgang des NAND-Gatters NA 49A hoch und der Ausgang des NOR-Gatters NO.39Cauf logO liegt Somit liegt sowohl de- Eingang 11 des NOR-Gatters NOX4B als auch der Eingang 5 des NOR-Gatters NO26A auf IogO. Das hochliegende Signal vom NAND-Gatter NA 49A wird von dem Inverter 164A invertiert was zu einem log O-Signal am Eingang 2 des NOR-Gatters NO 14Cund am Eingang 3 des NOR-Gatters NO26B führt Da der Eingang 10 des NAND-Gatters NA 66Cauf log 0 liegt befindet sich der Ausgang dieses Gatters im Zustand log 1 und der Eingang 11 des NOR-Gatters NO 26C und der Eingang 9 des NOR-Gatters NO26D liegen beide auf log 1. Entsprechend dem Y Datenwort sind, wenn das Y Auswertesignal-N auf log 0 geht die folgenden Flipflops gesetzt: ff\5B und ffZB. Das bedeutet, daß lediglich die Signale YB Impulssperrsignal-N und YC Impulssperrsignal-N zu diesem Zeitpunkt auf den Zustand logO gesetzt sind, wie in Fig. 12 angegeben. Für den Fall des X Datenwortes sind, wenn das X Auswertesignal-N auf log 0 geht, die folgenden Flipflops gesetzt: ff4A und ff XSA. Daher sind zu diesem Zeitpunkt lediglich die Signale XB Impulssperrsignal-N und XC Impulssperrsignal-N zu diesem Zeitpunkt auf den Zustand logO gesetzt, wie ebenfalls in Fig. 12 angegeben. Die verbleibenden Ausgänge der Flipflops, die beim Start des Speicherzyklus von dem Speicherzyklussteuer- P-Signal rückgesetzt worden sind, verbleiben im hochliegenden Zustand oder im log 1-Zustand.Input 3 of NOR gate NO39B is high, input 5 of AND gate A 49C and input 9 of NOR gate 7VO39C are at logO. Since the input of the inverter I64B has the state logO, the input 4 of the NAND gate NA 66B is high, likewise the input 3 of the NAND gate NA 665 is high, since it is connected to the A data signal-N, as already indicated above , input 5 of NAND gate NA66B is also high, since it is connected to the output of AND gate A 49B at the inputs of which the high C data signals-N and D data signals-N are present. The output of the NAND gate NA66B at the input 12 of the NAND gate NA 49/1 is therefore in the logO state. This means that the output of NAND gate NA 49A is high and the output of NOR gate NO.39C is logO. Thus, both input 11 of NOR gate NOX4B and input 5 of NOR gate NO26A are logO. The high signal from NAND gate NA 49A is inverted by inverter 164A resulting in a log 0 signal at input 2 of NOR gate NO 14C and at input 3 of NOR gate NO26B Da leads to input 10 of NAND gate NA 66C log 0, the output of this gate is in the state log 1 and the input 11 of the NOR gate NO 26C and the input 9 of the NOR gate NO26D are both on log 1. According to the Y data word, if the Y evaluation signal is -N the following flip-flops are set to log 0: ff \ 5B and ffZB. This means that only the signals YB pulse inhibit signal-N and YC pulse inhibit signal-N are set to the state logO at this time, as shown in FIG. In the case of the X data word, when the X evaluation signal-N goes to log 0, the following flip-flops are set: ff4A and ff XSA. Therefore, at this point in time, only the signals XB pulse inhibit signal-N and XC pulse inhibit signal-N are set to the state logO at this point in time, as also indicated in FIG. The remaining outputs of the flip-flops, which were reset by the memory cycle control P signal at the start of the memory cycle, remain in the high state or in the log 1 state.
Schließlich wird im folgenden noch der Fall besprochen, wenn das X- oder das Y-Datenwort drei Zählschritte enthält. Wie in Fig. 12 gezeigt, sind die beiden A Datensignal-N und B Datensignal-N beide im Zustand log 0 und bezieht man sich auf die Darstellung der Fig.4c, dann liegt der Eingang 3 des NAND-Gatters NA66B und der Eingang 10 des NAND-Gatter NA 66C auf niederem Potential (log O)1 was zu hochliegenden Signalen an den Ausgängen dieser beiden Gatter führt. Daher sind die Eingänge 11 des NOR-Gatters NO26C und der Eingang 9 des NOR-Gatters NO26Dbeide im Zustand log 1. Da somit beide Eingänge zum NAND-Gatter NA 49Λ hoch liegen, liegt dessen Ausgang auf log 0. Das log O-Signal wird von dem Inverter /64/1 invertiert und am Eingang 2 des NOR-Gatters NO \4C und am Eingang 3 des NOR-Gatters NO26B ergeben sich log 1-Signale. Zu diesem Zeitpunkt ist der Eingang 8 des NOR-Gatters NO39Cim Zustand logO, und da beide Eingänge des NOR-Gatters NO39B auf logO sind, liegt dessen Ausgang hoch. Wie weiter vorn schon besprochen, befindet sich der Ausgang des UND-Gatters A 49B im Zustand log 1, da seine Eingänge mit den hochliegenden Signalen C Datensignal-N und D Datensignal-N verbunden sind. Daher liegt der Ausgang des UND-Gatters A 49C ebenfalls hoch, was zu einem log 0-Signal am Ausgang des NOR-Gatters NO39Cführt Dementsprechend liegen an den Eingängen 11 des NOR-Gatters NO145 und 5 des NOR-Gaiters NO 26A in beiden Fällen log 0-Signale an.Finally, the case is discussed below when the X or Y data word contains three counting steps. As shown in FIG. 12, the two A data signal-N and B data signal-N are both in the log 0 state and if one refers to the illustration in FIG. 4c, then the input 3 of the NAND gate NA66B and the input 10 are present of the NAND gate NA 66C at low potential (log O) 1, which leads to high signals at the outputs of these two gates. Therefore, the inputs 11 of the NOR gate NO26C and the input 9 of the NOR gate NO26D are both in the state log 1. Since both inputs to the NAND gate NA 49Λ are high, its output is at log 0. The log 0 signal is inverted by the inverter / 64/1 and log 1 signals result at input 2 of the NOR gate NO \ 4C and at input 3 of the NOR gate NO26B. At this point in time, input 8 of NOR gate NO 39C is logO, and since both inputs of NOR gate NO39B are logO, its output is high. As discussed earlier, the output of AND gate A 49B is in the log 1 state, since its inputs are connected to the high signals C data signal-N and D data signal-N. Therefore, the output of AND gate A 49C is also high, which leads to a log 0 signal at the output of NOR gate NO39C. Accordingly, there are NO 26 A in both at inputs 11 of NOR gate NO 145 and 5 of NOR gate NO Cases log 0 signals.
Für den Fall des Y Datenwortes ist dann, wenn das Y Auswertesignal-N in den Zustand log 0 geht lediglich der Flipflop ff3B gesetzt was zu einem log O-Zustand für das Signal YC Impulssperrsignal-N führt In ähnlicher Weise ist dann, wenn die Gatter auf den Chips 594 und 596 für das X Datenwort vorbereitet sind und das X Auswertesignal-N später auf log 0 geht lediglich der Flipflop ff 15A gesetzt was ebenfalls zu einem log 0-Zustand für das XC Impulssperrsignal-N führt Wie weiter vorn schon erläutert werden sämtliche Flipflops von dem Speicherzyklus-Steuer-P-Signal zu Beginn des Speicherzyklus rückgesetzt und die anderen Ausgänge der X- oder Y-Impulssperrflipflops bleiben daher hochliegend. An diesem Punkt sind die Zustandspositionen der X- und Y-Impulssperrflipflops entsprechend den verschiedenen Zählschritten der X- und Y-Datenworte schon besprochen worden. Wie weiter vorn erläutert, können die Ausgänge der Impulssperrflipflcps ffZA, ff3B, ff4A, ff4B, ffl5A, ff\5B, fflTA und /727 ß aus den Datenwörtern bestimmt werden, indem man sich auf die in Fig. 12 aufgeführten Impulssperrsignale bezieht.In the case of the Y data word, when the Y evaluation signal-N goes into the log 0 state, only the flip-flop ff3B is set, which leads to a log O state for the YC pulse lock signal-N on the chips 594 and 596 are prepared for the X data word and the X evaluation signal-N later goes to log 0, only the flip-flop ff 15A is set, which also leads to a log 0 state for the XC pulse lock signal-N As already explained above all flip-flops are reset by the memory cycle control P signal at the beginning of the memory cycle and the other outputs of the X or Y pulse inhibit flip-flops therefore remain high. At this point, the state positions of the X and Y pulse blocking flip-flops corresponding to the various counting steps of the X and Y data words have already been discussed. As explained above, the outputs of the pulse blocking flipflcps ffZA, ff3B, ff4A, ff4B, ffl5A, ff \ 5B, fflTA and / 727 ß can be determined from the data words by referring to the pulse blocking signals listed in FIG.
Wie erinnerlich, ist während der dritten Phase des Speicherzyklus als Folge des dritten Impulses der Taktimpulsfolge das Steuerwort aus dem PROM in Form der invertierten Signale A Datensignal-N, B Datensignal-N, C Datensignal-N und D Datensignal-N gebildet. Bezieht man sich auf die F i g. 9, dann erfolgt die Bildung des Steuerwortes als Datensignal-N wie folgt. Das geringerwertige, die Richtung für den Y-Schrittmotor angebende bit wird invertiert so daß ein log O-Zustand für das A Datensignal-N die + Y-Richtung angibt, während sich ein log O-Signal auf die — Y-Richtung bezieht. In ähnlicher Weise gibt ein hochliegendes B Datensignal-N die — X-Richtung für den X-Schrittmotor und ein log O-Zustand für das B Datensignal-N die +X-Richtung für diesen Schrittmotor an. Die beiden höherwertigen bits für die Bestimmung der Nähart werden zur Bildung der C Datensignale-N und D Datensignale-N invertiert. Sind beide Signale, das C Datensignal-N und das D Datensignal-N im Zustand log 1, dann ist hierdurch eine Nähart ohne Stichbildung befohlen. Liegt das C Datensignal-N auf log 0 und das D Datensignal-N auf log 1, dann ist in dem Steuerwort das Stichbildungsverfahren programmiert, und liegt das C Datensignal-N hoch und das D Datensignal-N im Zustand log 0, dann entspricht dies einer Anweisung zur langsamen Stichbildung, während dann, wenn sich diese beiden Datensignale-N im log O-Zustand befinden, das Programmende ausgewählt ist.As will be recalled, during the third phase of the memory cycle, as a result of the third pulse, the Clock pulse sequence the control word from the PROM in the form of the inverted signals A data signal-N, B data signal-N, C data signal-N and D data signal-N formed. If one refers to the fig. 9, then takes place the formation of the control word as data signal-N as follows. The inferior, the direction for the The bit indicating the Y stepper motor is inverted so that a log 0 state for the A data signal-N in the + Y direction indicates, while a log O signal relates to the -Y direction. Similarly, there is a high-lying B data signal-N the -X direction for the X stepper motor and a log O state for the B data signal-N indicates the + X direction for this stepper motor. The two most significant bits for the Determination of the sewing type are inverted to form the C data signals-N and D data signals-N. If both signals, the C data signal-N and the D data signal-N, are in the log 1 state, then this is commanded a sewing type without stitch formation. If the C data signal-N is at log 0 and the D data signal-N is present log 1, then the stitch formation method is programmed in the control word and the C data signal-N is present high and the D data signal-N in the log 0 state, then this corresponds to an instruction to slow down Stitch formation, while when these two data signals-N are in the log O state, the end of the program is selected.
Wie weiter vorn schon in Verbindung mit F i g. 4d besprochen, werden die Datensignale-N von dem Register bzw. der Schaltung Λ 47 als Folge der Vorderflanke des hochliegenden EMC-P-Signals dekodiert. Ist von dem Steuerwort eine Nähart ohne Stichbildung befohlen worden, wie sich dies in den invertierten C Datensignalen-N und D Datensignalen-N reflektiert, dann bilden sich an den Ausgängen des Registers R 47 die folgenden Zustände: Der Ausgang 14 liegt auf log 0, der Ausgang 16 auf log 1, der Ausgang 1 auf logO und der Ausgang 15 auf log 1. Daher ist der Eingang 1 des NAND-Gatters /V35/4 und der Eingang 4As already mentioned earlier in connection with FIG. 4d discussed, the data signals-N are decoded by the register or the circuit Λ 47 as a result of the leading edge of the high-lying EMC-P signal. If a sewing type without stitch formation has been commanded by the control word, as is reflected in the inverted C data signals-N and D data signals-N, then the following states arise at the outputs of register R 47: Output 14 is at log 0, output 16 to log 1, output 1 to logO and output 15 to log 1. Therefore, input 1 of the NAND gate is / V35 / 4 and input 4
des NAN D-Gatters M4 35ß im Zustand log 0 und die Ausgänge dieser beiden Gatter liegen hoch. Dementsprechend liegt sowohl der Eingang 12 des NOR-Gatters NO36A und der Eingang 8 des NOR-Gatters NO 365 beide im Zustand log 1. Des weiteren liegt der Eingang 12 des NAN D-Gatters NA 35D auf log 0 und der Ausgang dieses Gatters liegt hoch, was zu einem log 1-Signal am Eingang 3 des NOR-Gatters NO36D führt Da beide Eingänge 9 und 10 des NAND-Gatters NA 35C hoch liegen, ergibt sich am Eingang 6 des NOR-Gatters NO36C ein leg O-Zustand. Wie weiter vorn schon erläutert, befindet sich das Signal EMC-P im Normalzustand im Zustand log 0, so daß der Ausgang des Inverters /52Choch liegt Hieraus ergibt sich, daß die Ausgänge der vier NOR-Gatter auf dem Chip oder dem integrierten Halbleiterschaltelement 606, welches diese NOR-Gatter umfaßt normalerweise auf logO liegen. Geht jedoch das EMC-P-Signal in seinen log 1-Zustand über, und ändert sich der A.usgang des Inverters /52Cauf iog 0, dann wird am Eingang 11 des NOR-Gatters NO 36A, am Eingang 9 des NOR-Gatters NO36B, am Eingang 5 des NOR-Gatters NO36Cund am Eingang 2 des NOR-Gatters NO36D ein log 0-Impuls gebildet. Die Datensignale-N werden von dem Register R 47 zu dem Zeitpunkt dekodiert, zu welchem das EMC-P-Signal hoch geht, d. h. seinen Zustand von log 0 auf log 1 ändert wobei die NOR-Gatter auf dem Chip 606 von dem EMC-P-Impuls konditioniert bzw. entsprechend vorbereitet sind, bevor der Monoflop 5563Ö in seiner Standzeit abläuft und bevor das EMC-P-Signal auf log 0 zurückkehrt. In dem besprochenen Fall ist der Eingang 6 des NOR-Gatters A/O36Cauf log 0 gesetzt, und da sich dieser Eingang in einem log O-Zustand befindet, während das Signal am Eingang 5 des NOR-Gatters NO 36Cebenfalls noch log 0 ist, d. h. bevor das EMC-P-Signal in seinen log O-Zustand zurückkehrt, bildet sich am Ausgang dieses Gatters ein Impuls, der dem Signal »keine Stichbildung-P« entspricht. Da einer der Eingänge für die verbleibenden Gatter auf dem Chip 606 hoch liegt verbleiben die weiteren Ausgänge im Zustand log 0, nämlich die Ausgangssignale Stichbildung-P, Programmende-P und langsame Stichbildung-P. Der Impuls Keine Stichbildung-P wird dazu verwendet, das Steuersystem in die Nähart ohne Stichbildung zu versetzen, wie weiter unten erläutert wird.of the NAN D gate M4 35ß in the state log 0 and the outputs of these two gates are high. Accordingly, both input 12 of NOR gate NO36A and input 8 of NOR gate NO 365 are both in the state log 1. Furthermore, input 12 of NAN D gate NA 35D is log 0 and the output of this gate is high , which leads to a log 1 signal at input 3 of NOR gate NO36D . Since both inputs 9 and 10 of NAND gate NA 35C are high, there is a leg 0 state at input 6 of NOR gate NO36C. As already explained above, the signal EMC-P is in the normal state in the log 0 state, so that the output of the inverter / 52C is high. This means that the outputs of the four NOR gates on the chip or the integrated semiconductor switching element 606, which comprises these NOR gates are normally on logO. If, however, the EMC-P signal changes to its log 1 state, and the output of the inverter / 52C changes to iog 0, then 36 A at input 11 of the NOR gate NO and 36 A at input 9 of the NOR gate NO36B, a log 0 pulse is formed at input 5 of NOR gate NO36C and at input 2 of NOR gate NO36D. The data signals-N are decoded by the register R 47 at the point in time at which the EMC-P signal goes high, ie changes its state from log 0 to log 1, whereby the NOR gates on the chip 606 of the EMC-P Pulse are conditioned or prepared accordingly before the monoflop 5563Ö expires and before the EMC-P signal returns to log 0. In the case discussed, input 6 of NOR gate A / O36C is set to log 0, and since this input is in a log 0 state, while the signal at input 5 of NOR gate NO 36C is also still log 0, ie before the EMC-P signal returns to its log 0 state, a pulse is formed at the output of this gate which corresponds to the signal "no stitch formation-P". Since one of the inputs for the remaining gates on chip 606 is high, the other outputs remain in the log 0 state, namely the output signals stitch formation-P, program end-P and slow stitch formation-P. The No stitch formation-P pulse is used to set the control system to sewing mode without stitch formation, as explained below.
Als nächstes sei angenommen, daß die C Datensigna-Ie-N und D Datsnsignale-N angeben, da3 in dem Steuerwort ein Stichbildungsbefehl für schnelle Geschwindigkeit der Maschine programmiert worden ist. Die sich ergebende Ausgangskonfiguration des Registers /?47 ist dann, wenn die Einstellung durch die Vorderflanke des hochliegenden EMC-P-Impulses erfolgt, wie folgt: Der Ausgang 14 liegt hoch, der Ausgang 16 liegt hoch, der Ausgang 1 und der Ausgang 15 liegen auf log 0. Daher führen der Eingang 5 des NAND-Gatters NA35B, der Eingang 10 des NAND-Gatters NA 35Cund die Eingänge 12 und 13 des NAND-Gatters NA 35D sämtlich den Zustand log 0, was zu hochliegenden Ausgangssignalen an diesen Gattern führt. Der Eingang 8 des NOR-Gatters NO 36B, der Eingang 6 des NOR-Gatters NO36C und der Eingang 3 des NOR-Gatters NO3f>D sind sämtlich hochliegend, und diese Gatter sind gesperrt, wobei sie an ihren Ausgängen die Signale »Programmende-P«, »Keine Stichbildung-P« und »Langsame Stichbildung-P« bilden, die sich im Zustand log 0 befinden. Es sind jedoch beide Eingänge des NAND-Gatters NA 35A hochliegend, was zu einem log 0-Signal am Eingang 12 des NOR-Gatters NO36y4 führt und damit zu einem positiven Impuls für das Stichbildungs-P-Signal, bevor das EMC-P-Signal wieder auf log 0 geht Der Stichbildungs-P-Impuls führt zum Stichbildungsverfahren des Steuersystems und der Maschine, wie weiter unten beschrieben wird.It is next assumed that the C data signals-Ie-N and D data signals-N indicate that a stitch formation command for the high speed of the machine has been programmed in the control word. The resulting output configuration of the register /? 47 is as follows, if the setting is made by the leading edge of the high EMC-P pulse: Output 14 is high, output 16 is high, output 1 and output 15 are to log 0. Therefore the input 5 of the NAND gate NA35B, the input 10 of the NAND gate NA 35C and the inputs 12 and 13 of the NAND gate NA 35D all have the state log 0, which leads to high output signals at these gates. The input 8 of the NOR gate NO 36 B, the input 6 of the NOR gate NO36C and the input 3 of the NOR gate NO3f> D are all high, and these gates are blocked, with the signals »end of program- at their outputs. Form P "," No stitch formation-P "and" Slow stitch formation-P ", which are in the log 0 state. However, both inputs of the NAND gate NA 35A are high, which leads to a log 0 signal at input 12 of the NOR gate NO36y4 and thus to a positive pulse for the stitch formation P signal before the EMC P signal goes back to log 0 The stitch-forming P-pulse leads to the stitch-forming process of the control system and the machine, as will be described further below.
Als nächstes sei angenommen, daß die C Datensigna-Ie-N und D Datensignale-N den Befehl zur langsamen .Stichbildung enthalten, was zu folgender Ausgangskonfiguration des Registers Ä47 führt: Die Ausgänge 14 und 16 liegen auf logO und die Ausgänge 1 und 15 weisen den Zustand log 1 auf. Daher befinden sich die Eingänge 1 und 2 des NAN D-Gatters Na 35A im Zustand log 0, desgleichen der Eingang 4 des NAND-Gatters Na35Bund der Eingang 9 des NAND-Gatters NA 35C; dies führt zu hochliegenden Ausgangssignalen für diese drei Gatter. Dementsprechend befindet sich der Eingang 12 des NOR-Gatters NO36A, der Eingang 8 des NOR-Gatters NO36B und der Eingang 6 des NOR-Gatters NO 36C im Zustand log 1, was zu einem log 0-Zustand für die Signale Stichbildung-P, Programmende-P und »Keine Stichbildung-P« führt Beide Eingänge des NAND-Gatters NA35D liegen jedoch hoch, was zu einem log 0-Signal am Eingang 3 des NOR-Gatters A/O 36D führt, sowie zu einem log 1-Impuls für das Signal »Langsame Stichbildung-P«, zu welcher Zeit dann das System die Nähart »Langsame Stichbildung« einleitet, wie weiter unten im Detail erläutert wird.Next, it is assumed that the C data signals-Ie-N and D data signals-N contain the instruction for slow .Stichbildung, which leads to the following output configuration of the register Ä47: The outputs 14 and 16 are at logO and the outputs 1 and 15 point the state log 1. Therefore the inputs 1 and 2 of the NAN D gate Na 35A are in the state log 0, likewise the input 4 of the NAND gate Na35B and the input 9 of the NAND gate NA 35C; this results in high output signals for these three gates. Accordingly, the input 12 of the NOR gate NO36A, the input 8 of the NOR gate NO36B and the input 6 of the NOR gate NO 36C are in the log 1 state, which results in a log 0 state for the signals stitch formation-P, program end -P and "No stitch formation-P" leads Both inputs of the NAND gate NA35D are high, however, which leads to a log 0 signal at input 3 of the NOR gate A / O 36D, as well as to a log 1 pulse for the Signal »Slow stitch formation-P«, at which time the system then initiates the sewing type »Slow stitch formation«, as will be explained in detail below.
Schließlich sei angenommen, daß die C Datensigna-Ie-N und D Datensignale-N den Befehl »Programmende« im Steuerwort enthalten. Dann ergibt sich die folgende Ausgangsposition für das Register R: Die Ausgänge 14 und 1 des Registers liegen hoch und die Ausgänge 16 und 15 des Registers weisen den Zustand log 0 auf. Daher liegt der Eingang 2 des NAND-Gatters NA 35A auf log 0, desgleichen die Eingänge 9 und 10 des NAND-Gatters NA 35C und der Eingang 13 des NAND-Gatters NA 35D-, es ergeben sich hochliegende Ausgangssignale für diese drei Gatter. Somit befindet sich der Eingang 12 des NOR-Gatters NO36A, der Eingang 6 des NOR-Gatters NO 36C und der Eingang 3 des NOR-Gatters NO36D im Zustand log 1, was zu log 0-Zuständen für die Signale Stichbildung-P, »Keine Stichbildung-P« und »Langsame Stichbildung-P« führt. Es befinden sich jedoch die beiden Eingänge zum NAND-Gatter NA 35B im Zustand log 1, was zu einem log 0-Signal am Eingang 8 des NOR-Gatters NO36B und damit zur Bildung eines positiven Impulses für das Signal Programmende-P führt. Als Folge dieses Signals leitet das Gesamtsystem die Nähart Programmende ein, wie weiter unten noch genauer erläutert wird.Finally, it is assumed that the C data signals-Ie-N and D data signals-N contain the command "end of program" in the control word. Then the following starting position results for the register R: The outputs 14 and 1 of the register are high and the outputs 16 and 15 of the register have the state log 0. Therefore, input 2 of NAND gate NA 35A is at log 0, as are inputs 9 and 10 of NAND gate NA 35 C and input 13 of NAND gate NA 35 D-, resulting in high output signals for these three gates . The input 12 of the NOR gate NO36A, the input 6 of the NOR gate NO 36C and the input 3 of the NOR gate NO36D are thus in the state log 1, which leads to log 0 states for the signals stitch formation-P, »None Stitch formation-P "and" Slow stitch formation-P "lead. However, the two inputs to the NAND gate NA 35B are in the log 1 state, which leads to a log 0 signal at input 8 of the NOR gate NO36B and thus to the formation of a positive pulse for the end-of-program signal. As a result of this signal, the entire system initiates the sewing type program end, as will be explained in more detail below.
Die A Datensignale-N und B Datensignale-N werden von dem Register R 47 ebenfalls bei Anwesenheit des EMC-P-Impulses dekodiert zur Bildung der X Speicherrichtungssignal-P und Y Speicherrichtungssignal-P, die bei der Richtungssteuerung für die X- und Y-Schrittmotoren verwendet werden. Das X Speicherrichtungssignal-P ist mit dem Eingang 1 des UND-Gatters A \33A verbunden. Der andere Eingang 2 dieses UND-Gatters erhält ein Nullstellungshilfs-N-Signal zugeführt, welches zu diesem Zeitpunkt hoch liegt. Ist daher das X Speicherrichtungssignal-P hoch, dann ist der Eingang 5 des NOR-Gatters A/O134C ebenfalls auf log 1, während sich der Eingang 5 des NOR-Gatters NO 134C im Zustand log 0 befindet, wenn das X Speicherrichtungssignal-P den Zustand log 0 aufweist. Dem Eingang 3 des UND-Gatters A \33B ist das Nullstellungsgrund-The A data signals-N and B data signals-N are also decoded by the register R 47 in the presence of the EMC-P pulse to form the X storage direction signal-P and Y storage direction signal-P, which are used in the direction control for the X and Y Stepper motors are used. The X storage direction signal-P is connected to the input 1 of the AND gate A \ 33A . The other input 2 of this AND gate receives a zeroing auxiliary N signal which is high at this point in time. Therefore, if the X storage direction signal-P is high, then the input 5 of the NOR gate A / O134C is also at log 1, while the input 5 of the NOR gate NO 134C is in the state log 0 when the X storage direction signal-P denotes Has the state log 0. Input 3 of AND gate A \ 33B is the basic zero setting
P-Signal zugeführt, welches zu diesem Zeitpunkt dann im Zustand log 0 ist und dementsprechend befindet sich der Eingang 6 des NOR-Gatters NO134C ebenfalls im Zustand logO. Das bedeutet, daß das NOR-Gatter NO134C das Signal an seinem Eingang 5 als X Richtungssignal invertiert zur Benutzung der Richtungssteuerung des X Schrittmotors.P signal supplied, which is then in the state log 0 at this point in time and accordingly the input 6 of the NOR gate NO 134C is also in the state logO. This means that the NOR gate NO134C inverts the signal at its input 5 as an X direction signal in order to use the direction control of the X stepping motor.
Die Verwendung des Y Speicherrichtungssignals-P ist sehr ähnlich. Wie gezeigt, ist dieses Signal dem Eingang 5 des UND-Gatters A133C zugeführt, während dem anderen Eingang dieses Gatters das hochliegende Nullstellungsgrund-P-Signal zugeführt ist. Der Eingang 7 des UND-Gatters A 133D ist mit dem Nullstellungsgrund-P-Signal verbunden, welches zu diesem Zeitpunkt log 0 ist, so daß sich ein log O-Signal am Eingang 8 des NOR-Gatters NO134D ergibt. Somit wird das Y Speicherrichtungssignal-P von dem NOR-Gatter NO134D zur Bildung des Y Richtungssignals invertiert, welches zur Richtungssteuerung desThe use of the Y storage direction signal-P is very similar. As shown, this signal is fed to input 5 of AND gate A 133C, while the other input of this gate is fed to the high-lying zero-position basic P signal. The input 7 of the AND gate A 133D is connected to the zero setting reason P signal, which is log 0 at this point in time, so that a log 0 signal results at the input 8 of the NOR gate NO 134D. Thus, the Y storage direction signal-P is inverted by the NOR gate NO 134D to form the Y direction signal which is used to control the direction of the
Y Schrittmotors verwendet wird.Y stepper motor is used.
Wie weiter oben schon angegeben, kann das Register R 47 geeignete Schaltungen enthalten, um die Datensignale-N zu dekodieren, beispielsweise vier Flipflops vom D-Typ. Wie in Fig.4g gezeigt ist, kann das EMC-P-Signal den CLK-Eingängen (Takteingängen) aller dieser Flipflops zugeführt sein, so daß die Ausgänge dieser Flipflops dann, wenn das EMC-P-Signal hoch geht, die an ihren D-Eingängen anliegenden Signale übernehmen bzw. reflektieren. Der D-Eingang des ersten Flip-Flops /7120/4 ist mit dem C Datensignal-N verbunden. Der (^-Ausgang dieses Flipflops wird als Ausgang 14 des Registers R 47 verwendet, während der φ Ausgang des Flipflops den Ausgang 15 des Registers bildet. Es versieht sich im übrigen aber, daß es sich hier lediglich um ein mögliches Ausführungsbeispiel, wie im übrigen auch bei dem sonstigen beschriebenen detaillierten Schaltungssystem handelt und daß für diese Schaltungssysteme im einzelnen auch äquivalente Komponenten und Elemente verwendet werden können, sofern in der entsprechenden Zusammenschaltung die gleichen Funktionen und Betriebszustände gesicher* sind. Der zweite Flipflop ffl2OB kann mit seinem D-Eingang mit dem D Datensignal-N verbunden sein, wobei ?ein Q-Ausgang als Ausgang 1 des Registers R 47 ve· wendet wird und sein Q-Ausgang dem Ausgang 16 des Registers entspricht. Auf diese Weise werden die Flipflops //120/1 und //120ß zur Dekodierung des C Datensignals-N und des D Datensignals-N verwendet, wenn, wie oben beschrieben, das Signal EMC-P seinen Zustand von log 0 auf log 1 ändert, d. h. hoch geht In ähnlicher Weise können die A Datensignaie-N und B Datensignaie-N mit den D-Eingängen der Flipflops //120Cund //120D verbunden sein, wobei dann die Q- oder Q-Ausgänge dieser Flipflops verwendet werden zur Bildung der SignaleAs already indicated above, the register R 47 can contain suitable circuits in order to decode the data signals -N, for example four flip-flops of the D-type. As shown in Figure 4g, the EMC-P signal can be fed to the CLK inputs (clock inputs) of all of these flip-flops, so that the outputs of these flip-flops when the EMC-P signal goes high, which is connected to their D - Accept or reflect signals present at the inputs. The D input of the first flip-flop / 7120/4 is connected to the C data signal-N. The (^ output of this flip-flop is used as the output 14 of the register R 47, while the φ output of the flip-flop forms the output 15 of the register. Otherwise, however, it is only a possible embodiment, as otherwise also with the other detailed circuit system described and that equivalent components and elements can also be used for these circuit systems, provided that the same functions and operating states are secured in the corresponding interconnection. The second flip-flop ffl2OB can be connected to the D data signal-N, where? A Q output is used as output 1 of register R 47 and its Q output corresponds to output 16 of the register. In this way the flip-flops // 120/1 and // 120 [beta] used to decode the C data signal-N and the D data signal-N when, as described above, the signal EMC-P changes its state from log 0 to log 1 changes, ie goes high. Similarly, the A data signal-N and B data signal-N can be connected to the D inputs of the // 120C and // 120D flip-flops, in which case the Q or Q outputs of these flip-flops are used for Formation of the signals
Y Speichersignal-P und X Speichersignal-P, in Abhängigkeit von der Richtungsbeziehung zwischen den X- und Y-Richtungssignalen und den entsprechenden Richtungsinformationen im Steuerwort für die Schrittmotoren. Y storage signal-P and X storage signal-P, depending on on the directional relationship between the X and Y direction signals and the corresponding ones Direction information in the control word for the stepper motors.
Die relative Zeitbeziehung, d. h, das Timing zwischen den Impulsen der X Zählimpuls-P- und Y Zählimpuls-P-Signale und den Impulsfolgen für die Schrittmotoren, wird in Verbindung mit Fig. 13 erläutert. Die Impulsfolgen X Zählimpuls-P und Y Zählimpuls-P sind in der Zeichnung als Takt bezeichnet, wobei die Impulse in diesen Signalen in Intcrvailen von 1,16 ms erscheinen. Die verbleibenden Kurvenverläufe zeigen die relative Zeitbeziehung der den Schrittmotoren zugeführten Impulsen in Abhängigkeit von der Anzahl der Impulse oder Zählschritte, die in den X- oder Y-Datenwörtern codiert sind. Es läßt sich feststellen, daß für einen oder mehrere codierte Impulse der Taktimpuls Nr. 1 auf jeden Fall für die Zuführung zu den Schrittmotoren verwendet wird, wobei die Zeitbeziehung zum Ursprungsimpuls die gleiche ist. Es versteht sich selbstverständlich, daß dann, wenn in den X- oder Y-Datenwörtern keine Fortschaltimpulse codiert gewesen sind, ausgangsmäßig auch kein Impuls dem entsprechenden Schrittmotor zugeführt wird. Zeigt das Datenwort an, daß für den entsprechenden Schrittmotor zwei Impulse zu erzeugen sind, dann entspricht der Zeitpunkt des ersten Impulses, der dem Schrittmotor zugeführt wird, dem Taktimpuls Nr. 1, der Taktimpuls Nr. 2 wird jedoch verhindert, und es wird der Impulsfolge für den Schrittmotor 2 ms nach dem ersten Impuls ein Impuls A hinzugefügt, so daß der Impuls A sich etwa zwischen den gesperrten Taktimpulsen Nr. 2 und Nr. 3 ergibt. Sollen dem X- bzw. Y-Schrittmotor drei Fortschaltimpulse zugeführt werden, dann wird der Taktimpuls Nr. 1 verwendet, es werden jedoch die Taktimpulse Nr. 2 und Nr. 3 gesperrt. Wie in F i g. 13 gezeigt, wird der Impuls A 2,0 ms nach dem ersten Impuls zum Schrittmotor hinzugefügt, ein dritter Impuls B wird 1,8 ms nach dem Taktimpuls Nr. 3 und 2,12 ms nach dem Impuls A hinzugefügt. Sollen für die X- oder Y-Schrittmotoren vier oder mehr Impulse gebildet werden, dann wird der Taktimpuls Nr. 1 als erster Impuls für die Schrittmotoren verwendet, während die Taktimpulse Nr. 2 und Nr. 3 wiederum gesperrt werden. Wie gezeigt, wird 2.0 ms nach dem ersten Impuls zum Schrittmotor ein Impuls A hinzugefügt, und 1,48 ms später wird der TaktimpulsThe relative time relation, i.e. That is, the timing between the pulses of the X Count Pulse P and Y Count Pulse P signals and the pulse trains for the stepper motors will be explained in connection with FIG. the Pulse sequences X counting pulse-P and Y counting pulse-P are referred to as clock in the drawing, with the pulses appear in these signals in intervals of 1.16 ms. The remaining curves show the relative time relationship of the fed to the stepper motors Pulses depending on the number of pulses or counting steps in the X or Y data words are coded. It can be determined that for one or more encoded pulses clock pulse no is used in each case for the supply to the stepper motors, the time relationship to the original pulse is the same. It goes without saying that if in the X or Y data words no incremental pulses have been coded, and also no pulse of the corresponding output in terms of output Stepper motor is supplied. The data word indicates that there are two pulses for the corresponding stepper motor are to be generated, then corresponds to the time of the first pulse that is fed to the stepper motor, clock pulse # 1, but clock pulse # 2 is prevented and it becomes the pulse train for the Stepper motor 2 ms after the first pulse a pulse A is added, so that the pulse A is roughly between the blocked clock pulses no. 2 and no. 3 results. Should the X or Y stepper motor have three incremental pulses are supplied, then clock pulse No. 1 is used, but clock pulses No. 2 and No. 3 blocked. As in Fig. 13, the pulse becomes A 2.0 ms after the first pulse added to the stepper motor, a third pulse B is added 1.8 ms after the Clock pulse # 3 and 2.12 ms after pulse A added. Shall for the X or Y stepper motors four or more pulses are formed, then clock pulse # 1 becomes the first pulse for the stepper motors used, while the clock pulses No. 2 and No. 3 are again blocked. As shown, it will be 2.0 ms After the first pulse to the stepper motor, a pulse A is added, and 1.48 ms later becomes the clock pulse
Nr. 4 (als dritter, dem Schrittmotor zuzuführender Impuls) verwendet. Nimmt man an, daß AZ-Impulse in dem Datenwort programmiert worden waren, dann wird der Taktimpuls Nr. 5 und die nachfolgenden Impulse bis zum Taktimpuls Nr. (N-1), und diesenNo. 4 (as the third pulse to be fed to the stepper motor). Assuming that AZ pulses were programmed in the data word, then clock pulse No. 5 and subsequent pulses up to and including clock pulse No. (N- 1) become
eingeschlossen, zur Bildung der Motorimpulsfolge verwendet. Es wird jedoch der Taktimpuls Nr. N gesperrt und ein Impuls B wird 1,8 ms nach dem Taktimpuls Nr. (N-1) gebildet. Schließlich wird ein weiterer Impuls C 2,2 ms nach dem Impuls B der Motorimpulsfolge zugeführt.included, used to form the motor pulse train. However, the clock pulse No. N is blocked and a pulse B is generated 1.8 ms after the clock pulse No. (N- 1). Finally, a further pulse C is fed to the motor pulse train 2.2 ms after the pulse B.
Zusammenfassend läßt sich daher feststellen, daß in jedem Fall für zwei oder mehr Impulse, die den Schrittmotoren zuzuführen sind, die ursprüngliche Taktimpulsfrequenz von 1,16 ms Impulsabstand modifi-In summary, it can therefore be stated that in each case for two or more pulses that the Stepper motors are to be fed, the original clock pulse frequency of 1.16 ms pulse spacing modified
ziert worden ist, und zwar insbesondere zu Beginn und am Ende der den Schrittmotoren zuzuführenden Impulsfolge. Die Frequenz dieser lir.pulsfolgcr. ist bei Beginn und am Ende der Impulsfolgen reduziert worden, um eine allmähliche Beschleunigung und Abbremsung der Schrittmotoren sicherzustellen, so daß ihre Funktion auch bei reiner Steuerung (also ohne Rückführungskontrolle) verbessert und fehlerfrei ist.has been adorned, especially at the beginning and at the end of the pulse train to be fed to the stepper motors. The frequency of this lir. is at The beginning and the end of the pulse trains have been reduced to a gradual acceleration and Ensure that the stepper motors are braked so that their function can also be performed with pure control (i.e. without Return control) is improved and free of errors.
Die Bildung der Impulsfolgen X Combo-N und Y Combo-N für die X- und Y-Schrittmotoren wird im folgenden anhand der Darstellung der F i g. 4e besprochen. Bei dem ersten zu besprechenden Zustand handelt es sich um den Fall, bei dem die Anzahl der dem X- oder Y-Schrittmotor zuzuführenden Impulse lediglich ein Impuls beträgt, entsprechend der Vorbestimmung inThe formation of the pulse sequences X Combo-N and Y Combo-N for the X and Y stepper motors is carried out in the following on the basis of the illustration of FIG. 4e discussed. The first condition to be discussed is it is the case where the number of pulses to be supplied to the X or Y stepper motor is only one Impulse is, according to the pre-determination in
dem jeweiligen X- oder Y-Datenwort Man erinnert sich in Verbindung mit der Besprechung der Fig.4c und Fig. 12, daß für die Bedingung eines Impulses in dem Y-Datenwort das Signal Y Dekodier 4 plus-N imthe respective X or Y data word. One remembers in connection with the discussion of Fig. 4c and Fig. 12 that for the condition of a pulse in the Y data word, the signal Y decoder 4 plus-N im
Zustand log 1 ist, während die Signale YA Impulssperrsignal-N, YB Impulssperrsignal-N und YC Impulssperrsignal-N während des Speicherzyklus auf log 0 gesetzt sind. In ähnlicher Weise ist für einen Zählschritt im X-Datenwort das Signal X Dekodier 4 plus-N in den Zustand log 1 gesetzt, während die Signale XA Impulssperrsignal-N, XB Impulssperrsignal-N und XC Impulssperrsignal-N auf log 0 gesetzt sind. Man erinnert sich weiter, daß die X Richtungssignale und die Y Richtungssginale zur Steuerung der zutreffenden Richtung der X- und Y-Schrittmotoren weiter vorn schon gebildet worden sind.State log 1, while the signals YA Pulse blocking signal-N, YB pulse lock signal-N and YC pulse lock signal-N are set to log 0 during the storage cycle. Similarly, for a counting step im X data word, the signal X decoder 4 plus-N is set to the log 1 state, while the signals XA pulse blocking signal-N, XB pulse lock signal-N and XC pulse lock signal-N are set to log 0. One remembers further that the X direction signals and the Y direction signals to control the correct direction the X and Y stepper motors have already been created earlier.
Im folgenden wird Bezug genommen auf die F i g. 4e und 14. Beim Nullstellungszyklus erzeugt die Differenzierschaltung 524 einen positiven Impuls zum Setzen des Flipflops //16/4, wenn der X Laufflipflop gesetzt und das X Laufsignal-P hochgegangen ist; dies führt zu einem log O-Signal am Eingang 1 des Monoflops SS28/4. Wenn der erste Impuls in der Impulsfolge X Zählimpuls-P (Impuls Nr. 1) am Anschluß 2 des Monoflops SS 2SA empfangen wird, nachdem das Signal an dem Anschluß 1 auf log 0 gegangen ist, wird der Monoflop getriggert, was zu einem log 1-Zustand am Ausgang Q des Monoflops führt. Die relative Zeitbeziehung dieser Signale ist in F i g. 14 gezeigt.In the following, reference is made to FIG. 4e and 14. During the zeroing cycle, the differentiating circuit 524 generates a positive pulse to set the flip-flop // 16/4 when the X run flip-flop is set and the X run signal-P has gone high; this leads to a log 0 signal at input 1 of the monoflop SS 28/4. If the first pulse in the pulse train X counting pulse-P (pulse no. 1) is received at connection 2 of the monoflop SS 2SA after the signal at connection 1 has gone to log 0, the monoflop is triggered, which results in a log 1 -State at output Q of the monoflop leads. The relative time relationship of these signals is shown in FIG. 14 shown.
Wenn die Standzeit des Monoflops SS28A abgelaufen ist und dessen Ausgang Q auf log 0 geht, dann wird der Monoflop SS 28 5 an seinem Anschluß 9 getriggert. Das bedeutet, daß der (^-Ausgang des Monoflops SS28B zu diesem Zeitpunkt auf log 1 geht und daß am Eingang 5 des Flipflops //16/4 anliegende verzögerte log 1-Signal setzt den Flipflop zurück, so daß es zu einem log 1 -Signal am Anschluß 1 des Monoflops //28/4 kommt, welches diesen Monoflop sperrt. Der Darstellung der Fig. 14 läßt sich entnehmen, daß zum Zeitpunkt des Impulses Nr. 1 in der Signalfolge X Zählimpuls-P der (^-Ausgang des Monoflops ff 2SB hoch liegt. Dementsprechend wird der Impuls Nr. 1 von dem NAND-Gatter NA SA invertiert, und es bildet sich am Eingang 10 des NAND-Gatters NAZXA ein log O-Impuls. Da das XA Impulssperrsignal-N auf log 0 ist, ergibt sich am Anschluß 1 des Monoflops 51S6/4 ein log 1 -Zustand, der den Monoflop daran hindert, getriggert zu werden. Dementsprechend bleibt der (^-Ausgang dieses Monoflops auf log 1 und der Eingang 11 des NAND-Gatters NA31A bleibt ebenfalls auf log 1. Zusätzlich ergibt sich auch am Eingang 9 des NAND-Gatters Μ4 31Λ der Zustand log 1, da das XB Impulssperrsignal-N im Zustand log 0 ist. Daher ergibt sich am Ausgang des NAND-Gatters NA 31A zum Zeitpunkt des Impulses Nr. 1 des X Zählimpuls-P-Signals ein positiver Impuls, der durch das ODER-Gatter O82Cläuft und den Monoflop SS 68/4 an seinem Anschluß 2 triggert Dieser Impuls_wird von dem Monoflop SS 68/4 regeneriert und am Q- Ausgang dieses Monoflops ergibt sich ein in seiner Impulsbreite vergrößerter log O-Impuls als Signal X Combo-N zum Antrieb des X-Schrittmotors um einen Impuls. Der log O-Impuls des XC Impulssperrsignals-N sperrt den Monoflop //685 bezüglich der Bildung eines XC-Impulses. When the service life of the monostable multivibrator SS28A has expired and its output Q goes to log 0, the monostable multivibrator SS28 5 is triggered at its terminal 9. This means that the (^ output of the monoflop SS28B goes to log 1 at this point in time and that the delayed log 1 signal present at input 5 of the flip-flop // 16/4 resets the flip-flop, so that it becomes a log 1 - Signal at connection 1 of monoflop // 28/4 comes, which blocks this monoflop.It can be seen from the illustration in Fig. 14 that at the time of pulse no ff 2SB is high. Accordingly, the pulse no. 1 is inverted by the NAND gate NA SA , and a log 0 pulse is formed at the input 10 of the NAND gate NAZXA. Since the XA pulse blocking signal -N is at log 0, there is a log 1 state at connection 1 of the monoflop 5 1 S6 / 4, which prevents the monoflop from being triggered. Accordingly, the (^ output of this monoflop remains at log 1 and input 11 of the NAND gate NA31A remains also on log 1. In addition, the status log also results at input 9 of the NAND gate "4 31" 1, since the XB pulse inhibit signal-N is in the log 0 state. Therefore, at the output of the NAND gate NA 31 A at the time of the pulse no Impuls_wird is regenerated by the monoflop SS 68/4 and at the Q output of this monoflop there is a log O pulse with an enlarged pulse width as signal X Combo-N for driving the X stepper motor by one pulse. The log O pulse of the XC pulse lock signal-N locks the monoflop // 685 with regard to the formation of an XC pulse.
Wie in Fig.4d gezeigt wird die Impulsfolge X Zählimpuls-P von dem NOR-Gatter NO 8OC invertiert und die invertierte Impulsfolge bildet sich am Eingang 2 des X Zählers CT61. Jeder dieser Impulse in der Impulsfolge schaltet den Zähler um einen Zählschritt weiter. Da der in den X Zähler von dem Datensignal-N eingegebene Zählstand einem Impuls oder einem Zählschritt entspricht, ergibt sich in dem Zähler die folgende invertierte binäre Konfiguration 1110. Wird der X Zähler um einen Zählschritt weitergeschaltet, entsprechend dem ersten Impuls in der X Zählimpuls-P-Impulsfolge, dann zählt der Zähler sein Register bis zum vollen Zählerstand oder bis zur Binärkonfiguration 1111 hinauf, zu welcher Zeit am Ausgang des Zählers das X Übertrag-P-Signal von log 0 auf log 1 geht. Dieses X Übertragssignal-P wird demAs shown in FIG. 4d, the pulse sequence X counting pulse-P is inverted by the NOR gate NO 8OC and the inverted pulse sequence is formed at input 2 of the X counter CT61. Each of these pulses in the pulse train advances the counter by one counting step. Since the count entered into the X counter by the data signal N corresponds to a pulse or a counting step, the following inverted binary configuration 1110 results in the counter. If the X counter is incremented by one counting step, corresponding to the first pulse in the X counting pulse P-pulse train, then the counter counts its register up to the full count or up to the binary configuration 1111, at which time the X carry-P-signal goes from log 0 to log 1 at the output of the counter. This X carry signal-P becomes the
ίο Eingang 3 des UND-Gatters A 1325 zugeführt. Der andere Eingang des UND-Gatters ist mit dem Nullstellungsgrund-N-Signal verbunden, welches zu diesem Zeitpunkt log 1 ist. Da das log 0-Signal des Nullstellungsgrund-P-Signals dem Eingang 2 des UND-Gatters A XZ2A zugeführt ist, liegt der Eingang 1 des NOR-Gatters NO134Λ auf log 0. Das bedeutet, daß der log 1-Impuls des X Übertragssignals-P von dem NOR-Gatter M? 134/4 in die Form eines log 0-Impulses bezüglich des Signals X Stopp-N invertiert wird. Wie in Fig.4b gezeigt, setzt das X Stoppsignal-N den X Laufflipflop //215 zurück, so daß dessen Ausgänge X Lauf-N auf log 1 und X Lauf-P auf log 0 liegen. Wie in F i g. 4d gezeigt, sperrt der log O-Zustand des X Laufsignal-N die weitere Bildung von Impulsen in der X Zählimpulsfolge-P, so daß dieses Signal unter diesen Umständen und den weiter vorn getroffenen Voraussetzungen lediglich einen Impuls enthält. Auch der Zähler CT61 ist entsprechend diesem einen Impuls um einen Schritt weitergeschaltet worden und das dem X Schrittmotor zugeführte X Combo-N-Signal enthält lediglich den einen regenerierten log 0-Impuls zum Zeitpunkt des Impulses Nr. 1 der Impulsfolge X Zählimpuls-P.ίο Input 3 of AND gate A 1325 supplied. The other input of the AND gate is connected to the zero setting reason N signal, which is log 1 at this point in time. Since the log 0 signal of the zero setting reason P signal is fed to input 2 of AND gate A XZ2A, input 1 of NOR gate NO 134Λ is at log 0. This means that the log 1 pulse of the X carry signal -P from the NOR gate M? 134/4 is inverted into the form of a log 0 pulse with respect to the signal X stop-N. As shown in FIG. 4b, the X stop signal-N resets the X run flip-flop // 215 so that its outputs X run-N are at log 1 and X run-P at log 0. As in Fig. 4d, the log 0 state of the X running signal-N blocks the further formation of pulses in the X counting pulse sequence-P, so that this signal only contains one pulse under these circumstances and the preconditions made earlier. The counter CT61 has also been incremented according to this one pulse and the X Combo-N signal fed to the X stepping motor only contains the one regenerated log 0 pulse at the time of pulse no. 1 of the pulse sequence X counting pulse-P.
Nimmt man an, daß im Y Datenwort ebenfalls nur ein Impuls codiert war, dann ergibt sich für den Betrieb des Steuersystems zum Antrieb des Y Schrittmotors unter diesen Umständen ein dem vorhergehenden sehr ähnlicher Funktionsablauf. Die Impulsfolge Y Zählimpuls-P beginnt, wenn das Y Laufsignal-N auf log 0 geht, wie in Verbindung mit F i g. 4d besprochen. Bezieht man sich auf F i g. 4e, dann sieht man, daß dann, wenn dasIf one assumes that only one pulse was coded in the Y data word, then this results in the operation of the Control system for driving the Y stepper motor under these circumstances is very similar to the previous one similar functional sequence. The pulse sequence Y counting pulse-P begins when the Y running signal-N goes to log 0, as in connection with FIG. 4d discussed. If one refers to F i g. 4e, then you can see that when that
Y Laufsignal-P auf log 1 geht, der Flipflop //165 getriggert wird, der so den Monoflop SS 40/4 vorbereitet,
der von dem Impuls Nr. 1 in der Y Zählimpulsfolge-P getriggert wird. Der gleiche Impuls Nr. 1 wird von
dem NAND-Gatter NA 29/4 invertiert, da der <?-Ausgang
des Monoflops SS 4OB zu diesem Zeitpunkt auf log 1 liegt. Da das YA Impulssperrsignal-N den Zustand
logO aufweist, ist der Monoflop SS30/4 gesperrt und
der Eingang 4 des NAND-Gatters NA31B bleibt hochliegend. Da das YB Impulssperrsignal-N ebenfalls
logO ist, liegt der Eingang 3 des NAND-Gatters NAZXB hoch und daher wird ein log 0-Impuls am
Eingang 5 des NAND-Uatters NA SX B von diesem
Gatter invertiert und am Eingang 10 des Monoflops SS69/4 nach Durchgang durch das ODER-Gatter
OS2D ein positiver Impuls gebildet. Der Monoflop
regeneriert diesen Impuls undjpildet einen aufgeweiteten log 0-Impuls an seinem Q-Ausgang in Form des
Signals Y Combo-N zum Antrieb des Y Schrittmotors um einen Impuls. Der log O-Zustand des YC Impulssperrsignals-N
sperrt den Monoflop SS 695 und hindert ihn, einen YC Impuls zu bilden.
Wie in Fig.4d gezeigt, wird die ImpulsfolgeY running signal-P goes to log 1, the flip-flop // 165 is triggered, which prepares the monoflop SS 40/4, which is triggered by pulse no. 1 in the Y counting pulse sequence-P. The same pulse no. 1 is inverted by the NAND gate NA 29/4, since the <? Output of the monostable multivibrator SS 4OB is at log 1 at this point in time. Since the YA pulse lock signal-N has the status logO, the monoflop SS30 / 4 is locked and input 4 of the NAND gate NA31B remains high. Since the YB pulse blocking signal-N is also logO, the input 3 of the NAND gate NAZXB is high and therefore a log 0 pulse at the input 5 of the NAND Uatters NA SX B is inverted by this gate and at the input 10 of the monoflop SS69 / 4 a positive pulse is formed after passing through the OR gate OS2D. The monoflop regenerates this pulse and forms an expanded log 0 pulse at its Q output in the form of the signal Y Combo-N for driving the Y stepper motor by one pulse. The log 0 state of the YC pulse lock signal-N locks the monoflop SS 695 and prevents it from forming a YC pulse.
As shown in Fig.4d, the pulse train
Y Zählimpuls-P von dem NOR-Gatter NO X04D invertiert, und es ergibt sich am Eingang 2 des Y-Zählers CT62 eine invertierte Impulsfolge. Wenn der Y-Zähler um einen Zählschritt entsprechend dem Impuls Nr. 1 in dem Y Zählimpulssignal-P weitergeschaltet worden istY count pulse P inverted from NOR gate NO X04D , and an inverted pulse train results at input 2 of Y counter CT62. When the Y counter has been incremented by one count corresponding to the pulse No. 1 in the Y count pulse signal-P
geht das Y Übetragagssignal-P hoch. Da der Eingang 6 des UND-Gatters A 132Cmit dem log 1-Nullsteliungsgrundsignal-P verbunden ist und der Eingang 7 des UND-Gatters A132D auf log 0 liegt, wird dasthe Y carry signal-P goes high. Since the input 6 of the AND gate A 132C is connected to the log 1 zeroing basic signal-P and the input 7 of the AND gate A 132D is at log 0, this will be
Y Übertragssignal-P, welches dem Eingang 5 des UND-Gatters A 132CzugefühU ist, von dem NOR-Gatter NO 134ß zur Bildung eines log 0-Impulses für dasY carry signal-P, which is fed to the input 5 of the AND gate A 132C, from the NOR gate NO 134ß to form a log 0 pulse for the
Y Stoppsignal-N invertiert. Entsprechend der Darstellung der Fig.4b setzt der logO-Impuls des YStoppsignals-N den Y Laufflipflop //32ß zurück, wobei dessen Ausgänge Y Lauf-P den Zustand log 0 und Y Lauf-N den Zustand log 1 annehmen. Entsprechend F i g. 4d sperrt das log O-Y-Laufsignal-N das Y Zählimpulssignal-P. Daher gelangt lediglich ein log O-Impuls ausgangsmäßig zum Y Schrittmotor und der Y-Zähler CT62 ist einmal weitergeschaltet worden.Y stop signal-N inverted. According to the representation 4b sets the log 0 pulse of the Y stop signal -N the Y run flip-flop // 32ß back, whereby its outputs Y run-P the state log 0 and Y run-N assume the state log 1. According to FIG. 4d, the log O-Y run signal-N blocks the Y counting pulse signal-P. Therefore, only a log 0 pulse arrives output to the Y stepper motor and the Y counter CT62 has been advanced once.
Im folgenden wird nun die nächste Zustandskombination, die der Codierung von zwei Zählschritten oder Fortschaltimpulsen im X- oder Y-Datenwort entspricht, besprochen. In diesem Fall sind für das X-Datenwort entsprechend Fig. 12 das XA Sperrsignal-N und das Signal X Dekodier 4 plus-N im Zustand log 1, während das XB Sperrsignal-N und das XC Sperrsignal-N im Zustand log 0 sind. Die Y Sperrflipflops sind in ähnlicher Weise gesetzt, entsprechend dem Y-Datenwort. Wenn, wie weiter vorn beschrieben, die X- und Y-Laufflipflops gesetzt sind, ergeben sich die Ausgänge X Laufsignal-N und Y Laufsignal-N zu log 0 gesetzt und die Impulsfolgen X Zählimpuls-P und Y Zählimpuls-P werden eingeleitet Unter Bezugnahme auf die Fig.4e und 15 wird dann, wenn das X Laufsignal-P hoch geht, der Flipflop //16/4 gesetzt, das Signal am Eingang 1 des Monoflops SS 2SA geht auf log 0 und der Monoflop wird von dem Impuls Nr. 1 der Impulsfolge X Zählimpuls-P getriggert, zu welcher Zeit der (^-Ausgang dieses Monoflops hoch geht. Da der Monoflop //28ß nicht getriggert wird, bevor nicht die Standzeit des Monoflops //"28/4 abgelaufen ist, befindet sich der (^-Ausgang des Monoflops ff 2SB zum Zeitpunkt des Impulses Nr. 1 in einem log 1-Zustand. Dementsprechend wird der Impuls Nr. 1 in der X Zählimpulssignalfolge-P von dem NAND-Gatter NA 5A invertiert und es bildet sich am Eingang 10 des NAND-Gatters NA 31Λ ein log O-Impuls. Wenn der Monoflop 5528Λ durch Beendigung seiner Standzeit ablauf·, und sein (^-Ausgang auf log 0 geht, dann wird der Monoflop S528S getriggert. Zu diesem Zeitpunkt geht dann der (^-Ausgang des Monoflops SS 2SB hoch und das verzögerte Ausgangssignal setzt den Flipflop //16/4 zurück. Der zurückgesetzte Flipflop sperrt den Monoflop SS 28/4, bevor der Impuls Nr. 2 in der X Zählimpulssignalfolge-P empfangen ist und verhindert eine erneute Triggerung dieses Monoflops. Durch die Triggerung des Monofiops SS 2SB geht dessen (^-Ausgang auf logO und dieser logO-Zustand des Ausgangs Q des Monoflops SS2BB hält sich während des Zeitpunktes und des Auftretens des impulses Nr. 2 in der X Zählimpvlssignalfolge-P, da der Monoflop erst dann in seiner Standzeit abläuft nachdem dieser Impuls Nr. 2 empfangen worden ist Dementsprechend befindet sich das vom Monoflop SS2iB zum NAND-Gtu.er NA 5A gelangende Signal im logO-Zustand und verhindert den Durchtritt des Impulses Nr. 2 durch dieses NAND-Gatter.In the following, the next combination of states, which corresponds to the coding of two counting steps or incremental pulses in the X or Y data word, is discussed. In this case, for the X data word according to FIG. 12, the XA blocking signal-N and the signal X decoder 4 plus-N are in the log 1 state, while the XB blocking signal-N and the XC blocking signal-N are in the log 0 state. The Y lock flip-flops are set in a similar way, corresponding to the Y data word. If, as described above, the X and Y run flip-flops are set, the outputs X run signal-N and Y run signal-N are set to log 0 and the pulse trains X counting pulse-P and Y counting pulse-P are initiated 4e and 15, when the X run signal-P goes high, the flip-flop // 16/4 is set, the signal at input 1 of the monoflop SS 2SA goes to log 0 and the monoflop is triggered by the pulse no. 1 of the pulse sequence X counting pulse-P triggered, at which time the (^ output of this monoflop goes high. Since the monoflop // 28ß is not triggered before the idle time of the monoflop // "28/4 has expired, the (^ Output of the monoflop ff 2SB at the time of pulse no.1 in a log 1 state. Accordingly, pulse no.1 in the X counting pulse signal sequence-P is inverted by the NAND gate NA 5A and it is formed at input 10 of the NAND gate NA 31Λ a log O pulse. When the monoflop 5528Λ by termination of its standze it expires, and its (^ output goes to log 0, then the monoflop S528S is triggered. At this point in time the (^ output of the monostable multivibrator SS 2SB goes high and the delayed output signal resets the flip-flop // 16/4. The reset flip-flop blocks the monostable multivibrator SS 28/4 before pulse no. 2 in the X counting pulse signal sequence -P is received and prevents this monoflop from being triggered again. When the monoflop SS 2SB is triggered, its (^ output goes to logO and this logO state of output Q of the monoflop SS2BB is maintained during the time and occurrence of pulse no. was 2 in the X Zählimpvlssignalfolge-P, since the monoflop only in its service life expires after this pulse no. 2 received is Accordingly, there is the mono-flop SS2iB to NAND-Gtu.er NA 5A reaching signal in logO state and prevents the Pulse No. 2 passes through this NAND gate.
Da das XA Sperrsignal-N und das LS Schiebesignal-N hoch liegen, kann der Monoflop SS 6A durch ein es log O-Signal an seinem Eingang 1 ausgesteuert werden. Wenn die Triggerung des Monoflops SS 2SA erfolgt und sein φ-Ausgang hoch geht wird der Monoflop SS 6/4 getriggert, und dessen φ Ausgang geht zum Zeitpunkt des Impulses Nr. 1 in der X Zählimpulssignalfolge-P auf log 0. Die Verzögerung bei diesem Monoflop SS 6A ist so, daß der Monoflop 2 ms nach seiner Triggerung abläuft, zu welchem Zeitpunkt sein Q-Ausgang hoch geht. Zu diesem Zeitpunkt erzeugt die Differenzierschaltung 526 einen positiven Impuls, der von dem Inverter /56/4 invertiert und als log 0-!mpu!s dem Eingang 11 des NAND-Gatters NA 31/4 zugeführt wird. Das das XB Impulssperrsignal-N auf log 0 liegt, wird am Eingang 9 des NAND-Gatters NA 31/4 ein hochliegendes Signal gebildet. Daher besteht, wie in Fig. 15 gezeigt, das am Ausgang 8 des NAND-Gatters NA 31/4 gebildete Signal aus einem positiven Impuls zum Zeitpunkt des Impulses Nr. 1 in der X Zählimpulssignalfolge-P und aus einem positiven XA-lmpuls 2 ms später, wenn der Monoflop SSSA in seiner Standzeit abgelaufen ist. Diese Impulse werden von dem Monoflop SS 68Λ regeneriert und zu einer entsprechenden Impulsfolge von in ihrer Dauer aufgeweiteten logO-Impulsen umgebildet entsprechend dem Signal X Combo-N für die Steuerung des X-Schrittmotors. Da das XC Impulssperrsignal-N zu diesem Zeitpunkt den Zustand log 0 aufweist, wird die Bildung eines XC-Impulses von dem Monoflop 55685 verhindert. Dementsprechend ergibt sich als erster Impuls für den X-Schrittmotor entsprechend Fig. 15 ein Impuls zum Zeitpunkt des Impulses Nr. 1 in der X Zählimpulssignalfolge-P und der zweite XA-lmpuls ist 2 ms später gebildet zur Reduzierung der Frequenz (und zur Vergrößerung des Zeitabstandes) zwischen den Impulsen in der X Zählimpulssignalfolge-P.Since the XA blocking signal-N and the LS shift signal-N are high, the monostable multivibrator SS 6A can be controlled by an es log 0 signal at its input 1. If the monoflop SS 2SA is triggered and its φ output goes high, the monoflop SS 6/4 is triggered, and its φ output goes to log 0 at the time of pulse no. 1 in the X counting pulse signal sequence-P. The delay in this Monoflop SS 6A is such that the monoflop expires 2 ms after its triggering, at which point its Q output goes high. At this point in time, the differentiating circuit 526 generates a positive pulse which is inverted by the inverter / 56/4 and fed as log 0-! Mpu! S to the input 11 of the NAND gate NA 31/4. That the XB pulse lock signal-N is at log 0, a high signal is formed at input 9 of the NAND gate NA 31/4. Therefore, as shown in FIG. 15, the signal formed at the output 8 of the NAND gate NA 31/4 consists of a positive pulse at the time of pulse no. 1 in the X counting pulse signal sequence-P and a positive XA pulse 2 ms later, when the monoflop SSSA has expired. These pulses are regenerated by the monoflop SS 68Λ and converted into a corresponding pulse sequence of logO pulses with their duration expanded in accordance with the X Combo-N signal for the control of the X stepper motor. Since the XC pulse blocking signal-N has the status log 0 at this point in time, the formation of an XC pulse by the monoflop 55685 is prevented. Accordingly, the first pulse for the X stepping motor as shown in FIG. 15 is a pulse at the time of pulse no Time interval) between the pulses in the X counting pulse signal sequence-P.
In der Darstellung der F i g. 4d ist gezeigt, daü jeder Impuls in der Signalfolge-X Zählimpuls-P den X-Zähler CT61 um einen Zählschritt weiterschaltet, wobei der invertierte Zählstand im Zähler beim zweiten Zählschritt auf vollen Registerinhalt weitergeschaltet ist. Es ist darauf hinzuweisen, daß das Weiterschalten des X-Zählers synchronisiert ist mit dem Bildungsvorgang der Motorimpulsfolge X Combo-N durch die Signalfolge-X Zählimpuls-P. Hat der Zähler zweimal weitergeschaltet, dann wird das hochliegende X Übertragssignal-P gebildet und der X Laufflipflop, der in Fig.4b gezeigt ist, wird zurückgesetzt. Als Folge wird der Zählvorgang des X-Zählers CT61 abgestoppt und die X Zählimpuls-P-Impulsfolge wird gesperrt so daß die Bewegung des X Schrittmotors und der von ihm angetriebenen Klemmelemente in der X-Kichtung beendet wird.In the illustration of FIG. 4d is shown that each Pulse in the signal sequence-X counting pulse-P the X counter CT61 advances by one counting step, with the inverted count in the counter at the second counting step is switched to the full register content. It should be noted that switching the X counter is synchronized with the formation process of the motor pulse train X Combo-N by the signal train-X Count pulse P. If the counter has incremented twice, then the high X carry signal becomes -P formed and the X run flip-flop, which is shown in Figure 4b, is reset. As a result, the Counting of the X counter CT61 is stopped and the X counting pulse P pulse train is blocked so that the Movement of the X stepper motor and the clamping elements driven by it in the X direction is terminated.
Es versteht sich, daß der Betrieb des Systems zum Antrieb des Y-Schrittmotors im Falle, daß zwei Zählschritte in dem Y-Datenwort enthalten sind, sehr ähnlich ist der soeben beschriebenen Wirkungsweise in Verbindung mit dem X-Schrittmotor. Unter Bezugnahme auf die F i g. 4e ergibt sich, daß der Impuls Nr. 1 der Signalfolge Y Zählimpuls-P von dem NAND-Gatter NA 29Λ invertiert und dazu verwendet wird, den ersten regenerierten log O-Impuls in der Impulsfolge Y Combo-N zurr. Zeitpunkt des Impulses Nr. 1 der Y Zählimpulssign; itolge-P zu bilden. Nachdem das Y Laufsignal-P hochgegangen ist wird der Monoflop SS 4OA von dem Impuls Nr. 1 getriggert, was zur Triggerung des Monoflops 5530Λ führt da zu diesem Zeitpunkt das LS Schiebesignal-N und das YA Impulssperrsignal-N hoch liegen. Wenn sich dann der (^-Ausgang des Monoflops S530A 2 ms nach seiner Triggerung ändert, erzeugt die Differenzierschaltung 540 einen positiven Impuls, der invertiert wird und einen log O-Impuls amIt goes without saying that the operation of the system for driving the Y stepper motor in the event that two counting steps are contained in the Y data word is very similar to the mode of operation just described in connection with the X stepper motor. With reference to FIGS. 4e shows that the pulse no. 1 of the signal sequence Y counting pulse-P is inverted by the NAND gate NA 29Λ and used to zurr the first regenerated log 0 pulse in the pulse sequence Y Combo-N. Time of pulse no. 1 of the Y counting pulse signal; to form itsequence-P. After the Y run signal-P has gone up, the monostable multivibrator SS 40A is triggered by pulse no. 1, which leads to the triggering of the monostable multivibrator 5530Λ because at this point in time the LS shift signal-N and the YA pulse blocking signal-N are high. If the (^ output of the monostable multivibrator S530A then changes 2 ms after it has been triggered, the differentiating circuit 540 generates a positive pulse which is inverted and a log 0 pulse am
«I«I.
Eingang 4 des NAND-Gatters NA 31B bildet. Daher wird der Monoflop SS69A 2 ms nach dem Impuls Nr. 1 in der Signalimpulsfolge Y Zählimpuls-P getriggert und bildet den zweiten logO-Impuls in dem Signal YCombo-N für die Steuerung des Y-Schrittmotors. Entsprechend der Darstellung der Fig.4d wird der Y-Zähler CT62 zweimal von dem invertierten Signal der Y Zählimpuls-P-Signalfolge weitergeschaltet, was zu einem hochliegenden, auf den zweiten Schaltimpuls ansprechenden Y Übertragungssignal-P führt Zu diesem Zeitpunkt ergibt sich für das Y Stoppsignal-N ein log O-Zustand, der den Y Laufflipflop zurücksetzt. Als Folge davon wird die Impulsfolge Y Zählimpuls-P gesperrt und die weitere Bildung von Impulsen zur Zuführung an den Y Schrittmotor und die weitere Zählung des Y-Zäh!ers CT62 unterbrochen.Input 4 of the NAND gate NA 31 B forms. Therefore the monoflop SS69A is triggered 2 ms after the pulse no. 1 in the signal pulse train Y counting pulse-P and forms the second logO pulse in the signal YCombo-N for the control of the Y stepper motor. As shown in FIG. 4d, the Y counter CT62 is switched on twice by the inverted signal of the Y counting pulse P signal sequence, which leads to a high Y transmission signal P responding to the second switching pulse Stop signal-N a log 0 state, which resets the Y run flip-flop. As a result, the pulse sequence Y counting pulse-P is blocked and the further generation of pulses for feeding to the Y stepper motor and the further counting of the Y counter CT62 are interrupted.
Als nächstes wird der Sachverhalt untersucht, wenn in den X- oder Y-Datenwörtern drei Zählschritte enthalten sind. In diesem Fall befinden sich, wie in Verbindung mit Fi g. 12 beschrieben, die entsprechenden XC- bzw. YC-Impulssperrsignale-N im Zustand log 0, während die entsprechenden XA- oder YA-Impulssperrsigna-Ie-N, die XB- bzw. YB-Impulssperrsignale-N und die X- oder Y-Dekodier 4 plus-N-Signale im Zustand log 1 sind. Wie weiter vorn schon werden dann, wenn die X- und Y-Laufflipflops gesetzt und die X Laufsignale-N und die Y Laufsignale-N in den Zustand log 0 gegangen sind, die Impulsfolgen X Zählimpuls-P und Y Zählimpuls-P gestartet. In den Fig.4e und 17 ist gezeigt, daß dann, wenn der Impuls Nr. l_der X Zählimpulssignalfolge-P empfangen ist, der Q-Ausgang des Monoflops SS28B hoch liegt und der Impuls Nr. 1 von dem NAND-Gatter NA 5/4 invertiert und als logO-Impuls am Eingang 10 des NAND-Gatters NA 31Λ abgebildet wird. Das X Laufsignal-P setzt den Flipflop //16/4 und der Monoflop SS2SA wird dann von dem Impuls Nr. 1 in der Signalimpulsfolge X Zählimpuls-P getriggert. Wie weiter vorn schon wird der Monoflop SS 2SB von dem Q-Ausgang des Monoflops SS 28/4 dann getriggert, wenn der Monoflop SS 2SA nach seiner Standzeit abgelaufen ist und der verzögerte (^-Ausgang des Monoflops SS 285 setzt den Flipflop //"16Λ zurück und sperrt so den Monoflop SS 2SA, zu diesem Zeitpunkt erneut getriggert zu werden. Wie in Fig. 16 gezeigt, läuft der Monoflop SS 2SB in seiner Standzeit nicht ab, bevor nicht der Impuls Nr. 3 der Signalimpulsfolge X Zählimpuls-P empfangen worden ist und dementsprechend befindet sich der (J-Ausgang dieses Monoflops im Zustand log 0 während der Zeit der Impulse Nr. 2 und Nr. 3 in dieser Impulsfolge. Der Monoflop SS2SB verhindert so den Durchlauf der Impulse Nr. 2 und Nr. 3 durch das NAND-Gatter NASA zum NAND-Gatter NA 31A. The next step is to investigate if there are three counting steps in the X or Y data words. In this case, as in connection with FIG. 12 described, the corresponding XC or YC pulse lock signals -N in the state log 0, while the corresponding XA or YA pulse lock signals-Ie-N, the XB or YB pulse lock signals-N and the X or Y- Decode 4 plus-N signals are in the log 1 state. As before, when the X and Y run flip-flops are set and the X run signals-N and the Y run signals-N have entered the log 0 state, the pulse sequences X counting pulse-P and Y counting pulse-P are started. 4e and 17 show that when pulse no. L_der X counting pulse signal sequence-P is received, the Q output of monoflop SS28B is high and pulse no. 1 from NAND gate NA 5/4 is inverted and mapped as a logO pulse at input 10 of NAND gate NA 31Λ. The X running signal-P sets the flip-flop // 16/4 and the monoflop SS2SA is then triggered by pulse no. 1 in the signal pulse sequence X counting pulse-P. As before, the monoflop SS 2SB is triggered by the Q output of the monoflop SS 28/4 when the monoflop SS 2SA has expired after its idle time and the delayed (^ output of the monoflop SS 285 sets the flipflop // " 16Λ and so blocks the monostable multivibrator SS 2SA from being triggered again at this point in time.As shown in Fig. 16, the monostable multivibrator SS 2SB does not expire before the pulse no and accordingly the (J output of this monostable multivibrator is in the state log 0 during the time of the pulses No. 2 and No. 3 in this pulse train. The monostable multivibrator SS2SB prevents the passage of the pulses No. 2 and No. 3 through the NAND gate NASA to the NAND gate NA 31 A.
Wie ebenfalls weiter vorn schon wird der Monoflop SS 6A von dem Q-Ausgang des Monoflops SS 2SA zum Zeitpunkt des Impulses Nr. 1 in der Signalimpulsfolge X Zählimpuls-P getriggert, da die XA Impulssperrsigna-Ie-N und das LS Schiebesignal-N beide zu diesem Zeitpunkt den Zustand log 1 aufweisen und daher den Monoflop mit einem log O-Signal an seinem Eingang 1 aussteuern. Wiederum läuft der Monoflop SS 6A 2 ms nach seiner Triggerung ab und die Differenzierschaltung 526 erzeugt einen positiven Impuls, der von dem Inverter /56Λ invertiert und als log O-Impuls dem Eingang 11 des NAND-Gatters NA 31/4 2 ms, nachdem der Impuls Nr. 1 der Impulsfolge X Zählimpuls-P eingetroffen ist, zugeführt wird. Wie in den F i g. 13 und 16 gezeigt, tritt der XA-Impuls, der am Eingang 11 des NAND-Gatters NA3iA gebildet ist, zwischen dem Impuls Nr. 2 und dem Impuls Nr. 3 der Impulsfolge X Zählimpuls-P auf, die beide gesperrt worden sind. Unter Bezugnahme auf die Fig.4d zählt, wie weiter vorn schon beschrieben, jeder der invertierten Impulse des X Zählimpulssignals-P den X-Zähler CT61 weiter und ist der Zähler dreimal von den Impulsen Nr. I1 Nr. 2 und Nr. 3 weitergeschaltet worden, dann ergibt sich für das X Übetragssignal-P ein log 1-Zustand. Als Folge davon wird der X Laufflipflop rückgesetzt, wie weiter vorn beschrieben, und sperrt so die Impulsfolge X Zählimpuls-P.As also earlier, the monostable multivibrator SS 6A is triggered by the Q output of the monostable multivibrator SS 2SA at the time of the pulse no have the state log 1 at this point in time and therefore control the monoflop with a log 0 signal at its input 1. Again, the monoflop SS 6A runs 2 ms after its triggering and the differentiating circuit 526 generates a positive pulse which is inverted by the inverter / 56Λ and as a log 0 pulse to the input 11 of the NAND gate NA 31/4 2 ms after the Pulse no. 1 of the pulse train X counting pulse-P has arrived. As shown in Figs. 13 and 16, the XA pulse, which is formed at input 11 of the NAND gate NA3iA , occurs between pulse No. 2 and pulse No. 3 of the pulse train X counting pulse-P, both of which have been blocked. Referring to FIG. 4d, as described above, each of the inverted pulses of the X counting pulse signal-P counts the X counter CT61 and the counter is incremented three times by the pulses No. I 1 No. 2 and No. 3 then there is a log 1 state for the X transfer signal-P. As a result, the X run flip-flop is reset, as described above, and thus blocks the pulse train X counting pulse-P.
Man erinnert sich in Verbindung mit F i g. 4b, daß das X Laufsignal-N seinen Zustand von log 0 auf log 1 dann ändert, wenn der X Laufflipflop //"21B rückgesetzt ist. Unter Bezugnahme auf die F i g. 4e ergibt sich, daß dann, wenn das X Laufsignal-N hoch geht, dieses Signal von den Invertern /7Cund ΠDzweimal invertiert wird, so daß zu diesem Zeitpunkt der Ausgang des Inverters sich vom Zustand log 0 auf log 1 ändert und die Differenzierschaltung 512 einen positiven Impuls am Anschluß 10 des Monoflops SS 65 erzeugt. Man erinnert sich weiter, daß das Nullstellungsgrund-P-Signal nun auf log 0 liegt und daß daher auch das Nullstellungsablauf-OP-Signal am Anschluß 9 des Monoflops SSSB den Zustand log 0 aufweist, um den Monoflop vorzubereiten bzw. wirksam zu schalten. Dementsprechend triggert der Impuls am Anschluß 10 des Monoflops SS 65 diesen und der (^-Ausgang des Monoflops geht auf log 0 zum Zeitpunkt des Impulses Nr. 3 in der Impulsfolge X Zählimpuls-P. Dieser Monoflop wird dazu verwendet, einen XB-Impuls zu erzeugen, der 1,8 ms nach dem Impuls Nr. 3 und 2,12 ms nach dem XA-Impuls auftritt. Daher läuft der Monoflop SS 6B 1,8 ms nach dem Auftreten des Impulses Nr. 3 der Impulsfolge X Zählimpuls-P ab. Wenn die Standzeit des Monoflops SS 6B abgelaufen und dessen (^-Ausgang hoch gegangen ist, erzeugt die Differenzierschaltung 532 einen positiven Impuls am Eingang 13 des NAND-Gatters MA5C Da zu diesem Zeitpunkt das XB Impulssperrsignal-N hoch liegt, wird der erzeugte Impuls invertiert und bildet sich als log 0-Impuls am Eingang 9 des NAND-Gatters NA 31A ab. Dementsprechend werden am Ausgang des NAND-Gatters N/4 31/4 wie folgt positive Impulse gebildet Der erste Impuls wird zum Zeitpunkt des Impulses Nr. 1 in der Signalfolge X Zählimpuls-P gebildet der zweite XA-Impuls wird 2 ms später gebildet und der dritte XB-Impuls wird 2,12 ms nach dem XA-Impuls gebildet Wie beschrieben, sind die Impulse Nr. 2 und Nr. 3 in derRecall in connection with FIG. 4b that the X run signal-N changes its state from log 0 to log 1 when the X run flip-flop // "21 B is reset. With reference to FIG -N goes high, this signal is inverted twice by the inverters / 7C and ΠD , so that at this point in time the output of the inverter changes from the state log 0 to log 1 and the differentiating circuit 512 generates a positive pulse at terminal 10 of the monostable multivibrator SS 65 It is also remembered that the zero setting basic P signal is now at log 0 and that therefore the zero setting sequence OP signal at connection 9 of the monostable multivibrator SSSB also has the state log 0 in order to prepare for the monostable multivibrator or to activate it. Accordingly, the pulse at connection 10 of the monostable multivibrator SS 65 triggers this and the (^ output of the monostable multivibrator goes to log 0 at the time of pulse no. 3 in the pulse sequence X counting pulse-P. This monoflop is used to generate an XB pulse generate the 1.8 ms occurs after pulse # 3 and 2.12 ms after the XA pulse. Therefore, the monoflop SS 6B runs 1.8 ms after the occurrence of pulse no. 3 of the pulse train X counting pulse-P. When the idle time of the monostable multivibrator SS 6B has expired and its (^ output has gone high, the differentiating circuit 532 generates a positive pulse at input 13 of the NAND gate MA5C. Since the XB pulse lock signal-N is high at this time, the generated pulse is inverted and is represented as a log 0 pulse at input 9 of NAND gate NA 31A . Correspondingly, positive pulses are generated at the output of NAND gate N / 4 31/4 as follows: The first pulse is generated at the time of pulse no The second XA pulse is formed 2 ms later and the third XB pulse is formed 2.12 ms after the XA pulse. As described, the pulses No. 2 and No. 3 are in FIG
so Impulsfolge des X Zählimpulssignals-P gesperrt worden. Der Monoflop SS 6SA regeneriert diese drei erwähnten Impulse und bildet die entsprechende log 0-Impulsfolge regenerierter Impulse als Signal X Combo-N für die Steuerung des X-Schrittmotors.so the pulse sequence of the X counting pulse signal-P has been blocked. The monoflop SS 6SA regenerates these three mentioned pulses and forms the corresponding log 0 pulse sequence of regenerated pulses as signal X Combo-N for the control of the X stepper motor.
Die Bildung der Impulsfolge für die Ansteuerung des Y-Schrittmotors im Falle von drei Zählschritten in dem Y-Datenwort ist äußerst ähnlich dem Funktionsablauf, wie er weiter vorn schon mit Bezug auf die X-Schaltung beschrieben worden ist Unter Bezugnahme auf die Darstellung der F i g. 4e ergibt sich, daß der Impuls Nr. 1 in der Signalfolge Y Zählimpuls-P von dem NAND-Gatter NA29A invertiert und zur Bildung des ersten log 0-Impulses in dem Signal Y Combo-N zum Zeitpunkt des Impulses Nr. 1 der Signalfolge Y Zählimpuls-P verwendet wird. Bei dem vorherigen Hochgehen des Y Laufsignals-P ist der Flipflop //165 gesetzt worden und der Monoflop SS 4O.A wurde von dem Impuls Nr. 1 getriggert Da das YA Impulssperssignal-NThe formation of the pulse train for the control of the Y stepper motor in the case of three counting steps in the Y data word is extremely similar to the functional sequence as already described above with reference to the X circuit with reference to the illustration of F i G. 4e shows that the pulse No. 1 in the signal sequence Y is inverted from the NAND gate NA29A and to form the first log 0 pulse in the signal Y Combo-N at the time of the pulse No. 1 of the signal sequence Y Count pulse P is used. When the Y run signal-P went high, the flip-flop // 165 was set and the monostable flop SS 40.A was triggered by the pulse no
und das LS Schiebesignal-N beide hoch liegen, wird der Monoflop SS 30Λ von dem Monoflop SS 4QA vom Zeitpunkt des Impulses Nr. 1 in der Y Zählimpulsfolge-P getriggert Der Monoflop SS3(L4 läuft 2 ms nach seiner Triggerung ab und kippt in seinen Ursprungszustand zurück, wobei der sich ergebende Impuls, der von der Differenzierschaltung 540 erzeugt wird, zur Bildung eines regenerierten YA-lmpulses mit dem Zustand log 0 für die Signalimpulsfolge Y Combo-N 2 ms nach dem ersten Impuls führt Bezieht man sich auf die F i g. 4d, dann hat zum Zeitpunkt des Impulses Nr. 3 in der Impulsfolge Y Zählimpuls-P der Y-Zähler CT62 drei Zählschritte zurückgelegt, was zu einem log 1-Zustand bezüglich des Y Übertragungssignals-P führt und wobei der Y Laufflipflop rückgesetzt wird. Entsprechend der Darstellung der Fig.4d geht beim Rücksetzen desand the LS shift signal-N are both high, the monoflop SS 30Λ is triggered by the monoflop SS 4QA from the time of pulse no The original state, the resulting pulse generated by the differentiating circuit 540 leading to the formation of a regenerated YA pulse with the state log 0 for the signal pulse train Y Combo-N 2 ms after the first pulse. References to the F i g.4d, then at the time of pulse no.3 in the pulse train Y counting pulse-P the Y counter CT62 has covered three counting steps, which leads to a log 1 state with regard to the Y transmission signal-P and the Y run flip-flop being reset According to the illustration in FIG. 4d, when the
Y Laufflipflops ff32B das Y Laufsignal-N vom Zustand log 0 in den Zustand log 1 über. Wie in F i g. 4b gezeigt, wird das Y Laufsignal-N zweimal von den Invertern /7£und 17F invertiert und wenn das Y Laufsignal-N und der Ausgang des Inverters /7Fhoch gehen, erzeugt die Differenzierschaltung 514 einen positiven Impuls am Anschluß 2 des Monoflops SS30Ä Wie weiter vorn schon beschrieben, liegt das Nullstellungsablauf-OP-Signal zu diesem Zeitpunkt auf log 0 und der Impuls am Anschluß 2 des Monoflops SS30Ö triggert den Monoflop. Der Monoflop ist so eingestellt, daß er 1,8 ms nach dem Impuls Nr. 3 und 2,12 ms, nachdem der YA-Impuls gebildet worden jst, abläuft. Wenn der Monoflop abläuft und sein (^-Ausgang hoch geht, erzeugt die Differenzierschaltung 542 einen positiven Impuls am Eingang 5 des NAND-Gatters NA 29D. Da das YB Impulssperrsignal-N hoch liegt, wird der Impuls von dem NAND-Gatter NA 29D invertiert und als log O-Impuls am Eingang 3 des NAND-Gatters NA 31B abgebildet. Dieser Impuls wird dazu verwendet, den Monoflop SS69/4 zu triggern und den regenerierten YB-lmpuls in der Impulsfolge Y Combo-N 2,12 ms nach Empfang des YA-Impulses zu bilden.Y run flip- flops ff32B transfer the Y run signal-N from the state log 0 to the state log 1. As in Fig. 4b, the Y run signal-N is inverted twice by the inverters / 7 £ and 17F and when the Y run signal-N and the output of the inverter / 7F go high, the differentiating circuit 514 generates a positive pulse on terminal 2 of the monostable multivibrator SS30A Already described above, the zeroing sequence OP signal is at log 0 at this point in time and the pulse at connection 2 of the monoflop SS30Ö triggers the monoflop. The monoflop is set to expire 1.8 ms after pulse No. 3 and 2.12 ms after the YA pulse has been generated. When the monoflop expires and its (^ output goes high, differentiator 542 generates a positive pulse at input 5 of NAND gate NA 29D. Since YB pulse inhibit signal-N is high, the pulse from NAND gate NA 29D is inverted and mapped as a log 0 pulse at input 3 of the NAND gate NA 31 B. This pulse is used to trigger the monoflop SS69 / 4 and the regenerated YB pulse in the pulse sequence Y Combo-N 2.12 ms after reception of the YA pulse.
Verfügen die X- oder Y-Datenwörter über drei Zählschritte, dann befinden sich die XC Impulssperrsignale-N und YC lmpulssperrsignale-N beide im Zustand log 0. Dementsprechend liegt der entsprechende Eingangsanschluß zum Eingang 10 des Monoflops SSGSB oder zum Eingang 2 Hes Monoflops S569ß auf log 0 und der entsprechende Monoflop wird für diese Werte der X- oder Y-Datenwörter gesperrt. Es werden somit keine XC- bzw. YC-Impulse für den entsprechenden Zustand von drei Zählschritten in den X- oder Y-Datenwörtern gebildet und die entsprechenden Impulsfolgen X- oder Y-Combo-N sind durch die XB- oder YB-Impulse vervollständigt.Have the X or Y data words over three counts, then there are the XC pulse inhibiting signals N and YC lmpulssperrsignale-N both in the state of logical 0. Accordingly, it is the corresponding input port to the input 10 of the monostable multivibrator SSGSB or input 2 Hes monoflop S569ß on log 0 and the corresponding monoflop is blocked for these values of the X or Y data words. There are thus no XC or YC pulses for the corresponding state of three counting steps in the X or Y data words and the corresponding X or Y Combo-N pulse sequences are completed by the XB or YB pulses.
Im folgenden werden die Bedingungen für vier oder mehr Impulse in den X- oder Y-Datenwörtern beschrieben. In diesem Fall liegt das entsprechende X- oder Y-Dekodier 4 plus-N-Signal auf 'og 0, während die entsprechenden XA- bzw. YA-Iir.pulssperrsignale-N, XB- bzw. YB-Sperrimpuls-N und die XC- oder YC-lmpulssperrsignale-N hoch liegen, unbeachtlich der weiteren Anzahl von Zählschritten in den Datenwörtern, die die Anzahl von drei übersteigen. In geeigneter Weise wird im folgenden ein Beispiel von sechs Zählschritten, die in den X- und Y-Datenwörtern codiert sind, besprochen.The following are the conditions for four or more pulses in the X or Y data words described. In this case, the corresponding X or Y decoder 4 plus-N signal is on 'og 0, while the corresponding XA- or YA-Iir.pulsperrsignale-N, XB or YB blocking pulse N and the XC or YC impulse blocking signal N are high, regardless of the further number of counting steps in the data words that exceed the number of three. In suitable The following is an example of six counting steps in the X and Y data words are coded.
Wie vorn schon erwähnt, sind die X- und Y-Laufflipflops gesetzt und die Impulsfolge X Zählimpuls-P undAs mentioned earlier, the X and Y run flip-flops set and the pulse train X counting pulse-P and
Y Zählimpuls-P wird gestartet, wenn das Nadelfreigabesignal-P empfangen worden ist. Unter Bezugnahme auf die Fig.4e und 17 ergibt sich, daü zum Zeitpunkt des Impulses Nr. 1 der ^-Ausgang des Monoflops SS2SB hoch liegt; der Impuls Nr. 1 ist der erste Impuls in der Signalimpulsfolge X Zählimpuls-P, wie Ln sämtlichen Fällen weiter vom schon. Dementsprechend wird der Impuls Nr. 1 von dem NAND-Gatter NA 5A invertiert und als log 0-Impuls am Eingang 10 des NAND-Gatters NA3\A abgebildet, so daß sich am Ausgang dieses NAND-Gatters ΝΑ31Λ ein log 1-Impuls ergibt sowie ein regenerierter log 0-lmpuls für die Signalfolge X Combo-N zum Zeitpunkt des Auftretens des Impulses Nr. 1 in der Signalfolge X Zählimpuls-P. Wie weiter vorn schon beschrieben, wird der Flipflop ffi6A gesetzt, wenn das X Laufsignal-P hoch geht und der Monoflop SS 2SA wird dann von dem Impuls Nr. 1 der Signalimpulsfolge X Zählimpuls-P getriggert Der Monoflop SS 2SA läuft vor Empfang des Impulses Nr. 2 der X Zählimpulssignalfolge-P ab und der Monoflop SS 2SB wird dann zum Ablauf der Standzeit des ersten Monoflops getriggert Daher geht der Ausgang Q des Monoflops SS 2SB hoch, bevor der Impuls Nr. 2 in der Signalfolge X Zählimpuls-P empfangen ist und es erfolgt das Röcksetzen des Flipflops ffl6A zur Sperrung des Monoflops SS 2SA, bevor der Impuls Nr. 2 eingegangen is·. Der Monoflop SS 2SB läuft dann in seiner Standzeit ab zwischen den Impulsen Nr. 3 und Nr. 4^jer Impulsfolge X Zählimpuls-P, zu welcher Zeit der Q-Ausgang des Monoflops SS 2SB in seinen log 1-Zustand zurückkehrt. Dementsprechend wird das NAND-Gatter NASA während des Zeitraums der Impulse Nr. 2 und Nr. 3 der Impulsfolge X Zählimpuls-P gesperrt und der Eingang 10 des NAND-Gatters NA 31Λ verbleibt während dieses Zeitraums im Zustand logl.Y Count pulse-P is started when the needle release signal-P has been received. With reference to FIGS. 4e and 17, it can be seen that at the time of pulse no. 1, the ^ output of the monostable multivibrator SS2SB is high; pulse no. 1 is the first pulse in the signal pulse train X counting pulse-P, like Ln in all cases further from the already. Accordingly, the pulse no. 1 is inverted by the NAND gate NA 5A and mapped as a log 0 pulse at the input 10 of the NAND gate NA3 \ A , so that there is a log 1 pulse at the output of this NAND gate ΝΑ31Λ and a regenerated log 0 pulse for the signal sequence X Combo-N at the time of the occurrence of pulse no. 1 in the signal sequence X counting pulse-P. As earlier already described, the flip-flop ffi6A is set when the X drive signal P goes high and the monoflop SS 2SA is then by the pulse number. 1, the signal pulse sequence X Count P triggered the one-shot SS 2SA running before receiving the pulse number . 2 of the X counting pulse signal sequence-P and the monoflop SS 2SB is then triggered at the end of the idle time of the first monoflop. Therefore, the output Q of the monostable multivibrator SS 2SB goes high before the pulse no the flip-flop ffl6A is reset to block the monoflop SS 2SA before pulse no. 2 is received. The monoflop SS 2SB then expires in its idle time between the pulses no. 3 and no. 4 ^ of the pulse train X counting pulse-P, at which time the Q output of the monoflop SS 2SB returns to its log 1 state. Accordingly, the NAND gate NASA is blocked during the period of the pulses no. 2 and no. 3 of the pulse train X counting pulse-P and the input 10 of the NAND gate NA 31Λ remains in the logl state during this period.
Da das XA Impulssperrsignal-N und das LS Schiebesignal-N beide hoch liegen, weist das Signal am Anschluß 1 des Monoflops ff SA den Zustand log 0 aul und dieser Monoflop wird von dem (^-Ausgang des Monoflops SS28Λ zum Zeitpunkt des Impulses Nr. 1 ir der Impulsfolge X Zählimpuls-P getriggert. Wie weitei vorn besprochen, läuft der Monoflop SS %A erst 2 m! nach dem Eingang des Impulses Nr. 1 ab. Durch das Ablaufen oder Rückkippen dieses Monoflops SS6A ir seinen Ursprungszustand geht dessen Ausgang Q hocr und die Differenzierschaltung 526 erzeugt einer positiven Impuls, der von dem Inverter I56A invertier und als XA-lmpuls in den Zustand log 0 am Eingang 11 des NAND-Gatters NA 31A abgebildet wird. Dahei ergibt sich 2 ms nach dem Impuls Nr. 1 der Signalim pulsfolge X Zählimpuls-P am Eingang 11 des NAND Gatters NA3iA der XA-Impuls, der zwischen der gesperrten Impulsen Nr. 2 und Nr. 3 der Impulsfolgi X Zählimpuls-P liegt.Since the XA pulse lock signal-N and the LS shift signal-N are both high, the signal at connection 1 of the monostable multivibrator ff SA has the status log 0 and this monostable multivibrator is triggered by the (^ output of the monostable multivibrator SS 28Λ at the time of the pulse no . 1 triggered in the pulse sequence X counting pulse-P. As discussed above, the monoflop SS% A only expires 2 m! After the input of pulse no. 1. When this monoflop SS6A expires or tilts back to its original state, its output goes Q hocr and the differentiating circuit 526 generate a positive pulse which is inverted by the inverter I56A and mapped as an XA pulse in the state log 0 at the input 11 of the NAND gate NA 31A , which results in 2 ms after the pulse no the signal pulse sequence X count pulse P at input 11 of the NAND gate NA3iA the XA pulse, which lies between the blocked pulses no. 2 and no. 3 of the pulse train X count pulse P.
Wie weiter vorn schon erwähnt, läuft der Monofloj SS 28S in seiner Standzeit zwischen den Impulsen Nr.: und Nr. 4 der Impulsfolge X Zählimpuls-P ab um dementsprechend geht der ^-Ausgang dieses Mono flops zu diesem Zeitpunkt hoch und der Impuls Nr. 4 um alle nachfolgenden Impulse des Signals X Zählimpuls-I werden invertiert und als log 0-Impulse dem Eingang H des NAND-Gatters NA3\A zugeführt. Bei den vorliegenden speziellen Beispiel werden die Impulsi Nr. 4 und Nr. 5 der Impulsfolge X Zählimpuls-P al logO-Impulse am Eingang 10 des NAND-Gatter NA 31A dargestellt. Weiter unten läßt sich dann nocl entnehmen, daß die Impulsfolge X Zählimpuls-P vo dem Empfang des Impulses Nr. 6 gesperrt wird.As already mentioned above, the Monofloj SS 28S runs during its idle time between the impulses no .: and no. 4 by all subsequent pulses of the signal X counting pulse-I are inverted and fed as log 0 pulses to the input H of the NAND gate NA3 \ A. In the present specific example, the Impulsi no. 4 and no are the pulse train count X-P al logO pulses shown of the NAND gate NA 31 A at the input 10. 5. Further below it can be seen that the pulse sequence X counting pulse-P is blocked before the reception of pulse no. 6.
Bezieht man sich auf die Darstellung der Fig.4cIf you refer to the representation of Fig.4c
dann erinnert man sich, daß dann, wenn vier oder mehr Impulse in dem X Datenwort codiert waren, was zu einem log O-Zustand bezüglich des Signals X Dekodier-4 plus-N führt, der X-Zähler CT61 um einen Zählschritt weitergeschaltet wird, bevor der Speicherzyklus vollendet ist Dementsprechend benötigt man in diesem Fall einen Impuls weniger von der Impulsfolge X Zählim- > puls-P, um das hochliegende X Übertragungssignal-P zu erhalten. Bei dem speziellen besprochenen Beispiel, bei dem in dem X-Datenwort sechs Zählschritte oder Fortschaltimpulse für die Motoren enthalten sind, beliefen sich die dem X-Zähler CT61 eingegebenen invertierten Daten ursprünglich auf -6, der Zähler wurde jedoch um einen Zählschritt auf -5 weitergeschaltet. Daher ergibt sich bei dem X-Zähler CT61 der volle Zählerinhalt entsprechend dem Zustand seiner Binärstellen von 1 als Folge von fünf zugeführten Impulsen der Signalfolge X Zählimpuls-P und nicht von sechs Zählimpulsen, wie man normalerweise erwarten würde. Man erzielt daher dann, wenn der Impuls Nr. 5 der Impulsfolge X Zählimpuls-P empfangen worden ist und der X-Zähler CT61 um fünf Zählschritte weitergeschaltet worden ist, den log 1-Zustand für das X Übertragssignal-P, was zu einem log O-Zustand für das X Stoppsignal-N und zum Rücksetzen des X Laufflipflops ff21B führt, wie weiter vorn schon in Verbindung mit Fig.4b beschrieben. Zu diesem Zeitpunkt geht das X Laufsignal vom Flipflop ff21B hoch und wie in F i g. 4d gezeigt, sperrt dieses Signal die weitere Bildung von Impulsen der Impulsfolge X Zählimpuls-P, so daß der Impuls Nr. 6 dieser Impulsfolge niemals eingegangen ist. Kehrt man zu Fig.4e zurück, dann ergibt sich als letzter Impuls in der Signalfoige X Zählimpuls-P, die von dem NAND-Gatter NA 5A invertiert worden ist, der Impuls Nr. 5, und der letzte logO-Impuls, der am Eingang 10 des NAND-Gatters NA 31/4 gebildet ist, entspricht dem Impuls Nr. 5 in der Impulsfolge X Zählimpuls-P.then one remembers that when four or more pulses were coded in the X data word, which leads to a log 0 state with regard to the signal X decoder-4 plus-N, the X counter CT61 is incremented by one counting step, before the memory cycle is completed Accordingly, it takes in this case, a pulse less of the pulse train X Zählim-> pulse-P, to obtain the high-lying transmission signal X-P. In the particular example discussed, in which the X data word contains six counting steps or incremental pulses for the motors, the inverted data input to the X counter CT61 was originally -6, but the counter was incremented by one counting step to -5 . The X counter CT61 therefore has the full counter content according to the status of its binary digits of 1 as a result of five supplied pulses of the signal sequence X counting pulse-P and not of six counting pulses, as one would normally expect. If the pulse no -State for the X stop signal-N and the resetting of the X running flip- flop ff21B, as already described above in connection with FIG. 4b. At this point the X run signal from flip-flop ff21B goes high and as in FIG. 4d shown, this signal blocks the further formation of pulses of the pulse train X counting pulse-P, so that the pulse no. 6 of this pulse train has never been received. If one returns to Fig. 4e, then the last pulse in the signal pattern X counting pulse-P, which has been inverted by the NAND gate NA 5A , is pulse no. 5, and the last logO pulse, which is at the input 10 of the NAND gate NA 31/4 is formed, corresponds to the pulse no. 5 in the pulse train X counting pulse-P.
Die Differenzierschaltung 512 erzeugt jedoch dann, wenn der X Laufflipflop von dem X Stoppsignal-N zum Zeitpunkt des Impulses Nr. 5 der Impulsfolge X Zählimpuls-P zurückgesetzt worden ist und das X Laufsignal-N hochgegangen ist, einen positiven Impuls am Anschluß 10 des Monoflops SS 6B. Da zu diesem Zeitpunkt das Nullstellungsgrund-P-Signal im Zustand log 0 befindlich ist, liegt das Signal am Anschluß 9 des Monoflops SS6B ebenfalls auf log 0. Dementsprechend wird der Monoflop SS6B durch den positiven Impuls an seinem Anschluß 10 zum Zeitpunkt des Impulses Nr. 5 der X Zähiimpulssignalfolge-P getriggert. Der Monoflop SS6B läuft 1,8 ms nach seiner Triggerung in seiner Standzeit ab, und zwar zu einem Zeitpunkt, nachdem der Impuls Nr. 6 der Impulsfolge X Zählimpuls-P empfangen worden wäre, wäre er nicht gesperrt oder unterdrückt worden. Wenn der ^-Ausgang des Monoflops SS 6B hoch geht, erzeugt die Differenzierschaltung 532 einen positiven Impuls am Eingang 13 des NAND-Gatters NA5C. Da das XB Impulssperrsignal-N hoch liegt, wird am Eingang 9 des NAND-Gatters NA 31Λ ein entsprechender XB-Impuls im Zustand log 0 zu einer Zeit 1,8 ms nach dem Impuls Nr. 5 in der Signalfolge X Zählimpuls-P erzeugt.The differentiating circuit 512 then generates a positive pulse at terminal 10 of the monoflop when the X run flip-flop has been reset by the X stop signal-N at the time of pulse no. 5 of the pulse train X count pulse-P and the X run signal-N has gone high SS 6B. Since at this point in time the zero-setting basic P signal is in the state log 0, the signal at connection 9 of the monostable multivibrator SS6B is also at log 0. Accordingly, the monostable multivibrator SS6B is deactivated by the positive pulse at its connection 10 at the time of pulse no. 5 of the X counting pulse signal sequence-P triggered. The monoflop SS6B expires 1.8 ms after its triggering in its idle time, namely at a point in time after the pulse no. 6 of the pulse sequence X counting pulse-P would have been received, had it not been blocked or suppressed. When the ^ output of the monostable multivibrator SS 6B goes high, the differentiating circuit 532 generates a positive pulse at the input 13 of the NAND gate NA5C. Since the XB pulse blocking signal-N is high, a corresponding XB pulse in the log 0 state is generated at input 9 of the NAND gate NA 31Λ at a time 1.8 ms after the pulse no. 5 in the signal sequence X counting pulse-P.
Dementsprechend werden am Ausgang 8 des NAND-Gatters NA 3iA die folgenden positiven Impulse gebildet. Ein erster Impuls, der dem Impuls Nr. 1 in der Signalfolge X Zählimpuls-P entspricht, ein XA-Impuls 2 ms später, d. h. während der Zeit, während welcher die Impulse Nr. 2 und Nr. 3 in der Zählimpulsfolge-P gesperrt sind, und die Impulse Nr. 4 und Nr. 5 der X Zählimpulsfolge-P und schließlich ein XB-Impuls 1,8 ms nach dem Impuls Nr. 5 der X Zählimpulsfolge-P. Sämtliche dieser Impulse werden als positive Impulse dem Eingang 2 des Monoflops SS6SA zugeführt und triggern diesen Monoflop. Der Monoflop regeneriert die Impulse und formt sie in aufgeweitete log 0-Impulse in der Form des Signals X Combo-N zur Steuerung des X-Schrittmotors um.Accordingly, the following positive pulses are formed at the output 8 of the NAND gate NA 3iA. A first pulse, which corresponds to pulse no. 1 in the signal sequence X counting pulse-P, an XA pulse 2 ms later, ie during the time during which the pulses no. 2 and no. 3 in the counting pulse train-P are blocked , and the pulses no. 4 and no. 5 of the X counting pulse train-P and finally an XB pulse 1.8 ms after the pulse no. 5 of the X counting pulse train-P. All of these pulses are fed as positive pulses to input 2 of the monostable multivibrator SS6SA and trigger this monostable multivibrator. The monoflop regenerates the pulses and converts them into expanded log 0 pulses in the form of the X Combo-N signal for controlling the X stepper motor.
Wie weiter vorn schon beschrieben, erzeugt die Differenzierschaltung 532 dann, wenn^ der Monoflop 5565 abgelaufen und sein Ausgang Q hochgegangen ist, einen positiven Impuls, der zu einem XB-Impuls im Zustand log 0 am Ausgang des NAND-Gatters NA SC führt Wie dargestellt, ergibt sich dieser logO-Impuls auch am Anschluß 9 des MonofJops SS 6SB. Man erinnert sich, daß zu diesem Zeitpunkt das Nullstellungsgrund-N-Signal hoch liegt desgleichen das XC Impulssperrsignal-N, was zu einem hochliegenden Signal am Eingang 10 des Monoflops SS 6SB und zu dessen Ansteuerung führt Dementsprechend triggert der logO-Impuls am Anschluß 9 des Monoflops SS68B diesen Monoflop. Der Monoflop ist so ausgelegt, daß er nach seiner Triggerung eine Standzeit von 2,2 ms und daher eine entsprechende Verzögerung aufweist. Nach Ablauf der Standzeit geht der ^Ausgang des Monoflops hoch und die Differenzierschaltung 534 erzeugt einen positiven XC-Impuls, der das ODER-Gatter O82C durchläuft und den Monoflop 5568/4 an seinem Anschluß 2 triggert. Dieser Impuls wird daher vom Monoflop regeneriert und es ergibt sich ein XC-Impuls in aufgeweiteter Form und im Zustand log 0, der Teil der Ansteuersignalfolge X Combo-N für den X-Schrittmotor ist und 2,2 ms nach der Bildung des XB-Impulses auftritt Zu diesem Zeitpunkt sind dann sechs Ansteuerimpulse auf den X-Schrittmotor übertragen worden und die Bildung der Signalimpulsfolge X Combo-N ist vollendet.As already described above, when the monoflop 5565 has expired and its output Q has gone high, the differentiating circuit 532 generates a positive pulse which leads to an XB pulse in the log 0 state at the output of the NAND gate NA SC , as shown , this logO pulse also results at connection 9 of the MonofJop SS 6SB. One remembers that at this point in time the zero setting reason-N-signal is high, as is the XC pulse blocking signal-N, which leads to a high signal at input 10 of the monostable multivibrator SS 6SB and its activation Monoflop SS68B this monoflop. The monoflop is designed in such a way that after it has been triggered it has a standing time of 2.2 ms and therefore a corresponding delay. When the idle time has expired, the output of the monostable multivibrator goes high and the differentiating circuit 534 generates a positive XC pulse which passes through the OR gate O82C and triggers the monostable multivibrator 5568/4 at its terminal 2. This pulse is therefore regenerated by the monoflop and there is an expanded XC pulse in the log 0 state, which is part of the control signal sequence X Combo-N for the X stepper motor and 2.2 ms after the formation of the XB pulse occurs At this point in time, six control pulses have been transmitted to the X stepper motor and the formation of the signal pulse sequence X Combo-N is complete.
Faßt man zusammen, dann wurde die X Combo-N-Ansteuerimpulsfolge für den X-Schrittmotor wie folgt gebildet. Nimmt man an, daß in dem X-Datenwort N Zählschritte programmiert worden sind, und daß N größer als drei ist, dann werden die Impulse für den X-Schrittmotor in dem folgenden zeitlichen Ablauf erzeugt. Ein erster Impuls wird für das Ansteuersignal X Combo-N zum Zeitpunkt des Auftreten des Impulses Nr. 1 in der Signalfolge X Zählimpuls-P erzeugt. Die Impulse Nr. 2 und Nr. 3 der Signalimpulsfolge X Zählimpuls-P werden gesperrt, und es wird 2 ms nach dem ersten Impuls ein XA-Impuls gebildet. Die Impulse in der X Combo-N-Ansteuerimpulsfolge werden dann gebildet entsprechend den Impulsen in der Signalfolge X Zählimpuls-P bis und eingeschlossen den Impuls Nr.(AZ-l) in der Signalfolge X Zählimpuls-P. Der nächste Impuls für die Ansteuerimpulsfolge X Combo-N ist der Impuls XB, der 1,8 ms nach dem Impuls Nr. (N-I) in der Signalfolge X Zählimpuls-P auftritt. Schließlich ist der letzte Impuls in der Ansteuerfolge X Combo-N der XC-Impuls, der 2,2 ms nach dem XB-Impuls gebildet worden ist. Diese Ausführungen zeigen, wie die Signalfolge X Zählimpuls-P modifiziert worden ist zur Bildung eines rampenförmigen, also frequenzmäßig ansteigenden und abfallenden Impulszuges für die Ansteuerung des Schrittmotors.To summarize, then the X Combo-N drive pulse train for the X stepper motor was formed as follows. Assuming that N counting steps have been programmed in the X data word and that N is greater than three, then the pulses for the X stepping motor are generated in the following time sequence. A first pulse is generated for the control signal X Combo-N at the time of the occurrence of pulse no. 1 in the signal sequence X counting pulse-P. The pulses no. 2 and no. 3 of the signal pulse train X counting pulse-P are blocked and an XA pulse is generated 2 ms after the first pulse. The pulses in the X Combo-N control pulse sequence are then formed in accordance with the pulses in the signal sequence X counting pulse-P bis and including the pulse no. (AZ-l) in the signal sequence X counting pulse-P. The next pulse for the control pulse sequence X Combo-N is the pulse XB, which occurs 1.8 ms after the pulse no. (NI) in the signal sequence X counting pulse-P. Finally, the last pulse in the X Combo-N control sequence is the XC pulse, which was formed 2.2 ms after the XB pulse. These explanations show how the signal sequence X counting pulse-P has been modified to form a ramp-shaped, i.e. increasing and decreasing frequency-wise pulse train for the control of the stepping motor.
Es läßt sich feststellen, daß die Bildung des Ansteuersignals Y Combo-N für die und den Betrieb des Y-Schrittmotors im Falle von vier oder mehr Zählschritten im Y-Datenwort sehr ähnlich der soeben beschrie-It can be seen that the formation of the control signal Y Combo-N for and the operation of the Y stepper motor in the case of four or more counting steps in the Y data word is very similar to the one just described.
benen Abfolge für die Ansteuerung des X-Schrittmotors ist Wean der Y Laufflipflop gesetzt und an seinem Ausgang des Y Laufsignal-N auf log 0 gegangen ist, dann wird die Impulsfolge Y Zählimpuls-P eingeleitet Unter Bezugnahme auf die Fig.4e erfolgt eine Invertierung des Impulses Nr. 1 in der Impulsfolgesequence for the control of the X-stepper motor If the Y run flip-flop is set and its output of the Y run signal-N has gone to log 0, then the pulse sequence Y counting pulse-P is initiated With reference to FIG. 4e, the pulse No. 1 in the pulse train is inverted
Y Zählimpuls-P durch das NAND-Gatter NA 29A; dieser Impuls wird dazu verwendet, den ersten regenerierten log O-Impuls in der AnsteuerimpulsfolgeY count-P through NAND gate NA 29A; this pulse is used to generate the first regenerated log 0 pulse in the drive pulse train
Y Combo-N zu bilden, der zum Zeitpunkt des Impulses Nr. 1 auftritt Als das Y Laufsignal-P weiter vorn hochgegangen und der Füpflop ff 16B gesetzt ist, wird der Monoflop SS40A von dem Impuls Nr. 1 der Impulsfolge Y Zählimpuls-P getriggert, wie weiter vorn schon beschrieben. Bei Ablauf des Monoflops SS 4OA geht dessen Q-Ausgang auf log 0 und die Impulse Nr. 2 und 3 in der Impulsfolge Y Zählimpuls-P werden von dem NAND-Gatter NA29A gesperrt. Des weiteren setzt der Q-Ausgang des Monoflops SS 4OB, wie weiter vorn schon beschrieben, den Flipflop //165 zurück und sperrt den Monoflop 55 40Λ nach Empfang des Impulses Nr. 1 der Signalfolge Y Zählimpuls-P. Wie oben schon erläutert, wird der getriggerte Monoflop SS 40A dazu verwendet, den Monoflop SS 3OA zu triggern, da das LS Schiebesignal-N und das YA Impulssperrsignal-N hoch liegen, was zu einem log O-Signal am Anschluß 9 dieses Monoflops führt Wenn der Monoflop SS30A abgelaufen und sein ^-Ausgang hochgegangen ist, erzeugt die Differenzierschaltung 540 einen positiven Impuls, was zur Bildung eines YA-Impulses im Zustand logO am Eingang 4 des NAND-Gatters NA 31B führt. Der entsprechende Impuls wird von dem Monoflop SS 69A regeneriert, so daß sich ein in seiner Breite vergrößerter YA-Impuls im Zustand log 0 ergibt, der dem Signal Y Combo-N zugehört und 2 ms nach der Bildung des ersten Impulses auftritt während des Zeitraums, während welchem die Impulse Nr. 2 und Nr. 3 in der Signalfolge Y Zählimpuls-P gesperrt worden sind. Der Impuls Nr. 4 und die nachfolgenden Impulse in der Signalfolge Y Zählimpuls-P werden dazu verwendet, regenerierte log 0-Impulse in dem Ansteuersignal Y Combo-N zu bilden, bis zu und einschließlich des Impulses (N-1), bei dem es sich in diesem Fall um den Impuls Nr. 5 handelt.Form Y Combo-N, which occurs at the time of pulse no. 1 When the Y run signal-P has gone up and the Füpflop ff 16B is set, the monoflop SS40A is triggered by the pulse no. 1 of the pulse train Y counting pulse-P as already described above. When the monoflop SS 40A expires , its Q output goes to log 0 and the pulses no. 2 and 3 in the pulse sequence Y counting pulse-P are blocked by the NAND gate NA29A. Furthermore, the Q output of the monostable multivibrator SS 4OB resets the flip-flop // 165, as already described above, and blocks the monostable multivibrator 55 40Λ after receiving pulse no. 1 of the signal sequence Y counting pulse-P. As already explained above, the triggered monostable multivibrator SS 40A is used to trigger the monostable multivibrator SS 30A , since the LS shift signal-N and the YA pulse blocking signal-N are high, which leads to a log 0 signal at terminal 9 of this monostable If the monoflop SS30A expired and be ^ output is gone high 540 generates the differentiating circuit a positive pulse, which leads to the NAND gate NA 31 B forming a YA-pulse in the state logo at the input. 4 The corresponding pulse is regenerated by the monoflop SS 69A , so that a YA pulse with an enlarged width in the log 0 state results, which belongs to the signal Y Combo-N and occurs 2 ms after the formation of the first pulse during the period during which the pulses No. 2 and No. 3 in the signal sequence Y count pulse-P have been blocked. Pulse no. 4 and the subsequent pulses in the signal sequence Y count pulse-P are used to form regenerated log 0 pulses in the drive signal Y Combo-N, up to and including the pulse (N- 1) at which it in this case it is impulse no. 5.
Wie weiter vorn zrhon in Verbindung mit Fig.4d beschrieben, ergibt sich, da das log O-Signal Y Dekodier 4 pIus-N den Y-Zähler CT62 dazu veranlaßt, während des Speicherzyklus um einen Zählschritt weiterzuschalten, für das Y Übertragssignal-P ein log 1-Zustand, wenn der Zähler von dem invertiertenAs described earlier in connection with FIG. 4d, the result is that the log 0 signal Y decoder 4 pIus-N causes the Y counter CT62 to advance by one counting step during the memory cycle, for the Y carry signal-P on log 1 state when the counter is inverted from the
Y Zählimpulssignal-P (Λ/-1) oder fünfmal weitergeschaltet worden ist. Zu diesem Zeitpunkt geht dasY Counting pulse signal-P (Λ / -1) or switched five times has been. At this point it works
Y Stoppsignal-N auf log0 und der in Fig.4b gezeigteY stop signal-N on log0 and that shown in Fig.4b
Y Laufflipflop ff32B wird zurückgesetzt, so daß sein Ausgang mit dem Y Laufsignal-N in den log 1 -Zustand gelangt. Entsprechend Fig.4d wird der Me oder der sechste Impuls in der Impulsfolge Y Zählimpuls-P als Folge des hochliegenden Y Laufsignals-N gesperrt. Kehrt man zur F i g. 4e zui ück, dann ergibt sich, daß der Me oder sechste Impuls nicht als Teil der Antriebsimpulsfolge Y Combo-N gebildet wird. Wenn jedoch dasY run flip- flop ff32B is reset so that its output with the Y run signal-N goes into the log 1 state. According to FIG. 4d, the Me or the sixth pulse in the pulse sequence Y counting pulse-P is blocked as a result of the high-lying Y running signal-N. Returning to Fig. 4e zui ück, then the result is that the Me or sixth pulse is not formed as part of the drive pulse sequence Y Combo-N. However, if that
Y Laufsignal-N des Y Laufflipflops hoch geht, dann wird von der Differenzierschaltung 514 am Anschluß 2 des Monoflops ff 3OB ein positiver Impuls erzeugt. Da zu diesem Zeitpunkt das Nullstellungsablauf-OP-Signal im Zustand log 0 ist, wird der Monoflop SS 30B durch den Impuls an seinem Eingang 2 getriggert. Wenn die Standzeit des Monoflops nach 1,8 ms abläuft, erzeugt die Differenzierschaltung 542 einen positiven Impuls am Eingang 5 des NAND-Gatters NA29D. Da das YB Impulssperrsignal-N hoch liegt, wird am Eingang 3 des NAND-Gatters NA 31B ein YB-Impuls am Anschluß 1Ö des Monoflops SS69A führt. Der getriggerte Monoflop erzeugt einen in seiner Breite vergrößerten YB-Impuls im Zustand logO für die Signalimpulsfolge Y Combo-N zu einem Zeitpunkt von 1,8 ms nach dem Impuls Nr. (N-1) oder 5 in derY running signal-N of the Y running flip-flop goes high, then a positive pulse is generated by the differentiating circuit 514 at terminal 2 of the monostable multivibrator ff 3OB. Since the zero sequence OP signal is in the log 0 state at this point in time, the monoflop SS 30B is triggered by the pulse at its input 2. When the idle time of the monoflop expires after 1.8 ms, the differentiating circuit 542 generates a positive pulse at input 5 of the NAND gate NA29D. Since the YB pulse blocking signal-N is high, a YB pulse is carried out at the input 3 of the NAND gate NA 31 B at the connection 10 of the monostable multivibrator SS69A . The triggered monoflop generates an enlarged YB pulse in the logO state for the signal pulse train Y Combo-N at a point in time of 1.8 ms after the pulse no. (N-1) or 5 in the
ι ο Signalfolge Y Zählimpuls-P.ι ο Signal sequence Y counting pulse P.
Der Ausgang des NAND-Gatters NA 29D ist mit dem Anschluß 1 des Monoflops SS 69B verbunden. Da das Nullstellungsgrundsignal-N und das YC Impulssperrsignal-N beide auf log 1 sind, befindet sich das Signal am Anschluß 2 des Monoflops SS 69B ebenfalls im Zustand log 1. Dementsprechend triggert der YB-Impuls in der logO-Form am Anschluß 1 des Monoflops SS69B diesen Monoflop. Der Monoflop SS 69B läuft 2,2 ms nach seiner Triggerung in seiner Standzeit ab und erzeugt an seinem "^Ausgang ein hochliegendes Potential, welches von der nachgeschalteten Differenzierschaltung 542 zu einem positiven Impuls verarbeitet wird, der durch das ODER-Gatter O82D läuft und den Monoflop SS69A an seinem Eingang 10 triggert. Der Monoflop SS 69Λ regeneriert diesen Impuls in der Form eines in seiner Breite aufgeweiteten YC-Impuls im Zustand logO für das Signal Y Combo-N zur Ansteuerung des Y-Schrittmotors. Man sieht also, daß die Ansteuerimpulsfolge Y Combo-N für den Y-Schrittmotor in ähnlicher Weise gebildet worden ist, wie dies für die Ansteuerung des X-Schrittmotors weiter vorn schon in Verbindung mit den X-Schaltungselementen beschrieben worden ist.The output of the NAND gate NA 29D is connected to the terminal 1 of the monoflop SS 69B . Since the zero setting basic signal-N and the YC pulse lock signal-N are both at log 1, the signal at connection 2 of the monostable multivibrator SS 69B is also in the log 1 state SS69B this monoflop. The monoflop SS 69B runs 2.2 ms after its triggering in its idle time and generates a high potential at its "^ output, which is processed by the downstream differentiating circuit 542 to a positive pulse that runs through the OR gate O82D and the Monoflop SS69A triggers at its input 10. The monoflop SS 69Λ regenerates this pulse in the form of a YC pulse with a wider width in the state logO for the signal Y Combo-N for controlling the Y stepper motor Y Combo-N has been formed for the Y stepper motor in a manner similar to that described above for the control of the X stepper motor in connection with the X circuit elements.
Obwohl aus Zweckmäßigkeitsgründen die Bildung der Impulsfolgen X Combo-N und Y Combo-N zusammen beschrieben worden sind für die gleiche Anzahl von in den X- und Y-Datenwörtern codierten Zählschritten, versteht es sich, daß die Steuerung der X- und Y-Schrittmotoren voneinander unabhängig ist. Dementsprechend wird in einer üblichen Situation eine unterschiedliche Anzahl von Impulsen in den X- und Y-Datenwörtern codiert sein, was zu unterschiedlichen Impulsfolgen X Combo-N und Y Combo-N für die X- und Y-Schrittmotoren führt. Man kann sich in Verbindung mit F i g. 4b in Erinnerung rufen, daß die X- und Y-Laufflipflops ff 21B und //325 zur gleichen Zeit von dem Start/Lauf-Signal-N gesetzt worden sind. Daher läßt sich mit Bezug auf die Fig.4d feststellen, daß die Impulsfolgen X Zählimpuls-P und Y Zählimpuls-P zur gleichen Zeit beginnen bzw. eingeleitet werden, da sie mit den X- und Y-Laufflipflopausgängen gestartet werden und da sie beide auf dem LS Oszillator-N-Signal gebildet sind. Solange, wie mindestens einer oder mehrere Impulse in den X- und Y-Datenwörtern codiert sind, wird der erste Impuls für die Ansteuerimpulsfolgen X Combo-N und Y Combo-N zur gleichen Zeit auftreten. Allerdings hängen nach diesem Zeitpunkt die Impiilsfclgen für die X- und Y-Schrittmotoren ab von der Anzahl der in den jeweiligen X- oder Y-Datenwörtern codierten Zählschritten, so daß sich hier Unterschiede ergeben können. Man erinnert sich in Verbindung mit F i g. 7, daß der letzte, den Schrittmotoren zugeführte Impuls auftritt, bevor zum Zeitpunkt T9 die Nadel wieder in das Gewebe eindringt.Although, for reasons of convenience, the formation of the pulse trains X Combo-N and Y Combo-N have been described together for the same number of counting steps encoded in the X and Y data words, it is understood that the control of the X and Y stepper motors is independent of each other. Accordingly, in a typical situation, a different number of pulses will be encoded in the X and Y data words, resulting in different pulse sequences X Combo-N and Y Combo-N for the X and Y stepper motors. In connection with FIG. 4b remind you that the X and Y run flip-flops ff 21B and // 325 have been set at the same time by the start / run signal-N. Therefore, with reference to FIG. 4d, it can be determined that the pulse trains X counting pulse-P and Y counting pulse-P begin or are initiated at the same time, since they are started with the X and Y run-flip-flop outputs and since they both open the LS oscillator-N-signal are formed. As long as at least one or more pulses are encoded in the X and Y data words, the first pulse for the drive pulse trains X Combo-N and Y Combo-N will occur at the same time. However, after this point in time, the pulse sequences for the X and Y stepper motors depend on the number of counting steps encoded in the respective X or Y data words, so that differences can arise here. Recall in connection with FIG. 7 that the last pulse fed to the stepper motors occurs before the needle penetrates the tissue again at time T9.
Der letzte Zustand, der bezüglich der X- und Y-Datenwörter zu besprechen ist, betrifft die Codierung : von 0 Zählschritten in diesen Datenwörtern. Da die X- oder Y-Datenwörter in Form der Datensign^le-NThe last condition to be discussed with regard to the X and Y data words concerns the coding : of 0 counts in these data words. Since the X or Y data words are in the form of the data signals ^ le-N
invertiert werden, wie die Fig.4d und 12 zeigen,, beßnden sich sämtliche Datensignale-N im log 1-Zustand und die X- oder Y-Zähler CT61 oder CT62 weisen dann, wenn die Übernahme des Zählerstandes erfolgt ist, ihren maximalen Zählerstand auf. Entsprechend der Darstellung der F i g. 4b und 4d befinden sich die entsprechenden X Stoppsignale N und Y Stoppsignale-N im Zustand log 0, und zwar auf Grund des sich ergebenden log 1-Zustandes für die entsprechenden X Obertragssignale-P oder Y Übertragssignale-P aus den vollen Zählern. Da das X Obertragssignal-P hoch liegt, befindet sich das X Sioppsignal-N im Zustand logO. Wenn der logO-Impuls für das Start/Lauf-Signal-N empfangen ist, dann bleibt das X Laufsignal-N im Zustand log 1, auch wenn der logO-Impuls am Ausgang des NOR-Catters NO20A der Fig.4b gebildet wird, der normalerweise den X Laufflipflop ff 21B setzt Wenn das Start/Laufsignal-N abklingt, kehrt das X Laufsignal-P in seinen logO-Zustand zurück. Entsprechend F i g. 4d wird das X Zählimpuls-P-Signal gesperrt und bleibt auf log 0, da das X Laufsignal-N im Zustand log 1 verbleibt Bezieht man sich daher auf -die F i g. 4e, dann werden weder am Eingang 10 des NAND-Gatters NA 31A noch an anderen Eingängen dieses Gatters Impulse gebildet, da es nicht zu einer Impulsbildung beim Signal X Zählimpuls-P kommt Obwohl daher das X Laufsignal-P zeitweilig hoch geht und dann wieder in seinen logO-Zustand zurückkehrt, was sich aus dem Setzen des Flipflops ff \6A ergibt, verhindert das Fehlen von Impulsen in der Signalfolge X Zählimpuls-P die Triggerung des Monoflops SS 2SA. Da die verbleibenden Impulse von der Triggerung des Monoflops SS 2SA oder der Bildung von Impulsen in der Signalfolge X Zählimpuls-P abhängen,. werden für die Ansteuerimpulsfolge X Combo-N des X-Schrittmotors keine Impulse gebildet und die Klemmelemente bewegen sich nicht in der X-Richtung. Es versteht sich, daß sich das gleiche Ergebnis für den Y-Schrittmotor auf Grund des Umstandes ergibt, daß das Y Übertragssignal-P hoch liegt, bevor das Stichbildungsverfahren eingeleitet worden ist. Es versteht sich selbstverständlich, daß dann, wenn sowohl das X- als auch das Y-Datenwort mit 0 Zählschritten codiert sind, sich die Klemmen weder in der X- noch in der Y-Richtung bewegen. Normalerweise wird jedoch nur eines der Worte, nämlich entweder das X- oder das Y-Datenwort mit dem Inhalt von 0 Zählschritten codiert; so kann es nämlich beispielsweise erwünscht sein, den Y-Schriitmotor um fünf Impulse anzutreiben, während der X-Schrittmotor in Ruhe verbleibt, in welchem Fall dann das entsprechende X-Datenwort mit 0 Zählschritten codiert wird, so daß sich nur der Y-Schrittmotor bewegt4d and 12 show, all data signals -N are in the log 1 state and the X or Y counters CT61 or CT62 have their maximum count when the count has been accepted . According to the illustration of FIG. 4b and 4d, the corresponding X stop signals N and Y stop signals-N are in the log 0 state due to the resulting log 1 state for the corresponding X carry signals-P or Y carry signals-P from the full counters. Since the X carry signal-P is high, the X Sioppsignal-N is in the state logO. If the logO pulse for the start / run signal-N is received, then the X run signal-N remains in the state log 1, even if the logO pulse is formed at the output of the NOR gate NO20A of FIG normally sets the X run flip-flop ff 21B . When the start / run signal-N dies away, the X run signal-P returns to its logO state. According to FIG. 4d, the X count pulse P signal is blocked and remains at log 0, since the X run signal N remains in the log 1 state. 4e, then no pulses are formed either at input 10 of NAND gate NA 31A or at other inputs of this gate, since there is no pulse formation for signal X counting pulse-P its logO state returns, which results from the setting of the flip-flop ff \ 6A , the lack of pulses in the signal sequence X counting pulse-P prevents the triggering of the monoflop SS 2SA. Since the remaining pulses depend on the triggering of the monoflop SS 2SA or the formation of pulses in the signal sequence X counting pulse-P. no pulses are generated for the control pulse sequence X Combo-N of the X stepper motor and the clamping elements do not move in the X direction. It will be understood that the same result will be obtained for the Y stepper motor due to the fact that the Y carry signal-P is high before the stitching process has been initiated. It will of course be understood that when both the X and Y data words are encoded with 0 counts, the terminals will not move in either the X or Y directions. Normally, however, only one of the words, namely either the X or the Y data word, is encoded with the content of 0 counting steps; For example, it may be desirable to drive the Y stepper motor by five pulses while the X stepper motor remains idle, in which case the corresponding X data word is encoded with 0 counting steps so that only the Y stepper motor moves
In diesem Zusammenhang sei darauf hingewiesen, daß die Steuerung der X- und Y-SchriUmotoren entsprechend den X- und Y-Datenwörtern für die Bewegung des Werkstückhalters mit Bezug auf die Nadel im wesentlichen unabhängig von der jeweiligen Nähart selbst ist, sei es, daß es sich um das Stichbildungsverfahren, um die Nähart ohne Stichbildung oder um die Nähart langsame Stichbildung handelt. In jedem Fall werden die X- und Y-Datenwörter zur Bildung der X Combo-N und. Y Combo-N Ansteuerimpulsfolgen für die Steuerung der X- und Y-Schrittmotoren entsprechend der weiter oben angegebenen Funktionsmerkmale dekodiert.In this context it should be pointed out that the control of the X and Y stepping motors corresponding to the X and Y data words for the movement of the workpiece holder with reference to the Needle is essentially independent of the type of sewing itself, be it that it is the Stitch formation process to select the sewing type without stitch formation or to sew the sewing type slow stitch formation acts. In any case, the X and Y data words are used to form the X combo-N and. Y combo-N Control pulse sequences for controlling the X and Y stepper motors according to the above Functional characteristics decoded.
Sind beide X- und Y-Laufflipflops der Fig.4b zurückgesetzt worden, dann sind auch beide Eingänge 8 und 9 des NOR-Gatters ΛO2OCauf logO zurückgesetzt Daher geht zu dem Zeitpunkt, zu welchem das letzte der beiden Signale X Stoppsignal-N und Y Stoppsignal-N auf log 0 geht, der Ausgang des NOR-Gatters NO TOC von logO auf log 1 und die Differenzierschaltung 550 erzeugt am Eingang des Inverters I19D einen positiven Impuls. Der Inverter /19£> invertiert, den positiven Impuls und bildet am Eingang 3 des ODER-Gatters O8Ceinen negativen Impuls bzw. einen log 0-Impuls. Man erinnert sich, da3 der Flipflop ff21A von dem Nullstellungslösch-N-Signal rückgesetzt worden ist und daß zu diesem Zeitpunkt das Nullstellungsgrund-P-Signal im Zustand log 0 ist. Da das Signal am Eingang 3 des ODER-Gatters O8Choch liegt, bis der logO-Impuls an diesem Eingang eingeht, wird am Eingang 1 des NAND-Gatters NAIiBein log 0-Impuls gebildet, was zu einem log l-lmpuls an dessen Ausgang und zur Triggerung des Monoflops 55225 an seinem Anschluß 10 führtIf both X and Y running flip-flops of FIG. 4b have been reset, then both inputs 8 and 9 of the NOR gate Λ O 2OC are reset to logO Y stop signal-N goes to log 0, the output of the NOR gate NO TOC goes from log 0 to log 1 and the differentiating circuit 550 generates a positive pulse at the input of the inverter I19D. The inverter / 19 £> inverts the positive pulse and forms a negative pulse or a log 0 pulse at input 3 of the OR gate O8C. It is recalled that the flip-flop ff21A has been reset by the zero setting clear N signal and that at this point in time the zero setting reason P signal is in the log 0 state. Since the signal at input 3 of OR gate O8C is high until the log 0 pulse is received at this input, a log 0 pulse is formed at input 1 of NAND gate NAIiB , resulting in a log 1 pulse at its output and leads to the triggering of the monoflop 55225 at its connection 10
Der Monoflop SS22B erzeugt eine Zeitverzögerung von 5 ms, die sich während des Zeitraums deita TA ergibt, die zwischen den Zeitpunkten Ti und T2 liegt, wie in Verbindung mit Fig.7 besprochen. Wenn der Monoflop abgelaufen ist und sein ^-Ausgang hoch geht, dann erzeugt die Differenzierschaltung 578 einen positiven Impuls, der von dem Gatter NA 11 Cinvertiert und als log 0-Impuls zum Eingang 11 des NOR-Gatters NO34B gelangt, da das Nadelfadenbruch-OP-Signal normalerweise hoch liegt Darüber hinaus war vor dem Nullstellungszyklus das Klemmenschaltsignal-OP auf log 0 gesetzt worden und daher wird der log 0-Impuls in Form eines positiven Impulses zum Eingang 1 des NOR-Gatters NO135A invertiert Wie weiter vorn schon erwähnt, befindet sich das Hilfsstartsignal-P normalerweise im Zustand log 0 und das NOR-Gatter NO135A invertiert den positiven Impuls, der Inverter /131B invertiert erneut den gebildeten log 0-Impuls und bildet einen positiven Impuls am Eingang 6 des Flipflops ff3AA, der den Speicherzyklusflipflop setzt. Dieser Flipflop war weiter vorn von dem EMC-Impuls während des vorhergehenden Speicherzyklus rückgesetzt worden. Dementsprechend geht das Speicherzyklussteuer-P-Signal erneut auf log 1 und das Speicherzyklus-N-Signal wird auf log 0 gesetzt, um zum Zeitpunkt Γ2 des Zeitzyklus der F i g. 7 einen weiteren Speicherzyklus einzuleiten. Bezieht man sich auf die Fig.4a, dann wird dann, wenn das Speicherzyklussteuer-N-Signal auf log 0 geht, die Taktimpuisfolge erneut aus dem H.S.-Taktsignal zur Verwendung während des Speicherzyklus gebildet. Des weiteren führt, wie weiter vorn schon in Verbindung mit F i g. 4d erläutert worden ist, das Speicherzyklussteuer-P-Signal zum Zurücksetzen der Impulssperrflipflops auf den Chips 598 — 604.The monoflop SS22B generates a time delay of 5 ms, which results during the period of time TA , which lies between the times Ti and T2 , as discussed in connection with FIG. When the monoflop has expired and its ^ output goes high, the differentiating circuit 578 generates a positive pulse which is inverted by the gate NA 11 and passed as a log 0 pulse to the input 11 of the NOR gate NO34B , since the needle thread break OP -Signal is normally high In addition, the terminal switching signal OP was set to log 0 before the zeroing cycle and therefore the log 0 pulse is inverted in the form of a positive pulse to input 1 of the NOR gate NO135A the auxiliary start signal-P normally in the state log 0 and the NOR gate NO135A inverts the positive pulse, the inverter / 131 B again inverts the log 0 pulse formed and forms a positive pulse at input 6 of the flip-flop ff3AA, which sets the memory cycle flip-flop. This flip-flop had been reset earlier by the EMC pulse during the previous memory cycle. Accordingly, the memory cycle control P signal goes to log 1 again and the memory cycle N signal is set to log 0 in order to at time Γ2 of the time cycle of the FIG. 7 initiate another storage cycle. Referring to FIG. 4a, when the memory cycle control N signal goes to log 0, the clock pulse sequence is formed again from the HS clock signal for use during the memory cycle. Furthermore, as already mentioned above in connection with FIG. 4d, the memory cycle control P signal to reset the lockout flip-flops on chips 598-604.
In Verbindung mit dem Zeitzyklus in F i g. 7 läßt sich feststellen, wie das Steuersystem sich aufeinanderfolgend durch das Programm in dem PROM bewegt. Nach Vollendung des Nullstellungszyklus ergibt sich während des Zeitraums delta TA die erste 5 ms-Verzögerung, die auf den Monoflop SS22B der Fig.4b zurückzuführen sind. Nachdem diese Verzögerung abgelaufen ist, wird zum Zeitpunkt Γ2 der Speicherzyklusflipflop ff 3AA der Fig.4b gesetzt zur Einleitung des ersten Speicherzyklus. Während des Speicherxyklus wird zunächst das Y-Datenwort aus dem Speicher des PROM ausgelesen, in Form der Datensignale-N invertiert und dekodiert Als nächstes wird das X-Wort aus dem PROM ausgelesen, wird in Form der Datensignale-N invertiert und dekodiert. Schließlich wird das Steuerwort aus demIn connection with the time cycle in FIG. 7 shows how the control system moves sequentially through the program in the PROM. After completion of the zeroing cycle, the first 5 ms delay results during the period delta TA , which can be attributed to the monoflop SS22B of FIG. 4b. After this delay has expired, the memory cycle flip-flop ff 3AA of FIG. 4b is set at time Γ2 to initiate the first memory cycle. During the memory cycle, the Y data word is first read from the memory of the PROM, inverted and decoded in the form of the data signals -N. Next, the X word is read from the PROM, is inverted and decoded in the form of the data signals -N. Finally, the control word is derived from the
PROM ausgelesen, in Form der Datensignale-N invertiert und dekodiert und es ergibt sich die Beendigung des Speicherzyklus zum Zeitpunkt T3. Darüber hinaus wurden die Adressenregister während des Speicherzyklus dreimal weitergeschaltet. Zu diesem Zeitpunkt ist das Steuersystem darauf vorbereitet, die Bewegung des Werkstückhalters durch die X- und Y-Schrittmotoren einzuleiten. Dieser Vorgang erfolgt jedoch nicht vor dem Zeitpunkt Γ4, zu welchem Zeitpunkt der Nadelfreigabesensor die Erzeugung eines positiven Impulses in Form des Nadelfreigabesignals-P bildet und anzeigt, daß die Nähmaschine nunmehr in ihrem Zeitzyklus ausreichend weit fortgeschritten ist, um die Bewegung der Klemmelemente zu ermöglichen. Wie weiter vorn schon darauf hingewiesen, können die Signale für die Schrittmotoren gestartet werden, bevor die Nadel sich tatsächlich aus dem Gewebe zurückgezo-PROM is read out, inverted and decoded in the form of the data signals-N, and the storage cycle ends at time T3. In addition, the address registers were advanced three times during the memory cycle. At this point the control system is ready to initiate movement of the workpiece holder by the X and Y stepper motors. However, this process does not take place before time Γ4, at which time the needle release sensor generates a positive pulse in the form of the needle release signal-P and indicates that the sewing machine has now progressed sufficiently in its time cycle to enable the movement of the clamping elements. As mentioned earlier, the signals for the stepper motors can be started before the needle is actually withdrawn from the tissue.
gen hat, und zwar auf Grund der Zeitverzögerung, die sich den Schrittmotoren und der Trägheit des Werkstückhalters zuordnen läßt Zum Zeitpunkt T5 ist die Nadel vom Gewebe freigekommen und die tatsächliche Bewegung der Klemmelemente wird zum Zeitpunkt T6 gestartet als Folge der den X- und Y-Schrittmotoren zugeleiteten Signalen. Die Bewegung der Klemmelemente ist beendet zum Zeitpunkt Γ8, was vor dem Zeitpunkt T9 liegt, zu welchem die Nadel wieder in das Gewebe eindringt. Die nächsten 5 ms Verzögerung ergeben sich durch den Monoflop SS22B der F i g. 4b während des Zeitraums delta TA, nach welchem ein weiterer Speicherzyklus zum Zeitpunkt T2 eingeleitet wird. Auf diese Weise durchläuft das Steuersystem das gesamte Programm, insbesondere beim schnellen Stichbildungszyklus.has gen, on the basis of the time delay can be assigned to the step motors and the inertia of the workpiece holder At time T5, the needle is freed from the tissue and the actual movement of the clamping elements is started at time T6 as a result of the X and Y Signals fed to stepper motors. The movement of the clamping elements ends at time Γ8, which is before time T9, at which the needle penetrates the tissue again. The next 5 ms delay results from the monoflop SS22B of FIG . 4b during the time period delta TA, after which a further storage cycle is initiated at time T2. In this way the control system runs through the entire program, especially in the case of the fast stitch formation cycle.
Hierzu 17 Blatt ZeichnungenIn addition 17 sheets of drawings
Claims (4)
daß eine kontinuierliche Impulsfolge fester Frequenz erzeugt wird, welche die schnellste Schrittfolge der Schrittmotoren bestimmt und von dieser Impulsfolge stets eine Impulsgruppe mit einer der Anzahl der auszuführenden Schritte gleichen Anzahl von Impulsen abgezählt und von diesen stets der erste Impuls als Antriebsimpuls verwendet wird, auch wenn nur ein einziger Antriebsimpuls zu erzeugen ist,! A method for generating the drive pulses for the stepper motors of an automatic sewing machine which has a workpiece holder adjustable by means of the stepper motors with respect to the sewing needle, the adjustment of which takes place as a function of position data which each specify the number of steps that the stepper motors have to perform in order to achieve the Bringing the workpiece holder from the current position to the next, characterized in that
that a continuous pulse train of fixed frequency is generated which determines the fastest step sequence of the stepper motors and from this pulse train always a pulse group with a number of pulses equal to the number of steps to be performed is counted and of these the first pulse is always used as the drive pulse, even if only a single drive pulse is to be generated,
daß mit dem Speicher eine Logik (Fig.4c) gekoppelt ist, die von den Positionsdaten Steuersignale ableitet, die angeben, ob die Anzahl der auszuführenden Schritte 1, 2, 3 oder 4 und mehr beträgt,that the registers are each formed by a counter (CT6i, CT62) and the clock signal is fed to the counters when an enable signal is present, which the counters bring from the state determined by the input of the position data to a predetermined final state,
that a logic (Fig. 4c) is coupled to the memory, which derives from the position data control signals which indicate whether the number of steps to be carried out is 1, 2, 3 or 4 and more,
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/592,951 US4051794A (en) | 1974-08-12 | 1975-07-03 | Automatic sewing machine |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2660532C2 true DE2660532C2 (en) | 1983-10-20 |
Family
ID=24372726
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2660532A Expired DE2660532C2 (en) | 1975-07-03 | 1976-07-02 | Process for generating the drive pulses for the stepper motors of an automatic sewing machine and sewing machine operating according to this process |
| DE2660531A Expired DE2660531C2 (en) | 1975-07-03 | 1976-07-02 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2660531A Expired DE2660531C2 (en) | 1975-07-03 | 1976-07-02 |
Country Status (3)
| Country | Link |
|---|---|
| JP (2) | JPS5858119B2 (en) |
| DE (2) | DE2660532C2 (en) |
| GB (6) | GB1570242A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4311531A1 (en) * | 1992-04-07 | 1993-10-14 | Mitsubishi Electric Corp | Automatic sewing machine - has structured speeds for fabric holder drive along each axis using identified stitch data and pulses |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595316B2 (en) * | 1975-12-24 | 1984-02-03 | 東芝機械株式会社 | Jido Hoseiki no Program Sochi |
| JPS592516B2 (en) * | 1977-02-26 | 1984-01-19 | 東芝機械株式会社 | Automatic sewing machine with home return function |
| JPS5922545B2 (en) * | 1977-04-15 | 1984-05-28 | 東芝機械株式会社 | automatic sewing machine |
| JPS5922546B2 (en) * | 1977-06-14 | 1984-05-28 | 東芝機械株式会社 | automatic sewing machine programming device |
| DE2753087A1 (en) * | 1977-11-29 | 1979-05-31 | Zangs Ag Maschf | DEVICE FOR CONTROLLING THE MOVEMENT OF THE FRAME ON EMBROIDERY MACHINES OR SEWING MACHINES |
| JPS5486718U (en) * | 1977-12-01 | 1979-06-19 | ||
| JPS588946B2 (en) * | 1979-04-05 | 1983-02-18 | 株式会社 高橋プレス工場 | Manufacturing method of front wheel fork |
| US4509143A (en) * | 1980-01-14 | 1985-04-02 | Mitsubishi Denki Kabushiki Kaisha | Computer control system for selecting a desired control program from a plurality of control programs |
| JPS57164088A (en) * | 1981-03-31 | 1982-10-08 | Mitsubishi Electric Corp | Industrial pattern sewing machine |
| JPS59149177A (en) * | 1983-02-16 | 1984-08-27 | ジューキ株式会社 | Feeder of stitching apparatus |
| JPS60142888A (en) * | 1983-12-29 | 1985-07-29 | ジューキ株式会社 | Yarn clamp controller of automatic stitching sewing machine |
| US4576590A (en) * | 1983-12-29 | 1986-03-18 | Fiddian Green Richard G | Intraluminal membrane oxygenator method for a tubular organ of the gastrointestinal tract |
| JPS62122690A (en) * | 1986-09-19 | 1987-06-03 | ジューキ株式会社 | Automatic sewing machine |
| JPS62122692A (en) * | 1986-09-19 | 1987-06-03 | ジューキ株式会社 | Automatic sewing machine |
| JPS62122691A (en) * | 1986-09-19 | 1987-06-03 | ジューキ株式会社 | Automatic sewing machine |
| CN101809216B (en) | 2007-08-30 | 2015-10-21 | Vsm集团股份公司 | The location of stitch data objects |
| WO2009061258A1 (en) | 2007-11-09 | 2009-05-14 | Vsm Group Ab | Thread cut with variable thread consumption in a sewing machine |
| WO2009085005A1 (en) | 2007-12-27 | 2009-07-09 | Vsm Group Ab | Sewing machine having a camera for forming images of a sewing area |
| CN102277696B (en) | 2010-06-09 | 2015-03-11 | Vsm集团股份公司 | Feeder movement compensation |
| US8960112B2 (en) | 2013-02-01 | 2015-02-24 | Vsm Group Ab | Stitching system and method for stitch stop embellishments |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3830175A (en) * | 1972-10-24 | 1974-08-20 | H Levor | Sewing machines |
| US3869656A (en) * | 1972-08-08 | 1975-03-04 | Usm Corp | Circuit for modifying a train of pulses |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513185B1 (en) * | 1969-12-16 | 1976-01-31 | ||
| US3752098A (en) * | 1971-04-05 | 1973-08-14 | Gerber Scientific Instr Co | Method and apparatus for translating an article and a tool relative to one another |
| JPS4929408A (en) * | 1972-07-19 | 1974-03-15 | ||
| DE2325969A1 (en) * | 1973-05-22 | 1974-12-12 | Quick Rotan Becker & Notz Kg | SPEED-REGULATED POSITIONING DRIVE WITH CONTROL |
| US3872808A (en) * | 1973-07-05 | 1975-03-25 | Singer Co | Sewing machine stitch pattern selection from data stored in a multiple pattern static memory |
| US3855956A (en) * | 1973-07-05 | 1974-12-24 | Singer Co | Sewing machine stitch pattern generation from stitch data stored in static memory |
-
1976
- 1976-07-02 DE DE2660532A patent/DE2660532C2/en not_active Expired
- 1976-07-02 GB GB2704/79A patent/GB1570242A/en not_active Expired
- 1976-07-02 DE DE2660531A patent/DE2660531C2/de not_active Expired
- 1976-07-02 GB GB27636/76A patent/GB1571736A/en not_active Expired
- 1976-07-02 GB GB2705/79A patent/GB1570243A/en not_active Expired
- 1976-07-02 GB GB2703/79A patent/GB1570241A/en not_active Expired
- 1976-07-02 GB GB2709/79A patent/GB1570245A/en not_active Expired
- 1976-07-02 GB GB2708/79A patent/GB1570244A/en not_active Expired
- 1976-07-03 JP JP51079387A patent/JPS5858119B2/en not_active Expired
-
1983
- 1983-08-26 JP JP58156214A patent/JPS5957690A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3869656A (en) * | 1972-08-08 | 1975-03-04 | Usm Corp | Circuit for modifying a train of pulses |
| US3830175A (en) * | 1972-10-24 | 1974-08-20 | H Levor | Sewing machines |
Non-Patent Citations (2)
| Title |
|---|
| Elektrische Ausrüstung, H. 4, 1970, S. 33-36 * |
| Elektrotechnische Zeitschrift B, H.12, 1972, S. 290-294 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4311531A1 (en) * | 1992-04-07 | 1993-10-14 | Mitsubishi Electric Corp | Automatic sewing machine - has structured speeds for fabric holder drive along each axis using identified stitch data and pulses |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1571736A (en) | 1980-07-16 |
| GB1570241A (en) | 1980-06-25 |
| GB1570243A (en) | 1980-06-25 |
| GB1570244A (en) | 1980-06-25 |
| GB1570242A (en) | 1980-06-25 |
| DE2660531C2 (en) | 1988-01-21 |
| JPS5858119B2 (en) | 1983-12-23 |
| JPS5957690A (en) | 1984-04-03 |
| JPS6248510B2 (en) | 1987-10-14 |
| JPS529541A (en) | 1977-01-25 |
| GB1570245A (en) | 1980-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2660532C2 (en) | Process for generating the drive pulses for the stepper motors of an automatic sewing machine and sewing machine operating according to this process | |
| DE3102445C2 (en) | Control system for several embroidery sewing machines | |
| DE2450433C2 (en) | Sequential control of function switches in a machine, in particular a gas forming machine | |
| DE2629896C2 (en) | Automatic sewing machine | |
| DE3044552C2 (en) | ||
| DE2431068A1 (en) | SEWING MACHINE | |
| DE2357218A1 (en) | DEVICE FOR PRECALCULATING THE POSITION OF A MOVING PART, FOR EXAMPLE IN A MOTOR | |
| EP0476759B1 (en) | Circuit to delay temporarily the execution of a program in a microprocessor | |
| DE2951004A1 (en) | SEWING MACHINE | |
| DE2111635C2 (en) | Device for converting the phase position of a periodic input signal, which changes compared to a reference phase position, into a sequence of pulses | |
| DE3347300A1 (en) | PULSE MOTOR CONTROL DEVICE | |
| DE2051432A1 (en) | Numerical machine tools position control | |
| DE2560217C2 (en) | Automatic sewing machine | |
| DE2757735B2 (en) | Circuit arrangement for a sewing machine | |
| DE2633158C2 (en) | ||
| EP0543034A1 (en) | Process for operation of numerical controlled machine tool and machine tool for implementation of the process | |
| DE2246375C3 (en) | Numerically controlled thread cutting machine | |
| DE2034373A1 (en) | Control device for controlling the speed of the advance of a tool | |
| DE2633155C3 (en) | Device for generating time-defined function control signals | |
| DE3131415C2 (en) | ||
| DE2628211B2 (en) | Numerical control system | |
| DE3304644A1 (en) | Control device for thread machining on numerically controlled machine tools (thread turn offset compensation) | |
| DE4311531C2 (en) | Process for controlling an automatic sewing machine | |
| EP0184736B1 (en) | Numerical control for a machine tool | |
| DE2138814B2 (en) | Numerical control for machine tools |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OI | Miscellaneous see part 1 | ||
| OI | Miscellaneous see part 1 | ||
| OD | Request for examination | ||
| 8125 | Change of the main classification |
Ipc: D05B 21/00 |
|
| 8126 | Change of the secondary classification |
Ipc: D05B 69/12 |
|
| 8181 | Inventor (new situation) |
Free format text: HERZER, WILLIAM PETER, HIGH BRIDGE, N.J., US CULLEN, ROBERT EMMET, NORWOOD, MASS., US |
|
| AC | Divided out of |
Ref country code: DE Ref document number: 2629896 Format of ref document f/p: P |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) |