DE2654403A1 - MOS memory regeneration circuit - is supplied with regeneration voltage from generator coupled to logic unit - Google Patents

Abstract

A voltage supply circuit is designed to generate the necessary periodic voltage for regeneration of a dynamic MOS memory circuit. The output of a signal regeneration oscillator is transmitted to a drive circuit over an address counter. The drive is coupled to the memory over rectifier and filter stages. A supply voltage module provides +12 and +5 necessary for the MOS memories. The negative 5V supply for the regeneration process is generated separately and operates together with the regeneration logic.

Description

Schaltungsanordnung zur Erzeugung einer Vorspannung Circuit arrangement for generating a bias voltage

für eine Gruppe von Speicherelementen. for a group of storage elements.

Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung einer Vorspannung für eine Gruppe von Speicherelementen in einem Speicher einer Datenverarbeitungsanlage, wobei das Potential dieser Vorspannung dem Potential von mindestens einer weiteren Vorspannung entgegengerichtet ist. Insbesondere bezieht sich die Erfindung-auf Speichersysteme, in denen die gespeicherte Information auf Dauer einer Zerstörung unterliegt und daher periodisch aufgefrischt werden muß.The invention relates to a circuit arrangement for generating a Bias voltage for a group of memory elements in a memory of a data processing system, wherein the potential of this bias is the potential of at least one further Bias is opposite. In particular, the invention relates to storage systems, in which the stored information is permanently subject to destruction and therefore must be refreshed periodically.

Elektronische Datenverarbeitungssysteme sind im Laufe der Zeit hinsichtlich ihrer Größe, ihrer Geschwindigkeit und ihrer Komplexität immer umfangreicher geworden. Mit zunehmender Größe dieser Anlagen ergibt sich eine Forderung nach größerer Speicherkapazität, wobei gleichzeitig die Forderung nach einem Minimum an Kosten, Gewicht und Raumbedarf besteht. Um diesen Forderungen zu genügen, führte die Entwicklung zu einem zunehmenden Gebrauch von Metalloxyd-Halbleiterspeichern. Diese MOS-Ilalbleiterspeicher setzen sich typischerweise aus verschiedenen zusammenwirkenden Einrichtungen zusammen, in denen die Information in Form einer gespeicherten Ladung aufrechterhalten wird. Auf Grund von Leckströmen und anderen Effekten muß diese Ladung periodisch neu gespeichert bzw. aufgefrischt werden, um einen Informationsverlust zu verhindern.Electronic data processing systems are regarding the passage of time their size, their speed and their complexity have become more and more extensive. With the increasing size of these systems, there is a demand for greater storage capacity, while at the same time the requirement for a minimum of cost, weight and space requirements consists. In order to meet these demands, the development led to an increasing one use of metal oxide semiconductor memories. These MOS semiconductor storage devices are typically composed of various cooperating institutions, in which the information is maintained in the form of a stored charge. Due to leakage currents and other effects, this charge has to be stored anew periodically or refreshed to prevent loss of information.

Die physikalische Größe, die der gespeicherten Information entspricht, muß demnach periodisch aufgefrischt werden. Bislang wurden verschiedene Techniken und Einrichtungen zur Steuerung der Auffrischung dieser flüchtigen Speicherelemente im Zusammenhang mit Datenverarbeitungsanlagen vorgeschlagen.The physical quantity that corresponds to the stored information, must therefore be refreshed periodically. So far, different techniques have been used and means for controlling the refreshment of these volatile memory elements proposed in connection with data processing systems.

In diesem Zusammenhang sei beispielsweise auf die US-PS 3 760 379 verwiesen.In this connection see, for example, US Pat. No. 3,760,379 referenced.

An einen Metalloxyd-Halbleiterspeicher mit wahl freiem Zugriff <MOS Raum) sind in Abhängigkeit vom verwendeten Speichertyp verschiedene Anforderungen zu stellen. Eine Anforderung hinsichtlich der Spannungsversorgung ist jedoch all diesen MOS-Haibleiterspeichern mit wahlfreiem Zugriff gemeinsam. Diese Anforderung betrifft eine Substrat-Vorspannung, die im allgemeinen von der Spannungsversorgung des Speicher systems geliefert wird. In Figur 2 ist ein zum Stand der Techni gehörendes Auffrischsystem für einen MOS-Haibleiterspeicher mit eigener Spannungsversorgung dargestellt. Eine Spannungsversorgungseinrichtung 201 erzeugt 3 verschiedene Spannungswerte für das MOS-Speichersystem 200. Die Spannungsversorgung 202 erzeugt eine typische Spannung VDD von plus 12 Volt für die Mos-Speicheranordnung 206. Die Spannungsversorgung 203 erzeugt eine Spannung VCC von plus 5 Volt sowohl für die MOS-Speicheranordnung 206, als auch für den Auffrischtakt- und Isogikschaltkreis .205, sowie die Speichersteuer- und Schnittstellenlogikschaltkreise 207. Schließlich erzeugt die Spannungsversorgung 204 eine negative Vorspannung VBB von minus 5 Volt für die MOS-Speicheranordnung 206. Diese Spannungen werden innerhalb des Speichersystemes 200 zu dessen Wiederauffrischung benutzt.To a metal oxide semiconductor memory with free access <MOS Space) are different requirements depending on the type of storage used to deliver. However, one requirement with regard to the power supply is all common to these MOS semiconductor memories with random access. This requirement relates to a substrate bias, generally from the power supply of the storage system. In Figure 2 is a belonging to the prior art Refresh system for a MOS semiconductor memory with its own power supply shown. A voltage supply device 201 generates 3 different voltage values for the MOS memory system 200. The power supply 202 generates a typical Voltage VDD of plus 12 volts for MOS storage array 206. The power supply 203 produces a voltage VCC of plus 5 volts for both the MOS memory array 206, as well as for the refresh clock and isogic circuit .205, as well as the memory control and interface logic circuitry 207. Finally, generate the power supply 204 has a negative bias voltage VBB of minus 5 volts for the MOS memory array 206. These voltages are used within the storage system 200 for its refreshment used.

Mit dem Aufkommen der Minicomputer ergab sich ein wachsendes Erfordernis hinsichtlich eines kleineren Gewichtes, eines geringeren Raumbedarfes und geringerer Kosten. Spannungsversorgungseinrichtungen sind im allgemeinen schwer und erfordern viel Platz.With the advent of minicomputers, there has been a growing need in terms of lower weight, less space requirements and less Costs. Power supplies are generally heavy and require lots of space.

Es ist daher die Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung zur Erzeugung einer Vorspannung für einen mit einer periodischen Auffrischung versehenen MOS-Halbleiterspeicher anzugeben, durch die der übliche Aufwand hinsichtlich der Spannungsversorgung verringert wird. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.It is therefore the object of the present invention to provide a circuit arrangement to generate a bias for a periodic refresh Specify MOS semiconductor memory, through which the usual effort in terms of Voltage supply is reduced. The solution to this problem succeeds according to In the invention characterized in claim 1. Further advantageous embodiments of the The invention can be found in the subclaims.

Durch Verwendung des Auffrischoszillators des MOS-Haibleiterspeichers und eines Adressenzählers, die beide in dem Auffrisch-Steuerschaltkreis vorhanden sind, zusammen mit einem Chopper-Gleichrichter- und Filterschaltkreis gelingt es erfindungsgemäß als Nebenprodukt der Auffrischoperation eine negative Vorspannung zu erzeugen.By using the refresh oscillator of the MOS semiconductor memory and an address counter, both of which are provided in the refresh control circuit together with a chopper rectifier and filter circuit it succeeds according to the invention, a negative bias voltage as a by-product of the refresh operation to create.

Anhand eines in den Figuren der beiliegenden Zeichnungen dargestellten Ausführungsbeispieles sei die Erfindung im folgenden näher beschrieben. Es zeigen: Figur 1 ein Blockdiagramm der erfindungsgemäßen Schaltungsanordnung, Figur 2 ein Blockdiagramm des Auffrisch-Steuersystemes gemäß dem Stand der Technik, Figur 3 ein Blockdiagramm des Auffrisch-Steuersystemes gemäß der Erfindung, Figur 4 ein detailliertes schematisches Schaltungsdiagramm eines einen Chopper, Treiber, Gleichrichter und Filter umfassenden Schaltkreises und Figuren 5A bis 5C vereinfachte schematische Schaltungsdiagramme zur Veranschaulichung der Wirkungsweise des erfindungsgemäßen Schaltkreises.Based on one shown in the figures of the accompanying drawings Exemplary embodiment, the invention is described in more detail below. Show it: FIG. 1 shows a block diagram of the circuit arrangement according to the invention, FIG. 2 a Prior art block diagram of the refresh control system, FIG. 3 a block diagram of the refresh control system according to the invention, figure 4 is a detailed schematic circuit diagram of a chopper, driver, Rectifier and filter comprehensive circuit and Figures 5A to 5C simplified schematic circuit diagrams to illustrate the mode of operation of the invention Circuit.

Gemäß Figur 1 wird ein Treiberschaltkreis 103 für hohe Signalpegel von dem Auffrischoszillator 101 über einen Adressenzähler 102 angesteuert. Der Treiberschaltkreis 103 kann vom Typ SN75365 sein, wie er von der Firma Texas Instruments Inc. vertrieben wird. Dem Treiberschaltkreis 103 werden Batteriespannungen von plus 5 Volt und plus 12 Volt an den Eingangsklemmen ZVPOSB und ZVP12B zugeführt. Der Treiberschaltkreis 103 besteht typischerweise aus einem Transistorschalter und erzeugt einen Spannungssprung von 0 Volt auf ungefähr plus 12 Volt, der auf den Chopper-Gleichrichterschaltkreis 104 gegeben wird und nach darauffolgender Filterung durch einen Filterschaltkreis 105 die MOS-Speicheranordnung 106 beaufschlagt.According to Figure 1, a driver circuit 103 for high signal levels driven by the refresh oscillator 101 via an address counter 102. The driver circuit 103 may be of the type SN75365 such as that sold by Texas Instruments Inc. will. The driver circuit 103 is supplied with battery voltages of plus 5 volts and plus 12 volts are supplied to the input terminals ZVPOSB and ZVP12B. The driver circuit 103 typically consists of a transistor switch and generates a voltage jump from 0 volts to approximately plus 12 volts going to the chopper rectifier circuit 104 is given and after subsequent filtering by a filter circuit 105 acts on the MOS memory arrangement 106.

Gemäß Figur 3 weist eine Spannungsversorgungseinrichtung 301 einen ersten Teil 302 zur Vorgabe einer Versorgungsspannung VDD von plus 12 Volt sowie einen zweiten Teil 303 zur Vorgabe einer Versorgungsspannung VCC von plus 5 Volt auf. Beide Versorgungsspannungen werden dem Speicher-Auffrisch-Steuersystem 300 zugeführt. Die negative Versorgungsspannung von minus 5 Volt für das Speicher-Auffrisch-Steuersystem 300 wird durch den VBB-Generator 306 erzeugt, der mit dem Auffrischtakt- und Logikgenerator 304 zusammenarbeitet und auf diese Weise die dritte Versorgungsspannung erzeugt. Eine Spannung von plus 12 Volt wird von der VDD-Spannungsversorgung 302 an den MOS-Halbleiterspeicher 307 und den -VBB-Generator 306 gelegt. Ferner wird eine Spannung von plus 5 Volt von der VCC-Spannungsverseirgung 303 an den Auffrischtakt- und Logikschaltkreis 304 sowie an den Speichersteuer- und Schnittstellenlogikschaltkreis 305 gelegt#. Unter Heranziehung des Auffrisch-Taktoszillators 101 und des Adressenzählers 102 zur Vorgabe der Schaltzeit (siehe Figur 1) erzeugt der -VBB-Generator 306 eine Spannung von minus 5 Volt für den MOS-Halbleiterspeicher 307. Es sei hierbei vermerkt, daß im Vergleich zu dem in Figur 2 dargestellten Auffrischsystem gemäß dem Stand der Technik nicht nur die Mehrfach-Spannungsversorgung 301 bezüglich Größe und Gewicht reduziert und vereinfacht wurde, sondern auch weniger Verbindungsleitungen zwischen der Spannungsversorgungseinrichtung und dem MOS-Halbleiterspeicher erforderlich sind. Die Spannungsversorgungseinrichtung 301 erzeugt lediglich eine Spannung von plus 12 Volt und von plus 5 Volt, wobei die Vorspannung von minus 5 Volt in dem MOS-Halbleiterspeichersystem 300 intern erzeugt wird. Lediglich die Spannungen von plus 12 Volt und plus 5 Volt müssen von der Spannungsversorgungseinrichtung 301 auf das MOS-Auffrlsch-Steuersystem 300 geschaltet werden Die Vorspannung von minus 5 Volt wird in dem Auffrisch-Steuersystem 300 selbst erzeugt und erfordert somit auch keine schaltungsmäßige Verbindung mit dem Spannungsversorgungsteile Gemäß Figur 4 ist der Schaltkreis für die Erzeugung der Substrat vorspannung detailliert dargestellt. Der Chopper Gleichrichterb schaltkreis 400 wird von einer ersten Auffrischadresse REFADl über einen handelsüblich erhältlichen Treiberschaltkreis 401 vom Typ SN75365 angesteuert, wobei dem Treiberschaltkreis 401 Batteriespannungen von plus 12 Volt und plus 5 Volt an den Eingangsklemmen ZVP12B und ZVPOSE zugeführt werden. Als Ausgangssignal des Treiberschaltkreises 401 ergibt sich ein Spannungssprung von 0 Volt auf ungefähr plus 12 Volt. Mit diesem Signal wird der Chopper-Gleichrichterschaltkreis 400 angesteuert. ~Der Chopperschaltkreis besteht üblicherweise aus einem SN75365-Treibertransistor 401, einem Kondensator 404, der üblicherweise als Tantal-Kondensator mit einer Kapazität von 4,7 juF ausgeführt ist und einer Diode 406. Der Gleichrichterschaltkreis umfaßt eine Diode 405, die zu einem Widerstand 407 in Reihe geschaltet ist und eine Zenerdiode 408, die an den Widerstand 407 und die Diode 406 angeschlossen ist. Ein Filterkondensator 409 ist der Zenerdiode 408 parallelgeschaltet. Die gewünschte Spannung von minus 5 Volt ergibt sich am Ausgang ZVNO5B.According to FIG. 3, a voltage supply device 301 has a first part 302 for specifying a supply voltage VDD of plus 12 volts as well a second part 303 for specifying a supply voltage VCC of plus 5 volts on. Both supply voltages are provided to the memory refresh control system 300 fed. The negative 5 volt supply voltage for the memory refresh control system 300 is generated by the VBB generator 306, which is associated with the refresh clock and logic generator 304 cooperates and in this way generates the third supply voltage. A voltage of plus 12 volts is supplied from the VDD voltage supply 302 to the MOS semiconductor memory 307 and the VBB generator 306. It also has a voltage of plus 5 volts from the VCC voltage supply 303 to the refresh clock and logic circuitry 304 as well as to the memory control and interface logic circuitry 305 placed #. Using the refresh clock oscillator 101 and the address counter 102 for specifying the switching time (see FIG. 1), the -VBB generator 306 generates a Voltage of minus 5 volts for the MOS semiconductor memory 307. It should be noted here that that compared to the refresh system shown in Figure 2 according to the prior technology not only the multiple power supply 301 in terms of size and weight has been reduced and simplified, but also fewer connecting lines between the power supply device and the MOS semiconductor memory required are. The voltage supply device 301 generates only a voltage of plus 12 volts and from plus 5 volts, with the bias voltage of minus 5 volts in that MOS semiconductor memory system 300 is generated internally. Only the tensions of plus 12 volts and plus 5 volts must be supplied by the voltage supply device 301 to the MOS refresh control system 300. The bias of minus 5 volts is generated in the refresh control system 300 itself and thus requires also no circuit connection with the voltage supply parts according to FIG 4 shows the circuit for generating the substrate bias in detail. The chopper rectifier circuit 400 is from a first refresh address REFAD1 via a commercially available driver circuit 401 of the type SN75365 driven, with the driver circuit 401 battery voltages of plus 12 volts and plus 5 volts at the input terminals ZVP12B and ZVPOSE. As an output signal of the driver circuit 401 results in a voltage jump from 0 volts to approximately plus 12 volts. The chopper rectifier circuit 400 is controlled with this signal. ~ The chopper circuit usually consists of an SN75365 driver transistor 401, a capacitor 404, commonly called a tantalum capacitor with a capacitance of 4.7 μF and a diode 406. The rectifier circuit comprises one Diode 405 connected in series with a resistor 407 and a Zener diode 408 connected to resistor 407 and diode 406. A filter capacitor 409 is connected in parallel to the Zener diode 408. The desired voltage from minus 5 volts result at the output ZVNO5B.

Gemäß den Figuren 5A bis 5C veranlassen die Auffrisch-Taktsignale eine Umschaltung des Schalters 501 ungefähr alle 60 wobei der Schalter 501 durch einen handelsüblich erhältlichen Transistor vom Typ SN75365 realisiert sein kann. Ein Chopperschaltkreis, bestehend aus dem Schalter 501 und einem Kondensator 502, der einerseits an den Schalter 501 und andererseits an die eine Klemme der Diode 503 angeschlossen ist, bewirkt ein abwechselndes Laden und Entladen des Kondensators 502. Der Gleichrichterschaltkreis umfaßt eine Diode 504, die sowohl an den Kondensator 502 als auch an die Diode 503 angeschlossen ist und die bei der Entladung des Kondensators 502 nach Masse die Spannung gleichrichtet. Der an die Diode 504 und den Widerstand 506 angeschlossene Kondensator 505 dient als Filter für den bei dieser Entladung fließenden Strom, während die Zenerdiode 507, die an den Widerstand 506 und Masse angeschlossen ist, die Ausgangsspannung auf ungefähr minus 5 Volt festhält. Die auf diese Weise durch den Chopper-Gleichrichter-Filterschaltkreis erzeugte Spannung von minus 5 Volt wird dem Speichersystem 508 zugeführt.Referring to Figures 5A to 5C, the refresh clock signals initiate a toggle of switch 501 approximately every 60 with switch 501 through a commercially available transistor of the type SN75365 can be implemented. A chopper circuit, consisting of the switch 501 and a capacitor 502, on the one hand to switch 501 and on the other hand to one terminal of the diode 503 is connected, causes an alternate charging and discharging of the capacitor 502. The rectifier circuit includes a diode 504 which is connected to both the capacitor 502 as well as to the diode 503 is connected and when the capacitor discharges 502 rectifies the voltage to ground. The one to diode 504 and the resistor 506 connected capacitor 505 serves as a filter for this discharge current flowing while the zener diode 507 connected to resistor 506 and ground is connected, the output voltage is fixed at approximately minus 5 volts. the voltage generated in this way by the chopper rectifier filter circuit of minus 5 volts is supplied to the storage system 508.

Bei der nachstehenden Funktionserläuterung anhand der Figuren 5B und 5C sind Bauelemente, die mit denjenigen in Figur 5A übereinstimmen, mit gleichen Bezugsziffern und einem zusätzlichen Buchstaben versehen.In the following explanation of the function based on FIGS. 5B and 5C, components that are the same as those in FIG. 5A are identical Reference numbers and an additional letter.

Gemäß Figur 5B ist ein Teil des Schaltkreises gemäß Figur 5A dargestellt, wobei der Schalter 501b den Kondensator 502b mit der Spannung von plus 12 Volt verbindet, so daß der Kondensator 502b auf plus 12 Volt aufgeladen wird. Wenn der Schalter auf Grund seiner Ansteuerung gemäß Figur 5C seine andere Lage einnimmt, so wird die positive Seite des Kondensators 502c an Masse gelegt, und es fließt ein Strom über die Diode 504c in der Richtung des eingezeichneten Pfeiles, wobei der Kondensator 502c umgeladen wird. Jede an den Substrat-Vorspannungsgenerator angeschlossene Last, wie beispielsweise der Speicher 508c, wird dementsprechend bei der Umschaltung des Schalters mit dieser Spannung beaufschlagt. Die aus der Sicht des Speichers 508c auftretende Ereignisfolge stellt sich folgendermaßen dar: Die Zenerdiode 507c hält die Spannung auf ungefähr minus 5 Volt, der Kondensator 505c filtert den fließenden Strom und die Diode 504c richtet die Spannung gleich.According to FIG. 5B, part of the circuit according to FIG. 5A is shown, where switch 501b connects capacitor 502b to the voltage of plus 12 volts, so that capacitor 502b charges to plus 12 volts. When the switch on Because of its activation according to Figure 5C assumes its other position, so the positive side of capacitor 502c is grounded and it flows a current through the diode 504c in the direction of the arrow, where the capacitor 502c is reloaded. Each to the substrate bias generator connected load, such as memory 508c, becomes accordingly applied to this voltage when switching the switch. The ones from the The sequence of events occurring from the viewpoint of memory 508c is as follows: The zener diode 507c keeps the voltage at about minus 5 volts, the capacitor 505c filters the flowing current and diode 504c rectifies the voltage.

L e e r s e i t eL e r s e i t e

Claims (9)

Patentansprüch Schaltungsanordnung zur Erzeugung einer Vorspannung für eine Gruppe von Speicherelementen in einem Speicher einer Datenverarbeitungsanlage, wobei das Potential dieser Vorspannung dem Potential von mindestens einer weiteren Vorspannung entgegengerichtet ist, g e k e n n z e i c h n e t d u r c h a. eine erste Einrichtung (501) zur Erzeugung eines Wechselspannungssignales und b. eine mit der ersten Einrichtung verbundene zweite Einrichtung (504) zur Gleichrichtung des Wechselspannungssignales.Circuit arrangement for generating a bias voltage for a group of memory elements in a memory of a data processing system, wherein the potential of this bias is the potential of at least one further Pre-tensioning is opposite, g e k e n n n z e i c h n e t d u r c h a. one first device (501) for generating an alternating voltage signal and b. one second device (504) connected to the first device for rectification of the AC voltage signal. 2. Schaltungsanordnung nach Anspruch 1, g e k e n n z e i c h -n e t d u r c h eine dritte an die zweite Einrichtung angeschlossene Einrichtung (507) zur Begrenzung der gleichgerichteten Spannung auf einen vorgegebenen Wert.2. Circuit arrangement according to claim 1, g e k e n n z e i c h -n e t d u r c h a third device connected to the second device (507) to limit the rectified voltage to a specified value. 3. Schaltungsanordnung nach Anspruch 2, g e k e n n z e i c h -n e t d u r c h eine vierte an die dritte Einrichtung angeschlossene Einrichtung (505) zum Filtern der gleichgerichteten Spannung.3. Circuit arrangement according to claim 2, g e k e n n z e i c h -n e t d u r c h a fourth device connected to the third device (505) to filter the rectified voltage. 4. Schaltungsanordnung nach Anspruch 3, g e k e n n z e i c h -n e t d u r c h eine an die erste Einrichtung angesschlossene fünfte Einrichtung (304) zur Vorgabe von Auffrisch-Taktsignalen.4. Circuit arrangement according to claim 3, g e k e n n z e i c h -n e t d u r c h a fifth device connected to the first device (304) for specifying refresh clock signals. 5. Schaltungsanordnung nach Anspruch 1 oder einem der folgenden, d a d u r c h g e k e n n z e i c h n e t , daß die erste Einrichtung einen Schalter (501) aufweist, der durch die Auffrisch-Taktsignale betätigt wird und einen nachgeschalteten Kondensator (502) im Takt der Taktsignale abwechselnd an die weitere Vorspannung und an Masse legt.5. Circuit arrangement according to claim 1 or one of the following, d a d u r c h g e k e n n n z e i c h n e t that the first device is a switch (501) which is actuated by the refresh clock signals and a downstream Capacitor (502) alternately to the further bias voltage in time with the clock signals and put to earth. 6. Schaltungsanordnung nach Anspruch 5, d a d u r c h g e -k e n n z e i c h n e t , daß der Kondensator (502) über eine erste Diode (503) mit Masse und über eine zweite umgekehrt gepolte Diode (504) sowie eine nachgeschaltete Zenerdiode (507) ebenfalls mit Masse verbunden ist.6. Circuit arrangement according to claim 5, d a d u r c h g e -k e n n z e i c h n e t that the capacitor (502) via a first diode (503) to ground and via a second reverse polarity diode (504) and a downstream Zener diode (507) is also connected to ground. 7. Schaltungsanordnung nach Anspruch 6, d a d u r c h g e -k e n n z e i c h n e t , daß der Zenerdiode (507) ein Filterkondensator (505) parallelgeschaltet ist.7. Circuit arrangement according to claim 6, d a d u r c h g e -k e n n z e i c h n e t that the zener diode (507) has a filter capacitor (505) connected in parallel is. 8. Schaltungsanordnung nach Anspruch 7, d a d u r c h g e -k e n n z e i c h n e t , daß zwischen die eine Diode (504) und die Zenerdiode (507) ein Widerstand (506) geschaltet ist und daß die Vorspannung über der Zenerdiode (507) abgenommen wird.8. Circuit arrangement according to claim 7, d a d u r c h g e -k e n n z e i c h n e t that between the one diode (504) and the Zener diode (507) Resistor (506) is connected and that the bias voltage across the Zener diode (507) is removed. 9. Schaltungsanordnung nach Anspruch 5, d a d u r c h g e -k e n n z e i c h n e t , daß der Schalter (501) aus einem Transistor besteht, der an seiner Basis von den Auffrisch-Taktsignalen beaufschlagt wird und dessen Emitterkollektorstrecke zwischen Masse und der weiteren Vorspannung (plus 12 Volt) betrieben wird.9. Circuit arrangement according to claim 5, d a d u r c h g e -k e n n z e i c h n e t that the switch (501) consists of a transistor connected to its Base is acted upon by the refresh clock signals and its emitter collector path is operated between ground and the further bias voltage (plus 12 volts).