DE2643941A1 - DIGITAL INTEGRATED INVERTER - Google Patents
DIGITAL INTEGRATED INVERTERInfo
- Publication number
- DE2643941A1 DE2643941A1 DE19762643941 DE2643941A DE2643941A1 DE 2643941 A1 DE2643941 A1 DE 2643941A1 DE 19762643941 DE19762643941 DE 19762643941 DE 2643941 A DE2643941 A DE 2643941A DE 2643941 A1 DE2643941 A1 DE 2643941A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- substrate
- emitter
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims description 15
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001465 metallisation Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/091—Integrated injection logic or merged transistor logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
Gewisse digitale Inverter sind in der Technik der integrierten Injek-Certain digital inverters are in the technology of the integrated injection
tionslogikjd.h. in sogenannter "I L"(Integrated injection logic)-Technik ausgeführt. Sie enthalten einen npn-Transistor und einen pnp-Transistor, die eine pnpn-Struktur oder eine npnp-Struktur bilden, wobei die Basis eines der Transistoren der Kollektor des zweiten und der Emitter die Basis des zweiten ist.functional logic in so-called "I L" (Integrated injection logic) technology executed. They contain an npn transistor and a pnp transistor, which form a pnpn structure or an npnp structure, with the base of one of the transistors being the collector of the second and the emitter is the base of the second.
Diese beiden Transistoren sind auf demselben Substrat integriert und in dem einen Transistor, dem lateralen Transistor, fließtThese two transistors are integrated on the same substrate and flow in one transistor, the lateral transistor
709814/0794709814/0794
der Strom parallel zu der Oberfläche des Substrats und in dem anderen Transistor, dem vertikalen Transistor, fließt der Strom senkrecht zu dieser Oberfläche.the current parallel to the surface of the substrate and in the other transistor, the vertical transistor, the current flows perpendicular to this surface.
In der üblicherweise benutzten Konfiguration arbeitet der vertikale Transistor in der umgekehrten Richtung, wobei der Emitter schwächer dotiert ist als die Basis. Infolgedessen ist die Vei— Stärkung dieses Transistors gering, was die Geschwindigkeitsund Leistungsabgabekenndaten beeinträchtigt.In the configuration usually used, the vertical one works Transistor in the opposite direction, the emitter being less doped than the base. As a result, the Strengthening this transistor small, which affects the speed and power output characteristics.
Ziel der Erfindung ist es, einen Inverter dieser Art zu schaffen, dessen Kenndaten deutlich besser sind. E.r ist vor allem dadurch gekennzeichnet, daß der Emitter des vertikalen Transistors aus einer vergrabenen Schicht gebildet ist, die wenigstens ebenso stark dotiert ist wie sein Kollektor.The aim of the invention is to create an inverter of this type whose characteristics are significantly better. It is primarily characterized in that the emitter of the vertical transistor is formed from a buried layer which is at least as heavily doped as its collector.
Mehrere Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen:Several embodiments of the invention are shown in the drawings and are described in more detail below. Show it:
2 die Fig. 1 und 2 das Gesamtschaltbild eines I L-Inverters2, FIGS. 1 and 2, the overall circuit diagram of an I L inverter
in seinen beiden Zuständen, Fig. 3 im Schnitt einen bekannten Inverter,in its two states, Fig. 3 in section a known inverter,
die Fig. 4 und 5 jeweils im Schnitt zwei Ausführungsbei4 and 5 each in section two Ausführungsbei
spiele der Erfindung, undgames of the invention, and
7098U/07947098U / 0794
die Fig. 6 bis 8- Schaltbilder zur Erläuterung der BetriebsFIGS. 6 to 8 are circuit diagrams for explaining the operation
weise der Anordnung von Fig. 5.like the arrangement of FIG. 5.
Die Anordnung von Fig. 1 zeigt die Schaltung eines bekanntenThe arrangement of Fig. 1 shows the circuit of a known one
2
digitalen I L-Inverters. Er enthält zwei komplementäre bipolare Transistoren, die zwar auf demselben Substrat integriert sind,
aber in Fig. 1 schematisch isoliert dargestellt sind. Von einem der Transistoren, hier von dem vertikalen Transistor T des
Typs npn,liegt der Emitter an Masse und dient der Kollektor als Ausgang des Systems. Die Basis B. empfängt die Eingangsspannung.
Sie wird an eine Spannung mit zwei digitalen Werten "0" und "1" gelegt, von denen der eine tatsächlich die Spannung 0 V
ist, während der andere in der Größenordnung von 0,7 V liegt. Die p-Basis ist mit dem Kollektor eines komplementären lateralen
Transistors R verbunden, dessen Emitter E mit dem Pluspol einer Batterie verbunden ist, die eine Vorspannung +V liefert,2
digital I L inverter. It contains two complementary bipolar transistors which, although integrated on the same substrate, are shown schematically in isolation in FIG. 1. One of the transistors, here the vertical transistor T of the npn type, has the emitter connected to ground and the collector serves as the output of the system. The base B. receives the input voltage. It is applied to a voltage with two digital values "0" and "1", one of which is actually the voltage 0 V, while the other is on the order of 0.7 V. The p-base is connected to the collector of a complementary lateral transistor R, the emitter E of which is connected to the positive terminal of a battery that provides a bias voltage + V,
P und dessen Basis B mit dem Emitter E verbunden ist undP and its base B is connected to the emitter E and
infolgedessen an Masse liegt.as a result, is in mass.
Das Ersatzschaltbild kann in der in Fig. 2 gezeigten Weise dai— gestellt werden. Der Transistor R und die Batterie, die die Spannung V liefert, wirken wie eine Quelle V, die einen konstanten Strom i liefert, der einerseits zur Masse und andererseits zur Basis B' fließt. Wenn die Basis auf dem Potential 0 liegt, schließt sich der Strom über sie zur Masse und der Transistor T ist dann gesperrt.The equivalent circuit diagram can be shown in the manner shown in FIG. be asked. The transistor R and the battery, which supplies the voltage V, act as a source V, which is a constant Supplies current i, which flows to ground on the one hand and to base B 'on the other hand. If the base is at the potential 0, the current closes through it to ground and the transistor T is then blocked.
7098U/07947098U / 0794
Der Ausgang C liegt auf einem hohen Potential. Wenn dagegen die Basis B auf das hohe Potential des Wertes "1" gebracht wird und infolgedessen von der Masse isoliert wird, schließt sich der Kreis des Stroms i in dem Transistor T. , der dann leitend ist. Der Ausgang C , der mit der Masse verbunden ist, hat den Wert 0.The output C is at a high potential. If against it the base B is brought to the high potential of the value "1" and is consequently isolated from the ground, closes the circuit of the current i in the transistor T., which is then conductive. The output C, which is connected to the ground has the value 0.
Gemäß dem Stand der Technik sind die beiden Transistoren auf demselben Substrat integriert, wie in Fig. 3 gezeigt, in welcher zwei Inverter in Reihe dargestellt sind. Die lateralen Transistoren R und R der Inverter 1 und 2 und die vertikalenAccording to the prior art, the two transistors are integrated on the same substrate, as shown in Fig. 3, in which two inverters are shown in series. The lateral transistors R and R of the inverters 1 and 2 and the vertical ones
+ Transistoren T und T sind auf ein und demselben η -Substrat 100 integriert. Die die Vorspannung +V liefernde Spannungsquelle ist mit einem metallischen Kontakt auf einer p-Zone E verbunden, bei welcher es sich um den Emitter des pnp-Transistors handelt, der die Konstantstromquelle für den Inverter 1 und für den Inverter 2 bildet. Diese Zone E wird durch eine Diffusion in einer η-Zone gebildet, die auf dem η -Substrat 100 epitaxial aufgewachsen ist und eine Insel bildet, in der die Inverteranordnung integriert ist. Diese Zone ist der Emitter der Transistoren T1 und T2. + Transistors T and T are integrated on one and the same η substrate 100. The voltage source supplying the bias voltage + V is connected to a metallic contact on a p-zone E, which is the emitter of the pnp transistor which forms the constant current source for the inverter 1 and for the inverter 2. This zone E is formed by diffusion in an η zone, which is grown epitaxially on the η substrate 100 and forms an island in which the inverter arrangement is integrated. This zone is the emitter of the transistors T 1 and T 2 .
Der Kontakt B ist auf einer p-Zone gebildet, die in die n-Zone implantiert oder eindiffundiert ist, und der Kontakt C ist auf einer η -Zone gebildet, die in die p-Zone eindiffundiert ist.The contact B is formed on a p-zone, which is in the n-zone is implanted or diffused, and the contact C is formed on an η region that is diffused into the p region.
7098U/07947098U / 0794
Daraus folgt, daß der Kollektor C notwendigerweise stärker dotiert ist als der durch die η-Zone gebildete Emitter E . Man kann zeigen, daß in den Invertern dieser Art die Schaltzeit niemals kleiner als 5 bis 6 ns ist.It follows that the collector C is necessarily stronger is doped than the emitter E formed by the η zone. It can be shown that in the inverters of this type the switching time is never less than 5 to 6 ns.
Die Verstärkung des vertikalen Transistors ist nämlich aufgrund seiner Konfiguration sehr gering und überschreitet nichtNamely, the gain of the vertical transistor is due to its configuration is very low and does not exceed
β = 5, und diese Verstärkung bedingt die Schaltgeschwindigkeit, die zu β umgekehrt proportional ist. Durch die Erfindung wird eine Verbesserung dieser Kenndaten erreicht.β = 5, and this gain determines the switching speed, which is inversely proportional to β. The invention achieves an improvement in these characteristics.
Eine erste Ausführungsform ist in Fig. 4 dargestellt.A first embodiment is shown in FIG.
1717th
Auf einem n-Substrat 200 mit einer Dotierung von 10 Atome/cm sind zwei η -Zonen 210 mit einer Dicke in der Größenordnung von 0,5 um diffundiert worden. Auf die gesamte Anordnung ist eine n-Zone 220 mit einer Dicke von 0,5 jum epitaxial aufgewachsen worden. On an n-substrate 200 with a doping of 10 atoms / cm there are two η -zones 210 with a thickness of the order of magnitude of 0.5 µm has been diffused. An n-type region 220 with a thickness of 0.5 μm has been epitaxially grown over the entire arrangement.
In diese Zone 220 sind durch geeignete Masken hindurch und nacheinander η -Zonen 240 mit einer Dicke von 0,5 jumIn this zone 220 are η zones 240 with a thickness of 0.5 μm through suitable masks and one after the other
18 318 3
und p-Zonen 250 (10 Atome/cm ) implantiert worden und schließlich ist in eine dieser p—Zonen eine η -Zone 260 mit einer Dicke von 0,3 jum implantiert worden. Auf der implantierten Zone 260,die als Kollektor des Transistors T dient, ist eine erste Metallisierung 270 für den Anschluß des Kontakts C1 gebildet worden. Dieselben Bezugszeichen, denen der Index 2 zugeordnet ist,and p-zones 250 (10 atoms / cm) have been implanted, and finally an η-zone 260 with a thickness of 0.3 μm has been implanted in one of these p-zones. A first metallization 270 for connecting the contact C 1 has been formed on the implanted zone 260, which serves as the collector of the transistor T. The same reference numbers to which the index 2 is assigned,
7098U/07947098U / 0794
bezeichnen die entsprechenden Elemente eines zweiten Inverters, der mit dem ersten in Reihe liegt. Die η -Zone 210 ist über die η -Zone 240 mit dem Kontakt E. verbunden, der ebenfalls durch eine Metallisierung 270 gebildet ist. Diese Zonen bilden den Emitter des Transistors T. . Schließlich dient die p-Zone 250 als Basis des Transistors T .denote the corresponding elements of a second inverter which is in series with the first. The η zone 210 is connected via the η zone 240 to the contact E. which is also formed by a metallization 270. These zones form the emitter of the transistor T.. Finally, the p-zone 250 serves as the base of the transistor T.
Es ist zu erkennen, daß in dieser neuen Konfiguration der Emitter E. aus η -Zonen gebildet ist, von denen die Schicht 210 epitaxial aufewachsen und vergraben ist, während die Schicht 240 mit derselben Konzentration eindiffundiert ist. Die Kenndaten werden somit gegenüber denen der in Fig. 3 dargestellten Anordnung verbessert.It can be seen that in this new configuration the emitter E. is formed from η zones, of which the layer 210 is epitaxially grown and buried while the layer 240 is diffused in with the same concentration. The characteristic data are thus improved compared to those of the arrangement shown in FIG. 3.
Fig. 5 zeigt ein weiteres Ausführungsbeispiel, in welchem die verschiedenen Leitungstypen umgekehrt sind. Der laterale Transistor ist ein npn-Transistor und der vertikale Transistor ist ein pnp-Transistor.Fig. 5 shows a further embodiment in which the different types of conduction are reversed. The lateral Transistor is an npn transistor and the vertical transistor is a pnp transistor.
Die Struktur ist folgendermaßen gebildet worden:The structure has been created as follows:
17 317 3
Auf einem ρ-Silicium substrat (Dotierung 10 Atome/cm ) sind ρ -Schichten mit einer Dicke in der Größenordnung von 0,5 um implantiert oder eindiffundiert worden. Auf die Anordnung ist durch Epitaxie eine p-Schicht 120 mit einer Dicke von etwas weniger als 0,5 jum aufgebracht worden, die für den vertikalen Transistor als Kollektor dient.On a ρ-silicon (10 doping atoms / cm) ρ substrate layers with a thickness on the order of 0.5 are to be implanted or diffused. A p-layer 120 with a thickness of a little less than 0.5 μm has been epitaxially applied to the arrangement and serves as a collector for the vertical transistor.
7098U/07947098U / 0794
Die Anordnung ist durch Oxydation in situ mit einer Silicium'oxidschicht 130 überzogen worden.The arrangement is in situ by oxidation with a silicon oxide layer 130 has been coated.
In dieser Schicht sind Fenster geöffnet worden, um durch Implantation oder Diffusion zu schaffen:Windows have been opened in this layer to create by implantation or diffusion:
- ρ -Trennwände 140, die den Zugang zu den Schichten gestatten, welches ebenfalls ρ -Schichten sind;ρ partition walls 140, which allow access to the layers, which are also ρ layers;
- eine n-Schicht 150 mit einer Dotierung von 10 Atome/cm und mit einer Dicke von etwas weniger als 0,5 jum;an n-layer 150 with a doping of 10 atoms / cm and with a thickness of slightly less than 0.5 μm;
- ein η -Kontakt 160 mit einer Dicke von mehr als 0,5 -um, der für den lateralen Transistor als Emitter dient; und- an η contact 160 with a thickness of more than 0.5 µm, which serves as an emitter for the lateral transistor; and
- eine ρ -Schicht 170 die für den vertikalen Transistor als Kollektor C dient.a ρ layer 170 which serves as a collector C for the vertical transistor.
In den entsprechenden Fenstern sind Metallisierungen 180 aufgebracht worden, die als Kontakt für den Kollektor C des vertikalen Transistors, für die Basis B (Teil d er Schicht 150) desselben Transistors mit dessen Kollektor C. und schließlich für den Emitter E , welcher der andere Teil der Schicht 150 ist, des lateralen Transistors dienen. Eine Pötentialdifferenz -V wird an den letztgenannten Kontakt angelegt.Metallizations 180 have been applied in the corresponding windows, which act as a contact for the collector C. of the vertical transistor, for the base B (part of the layer 150) of the same transistor with its collector C. and finally serve for the emitter E, which is the other part of the layer 150, of the lateral transistor. A potential difference -V is applied to the last-mentioned contact.
Die Betriebsweise der Anordnung wird anhand des Ersatzschaltbildes von Fig. 6 verständlich. Der Kontakt 180 mit dem Emitter 150 des lateralen Transistors wird auf die Spannung -V gebracht. Man kann Fig. 6 so darstellen, daß die Quelle -VThe mode of operation of the arrangement is illustrated using the equivalent circuit diagram from Fig. 6 understandable. The contact 180 with the emitter 150 of the lateral transistor is brought to the voltage -V. One can represent Fig. 6 so that the source -V
7098U/07947098U / 0794
mit dem Emitter über einen dem Kontakt 180 entsprechenden Widerstand R verbunden ist.with the emitter via a contact 180 corresponding Resistor R is connected.
Der Kontakt B an der n-Schicht 150, der Basis des Transistors T , bildet mit dieser einen Schottky-Übergang.The contact B on the n-layer 150, the base of the transistor T, forms a Schottky junction with the latter.
Ein weiterer, genau gleicher Inverter ist mit dem zuvor beschriebenen Inverter in Reihe geschaltet. Die Betriebsweise der Gesamtanordnung wird anhand der Schaltbilder in den Fig. 6 bis 8 verständlich.Another, exactly the same inverter is connected in series with the inverter described above. The mode of operation the overall arrangement can be understood from the circuit diagrams in FIGS.
In Fig. 6 sind die lateralen Transistoren mit ihrer jeweils zugeordneten Vorspannungsquelle durch die Konstantstromgeneratoren U bzw. U ersetzt worden. Die Basen B und B sind mit den beiden Schottky-Dioden DS. bzw. DS verbunden, die den Strom in der Richtung B —»·Β und B —*-B durchlassen. In FIG. 6, the lateral transistors with their respectively assigned bias voltage source have been replaced by the constant current generators U and U, respectively. The bases B and B are connected to the two Schottky diodes DS. and DS, respectively, which let the current through in the direction B - »· Β and B - * -B.
In Fig. 7 liegt die Klemme B der Diode DS an Masse. Der durch den Generator U erzeugte Strom wird sich über die Diode DS schließen und der Transistor T wird gesperrt. Da die Diode DS in Durchlaßrichtung arbeitet, ist sie die Ursache für einen Spannungsabfall von -0,3 V zwischen B undIn Fig. 7, the terminal B of the diode DS is connected to ground. The current generated by the generator U will close via the diode DS and the transistor T will be blocked. Since the diode DS works in the forward direction, it is the cause of a voltage drop of -0.3 V between B and
Es ergibt sich somit V =V = 0,3 V, wobei V die Ausgangs-This results in V = V = 0.3 V, where V is the output
Bl s sBl s s
spannung ist.voltage is.
709814/0794709814/0794
Da der Transistor T gesperrt ist, wird sich der Strom des Generators U über den Transistor T schließen und es ergibt sich V=OV.Since the transistor T is blocked, the current of the Generator U close via the transistor T and V = OV results.
CcCc
Es wird sich ebenso V_,o = -0,7 V ergeben, wobei dieser Spannungsabfall von der geöffneten Basis-Kollektor-Strecke des Transistors T2 herrührt. .This will also result in V_, o = -0.7 V, this voltage drop being caused by the open base-collector path of transistor T 2 . .
Wenn in Fig. 8 die Klemme B von Masse getrennt wird, schließt sich der Kreis des von dem Generator U. erzeugten Stroms über den Transistor T , der leitend sein wird. Das Potential der Basis B wird -0,7 V betragen, was der Spannungsabfall aufgrund des Öffnens der Basis-Kollektor-Strecke des Transistors ist. Es ergibt sich V . = 0 und der Kreis des von dem Generator U erzeugten Stroms wird sich über den Transistor T schließen, der Transistor T wird gesperrt sein und das Potential von C wird festpunktlos sein.When the terminal B is disconnected from ground in FIG. 8, the circuit of the current generated by the generator U. is completed via the Transistor T, which will be conductive. The potential of base B will be -0.7V, which is the voltage drop due to the opening of the transistor's base-collector path. It results himself V. = 0 and the circle generated by the generator U. The current will close across the transistor T, the transistor T will be blocked and the potential of C will be fixed pointless.
Da die Diode DS in Durchlaßrichtung arbeitet, wird sichSince the diode DS works in the forward direction, will
V = -0,3 V ergeben.
B2V = -0.3 V.
B2
Daraus folgt, daß die beiden Digitalwerte der Spannung V . -0,3 V und -0,7 V sein werden.It follows that the two digital values of the voltage V. -0.3V and will be -0.7V.
Es ergibt sich daraus eine Verringerung der Schaltzeit gegenüber dem vorangehenden Beispiel und eine Verringerung des Leistungsverbrauchs.This results in a reduction in the switching time compared to the previous example and a reduction in the Power consumption.
Durch die Erfindung sind somit die Kenndaten der Inverter deutlich verbessert worden.The characteristics of the inverters have thus been significantly improved by the invention.
7098U/0794 .7098U / 0794.
LeerseiteBlank page
Claims (5)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7529925A FR2326810A1 (en) | 1975-09-30 | 1975-09-30 | NEW INTEGRATED LOGIC INVERTERS |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2643941A1 true DE2643941A1 (en) | 1977-04-07 |
Family
ID=9160651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762643941 Withdrawn DE2643941A1 (en) | 1975-09-30 | 1976-09-29 | DIGITAL INTEGRATED INVERTER |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5243349A (en) |
DE (1) | DE2643941A1 (en) |
FR (1) | FR2326810A1 (en) |
GB (1) | GB1529268A (en) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7107040A (en) * | 1971-05-22 | 1972-11-24 |
-
1975
- 1975-09-30 FR FR7529925A patent/FR2326810A1/en active Granted
-
1976
- 1976-09-27 GB GB4008176A patent/GB1529268A/en not_active Expired
- 1976-09-29 DE DE19762643941 patent/DE2643941A1/en not_active Withdrawn
- 1976-09-30 JP JP51117877A patent/JPS5243349A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
GB1529268A (en) | 1978-10-18 |
FR2326810A1 (en) | 1977-04-29 |
FR2326810B1 (en) | 1978-04-14 |
JPS5243349A (en) | 1977-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2554296C2 (en) | Integrated C MOS circuit arrangement | |
DE2224574C2 (en) | ||
DE68905269T2 (en) | MOS transistor and application in a freewheeling diode. | |
DE69027240T2 (en) | Control circuit for a MOS power transistor with an inductive load | |
DE2538326A1 (en) | SEMICONDUCTOR CONSTRUCTION | |
DE2545368A1 (en) | INTEGRATED CIRCUIT | |
DE69121860T2 (en) | Protection circuit limiting overvoltages between selected limits and their monolithic integration | |
DE1230500B (en) | Controllable semiconductor component with a semiconductor body with the zone sequence NN P or PP N | |
DE2730373A1 (en) | INTEGRATED SEMI-CONDUCTOR LOGIC CIRCUIT | |
DE2615553C3 (en) | Threshold switching with hysteresis | |
DE2515577A1 (en) | CIRCUIT ARRANGEMENT WITH A TRANSISTOR HIGH INPUT IMPEDANCE | |
DE2364752A1 (en) | SEMI-CONDUCTOR DEVICE | |
DE3688516T2 (en) | Manufacturing process for a heterojunction bipolar transistor. | |
DE2634304A1 (en) | SEMI-CONDUCTOR DEVICE | |
DE2657293A1 (en) | TRANSISTOR CIRCUIT | |
DE2426447C2 (en) | Complementary transistor circuit for performing Boolean operations | |
DE1813130C3 (en) | Method of manufacturing a zener diode | |
DE2753882C2 (en) | Digital integrated circuit | |
DE2554426A1 (en) | METHOD FOR GENERATING A LOCALLY HIGH INVERSE CURRENT GAIN IN A PLANAR TRANSISTOR | |
DE2643941A1 (en) | DIGITAL INTEGRATED INVERTER | |
DE2742361C2 (en) | ||
DE1207010B (en) | Surface transistor with a semiconductor body with four zones of alternately opposite conductivity type, method for manufacturing and switching such surface transistors | |
DE2756777C3 (en) | Digital circuit element | |
DE2652103A1 (en) | INTEGRATED SEMI-CONDUCTOR ARRANGEMENT FOR A LOGICAL CIRCUIT CONCEPT WITH BIPOLAR TRANSISTORS AND PROCESS FOR THEIR PRODUCTION | |
DE2635800A1 (en) | GATE CIRCUIT WITH SEVERAL LOGICAL ELEMENTS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |