DE2629950B2 - Electronic clock - Google Patents

Abstract

An electronic timepiece circuit wherein time data is shifted through a closed loop formed of a memory circuit, correction circuit and adder to count time upon receipt of a timing pulse, the memory circuit being composed of a plurality of static complementary MOS transistor type random access memory cells arranged in matrix form.

Description

Die Erfindung betrifft eine elektronische Uhr, bestehend aus einem Taktimpulsoszillator, einem Zeitsteuergenerator zur Teilung der Frequenz eines vom Taktimpulsoszillator gelieferten Taktimpulses zur Abgabe eines Zeitsteuerimpulses, einem Adressenimpulsgenerator zur Abgabe eines Adressenimpulses zur Bezeichnung einer vorbestimmten Adresse, an welcher Zeitdaten nach Empfang eines Zeitsteuerimpulses vom Zeitsteuerimpulsgenerator gespeichert werden, einer Speicherschaltung zum Speichern von Zeitdaten, ehier Rückkopplungsschaltung zum Rückkoppeln von aus dem Speicher abgegebenen Zeitdaten zum Eingang derselben, aus einer Anzeigevorrichtung zum Anzeigen der aus der Speicherschaltung ausgelesenen Zeitdaten, aus einer Übertrag-Prüfschaltung zur Bestimmung, ob die von der Speicherzelle abgegebenen Zeitdaten auf einen unmittelbar folgenden, höheren Einheitszeitwert übertragen werden sollen, und zur Lieferung eines Übertrag-Befehlssignals, einer Rückstell-Prüfschaltung zum Erzeugen eines Rückstell-Befehlssignals, wenn ein Übertrag erforderlich ist, um die übertragenen Zeitdaten zu löschen, einer ersten Verzögerungsschaltung zum Halten bzw. Verzögern eines von der Übertrag-Prüfschaltung gelieferten Übertrag-Befehlssignals, bis zum Zeitpunkt des Zeitdatenübertrags, aus einer zweiten Verzögerungsschaltung zum Verzögern eines Rückstell-Befehlssignals, bis zum Eingang von zu löschenden Zeitdaten, einer Addierstufe in der Rückkopplungsschaltung zum Hinzuaddieren eines von der ersten Verzögerungsschaltung gelieferten Übertragsignals und eines Mindestzeiteinheitssignals zu aus der Speicherschaltung vorgesehenen Korrekturschaltung zum Löschen von Zeitdaten, die von der Addierstufe in Form einer logischen »0« nach Empfang eines Rückstellsignals von der zweiten Verzögerungsschaltung abgegeben werden.The invention relates to an electronic clock, consisting of a clock pulse oscillator, a Time control generator for dividing the frequency of a clock pulse supplied by the clock pulse oscillator for Delivery of a timing pulse, an address pulse generator for the delivery of an address pulse for Designation of a predetermined address at which time data after receiving a timing pulse from Timing pulse generator are stored, a memory circuit for storing time data, ehier Feedback circuit for feeding back time data output from the memory to the input the same from a display device for displaying the time data read out from the memory circuit, from a carry check circuit to determine whether the time data output from the memory cell has an immediately following, higher unit time value are to be transferred, and for the delivery of a Carry command signal, a reset test circuit for generating a reset command signal when a Carry is required to delete the transmitted time data, a first delay circuit to Holding or delaying a carry command signal supplied by the carry check circuit until Time of the time data transfer, from a second delay circuit for delaying a reset command signal, until the time data to be deleted is received, an adder stage in the feedback circuit for adding one of the first Delay circuit supplied carry signal and a minimum time unit signal to from the memory circuit provided correction circuit for erasing time data from the adder in the form a logical "0" after receiving a reset signal from the second delay circuit will.

Das Zeitmeß- oder Zeithaltesystem einer elektronischen Uhr enthält im allgemeinen ein statisches System oder ein dynamisches System.The timekeeping system of an electronic watch generally includes a static system or a dynamic system.

Beim statischen System werden die durch einen Kristalloszillator erzeugten impulse über einen Frequenzteiler geleitet, um mit einer Periode von z. B. einer Sekunde abgegeben zu werden. Wenn ein »Sekunden«- Zähler 60 Impulse zählt, aktiviert ein Ausgangssignal dieses Zählers den nachgeschalteten »Minutenw-Zähler. Ebenso setzt dann, wenn der »Minuten«-Zähler 60 Impulse zählt, dessen Ausgangssignal den nachgeschalteten »Stunden«-Zähler in Gang. Die »Sekunden«-, »Minuten«- und »Stunden«-Zähler werden somit abwechselnd oder nacheinander betätigt. Die von den jeweiligen Zählern gelieferten Ausgangs- bzw. Zeitdaten werden über entsprechende Dekoder angezeigt.In the static system, the impulses generated by a crystal oscillator are passed through a frequency divider directed to with a period of e.g. B. to be given a second. If a "seconds" - Counter counts 60 pulses, an output signal of this counter activates the downstream »minute counter. Likewise, when the "minute" counter counts 60 pulses, its output signal sets the downstream one "Hour" counter in motion. The "seconds", "minutes" and "hours" counters are thus operated alternately or one after the other. The output or time data supplied by the respective counters are displayed via corresponding decoders.

Das erwähnte statische System arbeitet nach dem Übertragungsprinzip (carry type), bei dem die Zeitzählimpulse jedesmal dann, wenn die Zeitimpulse eine vorbestimmte Zahl erreichen, vom Zählerabschnitt niedrigerer Ordnung zu dem höherer Ordnung übertragen werden. Da die Zeitdaten im Stunden-Zähler lange gespeichert werden, werden dem Stunden-Zähler vier Frequenztaktimpulse zugeleitet. Zu diesem Zweck sind die betreffenden Zähler aus statischen Schieberegistern aufgebaut. Die statische elektronische Zeitmeßschaltung besitzt daher tatsächlich den Vorteil, daß Strom praktisch in statischer Form verbraucht wird, d. h. daß der Stromverbrauch gering ist. Den statischen Schaltungen dieser Art haften jedoch die Mängel an, daß sich durch Anordnung sowohl der statischen Schieberegister als auch der Dekoder entsprechend den jeweiligen Zählern die Zahl der verwendeten Bauteile vergrößert und sich folglich eine komplizierte Schaltkreisanordnung ergibt, und daß ein für die SchaltkreisintegrationThe mentioned static system works on the transmission principle (carry type), in which the time counting pulses every time the timing pulses reach a predetermined number from the counter section lower order are transferred to the higher order. Because the time data in the hour counter is long are saved, four frequency clock pulses are sent to the hour counter. To this end are the counters concerned are made up of static shift registers. The static electronic timing circuit therefore actually has the advantage that electricity is consumed practically in static form; H. that the power consumption is low. The static circuits of this type, however, have the shortcomings that by arranging both the static shift registers and the decoders according to the respective Counting increases the number of components used and, consequently, a complicated circuit arrangement results, and that one for circuit integration

benutzter Chip unzweckmäßig groß wird.used chip becomes inappropriately large.

Dagegen besteht das dynamische System aus einer geschlossenen Schleife bzw. Regelschleife aus einer mit den Zeitdaten gespeisten Speicherschaltung und einer Addierschaltung zum Hochaddieren der Zeitdaten. Die in der Speicherschaltung gespeicherten Zeitdaten für »Sekunden«, »Minuten« und »Stunden« werden bei Eingang von Taktimpulsen kontinuierlich durch die Regelschleife verschoben. Die in der kleinsten Stellenposition des »Sekunden«-Abschnitts dargestellten Zeitdaten werden bei jeder Verschiebung durch die Regelschleife jeweils um »Eins« erhöht Das Ergebnis der Addition wird durch einen gemeinsamen Dekoder für »Sekunden«-, »Minuten«- und »Stunden«-Zähler angezeigt bzw. wiedergegeben.In contrast, the dynamic system consists of a closed loop or a control loop of one with the memory circuit fed to the time data and an adding circuit for adding up the time data. the Time data stored in the memory circuit for "seconds", "minutes" and "hours" are displayed in Input of clock pulses shifted continuously through the control loop. The ones in the smallest position of the "Seconds" section are displayed each time they are shifted by the Control loop increases by "one" each time The result The addition is done by a common decoder for the "seconds", "minutes" and "hours" counters displayed or played back.

Dieses dynamische System, bei dem eine große Zahl von die Sekunden, Minuten und Stunden bezeichnenden Zeitdaten beim Eingang von Impulsen verschoben wird, ermöglicht die Ausbildung eines Speicherregisters als dynamisches Schieberegister mit weniger Bauteilen als beim statischen Schieberegister, während dabei gleichzeitig die Verwendung eines gemeinsamen Dekoders für die Sekunden-, Minuten- und Stunden-Zähler möglich ist Dieses Zeitdatenschieberegister besitzt daher den Vorteil, daß ein für die Schaltkreisintegration benutztes Chip eine günstig geringe Größe besitzen kann.This dynamic system in which a large number of seconds, minutes and hours are indicative Time data is shifted when pulses are received, enables the formation of a storage register as dynamic shift register with fewer components than the static shift register, while doing so at the same time the use of a common decoder for the seconds, minutes and hours counters is possible. This time data shift register therefore has the advantage that one is used for circuit integration used chip can have a cheap small size.

Obgleich bevorzugt dem Standpunkt der Integration der elektronischen Zeitmeßschaltung als vorteilhafter betrachtet ist das dynamische System nicht immer zufriedenstellend, wenn auch der Strombedarf berücksichtigt wird. Der Grund dafür liegt darin, daß ehi als Speicherschaltung benutztes dynamisches Schieberegister so ausgelegt ist, daß eine große Zahl von Zeitdaten bei jedesmaligem Eingang einer Impulsreihe als Ganze in Form einer Impulsreihe verschoben wird und die Zeitdaten für die genannte gleichzeitige Verschiebung eine äußerst hohe Frequenz besitzen müssen, woraus sich ein großer Stromverbrauch ergibt.Though preferred from the standpoint of integrating the electronic timing circuit as more advantageous considered, the dynamic system is not always satisfactory if the electricity demand is also taken into account will. The reason for this is that the dynamic shift register used as a memory circuit is ehi is designed so that a large number of time data is received as a whole each time a pulse train is input is shifted in the form of a pulse train and the time data for said simultaneous shift must have an extremely high frequency, which results in a large power consumption.

Eine elektronische Uhr mit den eingangs aufgeführten Merkmalen ist beispielsweise aus der DT-OS 22 13 460 bekannt. Diese bekannte Uhr verwendet ein 4-Bit parallel verarbeitendes Datensystem, bei welchem die Schieberegister jeweils aus 4-Bit Schieberegistern bestehen, durch die die Zeitdaten verarbeitet werden. Durch die Verwendung der 4-Bit-Schieberegister ergibt sich eine große Speicherkapazität und auch die Möglichkeit, die Zeitdaten mit hoher Geschwindigkeit zu verarbeiten, !edoch wird die bekannte elektronische Uhr durch ein herkömmliches dynamisches Zeitzählsystem angetrieben, so daß vergleichsweise sehr viel Strom verbraucht wird.An electronic clock with the features listed at the beginning is, for example, from the DT-OS 22 13 460 known. This known clock uses a 4-bit parallel processing data system in which the shift registers each consist of 4-bit shift registers through which the time data are processed. The use of the 4-bit shift register results in a large storage capacity and also the Ability to process time data at high speed, but the well-known electronic Clock driven by a conventional dynamic time counting system, so that comparatively a lot Electricity is consumed.

Gemäß einem älteren Vorschlag nach der DT-OS 25 02 707 verarbeitet eine Zählschaltung, die auch für Uhren verwendet werden kann ein 4-Bit parallel verarbeitendes System mit einer Speichermatrix, die beispielsweise aus einer Gruppe von 4 zehnstufigen Schieberegistern bestehen kann, die parallel angesteuert werden. Mit anderen Worten ist der Speicher für die Speicherung der Zeitdaten aus Speicherzellen gebildet, welche in Form einer Matrix angeordnet sind.According to an older proposal according to the DT-OS 25 02 707 processed a counting circuit, which also for A 4-bit parallel processing system with a memory matrix that can be used clocks For example, it can consist of a group of 4 ten-stage shift registers that are controlled in parallel will. In other words, the memory is for storing the time data from memory cells formed, which are arranged in the form of a matrix.

Die der Erfindung zugrundeliegende Aufgabe besteht darin, die elektronische Uhr der eingangs definierten Art hinsichtlich eines geringeren Strombedarfs und hinsichtlich einer möglichen Schaltungsintegration zu verbessern.The object on which the invention is based is to improve the electronic watch defined at the outset Art in terms of a lower power requirement and in terms of a possible circuit integration to enhance.

Diese Aufgabe wird ausgehend von der elektronischen Uhr der eingangs definierten Art erfindungsgemäß dadurch gelöst, daß die Speicherschaltung aus mehreren statischen DirektzugTiffsspeicherzellen besteht, die in Form einer Matrix angeordnet sind, und über eine Datenleitung der bezeichneten Speicherzelle Zeitdaten aussendet wenn eine an eine Speicherzeile angeschlossene Wortauswählleitung mit einem die Speicherzelle bezeichnenden Adressenimpuls versorgt wird, und daß sowohl die Übertrag-Prüfschaltung als auch die Rückstell-Prüfschaltung nur aus Festwert-Speicherzellen aufgebaut istThis object is achieved according to the invention on the basis of the electronic watch of the type defined at the outset solved in that the memory circuit consists of several static direct access tiff memory cells, which are arranged in the form of a matrix, and via a data line of the designated memory cell Sends out time data when a word select line connected to a memory line with a die Memory cell designating address pulse is supplied, and that both the carry check circuit as the reset test circuit is also composed only of read-only memory cells

Im Gegensatz zu dem älteren Vorschlag besteht also erfindungsgemäß die Speicherschaltung aus mehreren Direktzugriffsspeicherzellen, die in Matrixform angeordnet sind. Es ist daher nicht mehr erforderlich, gleichzeitig mehrere Zeitdaten in Form einer Impulskette zu verschieben. Daraus folgt jedoch, daß der Stromverbrauch der elektronischen Uhr wesentlich reduziert wird. Durch die Verwendung von Direktzugriffsspeicherzellen ergeben sich auch weniger Komponenten als bei einer statischen Schieberegisterzelle, so daß sich die Größe eines Chips aufgrund einer höheren Schaltungsintegration vermindern läßtIn contrast to the older proposal, according to the invention, the memory circuit consists of several Random access memory cells arranged in a matrix form. It is therefore no longer necessary to shift several time data in the form of a pulse chain at the same time. It follows, however, that the Power consumption of the electronic watch is significantly reduced. Through the use of random access memory cells there are also fewer components than with a static shift register cell, see above that the size of a chip can be reduced due to increased circuit integration

Besonders vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Ansprüchen 2 und 3.Particularly advantageous configurations and developments of the invention emerge from the Claims 2 and 3.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung an Hand der Zeichnung näher erläutert. Es zeigt
Fig. 1 ein Blockschaltbild einer elektronischen Zeitmeßschaltung mit Merkmalen nach der Erfindung,A preferred embodiment of the invention is explained in more detail below with reference to the drawing. It shows
Fig. 1 is a block diagram of an electronic timing circuit with features according to the invention,

Fig.2 eine detaillierte Darstellung einer Speicherschaltung zur Verwendung bei der elektronischen Zeitmeßschaltung gemäß F i g. 2,
F i g. 3 den Schaltungsaufbau einer Jtatischen Direkt-Zugriffsspeicherzelle mit komplementären MOS-Transistoren, die einen der Grundbauteile der Speicherschaltung gemäß F i g. 2 bildet undFIG. 2 shows a detailed illustration of a memory circuit for use in the electronic timing circuit according to FIG. 2,
F i g. 3 shows the circuit construction of a static direct access memory cell with complementary MOS transistors, which are one of the basic components of the memory circuit according to FIG. 2 forms and

Fig.4 ein Zeitdiagramm für das Blockschaltbild gemäß Fig. 1.4 shows a timing diagram for the block diagram according to FIG. 1.

Gemäß Fig. 1 ist eine Ausgangsklemme eines Taktimpulsoszillators 1 zur Lieferung von Taktimpulsen mit einer Frequenz von z. B. 32,768 kHz an eine Eingangsklemme eines Zeit(steucr)-impulsgenerators 2 angeschlossen, der eine erste Ausgangsklemme zur Abgabe eines ersten, für das Auslesen von Zeitdaten benutzten Zeit(steuer)impulses und eine zweite Ausgangsklemme zur Abgabe eines zweiten Zeit(steuer)impulses aufweist, der für das Einschreiben von Zeitdaten benutzt wird. Die erste Ausgangsklemme des Zeitimpulsgenerators 2 ist mit einem Adressenimpulsgenerator 3 verbunden, der bei Eingang eines Taktimpulses vom Zeitimpulsgenerator 2 einen Adressenimpuls abgibt. Bei der dargestellten Ausführungsform besteht der Adressenimpulsgenerator 3 aus einem Fünfstufen-Binärzähler 4, dessen Zählung sich bei Eingabe des ersten Lese-Zeitimpulses ändert, und einem Adressendekoder 5 zur Abgabe eines Adressenimpulses bei Eingang eines sich fortlaufend ändernden Ausgangssignals vom Binärzähler 4. Der Adressenimpulsgenerator 3 weist 32 Ausgangsklemmen auf, die an die entsprechenden Steuerklemmen eines Speicherschaltung 6 angeschlossen sind, die ihrerseits eine Anzahl von Grundelementen, wie statische Direktzugriffsspeicherze'len mit komplementärem MOS-Transistor aufweist, welche gemäß F i g. 2 in Form einer Matrix aus 32 Zeilen und 4 Spalten angeordnet sind.1 is an output terminal of a clock pulse oscillator 1 for supplying clock pulses with a frequency of e.g. B. 32.768 kHz to an input terminal of a time (control) pulse generator 2 connected, which has a first output terminal for outputting a first, for reading out time data used time (control) pulse and a second output terminal to deliver a second time (control) pulse used for writing time data. The first output terminal of the timing pulse generator 2 is connected to an address pulse generator 3, the input of a clock pulse from the time pulse generator 2 emits an address pulse. In the illustrated embodiment, there is the address pulse generator 3 from a five-stage binary counter 4, the count of which is when you enter the first read time pulse changes, and an address decoder 5 for outputting an address pulse Input of a continuously changing output signal from binary counter 4. The address pulse generator 3 has 32 output terminals which are connected to the corresponding control terminals of a memory circuit 6 are connected, which in turn have a number of basic elements, such as static random access memory cells having a complementary MOS transistor, which according to FIG. 2 in the form of a matrix of 32 lines and 4 columns are arranged.

Die Schaltungsanordnung einer Speicherzelle der genannten Art ist an sich bekannt und braucht daherThe circuit arrangement of a memory cell of the type mentioned is known per se and therefore needs

nicht näher beschrieben zu werden, doch ist diese Schaltungsanordnung zur Verdeutlichung in F i g. 3 veranschaulicht, wobei ein p-Kanal-MOS-Transistor Qt und ein n-Kanal-MOS-Transistor Q2 vorgesehen sind, die zueinander komplementär sind. Ebenso sind ein p-Kanal-MOS-Transistor Qi und ein n-Kanal-MOS-Transistor Q₄ vorgesehen, die einander komplementär sind. Diese Transistoren Q\ — Q₄ bilden gemeinsam einen Flip-Flop-Kreis. Zwei p-Kanal-MOS-Transistoren Q'j, Qi bilden Torschaltungen zum Auslesen und Einschreiben von Zeitdaten. Die Arbeitsweise einer Speicherzelle mit dem vorstehend beschriebenen Aufbau ist an sich bekannt und braucht daher nicht näher erläutert werden. Die Ausgangsklemmen der Speicherschaltung 6 sind mit Eingangsklemmen einer Pufferschaltung 8 verbunden, deren Ausgangsklemmen an die ersten Eingangskiemmen einer Addierschaitungy angeschlossen sind. Die Ausgangsklemmen dieser Addierschaltung 9 sind wiederum mit den Eingangsklemmen einer Korrekturschaltung 10 verbunden, deren Ausgangsklemmen mit den Eingangsklemmen der Speicherschaltung 6 verbunden sind. Die Speicherschaltung 6, die Pufferschaltung 8, die Addierschaltung 9 und die Korrekturschaltung 10 bilden gemeinsam eine geschlossene Schleife bzw. Regelschleife. Die Sekunden-. Minuten- und Stunden-Zeitdaten werden dabei zu Zeitzählzwecken verschoben. Die Steuerklemme der Pufferschaltung 8 ist mit der ersten Ausgangsklemme des Zeitimpulsgenerators 2 verbunden. Eine zweite Eingangsklemme der Addierschaltung 9 ist mit einer der Ausgangsklemmen des Adressenimpulsgenerators 3 verbunden. Die erste Steuerklemme der Korrekturschaltung 10 ist mit einer zweiten Ausgangsklemme des Zeitimpulsgenerators 2 verbunden.not to be described in more detail, but this circuit arrangement is shown in FIG. 3, wherein a p-channel MOS transistor Qt and an n-channel MOS transistor Q2 are provided which are complementary to each other. A p-channel MOS transistor Qi and an n-channel MOS transistor Q ₄ which are complementary to each other are also provided. These transistors Q \ - Q ₄ together form a flip-flop circuit. Two p-channel MOS transistors Q'j, Qi form gate circuits for reading out and writing in time data. The mode of operation of a memory cell with the structure described above is known per se and therefore does not need to be explained in more detail. The output terminals of the memory circuit 6 are connected to input terminals of a buffer circuit 8, the output terminals of which are connected to the first input terminals of an adder circuit. The output terminals of this adding circuit 9 are in turn connected to the input terminals of a correction circuit 10, the output terminals of which are connected to the input terminals of the memory circuit 6. The memory circuit 6, the buffer circuit 8, the adding circuit 9 and the correction circuit 10 together form a closed loop or control loop. The second-. Minute and hour time data are shifted for time counting purposes. The control terminal of the buffer circuit 8 is connected to the first output terminal of the timing pulse generator 2. A second input terminal of the adding circuit 9 is connected to one of the output terminals of the address pulse generator 3. The first control terminal of the correction circuit 10 is connected to a second output terminal of the timing pulse generator 2.

Die Ausgangsklemmen der Pufferschaltung 8 sind mit den Eingangsklemmen einer Rückstell-Prüfschaltung (resei-judging circuit) 11 zur Bestimmung, ob Zeitdaten gelöscht (cleared) .werden sollen, sowie mit den Eingangsklemmen einer Übertrag-Prüfschaltung (carryjudging circuit) 12 verbunden, die bestimmt, ob die Zeitdaten übertragen werden sollen. Eine Rückstellsignal-Ausgangsklemme der Schaltung 11 ist mit einer ersten Eingangsklemme einer Rückstellsignal-Verzögerungsschaltung 13 verbunden. Eine Übertragungssignal-Ausgangsklemme der Übertrag-Prüfschaltung 12 ist an eine erste Eingangsklemme einer Übertragsignal-Verzögerungsschaltung 14 angeschlossen. Eine Ausgangsklemme der Verzögerungsschaltung 13 ist mit einer zweiten Steuerklemme der Korrekturschaltung 10 verbunden, während eine Ausgangsklemme der Verzögerungsschaltung 14 mit einer dritten Eingangsklemme der Addierschaltung 9 verbunden ist. Die Steuerklemmen der Prüfschaltung 11 und der Prüfschaltung 12 sind an die betreffenden Ausgangsklemmen eines UND-Glieds 15 angeschlossen, dessen erste Eingangsklemme mit einer ersten Ausgangsklemme des Zeitimpulsgenerators 2 verbunden ist und deren zweite Ausgangsklemmen mit den Ausgangsklemmen des Adressenimpulsgenerators 3 verbunden sind. Die Ausgangsklemmen der Pufferschaltung 8 sind mit den Eingangsklemmen einer Anzeige-Datenspeicherschaltung 16 und den Eingangsklemmen einer Alarm-Datenspeicherschaltung 17 verbunden. Eine Steuerklemme der Schaltung 16 ist an eine erste Ausgangskiemme einer Steuerschaltung 18 angeschlossen. Eine Steuerklemme der Schaltung 17 ist mit einer zweiten Ausgangsklemme der Steuerschaltung 18 verbunden, deren dritte Ausgangsklemme mit einer zweiten Eingangsklemme der Rückstellsignal-Verzögerungs schaltung 13 und deren vierte Ausgangsklemme mi einer zweiten Eingangsklemme der Übertragsignal Verzögerungsschaltung 14 verbunden ist. Die Steuer schaltung 18, die durch einen äußeren Schalte betätigbar ist, dient zum Korrigieren und Wiedergeber bzw. Anzeigen der Zeit sowie zur Festlegung eine: Zeitpunkts, zu welchem ein Alarm, z. B. ein Wecksigna abgegeben werden soll.The output terminals of the buffer circuit 8 are connected to the input terminals of a reset test circuit (resei-judging circuit) 11 to determine whether time data cleared, as well as with the input terminals of a carry-check circuit (carryjudging circuit) 12, which determines whether the time data should be transmitted. A reset signal output terminal of the circuit 11 is connected to a first input terminal of a reset signal delay circuit 13 connected. A transmission signal output terminal of the carry check circuit 12 is on a first input terminal of a carry signal delay circuit 14 is connected. An output terminal the delay circuit 13 is connected to a second control terminal of the correction circuit 10 connected, while an output terminal of the delay circuit 14 is connected to a third input terminal the adding circuit 9 is connected. The control terminals of the test circuit 11 and the test circuit 12 are connected to the relevant output terminals of an AND gate 15, the first input terminal of which is connected to a first output terminal of the timing pulse generator 2 and the second Output terminals are connected to the output terminals of the address pulse generator 3. the Output terminals of the buffer circuit 8 are connected to the input terminals of a display data storage circuit 16 and the input terminals of an alarm data storage circuit 17 connected. A control terminal of the circuit 16 is connected to a first output terminal of a control circuit 18. A control terminal the circuit 17 is connected to a second output terminal of the control circuit 18, its third output terminal with a second input terminal of the reset signal delay circuit 13 and its fourth output terminal mi a second input terminal of the carry signal Delay circuit 14 is connected. The control circuit 18, which is controlled by an external switch can be operated, is used to correct and reproduce or display the time as well as to define a: Time at which an alarm, e.g. B. a wake-up signal should be issued.

Die Steuerklemmen der Steuerschaltung 18 sind ai die Ausgangsklemmen des Adressenimpulsgenerators; angeschlossen. Eine Ausgangsklemme der Anzeigeda teri-Speicherschaltung 16 ist dabei mit einer Eingangs klemme eines Dekoders 19 und außerdem mit einer de Eingangsklemmen einer exklusiven ODER-Schaltunj 20 verbunden. Eine Ausgangsklemme der Alarmdaten Speicherschaltung 17 liegt an der anderen Eingangs klemme der ODER-Schaltung 20. Eine Ausgangsklem me des Dekoders 19 ist mit einer ersten Eingangsklem me einer Anzeigevorrichtung 21 verbunden, währen eine Ausgangsklemme der exklusiven ODER-Schaltunj 20 an eine zweite Eingangsklemme der Anzeigevorrich tung21 angeschlossen ist.The control terminals of the control circuit 18 are ai the output terminals of the address pulse generator; connected. An output terminal of the display data storage circuit 16 has an input terminal of a decoder 19 and also with one of the input terminals of an exclusive OR circuit 20 connected. One output terminal of the alarm data storage circuit 17 is connected to the other input terminal of the OR circuit 20. An output terminal of the decoder 19 is connected to a first input terminal Me connected to a display device 21, while an output terminal of the exclusive OR circuit 20 is connected to a second input terminal of the display device21.

Im folgenden ist nunmehr die Arbeitsweise de erfindungsgemäßen elektronischen Zeitmeßschaltunj beschrieben. Der Taktimpulsgenerator 1, der z. B. eil Quarz-Oszillatorelement enthält, erzeugt Taktimpuls mit einer Frequenz von z. B. 32,768 kHz, wobei der von Taiktimpulsgenerator 1 erzeugte Taktimpuls zur Fre quenzteilung zum Zeitimpulsgenerator 2 übertrager wird, der seinerseits zwei Zeitimpulse Φ\, Φι (Fig.4A 4B) mit einer Frequenz von 8,192 kHz abgibt. Wie nocr näher erläutert werden wird, dienen der Zeitimpuls Φ zum Auslesen und der Zeitimpuls Φ2 zum Einschreiber von Zeitdaten. Der Ausleseimpuls Φ\ wird auch an der Adressenimpulsgenerator 3 angelegt, der beispielsweis 32 Adressenimpulse A\ bis A32 mit einer Frequenz voi jeweils 256 Hz abgibt. Der Adressenimpulsgenerator zur Lieferung von 32 Adressenimpulsen A\ bis A₃ umfaßt den Fünfstufen-Binärzähler 4, dessen Zählung entsprechend den eingegangenen Lesetaktimpulsen Φ\_α Φΐίπ Φ\_ΐ ■ ■ · fortlaufend variiert, und den Adressendeko der 5 zur Umwandlung der Ausgangssignale de Binärzählers 4 in Adressenimpulse A\ bis /4₃₂.The operation of the electronic timing circuit according to the invention is now described below. The clock pulse generator 1, the z. B. eil contains quartz oscillator element, generates clock pulse with a frequency of z. B. 32.768 kHz, the clock pulse generated by Taiktimpulsgenerator 1 for Fre quenzteilung to the time pulse generator 2, which in turn emits two time pulses Φ \, Φι (Fig.4A 4B) with a frequency of 8.192 kHz. As will be explained in more detail below, the time pulse Φ is used to read out and the time pulse Φ2 is used to write time data. The readout pulse Φ \ is also applied to the address pulse generator 3, which emits, for example, 32 address pulses A \ to A 32 with a frequency of 256 Hz each. The address pulse generator for supplying 32 address pulses A \ to A ₃ comprises the five-stage binary counter 4, the counting of which varies continuously according to the received reading clock pulses Φ \ _α Φΐίπ Φ \ _ΐ ■ ■ · and the address deco of 5 for converting the output signals of the binary counter 4 in address pulses A \ to / 4 ₃₂ .

Im folgenden ist an Hand von F i g. 4 die Arbeitsweis« des Adressenimpulsgenerators 3 erläutert. Zunächst se angenommen, daß der Zeitimpulsgenerator 2 einer ersten Lesezeitimpuls Φ,,, abgibt, der zur Lesezeitim pulsgruppe Φ, des Binärzählers 4 gehört Zu diesen Zeitpunkt ist der Inhalt des Binärzählers 4, nämlich eir Adressenkode, als »0,0,0,0,0« bezeichnet. Beim Ent schlüsseln bzw. Dekodieren dieses Adressenkode. »0,0,0,0,0« liefert der Adressendekoder 5 den entspre chenden Adressenimpuls A_la. Wenn der Binärzähler ' einen zweiten Lesezeitimpuls Φ^b vom Zeitimpulsgene rator 2 erhält, ändert sich der Adressenkode de. Binärzählers 4 in »0,0,0,0,1«. Hierauf gibt der Adressen dekoder 5 den entsprechenden Adressenimpuls A_2a ab Wenn ein dritter Lesezeitimpuls Φι_σ zum Binärzähler übermittelt wird, ändert sich der Kode der in diesen gespeicherten Daten auf »0,0,0,1.0«, und der Adressen dekoder 5 gibt den betreffenden Adressenimpuls A₃, ab Wie erwähnt, werden sodann jedesmal, wenn den Binärzähler 4 ein Lesezeitimpuls Φ\ vom Zeitimpuls generator 2 geliefert wird, Adressenimpulse A₄ As... Az₂ fortlaufend vom Adressendekoder 5 abgenommenDie Adressenimpulse /4i bis A32 werden von Adressenclekoder5 oder vom AdressenimpulsgeneratoIn the following, with reference to FIG. 4 explains the mode of operation of the address pulse generator 3. First of all, it is assumed that the time pulse generator 2 emits a first reading time pulse Φ ,,, which belongs to the reading time pulse group Φ, of the binary counter 4. At this point in time, the content of the binary counter 4, namely eir address code, is »0,0,0,0 , 0 «. When decrypting or decoding this address code. The address decoder 5 supplies the corresponding address pulse A _la "0,0,0,0,0". When the binary counter ' receives a second reading time pulse Φ ^ b from Zeitimpulsgene generator 2, the address code de changes. Binary counter 4 in "0,0,0,0,1". The address decoder 5 then emits the corresponding address pulse A _2a . When a third reading time pulse Φι _{σ is} transmitted to the binary counter, the code of the data stored in this changes to “0,0,0,1.0”, and the address decoder 5 gives the respective address pulse a _3, mentioned from How, then each time the binary counter 4 is a read timing pulse Φ \ is supplied from the timing pulse generator 2, address pulses a ₄ As ... Az ₂ abgenommenDie address pulses / 4i to A32 are continuously from the address decoder 5 of Adressenclekoder5 or from the address pulse generator

3 abgegeben, sooft der Binärzähler 4 des Adressenimpulsgenerators 3 einen Lesezeitimpuls Φ\ vom Zeitimpulsgenerator 2 erhält. Der Adressenimpulsgenerator 3 liefert somit einen Adressenimpuls mit der gleichen Periode wie derjenigen des Zeitimpulses, nämlich mit3 output as often as the binary counter 4 of the address pulse generator 3 receives a reading time pulse Φ \ from the time pulse generator 2. The address pulse generator 3 thus supplies an address pulse with the same period as that of the time pulse, namely with

einer Periode von gj^ Sekunden. Die Zeitspanne,a period of gj ^ seconds. The timespan,

TabelleTabel

welche der Adressenimpulsgenerator 3 für die Erzeugung der 32 verschiedenen Adressenimpulse mit derwhich the address pulse generator 3 for generating the 32 different address pulses with the

angegebenen Periode von gj^ (Sekunden) benötige, beträgtgiven period of gj ^ (seconds), amounts to

~(s) χ 32 = -Sekunden.~ (s) χ 32 = seconds.

Die Ausgangssignale des Adressendekoders 5, nämlich die vom Adressenimpulsgenerator 3 abgegebenen Adressenimpulse A\ bis A&, werden zur Speicherschaltung 6 übertragen.The output signals of the address decoder 5, namely the address pulses A \ to A & emitted by the address pulse generator 3, are transmitted to the memory circuit 6.

Wie erwähnt, ist die Speicherschaltung 6 aus 128 Grundelementen 7 aufgebaut, nämlich aus statischen Direktzugriffs-Speicherzellen mit komplementären MOS-Transistoren, die gemäß F i g. 2 in Matrixform (32 Zeilen χ 4 Spalten) angeordnet sind. Die jeder Spalte zugeordneten Grundelemente 7 sind dabei jeweils durch zwei Datenleitungen Tg-Tg, 74-7}, Ti-Ti und 71-71 (untereinander) verbunden. Andererseits sind die jede Zelle bildenden Grundelemente 7 durch Wortwählleitungen (Einschreibt-Lesewählleitungen) Wi bis W32 (miteinander) verbunden. Die Zahl der in der Matrix vorhandenen Zellen entspricht der in den Patentansprüchen erwähnten »Zeitdatenzahl«, während die Zahl der Matrixspalten »einer für die Darstellung eines Kodes der einzelnen Zeitdaten erforderlichen Bitzahl« gemäß der Definition nach den Patentansprüchen entspricht.As mentioned, the memory circuit 6 is constructed from 128 basic elements 7, namely from static random access memory cells with complementary MOS transistors, which are shown in FIG. 2 are arranged in matrix form (32 rows χ 4 columns). The basic elements 7 assigned to each column are each connected (to one another) by two data lines Tg-Tg, 74-7}, Ti-Ti and 71-71. On the other hand, the primitives 7 constituting each cell are connected (to each other) by word selection lines (write-in read selection lines) Wi to W32. The number of cells present in the matrix corresponds to the "time data number" mentioned in the claims, while the number of matrix columns corresponds to "a number of bits required to represent a code of the individual time data" as defined in the claims.

Einer Wortwählleitung Wi der auf beschriebene Weise in Matrixform angeordneten Speicherschaltung 6 wird ein Adressenimpuls A\ mit einer Periode vonA word selection line Wi of the memory circuit 6 arranged in a matrix form as described above is given an address pulse A \ with a period of

25g Sekunden aufgeprägt. Einer Wortwählleitung V/2 wird ein Adressenimpuls A2 mit einer Periode von '/256 s aufgeprägt, nachdem er gegenüber dem Adressenimpuls At um eine Periode eines Lesezeitimpulses Φι, nämlich um '/8192 s, verzögert worden ist. Auf ähnliche Weise empfängt die Wortwählleitung W₃ einen Adressenimpuls A3 mit einer Periode von V256 s nach einer Verzögerung gegenüber dem Adressenimpuls A2 um eine Periode des Zeitirnpulses Φι, nämlich um '/ei92 s. Die anderen Wortwählleitungen W₄ bis W₃₂ werden mit Adressenimpulsen Aa bis Λ32 mit jeweils einer Periode von '/256S nach fortlaufender Verzögerung um '/ei92 s beschickt25g seconds imprinted. An address pulse A2 with a period of '/ 256 s is impressed on a word selection line V / 2 after it has been delayed from the address pulse At by a period of a reading time pulse Φι, namely by' / 8192 s. Similarly, the word selection line W ₃ receives an address pulse A3 with a period of V256 s after a delay with respect to the address pulse A2 by one period of the time pulse Φι, namely by '/ ei92 s. The other word selection lines W ₄ to W ₃₂ are supplied with address pulses Aa to Λ32 with a period of '/ 256S each after a continuous delay of' / ei92 s

Der Adressenimpulsgenerator 3 liefert Adressenimpulse mit der gleichen Periode ('/si92 s) wie derjenigen, mit welcher der Zeitimpulsgenerator 2 die Zeitimpulse abgibt Der Speicherschaltung 6 werden somit die Adressenimpulse mit einer Periode von >/ei92 s geliefertThe address pulse generator 3 supplies address pulses with the same period ('/ si92 s) as the one with which the time pulse generator 2 emits the time pulses. The memory circuit 6 is thus the Address pulses delivered with a period of> / ei92 s

Die folgende Tabelle veranschaulicht die Beziehung der im Binärzähler 4 gespeicherten Daten, nämlich der Adressenkode, der durch den Adressendekoder 5 aus den Ausgangssignalen des Binärzählers 4 bzw. den Binärkoden umgewandelten 32 Adressenimpulse A_y-A_{zi zu} den in den Speicherzellen der Speicherschaltung 6 gespeicherten, mit den Adressenimpulsen A₁ bis A32 bezeichneten Zeitdaten.The following table illustrates the relationship stored in the binary counter 4 data, namely the address code represented by the address decoder 5 from the output signals of the binary counter 4 or the Binärkoden converted 32 address pulses A _y -A _{z i to} the value stored in the memory cells of the memory circuit 6, time data designated by address pulses A ₁ to A32.

AdressenkodeAddress code

Adressenimpuls Address pulse

Datendata

0000000000 A\A \ J__s J_ _s 256 h 256 h 0000100001 A₂ A ₂ _L ι'_L ι ' UU 0001000010 A₃ A ₃ Is IIs I 0001100011 A₄ A ₄ 10 s §, 10 s §, 0010000100 AsAs 1 min ίί1 min ίί 55 0010100101 A₆ A ₆ 10 min10 min 0011000110 A₇ A ₇ hH 0011100111 AgAg vor/nach Mittagbefore / after noon 0100001000 A₉ A ₉ Wochentagweekday 2020th 0100101001 AioAio ITagITag 0101001010 AuAu 10 Tage10 days 0101101011 A₁₂ A ₁₂ Monatmonth 0110001100 A_n A _n Alarm (Wecksignal) (1)Alarm (wake-up signal) (1) 2525th 1 min1 min ΟΠΟΙΟΠΟΙ Ai4Ai4 Alarm (Wecksignal) (1)Alarm (wake-up signal) (1) 10 min10 min OHIOOHIO A₁₅ A ₁₅ Alarm (Wecksignal) (1)
_n Alarm (wake-up signal) (1)
_n 3030th 0111101111 _A]bAway Alarm (Wecksignal) (1) <Alarm (wake-up signal) (1) < vor/nach Mittag sbefore / after noon s 1000010,000 AnAt Alarm (Wecksignal) (2)Alarm (wake-up signal) (2) 1 min1 min 3535 1000110001 AnAt A|arm (Wecksignal) (2)A | arm (alarm signal) (2) 10 min10 min 1001010010 A₁₉ A ₁₉ Alarm (Wecksignal) (2)
hAlarm (wake-up signal) (2)
H 4040 1001110011 A₂oA ₂ o Alarm (Wecksignal) (2)Alarm (wake-up signal) (2) vor/nach Mittagbefore / after noon 1010010100 AnAt Alarm (Wecksignal) (3) „Alarm (wake-up signal) (3) " 1 min ?1 min? 1010110101 A₂₂ A ₂₂ Alarm (Wecksignal) (3) |Alarm (wake-up signal) (3) | 4545 10 min |10 min | 1011010110 A₂₃ A ₂₃ Alarm (Wecksignal) (3) |Alarm (wake-up signal) (3) | 1011110111 A₂H,A ₂ H, Alarm (Wecksignal) (3) |Alarm (wake-up signal) (3) | 5050 vor/nach Mittag Ibefore / after noon I. 1100011000 A₂sA ₂ s Alarm (Wecksignal) (4) |Alarm (wake-up signal) (4) | 1 min |i1 min | i 1100111001 A₂₆ A ₂₆ Alarm (Wecksignal) (4) |Alarm (wake-up signal) (4) | 10 min |10 min | 5555 1101011010 A₂₁ A ₂₁ Alarm (Wecksignal) (4)
hAlarm (wake-up signal) (4)
H nonnon AnAt Alarm (Wecksignal) (4)Alarm (wake-up signal) (4) vor/nach Mittagbefore / after noon 6060 1110011100 A₂₉ A ₂₉ Alarm (Wecksignal) (5)Alarm (wake-up signal) (5) 1 min1 min 1110111101 AioAio Alarm (Wecksignal) (5)Alarm (wake-up signal) (5) 10 min10 min 6565 1111011110 AnAt Alarm (Wecksignal) (5)
hAlarm (wake-up signal) (5)
H HillHill AnAt Alarm (Wecksignal) (5)Alarm (wake-up signal) (5) vor/nach Mittagbefore / after noon

Der in obiger Tabelle enthaltene Ausdruck »Daten« bezeichnet die in den Speicherzellen der Speicherschaltung 6 gespeicherten, durch die Adressenimpulse spezifizierten Zeitdaten. Beispielsweise umfassen die Daten »'/256 s« °/256s, ^!/256S bis ¹⁵/256S. Die Daten »'/ies« umfassen %6S, Vies bis ²/i6s bis 'Vies. Die Daten »1 s« umfassen 0 s, 2 s bis 9 s. Die Daten »10 s« umfassen 00 s, 20 s bis 50 s. Die Daten »1 min« umfassen 0 min, 2 min bis 9 min. Die Daten »10 min« umfassen 00 min, 20 min bis 50 min. Die Daten »Stunden« bzw. »h« umfassen 0 h, 2 h bis 11 h.The term "data" contained in the above table denotes the time data stored in the memory cells of the memory circuit 6 and specified by the address pulses. For example, the data includes "'/ 256 s" ° / 256s ^,! / 256S to ¹⁵ / 256S. The data "/ ies" includes% 6S, Vies through ² / i6s through 'Vies. The data "1 s" is 0 s, 2 s to 9 s. The data "10 s" is 00 s, 20 s to 50 s. The data "1 min" is 0 min, 2 min to 9 min. The data “10 min” encompasses 00 min, 20 min to 50 min. The data “hours” or “h” encompasses 0 h, 2 h to 11 h.

Die obige Tabelle besitzt folgende Bedeutung: Wenn ein Ausgangssignal des Binärzählers 4 einen Adressenkode »0,0,0,0,0« besitzt, erzeugt der Adressendekoder 5 einen Adressenimpuls A\ zur Bezeichnung.der Speicherzelle der Speicherschaltung 6, in welcher die Dateneinheit »'/256 s« gespeichert werden soll. Wenn der Zeitimpulsgenerator 2 den nachfolgenden Zeitimpuls zum Binärzähler 4 liefert, erzeugt dieser Zähler einen Adressenkode »0,0,0,0,1«. Der Adressendekoder 5 gibt dabei den betreffenden Adressenimpuls Ai zur Bezeichnung der Speicherzelle der Speicherschaltung 6 ab, in welcher die Dateneinheit »Vi6 s« gespeichert werden soll. Die im Binärzähler gespeicherte Dateneinheit ändert sich somit jedesmal dann, wenn der Zeitimpulsgenerator 2 einen Zeitimpuls an den Binärzähler 4 liefert. Der Adressendekoder 5 gibt die entsprechenden Adressenimpulse A3 bis An zur Bezeichnung der Speicherzellen der Speicherschaltung 6 ab, in denen die jeweiligen Zeitdaten gespeichert werden sollen. Wie aus obiger Tabelle hervorgeht, bezeichnet jeder Adressenimpuls /4)3 bis A32 die Speicherzelle der Speicherschaltung 6, in welcher eine der in den fünf Gruppen enthaltenen Alarmdateneinheiten gespeichert werden soll.The above table has the following meaning: If an output signal of the binary counter 4 has an address code »0,0,0,0,0«, the address decoder 5 generates an address pulse A \ to designate the memory cell of the memory circuit 6 in which the data unit » '/ 256 s «should be saved. When the time pulse generator 2 supplies the following time pulse to the binary counter 4, this counter generates an address code "0,0,0,0,1". The address decoder 5 outputs the relevant address pulse Ai to designate the memory cell of the memory circuit 6 in which the data unit "Vi6 s" is to be stored. The data unit stored in the binary counter thus changes each time the time pulse generator 2 supplies a time pulse to the binary counter 4. The address decoder 5 emits the corresponding address pulses A3 to An for designating the memory cells of the memory circuit 6 in which the respective time data are to be stored. As can be seen from the table above, each address pulse / 4) 3 to A32 designates the memory cell of the memory circuit 6 in which one of the alarm data items contained in the five groups is to be stored.

Im folgenden ist anhand von F i g. 4 die Arbeitsweise der Speicherschaltung 6 beschrieben. Dabei sei angenommen, daß eine Wortwählleitung W\ der Speicherschaltung 6 mit einem ersten Adressenimpuls A\_a des Adressenimpulsgenerators 3 beschickt wird, um diejenige, an die Leitung W\ angeschlossene Speicherzelle der Speicherschaltung 6 zu bezeichnen, in welcher die Dateneinheit »'/256 s« gespeichert werden soll. Der Lesezeitimpuls Φ\ und die einzelnen Adressenimpulse Ai bis A32 werden synchron abgegeben. Wenn daher der Adressenimpuls A\_a der Wortwählieitung Wi der Speicherschaltung 6 zugeführt wird, wird der Lesezeitimpuls Φ\₃ zum Auslesen der Zeitdaten an die Steuerklemme der Pufferschaltung 8 angelegt, um die in der durch den Adressenimpuls A\_a bezeichneten Speicherzelle gespeicherten Daten »0,0,0,0« auszulesen. Diese Zeitdaten »0,0,0,0« werden von der Pufferschaltung 8 zu den ersten Eingangsklemmen der Addierschaltung 9 geliefert. Nur dann, wenn die mit der Wortwählleitung Wi verbundene Speicherzelle als Adresse für das Auslesen oder Einschreiben von Zeitdaten ausgewählt worden ist, wird der Adressenimpuls A] der Addierschaltung 9 als Signal zugeführt, das eine Mindestzeiteinheit darstellt. In der Addierschakung 9 wird daher eine Zeitdateneinheit »0,0,0,0« von der Pufferschaltung 6 zur Mindestzeiteinheit hinzuaddiert, um eine als »0,0,0,1« verschlüsselte, V256S angebende Mindestzeiteinheit zu liefern, die dann zur Korrekturschaltung 10 übermittelt wird. Wenn an die Steuerklemme der Korrekturschaltung 10 ein Einschreibzeitimpuls $2a (Fig. 4B) vom Zeitimpulsgenerator 2 angelegt wird, wird eine obengenannte Zeitdateneinheit »0,0,0,1« aus der Korrekturschaltung 10 herausgezogen, um in die durch den Adressenimpuls A\_a bezeichnete Speicherzelle eingeschrieben zu werden, nämlich in die mit der Wortwählleitung Wi verbundene Speicherzelle. Wenn auf noch zu beschreibende Weise ein Rückstellsignal bezüglich einer durch die Addierschaltung 9 gelieferten Zeitdateneinheit zugeführt wird, löscht die Korrekturschaltung 10 diese Zeitdaten, während sie bei Nichteingang eines Rückstellsignals diese Zeitdaten hält oder speichert.The following is based on FIG. 4 the mode of operation of the memory circuit 6 is described. It is assumed here that a word selection line W \ of the memory circuit 6 is supplied with a first address pulse A \ _{a from} the address pulse generator 3 in order to designate the memory cell of the memory circuit 6 connected to the line W \ in which the data unit »'/ 256 s «Should be saved. The reading time pulse Φ \ and the individual address pulses Ai to A32 are emitted synchronously. Therefore, when the address pulse A \ _{a is} supplied to the word selection line Wi of the memory circuit 6, the read timing pulse Φ \ ₃ for reading out the timing data is applied to the control terminal of the buffer circuit 8 to increase the data stored in the memory cell designated by the address pulse A \ _{a »0} , 0,0,0 «to be read out. These time data “0,0,0,0” are supplied from the buffer circuit 8 to the first input terminals of the adder circuit 9. Only when the memory cell connected to the word selection line Wi has been selected as the address for reading out or writing in time data is the address pulse A] supplied to the adding circuit 9 as a signal which represents a minimum time unit. In the adding circuit 9, a time data unit “0,0,0,0” is therefore added by the buffer circuit 6 to the minimum time unit in order to deliver a minimum time unit which is coded as “0,0,0,1” and is V256S, which is then sent to the correction circuit 10 is transmitted. When a write-in timing pulse $ 2a (FIG. 4B) is applied to the control terminal of the correction circuit 10 from the timing pulse generator 2, the above-mentioned time data unit "0,0,0,1" is extracted from the correction circuit 10 to be converted into the memory indicated by the address pulse A \ _a designated memory cell to be written, namely in the memory cell connected to the word select line Wi. When a reset signal relating to a unit of time data supplied by the adding circuit 9 is supplied in a manner to be described later, the correction circuit 10 cancels this time data, while it holds or stores this time data if a reset signal is not received.

Danach gibt der Zeitimpulsgenerator 2 mit einer Verzögerung von '/ei92 s gegenüber dem ersten Lesezeitimpuls <t>\„ einen zweiten Zeitimpuls Φκ, ab, der dem Binärzähler 4 des Adressenimpulsgenerators 3 zugeführt wird und die bereits im Binärzähler gespeicherten Daten auf »0,0,0,0,1« ändert, wie in der Adressenkodespalte der obigen Tabelle gezeigt. Diese neuen Daten des Binärzählers 4 mit einem Adressenkode »0,0,0,0,1« werden durch den Adressendekoder 5 entschlüsselt. Als Ergebnis liefert der Adressenimpulsgenerator 3 einen Adressenimpuls A2a entsprechend dem Adressenkode »0,0,0,0,1«. Dieser Adressenimpuls Ai_a wird dabei, wie erwähnt, mit einer Verzögerung von '/8192 s gegenüber dem vorhergehenden Adressenimpuls A\_a abgegeben und zu einer Wortwählleitung W2 geliefert, um die an letztere angeschlossene Speicherzelle zu bezeichnen, in welcher die Dateneinheit »'/i6 s« gespeichert werden soll. Wie aus F i g. 4A und 4D hervorgeht, werden der Lesezeitimpuls Φυ, und der Adressenimpuls Ai_a auf die in Verbindung mit dem Adressenimpuls A\_a beschriebene Weise gleichzeitig erzeugt. Wenn daher der Adressenimpuls /42a an die Wortwählleitung W2 geliefert wird, wird der Lesezeitimpuls <fr\b gleichzeitig zur Steuerklemme der Pufferschaltung 8 geschickt, so daß die in der durch den Adressenimpuls /42a bezeichneten Speicherzelle gespeicherten Zeitdaten »0,0,0,0« aus der Speicherschaltung 6 ausgelesen werden. Diese Zeitdaten(einheit) »0,0,0,0« werden (wird) von der Pufferschaltung 8 zur Addierschaltung 9 geschickt. Der Adressenimpuls A\ wird der Addierschaltung 9 als Signal mit einer Mindestzeiteinheit (minimum unit time) V256S nur dann zugeführt, wenn die Speicherzelle ausgewählt worden ist, in welcher eine Zeitdateneinheit »'/256 s« gespeichert werden soll. Wenn eine Speicherzelle bezeichnet worden ist, in der eine Zeitdateneinheit »'/i6 s« gespeichert werden soll wird der Adressenimpuls als eine Mindestzeiteinheit '/256 s bezeichnendes Signal nicht geliefert. In der Addierschaltung 9 wird den von der Pufferschaltung 9 gelieferten Zeitdaten »0,0,0,0« kein Signal hinzuaddiert, so daß die Addierschaltung 9 das gleiche Ausgangssignal wie die bereits empfangenen Zeitdaten »0,0.0,0« erzeugt. Diese Ausgangszeitdaten »0,0,0,0« werden zur Korrekturschaltung 10 übertragen. Wenn die Steuerklemme der Korrekturschaltung '^O einen Einschreibzeitimpuls Φ20 vom betreffenden Generator 2 empfängt, werden die Zeitdaten »0,0,0,0« zu der durch den Adressenimpuls A2a bezeichneten Speicherzelle der Speicherschaltung 6 übertragen.Then the time pulse generator 2 emits a second time pulse Φκ, with a delay of '/ ei92 s compared to the first reading time pulse <t> \ “ , which is fed to the binary counter 4 of the address pulse generator 3 and the data already stored in the binary counter to» 0.0 , 0,0,1 «changes as shown in the address code column of the table above. These new data from the binary counter 4 with an address code “0,0,0,0,1” are decrypted by the address decoder 5. As a result, the address pulse generator 3 supplies an address pulse A2a corresponding to the address code "0,0,0,0,1". As mentioned, this address pulse Ai _a is emitted with a delay of '/ 8192 s compared to the preceding address pulse A \ _a and supplied to a word selection line W2 to designate the memory cell connected to the latter in which the data unit »' / i6 s «should be saved. As shown in FIG. 4A and 4D, the reading timing pulse Φυ and the address pulse Ai _a are simultaneously generated in the manner described in connection with the address pulse A \ _a. Therefore, when the address pulse / 42a is supplied to the word selection line W2, the reading timing pulse <fr \ b is simultaneously sent to the control terminal of the buffer circuit 8 so that the timing data stored in the memory cell designated by the address pulse / 42a »0,0,0,0 «Are read out from the memory circuit 6. This time data (unit) “0,0,0,0” is (is) sent from the buffer circuit 8 to the adder circuit 9. The address pulse A \ is supplied to the adding circuit 9 as a signal with a minimum unit time V256S only when the memory cell has been selected in which a time data unit "/ 256 s" is to be stored. If a memory cell has been designated in which a time data unit "/ i6 s" is to be stored, the address pulse as a signal indicating a minimum time unit "/ 256 s is not supplied. In the adding circuit 9, no signal is added to the time data "0,0,0,0" supplied by the buffer circuit 9, so that the adding circuit 9 generates the same output signal as the time data "0,0,0,0" already received. These output time data “0,0,0,0” are transmitted to the correction circuit 10. When the control terminal of the correction circuit '^ O receives a write-in time pulse Φ20 from the relevant generator 2, the time data “0,0,0,0” are transferred to the memory cell of the memory circuit 6 designated by the address pulse A2a.

Wenn der Zeitimpulsgenerator 2 einen dritten Leseimpuls <&\_c abgibt, liefert der Adressenimpulsgenerator 3 auf ähnliche Weise einen Adressenimpuls Az_a synchron mit dem Lesezeitimpuls Φΐι> Der Adressenimpuls /43a wird einer Wortwählieitung W3 zugeführt, dieWhen the time pulse generator 2 emits a third read pulse <& \ _c , the address pulse generator 3 supplies an address pulse Az _{a in a} similar manner in synchronism with the read time pulse Φΐι> The address pulse / 43a is fed to a word selection line W3 which

b5 an die Speicherzelle angeschlossen ist, in welcher eine Zeitdateneinheit von »1 s« gespeichert werden soll. Zu diesem Zeitpunkt wird die gleiche Operation durchgeführt wie bei Eingang des Adressenimpulses Aia- b5 is connected to the memory cell in which a time data unit of "1 s" is to be stored. At this point in time, the same operation is carried out as when the address pulse Aia-

Später werden auf vorher beschriebene Weise die Adressenimpulse durch den Adressenimpulsgenerator 3 synchron mit den Zeitimpulsen erzeugt, die durch den Zeitimpulsgenerator 2 mit einer Periode von Vei92(s) ausgegeben werden. Bei Eingang dieser Adressenimpulse führt die Speicherschaltung 6 eine Zeitzähloperation durch.Later, in the manner previously described, the address pulses are generated by the address pulse generator 3 generated synchronously with the time pulses generated by the time pulse generator 2 with a period of Vei92 (s) are issued. Upon receipt of these address pulses, the memory circuit 6 performs a time counting operation by.

Wie aus obiger Tabelle hervorgeht, liefert der Adressenimpulsgenerator 3 zweiunddreißig verschiedene Adressenimpulse A\ bis A₃₂ entsprechend den im 3inärzähler 4 gespeicherten Daten, d. h. Adressenkoden. Wenn eine Zeitzählfunktion bis zur Ausgabe der Adressenimpulse A\ bis Λ32 abgeschlossen ist, liefert der Adressenimpulsgenerator 3 synchron mit einem Zeitimpuls <£id(Fig.4A)einen Adressenimpuls A\b,der — wie im vorher beschriebenen Fall — an die Wortwählleitung Wi der Speicherschaltung 6 angelegt wird, um die mit dieser Leitung W_x verbundene Speicherzelle zu bezeichnen, in welcher eine Zeitdateneinheit »V256S« gespeichert werden soll. Der vom Zeitimpulsgenerator 2 abgegebene Zeitimpuls Φι</ wird an den Adressenimpulsgenerator 3 und außerdem an die Steuerklemme der Pufferschaltung 8 angelegt, um die Zeitsteuerung für das Auslesen der Zeitdaten aus der Speicherschaltung 6 zu gewährleisten. Infolgedessen werden die Zeitdaten »0,0,0,1« entsprechend V256S aus der durch den Adressenimpuls A\t bezeichneten Speicherzelle zur Pufferschaltung 8 ausgelesen. Diese Zeitdaten »0,0,0,1« werden von der Pufferschaltung 8 zur Addierschaltung 9 geliefert. Wenn eine Speicherzelle für das Auslesen und Einschreiben einer Zeitdateneinheit »V256 s« durch den Adressenimpuls bezeichnet wird, wird letzterer als Signal mit Mindestzeiteinheit zur Addierschaltung 9 übermittelt Infolgedessen erzeugt die Addierschaltung 9 eine ²/256s bezeichnende Ausgangszeitdateneinheit »0,0,1,0«, die durch Hinzuaddieren der durch den Adressenimpuls A\ dargestellten Mindestzeiteinheit zu einer von der Speicherschaltung 6 gelieferten Zeitdateneinheit erhalten wird. Diese Dateneinheit 0,0,1,0 wird zur Korrekturschaltung 10 übertragen. Wenn die Steuerklemme der Korrekturschaltung 10 mit einem Einschreibzeitimpuis Φ_2σ beaufschlagt wird, werden die Zeitdalen »0,0,1,0« in der bezeichneten Speicherzelle der Speicherschaltung 6 gespeichert. Wenn der Zeitimpulsgenerator 2 später einen Auslesezeitimpuls 4> Φιc an den Binärzähler 4 des Adressenimpulsgenerators 3 liefert, ändern sich die im Binärzähler 4 gespeicherten Daten auf »0,0,0,0,1«. Der Adressendekoder 5 des Adressenimpulsgenerators 3 entschlüsselt diese Daten »0,0,0,0,1«, und er gibt einen Adressenimpuls A₂b ab, der an die Wortwählieitung W₂ der Speicherschaltung 6 angelegt wird, um die mit dieser Leitung W₂ verbundene Speicherzelle zu bezeichnen, in welcher eine Zeitdateneinheit »Vi6S« gespeichert werden soll. Nach Eingang eines Lesezeitimpulses Φ\_ε werden in der Speicherzelle gespeicherte Zeitdaten »0,0,0,0« zur Pufferschaltung 8 ausgelesen, und diese Zeitdaten werden von der Pufferschaltung 8 zur Addierschaltung 9 übertragen, die deshalb, weil sie kein zu den Zeitdaten »0,0,0,0« zu addierendes Signal empfängt, das gleiche Ausgangssi- t>o gnai wie die Zeitdaten »0,0,0,0« an die Korrekturschaltung 10 abgibt Wenn an die Steuerklemme der Korrekturschaltung 10 ein Einschreibzeitimpuls Φ_2ί1 angelegt wird, werden die Daten »0,0,0,0« in die durch den Adressenimpuls A₂b bezeichnete Speicherzelle der Speicherschaltung eingeschrieben.As can be seen from the table above, the address pulse generator 3 supplies thirty-two different address pulses A \ to A ₃₂ corresponding to the data stored in the 3-digit counter 4, ie address codes. When a time counting function is completed until the address pulses A \ to Λ32 are output, the address pulse generator 3 supplies an address pulse A \ b synchronously with a time pulse <£ id (FIG. 4A), which - as in the case described above - to the word selection line Wi Memory circuit 6 is applied to designate the memory cell connected to this line W _x , in which a time data unit "V256S" is to be stored. The time pulse Φι </ emitted by the time pulse generator 2 is applied to the address pulse generator 3 and also to the control terminal of the buffer circuit 8 in order to ensure the timing for reading out the time data from the memory circuit 6. As a result, the time data "0,0,0,1" corresponding to V256S is read out to the buffer circuit 8 from the memory cell designated by the address pulse A \ t. These time data “0,0,0,1” are supplied from the buffer circuit 8 to the adder circuit 9. If a memory cell for reading out and writing a time data unit "V256 s" is designated by the address pulse, the latter is transmitted to the adding circuit 9 as a signal with a minimum time unit. As a result, the adding circuit 9 generates an ^{output time data unit "0,0,1,0" denoting 2} / 256s. obtained by adding the minimum time unit represented by the address pulse A \ to a time data unit supplied from the memory circuit 6. This data unit 0,0,1,0 is transmitted to the correction circuit 10. When a write-in time pulse Φ _{2σ is} applied to the control terminal of the correction circuit 10, the time values “0,0,1,0” are stored in the designated memory cell of the memory circuit 6. If the time pulse generator 2 later supplies a readout time pulse 4> Φιc to the binary counter 4 of the address pulse generator 3, the data stored in the binary counter 4 changes to "0,0,0,0,1". The address decoder 5 of the address pulse generator 3 decrypts this data "0,0,0,0,1", and it emits an address pulse A ₂ b , which is applied to the word selection line W _{2 of} the memory circuit 6 in order to convert the data with this line W ₂ to designate connected memory cell in which a time data unit "Vi6S" is to be stored. Upon receipt of a read time pulse Φ \ _ε , time data "0,0,0,0" stored in the memory cell are read out to the buffer circuit 8, and this time data is transferred from the buffer circuit 8 to the adding circuit 9, which because there is no information about the time data " 0,0,0,0 "to additively receives signal, the same Ausgangssi- t> o Gnai as time data" 0,0,0,0 "to the correction circuit 10 outputs, when a Einschreibzeitimpuls Φ applied to the control terminal of the correction circuit 10 _2ί1 the data "0,0,0,0" is written into the memory cell of the memory circuit designated by the address pulse A ₂ b.

Anschließend werden auf beschriebene Weise die Daten des Binärzählers 4 des Adressenimpulsgenerators 3 bei Eingang eines Lesezeitimpulses Φι vom Zeitimpulsgenerator 2 verändert, so daß der Adressenimpulsgenerator 3 seinerseits Adressenimpulse A3 bis A₃₂ erzeugt. Die Speicherzellen der Speicherschaltung 6 werden durch die Adressenimpulse A3 bis A₃₂ zur Durchführung einer Zeitzähloperation bezeichnet.Then, in the manner described, the data of the binary counter 4 of the address pulse generator 3 is changed upon receipt of a read time pulse Φι from the time pulse generator 2, so that the address pulse generator 3 in turn generates address pulses A3 to A _32. The memory cells of the memory circuit 6 are designated by the address pulses A3 to A ₃₂ for performing a time counting operation.

Die in den 32 Speicherzellen der Speicherschaltung 6 gespeicherten Zeitdaten werden bei Eingang eines Adressenimpulses vom betreffenden Generator 3 mit einer Periode von '/ei92(s) ausgelesen. Dies bedeutet, daß alle in der. 32 Speicherzellen gespeicherten Zeitdaten in einer Gesamtzeit von V8192 (s)x32 = V256 (s) ausgelesen werden.The time data stored in the 32 memory cells of the memory circuit 6 are saved upon receipt of a Address pulse from the relevant generator 3 is read out with a period of '/ ei92 (s). This means, that all in the. 32 memory cells stored time data in a total time of V8192 (s) x32 = V256 (s) can be read out.

Bei der herkömmlichen, dynamischen elektronischen Zeitmeßschaltung, bei welcher jede Zeitdateneinheit — wie bei der beschriebenen Ausführungsform — aus 4 Bits besteht, müssen alle in einer Speicherschaltung gespeicherten Zeitdaten gleichzeitig mit einer äußerst hohen Frequenz von z.B. V256 χ V32X ^l/4(s)=^l/ei92X Ua (s) = '/32728 (s) verschoben werden.In the conventional, dynamic electronic time measuring circuit, in which each time data unit - as in the embodiment described - consists of 4 bits, all time data stored in a memory circuit must simultaneously with an extremely high frequency of, for example, V256 χ V32X ^l / 4 (s) = ^l / ei92X Ua (s) = '/ 32728 (s).

Im Gegensatz dazu brauchen bei der erfindungsgemäßen dynamischen elektronischen Zeitmeßschaltung lediglich 32 Zeitdaten aufeinanderfolgend mit einer Periode von '/ei92 s verschoben werden. Dies bedeutet, daß die jeweiligen Zyklen der Verschiebung der 32 Zeitdaten mit einer Periode von V256 s erfolgen, so daß die betreffenden Zeitdaten eine niedrige Verschiebefrequenz besitzen können und der Strombedarf oder -verbrauch wirksam vermindert wird.In contrast, need in the dynamic electronic timing circuit according to the invention only 32 time data is shifted consecutively with a period of '/ ei92 s. This means, that the respective cycles of shifting the 32 time data are made with a period of V256 s, so that the time data in question may have a low shift frequency and the power requirement or -consumption is effectively reduced.

Die von der Pufferschaltung 8 gelieferten Daten werden auch der Rückstell-Prüfschaltung 11 und der Übertrag-Prüfschaltung 12 zugeführt. Wenn die vorgegebenen Bedingungen erfüllt sind, erzeugen die Prüfschaltungen 11 und 12 Rückstell- bzw. Übertragsignale. The data supplied from the buffer circuit 8 are also sent to the reset checking circuit 11 and the Carry-over check circuit 12 is supplied. If the specified conditions are met, the generate Test circuits 11 and 12 reset and carry signals.

Im folgenden ist die Arbeitsweise der Rückstell-Prüfschaltung 11 und der Übertrag-Prüfschaltung 12 unter Bezugnahme auf eine Zeitdateneinheit »'/256 s« mit einer Mindestzeiteinheit von °/256 s auf eine Höchstzeiteinheit von 1⁵/256 s beschrieben. Dabei sei angenommen daß eine in der durch den Adressenirnpuls A\ bezeichneten Speicherzelle gespeicherte Zeildateneinheit einen Kode »1,1,1,1« entsprechend ^l5/2«. s besitzt. Der Kode »1,1,1,1« wird dann bei Eingang eines Lesezeitimpulses Φ·, zur Pufferschaltung 8 ausgelesen. Die Zeitdaten werden an die Anzeigedaten-Speicherschaltung 16 und die Addierschaltung 9 sowie an die Rückstell- und die Übertrag-Prüfschaltung 11 bzw. 12 geliefert. Wenn die Prüfschaltung 11 mit der Zeitdateneinheit »1,1,1,1« beschickt wird, bestimmt sie, daß die Zeitdaten eine Höchstzeiteinheit von ¹⁵/256s besitzen, und sie wird bei Eingang eines UND-Signals Φι · A\ aus einem Zeitimpuls Φι und einem Adressenimpuls A₁ vom UND-Glied 15 betätigt, so daß sie ein Rückstellsignal erzeugt, das dann bei Eingang eines Lese-Zeitimpulses Φι zur Rückstellsignal-Verzögerungsschaltung 13 geleitet wird. Ein durch diese Schaltung 13 gehaltenes Rückstellsignal wird bei Eingang eines Einschreibzeitimpulses Φ₂ zur Korrekturschaltung 10 geliefert, wenn die von der Pufferschaltung 8 zur Addierschaltung 9 ausgegebenen Zeitdaten danach den Zeitimpuls Φ₂ darstellen, so daß die Zeitdaten in Form von »0,0,0,0« gelöscht werden. Die gelöschten Zeitdaten »0,0,0,0« werden zur bezeichneten Speicherzelle der Speicherschaltung 6 geliefert, in welcher die Zeitdaten(einheit) '/256 s gespeichert werden soil(en).In the following, the operation of the reset-test circuit 11 and the carry-checking circuit 12 with reference to a time data unit "'/ s / s / s described 256" with a minimum time unit of ° 256 to a maximum time unit of 1 ⁵ 256th It is assumed that a stored in the direction indicated by Adressenirnpuls A \ memory cell Zeildateneinheit a code "1,1,1,1" according ^l5 / 2 ". s owns. The code "1,1,1,1" is then read out to the buffer circuit 8 when a read time pulse Φ · is received. The time data are supplied to the display data storage circuit 16 and the adder circuit 9 and to the reset and carry check circuits 11 and 12, respectively. If the test circuit 11 is loaded with the time data unit "1,1,1,1", it determines that the time data have a maximum time unit of ¹⁵ / 256s, and it becomes a time pulse Φι upon receipt of an AND signal Φι · A \ and an address pulse A ₁ actuated by the AND gate 15 so that it generates a reset signal which is then passed to the reset signal delay circuit 13 upon receipt of a read time pulse Φι. A held by this circuit 13 a reset signal is supplied a Einschreibzeitimpulses Φ ₂ to correction circuit 10 at input when the time data output from the buffer circuit 8 to the adding circuit 9 constitute afterwards the timing pulse Φ _2, so that the time data in the form of "0,0,0 , 0 «can be deleted. The deleted time data "0,0,0,0" are delivered to the designated memory cell of the memory circuit 6, in which the time data (unit) '/ 256 s is (are) to be stored.

Wenn die über die Pufferschaltung 8 aus der Speicherschaltung 6 ausgelesenen Zeitdaten einenWhen the time data read out from the memory circuit 6 via the buffer circuit 8 is a

¹⁵/256S angebenden Kode »1,1.1,1« besitzen, wird die Übertrag-Prüfschaltung 12 bei Eingang eines aus einem Zeitimpuls Φ\ und einem Adressenimpuls A\ zusammengesetzten UND-Signals Φ\ ■ A\ zur Erzeugung eines Obertragsignals betätigt, das nach Eingang eines Zeitimpulses Φ·, zur Übertragsignal-Verzögerungsschaltung 14 geleitet wird. Wenn eine Zeitdateneinheit Vie s bei Eingang eines Zeitimpulses Φι aus der betreffenden Speicherzelle der Speicherschaltung 6, die durch einen im Anschluß an einen Adressenimpuls A\ ausgegebenen Adressenimpuls A2 bezeichnet worden ist, ausgelesen und zur Addierschaltung 9 übermittelt wird, wird das von der Übertragsignal-VerzögerungsEchaltung 14 gehaltene, genannte Übertragsignal bei Eingang eines Zeit(steuer)impulses Φ2 auch zur Addierschaltung 9 geschickt. In der Addierschaltung 9 wird die Zeitdateneinheit »'/ie s« dem von der Verzögerungsschaltung 14 gelieferten Übertragsignal hinzuaddiert, d. h. eine binäre »i« wird dem aus der Speicherschaltung 6 ausgelesenen Kode der Zeitdateneinheit »Vies« hinzuaddiert Nach Berichtigung in der Korrekturschaltung 10 wird eine bei dieser Addition erhaltene Zeitdateneinheit der Speicherschaltung 6 eingegeben, wodurch der Übertragvorgang durchgeführt wird. ¹⁵ / 256S indicating code "1,1.1,1" own, is the carry-checking circuit 12 upon receipt of one of a timing pulse Φ \ and an address pulse A \ composite AND signal Φ \ ■ A \ actuated to generate an upper carry signal by Input of a time pulse Φ ·, to the carry signal delay circuit 14 is passed. When a time data unit Vie s is read out on receipt of a time pulse Φι from the relevant memory cell of the memory circuit 6, which has been designated by an address pulse A2 output following an address pulse A \ , and transmitted to the adding circuit 9, this is done by the carry signal delay circuit 14 held, said carry signal on receipt of a time (control) pulse Φ2 also sent to the adder circuit 9. In the adding circuit 9 the time data unit "'/ ie s" is added to the carry signal supplied by the delay circuit 14, ie a binary "i" is added to the code of the time data unit "Vies" read from the memory circuit 6 unit of time data obtained in this addition is input to the memory circuit 6, whereby the carry-over operation is carried out.

Wenn eine Zeitkorrektur nötig ist, wird eine mit Adressenimpulsen A₁ bis Λ32 beschickte Steuerschaltung 18 z. B. durch einen äußeren Schalter auf Zeitkorrekturbetriebsart gestellt. Ein von der Steuerschaltung 18 abgegebenes Zeitkorrektursignal wird zu der Rückstellsignal- und zur Übertragsignal-Verzögerungsschaltung 13 bzw. 14 geleitet. Die Operation der Einstellung einer Alarm- bzw. Wecksignalzeit erfolgt auf ähnliche Weise durch ein Ausgangssignal von der Steuerschaltung. Ein der Steuerschaltung 18 eingegebenes Eingangssignal S bezeichnet ein Signal vom äußeren Schalter.If a time correction is necessary, a _{control circuit 18 loaded with address pulses A 1} to Λ32, for. B. set to time correction mode by an external switch. A timing correction signal output from the control circuit 18 is sent to the reset signal and carry signal delay circuits 13 and 14, respectively. The operation of setting an alarm time is similarly performed by an output from the control circuit. An input signal S input to the control circuit 18 denotes a signal from the external switch.

Die Rückstell-Prüfschaltung 11 und die Übertrag-Prüfschaltung 12 sollten vorzugsweise aus komplementären MOS-Transistor-Mikroprogramm- bzw. -Festwertspeicherzellen bestehen, die nur einen geringen Strombedarf besitzen und leicht zu konstruieren sind.The reset checking circuit 11 and the carry checking circuit 12 should preferably be made up of complementary ones MOS transistor microprogram or fixed-value memory cells exist that only have a small amount Have electricity requirements and are easy to construct.

Von den aus der Pufferschaltung 8 ausgegebenen Daten werden die Zeitdaten, die aus den durch die Adressenimpulse A\-An bezeichneten Speicherzellen ausgelesen werden, auch zur Anzeigedaten-Speicherschaltung 16 übertragen, wenn von der Steuerschaltung 18 ein Steuersignal zur Anzeigedaten-Speicherschaltung 16 geleitet wird:Of the data output from the buffer circuit 8, the time data which are read out from the memory cells designated by the address pulses A \ -An are also transmitted to the display data storage circuit 16 when a control signal is passed from the control circuit 18 to the display data storage circuit 16:

Von den von der Pufferschaltung 8 gelieferten Zeitdaten werden die aus den durch Adressenimpulse An bis A32 bezeichneten Speicherzellen ausgelesenen Alarmzeit-Stelldaten zur Wecksignal- bzw. Alarmdaten-Speicherschaltung 17 übertragen, wenn die Steuerschaltung 18 ein Steuersignal an die Anzeigedaten-Speicherschaltung 16 abgibt.From the time data supplied by the buffer circuit 8, the alarm time setting data read out from the memory cells designated by address pulses An to A32 are transmitted to the wake-up signal or alarm data memory circuit 17 when the control circuit 18 outputs a control signal to the display data memory circuit 16.

Von den durch die Adressenimpulse A\ bis An bezeichneten Speicherzellen speichern die durch die Adressenimpulse A\ bis Au bezeichneten Zellen die Zeitdaten, einschließlich »V256S«, »V16S« ... »Monat«. In den durch die Adressenimpulse A_x^ bis An bezeichneten Speicherzellen werden fünf Gruppen von Alarm- bzw. Wecksignaldaten gespeichert, derei Zufuhr zu den durch die Adressenimpulse A\z bis A3 bezeichneten Speichereellen durch Stellen bzw. Setzei der durch einen äußeren Schalter betätigbaren Steuer schaltung 18 auf eine Alarmdaten-Eingabebetriebsar und durch Zuleitung der gewünschten Alarmdaten zu betreffenden Speicherzelle über die Rückstellsignal Verzögerungsschaltung IZ die Übertragsignal-Ver zögerungsschaltung 14, die Korrekturschaltung 10 unc die Addierschaltung 9 erfolgtOf the memory cells designated by the address pulses A \ to An , the cells designated by the address pulses A \ to Au store the time data including "V256S", "V16S" ... "month". In the memory cells designated by the address pulses A _x ^ to An , five groups of alarm or wake-up signal data are stored, which are supplied to the memory cells designated by the address pulses A \ z to A3 by setting or setting the control circuit which can be actuated by an external switch 18 to an alarm data input operating mode and by supplying the desired alarm data to the relevant memory cell via the reset signal delay circuit IZ, the carry signal delay circuit 14, the correction circuit 10 and the adding circuit 9 take place

Eine Zeitdateneinheit die durch einen Binärkodi dargestellt ist der in den durch einen in de Anzeigedaten-Speicherschaltung 16 gespeicherten Bi närkode dargestellten Anzeigedaten enthalten ist win zum Dekoder 19 geleitet um in ein Anzeigesigna umgewandelt zu werden, das z. B. eine numerische Zah wie 1, 2, 3 usw, bezeichnet Das Anzeigesignal win weiterhin beispielsweise mittels eines Flüssigkristall zur sichtbaren Zeitanzeige zur Anzeigevorrichtung 2 geleitetA unit of time data represented by a binary code that is represented in the by one in de Display data storage circuit 16 stored binary code displayed display data contained is win directed to the decoder 19 to be converted into a display sign which z. B. a numeric number such as 1, 2, 3, etc., denotes the display signal win further for example by means of a liquid crystal routed to the display device 2 for the visible time display

Eine Zeitdateneinheit von der Anzeigedaten Speicherschaltung 16 und eine Alarm- oder Wecksignal dateneinheit von der Alarmdaten-Speicherschaltung 1 werden an die betreffenden Eingangsklemmen de exklusiver. ODER-Schaltung 20 angelegt die nur dam ein Signal mit η edrigem Pegel erzeugt, wenn die Zeitdaten und die Alarmdaten gleichzeitig zu der betreffenden Eingangsklemmen der exklusiven ODER Schaltung 20 geleitet werden, nämlich nur bei EingangA time data unit from the display data storage circuit 16 and an alarm or wake-up signal data unit from the alarm data storage circuit 1 are sent to the relevant input terminals more exclusive. OR circuit 20 is applied which only generates a signal with η edrigem level if the Time data and the alarm data simultaneously to the relevant input terminals of the exclusive OR Circuit 20 are conducted, namely only upon input

JO einer voreingestellten Alarm- oder Weckzeit Diese: Ausgangssignal niedrigen Pegels wird zur Anzeige eine Alarm- oder Weckzeit(einstellung) an die Anzeigevor richtung 21 angelegt.JO of a preset alarm or wake-up time This: output signal of low level is used to display a Alarm or wake-up time (setting) is applied to the display device 21.

Bei der beschriebenen Ausführungsform besteht dieIn the embodiment described, there is

J5 Speicherschaltung 6 also aus Direktzugriffsspeicherzel len aus komplementären MOS-Transistoren. Die Di rektzugriffsspeicherzelle ist jedoch nicht auf dies Bauart beschränkt, vielmehr kann sie offensichtlich aucl aus einem p- oder n-Kanal-MOS-Transistor bestehen.J5 memory circuit 6 thus made of random access memory cells len from complementary MOS transistors. However, the direct access memory cell is not limited to this Limited design, but it can obviously also consist of a p- or n-channel MOS transistor.

Weiterhin kann diese Speicherzelle auch aus eine integrierten Injektionslogikschaltung oder einem bipo laren Transistor bestehen. Unter Berücksichtigung de Schaltkreisintegration und des Stromverbrauchs wer den jedoch vorzugsweise komplementäre MOS-TransiFurthermore, this memory cell can also consist of an integrated injection logic circuit or a bipo laren transistor exist. Taking into account the circuit integration and power consumption who however, the preferably complementary MOS transi

•π stören als Direktzugriffsspeicherzelle verwendet• π disturb used as a random access memory cell

Wie vorstehend beschrieben, ist eine bei de elektronischen Uhr gemäß der Erfindung verwendet Speicherschaltung, in welcher Zeitdaten gespeicher werden, aus einer großen Zahl von in einer MatriAs described above, an electronic watch according to the invention is used Memory circuit in which time data are stored from a large number of in a matrix

■ίο angeordneten Speicherzellen mit direktein Zugrif ausgebildet, wodurch die Notwendigkeit für di gleichzeitige Verschiebung einer großen Zahl vo Zeitdaten entfällt und zudem auch der Stromverbrauc verringert wird. Weiterhin wird als Speicherzelle ein statische Direktzugriffsspeicherzelle aus komplementä ren MOS-Transistoren verwendet, die weniger Bauteil besitzt als eine statische Schieberegisterzelle, so daß fü die Schaltkreisintegration ein Chip mit einer ausrei chend kleinen Oberfläche verwendet werden kann.■ ίο arranged memory cells with direct access formed, eliminating the need for the simultaneous displacement of a large number of vo There is no time data and the power consumption is also reduced. Furthermore, a Static random access memory cell made up of complementary MOS transistors that have less component possesses as a static shift register cell, so that one chip with one is sufficient for the circuit integration accordingly small surface can be used.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims (3)

Patentansprüche:Patent claims: 1. Elektronische Uhr, bestehend aus einem Taktimpulsoszillator, einem Zeitsteuergenerator zur Teilung der Frequenz eines vom Taktimpulsoszillator gelieferten Taktimpulses zur Abgabe eines Zeitsteuerimpulses, einem Adressenimpulsgenerator zur Abgabe eines Adressenimpulses zur Bezeichnung einer vorbestimmten Adresse, an welcher Zeitdaten nach Empfang eines Zeitsteuerimpulses vom Zeitsteuerimpulsgenerator gespeichert werden, einer Speicherschaltung zum Speichern von Zeitdaten, einer Rückkopplungsschaltung zum Rückkoppeln von aus dem Speicher abgegebenen Zeitdaten zum Eingang derselben, aus einer Anzeigevorrichtung zum Anzeigen der aus der Speicherschaltung ausgelesenen Zeitdaten, aus einer Übertragprüfschaltung zur Bestimmung, ob die von der Speicherzelle abgegebenen Zeitdaten auf einen unmittelbar folgenden, höheren Einheitszeitwert übertragen werden sollen, und zur Lieferung eines Übertrag-Befehlssignals, einer Rückstell-Prüfschaltung zum Erzeugen eines Rückstell-Befehlssignals, wenn ein Übertrag erforderlich ist, um die übertragenen Zeitdaten zu löschen, einer ersten Verzögerungsschaltung zum Halten bzw. Verzögern eines von der Übertrag-Prüfschaltung gelieferten Übertrag-Befehlssignals, bis zum Zeitpunkt des Zsitdatenübertrags, aus einer zweiten Verzögerungsschaltung zum Verzögern eines Rückstell-Befehlssignals, bis zum Eingang von zu löschenden Zeitdaten, einer Addierstufe in der Rückkopplungsschaltung zum Hinzuaddieren eines von der ersten Verzögerungsschaltung gelieferten Übertragungssignals und eines Mindestzeiteinheitssignals zu aus der Speicherschaltung ausgelesenen Zeitdaten, und aus einer in der Rückkopplungsschaltung vorgesehenen Korrekturschaltung zum Löschen von Zeitdaten, die von der Addierstufe in Form einer logischen »0« nach Empfang eines Rückstellsignals von der zweiten Verzögerungsschaltung abgegeben werden, dadurch gekennzeichnet, daß die Speicherschaltung (6) aus mehreren statischen Direktzugriffsspeicherzeüen besteht, die in Form einer Matrix angeordnet sind, und über eine Datenleitung der bezeichneten Speicherzelle (041 — /Λ32) Zeitdaten aussendet, wenn eine an eine Speicherzelle (Ai-A32) angeschlossene Wortauswählleitung mit einem die Speicherzelle bezeichnenden Adressenimpuls versorgt wird, und daß sowohl die Übertrag-Prüfschaltung (12) als auch die Rückstell-Prüfschaltung (11) nur aus Festwertspeicherzellen aufgebaut ist.1. Electronic clock, consisting of a clock pulse oscillator, a timing generator for dividing the frequency of a clock pulse supplied by the clock pulse oscillator for emitting a timing pulse, an address pulse generator for emitting an address pulse to designate a predetermined address at which time data are stored after receiving a timing pulse from the timing pulse generator, a memory circuit for storing time data, a feedback circuit for feeding back time data output from the memory to the input thereof, from a display device for displaying the time data read out from the memory circuit, from a carry check circuit for determining whether the time data output from the memory cell follows an immediately following one , higher unit time value are to be transmitted, and for supplying a carry command signal, a reset checking circuit for generating a reset command signal when ei n carry is required in order to delete the transmitted time data, a first delay circuit for holding or delaying a carry command signal supplied by the carry check circuit until the time of the time data carry, from a second delay circuit for delaying a reset command signal until Input of time data to be deleted, an adder stage in the feedback circuit for adding a transmission signal supplied by the first delay circuit and a minimum time unit signal to time data read out from the memory circuit, and from a correction circuit provided in the feedback circuit for deleting time data which is provided by the adding stage in the form of a logical "0" after receipt of a reset signal from the second delay circuit, characterized in that the memory circuit (6) consists of several static random access memory lines, which are angular in the form of a matrix and sends out time data via a data line of the designated memory cell (041 - / Λ32) when a word selection line connected to a memory cell (Ai-A32) is supplied with an address pulse designating the memory cell, and that both the carry test circuit (12) and the reset test circuit (11) is composed only of read-only memory cells. 2. Elektronische Uhr nach Anspruch 1, dadurch gekennzeichnet, daß die statische Direktzugriffsspeicherzelle aus komplementären MOS-Transistoren aufgebaut ist.2. Electronic clock according to claim 1, characterized in that the static random access memory cell is made up of complementary MOS transistors. 3. Elektronische Uhr nach Anspruch 1, dadurch gekennzeichnet, daß Jie Festwertspeicherzelle aus bo komplementären MOS-Transistoren aufgebaut ist.3. Electronic clock according to claim 1, characterized in that Jie read-only memory cell from bo complementary MOS transistors is constructed.