DE2628084A1

DE2628084A1 - Analog-digital-wandler

Info

Publication number: DE2628084A1
Application number: DE19762628084
Authority: DE
Inventors: Hikaru Furukawa; Kenji Higuchi; Masakazu Miamura
Original assignee: Takeda Riken Industries Co Ltd
Current assignee: Advantest Corp
Priority date: 1975-06-23
Filing date: 1976-06-23
Publication date: 1977-01-13
Also published as: DE2628084C3; FR2315803B1; JPS52444A; GB1546728A; FR2315803A1; US4110746A; DE2628084B2; JPS544271B2

Description

BLUMBACH · WESER · BERGEN · KRAMER

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Postadresse München: Patentconsult 8 München 60 Radeckestra3e 43 Telefon (089) 883603/833604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561993 Telex 04-186237

Takeda Riken Kogyo Kabushikikaisha
32-I, 1-chome, Asahi-cho, Nerima-ku
Tokyo, Japan

Analog-Digital-Wandler

Die Erfindung bezieht sich auf einen Analog-Digital-Wandler (im folgenden A-D-Wandler abgekürzt), durch welchen eine analoge Größe mit nicht-linearer Kennlinie, wie beispielsweise eine Thermoelement-Ausgangsüpannung in Abhängigkeit von der Temperatur, in eine digitale Größe umgewandelt wird.

Zum Umwandeln einer zu messenden Spannung in einen Digitalwert wird gewöhnlich ein Doppelschrägensystem verwendet.

609882/0836

München: Kramer ■ Dr. Weser · Hirsch — Wiesbaden ι Btumbach · Dr. Bergen · Zwirner

"²" 2620084

Beim Doppelschrägensystem wird, die zu messende Spannung während einer bestimmten Zeitdauer mit Hilfe eines Integrators einer ersten Integration unterzogen. Eine Bezugsspannung mit einer gegenüber der zu messenden Spannung entgegengesetzten Polarität wird integriert, bis der im Integrator während der Zeitdauer dar ersten Integration erhaltene integrierte Wert auf einen vorbestimmten Wert zurückkehrt, beispielsweise auf null. Während der Zeitdauer der zweiten Integration wird eine Gatterschaltung geöffnet, über welche Taktimpulse auf einen Zähler gegeben werden.

der Durch Zählen der Anzahl der dem Zähler während/Zeitdauer der zweiten Integration zugeführten Taktimpulse erhält man einen Digitalwert, welcher der zu messenden Spannung entspricht.

Im Fall einer A-D-Umwandlung der Ausgangsspannung eines Thermoelements durch Verwendung des Doppelschrägensystems zum Zweck einer digitalen Anzeige der Thermoelemententemperatur gilt folgendes: Da die Beziehung zwischen der Temperatur und. der Ausgangsspannung des Thermoelementes eine nichtlineare Charakteristik hat, ist es erforderlich, daß ein A-D-Wandler des Doppelschragensystems eine nicht-lineare Kennlinie aufweist, die mit der genannten Charakteristik übereinstimmt >

Eine Methode, die bisher verwendet worden ist, um den A-D-

60388 2/OS36 °™^al ,nspecteo

" ³" 2620084

Wandler mit einer solchen nicht-linearen Kennlinie zu versehen, besteht darin, die Integrationszeitkonstante des Integrators jedesmal zu ändern, wenn die integrierte Spannung des Integrators sich während der Zeitdauer der zweiten Integration um einen bestimmten Wert ändert. Bei dieser Methode sind zwischen den Integrator und eine Bezugsenergiequelle Widerstände in Reihe geschaltet, um während der zweiten Integration eine Integrationszeitkonstante zu erzeugen, und die Widerstandswerte der Widerstände werden mit fortschreitender zweiter Integration sukzessiv geändert, wodurch die Integrationszeitkonstante des Integrators geändert v/ird, um eine nicht-lineare Beziehung zwischen einer Eingangsspannung und deren umgewandeltem Wert zu erzeugen. Bei dieser Methode müssen die Widerstände zur Festlegung der Zeitkonstante jedoch hoch stabil sein, was unvermeidlich die Kosten des A-D-rWandlers erhöht. Ferner ist es erforderlich, Widerstände mit gewünschten Widerstandswerten zuverwenden, so daß deren Justierung sehr mühsam ist. Für den Fall, daß Thermoelemente mit verschiedenen nicht-linearen Temperatur-Ausgangsspannungs-Kennlinien an Meßanschlüsse angekoppelt werden, muß zudem die Integrationszeitkonstante entsprechend den einzelnen nicht-linearen Kennlinien geändert werden, so daß eine bestimmte Widerstandskombination erzeugt werden muß. Demzufolge vergrößert eine Erhöhung der Anzahl Arten von verwendeten Thermoelementen die Kosten des A-D-Wandlers.

ORIGINAL tNSPECTED

b 0 M C H ? / 0 8 3 ß

Aufgabe der Erfindung ist es, einen nicht-linearen A-D-Wandler verfügbar zu machen, der frei von Änderungen aufgrund von Alterung ist und somit eine ausgezeichnete Stabilität aufweist.

Ferner soll ein nicht-linearer A-D-Wandler verfügbar gemacht werden, der sich mit geringen Kosten herstellen läßt, und zwar unabhängig von einer Erhöhung der Anzahl Arten von Wandlerelementen mit verschiedenen nicht-linearen Kennlinien, die mit dem A-D-Wandler meßbar sind.

Zudem soll ein nicht-linearer A-D-Vi andl er verfügbar gemacht werden, der billig, jedoch hoch genau ist.

Voraussetzung für die Erfindung ist ein A-D-Wandler vom Doppelschrägentyp, bei dem eine zu messende Spannung während einer bestimmten Zeitdauer mit Hilfe eines Integrators einer ersten Integration unterzogen wird. Eine Bezugsspannungsquelle mit gegenüber der zu messenden Spannung entgegengesetzter Polarität wird nach der ersten Integration mit der Eingangsseite des Integrators verbunden, ind die Bezugsspannung von der Bezugsspannungsquelle wird vom Integrator einer zweiten Integration unterzogen, bis die integrierte Spannung des Integrators auf dessen Anfangswert zurückkehrt. Während der Zeitdauer der zweiten Integration werden Meßtaktimpulse von einer Zählerschaltung gemessen. Durch den resultierenden

6098 8 2/0830

~⁵~ 2623084

Zählwert wird die zu messende Spannung in einen Digitalwert umgewandelt. Der A-D-Wandler weist einen variablen Frequenzwandler auf sowie einen Speicher, in dem Signale zur Bestimmung des Frequenzteilungsverhältnisses des variablen Frequenzteilers gespeichert sind. Während der Integrationsdauer werden die Meßtaktimpulse über den variablen Frequenzteiler auf die Zählerschaltung gegeben. Jedesmal, wenn die Meßtaktimpulse je erhalten worden sind, werden die das Frequenzteilungsverhältnis bestimmenden Signale je aus dem Speicher ausgelesen und im variablen Frequenzteiler vorgegeben. Gleichzeitig werden die Meßimpulse auf einen Adressenzähler gegeben, und jedesmal, wenn die Anzahl der vom Adressenzähler gezählten Meßtaktimpulse einen vorbestimmten Wert erreicht, wird eine Adresse des auszulesenden Speichers um einen Schritt geändert, um das das Frequenzteilungsverhältnis bestimmende Signal für den Frequenzteiler zu ändern, wodurch das Frequenzteilungsverhältnis des Frequenzteilers geändert wird. Demgemäß wird das Impulsintervall der auf den Zähler gegebenen Meßtaktimpulse ebenfalls'sukzessiv geändert. Mit der Änderung der Impulsintervalle der Taktimpulse nach je einer vorbestimmten Anzahl von diesen wird die A-D-Umwandlungskennlinie nicht-linear in Form einer gebrochenen Linie gemacht. Durch einen geeigneten Abschnitt der Voreinstellsignale des Speichers wird das Impulsintervall der Taktimpulse auf einen geeigneten Wert eingestellt. Dies ermöglicht eine A-D-Umwandlung, die einer gewünschten nicht-linearen Kennlinie

ORIGINAL INSPECTED

609882/083&

angenähert ist.

Im folgenden wird die Erfindung anhand von Ausführungsformen näher erläutert. In der zugehörigen Zeichnung zeigen:

Fig. 1 ein Verbindungsdiagramm zur Erläuterung einer Ausführungsform eines erfindungsgemäßen A-D-Wandlersj

Fig. 2 bis 4 Wellenformdiagramme zur Erläuterung der Arbeitsweise der in Fig. 1 gezeigten Ausführungsform; und

Fig. 5 ein Verbindungsdiagramm einer weiteren Ausführungsform des erfindungsgemäßen A-D-VJandlers.

Fig. 1 zeigt eine Ausführungsform eines erfindungsgemäßen nicht-linearen A-D-Wandlers, der für ein thermoelektrisches Thermometer verwendet wird. In Fig. 1 bezeichnet die Bezugsziffer 1 ein Thermoelement. Eine Ausgangsspannung des Thermoelementes 1 wird über eine Schalteranordnung j5 auf einen Analogintegrator 4 geführt, erforderlichenfalls nach Verstärkung durch einen Vorverstärker 2. Eine integrierte Spannung E₀ (Fig. 2) des Integrators 4 wird auf einen Komparator 5 gegeben, der feststellt, wenn die integrierte Ausgangsspannung E₀ einen vorbestimmten Viert überschreitet, beispiels-

609882/0836 ^0RIG1N^ inspected

weise E₁ in Pig. 2. In einem solchen Fall wird ein Ausgangssignal vom Komparator 5 zu einer logischen "l" und eine UND-Gatterschaltung 6 wird, gesteuert, um sich so zu öffnen, wie es in Fig. j5 gezeigt ist. Wenn die integrierte Spannung des Integrators 4 niedriger als der vorbestimmte Wert E, wird, wird das Ausgangssignal des Komparators 5 zu einer logischen "θ" und das UND-Gatter 6 wird so gesteuert, daß es schließt. In dem Zustand, in welchem die UND-Gatterschal tung 6 offen gesteuert ist, werden Ausgangsimpiilse 111 (Pig. 4) von einem Taktimpulsoszillator 7 über einen Frequenzteiler 8 auf einen Zähler 9 gegeben. Wenn der vom Zähler 9 gezählte Wert einen vorbestimmten Wert erreicht hat, das heißt, wenn der Zähler 9 beispielsweise 2000 Taktimpulse gezählt hat, wird von einem Ausgangsanschluß 11 des Zählers 9 ein Ausgangssignal abgegeben und auf eine Flipflop-Schaltung 12 geführt, um diese zu invertieren. Als Folge davon wird die Schalteranordnung 3 durch ein Ausgangssignal von der Flipflop-Schaltung 12 gesteuert. Die Zeitdauer, in welcher der Zählstand, des Zählers 9 nach öffnung der UND-Gatterschaltung β dai vorbestimmten v/ert erreicht, wird im folgenden als eine erste Integrationszeitdauer bezeichnet, die in Fig. 2 mit T, gekennzeichnet ist.

Wenn die Schalteranordnung J> so gesteuert wird, daß sie umschaltet, wird eine Bezugsspannung einer Bezugsenergiequelle · 10,deren Polarität entgegengesetzt zu derjenigen des Ausgangssignals des Vorverstärkers 2 ist, auf den Integrator 4 gegeben,

B 0 9 8 8 2 / 0 8 3 8

"⁸" 2 6 2 ei -j 8

um eine zweite Integrationsarbeitsweise zu wählen. Eine in Fig. 2 gezeigte Dauer Tp ist eine zweite Integrationszeitdauer. Wenn die erste Integrationsarbeitsweise auf die zweite umgeschaltet wird, wird das Ausgangssignal der Flip-r flopschaltung 12 nicht nur auf die Schalteranordnung 3 geführt, um diese zu steuern, sondern über eine NAND-Schaltung 43 auch auf einen Lesesteueranschluß 41 eines Speichers 32. Dadurch wird ein solcher Zustand erzeugt, daß Signale zur Bestimmung des Frequenzteilungsverhältnisses des Frequenzteilers 8, die im Speicher 32 gespeichert sind, an Ausgangsanschlüssen 33* 34, 35* J>6 und 37» 38, 39» 40 ausgelesen werden können. Demgemäß wird das Frequenzteilungsverhaltnis des Frequenzteilers 8 durch die aus dem Speicher 32 ausgelesenen, das Frequenzteilungsverhaltnis bestimmenden Signale geändert, und bei der zweiten Integrationsarbeitsweise dient der Frequenzteiler 8 als variabler Frequenzteiler. Bei der zweiten Integrationsarbeitsweise werden die Ausgangsimpulse des Frequenzteilers 8 vom Zähler 9 gezählt und. durch diesen gezählten Wert wird ein umgewandelter Digitalwert erhalten. Gleichzeitig werden die Ausgangsimpulse vom Frequenzteiler zusätzlich auf einen ersten Zählabschnitt 6l gegeben. Von diesem wird ein zweiter Zählabschnitt 51 getrieben, und zwar Schritt für Schritt jedesmal, wenn die Ausgangsimpulse des Frequenzteilers 8 einen bestimmten Wert erreichen, um die Adresse des Speichers 32 auf den neuesten'Stand zu bringen

GiNAL INSPECTED B V ^c* ° '■< ? / Π 8 3 fi

2 C 2 i O 3

und damit die an den LeseausgangsanschlUssen 33> 3^, 35* 36 und 37, 38, 39* ¹I-O ausgelesenen Signale zur Bestimmung des Frequenzteilungsverhältnisses zu ändern, wodurch das Frequenz teilungsverhältnis des Frequenztellers 8 geändert wird. Wenn das Frequenzteilungsverhältnis des Frequenzteilers 8 geändert wird, ändert sich die Anzahl der gemessenen Impulse, die pro Zeiteinheit vom Frequenzteiler 8 über die UND-Gatterschaltung β auf den Zähler 9 gegeben werden, wie es in Fig. K d.urch Impulsgruppen 112, II3 und 114 gezeigt ist. Dadurch wird die A-D-Umwandlungskennlinie nicht-linear gemacht.

Eine ausführliche Beschreibung wird in Verbindung mit dem Aufbau und der Arbeitsweise eines jeden Teils der obigen Ausführungsform gegeben.

Der Flipilop-Schaltung 12 wird an ihrem Setzeingangsanschluß ein Ausgangssignal von einem Anfangs-Code-Ausgangsanschluß des Zählers 9 zugeführt. Wenn der vom Zähler 9 gezählte Wert null ist, wird die Flipflop-Schaltung 12 in ihrem Setzzustand gehalten, und ihre Ausgangsanschlüsse YJ und l8 werden auf dem logischen Wert "l" bzw. "θ" gehalten. Wenn der vom Zähler 9 gezählte Wert einen vorbestimmten Wert erreicht hat, beispielsweise "2000", gibt der Zähler 9 an seinem Ausgangsanschluß 11 ein Ausgangssignal ab, das auf einen Rücksetzanschluß der Flipflop-Schaltung 12 geführt wird, um diese zu invertieren, so daß sie an ihren Ausgangsanschlüssen YJ und

ORIGINAL INSPECTED

609Ö82/Q836

l8 die logischen Ausgangssignale "θ" bzw. "l" erzeugt. Durch die Ausgangssignale an den Ausgangsanschlüssen 17 und l8 werden die Schalteranordnung 3 und der Speicher 32 gesteuert, um die erste und die zweite Integrationsarbeitsweise auszuwählen.

Schalteranordnung 3 kann mit Schalterelementen 13 und 14 aufgebaut sein, bei denen es sich beispielsweise um Feldeffekttransistoren handelt. Das Schalterelement 13 befindet sich über einen Widerstand I5 in Serienschaltung zwischen dem Ausgangsanschluß des Vorverstärkers 2 und dem Eingangsanschluß des Integrators 4, solchermaßen, daß eine intermittierende Steuerung des gemessenen Spannungssignals erzeugt wird, das vom Vorverstärkers an den Integrator 4 geliefert wird. Das Schalterelement 14 ist über einen Widerstand l6 in Serie zwischen die Bezugsenergiequelle 10 und den Eingangsanschluß des Integrators 4 geschaltet, so daß die Bezugsspannung von der Bezugsenergiequelle 10 intermittierend zum Integrator 4 durchgesteuert wird. Die Ausgangssignale der Ausgangsanschlüsse 17 und l8 der Flipflopschaltung 12 werden je auf Steuerelektroden der Schalterelemente I3 und 14 gegeben. Dadurch wird, wenn das Ausgangssignal am Ausgangsanschluß 17 eine logische "l" ist, das Schalterelement I3 eingeschaltet und liefert das Ausgangssignal vom Vorverstärker 12 an den Integrator 4. Dadurch wird die erste Integrationsarbeitsweise beibehalten. Wenn andererseits das Ausgangssignal am Ausgangsanschluß l8 eine logische "l" ist, wird das Schal-

609832/0838

terelement 13 ausgeschaltet und das Schalterelement 14 eingeschaltet, um die Bezugspannung der Bezugsenergiequelle 10 auf den Eingangsanschluß des Integrators 4 zu liefern. Dadurch wird die erste Integrationsarbeits-weise auf die zweite umgeschaltet. Die zuvor erwähnten Widerstände 15 und 16 dienen dazu, bei der ersten und der zweiten Integrationsarbeitsweise verschiedene Integrationszeitkonstanten für den Integrator 4 zu erzeugen. Generell wird die zweite Integrationszeitkonstante größer als die erste gewählt, und sie stehen in einem solchen Verhältnis, beispielsweise einem ganzzahligen Vielfachen, daß die zweite Integrationszeitdauer Tp langer als die erste Integrationszeitdauer T₁ sein kann. Mit einem solchen Verhältnis eines ganzzahligen Vielfachen zwischen der ersten und der zweiten Integrationszeitdauer T₁ bzw. Tp ist es möglich, eine verbesserte Genauigkeit und Auflösung der A-D-Wandlerkennlinie zu schaffen.

Als nächstes folgt eine Beschreibung des Aufbaus des Frequenzteilers 8 und der Speicherschaltung 32, die zur Änderung des Frequenzteilerverhältnisses des Frequenzteilers 8 vorgesehen ist. Der Frequenzteiler 8 kann durch eine integrierte Schaltung gebildet sein, wie sie beispielsweise unter der Bezeichnung 74 LS 193 ira Handel erhältlich ist. Diese integrierte Schaltung wird gewöhnlich als voreingestellter Zähler verwendet und ein solches Schaltungselement kann als Zähler für maximal 16 Schritte betrieben werden. Beim vorstehenden Bei-

ORSGfNAL INSPECTED

6 0 9 8 8 2/0836

spiel sind zwei Elemente 21 und 22 in Kaskadenschaltung verbunden und so angeordnet, daß sie als Zähler für maximal 256 Schritte dienen. Das heißt, diese beiden Elemente haben voreingestellte Anschlüsse 23, 24, 25, 2.6 bzw. 27, 28, 29, 30, und viQTui diesen Voreinstellanschlüssen 23 bis 26 und bis 30 Voreinstellsignale "0,0,0,0,0,0,0,0" zugeführt werden, die das Gewicht 1, 2, 4, 8, 16, 32, 64 bzw.128 haben, arbeiten die genannten beiden Elemente äLs ein 256-stufiger Zähler. Wenn seinem Eingangsanschluß die Taktimpulse vom Taktimpulsoszillator 7 zugeführt werden, gibt das Element 21 demgemäß an seinem Ausgangsanschluß eine Taktimpulsfrequenz ab, die auf l/l6 herabgeteiit ist. Diese Ausgangsimpulse werden durch das Element 22 weiter auf l/ΐβ geteilt, was zu einer Taktimpulsfrequenz führt, die insgesamt auf I/256 herabgeteilt ist.

An die Voreinstellanschlüsse 23 bis 2β und 27 bis J>0 der Elemente 21 und 22 sind Widerstände 144 bis 147 bzw. 148 bis 151 angeschlossen, über welche die Voreinstellsignale zur Festsetzung des Prequenzteilu'.igsverhältnisses bei der ersten Integrationsarbeitsweise zugeführt werden. Beim vorliegenden Beispiel ist das Frequenzteilungsverhältnis während der ersten Integration zu I/50 gewählt. Demgemäß werden den Voreins tellanschlüssen 23 bis 26 und 27 bis der Elemente 21 und. 22 durch die Widerstände 144, 145, 146, 147 bzw. 148, 149, I50, I5I Voreinstellsignale "1,0,1,1,0,0,1,1"

6 0 9 3 Π 2 / 0 8 3 6 GRiGiNAL INSPECTED

" ^? " 2623084

zugeführt. Zu diesem Zweck sind die Widerstände 144, 145, 146 und 150* 151 einen Endes mit den Voreinstellanschlüssen 23* 25, 26 bzw. 29j 30 und anderen Endes mit positiven Energiequellen verbunden, wodurch die Voreinstellanschlüsse 23, 25, 26 und 29, 30 je eine logische "l" erhalten. Ferner sind die Widerstände 147, 148 und 149 einen Endes mit den Voreinstellanschlüssen 24 bzw. 27, 28 verbunden und anderen Endes geerdet, wodurch an den Voreinstellanschlüssen 24, 27 und 28 eine logische "θ" erzeugt wird. Durch Anlegen der Voreinstellsignale "1,0,1,1,0,0,1,1" an die Voreinstellanschlüsse 23 bis 26 und 27 bis 30 der Elemente 21 und. 22 in der zuvor beschriebenen V/eise funktioniert der Frequenz-Teiler 8 als ein I/50-Frequenzteiler. Beim Anlegen von je 50 Taktimpulsen vom Taktimpulsoszillator 7 an den Frequenzteiler 8 entsteht an einem Ausgangsanschluß 45 des Elementes 22 ein Lcgikausgangssignal "l",das über die UND-Gatterschaltung 6 auf den Zähler 9 gegeben wird. Folglich wird während der ersten Integration, wenn die Oszillatorfrequenz des Taktimpulsoszillators 7 ein MHz beträgt, dem Zähler 9 der in Fig. 4 gezeigte Taktimpuls 111 mit 20 KHz zugeführt. Als Folge davon ist die Zeit, xvährend welcher der Zähler 9 2000 Taktimpulse zählt, d.h. die erste Integrationszeitdauer T,, zu 0,1 Sekunden definiert.

Andererseits haben die Elemente 21 und 22 je einen Voreinstell-Instruktionsanschluß 46 bzw. 47. Durch Anlegen einer logischen "l" an die Anschlüsse 46 und 47 werden die den Voreinstellen-

ORIGINAL INSPECTED

809882/0836

Schlüssen 23 bis 26 und 27 bis 30 zugeführten Voreinstellsignale im Frequenzteiler 8 voreingestellt. Folglich geben die Elemente 21 und 22 beim Eintreffen des 50. Taktimpulses vom Taktimpulsoszillator 7 an ihren Ausgangsanschlüssen 44 und 45 Logikausgangssigrale "l" ab. Diese Ausgangssignale werden auf eine NAND-Gatterschaltung 48 gegeben, deren Ausgangssignal. über einen Inverter 49 auf die Voreinstell-Instruktionsanschlüsse 46 und gegeben wird. Folglich erhalten die Voreinstell-Instruktionsanschlüsse 46 und 47 nur dann, wenn die beiden Ausgangsanschlüsse 44 und 45 eine logische "l" aufweisen, die logische "l", wodurch die durch die Widerstände 144 bis 147 und 148 bis gegebenen Voreinstellsignale im Frequenzteiler 8 vorgegeben werden, der als l/50-Frequenzteiler dient.

Der Speicher 32 kann beispielsweise durch einen UPD463D oder 1702A genannten Festwertspeicher gebildet werden. Der Festwertspeicher 32 hat einen Lesesteueranschluß 41 und Ausgangsanschlüsse 33, 34, 35, 36, 37, 38, 39 und 40 zum Lesen von 8 Bits. Die Leseausgangsanschlüsse 33 bis 40 sind mit den entsprechenden Voreinsteilanschlussen 23 bis 30 der Elemente 21 und. 22 verbunden. Während der Lesesteueranschluß 41 eine logische "l" erhält, werden Schalterelemente, die in Reihe zwischen die LeseausgangsanschlUsse 33 bis 40 und interne Schaltungen des Speichers 32 geschaltet sind, in ihrem Aus-Zustand gehalten. Demzufolge werden in einem solchen Zustand die durch die Widerstände 144 bis I5I gegebenen Voreinstell-

609882/0838

signale auf die Voreinstellanschlüsse 23 bis 30 der Elemente 21 und 22 geliefert. Auf das Anlegen einer logischen "θ" an den Lesesteueranschluß 41 werden die erwähnten Schalterelemente zwischen den Leseausgangsanschlüssen 33 bis 40 und den internen Schaltungen des Speichers eingeschaltet, um Leseausgangssignale an den Leseausgangsanschlüssen 33 bis 40 zu erzeugen. Zu diesem Zeitpunkt werden die aus dem Speicher 32 ausgelesenen Ausgangssignale auf die entsprechenden Voreinstellanschlüsse 23 bis 30 der Elemente 21 und 22 gegeben und bestimmen den Frequenzteiler 8 unabhängig von den durch die Widerstände 144 bis I5I gegebenen Voreinstellsignaleru Und das Frequenzteilungsverhältnis ist in Abhängigkeit von den erwähnten Leseausgangssignalen bestimmt.

Die Anordnung ist derart, daß das auf den Lesesteueranschluß 4l gegebene Lesesteuersignal über eine NAND-Gatterschaltung mit dem Ausgangssignal am Ausgangsanschluß l8 der Flipflop-Schaltung 12 und dem Ausgangssignal am Ausgangsanschluß 45 des Frequenzteilers 8 erhalten wird. Bei dieser Anordnung wird in der ersten Integrationszeitdauer von der Flipflop-Schaltung 12 eine logische "θ" an den Eingangsanschluß der NAND-Gattersehaltung 43 angelegt, so daß das Ausgangssignal der NAND-Gatterschaltung 43 unabhängig vom logischen Wert am anderen Eingangsanschluß auf dem logischen Wert "l" gehalten wird. Demzufolge wird während der ersten Integrationszeitdauer der Lesesteueranschluß 4l auf dem logischen Wert "l" gehalten, und an den AusgangsanschlUssen 33 bis 40 erscheinen keine

609882/0836

2« -184

Leseausgangssignale. Andererseits wird während der zweiten Integrationszeitdauer einem Eingangsanschluß der NAND-Gatterschaltung 4j5 von der Plipflop-Schaltung 12 der logische Wert "l" zugeführt. Jedesmal, wenn die Taktimpulse vorn Frequenzteiler 8 abgegeben v/erden, werden deshalb an den Ausgangsanschlüssen 33 bis 40 des Speichers 32 Lesesignale abgegeben, und diese Lesesignale werden auf die Voreinstellanschlüsse 23 bis 30 des Frequenzteilers 8 gegeben und in diesem voreingestellt. Für den Fall, daß die an den Ausgangsanschlüssen 33 bis ²K) abgegebenen Lesesignale beispielsweise "1,1,0,1,1,0,0,1" sind, wird das Frequenzteilungsverhältnis des Frequenzteilers 8 auf l/lOO eingestellt. Ferner wird, wenn die Lesesignale aufgrund von Wechseln der Leseadressen geändert werden, beispielsweise auf "0,1,0,1,1,0,0,1", das Frequenzteilungsverhältnis des Frequenzteilers 8 auf l/lOl eingestellt, und wenn die Lesesignale weiter geändert werden auf "1,0,0,1,1,0,0,1", wird das Frequenzteilungsverhältnis auf I/102 eingestellt. Auf diese Weise wird das Frequenzteilungsverhältnis des Frequenzteilers 8 geändert.

Die Leseadressen des Speichers 32 t^erden durch Adressensignale bestimmt, die Adresseneingangsanschlüssen 52, 53* 5^, 55* 56, 57, 58 und 59 von einem Adressenzähler 50 zugeführt werden. Der Adressenzähler 50 umfaßt einen ersten und einen zweiten Zählabschnitt 61 bzw. 51. Der erste Zählabschnitt 61 erhält

60 9 882/0836 original snspegted

26'2:~084

die Ausgangsimpulse vom Frequenzteiler 8 und liefert ein Ausgangssignal an den zweiten Zählabschnitt 5I jedesmal, "wenn er eine vorbestimmte Anzahl durch Frequenzteilung erzeugte (im folgenden kurz "frequenzgeteilte" genannt) Ausgangsimpulse vom Frequenzteiler 8 zählt. Und durch Zählwerte, die an Zählausgangsanschlüssen 74 bis 79 des zweiten Zählabschnitts 51 erhalten werden, wird die Adresse des Speichers 32 geändert. Rücksetzanschlüsse des ersten und des zweiten Zählabschnitts 6l bzw. 51 erhalten vom Ausgangsanschluß 18 der Flipflop-Schaltung 12 über einen Inverter erste und zweite Integrationsartumschaltsignale. In der ersten Integrationszeitdauer T, werden den Rücksetzanschlüssen des ersten und des zweiten Zählabschnitts 6l bzw. 51 Rücksetzsignale des logischen Viertes "l" zugeführt, um das Arbeiten der beiden Abschnitte zu verhindern. Auf das Umschalten von der ersten zur zweiten Integrationsarbeitsweise werden die den RUcksetzanschlüssen des ersten und des zweiten Zählabschnitts 6l bzw. 51 zugeführten Signale auf den logischen Wert ¹¹O" geändert, um den das Arbeiten verhindernden Zustand zu beenden. Der erste Zählabschnitt 6l ist so ausgelegt, daß der Zählwert geändert werden kann. D.h., er hat drei Ausgangsanschlüsse 63» 64 und 65 und. vermag am Ausgangsanschluß 63 Ausgangssignale abzugeben, die beispielsweise auf I/32, l/64 bzw. I/128 der Frequenz der Eingangstaktimpulse frequenzgeteilt sind. Die an den Ausgangsanschlüssen 63, 64 und. 65 erhaltenen frequenzgeteilten Ausgangssignale werden durch Schalter 66, 67 bzw.

ORIGINAL INSPECTED 60 9 882/0836

68 ausgewählt und auf den Eingangsanschluß des zweiten Zählabschnitts gegeben. Die Auswahl der Schalter 66, 67 und 68 hängt von der Kennlinie des Thermoelementes 1 ab. D.h., Thermoelemente^erhalten sich so, daß ihre Temperatur-Ausgangsspannungs-Kurven verschiedene Steigungen für verschiedene Arten von Thermoelementen haben. Für den Fall, daß sich die Steigung der Temperatur-Ausgangsspannungs-Kurve stark ändert, erfordert eine genaue_; durch eine gebrochene Linie gebildete Annäherung an eine solche Kurve eine Erhöhung der Anzahl von Malen, bei denen der Speicher j52 in Verbindung mit einer Temperaturänderung gelesen wird. Thermoelemente der Art, bei welcher sich die Steigung der Temperatur-Ausgangsspannungs-Kurve relativ stark ändert,sind IC (Bisen-Constantan), CA (Chromel-Alumel), PR (Platin Platin-Rhodium), CRC (Chromel-Constantan) und dergleichen. Im Fall einer A-D-Umwandlung von deren Ausgangsspannung wird der Schalter 66 eingeschaltet, um das I/32 frequenzgeteilte Ausgangssignal vom ersten Zählabschnitt 6l auf den zweiten Zählabschnitt 5I zu geben. Im Fall der Messung von Temperaturen unterhalb O⁰ mit einem CC (Kupfer-Constantan) Thermoelement wird, da die Steigung der Temperatur-Ausgangsspannung-Kurve sich nicht stark ändert, der Schalter 67 eingeschaltet, um das l/64 frequenzgeteilte Ausgangssignal vom ersten Zählabschnitt 6l auf den zweiten Zählabschnitt 51 zu liefern. Ferner wird im Fall der Messung von Temperaturen oberhalb 0 *t« < gleichfalls mit dem CC (Kupfer-Constantan), da die Steigungs- ^

609882/0838

OR ENSPECTED

262-084

änderung der Temperatur-Ausgangsspannung-Kurve kleiner als diejenige im obigen Fall ist, der Schalter 68 eingeschaltet, um das I/128 frequenzgeteilte Ausgangssignal vom ersten Zählabschnitt 6l auf den zweiten Zählabschnitt 5I zu geben. Demzufolge wird im Fall einer A-D-Umwandlung der Ausgangsspannung beispielsweise des Eisen-Constantan-Thermoelementes jedesmal, wenn 32 Impulse vom Frequenzteiler 8 abgegeben sind, das Ausgangssignal des zweiten Zählabschnitts 5I Schritt für Schritt vorgerückt, um die Adresse des Speichers 32 auf den neuesten Stand zu bringen und. somit das Frequenzteilungsverhältnis des Frequenzteilers 8 zu ändern.

Adresseneingangsanschlüsse 57, 58 und 59des Speichers 32 für Ziffern höherer Ordnung sind über Wählschalter 71, 72 bzw. 73 beispielsweise mit einer Signalquelle 41 des logischen Wertes "l" verbunden, so daß diese Basisadressen-Auswahlsignale auf die genannten Adresseneingangsanschlüsse 57» 58 und 59 gegeben werden können. Wenn die Schalter Yl₃ 72 und 73 angeschaltet werden, wird der logische Wert "l" einem jeden der Ad.resseneingangsanschlüsse 57, 58 und 59 zugeführt, und wenn die Schalter ausgeschaltet sind, wird den Anschlüssen der logische Wert "θ" geliefert. Demzufolge kann beim vorliegenden Beispiel durch die Kombination der Ein-Aus-Schaltungen der Schalter 71, 72 und 73 einer der Speicherbereiche des Speichers 32, in dem das Frequenzteilungsverhältnis bestimmende Signale für die nicht-lineare Korrektur, beispiels-

ORlGiNAL INSPECTED

6 ü 9 > R ? / 0 8 3 6

weise von 6 Arten von Thermoelementen, in sequentieller Reihenfolge gespeichert sind, ausgewählt werden. Beispielsweise für den Fall, daß "0,0,0" in der Reihenfolge der Adresseneingangsanschlüsse 59* 58 und 57 eingestellt ist, ist ein Speicherbereich für die Messung von Temperaturen oberhalb 0° C durch das Kupfer-Constantan-Thermoelement ausgewählt; im Fall νοη'Ό,Ο,ΐ" ist ein Speicherbereich für die Messung von Temperaturen unterhalb von 0 C durch das Kupfer-Constantan-Thermoelement ausgewählt; inn Fall von "0,1,0" ist ein Speicherbereich für das Chromel-Constantan-Thermoelernent ausgewählt; im Fall von "0,1,1" ist ein Speicherbereich für das Eisen-Constantan-Thermoelement ausgewählt; und im Fall von "1,0,0" ist ein Speicherbereich ausgewählt, wie er zur Messung von 0 bis 1024° C durch das Ghromel-Alumel-Thermoelement erforderlich ist. Im Fall einer Messung oberhalb 1025 C wird ein Übertragsignal vom Ausgangsanschluß des zweiten Zählabschnitts 5I auf den Adresseneingangsanschluß 57 gegeben, um die Eingangssignale der Adresseneingangsanschlüsse 59, 58 und 57 auf "l,0,l" zu ändern, wodurch ein Speicherbereich' gewählt wird, der zur Messung oberhalb 1025° C erforderlich ist. Ferner wird im Fall von "1,1,0" ein Speicherbereich gewählt, der zur Messung von 0 bis 1024 C durch das Platin-Platin-Rhodium-Thermoelement erforderlich ist, und im Fall einer Messung oberhalb 1025° C wird ein Übertragssignal vom Ausgangsanschluß 79 des Adressenzählers 50 auf den Adresseneingangsanschluß 57 gegeben, um die Ein-

609882/0836

gangssignale der Adresseneingangsanschlüsse 59* 58 und 57 auf ¹¹1,1,1" zu ändern, wodurch ein Speicherbereich gewählt wird, der für die Messung oberhalb 1025° C erforderlich ist.

Auf diese Weise wird in der zweiten Integrationszeitdauer T₂ das Frequenzteilungsverhältnis des Frequenzteilers 8 sukzessiv durch das Leseausgangssignal vom Speicher 32 geändert. Und das Intervall der gemessenen Taktimpulse, die auf den Zähler 9 gegeben werden, ändert sich den im Speicher yi gespeicherten Signalen zur Bestimmung des FrequenzteilungsVerhältnisses folgend, wodurch eine A-D-Umwandlung erreicht wird, die auf einer vorbestimmten nicht-linearen Kennlinie basiert. Wenn die integrierte Spannung E_Q des Integrators 4 niedriger wird als die Bezugsspannung E,, wird die UND-Gatterschaltung 6 geschlossen, um die Zulieferung der gemessenen Impulse zum Zähler 9 zu beenden, und zu diesem Zeitpunkt wird der gezählte Wert des Zählers 9 über einen Decoder 8l auf eine Anzeigevorrichtung 82 gegeben, um auf dieser eine Anzeige der gemessenen Temperatur zu erzeugen.

Wie zuvor beschrieben, wird erfindungsgemäß das Frequenzteilungsverhältnis des Frequenzteilers 8 in der ersten Integrationszeitdauer anfangs durch Bestimmung einer der im Speicher J2 gespeicherten Thermoelement-Arten eingestellt. Jedesmal, wenn die Ausgangsimpulse vom Frequenzteiler 8 einen

609882/0836

2620084

bestimmten Wert erreichen, wird die Leseadresse des Speichers 32 geändert und wird mit der Änderung der Leseadresse der Voreinstellwert des Frequenzteilers 8 geändert, wodurch das Frequenzteilungsverhältnis des Frequenzteilers 8 sukzessiv geändert wird. Schließlich entspricht der Grad, der Änderung des Frequenzteilungsverhältnisses der nicht-linearen Kennlinie des verwendeten Thermoelementes, und wenn die nicht lineare Kennlinie des Thermoelementes einmal in einen binären Code codiert ist, kann der Speicher ys. in Form integrierter Schaltungselemente massenproduziert werden. Zusätzlich wird gemäß der vorliegenden Erfindung das Frequenzteilungsverhältnis des Frequenzteilers 8 selektiv entsprechend, den im Speicher 32 gespeicherten Werten geändert, um das Impulsintervall der an den Zähler 9 gelieferten Taktimpulse zu ändern, so daß die A-D-Umwandlung keinerlei umwandlungsfehler aufgrund einer Alterung der Schaltungselemente oder dergleichen erzeugt und so lange stabil bleibt, wie die Spannung der Bezugsenergiequelle 10 stabil ist. Ferner gilt: Da ein Festwertspeicher großer Speicherkapazität bei relativ niedrigen Kosten verfügbar ist, ist es, selbst wenn die Anzahl der Arten der zu messenden Thermoelemente erhöht wird, möglich, kostengünstig einen A-D-Wandler herzustellen, der viele Arten analoger Größen verschiedener nicht-linearer Kennlinien in digitale Größen umzuwandeln vermag. Wenn man einmal einen Speicher erhalten hat, in dem verschiedene Arten nicht-linearer Kennlinien gespeichert sind, kann der A-D-Wandler zudem im wesentlichen ohne Einstellung hergestellt werden, so daß er

609882/0836 original inspected

sich leicht erzeugen läßt. Ferner wird in der ersten Integrationszeitdauer T- der Frequenzteiler 8 als feststehender Frequenzteiler verwendet, und die an den Zähler 9 gelieferten Taktimpulse des Taktimpulsoszillators 7 werden in ihrer Frequenz auf einen vorbestimmten Wert abgesenkt, so daß die erste Integrationszeitdauer relativ lang gemacht werden kann. Da dies dem Integrator 4 die Möglichkeit gibt, die gemessene Spannung auf einen hohen Wert zu integrieren, kann die zweite Integrationszeitdauer Tp lang gemacht werden, ohne ein großes Verhältnis zwischen den Integrationszeitkonstanten während der ersten und der zweiten Integrationszeitdauer zu wählen. Somit kann eine A-D-Umwandlung mit hoher Genauigkeit erreicht werden.

Mit anderen Worten: Es wird, auch als möglich angesehen, die erste Integrationsarbeitsweise dann auf die zweite Integrationsarbeitsweise umzuschalten, wenn der Zählwert des über die UND-Gatterschaltung 6 mit den Ausgangsimpulsen vom Taktimpulsoszillator 7 gespeisten Zählers 9 einen vorbestimmten Wert erreicht hat. Es wird Jedoch gewöhnlich ein Kristalloszillator als Taktimpulsoszillator 7 verwendet, da er stabil sein muß, so daß seine Oszillationsfrequenz relativ hoch gesetzt ist. Es wird angenommen, daß eine Schwingung in einem Frequenzbereich von etwa 1 bis 3 MHz ein hoch stabiles Schwingungsausgangssignal erzeugt. Im Fall einer Schwingung bei einer niedrigeren Frequenz, beispielsweise

ORIGINAL INSPECTED B098 32/0836

1 MHz, wenn die erste Integrationszeitdauer T. auf beispielsweise 0,1 Sekunden gesetzt ist, muß der Zähler 9 demzufolge 100 χ ICK Impulse zählen. Deshalb ist es erforderlich, als Zähler 9 einen 6-Ziffer-Zähler zu verwenden, der unwirtschaftlich ist, da die Temperaturanzeige mit 4 Ziffern vorgesehen ist. Im Fall des Zählens der Taktimpulse von 1 MHz mit dem 4-Ziffer-Zähler ist die erreichbare längstmögliche Zeit diejenige Zeitdauer, in welcher der Zählwert des Zählers "9999" erreicht, d.h., 9999yusec, mit dem Ergebnis, daß die erste Integrationsseitdauer T, kurz gemacht wird. V/enn die erste Integrationszeitdauer T₁ kurz ist, wird, die integrierte Spannung des analogen Integrators 4 kleiner. Um die zweite Integrationszeitdauer T₂ lang zu machen, ist es erforderlich, eine große Integrations konstante in der zweiten Integrationszeitdauer Tp zu verwenden. Eine Erhöhung der Integrationszeitkonstante der zwei ten Integration resultiert jedoch in einem schwachen integrierten Strom,der anfällig ist gegenüber den Einflüssen einer Drift, einer versetzten Spannung und eines Stroms eines den Integrator 4 bildenden Operationsverstärkers, was einen großen Meßfehler erzeugt.

Demzufolge wird in der ersten Integrationszeitdauer T, die Schwingungsfrequenz des Taktimpulsoszillators frequenzgeteilt, um Taktimpulse einer geeigneten Frequenz zu erhalten, und die Taktimpulse werden vom Zähler 9 gezählt, wodurch in

6G9882/0836

der ersten Integrationszeitdauer eine ausreichend große Integrationszeitkonstante definiert werden kann. Da der Frequenzteiler 8 in der ersten Integrationsseitdauer T.. als fester Frequenzteiler und in der zweiten Integrationszeitdauer Tp als variabler Frequenzteiler arbeitet, erfordert der erfindungsgemäße A-D-Wandler weniger Schaltungselemente als solche,bei denen individuell ein fester und ein variabler Frequenzteiler vorgesehen sind, und. damit ist der vorliegende A-D-Wandler wirtschaftlich. Wenn jedoch ein fester Frequenzteiler durch Verwendung eines integrierten Schaltungselementes mit geringen Kosten erhalten werden kann, braucht der Frequenzteiler 8 nicht immer zur Durchführung der Funktion eines festen und eines variablen Frequenzteilers verwendet zu werden, und ein fester Frequenzteiler, der lediglich in der ersten Integrationszeitdauer arbeitet, kann auch gesondert vorgesehen werden.

Gemäß vorausgehender Beschreibung wird als Frequenzteiler 8 ein voreingestellter Zähler verwendet. Es kann jedoch auch irgendeine andere Art von Frequenzteiler verwendet werden. Beispielsweise ist es möglich, einen Rate-Multiplier, d.h., Signalvervielfacher, genannten Frequenzteiler zu verwenden, wie es Fig. 5 zeigt. Bei diesem Beispiel umfaßt der Signalvervielfacher beispielsweise GT-Flipflop-Schaltungen 211 bis 216, die sich über UND-Gatterschaltungen 201 bis 205 in Kaskadenverbindung befinden, UND-Gatterschaltungen 221 bis 226

6098 8 2/0836

zum Erhalt der logischen Produkte der aus dem Speicher 32 ausgelesenen Ausgangssignale, der Taktimpulse des Taktimpulsoszillators 7 und der Ausgangssignale von den Flipflop-Schaltungen 211 bis 216, und eine ODER-Gatterschaltung 2^1 zum Erhalt der logischen Summe der Ausgangssignale von den ÜND-Gatterschaltungen 221 bis 226. D.h., ein Eingangsanschluß 232 erhält immer den Logikwert "l", und. dieser logische Eingangswert "l" wird direkt auf die Flipflop-Schaltung 211 in der ersten Stufe gegeben, und zwar auf deren G-Elngangsansehluß, und über die UND-Gatterschaltungen 201 bis 205 auf die anderen Flipflop-Schaltungen 212 bis 216. Die UND-Gatterschaltung 201 liefert dem G-Eingangsanschluß der Flipflop-Schaltung 212 der nächsten Stufe das logische Ausgangssignal des dem Eingangsanschluß 2j52 zugeführten Logikeingangswertes "l" und. des Ausgangssignals der Flipflop-Schaltung 211. Die UND-Gatterschaltung 202 liefert dem G-Eingangsanschluß der Flipflop-Schaltung 213 das logische Produkt aus dem Logikeingangswert "l" des Eingangsanschlusses 232 und aus jedem der Ausgangssignale der Flipflop-Schaltungen

211 und 212. Die UND-Gatterschaltung 203 liefert dem G-Eingangsanschluß der Flipflop-Schaltung 214 das logische Produkt aus dem Logikeingangswert "l" des Eingangsanschlusses 232 und aus jedem der Ausgangssignale der Flipflop-Schaltungen 211,

212 und 213. Die UND-Gatterschaltung 204 liefert dem G-Eingangsanschluß der Flipflop-Schaltung 215 das logische Produkt aus dem Logikeingangswert "l" des Eingangsanschlusses

oh:cimäl inspected 609882/0836

232 und aus jedem der Ausgangssignale der Flipflop-Sehaltungen 211, 212, 213 und 214. Die UND-Gatterschaltung 205 liefert dem G-Eingangsanschluß der Flipflop-Schaltung 216 das logische Produkt aus dem Logikeingangswert "l" des Eingangsanschlusses 232 und aus jedem der Ausgangssignale der Flipflop-Sehaltungen 211, 212, 213, 214 und 215. Auf einen Eingangsanschluß 233 wird das Ausgangssignal vom Frequenzteiler 8 geliefert. D.h., die Ausgangssignale der ODER-Gatterschaltung 23I, und zwar jedesmal, wenn die ODER-Gatterschaltung 231 einen Ausgangsimpuls abgibt, v/erden als Rücksetzsignale auf die Flipflop-Sehaltungen 211 bis 216 gegeben. Auf einen Eingangsanschluß 234 werden die Taktimpulse vom Taktimpulsoszillator 7 geführt und. auf T-Eingangsanschlüsse der Flipflop-Schäitungen 211 bis 216 gegeben. An der UND-Gatterschaltung 221 läßt sich ein logisches Produkt aus einem Leseausgangssignal der niedrigstwertigen Ziffer des Speichers 32, dem Taktimpuls vom Taktimpulsoszillator 7 und einem invertierten Ausgangssignal der Flipflopschaltung 211 erhalten. An der UND-Gatterschaitung 222 läßt sich ein logisches Produkt aus einem Leseausgangss ignal einer zweiten Ziffer des Speichers 32, dem Taktimpuls vom Taktimpulsoszillator, dem positiven Ausgangssignal der Flipflop-Schaltung 211 und dem invertierten Ausgangssignal der Flipflop-Schaltung 212 erhalten. An der UND-Gatterschaltung 223 läßt sich ein logisches Produkt aus einem Leseausgangssignal einer dritten Ziffer des Speichers 32, dem Taktimpuls des Taktimpulsoszillators Y, den positiven Ausgangssignalen der Flipflop-Sehaltungen 211 und 212 und dem in-

ftrooii-wnooc ORIGiNAL INSPECTED

6 0 9 8 8 2/0836

- ²⁸ - 262Ö084

vertierten Ausgangssignal der Flipflop-Schaltung 213 erhalten. An der UND-Gatterschaltung 224 läßt sich ein logisches Produkt aus einem Leseausgangssignal einer vierten Ziffer des Speichers 32, dem Taktimpuls vom Taktimpulsoszillator 7, den positiven Ausgangssignalen der Flipflop-Schaltungen 211, 212 und 213 und dem invertierten Ausgangssignal der Flipflop-Schaltung 214 erhalten. An der UND-Gatterschaltung 225 läßt sich ein logisches Produkt aus einem Leseausgangssignal einer fünften Ziffer des Speichers 32, dem Taktimpuls vom Taktimpulsoszillator 7* den positiven Ausgangssignalen der Flipflop-Schaltungen 211, 212, 213 und 214 und dem invertierten Ausgangssignal der Flipflop-Schaltung erhalten. An der UND-Gatterschaltung 22.6 läßt sich ein logisches Produkt aus einem Leseausgangssignal der höchstwertigen Ziffer des Speichers 32, dem Taktimpuls vom Taktimpulsoszillator J, den positiven Ausgangssignalen der Flipflop-Schaltungen 211, 212, 213, 214 und 215 und dem invertierten Ausgangssignal der Flipflop-Schaltung 216 erhalten. Die Ausgangssignale der UND-Gatterschaltungen 221 bis 226 werden auf die ODER-Gatterschaltung 231 gegeben, um von dieser ein Ausgangssignal zu erhalten, das als das frequenzgeteilte Ausgangssignal des Frequenzteilers 8 verwendet wird. Dieses Ausgangssignal wird dem Zähler 9 über die UND-Gatterschaltung 6 und den ersten Zählabschnitt 6l des Adressenzählers 50 zugeführt. Die an den Ausgangsanschlüssen 63* 64 und 65 des ersten Zählabschnitts 6l erhaltenen Zählaus-

0 9 8 8 2/0836

2623084

gangssignale verschiedener Frequenzteilungsverhältnisse werden durch die Schalter 66, 67 und 68 ausgewählt. Durch das ausgewählte Ausgangssignal wird der zweite Zählabschnitt 51 getrieben, um an ssinen Ausgangsanschlüssen 7^ bis 79 Adressensignale zu erzeugen, durch welche die Leseadresse des Speichers 32 geändert wird. UND-Gafcterschaltungsgruppen 235 und 236 sind zwischen den Ausgangsanschlüssen "Jh bis 79 des zweiten Zählabschnitts 5I bzw. den Adressen bestimmenden Anschlüssen 52 bis 59 des Speichers 32 vorgesehen. In der ersten Integrationszeitdauer T₁ wird die UND-Gatter schal tungsgruppe 236 in den Öffnungszustand gesteuert, und durch sie werden vorbestimmte feste Adressensignale auf den Speicher 32 geliefert, um aus diesem das Frequenzteilungsverhältnis bestimmende Signale auszulesen zur Bestimmung eines vorbestimmten festen Frequenzteilungsverhältnisses, das in der ersten Integrationszeitdauer T, erforderlich ist. In der zweiten Integrationszeitdauer Tp wird die UND-Gatterschaltungsgruppe 236 geschlossen und die andere UND-Gatters chaltungsgruppe 235 geöffnet, durch welehe Adressensignale vom Zähler 50 auf den Speicher 32 geliefert werden. Dementsprechend wird das Ausgangssignal am Ausgangsanschluß l8 der Flipflop-Schaltung 12 auf einen Eingangsanschluß einer jeden UND-Gatterschaltung der UND-Gatterschaltungsgruppe 235 geliefert, um die Schaltungen dieser Gruppe während der ersten Integration in ihrem geschlossenen Zustand und während der zweiten Integration in ihrem offenen Zustand zu halten. Zu

ORIGINAL INSPECTED

609832/0836

-30- 2620084

diesem Zeitpunkt wird das Ausgangssignal des Adressenzählers 50 auf den Speicher 32 gegeben. Ferner wird das Ausgangssignal am Ausgangsanschluß 17 der Flipflop-Schaltung 12 auf einen Eingangsanschluß einer jeden UND-Gatterschaltung der UND-Gatterschaltungsgruppe 236 gegeben, um die UND-Gatterschaltungsgruppe 236 in der ersten Integrationszeitdauer zu öffnen, und feste Adressensignale, beispielsweise "1,0,...0,0", die den anderen Eingangsanschlüssen der UND-Gatterschaltungen der UND-Gatterschaltungsgruppe 236 zugeführt werden, werden über die entsprechenden der ODER-Gatterschaltungen 237 auf den Speicher 32 gegeben.

Wie zuvor beschrieben, kann auch bei der Ausführungsform nach Fig. 5 der Frequenzteiler 8 als fester Frequenzteiler in der ersten Integrationszeitdauer T, und als variabler Frequenzteiler entsprechend dem Adressensignal vom Adressenzähler 50 in der zweiten Integrationszeitdauer T₂ betrieben werden.

Für den Fall, daß der Frequenzteiler 8 gemäß vorstehender Beschreibung aufgebaut ist, wird nämlich auf jeden Einganganschluß 241 bis 246 der UND-Gatterschaltungen 221 bis 226 ein Voreinstellsignal von jedem Ausgangsanschluß der Speiehers 32 geliefert. Das Frequenzteilungsverhältnis des variablen Frequenzteilers ist Ar, wobei M ausgedrückt x^erden kann durch M = Α·2° + B'2¹ + O2² + D»2^ + Ε·2 + F-2⁵ und A bis F Voreinsteil-Logikwerte sind, beispielsweise an den Anschlüssen 241 bis 246. Nimmt man an, daß beispielsweise lediglich der Anschluß

609882/0836 original inspeötsd

2620084

246 den Logikwert ^η1^η erhält und die anderen Anschlüsse 241 bis 245 den Logikwert "θ" erhalten, ist derazufige M = 2⁵, so daß = ^ξ ~ 2 ^{ist und am} Ausgang der ODER-Gatt er schaltung 231 Impulse erhalten werden mit einer Frequenz_;die gleich 1/2 derjenigen der Eingangstaktimpulse ist. Ferner folgt, wenn die Anschlüsse 241 und 244 den Logikwert ¹¹I" und die anderen Anschlüsse 242, 243, 245 und 246 den Logikwert ¹¹O" erhalten, daß

fü - &&£■ = &'- o,w*.

Somit wird das Frequenzteilungsverhältnis entsprechend den im Speicher 32 gespeicherten Inhalten variiert, und die Frequenz der dem Zähler 9 in der zweiten Integrationszeitdauer zugeführten Impulse wird entsprechend den im Speicher 32 gespeicherten Inhalten sukzessiv geändert. Deshalb können die zweite Integrationszeitdauer T₂ und der Zählwert des Zählers 9 in eine nicht-lineare Beziehung gesetzt werden, wie es der Fall bei der in Verbindung mit Fig. 1 beschriebenen Ausführungsform ist.

Wenn auch die vorliegende Erfindung im Hinblick auf den Fall eines Thermoelementes als Wandler beschrieben worden ist, kann sie auch auf die Fälle anderer Wandler angewendet werden, die Ausgangssignale mit nicht-linearen Kennlinien erzeugen, oder auf den Fall der A-D-Umwandlung eines Ausgangssignals von einem Konverter. Ferner ist der Speicher 32 nicht speziell

609 b 82/0836 OBlGlWAL INSPECTED

282-JÜ34

auf den Festwertspeicher begrenzt, sondern er kann durch irgendeine andere Speicherart gebildet sein.

609 ⁵N 2/0836 ΟΡ,'.Ο'.ϊίΑί INSPECTED

Claims

BLUMBACH . WESER ■ BERGEN · KRAMER.

ZWIRNER - HIRSCH 2' ' j8

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

J3

Postadresse München: Patentconsult 8 München 60 Radeckestraße 45 Telefon (089) 883603/833604 Telex G5-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telelon (06121)562943/561998 Telex 04-186

76/8723

Patentansprüche

1. -'A-D-Wandler, in dem eine zu messende Spannung während, einer bestimmten Zeitdauer einer ersten Integration unterzogen wird, intern eine Bezugsspannung mit gegenüber der zu messenden Spannung entgegengesetztem Vorzeichen einer zweiten Integration unterzogen wird, bis der durch die erste Integration erhaltene integrierte Wert auf einen vorbestimmten Wert zurückkehrt, intern Meßtaktimpulse von einer Zählerschaltung während der Dauer der zweiten Integration gezählt werden, und. irjdem die zu messende Spannung durch den Zählwert der Zählerschaltung in eine digitale Größe umgewandelt wird, gekennzeichnet durch

eine variable Frequenzteilerschaltung (8), der zur Erzeugung der Meßtaktimpulse Bezugstaktimpulse zugeführt werden,

einen Adressenzähler (50)* der frequenzgeteilte Ausgangsimpulse von der variablen Prequenzteilerscnaltung (8) er-

^hält' 609882/0836

München: Kramer · Dr.Weser - Hirsch — Wissbaden: Blumbach · Dr. Bergen · Zwirner ORIGINAL INSPEOI C

- 34 - ο £"'? ο η η

einen Speicher (j52), dem die Zählwerte des Adressenzählers (50) als Leseadressen zugeführt werden und. in dem ein Signal gespeichert ist, welches das Frequenzteilungsverhältnis der variablen Frequenzteilerschaltung (8) bestimmt,

und eine Lesevorrichtung zum Lesen des Speicherwertes immer dann, wenn der frequenzgeteilte Ausgangsimpuls von der variablen Frequenzteilerschaltung (8) abgeleitet ist, und zum Einstellen der variablen Frequenzteilerschaltung (8) auf ein Frequenzteilungsverhältnis, das dem aus dem Speicher (32) ausgelesenen Frequenzteilungsverhältnissignal entspricht.

2. A-D-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei der variablen Frequenztellerschaltung (8') um einen voreinstellbaren Zähler handelt, in dem das aus dem Speicher ausgelesene Signal zur Bestimmung des Frequenzteilerverhältnisses voreinstellbar ist.

5. A-D-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die variable Frequenzteilerschc.ltung einen Binärzähler umfaßt, mehrere Auswahl gatter, die Impulse abzugeben ver-r mögen, wenn ein Zählwert des Binärzählers einer Mehrzahl unterschiedlicher vorbestimmter Werte entspricht, und ein ODER-Gatter zum Erhalt einer logischen Summe aus den Ausgangssignalen der Auswahlgatter, um einen frequenzgeteilten

609 8 32/0836

ORIGINAL SNSPECTED

Ausgangsimpuls zu erzeugen, und daß das Öffnen und Schließen der Auswahlgatter durch das aus dem Speicher ausgelesene Signal zur Bestimmung des Frequenzteilungsverhältnisses steuerbar ist.

4. A-D-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Bezugstaktimpulse in der ersten Integrationszeitdauer (T,) durch die variable Frequenzteilerschalung (8) in einem festen Frequenzteilungsverhältnis teilbar sind, und daß eine Zählerschaltung vorgesehen ist zum Zählen der frequenzgeteilten Impulse bis zu einem vorbestimmten Wert, um die erste Integrationszeitdauer zu bestimmen.

5. A-D-Wandler nach Anspruch 4, gekennzeichnet durch eine Einrichtung, welche das Leseausgangssignal des Speichers in der zweiten Integrationszeitdauer erzeugt und. die Erzeugung des Leseausgangssignals in der ersten Integrationszeitdauer verhindert, und. eine Einrichtung, weiche der variablen Frequenzteilerschaltung (8) immer ein Signal liefert, das ein festes Frequenzteilungsverhältnis in der ersten Integrationszeitdauer erzeugt, und welches der variablen Frequenzteilungsschaltung ein Speicherauslesesignal in der zweiten Integrationszeitdauer liefert, und zwar ungeachtet des das feste Frequenzteilungsverhältnis erzeugenden Signals.

ORiGfNAL INSPECTED

6098 8 2/0836

262*084

6· A-D-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß eine feste Frequenzteilerschaltung für die Frequenzteilung der Bezugstakte vorgesehen ist, um Impulse in der ersten Integrationszeitdauer zu erzeugen, und daß eine Zählerschaltung vorgesehen ist zum Zählen der frequenzgeteilten Impulse bis zu einem vorbestimmten Wert, um die erste Integrationszeitdauer zu bestimmen.

7. A-D-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Adressenzähler (50) einen ersten Zählabschnitt (6l) aufweist sowie einen zweiten Zählabschnitt (51), dem das Ausgangssignal des ersten Zählabschnitts zugeführt wird, und daß ein Zählwert des zweiten Zählabschnitts (51) als Leseadressensignal für den Speicher (32) verwendet wird.

8. A-D-Wandler nach Anspruch 7* dadurch gekennzeichnet, daß der erste Zählabschnitt (61) auf der Basis des von ihm erhaltenen Ausgangssignals den Zählwert zu ändern vermag.

9. A-D-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (32) eine Einrichtung aufweist zum Auswählen aus einer Mehrzahl Speicherbereiche.

10. A-D-Wandler nach Anspruch 1, gekennzeichnet durch eine Einrichtung, welche den Adressenzähler (50) in der ersten Integrationszeitdauer (T₁) unwirksam macht.

609 3 8 2/0836 ORIGINAL INSPECTED

sr

Leerseite