DE2607615C3

DE2607615C3 - Photographic camera with automatic exposure control

Info

Publication number: DE2607615C3
Application number: DE2607615A
Authority: DE
Inventors: Karl-Peter Dipl.-Ing. 3301 Volkmarode Strauss
Original assignee: Rollei Werke Franke und Heidecke GmbH and Co KG
Current assignee: Rollei Fototechnic GmbH
Priority date: 1976-02-25
Filing date: 1976-02-25
Publication date: 1978-11-30
Also published as: DE2607615B2; GB1576901A; DE2607615A1

Description

Die Erfindung betrifft eine fotografische Kamera mit einer Vorrichtung zum Umsetzen eines den Beiich-The invention relates to a photographic camera with a device for converting one of the Beiich-

tungsparametern entsprechenden Belichtungssteuersignals in eine mechanische Einstellung der Blende (Blendensteuerung) oder in eine zeitverzögerte Auslösung der Schließbewegung des Verschlusses (Belichtungssteuerung), einer elektronischen Schaltung zur Erzeugung eines ersten Analogsignals in Abhängigkeit von der Filmempfindlichkeit und den ;>;anuell eingegebenen und/oder automatisch unter Berücksichtigung der Objekthelligkeit bestimmten Belichtungswerten (Belichtungszeit, Blendenöffnung), einem reversiblen /;-Bit-Zähler, einem Digital-Analog-Wandler zur Lieferung eines der jeweiligen digitalen Zählerausgangskombination entsprechenden zweiten Analogsignals, einer Einrichtung zum schrittweisen Fortschalten des Zählers in einer ersten Zählrichtung, wenn das zweite Analogsigna! kleiner als das erste und in der entgegengesetzten Zählrichtung, wenn das zweite Analogsignal größer als das erste Analogsignal ist, und mit einem an dem Zähler angeschlossenen Decoder.exposure control signal corresponding to the exposure parameters into a mechanical setting of the aperture (aperture control) or into a time-delayed release the closing movement of the shutter (exposure control), an electronic circuit for Generation of a first analog signal depending on the film speed and the;>; manually entered and / or exposure values determined automatically taking into account the object brightness (Exposure time, aperture), a reversible /; - bit counter, a digital-to-analog converter for delivery one of the respective digital counter output combination corresponding second analog signal, one Means for incrementing the counter in a first counting direction when the second Analogsigna! smaller than the first and in the opposite counting direction if the second Analog signal is greater than the first analog signal, and with a decoder connected to the counter.

Bei einer bekannten Kamera dieser Art (DE-OS 24 17 999) dient der Decoder ausschließlich der digitalen Anzeige des in den Zähler eingezählten Wertes, während zur Belichtungszeitsteuerung das am Ausgang des Digital-Analog-Wandlers abgenommene zweite Analogsignal herangezogen wird. Dieses zweite Analogsignal ist jedoch logarithmisch komprimiert, da immer — um den gesamten Heliigkeitsbereich einer Kamera mit erträglichem Aufwand der Steuerschaltung erfassen zu können — bereits die für die Objekthelligkeit repräsentative Signalspannung dem Logarithmus der Objckthelligkcit proportional gemacht wird. Um dieses logarithmische Analogsignal als Belichtungssteuersignal verwenden zu können, muß es delogarithmicrt werden, was in einer der Belichtungszeitsteuervorrichtung vorgeschalteten sogenannten Antilog-Schaltung erfolgt. Die Dclogurithniierung eines analogen Signals wirft jedoch einige schwerwiegende Probleme auf, da eine solche Antilog- oder Delogarithmicrschaltung, die in der bekannten Kamera aus der Reihenschaltung eines Transistors und mindestens einer Diode besteht, stark lemperaturabhänig ist. Dies hai einmal zur Folge, daß bei Temperaturgang die über dem Decoder durchgerührte und daher temperaturunabhängige Belichtungs-/.citan/cige einen anderen Wert anzeigt als denjenigen, mit dem die Verschlußzeit gebildet wird. Zum anderen bedarf es einer aufwendigen Tcmpcraturkompcnsationsschallung, um eine exakte Belichtungssteuerung in dem üblicherweise von einer Kamera geforderten Temperaturbereich von -10 bis +50ⁿC erzielen zu können. Eine solche Temperaturkompensation ist aber in der Serienfertigung der Kamera nur schwer beherrschbar.In a known camera of this type (DE-OS 24 17 999) the decoder is used exclusively for the digital display of the value counted into the counter, while the second analog signal taken from the output of the digital-to-analog converter is used to control the exposure time. This second analog signal is, however, logarithmically compressed, since the signal voltage representative of the object brightness is always made proportional to the logarithm of the object brightness - in order to be able to capture the entire brightness range of a camera with tolerable effort on the part of the control circuit. In order to be able to use this logarithmic analog signal as an exposure control signal, it must be delogarithmic, which takes place in a so-called antilog circuit connected upstream of the exposure time control device. The Dclogurithniierung an analog signal raises some serious problems, since such an antilog or delogarithmic circuit, which in the known camera consists of the series connection of a transistor and at least one diode, is highly temperature-dependent. The consequence of this is that, in the case of temperature variation, the exposure / citan / cige carried out over the decoder and therefore independent of temperature shows a different value than the one with which the shutter speed is established. Secondly, it requires a complex Tcmpcraturkompcnsationsschallung to an accurate exposure control in which usually require a camera temperature range of -10 to +50 C ⁿ to achieve. Such a temperature compensation is difficult to control in the series production of the camera.

Es ist auch bereits bekannt, in einer Belichtungssleucrschaltung den Belichuings/eilwert in Form von quantisierten Stufen in einen digitalen Vorwäi is/.ähler mit Rückselzeinrichtiing einzuzahlen, den Zähler mit einem Decoder zu verbinden und an dem Decoder sowohl die digitale Anzeige des eingezahlten Beliehtungszcitwerlcs als auch das eigentliche !lelichtungszeitsteuersignal abzunehmen (DE-OS 23 19 176). Hierzu sind die Ausgange des Decoders einmal jeweils mit einer Leuchtdiode und andererseits mit einem aus einem Widerstandsnetzwerk bestehenden Λ na log-Dig iu I-W,indler verbunden, wobei |e ein Widerstand an einem Ausgang des Decoders .ingeschlossen ist und .i!le Widerstände in einem gemeinsamen l'unkl miteinander verbunden sind, an dem das Bclichtungs/eiistciiersignal abgenommen wird. Will man beispielsweise die Belichtungszeit in 8 Belichtungszeiistufen steuern, z. B. '/2000, '/looo, '/500, '/250, Vi25, '/so, '/jo, '/i5 sek, so benötigt man bei einem 3-Bit-Zähler und einen 3-zu-8-Decoder ein Widerstandsnetzwerk von 8 Widerständen. Will man bei der Belichtungszeitsteuerung noch Zwischenwerte erfassen, also die doppelte Anzahl von Belichtungszeitstufen haben, so muß der Zähler und der Decoder um jeweils 1 Bit erweitert, die Anzahl der Widerstände im Widerstandsnetzwerk hingegen jedochIt is also already known to deposit the exposure value in an exposure control circuit in the form of quantized steps in a digital pre-weighting / counter with reset device, to connect the counter to a decoder and to display both the paid-in exposure counter and the digital display on the decoder remove the actual exposure time control signal (DE-OS 23 19 176). For this purpose, the outputs of the decoder are each connected to a light-emitting diode and to a Λ na log-Dig iu IW, indler consisting of a resistor network, where | e is a resistor at an output of the decoder and .i! Le resistors in a common l'unkl are connected to each other, at which the exposure / eiistciiersignal is picked up. For example, if you want to control the exposure time in 8 exposure time steps, e.g. B. '/ 2000,' / looo, '/ 500,' / 250, Vi25, '/ so,' / jo, '/ i5 sec, so you need a 3-bit counter and a 3-to-8 -Decoder a resistor network of 8 resistors. If you want to capture intermediate values in the exposure time control, i.e. have twice the number of exposure time steps, the counter and the decoder must each be extended by 1 bit, but the number of resistors in the resistor network, however

ίο verdoppelt werden. Der Aufwand an zusätzlichen Schaltungselementen (Widerständen) bei Verfeinerung der Belichtungszeitsteuerung durch Unterteilen der Steuerstufen in kleinere Quanten ist somit beträchtlich.ίο be doubled. The effort of additional Circuit elements (resistors) when refining the exposure time control by dividing the Tax levels in smaller quanta is therefore considerable.

Dar Erfindung liegt daher die Aufgabe zugrunde, eineThe invention is therefore based on the object of a

is Kamera der eingangs genannten Ari unter Vermeidung der genannten Nachteile so auszubilden, daß die Delogarithmierung eines analogen Signais zur Belichtungs- oder Blendensteuerung vermieden und somit eine Temperaturkompensation überflüssig wird. Darüber hinaus soll mit einfacherem Schaltungsaufwand eine größere Anzahl von Belichtungsstufen erzielt werden.is camera of the Ari mentioned at the beginning with avoidance of the disadvantages mentioned in such a way that the delogarithmization of an analog signal for exposure or aperture control is avoided and temperature compensation is therefore superfluous. About that In addition, a greater number of exposure levels should be achieved with a simpler circuitry will.

Diese Aufgabe ist gemäß der vorliegenden Erfindung durch die im Anspruch 1 gekennzeichneten Mittel gelöst.This object is achieved according to the present invention by the means characterized in claim 1 solved.

Auf diese Weise erfolgt nicht eine Delogarithmierung eines analogen, sondern eines digitalen Signals, und das digitale Signal wird erst nach der Delogarithmierung in ein analoges Steuersignal für die Belichtungszeit- oderIn this way there is no delogarithmization an analog, but a digital signal, and the digital signal is only converted into an analog control signal for the exposure time or

w Blendensteuerung umgesetzt. Dadurch, daß der Decoder als π—l-zu-2" '-Decoder ausgebildet ist und der erste Bit-Ausgang des Zählers nicht decodiert wird, wird erreicht, daß der dem Decoder in Form eines Widerstandsnetzwcrkcs nachgeschaltete Digital-Ana-w Iris control implemented. Because the decoder is designed as a π-1-to-2 "'decoder and the first bit output of the counter is not decoded, it is achieved that the decoder in the form of a Resistor network downstream digital analog

J5 log-Wandler mit verhältnismäßig wenigen Bauelementen ausgeführt werden kann. Durch das Alternieren des Zählers im Abgleichpunkt, d. h., wenn das im ersten Digital-Analog-Wandlcr entnommene Analogsignal in etwa dem ersten Analogsignal entspricht, wird immer ein Ausgang des Decoders oder alternierend zwei benachbarte Ausgänge des Decoders mit einem Signal belegt sein. Das heißt, jeder der an den Decoderausgängen angeschlossenen Widerstände ist an der Bildung von drei verschiedenen Belichliingswertsuifen beteiligt, mit Ausnahme der an den ersten und an den letzten Decoderausgang angeschlossenen Widerstände, die nur an der Bildung von zwei Belichuingsweristufen beteiligt sind. Demzufolge können beispielsweise mit einem 3-zu o-Decodcr und einem Digital-Analog-Wandler aus 8 Widerständen 15 Belichuingsweristufen gebildet werden, was gegenüber einem herkömmlichen Digital-Analog-Wandler eine Einsparung von nahezu der Hälfte der Widerstände bedeutet. Gleichzeitig ergibt sich aber auch die Möglichkeit den Umfang der Bauelemente für die Anzeige dieser Belichtungswcrtstufen um nahezu die Hälfte zu reduzieren, indem nach einer Weiterbildung der Erfindung die Decoderausgänge mit jeweils einem optischen Anzeigeelement, vorzugsweise einer Leuchtdiode verbunden werden.J5 log converter with relatively few components can be executed. By alternating the counter at the adjustment point, i. i.e. if that in the first The analog signal taken from the digital-to-analog converter roughly corresponds to the first analog signal, is always one output of the decoder or alternately two adjacent outputs of the decoder with a signal be occupied. That means, each of the resistors connected to the decoder outputs is in the formation involved in three different exposure materials, with the exception of the resistors connected to the first and the last decoder output, which are only involved in the formation of two Belichuingsweristufen are. As a result, a 3-to-0 decoder and a digital-to-analog converter can be used, for example 8 resistors 15 lighting stages are formed, which is compared to a conventional digital-to-analog converter means a saving of almost half of the resistors. At the same time results But there is also the possibility of changing the scope of the components for the display of these exposure value levels to be reduced by almost half by, according to a further development of the invention, the decoder outputs be connected to one optical display element, preferably a light-emitting diode.

mi Auch hier ist durch das Alternieren des Zählers im Abglcichspunkt — ebenso wie die Widerstände — jede Leuchtdiode an der Anzeige benachbarter Beliehtungsvvertsiufen dreimal beteiligt, selbstverständlich wieder mit Ausnahme der beiden an dem ersten und lel/ten ■ Decotierausgang angeschlossenen Ia-::. ii!dioden, die mir an tier Anzeige \on zwei Beliehlungswcrten beteiligt sind. Bei der einen Belichtungsvertsiule leuchtet jeweils eine Leuchtdiode allein, bei dermi Here, too, by alternating the counter in Point of comparison - just like the resistors - each light-emitting diode on the display of neighboring exposure values Involved three times, of course again with the exception of the two in the first and lel / th ■ Decoting output connected Ia - ::. ii! diodes that me at the display \ on two commendation words involved. At the one exposure column only one LED lights up at the

2t> 07 61 52t> 07 61 5

nächsten Bclichtungsweristufc leuchten die zwei benachbarten Leuchtdioden gleichzeitig auf und so fort. Insgesamt können auch hier mit beispielsweise 8 L.euchtdioden insgesamt 15 unterschiedliche Belichtungswertstufen angezeigt werden.The next two light levels are lit up LEDs on at the same time and so on. A total of 8 can also be used here, for example L. LEDs a total of 15 different exposure levels can be displayed.

Nach einem bevorzugten Ausführungsbeispiel der Erfindung weist der Zähler einen an einem Impulsgenerator angeschlossenen Takteingang und einen Ringung (up/down)/.um Bestimmen der Zählrichtung des Zählers auf, der mit dem Hingang eines die beiden Analogsignale vergleichenden Komparators in Verbindung steht.According to a preferred embodiment of the invention, the counter has a clock input connected to a pulse generator and a ring (up / down) / to determine the counting direction of the counter, which is connected to the input of a comparator comparing the two analog signals.

Über einen längeren Zeitraum läßt sich dieses an dem gemeinsamen Verbindungspunkt der an den Decoder angeschlossenen Widerstände abgenommene Steuersignal über einen unendlich langen Zeitraum aufrechterhalten, wenn nach einer Weiterbildung der Erfindung eine Vorrichtung zum Überschreiben des up/down-Eingangs des Zählers mit einem alternierenden, die Zählrichtung des 7!älilers ständig umkehrenden Signals vorgesehen wird. Diese Vorrichtung läßt sich besonders vorteilhaft durch ein D-Flip-1-Ίορ realisieren, dessen Q-Ausgang an dem (//j/c/oiv/J-Eingang des Zählers angeschlossen und dessen (^-Ausgang über einen Schalter mit dem an dem Komparalorausgang angeschlossenen D-Eingang des Flip-Hops verbindbar ist. Der Schalter kann als Transistor oder als Logikgaltcr ausgebildet sein und kann manuell, beispielsweise durch Drücken einer sogenannten Memotaste geschlossen werden. Solange dieses Belichlungssteucrsignal aufrechterhalten wird, wird auch dieses Steuersignal in der l.cuehtdiodenzcilc angezeigt.Over a longer period of time, this control signal taken from the common connection point of the resistors connected to the decoder can be maintained over an infinitely long period of time if, according to a further development of the invention, a device for overwriting the up / down input of the counter with an alternating, the counting direction of the 7! älilers constantly reversing signal is provided. This device can be implemented particularly advantageously by a D-Flip-1-Ίορ, whose Q output is connected to the (// j / c / oiv / J input of the counter and its (^ output via a switch to the The switch can be designed as a transistor or as a logic gate and can be closed manually, for example by pressing a so-called memo button. cuehtdiodenzcilc displayed.

Bei einer Kamera mit automatischer Belichtungszeit-Steuerung weist zweekmäßigcrwcisc die Vorrichtung zum Umsetzen des Belichtungssteuersignals in eine zeitverzögerte Auslösung der Schließbewegung des Kameraverschluss!.·!» einen Integrationskondensator auf. der an einem mit einer Referenzspannung belegten Komparator angeschlossen ist und dessen Ausgang einen Magneten zur Freigabe der Schließbewegung des Kamera Verschlusses steuert.In the case of a camera with automatic exposure time control, the device to convert the exposure control signal into a time-delayed triggering of the closing movement of the Camera shutter!. ·! » an integration capacitor. the one assigned to a reference voltage Comparator is connected and the output of a magnet for releasing the closing movement of the Camera shutter controls.

Bei einer solchen Belichiungszcitsteucriing la^cn sich durch eine einfache, schaltimgstcchnisch wenig aufwendige Maßnahme die einstellbaren Belichtungszeitstufen verdoppeln, wobei der Decoder und das an den Decoder angeschlossene Widerstandsnetzwerk zur Digital-Analog-lJmwandlung unverändert beibehalten werden können. Diese Maßnahme besteht nach einer Weiterbildung der Erfindung darin, daß der inverse Zahler einen weiteren Ausgang für ein n+ 1 -Bit erhält, der mit dem an den Zählcrausgängen angeschlossenen Digital-Analog-Wandler verbunden wird und einen in Reihe mit einem zweiten Iniegrationskondcnsator liegenden Transistor steuert, und daß die Reihenschaltung vom zweiten Inlcgralioriskundcnsalor und Transistor parallel zu dem ersten Integrationskondensator liegt. Durch Zuschaltung und Abschaltung des zusätzlichen Integrationskondensators können mit dem gleichen Decoder und dem gleichen Widerstandsnetz zwei verschiedene Belichtungszeitgruppen gebildet werden, so daß beispielsweise bei einem 3-zu-8-Decoder und einem entsprechenden Widerstandsnetz von 8 parallclgeschaltctcn Widerständen 32 Zeitstufen von einer Belichtungszeit von 16 bis '/2000 Sek. gebildet werden können. Unter Beachtung der fortlaufenden Stufung der Widerstandswerte der Widerstände des an den Decoder angeschlossenen Netzwerkes ist zweckmäßig der Transistor als npn-Transistor ausgebildet und der /j+1 -Bit-Ausgang des Zählers über einen Inverter mit der Basis des Transistors verbunden. Glciehcrmaßer lassen sich durch diese letztbeschriebene Maßnahme mit ebenso geringem Aufwand die verdoppelte Anzah der einstellbaren Belichtungszeilen mit nur geringfügi gern Aufwand anzeigen. Nach einer Weiterbildung dei Erfindung ist dies dadurch erreicht, daß eine zweite l.cuchldiodenzcilc vorgesehen ist. deren Leuchtdiode mit je einem üecodcrausgang verbunden sind, daß dei Ausgang der ersten und der zweiten Lcuchtdiodenzcik über je einen Transistor mit dem negativen Potentia verbunden ist, daß die Basis des die erste Leuchtdioden zeile steuernden Transistors über einen Inverter und dii Basis des die zweite Leuchtdiodenz.cilc steuernder Transistors direkt mit dem n+ 1-ßit-Zählerausgan^ verbunden ist.With such an exposure time control, the adjustable exposure time steps can be doubled by means of a simple measure that is not very complex in terms of switching, whereby the decoder and the resistor network connected to the decoder for digital-to-analog conversion can be retained unchanged. According to a further development of the invention, this measure consists in that the inverse counter receives a further output for an n + 1 bit, which is connected to the digital-to-analog converter connected to the counting outputs and controls a transistor in series with a second integration capacitor , and that the series circuit of the second integral capacitor and transistor is parallel to the first integral capacitor. By connecting and disconnecting the additional integration capacitor, two different exposure time groups can be formed with the same decoder and the same resistor network, so that, for example, with a 3-to-8 decoder and a corresponding resistor network of 8 parallel-connected resistors, 32 time steps from an exposure time of 16 to '/ 2000 sec. Can be formed. Taking into account the continuous gradation of the resistance values of the resistors of the network connected to the decoder, the transistor is expediently designed as an npn transistor and the / j + 1 -bit output of the counter is connected to the base of the transistor via an inverter. With this last-described measure, the doubled number of adjustable exposure lines can be displayed with just as little effort. According to a further development of the invention, this is achieved in that a second cuchl diode is provided. whose light-emitting diode are each connected to a üecodcrausgang, that the output of the first and the second light-emitting diode is connected to the negative potential via a transistor each, that the base of the transistor controlling the first light-emitting diode row is via an inverter and the base of the second light-emitting diode. cilc controlling transistor is connected directly to the n + 1-bit counter output.

In der Zeichnung ist ein Ausführungsbeispiel dei Erfindung dargestellt. Es zeigtIn the drawing, an embodiment is dei Invention shown. It shows

F i g. 1 den Schaltplan einer BclichtungsstcuerschalF i g. 1 the circuit diagram of an exposure control scarf

tung, an welcher wahlweise im Punkt Λ eint Umsetzvorrichtung zur Belichtungszeit- oder Blenden steuerung gemäß F i g. 2 oder F i g. 3 angcschlossei werden kann.device, at which optionally in point Λ a conversion device for exposure time or aperture control according to F i g. 2 or F i g. 3 can be connected.

F i g. 2 die sehemalische Darstellung einer elektromechanischen Vorrichtung zum Umsetzen des Belcuch lungssteuersignals in eine zeitverzögert Auslösung dei Schließbewegung des Kanieravcrsehlusses,F i g. 2 shows the visual representation of an electromechanical device for moving the belcuch control signal into a time-delayed triggering of the Closing movement of the Kanieravcrsehlusses,

F i g. 3 die schcmatische Darstellung einer elektromechanischen Vorrichtung zum Umsetzen des Beiich lungssteuersignals in eine mechanische Einstellung dei JO Blende undF i g. 3 the schematic representation of an electromechanical Device for converting the Beiich treatment control signal into a mechanical setting dei JO aperture and

F ig. 4 eine sehaliungsiechnisehe Erweiterung dei Belichtungssieuersclialiung zur ßelichiungszeitsteue rung gemäß F i g. 1 und F i g. 2 zur Vermehrung dei einstellbaren Belichtungszeit stufen.Fig. 4 a visualization olfactory extension of the Exposure setting for exposure time control tion according to FIG. 1 and F i g. 2 levels to increase the adjustable exposure time.

J5 In der Zeichung ist mit 1 eine Schaltanordnung bezeichnet, die bei einer Kamera mit Zeitautomatik automatisch in Abhängigkeit von der herrschender Objektheiligkeil die zur optimalen Belichtung erforderliche Belichtungszeit bestimmt bzw. bei einer Kamera mil Blendenautomatik automatisch die erforderliche Blendenöffnung errechnet. Diese Schaltanordnung wcisl einen Analogrechner oder Summierer 2 auf. dei aus dem Operationsverstärker 2n und den Eingangs widerständen 2b. 2cund 2c/besieht.J5 In the drawing, 1 denotes a circuit arrangement which automatically determines the exposure time required for optimum exposure in a camera with automatic aperture control depending on the prevailing object holy wedge, or automatically calculates the required aperture opening in a camera with automatic aperture control. This switching arrangement wcisl an analog computer or adder 2. dei from the operational amplifier 2n and the input resistors 2b. 2c and 2c / seen.

Der nichtinvertiercndc Eingang des Operationsverstärkers 2;i liegt an dem Mittenpotential, mit »()<· bezeichnet, einer die gesamte elektrische Schallung speisenden Glcichspannungsquelle. Der positive Po dieser Glcichspannungsquelle isl mit » + « und der negative Pol der Gleichspannungsquelle ist mit »-« bezeichnet. Zwischen diesem Mittenpotential und dem positiven bzw. negativen Potential der Glciehspanniingsquclle sind drei Potentiometer 3, 4 und 5 geschallet. Das Potentiometer 3 dient zur Einstellung der Filmcmpfindlichkeil. Bei einer Kamera mit Zeitautomatik, d. h. automatische Ermittlung der Belichtungszeit aus vorgegebener Blende, Filmempfindlichkeit und Objeklhelligkeit. wird mittels des Potentiometers 4 die Blende vorgewählt und im manuellen Betrieb κ» der Kamera mit dem Potentiometer 5 die gewünschte Belichtungszeit vorgegeben. Bei einer Kamera mit Blendenautomatik, d. h. die automatische Ermittlung der erforderlichen Blendenöffnung aus eingegebener Belichtungszeit. Filmempfindlichkeit und Objekthelligkeit, • '· wird mittels des Potentiometers 4 die Zeit vorgewählt und im manuellen Kamerabetrieb mittels des Potentiometers 5 die gewünschte Blende eingestellt. Die Potentiometerabgriffe der Potentiometer 3 und 4 sindThe non-inverting input of the operational amplifier 2; i is at the center potential, with »() <· denotes a DC voltage source that feeds the entire electrical system. The positive butt this DC voltage source is marked with "+" and the negative pole of the DC voltage source is marked with "-" designated. Between this center potential and the positive or negative potential of the direct voltage source three potentiometers 3, 4 and 5 are sounded. The potentiometer 3 is used for setting the film sensitivity wedge. For a camera with aperture priority, d. H. automatic determination of the exposure time from the given aperture, film sensitivity and brightness. the aperture is preselected using potentiometer 4 and in manual mode κ »of the camera with the potentiometer 5 the desired Exposure time specified. For an auto iris camera, i. H. the automatic determination of the required aperture from the entered exposure time. Film speed and object brightness, • '· the time is preselected by means of potentiometer 4 and in manual camera mode by means of the potentiometer 5 set the desired aperture. The potentiometer taps of potentiometers 3 and 4 are

mit dem Summeneingang des Analogrechners 2 verbunden, an dem auch ein die Objekthelligkeit messender fotoelektrischer Wandler 6 über einen Verstärker 7 angeschlossen ist. Der Potentiometerabgriff des Potentiometers 5 und der Ausgang des Operationsverstärkers 2a sind an die beiden Eingänge eines Umschalters 8 angeschlossen. Dieser Umschalter dient dazu, die Kamera von automatischer in manuelle Betriebsweise zu überführen. Bei manueller Betriebsweise verbindet der Umschalter 8 den Abgriff des Potentiometers 5 mit dem nichtinvertierenden Eingang eines Komparators 9, und in automatischer Betriebsweise der Kamera verbindet der Umschalter 8 den Ausgang des Analogrechners 2 mit diesem nichtinvertierenden Eingang des Komparators 9. Der invertierende Eingang des Komparators 9 ist mit dem Ausgang eines Digital-Analog-Wandlers 10 verbunden, der aus η parallelgeschahelen Widerständen 101 bis 100/? besteht, wobei im vorliegenden Beispiel mit η = 4 100/j = 104 bedeutet. Der gemeinsame Verbindungspunkt dieser Widerstände stellt den Ausgang des Digital-Analog-Wandlers dar.connected to the sum input of the analog computer 2, to which a photoelectric converter 6 measuring the object brightness is also connected via an amplifier 7. The potentiometer tap of the potentiometer 5 and the output of the operational amplifier 2a are connected to the two inputs of a changeover switch 8. This switch is used to switch the camera from automatic to manual mode. In the manual mode of operation, the changeover switch 8 connects the tap of the potentiometer 5 to the non-inverting input of a comparator 9, and in the automatic mode of operation of the camera, the changeover switch 8 connects the output of the analog computer 2 to this non-inverting input of the comparator 9. The inverting input of the comparator 9 is connected to the output of a digital-to-analog converter 10, which consists of η resistors 101 to 100 /? exists, where in the present example with η = 4 100 / j = 104. The common connection point of these resistors is the output of the digital-to-analog converter.

Der Ausgang des Komparators 9 ist über einen Widerstand 11 an den Eingang eines D-Flip-Flops 20 angeschlossen. Der c/odr-Eingang des D-Flip-Flops ist über einen Inverter 12 an einen Takt- oder Impulsgenerator 13 angeschlossen. Der Ausgang dieses Taktgenerators ist auch mit dem dock-Eingang eines n-Bit-Vor-/ Rückwärts-Zählers (up/down-counter) 14 verbunden, wobei im vorliegendem Beispiel wiederum /7 = 4 ist. Der (^-Ausgang des D-Flip-Flops 20 ist mit dem Vor-/Rückwärts-Steuereingang (up/down-seleclor) des Zählers 14 verbunden, während der φ-Ausgang des D-Flip-Flops über die Emitter-Kollektor-Strecke eines pnp-Transistors 15 mit dem D-Eingang verbunden ist. Die Basis des Transistors 15 ist mittels eines Schalters 16 an negatives Potential anschlicßbar, womit der Transistor 15 leitend wird. Der Schalter 16 kann entweder durch die Spiegelbewegung beim Hochklappen des Spiegels in die Aufnahmestellung geschlossen werden oder kann mit einer nicht dargestellten Memotaste verbunden sein.The output of the comparator 9 is connected to the input of a D flip-flop 20 via a resistor 11. The c / odr input of the D flip-flop is connected to a clock or pulse generator 13 via an inverter 12. The output of this clock generator is also connected to the dock input of an n-bit up / down counter (up / down counter) 14, with / 7 = 4 in the present example. The (^ output of the D flip-flop 20 is connected to the forward / backward control input (up / down seleclor) of the counter 14, while the φ output of the D flip-flop via the emitter-collector Path of a pnp transistor 15. The base of the transistor 15 can be connected to a negative potential by means of a switch 16, whereby the transistor 15 becomes conductive Recording position can be closed or can be connected to a memo key, not shown.

Die (?-Ausgänge Q\ bis Q_n mit η — 4 des up/down-Zählers 14 sind mit je einem Widerstand 101 bis 104 des Digital-Analog-Wandlers 10 verbunden. Außerdem sind die Ausgänge Q₂ bis Q_n im vorliegenden Beispiel wiederum φ bis Qa, mit einem n— 1-zu-2"- '-Decoder 17 verbunden, im vorliegenden Beispiel also ein 3-zu-8-Decoder. Der erste Bit-Ausgang Qi des Zählers ist als einziger nicht an dem Decoder angeschlossen. Die acht Ausgänge des Decoders sind über je eine Entkopplungsdiode 180 bis 187 mit je einem Widerstand 190 bis 197 verbunden, so daß also insgesamt je 2"- '-Entkopplungsdioden und Widerstände vorhanden sind. Die Widerstände sind einander parallel geschaltet, und der gemeinsame Verbindungspunkt A ist an eine elektromechanische Vorrichtung zum Umsetzen des Belichtungssteuersignals in einer mechanischen Einstellung der Blende (F i g. 3) oder in eine zeitverzögerte Auslösung der Schließbewegung des Kameraverschlusses (F i g. 2) angeschlossen.The (? Outputs Q \ to Q _n with η -4 of the up / down counter 14 are each connected to a resistor 101 to 104 of the digital-to-analog converter 10. In addition, the outputs Q ₂ to Q _n in the present example again φ to Qa, connected to an n- 1-to-2 "- 'decoder 17, in the present example a 3-to-8 decoder. The first bit output Qi of the counter is the only one not on the decoder The eight outputs of the decoder are each connected via a decoupling diode 180 to 187 with a resistor 190 to 197 each, so that a total of 2 "- 'decoupling diodes and resistors are present Connection point A is connected to an electromechanical device for converting the exposure control signal into a mechanical setting of the diaphragm (FIG. 3) or into a time-delayed triggering of the closing movement of the camera shutter (FIG. 2).

Des weiteren sind mit je einem Ausgang des Decoders 17 eine Leuchtdiode 210 bis 217 einer Leuchtdiodenzeile 21 verbunden. Die Kathoden der Leuchtdioden sind an Minuspotential angeschlossen.Furthermore, a light-emitting diode 210 to 217 of a light-emitting diode row 21 is connected to each output of the decoder 17. The cathodes of the light emitting diodes are connected to negative potential.

Die elektromechanische Umsetzvorrichtung für das Belichtungssteuersignal bei der Belichtungszeitsteuerung gemäß F i g. 2 besteht aus einem Komparator 22, dessen nichtinvertierender Eingang an einem justierbaren Widerstand 23 angeschlossen ist. Der invertierende Eingang des Komparators ist mit der Platte eines Integrationskondensators 24 verbunden, die an dem Punkt A des Widerstandsnetzwerkes 19 angeschlossen ist. Die andere Platte des Kondensators liegt an negativem Potential. Dem Integrationskondensator 24 ist ein Schalter 25 parallel geschaltet, der die Entladung des Kondensators sicherstellt und während derThe electromechanical conversion device for the exposure control signal in the exposure time control according to FIG. 2 consists of a comparator 22, the non-inverting input of which is connected to an adjustable resistor 23. The inverting input of the comparator is connected to the plate of an integration capacitor 24 , which is connected to point A of the resistor network 19. The other plate of the capacitor is at negative potential. The integration capacitor 24 is connected in parallel with a switch 25, which ensures the discharge of the capacitor and during the

ie Belichtungszeitbildung geöffnet ist. Der Ausgang des Komparators 22 ist mit der Basis eines Transistors 26 verbunden, der in Reihe mit dem Solenoid eines den Verschlußvorhang freigebenden Magneten 27 an der Gleichspannungsquelle angeschlossen ist.he exposure time formation is open. The output of the comparator 22 is connected to the base of a transistor 26 which is connected in series with the solenoid of a magnet 27 releasing the shutter curtain at the DC voltage source.

is Ein Ausführungsbeispiel für die elektromagnetische Umseizvorrichiung des Beiichtungssteuersignais bei einer Blendensteuerung ist in F i g. 3 dargestellt. Hier ist der Ausgang eines Komparators 28 mit einem elektromotorischen Antrieb 29 für die Blende 30An exemplary embodiment for the electromagnetic Umseizvorrichiung the exposure control signal in a diaphragm control is shown in FIG. 3 shown. Here is the output of a comparator 28 with an electromotive drive 29 for the diaphragm 30

» verbunden. Gleichzeitig verstellt der elektromotorische Antrieb 29 den Schleifer eines Potentiometers 31. Der Schleifer des Potentiometers 31 ist mit dem nichtinvertierenden Eingang des Komparators 28 verbunden, dessen invertierender Eingang mit einem zwischen dem Verbindungspunkt A des Widerstandsnetzwerkes 19 und negativem Potential liegenden Widerstand 32 angeschlossen ist. Dem Widerstand ist noch Glättungskondensator 33 parallel geschaltet." tied together. At the same time, the electromotive drive 29 adjusts the wiper of a potentiometer 31. The wiper of the potentiometer 31 is connected to the non- inverting input of the comparator 28 , the inverting input of which is connected to a resistor 32 between the connection point A of the resistor network 19 and a negative potential. Smoothing capacitor 33 is also connected in parallel with the resistor.

Die Wirkungsweise der Belichtungssteuerschaltung sei anhand einer Belichtungszeitsteuerung in Verbindung der F i g. 1 und 2 beschrieben: Am Potentiometer 3 wird die Filmempfindlichkeit und am Potentiometer 4 die Blendenzahl vorgegeben. Der fotoelektrische Wandler 6 ermittelt die Objekthelligkeit. Diese drei elektrischen Signale werden in dem Analogrechner 2 verarbeitet und ergeben ein elektrisches Signal, das der zu bildenden Zeit entspricht.The operation of the exposure control circuit is related to an exposure time control the F i g. 1 and 2: On potentiometer 3 the film speed and on potentiometer 4 the f-number is specified. The photoelectric converter 6 determines the brightness of the object. These three electrical signals are processed in the analog computer 2 and result in an electrical signal that the time to be formed.

Steht der Umschalter 8 auf Automatikbetrieb, so liegt dieses Signal als Referenzpotential an dem nichtinver-If the changeover switch 8 is in automatic mode, this signal is applied as a reference potential to the non-inverse

*o tierenden Eingang des Komparators 9. (Bei manuellem Betrieb wird die zu bildende Zeit über das Potentiometer 5 und den in Stellung »manuell« stehenden Umschalter 8 als elektrisches Signal direkt auf den nichtinvertierenden Eingang des Komparators 9 gegeben.) Auf den c/ocAr-Eingang des Zählers 14 gelangen die Taktimpulse des Taktgenerators 13. Jede positive Flanke dieser Impulse schaltet den Zähler 14 um eine Zählstufe weiter. Über die Widerstände 101 bis 104, deren Widerstandswert umgekehrt proportional zur* o ting input of comparator 9. (In manual operation, the time to be formed is given via potentiometer 5 and switch 8 in the "manual" position as an electrical signal directly to the non-inverting input of comparator 9.) On the c / ocAr The clock pulses of the clock generator 13 arrive at the input of the counter 14. Each positive edge of these pulses switches the counter 14 on by one counting stage. Via the resistors 101 to 104, whose resistance value is inversely proportional to the

so Wertigkeit des jeweiligen Ausgangs ist, werden Rechtecksignale gebildet, die an dem Verbindungspunkt der Widerstände zusammengeführt sind. An diesem Verbindungspunkt entsteht bei durchlaufendem Zähler eine 2"stufige Treppenspannung, im vorliegenden Beispiel also bei vier Zählerausgängen 16stufig. Der Komparator 9 vergleicht das analoge Treppensignal an diesem Verbindungspunkt der Widerstände mit dem Zeitsignal am nichtinvertierenden Eingang des Komparators 9, das Ausgangssignal des Komparators gelangt auf den D-Eingang des Flip-Flops 20, dessen Taktsignal invers zu dem Taktsignal des Zählers 14 ist Mit der positiven Flanke des inversen Taktimpulses, also mit der negativen Flanke des Taktimpulses des Impulsgenerators 13, übernimmt der Q-Ausgang die Information des D-Eingangs.so the valence of the respective output is Square-wave signals formed, which are brought together at the connection point of the resistors. At this The connection point results in a 2 "step voltage when the counter moves through, in the present case Example with four counter outputs with 16 levels. Of the Comparator 9 compares the analog staircase signal at this connection point of the resistors with the Time signal at the non-inverting input of the comparator 9, the output signal of the comparator arrives to the D input of the flip-flop 20, the clock signal of which is the inverse of the clock signal of the counter 14 with the positive edge of the inverse clock pulse, i.e. with the negative edge of the clock pulse of the pulse generator 13, the Q output takes over the information from the D input.

Solange das analoge Treppensignal und das an dem nichtinvertierenden Eingang des Komparators 8 anliegende Zeitsignal unterschiedlich sind, ändert sich derAs long as the analog staircase signal and the signal applied to the non-inverting input of the comparator 8 Time signal are different, the changes

Ausgang des Operationsverstärkers und damit der (^-Ausgang des Flip-Flops nicht. Der Zähler 14 behält seine Zählrichtung bei, d. h., der Zähler addiert oder subtrahiert. Die Zählrichtung sei zunächst aufwärts, d. h. addiert, was bedeutet, daß das Signal am invertierenden Eingang kleiner als am nichtinvertierenden Eingang des !«Comparators 9 ist. Überschreitet nun das analoge Treppensigna] das Zeilsignal, so wird der Ausgang des Operationsversläerkers 9 negativ, was mit Fortschalten des Zählers, also mit der positiven Flanke des Taktimpulses erfolgt. Mit der negativen Flanke dieses Taktimpulses übernimmt der (^-Ausgang des Flip-Flops 20 die Information des Komparatorausgangs und schaltet den Zähler auf »down«. Der nächste Taktimpuls wird dann vom Zähler 14 abwärts gezählt, d. h. subtrahiert, wodurch das analoge Treppensignal wieder kleiner wird als das elektrische Zeitsignal. Der Ausgang des Operationsverstärkers wird wieder positiv. Die Information wird vom (^-Ausgang des Flip-Flops 20 übernommen, und dieser schaltet den Zähler auf »up«, so daß der nächste Impuls wieder addiert wird. Der Zähler alterniert also ständig zwischen diesen beiden Positionen und die dadurch zwischen zwei Werten alternierende Ausgangsspannung des Digital-Analog-Wandlers 10 ist ein Maß für die von dem Rechner ermittelte Belichtungszeit.Output of the operational amplifier and thus not the (^ output of the flip-flop. The counter 14 retains its counting direction at, d. i.e., the counter adds or subtracts. The counting direction is initially up, i.e. H. added, which means that the signal at the inverting input is less than that at the non-inverting input of the ! «Comparators 9 is. If the analog staircase signal] exceeds the line signal, the output of the Operationsversläerkers 9 negative, which is when the counter is incremented, i.e. with the positive edge of the Clock pulse takes place. With the negative edge of this clock pulse, the (^ output of the flip-flop takes over 20 the information of the comparator output and switches the counter to "down". The next clock pulse is then counted down by the counter 14, i. H. subtracted, whereby the analog staircase signal is again smaller than the electrical time signal. The exit of the operational amplifier becomes positive again. The information is taken from the (^ output of the flip-flop 20 accepted, and this switches the counter to "up" so that the next pulse is added again. Of the The counter therefore alternates constantly between these two positions and thus between two values alternating output voltage of the digital-to-analog converter 10 is a measure of the output voltage from the computer determined exposure time.

Durch Schließen des Schalters 16 kann dieser Wert ober beliebig lange Zeitz gespeichert werden. Bei geschlossenem Schalter 16 ist der Transistor 15 leitend und verbindet den (^-Ausgang des D-Flip-Flops 20 niederohmig mit seinem D-Eingang. Das über den Widerstand 11 vom Operationsverstärker 9 kommende Signal wird mit dem C-Signal des D-Flip-Flops überschrieben, wodurch das Signal am (^-Ausgang des D-Flip-Flops ständig alterniert. Somit bleibt der alternierende Zustand am up-down-Eingar.g des Zählers 14 erhalten, auch wenn sich die Objekthelligkeit am fotoelektrischen Wandler 6 ändert. Die Speicherung bleibt beliebig lange mit unveränderter Genauigkeit erhalten.By closing the switch 16, this value can be stored for any length of time. at When the switch 16 is closed, the transistor 15 is conductive and connects the (^ output of the D flip-flop 20 low resistance with its D input. The coming through the resistor 11 from the operational amplifier 9 The signal is overwritten with the C signal of the D flip-flop, which causes the signal at the (^ output of the D flip-flops are constantly alternating. This means that the alternating state remains on the up-down input of the counter 14 obtained even if the object brightness on the photoelectric converter 6 changes. The storage is retained indefinitely with unchanged accuracy.

Die Zeitbildung erfolgt durch Aufladung des Integrationskondensators 24 auf einen Schwellwert, und zwar durch den oder die gerade positives Potential führenden Ausgänge des Decoders 17. Die Entkopplungsdioden 180 bis 187 verhindern, daß der Strom zu negatives Potential führenden Decoderausgängen fließen kann. Das aus den Widerständen 191 bis 195 bestehende Widerstandsnetzwerk 19 ist so dimensioniert, daß die Widerstandspfade der einzelnen Decoderausgänge zu dem Integrationskondensator 24 eine Staffelung von 2 : 1 von Decoderausgang zu Decoderausgang aufweisen. Erreicht die Spannung am Integrationskondensator 24 einen mit dem justierbaren Referenzwiderstand 23 einstellbaren Pegel, so wird der Ausgang des !Comparators 22 positiv, und der Transistor 26 wird leitend, wodurch das Solenoid des Verschlußmagneten 27 erregt wird und der Magnet den Verschluß zur Schließbewegung freigibt Die Zeit die zur Aufladung des Kondensators 24 auf diesen Spannungspegel über den entsprechenden Widerstandspfad benötigt wird, entspricht der Verschlußzeit. Damit der Kondensator bei Beginn der Zeitbildung exakt entladen ist, ist er ständig durch den Schalter 25 kurzgeschlossen, der mit Beginn der Verschlußöffnung geöffnet wird.The time is generated by charging the integration capacitor 24 to a threshold value through the one or more positive potentials Outputs of the decoder 17. The decoupling diodes 180 to 187 prevent the current from becoming negative Potential leading decoder outputs can flow. The one consisting of resistors 191 to 195 Resistance network 19 is dimensioned so that the resistance paths of the individual decoder outputs close the integration capacitor 24 have a graduation of 2: 1 from decoder output to decoder output. If the voltage at the integration capacitor 24 reaches a reference resistor 23 that can be adjusted adjustable level, the output of the comparator 22 becomes positive, and the transistor 26 becomes conductive, whereby the solenoid of the shutter magnet 27 is energized and the magnet actuates the shutter for closing movement releases The time it takes to charge the capacitor 24 to this voltage level via the corresponding resistance path is required, corresponds to the shutter speed. So that the capacitor at The beginning of the time formation is exactly discharged, he is constantly short-circuited by the switch 25, which is opened when the shutter begins to open.

Da der erste Bit-Ausgang des Zählers 14 nicht decodiert wird, führen bei bestimmten Zählerausgangskombinationen abwechselnd zwei nebeneinanderliegende Ausgänge des Decoders positives Potential. Das bedeutet, daß der Integrationskondensator 24 abwechselnd über zwei nebeneinanderliegende Widerstandspfade aufgeladen wird, und zwar jeweils in einer halben Zeiteinheit über den einen und in der anderen halben Zeiteinheit über den anderen Widerslandspfad. Auf diese Weise ist es möglich, im vorliegenden Beispiel mit den acht Widerstandspfaden fünfzehn unterschiedliche Belichtungszeiten zu bilden. (Bei η Widerstandspfaden entsprechend 2n - 1 Belichtungszeitstufen.)Since the first bit output of the counter 14 is not decoded, two adjacent outputs of the decoder alternately carry positive potential with certain counter output combinations. This means that the integration capacitor 24 is charged alternately via two adjacent resistance paths, in each case in half a time unit via one and in the other half a time unit via the other opposing path. In this way it is possible in the present example to form fifteen different exposure times with the eight resistance paths. (With η resistance paths corresponding to 2n - 1 exposure time steps.)

Mit der Schaltanordnung kann auch eine automatische Blendeneinstellung erfolgen, wenn anstelle der Zeitsteuerschaltung in F i g. 2 die Blendensteuersehaltung in Fig.3 an den Punkt A der Schaltanordnung in Fig. 1 angeschlossen wird. Wenn an einem der Deco lcrausgänge ein positives Potential auftritt, wird ein Sirom über den entsprechenden Widersiandspfad und den Widerstand 32 fließen. Der an dem Widerstand 32 auftretende Spannungsabfall wird einem Komparator 28 zugeführt und mit dem Spannungsabfall an einem von dem Blendenantrieb betätigten Potentiometer verglichen. Besteht zwischen diesen beiden Werten eine Spannungsdifferenz, so wird sich der Blendenantrieb 29 so lange verändern und damit das Potentiometer 31 verstellen, bis die Spannungsdifferenz am Eingang desThe switching arrangement can also be used to automatically adjust the diaphragm if, instead of the time control circuit in FIG. 2 the diaphragm control circuit in FIG. 3 is connected to point A of the switching arrangement in FIG. If a positive potential occurs at one of the Deco outputs, a Sirom will flow via the corresponding resistance path and the resistor 32. The voltage drop occurring across resistor 32 is fed to a comparator 28 and compared with the voltage drop across a potentiometer operated by the diaphragm drive. If there is a voltage difference between these two values, the diaphragm drive 29 will change and thus adjust the potentiometer 31 until the voltage difference at the input of the

2$ Komparators Null ist. Bei bestimmten Ausgangskombinationen am Zähler 14 werden wiederum zwei benachbarte Decoderausgänge abwechselnd positives Potential führen. Die dabei auftretenden Spannungsschwankungen am Widerstand 32 werden durch den Kondensator 33 gemittelt, so daß auch mit dieser Schaltung bei acht Widerstandspfaden im Widerstandsnetzwerk 19 fünfzehn verschiedene Blcndenstufen einstellbar sind.2 $ comparator is zero. With certain initial combinations at the counter 14, in turn, two adjacent decoder outputs are alternately positive Lead potential. The voltage fluctuations occurring at the resistor 32 are caused by the Capacitor 33 averaged, so that with this circuit, too, there are eight resistance paths in the resistance network 19 fifteen different screen levels can be set.

Die einzelnen eingestellten Belichtungszeiten bzw. Blendenöffnungen können in einfacher Weise dadurch angezeigt werden, daß mit jedem Decoderausgang eine Leuchtdiode verbunden ist. |edc Leuchtdiode ist jeweils jeder zweiten aufeinanderfolgenden Zeit- bzw. Blendenstufe zugeordnet. Die dazwischen liegenden Blenden- bzw. Belichtungszeitstufen, die dann gebildet werden.The individual set exposure times or aperture openings can thereby be achieved in a simple manner indicated that a light-emitting diode is connected to each decoder output. | edc light-emitting diode is in each case assigned to every second successive time or aperture level. The intervening aperture or exposure time steps, which are then formed.

wenn zwei Decoderausgänge abwechselnd positives Signal aufweisen, werden durch Aufleuchten zwei nebeneinander liegender Leuchtdioden angezeigt.if two decoder outputs alternately show positive signals, they become two when they light up adjacent LEDs are displayed.

In F i g. 4 ist durch weitere schaltungstechnisch wenigIn Fig. 4 is little due to further circuitry

«5 aufwendige Maßnahmen die Schaltungsanordnung dahingehend erweitert, daß die Zahl der einstellbaren Belichtungszeitstufen verdoppelt wird und dadurch noch eine exaktere Belichtungszeitbildung möglich wird. Mit dem gleichen Decoder 17 und dem gleichen Widerstandsnetzwerk 19 kann durch diese schaltungstechnischen Maßnahmen die doppelte Anzahl von Belichtungszeiten gebildet werden, im vorliegenden Fall bei 8 Decoderausgängen 32 verschiedene Belichtungszeitstufen. Hierzu ist der Vor-/Rückwärtszähler 14 um einen weiteren Ausgang erweitert, so daß er nunmehr einen π + 1-Bit-Zähler darstellt. Der π + 1-Bit-Ausgang, im vorliegenden Beispiel Q% ist ebenfalls über einen Widerstand 105 mit dem Verbindungspunkt der übrigen Zählerausgänge Q\ bis Q* verbunden. Dem«5 complex measures the circuit arrangement is expanded to the effect that the number of adjustable exposure time steps is doubled and thus an even more precise exposure time formation is possible. With the same decoder 17 and the same resistor network 19, these circuitry measures can produce twice the number of exposure times, in the present case 32 different exposure time steps with 8 decoder outputs. For this purpose, the up / down counter 14 is expanded by a further output, so that it now represents a π + 1-bit counter. The π + 1-bit output, in the present example Q%, is also connected via a resistor 105 to the connection point of the other counter outputs Q \ to Q * . To the

«0 Integrationskondensator 24 ist die Reihenschaltung eines weiteren Integrationskondensators 34 und einen npn-Transistors 35 parallel geschaltet. Der Ausgang Q des um ein Bit erweiterten Zählers 14 ist über einen Inverter 36 mit der Basis des Transistors 35 verbunden.«0 integration capacitor 24, the series connection of a further integration capacitor 34 and an npn transistor 35 is connected in parallel. The output Q of the counter 14, which has been expanded by one bit, is connected to the base of the transistor 35 via an inverter 36.

Solange der (^-Ausgang »0«-Signal aufweist, was der Fall ist während des Durchlaufs des Zählers in dem Bereich, der den längeren Zeiten entspricht, ist der Tranistor 35 leitend und der Integrationskondensator 34As long as the (^ output has a "0" signal, what the The case is during the run of the counter in the range that corresponds to the longer times is the The transistor 35 is conductive and the integration capacitor 34

dem Integrationskondensator 24 parallel geschaltet. Das Verhältnis der Kapazitäten der Parallelschaltung von Integrationskondensator 34 und Integrationskondensator 24 zu der Kapazität des Integruiiunskondensators 24 ist 2^Ö : I gewählt.the integration capacitor 24 connected in parallel. The ratio of the capacitances of the parallel connection of integrating capacitor 34 and integration capacitor 24 to the capacitance of Integruiiunskondensators 24 2 ^Ö is: I selected.

Auch hier werden wiederum die jeweils zweiten Zeitstufen dadurch gebiluei, daß ocr Ladestrom für den oder die Kondensatoren 24 oder 24 und 34 jeweils zur Hälfte der Zeit durch den einen und den benachbarten Widerstandspfad von benachbarten Decoderausgängen f!^:eßt. Allerdings kann der Wechsel vun der achten -ur neunten Belichtungszeitstufe, wo also abwechselnd die Zählerausgänge Qa und Qs positives Signal führen und entsprechend über ;!ie Widerstände 197 und 190 abwechselnd Ladestrom fließt, nicht auf diese Weise gebildet werden, da jeweils ein ganz niedriger und ein sehr hoher Widerstandspfad wechselweise eingeschaltet sind. Für diesen Fall ist eine weitere Schaltungsmaßnahme vorgesehen, die den Transistor 35 leitend hält. Hierzu ist ein pnp-Transistor 37 mit seinem Emitter an positives Potential und mit seinem Kollektor an die Basis des Transistors 35 angeschlossen. Der Ausgang des Inverters 36 ist über einen Widerstand 38, einen Kondensator 39, einer entgegengesetzt gepolten Sperrdiode 40 und einen Widerstand 41 an die Basis dieses Transistors 37 angeschlossen. Der Emitter des Transistors 37 ist über einen Kondensator 42 mit der Anode der Sperrdiode 40 und über eine entgegengerichtet gepolte Diode 42 mit der Kathode der Sperrdiode 40 verbunden. Solange der CVAusgang des Zählers ein alternierendes Signal aufweist, ist der Transistor 37 und damit der Transistor 35 leitend und der Integrationskondensa'.or 34 ilen* Integrationskondensator 24 parallel geschaltet. Über den Widerstand 47 wird bei leitendem $ Transistor 37 noch ein über den Widerstand 117 fließender Korrekturstroni in den Ladrvorgang der parallclgeschalteten Kondensatoren 24 und J4 eingegeben. Die Spcrrdiode 48 verhindert ein Ansteuern des Transistors 35 über den Ausgang des Decoders 17.Here, too, the respective second time stages are created in that ocr charging current for the capacitor or capacitors 24 or 24 and 34 passes half the time through one and the adjacent resistance path from adjacent decoder outputs f! ^: eat. However, the change from the eighth-only ninth exposure time stage, where the counter outputs Qa and Qs alternately carry a positive signal and charge current flows alternately via resistors 197 and 190, cannot be formed in this way, since each is a very low and a very high resistance path are switched on alternately. In this case, a further circuit measure is provided which keeps the transistor 35 conductive. For this purpose, a pnp transistor 37 has its emitter connected to positive potential and its collector connected to the base of transistor 35. The output of the inverter 36 is connected to the base of this transistor 37 via a resistor 38, a capacitor 39, an oppositely polarized blocking diode 40 and a resistor 41. The emitter of transistor 37 is connected to the anode of blocking diode 40 via a capacitor 42 and to the cathode of blocking diode 40 via an oppositely polarized diode 42. As long as the CV output of the counter has an alternating signal, the transistor 37 and thus the transistor 35 are conductive and the integration capacitor 34 ilen * integration capacitor 24 is connected in parallel. When the transistor 37 is conductive, a correction current flowing via the resistor 117 is input via the resistor 47 into the charging process of the parallel-connected capacitors 24 and J4. The Spcrrdiode 48 prevents activation of the transistor 35 via the output of the decoder 17.

Diese /weiiindclreißig verschiedenen Belichtungszeit stufen sind ohne Schwierigkeiten ebenfalls exakt anzuzeigen, indem eine weitere aus acht Leuchtdioden bestehende Leuchtdiodenzeile 44 vorgesehen ist deren Leuchtdioden 440 und 447 jeweils mit einem der Decoderausgänge verbunden sind. Die Anoden der Leuchtdioden 210 bis 217 sind über einen npn-Transistor 45 und die Kathoden der Leuchtdioden 440 bis 447 über einen npn-Transistor 46 mit dem negativen Potential verbunden. Der CVAusgang des Zählers 14 steuert die Basis des Transistors 46 unmittelbar und die Basis des Transistors 45 über den Inverter 36 an. Auf diese Weise werden entsprechend der Umschaltung des wirksamen Integrationskondensators bei uen längeren Belichtungszeiten, die bei Einschaltung der beiden Kondensatoren 34 und 24 auftreten, die Leuchtdioden 210 bis 217 und bei den kürzeren Belichtungszeiten, in welchen lediglich der Kondensator 24 eingeschaltet ist, die Leuchtdioden 440 bis 447 mit negativem Potential verbunden und leuchten entsprechend der Ansteuerung der Decoderausgängeauf. This / white and thirty different exposure times levels can also be displayed exactly without difficulty by adding another eight light-emitting diodes existing light-emitting diode row 44 is provided whose light-emitting diodes 440 and 447 each with one of the Decoder outputs are connected. The anodes of the light emitting diodes 210 to 217 are via an npn transistor 45 and the cathodes of the light-emitting diodes 440 to 447 via an npn transistor 46 with the negative potential tied together. The CV output of counter 14 controls the base of transistor 46 directly and the base of the Transistor 45 through the inverter 36. In this way, according to the switching of the effective Integration capacitor in the case of longer exposure times that occur when the two capacitors are switched on 34 and 24 occur, the light-emitting diodes 210 to 217 and with the shorter exposure times, in which only the capacitor 24 is switched on, the light-emitting diodes 440 to 447 are connected to negative potential and light up according to the activation of the decoder outputs.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims

Patentansprüche:Patent claims:

1. Fotografische Kamera mit einer Vorrichtung zum Umsetzen eines den Belichtungsparametern entsprechenden Steuersignals in eine mechanische Einstellung der Blende (Blendensteuerung) oder in eine zeitverzögerte Auslösung der Schließbewegung des Kameraverschlusses (Belichtungszeitsteuerung), einer elektronischen Schaltung zur Erzeugung eines ersten Analogsignals in Abhängigkeit von der Filmempfindlichkeit und den manuell eingegebenen und/oder automatisch unter Berücksichtigung der Objekthelligkeit bestimmten Belichtungswerten (Belichtungszeit, Blendenöffnung) einem reversiblen /7-Bit-Zähler, einem Digital-Analog-Wandler zur Lieferung eines der jeweiligen digitalen Zählerausgangskombinalion entsprechenden zweiten Analogsignals, einer Einrichtung zum schrittweisen Fortschalten des Zählers in einer ersten Zählrichtung, wenn das zweite Analogsignal kleiner als das erste und in der entgegengesetzten Zählrichtung, wenn das zweite Analogsignal größer als das erste Analogsignal ist, und mit einem an den Zähler angeschlossenen Decoder, dadurch gekennzeichnet, daß der Decoder als n— 1-zu-2«-i-Decoder (17) ausgebildet ist, dessen n— !-Eingänge jeweils an einem der Zählerausgange mit Ausnahme des ersten Bit-Ausgangs des Zählers (14) angeschlossen und dessen 2"-'-Ausgänge mit je einem Widerstand (180—187) verbunden sind, deren Widerstandswerte so abgestuft sind, daß sich ein delogariihmiertes Ausgangssignal ergibt und daß alle Widerstände in an sich bekannter Weise in einem gemeinsamen Verbindungspunkt (A) zusammengeschlossen sind, an welchem das Steuersignal für die Umsetzvorrichtung (F i g. 2 und 3) abnehmbar ist.1. Photographic camera with a device for converting a control signal corresponding to the exposure parameters into a mechanical setting of the aperture (aperture control) or into a time-delayed triggering of the closing movement of the camera shutter (exposure time control), an electronic circuit for generating a first analog signal depending on the film sensitivity and the manually entered and / or automatically determined exposure values (exposure time, aperture), a reversible / 7-bit counter, a digital-to-analog converter for supplying a second analog signal corresponding to the respective digital counter output combination, a device for incremental advancement of the exposure values (exposure time, aperture) determined automatically taking into account the object brightness Counter in a first counting direction when the second analog signal is less than the first and in the opposite counting direction when the second analog signal is greater than the first analog signal, and with a m decoder connected to the counter, characterized in that the decoder is designed as an n- 1 to 2 -i decoder (17), the n- ! inputs of which are each at one of the counter outputs with the exception of the first bit output of the counter (14) and its 2 "-'- outputs are each connected to a resistor (180-187), the resistance values of which are graduated so that a delogariimized output signal results and that all resistors in a known manner in a common Connection point (A) are connected, at which the control signal for the conversion device (F i g. 2 and 3) is removable.

2. Kamera nach Anspruch !, dadurch gekennzeichnet, daß der Zähler (14) einen an einem Impulsgenerator (13) angeschlossenen Takleingang (clock) und einen Eingang (u/d) zum Bestimmen der Zählrichtung des Zählers aufweist, der mit dem Ausgang eines die beiden Analogsignale vergleichenden Komparators (9) in Verbindung steht.2. Camera according to claim!, Characterized in that the counter (14) has a clock input (clock ) connected to a pulse generator (13) and an input (u / d) for determining the counting direction of the counter, which is connected to the output of a two analog signals comparing comparator (9) is in connection.

3. Kamera nach Anspruch 2, gekennzeichnet durch eine wahlweise einschaltbare Vorrichtung zum Überschreiben des up/c/oiv/i-Eingangs des Zählers (14) mit einem alternierenden, die Zählrichtung des Zählers ständig umkehrenden Signals.3. Camera according to claim 2, characterized by an optionally switchable device to overwrite the up / c / oiv / i input of the Counter (14) with an alternating signal that constantly reverses the counting direction of the counter.

4. Kamera nach Anspruch 3, dadurch gekennzeichnet, daß die Überschreibvorrichtung aus einem D-Flip-Flop (20) besteht, dessen Q-Ausgang an dem up/c/own-Eingang des Zählers und dessen <?-Ausgang über einen Schalter (15) mit dem an den Komparatorausgang angeschlossenen D-Eingang des Flip-Flops verbindbar ist.4. Camera according to claim 3, characterized in that the overwrite device consists of one D flip-flop (20), the Q output of which is connected to the up / c / own input of the meter and its <? - output via a switch (15) with the D input connected to the comparator output of the flip-flop can be connected.

5. Kamera nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Digital-Analog-Wandler (10) aus mit dem einen Eingang des Komparators (9) verbundenen Widerständen (101 — 104) besteht, deren Widerstandswerte in einem bestimmten Verhältnis zueinander abgestuft sind und von denen jeweils ein Widerstand mit je einem Ausgang des Zählers (14) verbunden ist.5. Camera according to one of the preceding claims, characterized in that the digital-to-analog converter (10) consists of resistors (101-104) connected to one input of the comparator (9), the resistance values of which in a certain ratio to each other and each of which has a resistance with each an output of the counter (14) is connected.

6. Kamera nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeder Decoderiii:sgang mit einer Leuchtdiode (210 — 217)6. Camera according to one of the preceding claims, characterized in that each Decoderiii: sgang with a light emitting diode (210 - 217)

einer Leuchtdiodenzeile (21) verbunden ist.a line of LEDs (21) is connected.

7. Kamera nach einem der vorhergehenden Ansprüche mit einer automatischen Belichtungszeitsteuerung, dadurch gekennzeichnet, daß die Umsetzvorrichtung einen Integrationskondensator (24) aufweist, der über einen Schwellwertschalter einen Magneten (27) zur Freigabe der Schließbewegung des Kameraverschlusses steuert.7. Camera according to one of the preceding claims with an automatic exposure time control, characterized in that the conversion device has an integration capacitor (24) has, which via a threshold switch has a magnet (27) for releasing the closing movement of the camera shutter controls.

8. Kamera nach Anspruch 7, dadurch gekennzeichnet, daß der Schwellwertschalter von einem Komparator (22) gebildet ist, dessen einer Eingang mit dem Integrationskondensator (24), dessen anderer Eingang mit einem Referenzwiderstand (23) und dessen Ausgang mit der Basis eines mit dem Magneten (27) in Reihe liegenden Transistor (26) verbunden ist8. A camera according to claim 7, characterized in that the threshold switch of one Comparator (22) is formed, one input of which with the integration capacitor (24), whose other input with a reference resistor (23) and its output with the base of one with the Magnet (27) lying in series transistor (26) is connected

9. Kamera nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Zähler (14) einen weiteren Ausgang für ein π+1-Bit aufweist, der mit dem9. Camera according to claim 7 or 8, characterized in that the counter (14) has a further Output for a π + 1 bit, which with the

M Digital-Analog-Wandler (10) verbunden ist und einen in Reihe mit einem zweiten integrationskondensator (34) liegenden Transistor (35) steuert, und daß die Reihenschaltung vom zweiten Integrationskondeniator und Transistor parallel zum ersten lntegrationskondensator(24) liegt.M digital-to-analog converter (10) is connected and one in series with a second integration capacitor (34) lying transistor (35) controls, and that the series connection of the second integration capacitor and the transistor is parallel to the first integration capacitor (24).

10. Kamera nach Anspruch 5 und 9, dadurch gekennzeichnet, daß der weitere Ausgang (Qs) des Zählers (14) über einen Widerstand (105) an den mit den übrigen Widerständen (101 — 104) verbundenen Komparatoreingang angeschlossen ist.10. Camera according to claim 5 and 9, characterized in that the further output (Qs) of the counter (14) is connected via a resistor (105) to the comparator input connected to the other resistors (101-104).

11. Kamera nach Anspruch 9, gekennzeichnet durch eine Schaltanordnung r.um Leitcndhallcn des Transistors (35) bei wechselndem Signal an dem weiteren Zählerausgang (Q-,). 11. Camera according to claim 9, characterized by a switching arrangement r.um Leitcndhallcn of the transistor (35) with a changing signal at the further counter output (Q-,).

J5 J5

12. Kamera nach Anspruch II, dadurch gekennzeichnet, daß ein weilerer Transistor (37) vorgesehen ist, dessen Emittcr-Kollckiorstreckc die Basis des ersten Transistors (35) mit dem Pluspotential verbindet und dessen Basis über eine Sperrdiode12. Camera according to claim II, characterized in that that a temporary transistor (37) is provided, the Emittcr-Kollckiorstreckc the base of the first transistor (35) connects to the positive potential and its base via a blocking diode

«o (40), einem Kondensator (39) und einem Inverter (36) mit dem weiteren Ausgang (Qs) des Zählers (14) verbunden ist, daß Emitter und Basis des weiteren Transistors über einen weiteren Kondensator (42) miteinander verbunden sind und daß die Anode der Sperrdiode über eine weitere Diode (43) mit dem Pluspotential verbunden ist.«O (40), a capacitor (39) and an inverter (36) is connected to the further output (Qs) of the counter (14) so that the emitter and base of the further transistor are connected to one another via a further capacitor (42) and that the anode of the blocking diode is connected to the positive potential via a further diode (43).

13. Kamera nach Anspruch 12, dadurch gekennzeichnet, daß der Kollektor des ersten Transistors (37) über einen Widerstand (47) und eine Diode (48) an dem mit dem 2" 'ten Ausgang des Decoders (17) verbundenen Widersland (197) angeschlossen ist.13. Camera according to claim 12, characterized in that that the collector of the first transistor (37) via a resistor (47) and a diode (48) at the second output of the decoder (17) connected opposing land (197).

14. Kamera nach Anspruch b und 10, dadurch gekennzeichnet, daß eine zweite I.cuchidioden/.cile (44) vorgesehen ist, deren Leuchtdioden (440—447) mit je einem Decoderausgang verbunden ist, daß der Ausgang der ersten und der /weiten l.cuchtdiodenzeile (21, 44) über je einen Transistor (45, 46) mit negativem Potential verbunden ist, daß die Basis des die erste Leuchtdiodenzeile (21) steuernden Transistors (45) über einen Inverter (36) und die Basis des die zweite Leuchtdiodenzeile (44) steuernden Transistors (46) unmittelbar mit dem weiteren Zählcrausgang (Q-,) verbunden ist.14. Camera according to claim b and 10, characterized in that a second I.cuchidioden / .cile (44) is provided, the light-emitting diodes (440-447) is connected to a decoder output that the output of the first and the / wide l.cuchtdiodeenzeile (21, 44) via a transistor (45, 46) is connected to negative potential, that the base of the first line of light emitting diodes (21) controlling transistor (45) via an inverter (36) and the base of the second The transistor (46) controlling the LED row (44) is directly connected to the further counting output (Q-,) .