DE2560194C2 - Electronic clock - Google Patents
Electronic clockInfo
- Publication number
- DE2560194C2 DE2560194C2 DE19752560194 DE2560194A DE2560194C2 DE 2560194 C2 DE2560194 C2 DE 2560194C2 DE 19752560194 DE19752560194 DE 19752560194 DE 2560194 A DE2560194 A DE 2560194A DE 2560194 C2 DE2560194 C2 DE 2560194C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- signal
- alarm
- time
- digit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G99/00—Subject matter not provided for in other groups of this subclass
- G04G99/006—Electronic time-pieces using a microcomputer, e.g. for multi-function clocks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Description
Die Erfindung betrifft eine elektronische Uhr nach dem Oberbegriff des Anspruchs 1.The invention relates to an electronic watch according to the preamble of claim 1.
Aus der DE-OS 23 02 978 ist bereits eine elektronische Uhr mit einem Frequenznormal und einer Teilerschaltung sowie einer Zeitmeßschaltung bekannt. Sämtliche Signalübertragungen innerhalb der bekannten Uhr finden im Dauerbetrieb statt. Die Folge dieser Betriebsweise ist ein relativ rascher Verbrauch der kleinen Uhrenbatterie. From DE-OS 23 02 978 an electronic clock with a frequency standard and a divider circuit is already and a timing circuit known. Find all signal transmissions within the known clock in continuous operation. The consequence of this mode of operation is a relatively rapid consumption of the small clock battery.
Gegenüber diesem Stand der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine elektronische Uhr anzugeben, deren Energieverbrauch erheblich verringert ist.Compared to this prior art, the present invention is based on the object of an electronic Clock whose energy consumption is significantly reduced.
Diese Aufgabe wird bei einer gattungsgemäßen elektronischen Uhr durch die Merkmale im kennzeichnenden Teil des Anspruchs 1 gelöst.This task is achieved in a generic electronic watch by the features in the characterizing Part of claim 1 solved.
Durch die Impulsbetriebsart werden die einzelnen Schaltungsteile der Uhr periodisch kurzzeitig erregt, wodurch der Energieverbrauch der Uhr erheblich abgesenkt wird.Due to the pulse mode, the individual circuit parts of the clock are periodically excited for a short time, which significantly reduces the energy consumption of the watch.
Bevorzugte Weiterbildungen der erfindungsgemäßen elektronischen Uhr sind in den Unteransprüchen angegeben. Preferred developments of the electronic clock according to the invention are specified in the subclaims.
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigt
Fig. 1 ein schematisches Blockdiagramm einer elektronischen Festkörper-Uhr gemäß der Erfindung.
Fig. 2 eine schematische Darstellung, in welcher der allgemeine Aufbau der in der F ig. 1 dargestellten elektronischen
Uhr veranschaulicht ist,The invention is described below, for example, with reference to the drawing; in this shows
1 is a schematic block diagram of a solid-state electronic watch according to the invention.
Fig. 2 is a schematic representation in which the general structure of the in F ig. 1 illustrated electronic watch is illustrated,
Fig. 3 ein vereinfachtes Blockdiagramm einer elektrischen Schaltung für die in der Fig. 2 dargestellte Uhr, Fig. 4 A, 4B und 4C jeweils eine Darstellung, welche ein Detail-Blockdiagramm einer elektrischen Schaltung für die in der Fig. 3 dargestellte Uhr wiedergibt,Fig. 3 is a simplified block diagram of an electrical circuit for the clock shown in Fig. 2, Figs. 4A, 4B and 4C are each an illustration showing a detailed block diagram of an electrical circuit reproduces for the clock shown in Fig. 3,
Fig. 5 ein bevorzugtes Ausfuhrungsbeispiel eines Zeitnormal-Signal-Oszillators, wie er in den Fig. 4A, 4B und 4C veranschaulicht ist,5 shows a preferred exemplary embodiment of a time normal signal oscillator as shown in FIGS. 4A, 4B and Figure 4C illustrates
Fig. 6 ein Beispiel von Wellenformen, welche durch die in der Fig. 5 veranschaulichte Schaltung erzeugt werden,FIG. 6 shows an example of waveforms generated by the circuit illustrated in FIG. 5 will,
Fig. 7A und 7B jeweils eine Darstellung eines bevorzugten Ausfuhrungsbeispiels eines in den Fig. 4A, 4B und 4C veranschaulichten Synthetisierers,7A and 7B each show a representation of a preferred exemplary embodiment of one in FIGS. 4A, 4B and 4C of the illustrated synthesizer,
Fig. 8 eine Darstellung, welche die Beziehung zwischen Taktimpulsen und Zeitimpulsen veranschaulicht, welche von dem in den Fig. 7A und 7B veranschaulichten Synthetisierer geliefert werden,Fig. 8 is a diagram showing the relationship between clock pulses and timing pulses; which are provided by the synthesizer illustrated in Figs. 7A and 7B,
Fig. 9 und 10 jeweils eine Darstellung, welche Wellenformen veranschaulicht, die durch den in den Fig. 7A und 7B dargestellten Synthetisierer erzeugt werden,Figs. 9 and 10 are each a diagram illustrating waveforms generated by the circuit shown in Figs. 7A and synthesizers shown in FIG. 7B are generated,
<ö F i g. 11A und 11B jeweils eine Darstellung, welche im Detail eine Schaltung für das Zeitgeberregister gemäß Fig. 4A, 4B und 4C veranschaulicht,<ö F i g. 11A and 11B each show a diagram showing in detail a circuit for the timer register according to FIG Figures 4A, 4B and 4C illustrate
Fig. 12 eine Darstellung, welche eine elektrische Detail-Schaltung für die in den Fi g. 4A, 4B und 4C dargestellte Steuereinheit veranschaulicht.Fig. 12 is a diagram showing an electrical detailed circuit for the in Fi g. 4A, 4B and 4C Control unit illustrated.
Fig. 13 ein Beispiel einer flexiblen Schaltung, wie sie in den Fig. 4A, 4B und 4C dargestellt ist. Fig. 14 eine schematische Darstellung eines Schieberegisters gemäß Fig. 11 und 12, Fig. 15 eine Darstellung, welche ein Beispiel einer Schaltung zur Einstellung eines logischen Pegels gemäß Fig. 12 veranschaulicht,Figure 13 is an example of a flexible circuit as shown in Figures 4A, 4B and 4C. 14 shows a schematic representation of a shift register according to FIGS. 11 and 12, 15 is a diagram showing an example of a logic level setting circuit according to FIG Fig. 12 illustrates
Fig. 16 eine Detail-Schaltungsanordnung des in der Steuereinheit nach Fig. 12 verwerteten Zeitgebers, Fig. 17 eine schematische Darstellung einer Armbanduhr, welche gemäß der Erfindung ausgebildet ist, Fig. 18 einen Schnitt, welcher die Beziehung zwischen der Stellung der Krone und zugehöriger Teile veranschaulicht, 16 shows a detailed circuit arrangement of the timer used in the control unit according to FIG. 12, 17 shows a schematic representation of a wrist watch which is designed according to the invention, Fig. 18 is a section showing the relationship between the position of the crown and associated parts;
F i g. 19 eine Darstellung, welche die Arbeitsweise der Krone und der Schalter gemäß F i g. 18 veranschaulicht, Fig. 2OA und 2OB jeweils eine Darstellung, webhe eine Detail-Schaltung für die in den Fig. 4A, 4B und AC dargestelkin Daten-Modulationseinheit veranschaulicht,F i g. 19 is a diagram illustrating the operation of the crown and switches of FIG. 18 illustrates, FIGS. 20A and 20B each show a representation, showing a detailed circuit for the data modulation unit shown in FIGS. 4A, 4B and AC,
Fig. 21 eine Darstellung, welche ein bevorzugtes Ausfuhrungsbeispiel der in den Fig. 4A,4B und 4C dargestellten Alarmeinheit veranschaulicht,21 shows a representation which shows a preferred exemplary embodiment of the one shown in FIGS. 4A, 4B and 4C Alarm unit illustrates
Fig. 22A, 22B und 22C jeweils ein Detail-Blockdiagramm des Anzeigetreibers und zugehöriger Teile, Fig. 23 eine schematische Darstellung, welche ein Beispiel der Anzeigefläche veranschaulicht, υ22A, 22B and 22C are each a detailed block diagram of the display driver and associated parts. 23 is a schematic diagram illustrating an example of the display area, υ
Fig. 24A eine elektrische Detailschaltung für den in den Fig. 22A, 22B und 22C dargestellten Pegelschieber, Fig. 24B eine ähnliche Darstellung wie Fig. 24A, welche jedoch ein abgewandeltes Beispiel des Pegelschiebers veranschaulicht,24A shows an electrical detailed circuit for the level shifter shown in FIGS. 22A, 22B and 22C, FIG. 24B is a view similar to FIG. 24A, but showing a modified example of the level shifter illustrates
Fig. 24C ein Beispiel eines Dekodieres, wie er in den Fig. 22A, 22B und 22C dargestellt ist, Fig. 24D eine Darstellung der Arbeitsweise des in den Fig. 22A-C gezeigten Anzeigetreibers,24C shows an example of a decoder as shown in FIGS. 22A, 22B and 22C; Fig. 24D is an illustration of the operation of the display driver shown in Figs. 22A-C;
Fig. 25 eine Darstellung, welche ein allgemeines Konzept des gemäß der Erfindung vorzugsweise zusätzlich vorgesehenen Systems veranschaulicht,25 is a diagram showing a general concept of the invention preferably in addition the intended system,
Fig. 26 ein vereinfachtes Blockdiagramm, welches eine bevorzugte Ausfuhrungsform des vorzugsweise vorgesehenen Systems gernäß der Erfindung veranschaulicht,26 is a simplified block diagram showing a preferred embodiment of the preferably provided System illustrated according to the invention,
Fig. 27A, 27B und 27C jeweils eine Darstellung, welche ein Detail-Blockdiagramm für das gemäß der Erfindung vorzugsweise vorgesehene System nach Fig. 26 veranschaulicht, Fig. 28A und 28B jeweils ein Schaltungsdiagramm einer Schieberegister-Ringschaltung nach Fig. 26, Fig. 29 ein Ausfuhrungsbeispiel eines Taktimpuls-Steuergatters gemäß den Fig. 27A, 27B und 27C, Fig. 30 ein bevorzugtes Ausfuhrungsbeispiel einer Datenmodulationsschaltung gemäß Fig. 27A, 27B und 27C, Fig. 31 ein Beispiel einer zusammengesetzten Iinpulserzeugungsschaltung.27A, 27B and 27C are each an illustration showing a detail block diagram for the according to the invention 26, FIGS. 28A and 28B each show a circuit diagram of a shift register ring circuit according to FIG. 26, 29 shows an exemplary embodiment of a clock pulse control gate according to FIGS. 27A, 27B and 27C, 30 shows a preferred exemplary embodiment of a data modulation circuit according to FIGS. 27A, 27B and 27C, Fig. 31 shows an example of a composite pulse generating circuit.
F i g. 32 ein Beispiel einer Zeitimpuls- bzw. Taktimpuls-Erzeugungsschaltung gemäß F i g. 27 A, 27B und 27C, F i g. 33 eine Darstellung, welche eine Abtastschaltung zur Ermittlung und Anzeige der momentanen Zeit veranschaulicht, F i g. 32 shows an example of a timing pulse generation circuit according to FIG. 27 A, 27B and 27C, F i g. 33 is a diagram showing a sampling circuit for determining and displaying the current time;
Fig. 34 eine Darstellung, welche eine Erzeugungsschaltung für ein Synchronisiersignal veranschaulicht, F i g. 35 eine Darstellung, welche eine Abtastschaltung für den Status einer Alarmzeitanzeige veranschaulicht, Fig. 36 eine Darstellung, weiche ein Beispiel eines zusammengesetzten Impulsgenerators veranschaulicht, Fig. 37 eine Darstellung, welche einen kombinierten Signalgenerator veranschaulicht, Fig. 38 eine Darstellung einer manuellen Shift-Steuerschaltung, Fig. 39 eine Darstellung, welche eine Schaltung zum Setzen einer Markierung veranschaulicht, Fig. 40 eine Darstellung, welche ein Beispiel einer Eingabe-Steuerschaltung veranschaulicht Fig. 41 eine Darstellung, welche eine Ausgabe-Steuerschaltung veranschaulicht,34 is a diagram illustrating a synchronizing signal generating circuit; F i g. 35 is a diagram illustrating a sampling circuit for the status of an alarm time display; 36 is a diagram illustrating an example of a composite pulse generator; 37 is a diagram illustrating a combined signal generator; Fig. 38 is a diagram showing a manual shift control circuit, Fig. 39 is a diagram showing a circuit for setting a marker, 40 is a diagram illustrating an example of an input control circuit 41 is a diagram illustrating an output control circuit;
F i g. 42 eine Darstellung, welche ein Beispiel einer Abtastschaltung für eine Koinzidenz einer Alarmzeit und der momentanen Zeit veranschaulicht,F i g. 42 is a diagram showing an example of a sampling circuit for coincidence of alarm time and FIG the current time illustrates
Fig. 43 eine Darstellung, welche ein Beispiel einer Abtastschaltung für die Koinzidenz eines Datenalarms und entsprechender Daten veranschaulicht,Fig. 43 is a diagram showing an example of a sampling circuit for the coincidence of a data alarm and corresponding data illustrated,
Fig. 44 eine Darstellung, welche ein Beispiel einer Schieberegister-Stopp-Steuerschaltung veranschaulicht, Fig. 45 eine Darstellung einer Schaltung zum Zählen eines Schaltjahres, Fig. 46 eine Darstellung, welche ein Beispiel einer Datengatter-Steuerschaltung veranschaulicht, Fig. 47 eine Darstellung, welche ein Beispiel einer T:ingabe-Analysierschaltung veranschaulicht, Fig. 48 eine Darstellung, welche ein Beispiel einer Rechenschaltung veranschaulicht, Fig. 49 eine Darstellung, welche ein Beispiel eines Verstärkungs-Verlust-Einstell-Impulsgenerators veranschaulicht, 44 is a diagram showing an example of a shift register stop control circuit; 45 is an illustration of a circuit for counting a leap year; 46 is a diagram illustrating an example of a data gate control circuit; 47 is a diagram showing an example of a input analyzing circuit; 48 is a diagram illustrating an example of an arithmetic circuit; 49 is a diagram showing an example of a gain loss adjusting pulse generator;
F i g. 50 eine Darstellung, welche Wellenformen eines Flip-Flops veranschaulicht, welches in dem vorzugsweise vorgesehenen System gemäß der Erfindung verwendet wird,F i g. 50 is a diagram illustrating waveforms of a flip-flop used in the preferred provided system according to the invention is used,
F i g. 51 eine Darstellung, welche einen Betriebsmodus des in den F i g. 28A und 28B veranschaulichten Schieberegisters darstellt,F i g. 51 is a diagram showing an operating mode of the FIG. 28A and 28B illustrated shift registers represents
Fig. 52 eine Darstellung, welche Wellenformen veranschaulicht, die in der manuellen Shift-Steuerschaltung nach Fig. 38 verwendet werden,Fig. 52 is a diagram showing waveforms generated in the manual shift control circuit can be used according to Fig. 38,
Fig. 53 eine Darstellung, welche Wellenformen der Ausgangssignale veranschaulicht, die durch die Synchronisiersignal-Erzeugungsschaltung geliefert werden,Fig. 53 is a diagram showing waveforms of the output signals generated by the synchronizing signal generating circuit to be delivered,
F i g. 54 eine Darstellung, welche eine weitere Ausführungsform des in der F i g. 46 dargestellten Datengatter-Zählers veranschaulicht.F i g. 54 is a diagram showing a further embodiment of the FIG. 46 data gate counter shown illustrated.
Fig. 55 eine Darstellung, welche die Beziehung zwischen verschiedenen Zeitsteuersignalen veranschaulicht, Fig. 56 eine schematische Darstellung, welche jeweils den Modus von Übertragungsdaten veranschaulicht, und55 is a diagram showing the relationship between various timing signals; 56 is a schematic diagram illustrating the mode of transmission data in each case, and
F i g. 57 eine Darstellung, welche die Beziehung zwischen den in dem gemäß der Erfindung vorzugsweise vorgesehenen System verwendeten Impulsen veranschaulicht.F i g. Figure 57 is a diagram showing the relationship between those preferably provided in accordance with the invention System used pulses illustrated.
In der F i g. list ein schematisches Blockdiagramm eines erfindungsgemäßen Standard-Zeitgebersystems oder -Zeitmeßsystems 10 veranschaulicht. Ein wahlweise oder vorzugsweise vorgesehenes System 12 kann bei Bedarf an das Standard-Zeitmeßsystem 10 angeschlossen werden, um spezielle Funktionen zu erfüllen, wie es nachfolgend im einzelnen näher erläutert wird. Das Standard-Zeitmeßsystem 10 ist derart aufgebaut, daß es verschiedene Funktionen erfüllt, beispielsweise eine Zeitmessung und eine entsprechende Zeitanzeige, wobei leicht zusätzliche Systeme wie 12 angeschlossen werden können, so daß das Standard-Zeitmeßsystem zusätzliche Funktionen erfüllt.In FIG. 1 is a schematic block diagram of a standard timer system according to the invention or Timing system 10 illustrated. An optionally or preferably provided system 12 can if necessary can be connected to the standard timing system 10 to perform special functions, as follows is explained in more detail. The standard timing system 10 is constructed to have various Functions, for example a time measurement and a corresponding time display, with easy additional systems such as 12 can be connected, making the standard timing system additional Functions fulfilled.
Gemäß Fig. 2 weist das Standard-Zeitmeßsystem 10 einen Zeitnormal-Oszillator 14 auf, der einen Kristall enthält und dazu dient, eine sehr genaue Frequenz zu liefern, wobei der Oszillator mit einer Frequenz vonAccording to FIG. 2, the standard time measurement system 10 has a time normal oscillator 14 which has a crystal contains and serves to deliver a very accurate frequency, the oscillator having a frequency of
in 32 768 Hz schwingt. Diese relativ hohe Frequenz wird einem Synthetisierer 16 zugeführt, welcher mit sehr genauer Frequenz ein Zeiteinheitsignal von 256 Hz erzeugt und welcher weiterhin verschiedene Zeitsteuersignale erzeugt, die dazu dienen, verschiedene Bauteile des Standard-Zeitmeßsystems 10 zu steuern. Diese Signale werden einem Zeitmeßregister 18 zugeführt, welches die Anzahl der Impulse des Zeiteinheitsignals zählt, so daß dadurch die momentane Zeit gemessen wird und ein Zeitdatensignal geliefert wird. Das Zeitdatensignal wird über einen Anzeigetreiber 20 einer Anzeigeeinrichtung 22 wie Flüssigkristall Anzeigeelementen zugeführt. Mit 24 ist eine elektrische Energiequelle wie eine Siiberoxid-Batlerie bezeichnet, welche dazu dient, verschiedene Bauelemente des Standard-Zeitmeßsystems 10 mit Energie zu versorgen. Wenn das wahlweise oder vorzugsweise vorgesehene System 12 an das Standard-Zeitmeßsystem 10 angeschlossen wird, kann die elektrische Energiequelle 24 auch verschiedene Bauteile des wahlweise oder vorzugsweise vorgesehenen Systems 12 versorgen. Das Standard-Zeitmeßsystem 10 weist auch ein Steuersystem 26 auf, welches derart angeordnet ist, daß der Svnthetisierer 16 gesteuert wird, daß weiterhin das Zeitmeßregister 18 und der Anzeigetreiber 20 für verschiedene Zwecke gesteuert werden, wie es nachfolgend im einzelnen näher erläutert wird.oscillates in 32 768 Hz. This relatively high frequency is fed to a synthesizer 16, which with very exact frequency generates a time unit signal of 256 Hz and which continues to generate various timing signals which are used to control various components of the standard timing system 10. These Signals are fed to a timing register 18 which shows the number of pulses of the time unit signal counts, thereby measuring the current time and providing a time data signal. The time data signal is a display device 22 such as liquid crystal display elements via a display driver 20 fed. An electrical energy source such as a Siiberoxid-Batlerie is designated with 24, which serves to to supply various components of the standard timing system 10 with energy. If that is optional or preferably provided system 12 is connected to the standard timing system 10, the electrical energy source 24 also various components of the optionally or preferably provided Systems 12 supply. The standard timing system 10 also includes a control system 26 which is so arranged is that the synthesizer 16 is controlled, that furthermore the timing register 18 and the display driver 20 can be controlled for various purposes, as will be explained in more detail below.
Das wahlweise oder vorzugsweise vorgesehene System 12 wird nachfolgend kurz auch als Zusatzsystem 12 bezeichnet. Das Zusatzsystem 12 ist derart angeordnet, daß es Zeitdaten wie eine Alarmzeit speichern kann, welche von dem Zeitmeßregister 18 des Standard-Zeitmeßsystems 10 zugeführt werden, und es kann weiterhin Eingabedaten speichern, beispielsweise solche Daten, welche einen Monat oder ein Datum betreffen, wobei entsprechende Signale von externen Steuerelementen zugeführt werden können. Zum Erzeugen von Alarmzeitdaten werden die externen Steuerelemente des Standard-Zeitmeßsystems verwendet. Die Alarmzeitdaten werden an das Zusatzsystem geliefert, das die Daten speichert. Alarmzeitdaten werden sowohl von dem Standard-Zeitmeßsystem als auch vom Zusatzsystem gespeichert. Mehrere in dem Zusatzsystem gespeicherte Alarmzeitdaten werden sequentiell an das Schieberegister des Standard-Zeitmeßsystems gegeben und dort gespeichert, woraufhin die gespeicherten Daten mit den laufenden Zeitdaten verglichen werden. Das Zusatzsystem 12 dient auch dazu, neue Daten zu erzeugen, die nachfolgend im einzelnen näher erläutert werden. Das auf diese Weise ausgebildete Zusalzsyslem 12 dient dazu, ein Verstärkungs-Verlust-Einstellsignal (d. h. ein Signal »Schneller/Langsamer«) in Abhängigkeit von den neuen Daten zu erzeugen, welche in dem Zusatzsystem 12 erzeugt werden. Dieses Signal kann dem Zeitnormal-Signal-Oszillator 14 zugeführt werden, wie es durch eine unterbrochene Linie in der Fig. 2 dargestellt ist. Das Verstärkungsverlust-Einstellsignal wird jedoch dem Synthetisierer 16 zugeführt. Weiterhin werden verschiedene Daten, welche in dem Zusatzsystem 12 gespeichert sind, dem Zeitmeßregister 18 zugeführt, von welchem verschiedene Daten gespeichert werden, ohne daß dieThe optionally or preferably provided system 12 is also referred to briefly below as an additional system 12 designated. The auxiliary system 12 is arranged so that it can store time data such as an alarm time, which are fed from the timing register 18 of the standard timing system 10, and it can continue to do so Store input data, for example data relating to a month or a date, with corresponding signals can be fed from external control elements. For generating alarm time data the external control elements of the standard timing system are used. The alarm time data are delivered to the auxiliary system that stores the data. Alarm time data is provided by both the standard timing system as well as saved by the auxiliary system. Several alarm time data stored in the additional system are sequentially given to the shift register of the standard time measuring system and there stored, whereupon the stored data is compared with the current time data. The additional system 12 is also used to generate new data, which are explained in more detail below. That on Additional system 12 constructed in this way serves to generate a gain loss adjustment signal (i.e. a signal “Faster / slower”) depending on the new data that is stored in the additional system 12 be generated. This signal can be fed to the time normal signal oscillator 14, as it is by a broken line in Fig. 2 is shown. However, the gain loss adjustment signal is sent to the synthesizer 16 supplied. Various data that are stored in the additional system 12 are also stored are fed to the timing register 18, from which various data are stored without the
4ii Zeitmessung gestört wird, und diese entsprechenden Daten werden der Anzeigeeinrichtung 22 über die Anzeigetreiber
20 zugeführt. Während hier die Daten von dem Zusatzsystem 12 dem Anzeigetreiber 20 nicht direkt
zugeführt werden, können die verschiedenen Daten von dem Zusatzsystem 12 direkt dem Anzeigetreiber 20 zur
Anzeige zugeführt werden.
Die Fig. 3 ist ein vereinfachtes Blockdiagramm der elektrischen Schaltung für das Standard-Zeitmeßsystem
10 gemäß Fig. 1. Die Schaltung weist allgemein folgende Teile auf: einen Standard-Signal-Oszillator 14, einen
Svnthetisierer 16, eine Steuereinheit 30, ein Zeitmeßregister 32, eine Alarmeinheit 34, eine Datenmodulationseinheit
36. externe Steuerelemente 38, einen Pegelschieber 40, einen Bit-Serien-Parallel-Wandler 42, einen
Dekodierer 44, einen Wort-Serien-Parallel-Wandler 46, einen Anzeigetreiber 20 und eine Anzeigeeinrichtung
22.4ii time measurement is disturbed, and these corresponding data are fed to the display device 22 via the display driver 20. While the data from the additional system 12 is not fed directly to the display driver 20 here, the various data from the additional system 12 can be fed directly to the display driver 20 for display.
3 is a simplified block diagram of the electrical circuit for the standard timing system 10 according to FIG. 1. The circuit generally comprises the following parts: a standard signal oscillator 14, a synthesizer 16, a control unit 30, a timing register 32, an alarm unit 34, a data modulation unit 36, external control elements 38, a level shifter 40, a bit-series-parallel converter 42, a decoder 44, a word-series-parallel converter 46, a display driver 20 and a display device 22.
Der Zeitnormal-Signal-Oszillator 14 weist einen Kristal! auf, der mit einer Frequenz von 32 768 Hz schwingt. Diese Frequenz wird dem Svnthetisierer 16 zugeführt, welcher ein Zeiteinheit-Signal von 256 Hz sowie verschiedene Zeitsieuersignälc für Treiberkurnponenten des Standärd-Zeitmeßsystcms liefert. Das Zeiteinheitsigna] wird der Steuereinheit 30 zugeführt, welche ein Ausgangssignal erzeugt, das auf dem Zeiteinheitsignal basiert. Dieses Ausgangssignal wird dem Zeitmeßregister 32 zugeführt, welches die Anzahl der Impulse derThe time normal signal oscillator 14 has a crystal! which oscillates at a frequency of 32 768 Hz. This frequency is fed to the synthesizer 16, which has a time unit signal of 256 Hz and various Zeitsieuersignälc for driver components of the standard Zeitmeßsystcms supplies. The time unit signa] is fed to the control unit 30, which generates an output signal based on the time unit signal based. This output signal is fed to the timing register 32, which determines the number of pulses of the
;s Ausgangssignale zählt und Zeitdaten aktualisiert.; s counts output signals and updates time data.
Das Zeitmeßregister 32 weist ein Speicherregister auf, das erhöht werden kann und in welchem ein Anfangswert leicht eingestellt werden kann. Es liefert Ausgangssignale in bit-serieller Form. Die Steuereinheit 30 wird durch externe Steuerelemente 38 gesteuert, um den Anfangswert des Zählers einzustellen, welcher das Zeitmeßregister 32 bildet. Die Ausgangsdaten des Zeitmeßregisters 32 werden der Datenmodulationseinheit 36The timing register 32 has a storage register which can be incremented and in which an initial value can be easily set. It supplies output signals in bit-serial form. The control unit 30 is controlled by external controls 38 to set the initial value of the counter which the timing register 32 forms. The output data of the timing register 32 are sent to the data modulation unit 36
6f) zugeführt, welche die Daten moduliert, die in Abhängigkeit von den gespeicherten Daten in dem Zeitmeßregister 32 und in Abhängigkeit von den Daten 1es externen Steuerelementes 38 angezeigt werden sollen. 6f) , which modulates the data which are to be displayed as a function of the stored data in the timing register 32 and as a function of the data 1 of the external control element 38.
Die Datenmodulationseinheit 36 dient dazu, ein intermittierendes Ausgangssignal zu erzeugen, um dadurch Leistungsverbrauch zu sparen. Dieses intermittierende Ausgangssigna] wird den Anzeigetreiberschaltungen zugeführt, einschließlich des Pegelschiebers 40, des Bit-Serien-Parallel-Wandlers 42. des Dekodieres 44, desThe data modulation unit 36 is used to generate an intermittent output signal in order to thereby To save power consumption. This intermittent output is sent to the display driver circuits supplied, including the level shifter 40, the bit-serial-parallel converter 42. of the decoder 44, des
6.- Vvort-Serien-Paraüel-Wandlers 46 und des Anzeigetreibers 20. Der Pegelschieber 40 arbeitet so, daß der Signalpegel in der Weise verändert wird, daß die logische Amplitude verstärkt wird. Der Bit-Serien-Parallel-Wandler 42 weist ein 3-Bit-Schieberegister auf, welches das Ausgangssignal der Modulationseinheit von einem Bit-seriellen Signal in ein Bit-paralleles Signal umwandelt, um wortserielle Signale zu erzeugen. Das Ausgangssignal, 6 .- V Vort serial parallel converter 46 and display driver 20. The level shifter 40 operates to vary the signal level in such a way that the logic amplitude is amplified. The bit-serial-parallel converter 42 has a 3-bit shift register which converts the output signal of the modulation unit from a bit-serial signal into a bit-parallel signal in order to generate word-serial signals. The output signal,
welches auf diese Weise umgewandelt wurde, wird dem Dekodierer 44 zugeführt, der dekodierte Wort-serielle Signale erzeugt, die dem Wort-Serien-Parallel-Wandler 46 zugeführt werden. Dieser erzeugt ziffern-parallele Signale. Der dekodierte Teilkode wird durch den Anzeigetreiber 20 verstärkt, um dadurch die Anzeigeeinrichtung 22 zu treiben.which has been converted in this way is fed to the decoder 44, the decoded word-serial Generates signals which are fed to the word-series-parallel converter 46. This generates digit-parallel Signals. The decoded partial code is amplified by the display driver 20 to thereby the display device 22 to drift.
Gemäß der Darstellung ist die elektrische Schaltung für das Standard-Zeitsystem derart ausgebildet, daß sie das Ausgangssignal an das Zusatzsystem 12 liefert, wie es durch einen Pfeil in der F i g. 3 veranschaulicht ist. Das Zusatzsystem 12 ist derart aufgebaut, daß es verschiedene Signale an den Synthetisierer 16 und das Zeitmeßregister 32 des Standard-Zeitmeßsystems liefert.According to the illustration, the electrical circuit for the standard time system is designed such that it supplies the output signal to the auxiliary system 12, as indicated by an arrow in FIG. 3 is illustrated. That Supplementary system 12 is constructed in such a way that it sends various signals to the synthesizer 16 and the timing register 32 of the standard timing system.
Ein Detail-Blockdiagramm der elektrischen Schaltung für das Standard-Zeitmeßsystem ist in den F i g. 4 A, 4B und 4C veranschaulicht, in welchem gleiche oder entsprechende Bauteile mit denselben Bezugszeichen versehen sind wie in der F i g. 3. Gemäß der Darstellung ist der Zeitnormal-Signal-Oszillator 14 an einen Kristall 43 angeschlossen und wird von diesem gesteuert, um ein Ausgangssignal Φο zu erzeugen, d. h., einen Impulszug, der eine Impulsfolgefrequenz von 32 768 Hz hat und eine außerordentlich hohe Frequenzstabilität aufweist. Das Ausgangssignal Φο wird einem Eingang eines Frequenzsummiergatters 50 des Synthetisierer 16 zugeführt. Das Frequenzsummiergatter 50 hat einen weiteren Eingang, welcher derart geschaltet ist, daß er ein Verstär- '5 kungs-Verlust-Einstellsignal ΦΝ aufnimmt, welches durch ein Frequenzsummiergatter52 hindurchgeführt wird. Ein Eingang dieses Gatters ist gewöhnlich geerdet, und ein weiterer Eingang dieses Gatters ist mit dem Zusatzsystem 12 verbunden, um ein Signal geringer Frequenz aufzunehmen, d. h. das Signal ΦΝ, welches dazu dient, die Verstärkung/den Verlust einzustellen, wie es oben bereits beschrieben wurde. Das Ausgangssignal Φχ von dem Frequenzgatter 50 wird einem ersten Zeitimpulsgenerator 54 zugeführt, der einen Teil des Synthetisierers 16 bildet.A detailed block diagram of the electrical circuit for the standard timing system is shown in FIGS. 4A, 4B and 4C illustrate in which the same or corresponding components are provided with the same reference numerals as in FIG. 3. As shown, the time normal signal oscillator 14 is connected to a crystal 43 and is controlled by this in order to generate an output signal Φ ο , that is, a pulse train which has a pulse repetition frequency of 32,768 Hz and an extremely high frequency stability having. The output signal Φ ο is fed to an input of a frequency summing gate 50 of the synthesizer 16. The frequency summing gate 50 has a further input which is connected in such a way that it receives a gain-loss setting signal Φ Ν which is passed through a frequency summing gate 52. One input of this gate is usually grounded and another input of this gate is connected to the auxiliary system 12 to receive a low frequency signal, ie the signal Φ Ν which is used to adjust the gain / loss as described above became. The output signal Φχ from the frequency gate 50 is fed to a first timing pulse generator 54 which forms part of the synthesizer 16.
Der erste Zeitimpulsgenerator 54 erzeugt verschiedene Zeitsteuersignale, dazu gehören die Taktimpulse Φ, und Φ2, die Zeitimpulse T1 bis T^ und die Ziffernimpulse D1 bis Dx6, und er erzeugt weiterhin Signale Φυοι und Φυη für Aufwärtskonverter, die in dem Zusatzsystem 12 eingebaut sind. Ein zweiter Zeitimpulsgenerator 56, der auch einen Teil des Synthetisierers 16 bildet, empfängt die Zeitsignale bzw. Zeitsteuersignale, welche von dem ersten Zeitimpulssignalgenerator 54 erzeugt wurden, und erzeugt verschiedene kombinierte Zeitsteuersignale, beispielsweise ein Zeiteingabesignal T)1Tl von 256 Hz, aus dem die Steuereinheit 30 ein Signal X von 256 Hz erzeugt, das dem Zeitmeßregister 32 zugeführt wird. Das Zeitmeßregister 32 weist einen Schieberegisterring 58 zur Speicherung verschiedener Daten auf. Der Schieberegisterring 58 weist ein erstes Schieberegister 60, eine Addierschaltung 62, ein zweites Schieberegister 64, eine UND-Glied 66 und ein ODER-Glied 68 auf, welche derart in Reihe geschaltet sind, daß eine Schleifenschaltung gebildet wird. Die Schieberegister 60 und 64 haben Schieberegister von 60 bzw. 4 Bit, um die Zeitdaten, bzw. verschiedene andere Daten zu speichern. Die Addierschaltung 62 weist eine Addierstufe 62β, ein Schieberegister 62b und ein ODER-Gatter 62c auf. Die Addierschaltung 62 dient als Einschreibgatter, um in das Zeitmeßregister auch andere Daten außer den Zeitdaten einschreiben zu können.The first time pulse generator 54 generates various timing signals, including the clock pulses Φ and Φ 2 , the time pulses T 1 to T ^ and the digit pulses D 1 to D x6 , and it also generates signals Φυοι and Φ υη for up-converters that are in the Additional system 12 are installed. A second timing pulse generator 56, which also forms part of the synthesizer 16, receives the timing signals or timing control signals generated by the first timing pulse signal generator 54, and generates various combined timing control signals, for example a timing input signal T) 1 Tl of 256 Hz, from which the Control unit 30 generates a signal X of 256 Hz, which is fed to the timing register 32. The timing register 32 has a shift register ring 58 for storing various data. The shift register ring 58 has a first shift register 60, an adder circuit 62, a second shift register 64, an AND gate 66 and an OR gate 68, which are connected in series in such a way that a loop circuit is formed. Shift registers 60 and 64 have shift registers of 60 and 4 bits, respectively, for storing time data and various other data. The adding circuit 62 has an adder 62β, a shift register 62b and an OR gate 62c. The adder circuit 62 serves as a write-in gate in order to be able to write other data in addition to the time data into the time measuring register.
Die Ausgänge Q6--. Q63, Q64 und Q65 des Schieberegisterrings 58 sind parallel mit einer Datenabtasteinheit 70 verbunden, welche einen Übertrag-Anforderungs-Detektor 72 und einen Datendetektor 74 hat. Der Übertrag-Anforderungs-Detektor 72 dient dazu, den Status zu ermitteln, in welchem ein Übertrag erfolgen soll, und er erzeugt Übertrag-Anforderungssignale W%, W^ und W5. Diese Signale werden der Steuereinheit 30 zugeführt und durch ein entsprechendes Übertrag-Sperrgatter der Steuereinheit 30 zu einem Summiergatter der Steuereinheit 30, an das das Zeitsteuersignal DxTx ebenfalls gelegt wird, hindurchgeführt, um das Ausgangssignal X zu erzeugen, welches dem ODER-Gatter 62c der Addierschaltung 62 für den Übertrag zugeführt wird.The outputs Q 6 -. Q 63 , Q 64 and Q 65 of the shift register ring 58 are connected in parallel to a data sampling unit 70 which has a carry request detector 72 and a data detector 74. The carry request detector 72 is used to determine the status in which a carry is to take place, and it generates carry request signals W % , W ^ and W 5 . These signals are fed to the control unit 30 and passed through a corresponding carry lock gate of the control unit 30 to a summing gate of the control unit 30, to which the timing control signal D x T x is also applied, in order to generate the output signal X which is sent to the OR gate 62c is fed to the adder circuit 62 for the carry.
Der Datendetektor 74 ermittelt die Inhalte der Daten, welche in dem Schieberegisterring 58 gespeichert sind, und erzeugt Ausgangssignale ATO, O-sup, CONTA und B. Das Ausgangssignal ATO gibt an, daß die Daten der Alarmzeit nicht im Schieberegisterring 58 gespeichert sind, und es wird der Alarmeinheit 34 zugeführt. Das Ausgangssignal O-sup gibt an, daß die Zehner-Ziffern der in dem Schieberegisterring 58 gespeicherten Daten gleich »0« sind, und es wird der Datenmodulationseinheit 36 zugeführt. Das Ausgangssignal CONTA gibt an, daß eine Erhöhung der in dem Schieberegisterring 58 gespeicherten Daten stattgefunden hat, und es wird zum Steuern der Datenmodulationseinheit 36 verwendet, so daß diese die gepulste Angabe von Daten und Taktimpulsen steuert. Das Ausgangssignal B wird in Abhängigkeit von den Zeitdaten, welche in dem Schieberegisterring 58 gespeichert sind, erzeugt, und es wird der Datenmodulationseinheit 36 zugeführt, so daß die Einheit 36 ein Blitzen oder Blinken ausgewählter Daten bei 1 Hz bewirkt.The data detector 74 detects the contents of the data stored in the shift register ring 58 and generates output signals ATO, O-sup, CONTA and B. The output signal ATO indicates that the data of the alarm time is not stored in the shift register ring 58, and it does is fed to the alarm unit 34. The output signal O-sup indicates that the tens digits of the data stored in the shift register ring 58 are equal to "0", and it is fed to the data modulation unit 36. The output signal CONTA indicates that there has been an increase in the data stored in the shift register ring 58, and it is used to control the data modulation unit 36 so that it controls the pulsed indication of data and clock pulses. The output signal B is generated in response to the time data stored in the shift register ring 58, and it is supplied to the data modulation unit 36 so that the unit 36 causes selected data to flash or blink at 1 Hz.
Die Steuereinheit 30 spricht an auf die Eingangssignale SH, SM, SK, SD, SUO, SUT, SUl SUl, welche durch die externen Steuerelemente 38 geliefert werden, und erzeugt Ausgangssignale S1, S2, U, UL, G, S0 und X. Die Ausgangssignale S1 und S2 werden der Alarmeinheit 34 zugeführt, welcher auch die invertierten Ausgangssignale UL von der Steuereinheit 30 zugeführt werden. Das Ausgangssignal X wird dem Zeitmeßregister 58 zugeführt, wie es oben bereits beschrieben wurde. Die Ausgangssignale U, UL und G werden der Datenmodulationseinheit 36 zugeführt. Die Signale SD, SK und SUZ, welche durch die Steuereinheit 30 hindurchgegangen sind, werden der Datenmodulationseinheit 36 zugeführt. Das Ausgangssignal S0 wird der Datenabtasteinheit 70 zugeführt.The control unit 30 responds to the input signals SH, SM, SK, SD, SUO, SUT, SUl SUl, which are supplied by the external control elements 38, and generates output signals S 1 , S 2 , U, UL, G, S 0 and X. The output signals S 1 and S 2 are fed to the alarm unit 34, to which the inverted output signals UL are also fed from the control unit 30. The output signal X is applied to the timing register 58, as already described above. The output signals U, UL and G are fed to the data modulation unit 36. The signals SD, SK and SUZ, which have passed through the control unit 30, are fed to the data modulation unit 36. The output signal S 0 is fed to the data sampling unit 70.
Die Datenmodulationseinheit 36 hat verschiedene Datenschaltfunktionen. Sie modifiziert ausgewählte Teile ω von Daten, die der Anzeige zugeführt werden, weiterhin auch die Zeitimpulse und die ebenfalls angelegten Taktimpulse. Gemäß der Erfindung weist die Datenmodulationseinheit 36 eine Schaltung auf, welche dazu dient, die Daten zu modulieren, und die Datenzerhackerschaltung 76 dient dazu, eine intermittierende Modulation der Ausgangsdaten zu erreichen. Genauer gesagt, die Datenzerhackerschaltung oder intermittierende Ausgangsschaltung 76 erzeugt eine serielle Impulsfolge DATA-OUT für die darzustellenden Daten in einem festen Zeitraum von 1/256 see alle 1/16 Sekunden, sowie intermittierende modulierte Zeitsteuersignale T%A, Φ2Α und Φ\Α, so daß die verbrauchte Energie abnimmt Gemäß den obigen Ausführungen dient die Datenmodulationseinheit 36 dazu, die Inhalte der Daten im Hinblick auf eine Anzeigenmodulation zu modulieren. Weiterhin wirdThe data modulation unit 36 has various data switching functions. It modifies selected parts ω of data that are fed to the display, also the time pulses and the clock pulses that are also applied. According to the invention, the data modulation unit 36 has a circuit which serves to modulate the data, and the data chopper circuit 76 serves to achieve an intermittent modulation of the output data. More precisely, the data chopper circuit or intermittent output circuit 76 generates a serial pulse train DATA-OUT for the data to be displayed in a fixed period of 1/256 sec every 1/16 seconds, as well as intermittent modulated timing signals T % A, Φ 2 Α and Φ \ Α so that the energy consumed decreases According to the above embodiments is used, the data modulation unit 36 to modulate the contents of the data with respect to a display modulation. Continue to be
der Anzeigemodus der Daten moduliert, ohne daß der Inhalt der Daten verändert wird. Anstatt beispielsweise bei einer analogen Anzeige ein bestimmtes Segment oder einen bestimmten Teil zu beleuchten und die Beleuchtung eines anderen Teils abzuschalten, geschieht die Anzeige in der Weise, daß die Beleuchtung eines bestimmten Teils unterbrochen wird und andere Frequenzen der Ausgangssignale erheblich vermindert werden, um den Energiebedarf auf ein Minimum zu begrenzen. Weiterhin erfolgt die Modulation in der Weise, daß solche Daten, welche eine Markierung oder Marke anzeigen, den Hintergrund und eine Einheit einer anzuzeigenden Information darstellen. Diese Modulationen sind insbesondere vorteilhaft, weil die Informationen auf der Anzeigefläche leicht sichtbar sind. Der Dekodierer dient dazu, diese verschiedenen modulierten Daten zu dekodieren.the display mode of the data modulates without changing the content of the data. Instead of, for example to illuminate a specific segment or part of an analog display and the To switch off the lighting of another part, the display occurs in such a way that the lighting of a certain part is interrupted and other frequencies of the output signals are significantly reduced, to keep the energy requirement to a minimum. Furthermore, the modulation takes place in such a way that such data indicating a mark or mark, the background and a unit of one to be displayed Present information. These modulations are particularly advantageous because the information is on are easily visible on the display area. The decoder is used to convert these various modulated data decode.
Eine intermittierende oder zerhackende Modulation der Ausgangsdaten und der Zeitsteuersignale vermindert den Energieverbrauch des Standard-Zeitmeßsystems stark. Beispielsweise ist es möglich, den Energieverbrauch der Anzeigetreiberschaltung und des Zusatzsystems auf weniger als 1/10 vorhandener Standard-Zeitmeßsysteme zu verringern, indem die Ausgangssignale 16mal in einer Sekunde intermittierend erzeugt werden. Bei einer bekannten Anordnung ist es notwendigerweise erforderlich, eine integrierte Großschaltung zu verwenden, welche eine erhebliche Energie verbraucht, während gemäß der Erfindung die Möglichkeit eröffnet wird, Armbanduhren herzustellen, welche in ähnlicher Weise Vielfachfunktionen erfüllen, jedoch wesentlich weniger Energie verbrauchen. Dadurch werden auch die Größe und die Kapazität der Batterie vermindert. Es sei bemerkt, daß die Ausgangsdaten nur angezeigt werden können, wenn der Inhalt der Daten verändert wird, und die Ausgangsdaten können auf Anforderung des Benutzers ebenfalls angezeigt werden. Auf diese Weise ist es auch möglich, den Energieverbrauch des Zusatzsystems und der Anzeigetreiberschaltung zu vermindern.Intermittent or chopping modulation of the output data and the timing signals is reduced the energy consumption of the standard timing system is high. For example, it is possible to use energy display driver circuitry and adjunct system to less than 1/10 of existing standard timing systems by intermittently generating the output signals 16 times per second. In a known arrangement, it is necessary to use a large-scale integrated circuit, which consumes a considerable amount of energy, while according to the invention opens up the possibility is to produce wristwatches that fulfill multiple functions in a similar manner, but essential consume less energy. This also reduces the size and capacity of the battery. Be it notes that the output data can only be displayed if the content of the data is changed, and the output data can also be displayed at the request of the user. That way it is also possible to reduce the power consumption of the auxiliary system and the display driver circuit.
Die Ausgangssignale Q62, Q63 und Q65, welche von dem Schieberegister 64 geliefert werden, werden der Datenmodulationseinheit 36 zugeführt. Beim Empfang der Ausgangssignale Q62 und Q63 erzeugt die Datenmodulationseinheit 36 einen Blink-Taktimpuls von Φ, Hz. Das Ausgangssignal Q65 dient dazu, ein Signal zur Anzeige der täglichen Alarmmarke zu liefern. Die Signale B und OSUP werden ebenfalls der Datenmodulationseinheit 36 zugeführt. Das Signal B ist ein Synchronisiersignal und dient dazu, das Blitzsignal von 1 Hz zu erzeugen. Das Signal OSUP dient dazu, die Anzeige der Zeit und des Datums zu modulieren. Das von der Alarmeinheit 34 gelieferte Signal F dient dazu, ein Signal zu erzeugen, um das Alarmkoinzidenzsignal aufblitzen zu lassen. Die Datenmodulationseinheit 36 spricht auch auf die Signale SD, SK und tiLan und erzeugt ein Ausgangssignal D0, um die Anzeigen der Alarmzeit, des Datums und der momentanen Zeit zu liefern.The output signals Q62, Q63 and Q65, which are supplied from the shift register 64, are supplied to the data modulation unit 36. When the output signals Q62 and Q63 are received, the data modulation unit 36 generates a blinking clock pulse of Φ, Hz. The output signal Q65 is used to supply a signal to display the daily alarm mark. The signals B and OSUP are also fed to the data modulation unit 36. The signal B is a synchronizing signal and is used to generate the 1 Hz flash signal. The OSUP signal is used to modulate the display of the time and date. The signal F supplied by the alarm unit 34 is used to generate a signal to flash the alarm coincidence signal. The data modulation unit 36 also responds to the SD, SK and tiLan signals and generates an output signal D 0 to provide the alarm time, date and current time indications.
Die Eingangssignale SUl und SU2 werden als Eingabedaten für das Standard-Zeitmeßsystem verwendet und werden den Bauelementen zugeführt, welche durch verschiedene Kombinationen von Eingangssignalen SH, SM, SK, SD und SUO oder SUT ausgewählt wurden, welche durch die externen Steuerelemente 38 geliefert werden, wie es nachfolgend erläutert wird. Das Symbol SUO stellt eine Eingangsklemme zur Entriegelung der Eingangsdaten dar, und SUT stellt eine Eingangsklemme bei einer Zeitsteuereinrichtung zur Entriegelung der Eingangsdaten dar.The input signals SUl and SU2 are used as input data for the standard timing system and are supplied to the components which have been selected by various combinations of input signals SH, SM, SK, SD and SUO or SUT which are supplied by the external control elements 38, such as it is explained below. The symbol SUO represents an input terminal for unlocking the input data, and SUT represents an input terminal in a timing device for unlocking the input data.
Die Signale SH, SM, SK, SD, SUO und SUT werden der Steuereinheit 30 zugeführt, und sie dienen zur Ausführung folgender Funktionen:The signals SH, SM, SK, SD, SUO and SUT are fed to the control unit 30 and are used to perform the following functions:
a. Auswahl der Adressen, welche durch kombinierte Signale von den Eingangssignalen SH, SM, SD und SK entriegelt werden sollen;a. Selection of the addresses which are to be unlocked by combined signals from the input signals SH, SM, SD and SK;
b. Entriegelung der ausgewählten Adressen durch die Eingangssignale SUO oder SUT; b. Unlocking of the selected addresses by the input signals SUO or SUT;
c. Zuführung der Eingangsdaten SUl oder SUl in die entriegelten Adressen, so daß dadurch die Veränderung der momentanen Zeit ermöglicht wird.c. Supply of the input data SUl or SUl in the unlocked addresses, so that the change of the current time is made possible.
An dieser Stelle sei bemerkt, daß die Schaltung derart aufgebaut ist, daß die Möglichkeit geschaffen wird, die
Sekunden-Anzeige automatisch auf Null zu setzen, und zwar unabhängig vom Entriegelungssignal. Die Schaltung
ist auch in der Weise aufgebaut, daß die zuvor eingestellte Ziffer daran gehindert ist, daß sie während der
Zeiteinstellung durch das Signal X auf eine Ziffer höherer Ordnung geändert wird.
Nachfolgend wird die Alarmeinheit 34 beschrieben. Die Alarmzeitdaten, bei denen es sich um vorübergehendAt this point it should be noted that the circuit is constructed in such a way that it is possible to automatically set the seconds display to zero, regardless of the unlocking signal. The circuit is also constructed in such a way that the previously set digit is prevented from being changed to a higher order digit by the signal X during the time setting.
The alarm unit 34 will be described below. The alarm time data, which is temporary
so benötigte, also Zwischendaten, oder um täglich benötigte Daten handeln kann, sind in den vier Ziffern des
Schieberegisterringes 58 gespeichert, welche durch die Ziffernimpulse D^ bis D υ in Abhängigkeit von den
Signalen SH, SM, SK1SD, SUO1SUT, SU>
und SU1 eingestellt sind. Die Alarmeinheit 34 spricht auf das invertierte
Signal UL an ur-d wird in einer entriegelten Stellung gehalten, so daß die Alarmzeit eingestellt werden kann.
Während des Einsteilens der Alarmzeit ist die Alarmeinheit 34 daran gehindert, ein Löschsignal an das Zeitmeßregister
32 zu liefern. Wenn die Alarmzeit mit der momentanen Zeit während der Einstellung der Alarmzeit
zusammenfällt, wird kein Alarmton erzeugt. Weiterhin ist die Alarmeinheit 34 derart angeordnet, daß selbst
dann, wenn die momentane Zeit mit der Alarmzeit während des Einstellens der momentanen Zeit zusammenfällt,
ein Löschsignal zum Löschen der Alarmzeit nicht erzeugt wird.
Das Zusammenfallen der in dem Schieberegisterring 58 gespeicherten Zeitdaten und der Alarmzeitdaten wird
ermittelt durch einen Vergleich zwischen einem vorgegebenen Zeitintervall zwischen den Zeiten Db und D9T^
einem Ausgangssignal, welches durch DATA60 dargestellt wird, was dem Eingangssignal zu dem 60sten Flip-Flop
des Schieberegisterrings 58 entspricht, und einem Ausgangssignal Q29, welches dem Ausgang des 29sten
Flip-Flops entspricht, gleich den durch DATAIi dargestellten Daten. Wenn eine solche Koinzidenz festgestellt
wird, sendet die Alarmeinheit 34 ein Alarmsignal ALS an eine Alarmeinri.chtung 78, welche über ein vorgegebe-so required, i.e. intermediate data, or data required daily, are stored in the four digits of the shift register ring 58, which are generated by the digit pulses D ^ to D υ as a function of the signals SH, SM, SK 1 SD, SUO 1 SUT, SU> and SU 1 are set. The alarm unit 34 responds to the inverted signal UL at ur-d is held in an unlocked position so that the alarm time can be set. During the setting of the alarm time, the alarm unit 34 is prevented from supplying a clear signal to the timing register 32. If the alarm time coincides with the current time while setting the alarm time, the alarm will not sound. Further, the alarm unit 34 is arranged so that even if the current time coincides with the alarm time during setting of the current time, a clear signal for clearing the alarm time is not generated.
The coincidence of the time data stored in the shift register ring 58 and the alarm time data is determined by a comparison between a predetermined time interval between the times D b and D 9 T ^ an output signal, which is represented by DATA60 , which is the input signal to the 60th flip-flop of the Shift register ring 58, and an output signal Q29, which corresponds to the output of the 29th flip-flop, equal to the data represented by DATAIi. If such a coincidence is detected, the alarm unit 34 sends an alarm signal ALS to an alarm device 78, which via a predetermined
nes Zeitintervall mit Energie versorgt wird, d. h., über eine Minute. Während dieses Zeitintervalls sendet die Alarmeinheit 34 ein Signal F an die Datenmodulationseinheit 36, worauf die Einheit 36 ein Ausgangssignal erzeugt, um alle Anzeigeelemente zum Aufblitzen zu bringen. Wenn der Benutzer den Alarm bestätigt und einen Schalter 80 betätigt, wird ein Stoppsignal STP erzeugt und der Alarmeinheit 34 zugeführt, so daß das Auf-nes time interval is supplied with energy, ie over one minute. During this time interval, the alarm unit 34 sends a signal F to the data modulation unit 36, whereupon the unit 36 generates an output signal in order to cause all display elements to flash. If the user acknowledges the alarm and actuates a switch 80, a stop signal STP is generated and fed to the alarm unit 34 so that the up-
blitzen oder das Blinken der Anzeige sowie der Alarmton abgeschaltet werden. Eine solche Abschaltoperation kann auch durch das eine oder das andere der Eingangssignale SUi oder SUl erfolgen, welche durch die Steuerelemente 38 geliefert werden.flashing or the flashing of the display and the alarm tone are switched off. Such a shutdown operation can also be carried out by one or the other of the input signals SUi or SUl , which are supplied by the control elements 38.
Es sei bemerkt, daß das Schieberegister 58 derart angeordnet ist, daß es vorübergehende Alarmdaten und tägliche Alarmdaten speichern kann. Wenn die vorübergehenden Alarmdaten in dem Schieberegisterring 58 gespeichert sind, wird eine Anzeige der Alarmzeit nur einmal ausgelöst und von dem Stoppsignal STP abgeschaltet, oder die Abschaltung erfolgt von den Signalen Sl und 52, während gleichzeitig die Alarmeinheit 34 ein Löschsignal an den Schieberegisterring 58 liefert, so daß dadurch die darin gespeicherten Daten gelöscht werden. Wenn die täglichen Alarmdaten in dem Schieberegisterring 58 gespeichert sind, wird das Löschsignal von der Alarmeinheit 34 nicht erzeugt, die in dem Schieberegisterring 58 gespeicherten Alarmzeitdaten können auch durch Einstellen der Alarmzeit auf Null unter der Steuerung von externen Steuerelementen 38 gelöscht werden. Der Status »0« der Alarmzeit wird von dem Datendetektor 74 ermittelt, welcher dann ein Signal ATO erzeugt, welches anzeigt, daß die Alarmzeit im Status »0« ist. Dieses Signal wird der Alarmeinheit 34 zugeführt, so daß ein Löschsignal erzeugt wird. In diesem Falle zeigt die Anzeigeeinrichtung nur die Null-Zeit der Stunden-Ziffern an. Bei 82 ist eine flexible Schaltung dargestellt, welche dazu dient, weitere Funktionen Für die elektronische Uhr zu liefern, als sie mittels der externen Steuerelemente erzielbar sind. Beispielsweise weist die flexible Schaltung 82 eine Flip-Flopschaltung auf, welche derart ausgebildet ist, daß eine Frequenzteilung vorgenommen wird, und sie erzeugt ein Signal LY (d. h. »Schaltjahr«), welches der Datenabtasteinheit 70 zugeführt wird.It should be noted that the shift register 58 is arranged to store temporary alarm data and daily alarm data. If the temporary alarm data are stored in the shift register ring 58, a display of the alarm time is triggered only once and is switched off by the stop signal STP , or the switching off is carried out by the signals S1 and 52, while the alarm unit 34 supplies a clear signal to the shift register ring 58 at the same time, so that the data stored therein will be deleted. If the daily alarm data is stored in the shift register ring 58, the clear signal is not generated by the alarm unit 34, the alarm time data stored in the shift register ring 58 can also be cleared by setting the alarm time to zero under the control of external control elements 38. The status "0" of the alarm time is determined by the data detector 74, which then generates a signal ATO , which indicates that the alarm time is in the status "0". This signal is fed to the alarm unit 34 so that a clear signal is generated. In this case the display device only shows the zero time of the hour digits. A flexible circuit is shown at 82, which serves to provide additional functions for the electronic watch than can be achieved by means of the external control elements. For example, the flexible circuit 82 has a flip-flop circuit which is designed in such a way that frequency division is carried out, and it generates a signal LY (ie “leap year”) which is fed to the data sampling unit 70.
Die Fig. 5 zeigt ein Ausführungsbeispiel des Zeitnormal-Signal-Oszillators 14 und der damit verbundenen Schaltelemente. Gemäß der Darstellung weist der Zeitnormal-Signal-Oszillator 14 einen Quarz-Oszillator 48 auf, welcher mit einer Frequenz von 32 768 Hz schwingt, hat weiterhin einen CMOS-lnverter 90, einen Widerstand 92, der einen Widerstand von etwa 30 Mega-Ohm hat, und einen Widerstand 94, der einen Widerstand von etwa 500 Kilo-Ohm aufweist und in der Weise betrieben wird, daß die Ausgangsimpedanz auf einem im wesentlichen konstanten Pegel gehalten wird, um damit dem Quarz-Oszillator 48 keine verzerrte Wellenform aufgeprägt wird. Weiterhin sind ein Kondensator 94 mit einer Kapazität von etwa 25 pF und ein Trimm-Kondensator 96 mit einer Kapazität von etwa 20 pF vorgesehen. Das Quarz-Oszillator-Element 48 hat eine Resonanzfrequenz von etwa 32 768 Hz. Weiterhin sind zwei exklusive ODER-Gatier 50 und 52 vorhanden. Das exklusive ODER-Gatter 50 dient dazu, ein Signal zu erzeugen, welches eine Frequenz hat, die gleich der Summe der Frequenzen der zwei Signale ΦΝ und Φο ist, welche entsprechenden Eingängen zugeführt werden. Da die Ausgangsfrequenz durch die logische Verneinung des ODER-Gatters 50 nicht verändert wird, kann ein Antikoinzidenzgatter oder ein Identitätsgatter auch dazu verwendet werden, denselben Zweck zu erfüllen.FIG. 5 shows an exemplary embodiment of the time normal signal oscillator 14 and the switching elements connected therewith. According to the illustration, the time normal signal oscillator 14 has a quartz oscillator 48 which oscillates at a frequency of 32,768 Hz, furthermore has a CMOS inverter 90, a resistor 92 which has a resistance of approximately 30 mega-ohms , and a resistor 94 having a resistance of about 500 kilo-ohms and operated to maintain the output impedance at a substantially constant level so as not to impart a distorted waveform to the crystal oscillator 48. Furthermore, a capacitor 94 with a capacitance of approximately 25 pF and a trimming capacitor 96 with a capacitance of approximately 20 pF are provided. The quartz oscillator element 48 has a resonance frequency of approximately 32,768 Hz. Furthermore, two exclusive OR gates 50 and 52 are present. The exclusive OR gate 50 is used to generate a signal which has a frequency which is equal to the sum of the frequencies of the two signals Φ Ν and Φ ο which are fed to corresponding inputs. Since the output frequency is not changed by the logical negative of the OR gate 50, an anti-coincidence gate or an identity gate can also be used to serve the same purpose.
Die F i g. 6 zeigt die Wellenformen der Eingangssignale ΦΝ und Φο und des Ausgangssignals Φζ. Aus der F i g. 6 ist ersichtlich, daß das Ausgangssignal Φζ erreicht wird, wenn die Signale Φο und ΦΝ den Eingangsklemmen des exklusiven ODER-Gatters 50 zugeführt werden, und es hat eine Frequenz, welche gleich der Summe der Frequenzen der Signale Φο und ΦΝ ist.The F i g. 6 shows the waveforms of the input signals Φ Ν and Φ ο and the output signal Φ ζ . From FIG. 6 it can be seen that the output signal Φ ζ is achieved when the signals Φ ο and Φ Ν are fed to the input terminals of the exclusive OR gate 50, and it has a frequency which is equal to the sum of the frequencies of the signals Φ ο and Φ Ν is.
Die Fig. 7A und 7B zeigen ein Beispie! einer Detailschaltung des Synthetisierers 16 gemäß Fig. 4A. Gemäß der Darstellung wird das Ausgangssignal Φζ vom Frequenzsummiergatter 50 einem Frequenzteiler 100 zugeführt, welcher die Frequenz halbiert und einen Teil des ersten Zeitimpulsgenerators 54 bildet, wobei er auch eine Flip-Flop-Schaltung 102 sowie UND-Gatter 104 und 106 aufweist. Der Frequenzteiler 100, welcher die Frequenz halbiert, erzeugt somit Taktimpulse Φ, und Φ2, welche dem Zeitmeßregister 32 zugeführt werden, wobei weiterhin eine Datenmodulationseinheit 36, ein Anzeigetreiber 20, usw. vorhanden sind, welche zu unten beschriebenen Zwecken verwendet werden. Der Taktimpuls Φ2 wird auch einem Frequenzteiler 108 zugeführt, welcher die Frequenz durch vier teilt und vier in Kaskade geschaltete Schieberegister 110,112,114 und 116 aufweist, welche mit dem logischen Gatter 118 zu einer Schleife zusammengeschaltet sind. Der Frequenzteiler 108, welcher die Frequenz durch vier teilt, erzeugt Zeittaktimpulse 71, 7Λ, 7} und 7g, welche in der F ig. 8 dargestellt sind. Jeder dieser Zeitsteuerimpulse hat eine Folgefrequenz von der vierfachen Periode des Taktimpulses Φ2 und eine Impulsbreite gleich der Periode des Taktimpulses Φ2. Diese Zeitsteuerimpulse werden dem zweiten Zeitsteuerimpulsgenerator 56 zugeführt, der verschiedene kombinierte Zeitsteuersignale erzeugt. Der Zeitsteuerimpuls Ti wird auch der Datenmodulationseinheit 36 zugeführt, und zwar für nachfolgend erläuterte Zwecke. Der Zeitsteuerimpuls T\ wird einem Frequenzteiler 120 zugeführt, welcher die Frequenz durch 16 teilt und acht statische Verriegelungsschaltungen 122 bis 136 sowie eine Flip-Flop-Schaltung 138 aufweist. Die Flip-Flop-Schaitung 138 ist bistabil, und ihre Ausgangssigr.aie Q13S werden synchron zu dem Zeitsteuerimpuis 7Ί auf- und abgebaut, und sie hat die zweifache Periode des Zeitsteuerimpulses T\. Das Ausgangssignal der Flip-Flop-Schaltung 138 hat dieselbe Wellenform wie ein Taktimpuls Φ^\· Die Beziehung zwischen den Signalen Q138und Φυη ist aus den Wellenformen der F ig. 9 ersichtlich, welche Wellenformen der verschiedenen Zeitsteuersignale darstellt. UND-Gatter 140 und 142 sind an die Flip-Flop-Schaltung 138 angeschlossen und erzsugen einen Taktimpuls Φα in Reaktion auf die Entriegelung des Taktimpulses Φυσι und einen Taktimpuls Φι in Reaktion auf die Abwärtssteuerung des Taktimpulses Φυ€\ gemäß Fig. 10.FIGS. 7A and 7B show an example! a detailed circuit of the synthesizer 16 according to FIG. 4A. According to the illustration, the output signal Φ ζ from the frequency summing gate 50 is fed to a frequency divider 100 , which halves the frequency and forms part of the first time pulse generator 54, it also having a flip-flop circuit 102 and AND gates 104 and 106 . The frequency divider 100, which halves the frequency, thus generates clock pulses Φ and Φ 2 which are fed to the timing register 32, a data modulation unit 36, a display driver 20, etc. also being present, which are used for the purposes described below. The clock pulse Φ 2 is also fed to a frequency divider 108 which divides the frequency by four and has four cascaded shift registers 110, 112, 114 and 116 which are connected to the logic gate 118 to form a loop. The frequency divider 108, which divides the frequency by four, generates timing pulses 71, 7Λ, 7} and 7g, which in FIG. 8 are shown. Each of these timing pulses has a repetition frequency of four times the period of the clock pulse Φ 2 and a pulse width equal to the period of the clock pulse Φ 2 . These timing pulses are fed to the second timing pulse generator 56 which generates various combined timing signals. The timing pulse Ti is also fed to the data modulation unit 36 for purposes discussed below. The timing pulse T \ is fed to a frequency divider 120 which divides the frequency by 16 and has eight static locking circuits 122 to 136 and a flip-flop circuit 138 . The flip-flop circuit 138 is bistable, and its output signals Q13S are set up and released synchronously with the timing pulse 7Ί, and it has twice the period of the timing pulse T \. The output of the flip-flop circuit 138 has the same waveform as a clock pulse Φ ^ \ · The relationship between the signals Q138 and Φ υη is from the waveforms of FIGS. 9 shows the waveforms of the various timing signals. AND gates 140 and 142 are connected to the flip-flop circuit 138 and generate a clock pulse Φ α in response to the unlocking of the clock pulse Φ υσι and a clock pulse Φι in response to the downward control of the clock pulse Φ υ € \ according to FIG. 10 .
Die Signale Φα, Φ6 und T1 sind durch folgende Beziehungen miteinander verknüpft:The signals Φ α , Φ 6 and T 1 are linked by the following relationships:
Der Grund dafür, daß die Taktimpulse Φα und Φ,, erzeugt werden, besteht darin, daß der Teiler 120 vereinfacht
werden soll, um die 16 Zifiernimpulse D1 bis D16 zu erzeugen. Gemäß Fig. 7A und 7B besteht der 74-Teiler 108,
welcher die Zeitsteuerimpulse Tx, T2, T4 und 7"8 in Reaktion auf den Taktimpuls Φ2 eizeugt, aus den vier Daten-Flip-Flops
110,112,114 und 116, welche durch den Taktimpuls Φ2 getriggert werden. Wenn der Teiler 120 (1/10)
- aufgebaut wird, indem ähnliche Bauteile verwendet werden, wie sie für den Teiler 108 (1/4) verwendet werden,
ist es erforderlich, 16 Haupt-Neben-Daten-Flip-Flop-Schaltungen vorzusehen, um die 16 Ziffemimpulse zu
erzeugen. Im Beispiel gemäß F i g. 7A und 7B jedoch ist der Teiler 120(1/16) aus nur acht Verriegelungsschaltungen
aufgebaut, welche den vier Haupt-Neben-Flip-Flop-Schaltungen entsprechen.
Das Dateneingabesignal wird in die Verriegelungsschaltung 122 in Reaktion auf den Aufwärts-Taktimpuls Φα The reason that the clock pulses Φ α and Φ i are generated is to simplify the divider 120 to produce the 16 digit pulses D 1 through D 16 . 7A and 7B, the 74 divider 108, which generates the timing pulses T x , T 2 , T 4 and 7 " 8 in response to the clock pulse Φ 2 , consists of the four data flip-flops 110, 112, 114 and 116, which triggered by the clock pulse Φ 2. If the divider 120 (1/10) - is constructed using similar components as are used for the divider 108 (1/4), it is necessary to have 16 main-minor Provide data flip-flop circuits to generate the 16 digit pulses, but in the example shown in Figures 7A and 7B, divider 120 (1/16) is made up of only eight latches which make up the four main-sub-flip -Flop circuits correspond.
The data input signal is entered into latch 122 in response to the up clock pulse Φ α
n eingelesen, so daß ein Ausgangssignal Q122 erzeugt wird. Die Verriegelungsschaltung 122 wird verriegelt, wenn der Taktimpuls Φα auf einem niedrigen Pegel liegt. Bis der Taktimpuls Φα auf einen hohen Pegel gelangt, spricht die Verriegelungsschaltung 124 auf den Taktimpuls Φ4 an, und er wird dem Ausgang £122 als Dateneingabe zugeführt, und sie wird verriegelt. Auf diese Weise gehen die Daten durch aufeinanderfolgende Verriegelungsschaltungen hindurch, und jedesmal dann, wenn die Daten durch eine Verriegelungsschaltung hindurchgehen, werden sie in ihrer Phase um eine Periode des Zeitsteuerimpulses T1 verzögert Die Ausgangssignale Q124 und Q132 werden durch ein Modus-Verriegelungsgatter 144 hindurchgeführt, dessen Ausgangssignal einem NOR-Gatter 146 zugeführt wird, welches auch dem Ausgang Q128 zugeführt wird. Auf diese Weise erzeugen die Verriegelungsschaltungen 122 bis 136 Ausgangssignale Q122 bis Q136 mit einer Impulsfolgefrequenz von 16 T) und einem Tastverhältnis von 50%. Die Ziffemimpulse D t bis D16 werden in Abhängigkeit von den Ausgangssignalen der jeweiligen Verriegelungsschaltungen 122 bis 136 erzeugt. Beispielsweise wird derZiffernimpulsZ), durch ein Gatter 148 in Reaktion auf die invertierten Signale Q122 und Q136 erzeugt. In ähnlicher Weise wird der Zißernimpuls £>: durch ein Gatter 150 in Reaktion auf das invertierte Signal Q124 und das Signal Q122 erzeugt. Die anderen Ziffemimpulse D3 bis Dj6 werden in ähnlicher Weise erzeugt und daher im einzelnen nicht näher erläutert. n is read in, so that an output signal Q122 is generated. The latch circuit 122 is latched when the clock pulse Φ α is at a low level. Until the clock pulse Φ α goes high, the latch circuit 124 responds to the clock pulse Φ 4 and it is fed to the output 122 as a data input and it is latched. In this way, the data go through successive latch circuits to pass, and each time the data Hindu by a latch circuit rchge hen, will n to delay in phase by one period of the timing pulse T 1 The outputs Q 124 and Q 132 are by a mode -Locking gate 14 4 hind , the output signal of which is fed to a NOR gate 146, which is also fed to the output Q128. In this way, the latch circuits 122 to 136 generate output signals Q122 to Q136 with a pulse repetition rate of 16 T) and a duty cycle of 50%. The digit pulses D t to D 16 are generated depending on the output signals of the respective latch circuits 122 to 13 6. For example, the digit pulse Z) is generated by a gate 148 in response to the inverted signals Q122 and Q136. Similarly Wei se the Zißernimpuls £> is: generated in response to the inverted signal and the signal Q124 Q122 through a gate 150th The other digit pulses D 3 to Dj 6 are generated in a similar manner and are therefore not explained in detail.
Die Fig. 8 zeigt die Beziehung zwischen den Taktimpulsen Φζ, Φ2 und Px einerseits und den Zeitsteuerimpulsen Π, T2, Tt und T8 andererseits, welche durch den Teiler 108 gemäß Fig. 6A erzeugt werden, der durch vier teilt. Die Fig. 9 veranschaulicht zur Erläuterung Wellenfonmen der Zeitsteuerimpulse Γι bis 7*8, der Ziffemimpulse D1 bis D16, des Datensignals DATA und der Taktimpulse Φυ€Χ und Φυα- In der Fi g. 9 ist mit P der Inhalt der Daten dargestellt, welche durch die Ziffemimpulse D] bis D i6 veranschaulicht sind. Die Beziehung zwischenFig. 8 shows the relationship between the clock pulses Φ ζ , Φ 2 and P x on the one hand and the timing pulses Π, T 2 , Tt and T 8 on the other hand, which are generated by the divider 108 of FIG. 6A, which divides by four. 9 illustrates the explanation of the waveforms of the timing pulses Γι to 7 * 8 , the digit pulses D 1 to D 16 , the data signal DATA and the clock pulses Φ υ € Χ and Φυα- I n of FIG. 9, P shows the content of the data which are illustrated by the digit pulses D] to D i 6 . The relationship between
3" den Ziffemimpulsen und den Daten ergibt sich folgendermaßen:3 "the digit pulses and the data results as follows:
D1: 1/256 Sekunden-Wort
D2: 1/16 Sekunden-WortD 1 : 1/256 second word
D 2 : 1/16 second word
D3: 1 Sekunden-WortD 3 : 1 second word
D)6: Alarmzeit-MarkierungszifferD) 6 : Alarm time marker number
Entsprechend den Phasen dieser Ziffern werden die Ziffern in vier Gruppen eingeteilt. Der hohe Pegel des Impulses 7", entspricht »1«, und der niedrige Pegel entspricht »0«. Die hohen Pegel der Impulse T2, T4 und 7i entsprechen den Gewichten 2,4 bzw. 8. Hieraus ist ersichtlich, daß die Wellenform des Datensignals seinen Inhalt darstellt. Die in der F i g. 9 dargestellten Daten T zeigen an, daß das Standard-Zeitmeßsystem eine Teil-Darstellung liefert, welche die korrekte Zeitangabe 2 : 32 PM, 33 Sekunden mit 1/16 Sekunden plus 8/256 Sekunden,According to the phases of these digits, the digits are divided into four groups. The high level of the pulse 7 "corresponds to" 1 "and the low level corresponds to" 0 ". The high levels of the pulses T 2 , T 4 and 7i correspond to the weights 2, 4 and 8, respectively. From this it can be seen that the The data T shown in Figure 9 indicates that the standard timing system provides a partial display showing the correct time of 2: 32 PM, 33 seconds with 1/16 second plus 8 / 256 seconds,
so 24. Juli liefert, wobei die tägliche Alarmzeit auf 11 : 59 AM eingestellt ist. Die Bezeichnungen AM sowie PM entsprechen den im angelsächsischen Zeitsystem üblichen Angaben »ante meridiem« und »post meridiem«, d. h. »vormittags« bzw. »nachmittags«. Die Taktimpulse Φχ, Φ2, die Zeitsteuerimpulse 7Ί, T2, T4 und T8 sowie der Ziffemimpulse Di werden dem zweiten Zeitimpulsgenerator 56 zugeführt, von welchem verschiedene kombinierte Zeitsignale erzeugt werden. Um die Zeichnung zu vereinfachen, ist eine Detail-Schaltungsanordnung des zweiten Zeitimpulsgenerators 56 nicht dargestellt.Sun July 24th delivers with the daily alarm time set at 11:59 AM. The designations AM and PM correspond to the usual information in the Anglo-Saxon time system "ante meridiem" and "post meridiem", ie "morning" and "afternoon". The clock pulses Φ χ , Φ 2 , the timing pulses 7Ί, T 2 , T 4 and T 8 and the digit pulses Di are fed to the second time pulse generator 56, from which various combined time signals are generated. In order to simplify the drawing, a detailed circuit arrangement of the second time pulse generator 56 is not shown.
Die F i g. 11A und 11B zeigen jeweils ein Schaltungsdiagramm, welches ein Beispiel eines Zeitmeßregisters 32The F i g. 11A and 11B each show a circuit diagram showing an example of a timing register 32
veranschaulicht Gemäß den obigen Ausführungen enthält das Zeitmeßregister einen Schieberegisterring 58 und eine Datenabtasteinheit 70, die einen Übertrag-Anforderungsdetektor 72 und einen Datendetektor 74 hat.As illustrated above, the timing register includes a shift register ring 58 and a data sampling unit 70 having a carry request detector 72 and a data detector 74.
Der Schieberegisterring 58 enthält ein 60-Bit-Schieberegister 60, dessen Ausgang Qx mit einem Vier-Bit-Schieberegister 64 über eine Addierschaltung 62 verbunden ist. Der Ausgang Q61 vom Schieberegister 58 ist mit einem Eingang eines UND-Gatters 66 verbunden, und der Ausgang dieses Gatters ist mit einem Eingang einer ODER-Gatterschaltung 68 verbunden. Der andere Eingang des UND-Gatters 66 ist mit dem Ausgang eines ODER-Gatters 162 über einen Inverter 160 verbunden, so daß dann, wenn das Ausgangssignal von dem ODER-Gatter 162 sich auf einem Pegel »H« befindet, dieser Ausgang durch den Inverter 160 invertiert wird, so daß erThe shift register ring 58 contains a 60-bit shift register 60, the output Q x of which is connected to a four-bit shift register 64 via an adder circuit 62. The output Q61 from the shift register 58 is connected to one input of an AND gate 66, and the output of this gate is connected to an input of an OR gate circuit 68. The other input of AND gate 66 is connected to the output of an OR gate 162 through an inverter 160 so that when the output from OR gate 162 is "H", that output through the inverter 160 is inverted so that he
fö den niedrigen Pege! »L« aufweist. Folglich liegt das Ausgangssignal des UND-Gatters 66 auf dem Pegel »L«. Der Ausgang des ODER-Gatters 68 ist an den Eingang des Schieberegisters 60 zurückgeführt, und zwar mit Daten D60, welche auch der Modulationseinheit zugeführt werden sowie der Alarmeinheit, um verschiedene Zwecke zu erfüllen, wie es nachfolgend näher erläutert wird.for the low income! "L" has. As a result, the output of AND gate 66 is "L". Of the The output of the OR gate 68 is fed back to the input of the shift register 60 with data D60, which are also fed to the modulation unit and the alarm unit, for different purposes to meet, as it is explained in more detail below.
Die Schieberegister 60 und 64 sind derart angeordnet und ausgebildet, daß sie Eingangsdaten in eine Stufe schreiben, wenn der Taktimpuls Φ, auf dem Pegel »H« ist, und daß sie Daten aus der Stufe auslesen, wenn Φ2 = »Η« istThe shift registers 60 and 64 are arranged and designed in such a way that they write input data into a stage when the clock pulse Φ, is at the "H" level, and that they read out data from the stage when Φ 2 = "Η"
Das Schieberegister 64 weist Flip-Flops 64a, 646,64c und 64d auf, welche Daten speichern, wenn der Taktimpuls Φ, auf einem hohen Pegel liegt, und ihre gespeicherten Inhalte werden in Reaktion auf den Aufbauteil des Taktimpulses Φ2 ausgelesen. Die Taktimpulse Φι und Φ2 haben eine Frequenz von 214 Hz, so daß Schreib- und Lesevorgänge 16 384mal pro Sekunde ausgeführt werden. Demgemäß werden Ausgangssignale von den Flip-Flops nacheinander in entsprechender Weise geschoben.The shift register 64 includes flip-flops 64a, 646, 64c and 64d which store data when the clock pulse Φ is high, and their stored contents are read out in response to the build-up portion of the clock pulse Φ 2. The clock pulses Φι and Φ 2 have a frequency of 2 14 Hz, so that writing and reading processes are carried out 16,384 times per second. Accordingly, output signals from the flip-flops are sequentially shifted in a corresponding manner.
Gemäß den obigen Ausführungen weist der Schieberegisterring 58 eine Addierschaltung 62 auf, so daß die Anordnung folglich als Zähler dient. Die Addierschaltung 62 weist eine Addierstufe 62α, ein Schieberegister und ein Gatter 62c auf. Die Addierstufe 62α hat einen Eingang a, welchem die Daten von dem Schieberegister 60 zugeführt werden, und weiterhin einen Eingang./?, welcher ein Ausgangssignal vom Gatter 62c aufnimmt. Die Addierstufe 62α hat einen Ausgang S, welcher mit einem Eingang D des Flip-Flops 64a" verbunden ist, und einen Ausgang C, welcher mit dem Eingang des Schieberegisters 626 verbunden ist.According to the above explanations, the shift register ring 58 has an adder circuit 62, so that the arrangement consequently serves as a counter. The adding circuit 62 has an adding stage 62α, a shift register and a gate 62c. The adder 62α has an input a, to which the data from the shift register 60 are fed, and also an input./? Which receives an output signal from the gate 62c. The adder stage 62α has an output S which is connected to an input D of the flip-flop 64a ″, and an output C which is connected to the input of the shift register 626.
Das Gatter 62c der Addierschaltung 62 wird mit einem Signal X einschließlich einem Übertragsignal versorgt, weiterhin mit einem Zeiteinstellsignal und einem Zeiteinheitsignal D\TV Der 64-Bit-Schieberegisterring 58 überträgt nacheinander die Daten in Reaktion auf den Taktimpuls, mit einer Frequenz von 256 x 16 x 4 = 384 Hz, und das anfänglich angelegte Signal »1« erscheint auf dem Eingang α der Addierstufe 62α mit einer Zeitsteuerung DT alle 1/256 Sekunden. Das Übertragsignal C geht durch das Schieberegister 626 hindurch, welches es um ein Bit verzögert, so daß dadurch ein verzögertes Signal D2T2 erzeugt wird, welches dem Eingang^ der Addierstufe 62a zugeführt wird. Ausgangssignale, welche an den Ausgängen S und C erscheinen, werden durch die folgenden Gleichungen ausgedrückt:The gate 62c of the adding circuit 62 is supplied with a signal X including a carry signal, a timing setting signal and a time unit signal D \ T V. The 64-bit shift register ring 58 sequentially transfers the data in response to the clock pulse at a frequency of 256 x 16 x 4 = 384 Hz, and the initially applied signal "1" appears at the input α of the adder 62α with a time control DT every 1/256 seconds. The carry signal C passes through the shift register 626, which delays it by one bit, so that a delayed signal D 2 T 2 is generated which is fed to the input ^ of the adder 62a. Output signals appearing at the outputs S and C are expressed by the following equations:
2525th
5= a-ß, C= aß + aß 5 = a-ß, C = aß + aß
Um eine Verwirrung zu vermeiden und ein besseres Verständnis der Erfindung zu erreichen, werden die folgende Definition und Beschreibung der Begriffe gegeben:In order to avoid confusion and to provide a better understanding of the invention, the following are provided Definition and description of the terms given:
i. Einschreiben und Auslesen:i. Registration and readout:
Gemäß der obigen Beschreibung wird das Verriegeln von Daten in der Master-Stufe eines Master-Slave-Flip-Flops als Einschreiben bezeichnet, und als Auslesen dieser Daten bezeichnet, wenn die Daten am Ausgang der Slave-Stufe erscheinen.According to the description above, the latching of data is carried out in the master stage of a master-slave flip-flop referred to as registered, and referred to as readout of this data if the data is on Output of the slave stage appear.
3535
ii. Schieberegister:ii. Shift register:
Ein Schieberegister, welches aus einer Mehrzahl von Master-Slave-Flip-Flops gebildet wird, wird auch einfach als »Schieberegister« bezeichnet. Die bloße Bezeichnung »Register« ist nicht auf ein Schieberegister begrenzt, sondern umfaßt auch ein System, welches dazu in der Lage ist, eine Information oder einen Teil einer Information zu registrieren.A shift register made up of a plurality of master-slave flip-flops also becomes simple referred to as a "shift register". The mere term "register" is not referring to a shift register limited, but also includes a system which is able to provide information or a part to register information.
iii. Zeitsteuerung:iii. Time control:
Signale, welche an verschiedenen Ausgangsklemmen der jeweiligen Schieberegister auftreten, unterscheiden sich voneinander, und solche Ausgangssignale werden in Reaktion auf die Taktimpulse erzeugt. Da die Taktimpulse eine konstante Frequenz haben, ist es möglich, die Ausgangssignale der Schieberegister als eine Funktion der Zeit anzusehen. Der Ausgang des Schieberegisters 60 wird durch ein Symbol »DATA« {x,t) dargestellt, welches eine Funktion der Position xund der Zeit t ist. Die Zeit / wird auch als »Zeitsteuerung« bezeichnet. Die Ausgangsdaten des Schieberegisterrings 58 werden in gepulster Form periodisch abgegeben und danach dem Anzeigetreiber oder dem Zusatzsystem zugeführt. An dieser Stelle ist es nicht korrekt zu sagen, daß das Signal eine Funktion der Zeit ist, sondern es sollte durch die Anzahl der Taktimpulse bezeichnet sein. In der vorliegenden Beschreibung wird der Ausdruck »Zeitsteuerung« jedoch in der üblichen Weise verwendet. Die Zeitsteuersignale D iTt und D\7gΦ\ sollen auch durch den Ausdruck »Zeitsteuerung« bezeichnet werden können.Signals appearing at different output terminals of the respective shift registers are different from each other, and such output signals are generated in response to the clock pulses. Since the clock pulses have a constant frequency, it is possible to view the output signals of the shift registers as a function of time. The output of shift register 60 is represented by a symbol "DATA" {x, t) which is a function of position x and time t . The time / is also referred to as "time control". The output data of the shift register ring 58 are output periodically in pulsed form and then fed to the display driver or the additional system. At this point it is incorrect to say that the signal is a function of time, but rather it should be denoted by the number of clock pulses. In the present specification, however, the term "timing" is used in the usual manner. The time control signals D iT t and D \ 7g Φ \ should also be able to be designated by the expression “time control”.
iv. Daten:iv. Data:
Wo eine Information oder Daten, die in dem Schieberegisterring 58 gespeichert sind, in Reaktion auf die Taktimpulse von irgendeiner Ausgangsklemme des Schieberegisters ausgelesen werden, wird die ausgelesene Information hier als »Daten« bezeichnet. Die Zahl 60 in der Bezeichnung des Ausgangs Z)/(7M60gibt die Anzahl der Ausgänge der Flip-Flops an, welche den Schieberegisterring bilden. Manchmal wird DATAix ■:) als »DATA x« abgekürzt oder als »t DATA», wobei das auf die Bezeichnung DATA folgende* bedeutet, daß die Daten dem x-ten Dateneingang des Schieberegisters zugeführt werden sollen. Weiterhin bedeutet das Symbol D16DATA den Inhalt der Daten in der Ziffer Z)16. Folglich ist es zweckmäßig, diesen Sachverhalt als D i6 DATA 60 auszudrücken. Der x-te Ausgang der Schieberegister wird als Qx bezeichnet. Somit entspricht DATA60 Q59. Mit anderen Worten, der 59ste Ausgang des Schieberegisters ist mit der ödsten Dateneingabeklemme des Schieberegisters verbunden.Where information or data stored in the shift register ring 58 is read out in response to the clock pulses from any output terminal of the shift register, the read out information is referred to herein as "data". The number 60 in the designation of the output Z) / (7M60 indicates the number of outputs of the flip-flops that form the shift register ring. Sometimes DATAix ■ :) is abbreviated as "DATA x" or as "t DATA", with that on the designation DATA following * means that the data are to be fed to the x-th data input of the shift register. The symbol D 16 DATA also means the content of the data in the number Z) 16 . Hence, it is convenient to express this as D i6 DATA 60. The xth output of the shift register is referred to as Qx . DATA60 thus corresponds to Q59. In other words, the 59th output of the shift register is connected to the bareest data input terminal of the shift register.
Nachfolgend wird der Zählmodus anhand eines Wortes 1/256-Sekunde als Beispiel erläutert.The counting mode is explained below using a word 1 / 256th of a second as an example.
Wenn das Ausgangssignal &, welches dem Eingang α der Addierstufe 62α zugeführt wird, eine binäre »1« ist und das binäre Signal »1« dem Eingang/ zugeführt wird, ist der 5-Ausgang Q6S eine binäre »0« und der C-Ausgang erzeugt eine binäre »1« als Ausgangssignal. Das Schieberegister 62b schreibt die binäre »1« ein und liest das Signal »1« aus, wenn sich die Taktimpulse auf dem hohen Pegel »H« befinden, und es liefert ein Ausgangssignal, welches um ein Bit verzögert ist, über das Gatter 62c an den Eingang der Addierstufe 62α. Zu dieser Zeit werden eine Addition und ein Übertrag nach den folgenden Beziehungen ausgeführt:If the output signal &, which is fed to the input α of the adder 62α, is a binary "1" and the binary signal "1" is fed to the input /, the 5-output Q6S is a binary "0" and the C output generates a binary "1" as an output signal. The shift register 62b writes in the binary "1" and reads out the signal "1" when the clock pulses are at the high level "H", and it supplies an output signal which is delayed by one bit via the gate 62c the input of the adder 62α. At this time, addition and carry are carried out according to the following relationships:
oj5 + qß = S, a-ß = C oj5 + qß = S, a-ß = C
Wenn beispielsweise 4 Bit der Di-Daten, welche durch die Zeitsteuerung von Dt bezeichnet sind und durch den Schieberegisterring 58 hindurchgefühlt werden, jeweils binäre Ausgangssignale »0« sind und wenn die Ausgangssignale die binäre Ziffern »0«, »0«, »0«, »0« entlang der Zeitachse sind, wird die Information durch die Addierschaltung 62 zu der Zeit von D\T\ addiert. Folglich werden die Dj-Daten zu den Binärziffern »1«, »0«, »0«, »0«. Nach 1/256 Sekunden, wenn die nächste Information zu der Zeit von Di T1 addiert wird, werden die Beziehungen a " 1 und/ = 1 beibehalten, so daß eine: Binärziffer »0« als Ausgangssigna! am Ausgang S geliefert wird. Zu dieser Zeit gilt auch eine Beziehung a ·/ - 1. Ein binäres Signal »1« wird durch das Schieberegister 626 um ein Bit verzögert und dem Eingang/ der Addierstufe 62α zu der Zeit von Dr zugeführt. Zu dieser Zeit gelten di e Beziehungen a - »0« und/ = »1« in der Weise daß das Ausgangssignal 5 ein binäres Ausgangssignal »1« erzeugt. Gleichzeitig gilt die Beziehung a · = 0 in der Weise, daß der Ausgang C zu der Binärziffer »0« wird. Folglich werden die D,-Daten, welche durch die Addierschaltung 62 hindurchgeführt wurden, zu den Binärziffern »0«, »1«, »0«, »0«. Auf diese Weise ändert sich der Inhalt der DpDaten von »1« »1« »0« »0«, »0« »0« »1« »0«, »1« »0« »1« »0«, »0« »1« »1« »0«... in zeitlicher Folge alle 1/256 Sekunden. Mit anderen Worten, die vier Bits derD,-Daten verändern ihre Binärzustände zwischen »0« und »1« alle 1/256 see, 2/256 see, 4/256 see und 8/256 see, jeweils in der Weise, daß 1/256-Sekunde-Ziffern angezeigt werden.For example, if 4 bits of the Di data, which are designated by the timing of D t and are sensed through the shift register ring 58, are binary output signals "0" and if the output signals are the binary digits "0", "0", "0""," 0 "along the time axis, the information is added by the adding circuit 62 at the time of D \ T \ . As a result, the Dj data becomes the binary digits "1", "0", "0", "0". After 1/256 seconds, when the next piece of information is added to the time of Di T 1 , the relationships a " 1 and / = 1 are retained, so that a: binary digit" 0 "is supplied as output signal at output S. To During this time a relationship a · / - 1 also applies. A binary signal "1" is delayed by one bit by the shift register 626 and fed to the input / of the adder 62α at the time of Dr. At this time, the relationships a - apply. "0" and / = "1" in such a way that the output signal 5 generates a binary output signal "1." At the same time, the relationship a · = 0 applies in such a way that the output C becomes the binary digit "0" the D, data, which was passed through the adder circuit 62, to the binary digits "0", "1", "0", "0". In this way, the content of the Dp data changes from "1" to "1"" 0 «» 0 «,» 0 «» 0 «» 1 «» 0 «,» 1 «» 0 «» 1 «» 0 «,» 0 «» 1 «» 1 «» 0 «... in chronological order every 1/256 of a second In other words, the four bits of the D 1 data change their binary states between "0" and "1" every 1/256 see, 2/256 see, 4/256 see and 8/256 see, each in such a way that 1/256 second digits are displayed.
Wenn die DpDaten den Binärzustand »1«, »1«, »1«, »1«, erreicht haben, falls die Information zu der Zeit von D\T\ addiert wurde, wird der Binärzustand geändert in »0«, »0«, »0«, »0«. Die D-Daten, welche durch die Zeit von Di bezeichnet sind, werden von den binären Zuständen »0«, >"0«, »0«, »0« in die binären Zustände »1«, »0«, »0«, »0« zu der Zeit von D271 überführt. Die vier Bit von D2-Daten werden bei 1/16 see, 2/16 see, 4/16 see und 8/16 see jeweils geändert, so daß sie 1/16-Sekunde-Ziffern darstellen.When the DpData has reached the binary state "1", "1", "1", "1", if the information was added to the time of D \ T \ , the binary state is changed to "0", "0" , "0", "0". The D data, which are designated by the time of Di , are converted from the binary states "0",>"0","0","0" to the binary states "1", "0", "0" , "0" is transferred at the time of D 2 71. The four bits of D 2 data are changed at 1/16 see, 2/16 see, 4/16 see and 8/16 see, respectively, so that they are 1 / Represent 16-second digits.
Auf diese Weise wird der Schieberegisterring 58 in die Lage versetzt, als 4-Bit-Zähler mit 16 Ziffern zu dienen, zusätzlich zu seiner Funktion, Daten zu speichern. Beispielsweise ändern sich die Daten der durch die Zeit von D3Ti bezeichneten D3-Daten jede Sekunde, und sie stellen ein Ein-Sekunden-Signal dar.In this manner, the shift register ring 58 is enabled to serve as a 4-bit, 16-digit counter in addition to its function of storing data. For example, the data of the D 3 data denoted by the time of D 3 Ti changes every second and represents a one-second signal.
Wie an sich bekannt ist, erfolgt die Zählung einer Uhr folgendermaßen: Die Zifferneinheiten einer Sekunde, einer Minute und eines Tages richten sich nach den Maximalwerten für die »Einer«- und »Zehner«-Stellen. Sekunden und Minuten benötigen einen Bereich von 0 bis 9 in der »Einer«-Stelle und von 0 bis 6 in der »Zehner«-Stelle, Stunden und Monate einen Bereich von 0 bis 9 in der »Einer«-Stelle und von 0 bis 2 in der »Zehner«- Stelle, und Wochentage benötigen den Bereich von 1 bis 7. Damit demgemäß das Schieberegister die Funktion einer Uhr übernehmen kann, muß es in >3er Weise angeordnet sein daß die Ziffern entsprechender Zählungen auf die entsprechenden Zähleinheiten gebracht werden.As is known per se, a clock is counted as follows: The digit units of a second, one minute and one day are based on the maximum values for the "ones" and "tens" digits. Seconds and minutes require a range from 0 to 9 in the "ones" place and from 0 to 6 in the "tens" place, Hours and months a range from 0 to 9 in the "ones" place and from 0 to 2 in the "tens" - Digit, and days of the week require the range from 1 to 7. Thus, the shift register the function a clock, it must be arranged in> 3 way that the digits of the corresponding counts be brought to the corresponding counting units.
Ob ein Übertrag ausgeführt werden soll oder nicht, hängt davon ab, wie der Informationsinhalt beschaffen ist.
Ein Übertrag erfolgt in folgender Weise:
Beispielsweise stellt die Vier-Bit-Information von D3-Daten jeweils das Gewicht von 1/1 Sekunde, 2/1
Sekunde, 4/1 Sekunde und 8/1 Sekunde der Sekundeneinheit dar, so daß dann, wenn die D3-Daten sich im
Binärzustand »0« »1« »0« »1« befinden, 10 Sekunden angezeigt werden. In diesem Falle ist es erforderlich, die
vier Bits von Dj-Daten auf »0« zu setzen und den Übertrag für die 10-Sekunden-Ziffer zu verwenden. Wenn beispielsweise
die vier Bits von D4-Daten »0« »0« »1« »0« sind, ist es erforderlich, durch Übertrag auf »1« »0« »1«
»0« zu erhöhen. Mit anderen Worten, der Vorgang des Übertrags wird auf folgende Weise durchgeführt:Whether or not a transfer should be carried out depends on the nature of the information content. A transfer takes place in the following way:
For example, the four-bit information of D 3 data represents the weight of 1/1 second, 2/1 second, 4/1 second and 8/1 second of the second unit, respectively, so that when the D 3 data are in the binary state »0« »1« »0« »1«, 10 seconds are displayed. In this case it is necessary to set the four bits of Dj data to "0" and use the carry for the 10-second digit. For example, if the four bits of D 4 data are "0""0""1""0", it is necessary to increase by carrying to "1""0""1""0". In other words, the process of carrying over is carried out in the following way:
(a) gleichzeitige Ermittlung der Information von vier Bits derselben Ziffer,(a) simultaneous determination of the information of four bits of the same digit,
(b) Abtastung, ob die Information eine vorgeschriebene Eins ist oder nicht,(b) sensing whether the information is a prescribed one or not,
(c) Umwandlung aller vier Bits der Daten in den binären Zustand »0« und(c) Conversion of all four bits of the data into the binary state "0" and
(d) Addieren einer »1« zu der folgenden Ziffer, welche um ein Bit verzögert ist.(d) Add a "1" to the following digit, which is delayed by one bit.
In der Ausfuhrungsform gemäß der Erfindung, wie sie in den Fig. 11A und HB dargestellt ist, werden die Ausgangsdaten Q62, Q63, Q64 und Q65 von einer Datenabtasteinheit 70 abgetastet, und es wird eine Übertragoperation in Abhängigkeit von den abgetasteten Inhalten ausgeführt.In the embodiment according to the invention, as shown in FIGS. 11A and HB, the Output data Q62, Q63, Q64 and Q65 are sampled by a data sampling unit 70 and a carry operation is performed executed depending on the scanned contents.
Gemäß den obigen Aasführungsformen weist die Datenabtasteinheit 70 einen Übertrag-Anforderungsdetektor 72 auf und hat einen Datendetektor 74, welcher verschiedene Ausgangssignale erzeugt, die dazu erforderlich sind, die erfindungsgemäße Steuereinheit zu betätigen, wobei er auch die inneren Zustände des Systems abtastet. According to the above embodiments, the data sampling unit 70 has a carry request detector 72 and has a data detector 74, which generates various output signals necessary for this are to operate the control unit according to the invention, wherein it also scans the internal states of the system.
Der Übertrag-Anforderungsdetektor 72 hat Matrix-Gatterschaltungen 166,168,170,172 und 174, welche mit den Eingängen der Flip-Flops 64a, 64b, 64c und 64d des Schieberegisters 64jeweils verbunden sind. Die Matrix-Gatterschaltung 166 spricht auf den Ziffernimpuls D,s an und ermittelt den Inhalt der Daten, welche in dem Schieberegister 64 gespeichert sind, so daß sie als Dekodiereinrichtung dient, um einen Übertrag von Stunde, Monat usw. von 12 Ziffern zu bewirken. Genauer gesagt, die Gatterschaltung 166 ermittelt den hohen Pegel des Eingangs D15, d. h.,The carry request detector 72 has matrix gate circuits 166, 168, 170, 172 and 174 which are connected to the inputs of the flip-flops 64a, 64b, 64c and 64d of the shift register 64, respectively. The matrix gate circuit 166 responds to the digit pulse D, s and determines the content of the data which is stored in the shift register 64 so that it serves as a decoder to effect a carryover of the hour, month, etc. of 12 digits. More specifically, the gate circuit 166 detects the high level of the input D 15 , ie,
Dis ■ ((Q65 · QfA · Q62) + {ß65 · Q64 ■ ß63)) = »Η«, Dis ■ ((Q65 · QfA · Q62) + {ß65 · Q64 ■ ß63)) = »Η«,
was durch das Schieberegister 64 zu der Zeit des Zeitsteuerimpulses Γ8Φι ausgelesen wird und um ein Bit verzögert wird. Das verzögerte Signal wird als ein Ausgangssignal W1 abgeleitet, welches eine Breite hat, die einem Bit zwischen dem Anfang des nächsten digitalen Impulses D16, welcher synchron zu dem Taktimpuls Φ2 auftritt, und dem abfallenden Teil des Ziffernimpulses D16 entspricht. Dar Ausgangssignal W1 stellt die Zählungen 13,14 und 15 der Stundenziffern der Alarmzeit dar, und es wird über das ODER-Gatter 162 und den Inverter 160 dem Eingang des UND-Gatters 66 zugeführt, durch welches die Stundenziffer der Alarmzeit in den Zustand »0« gebracht wird. Die Alarmzeit wird durch die 12 Ziffern dargestellt, welche von (0 bis 12) laufen. Auf diese Weise wird das Ausgangssignal W1 dazu verwendet, die Siundenziffer der Alarmzeit in den Zustand »0« zu bringen.which is read out by the shift register 64 at the time of the timing pulse Γ 8 Φι and is delayed by one bit. The delayed signal is derived as an output signal W 1 which has a width which corresponds to a bit between the beginning of the next digital pulse D 16 , which occurs synchronously with the clock pulse Φ 2 , and the falling part of the digit pulse D 16 . The output signal W 1 represents the counts 13, 14 and 15 of the hour digits of the alarm time, and it is fed via the OR gate 162 and the inverter 160 to the input of the AND gate 66, through which the hour digit of the alarm time is in the state » 0 «is brought. The alarm time is represented by the 12 digits, which run from (0 to 12). In this way, the output signal W 1 is used to bring the second digit of the alarm time to the "0" state.
Die Matnx-Gatterschaltung 168 dient dazu, die Zählung »0« der 10-Tage-Ziffer in Reaktion auf den Ziffernim-PuIsZ)n zu ermitteln, und sie ermittelt weiter eine Monatsziffer sowie die Zählungen 13,14 und 15 der Stundenziffer der Alarmzeit, in Reaktion auf die Zifferaimpulse Z)n und D7. Die Gatterschaltung 168 ermittelt auch die Zählung »7« des Wochentages (1 -7) der Wochentag-Ziffern bei der Zeitsteuerung des Impulses Τ%Φ\ in Reaktion auf den Ziffernimpuls D9. Die Zählung »0« für die Ein-Tag-Ziffer wird durch die Zeitsteuerung des Impulses Γ8Φι in Reaktion auf den Ziffernimpuls Dn ermittelt Mit anderen Worten, eine solche Ermittlung wird durch den Zeitsteuerimpuls Tg<Pi durchgeführt, wenn die folgende Beziehung gilt:The Matnx gate circuit 168 is used to determine the count "0" of the 10-day digit in response to the digit in the PuIsZ) n , and it also determines a month digit as well as the counts 13, 14 and 15 of the hour digit of the alarm time, in response to the digit pulses Z) n and D 7 . The gate circuit 168 also determines the count "7" of the day of the week (1-7) of the day of the week digits when timing the pulse Τ% Φ \ in response to the digit pulse D 9 . The count "0" for the one-day digit is determined by the timing of the pulse Γ 8 Φι in response to the digit pulse D n. In other words, such a determination is made by the timing pulse T g <Pi if the following relationship is applicable:
D11 · Q65 · Q64 · 063 · Q62 = »H«D 11 · Q65 · Q64 · 063 · Q62 = »H«
und ein Ausgangssignal W2 wird erzeugt. Dieses Ausgangssignal W2 wird erzeugt, wenn die Zählungen »0«, »13«, »14« oder »15« eine der Stundenziffern der momentanen Zeit, eine Monatsziffer, eine Wochentagziffer ermittelt werden. Das Ausgangssignal W2 bewirkt ein Löschen seiner eigenen Ziffer und eine Addition einer »1« zu seiner eigenen Ziffer, und es trägt nicht zu dem Übertrag für die nächste Ziffer bei.and an output signal W 2 is generated. This output signal W 2 is generated when the counts "0", "13", "14" or "15" one of the hour digits of the current time, a month digit, a weekday digit are determined. The output signal W 2 causes its own digit to be deleted and a "1" to be added to its own digit, and it does not contribute to the carryover for the next digit.
Das Ausgangssignal W2 wird über ein ODER-Gatter 162 und den Inverter 160 dem UND-Gatter 66 zugeführt, so daß dadurch die eigene Ziffer gelöscht wird. Gleichzeitig wird das Ausgangssignal W2 über ein ODER-Gatter 182 einem Eingang eines UND-Gatters 184 zugeführt, dessen Ausgang über ein ODER-Gatter 186 der Schaltung 890 zu dem ODER-Gatter 68 als Ausgang Z zugeführt wird. Das Ausgangssignal Z wird dem ODER-Gatter 68 zugeführt, welches eine 1 zu seiner eigenen Ziffer addiert. Eine solche Addition bewirkt auch, daß die Tagesziffer von »1« zu zählen beginnt. Da der Übertrag der Manatsziffern nicht durch den Schieberegisterring 158 ausgeführt wird, wird das Ausgangssignal W2 einem UND-Gatter 188 zugeführt, welches ein logisches Produkt aus W2 · Dn · Φχ als Ausgangssignal NYerzeugt, welches einer flexiblen Schaltung 82 zur Steuerung eines Schaltjahres zugeführt wird.The output signal W 2 is fed to the AND gate 66 via an OR gate 162 and the inverter 160, so that its own digit is thereby deleted. At the same time, the output signal W 2 is fed via an OR gate 182 to an input of an AND gate 184, the output of which is fed via an OR gate 186 of the circuit 890 to the OR gate 68 as output Z. The output signal Z is fed to the OR gate 68, which adds a 1 to its own digit. Such an addition also causes the day digit to start counting from "1". Since the transfer of the manat digits is not carried out by the shift register ring 158, the output signal W 2 is fed to an AND gate 188, which generates a logical product of W 2 · D n · Φ χ as output signal NY , which is sent to a flexible circuit 82 for control of a leap year is supplied.
Die Matrix-Gatterschaltung 170 dient dazu, die Zählung »4« der 10-Tages-ZilFer zu ermitteln, und sie ermittelt weiterhin die Zählung »6« der 10-Minuten-Ziffer, der 10-Sekunden-ZifFerund der 10-Minuten-Ziffer der Alarmzeit, und zwar jeweils in Reaktion auf die Ziffernimpulse D11, D4, D6 und D14. Die Gatterschaltung 170 ermittelt auch die Zählung »10« der Ein-Sekunden-Ziffer, der Ein-Minuten-Ziffer, der Ein-Tages-ZifTer und der Ein-Minuten-ZifTer der Alarmzeit, und zwar jeweils in Reaktion auf die Ziffernimpulse D3, D5, D10 und D^, und sie ermittelt die Zählung »2« der PM-Markierungsziffer in Reaktion auf den Ziffernimpuls D5. Somit wird ein Ausgangssignal W3 erzeugt, welches dazu dient, seine eigenen Ziffern zu löschen und einen Übertrag zur nächstenThe matrix gate circuit 170 is used to determine the count "4" of the 10-day digits, and it also determines the count "6" of the 10-minute digit, the 10-second digit, and the 10-minute digit the alarm time, in response to the digit pulses D 11 , D 4 , D 6 and D 14 . The gate circuit 170 also determines the count "10" of the one-second digit, the one-minute digit, the one-day digit and the one-minute digit of the alarm time, in each case in response to the digit pulses D3, D5, D 10 and D ^, and it determines the count "2" of the PM marker digit in response to the digit pulse D 5 . An output signal W 3 is thus generated which is used to delete its own digits and carry over to the next
ι Utι Ut
Ziffer zu liefern. Das Ausgangssignal W3 wird über das ODER-Gatter 162 dem Inverter 160 zugeführt, um ein Löschen ihrer eigenen Ziffern zu bewirken. Gleichzeitig wird das Ausgangssignal W3 der Steuereinheit zugeführt, welche ein Ausgangssignal X erzeugt, das der Addierschaltung 62 des Schieberegisterrings 58 zugeführt wird, so daß dadurch ein Übertrag zur nächsten Ziffer herbeigeführt wird. ■To deliver digit. The output signal W 3 is fed through the OR gate 162 to the inverter 160 to cause its own digits to be erased. At the same time, the output signal W 3 is fed to the control unit, which generates an output signal X which is fed to the adder circuit 62 of the shift register ring 58, so that a carry to the next digit is brought about. ■
Das Ausgangssignal W3 von der Matrixschaltung 170 wird einem Eingang eines UND-Gatters 190 zugeführt, welches ein Ausgangssignal synchron zu dem Ziffernimpuls D9 liefert. Dieses Ausgangssignal wird einem ODER-Gatter 192 zugeführt. Das Ausgangssignal dieses ODER-Gatters 192 wird um eine Ziffer durch ein Schieberegister 180 verzögert, und es wird ein Ausgangssignal W4 erzeugt, so daß dieses Ausgangssignal W4 dazu verwendet wird, als Übertrag für die nächste Ziffer zu dienen. Zusätzlich zu der PM-Markierungsziffer als Übertrag zu der Ein-Tages-Ziffer wird auch die Wochentagesziffer in entsprechender Weise behandelt.The output signal W 3 from the matrix circuit 170 is fed to an input of an AND gate 190, which supplies an output signal in synchronism with the digit pulse D 9. This output signal is fed to an OR gate 192. The output of this OR gate 192 is delayed by one digit by a shift register 180, and an output signal W 4 is generated, so that this output signal W 4 is used to serve as a carry for the next digit. In addition to the PM marking number as a carry-over to the one-day number, the weekday number is also treated accordingly.
Die Matrix-Gatterschaltung 172 speichert die Zählung »11« der Stundenziffer der Alarmzeit in einem Speicherzyklus in Reaktion auf den Ziffernimpuls Di5. Die Matrix-Gatterschaltung 172 ermittelt die Veränderung zwischen der Zählung »11« und der Zählung »12« und erzeugt ein Ausgangssignal, welches dem ODER-Gatter 192 zugeführt wird, um das Ausgangssignal Jf4 zu erzeugen, welches als Übertrag für die nächste PM-Ziffer verwendet wird.The matrix gate circuit 172 stores the count "11" of the hour digit of the alarm time in one storage cycle in response to the digit pulse Di 5 . The matrix gate circuit 172 detects the change between the count "11" and the count "12" and generates an output signal which is fed to the OR gate 192 to produce the output signal Jf 4 which is used as a carry for the next PM- Digit is used.
Wenn ein zweites Null-Steuersignal S0 der Matrix-Gatterschaltung 174 zugeführt wird, wenn nämlich die zweite Ziffer in der Größenordnung von 30 see, 40 see und 50 see liegt, werden ein Übertragssignal zur Ausführung eines Übertrags zu der Minutenziffer der momentanen Zeit und ein Übertragssignal zur Ausführung eines Übertrags zu der PM-Ziffer der momentanen Zeit jeweils um eine Ziffer verzögert, und zwar durch das Schieberegister 180, um das Ausgangssignal W4 zu bilden und auf diese Weise einen Übertrag zu der nächsten Ziffer zu aktivieren.When a second zero control signal S 0 is supplied to the matrix gate circuit 174, namely when the second digit is on the order of 30 sec, 40 sec and 50 sec, a carry signal for carrying out a carry to the minute digit of the current time and a Carry signal for carrying out a carry to the PM digit of the current time delayed by one digit in each case by the shift register 180 in order to form the output signal W 4 and in this way activate a carry to the next digit.
Die Matrix-Gatterschaltung 176 ermittelt lange und kurze Monate, um ein Ausgangssignal W5 zur Steuerung der Ein-Tages-Ziffer, der 10-Tages-Ziffer und der Monats-Ziffer zu erzeugen. Weiterhin ist die Matrix-Gatterschaltung 176 mit Verriegelungsschaltungen 194,196,198 und 204 verbunden, welche jeweils die Daten bezuglieh Februar, 20 Tage, 30 Tage und kurzer Monate ermitteln und speichern (Februar, April, Juni, September und November). Die Bedingungen, die erfaßt werden, um einen Wortübertrag zu erzeugen und die Anzeige für den ersten Tag des folgenden Monats zu ändern, sind:The matrix gate circuit 176 determines long and short months in order to generate an output signal W 5 for controlling the one-day digit, the ten-day digit and the month digit. Furthermore, the matrix gate circuit 176 is connected to latching circuits 194, 196, 198 and 204, which determine and store the data relating to February, 20 days, 30 days and short months (February, April, June, September and November). The conditions that are detected in order to generate a word carryover and to change the display for the first day of the following month are:
(i) der 29. Februar in einem normalen Jahr;(i) February 29th in a normal year;
(ii) 30ster Februar, oder Zählerstände höher als 30;(ii) February 30th, or counts higher than 30;
(iii) 31ster Tag der kurzen Monate;(iii) 31st day of the short months;
(iv) 32ster Tag und darüber für die langen und die kurzen Monate.(iv) 32nd day and above for the long and short months.
Die Ergebnisse der obigen Punkte i, ii, iii und iv werden summiert, um ein Ausgangssignal W5 zu erzeugen. Das Signal Ws wird als Übertragsignal verwendet, um einen Übertrag zur nächsten Ziffer zu bilden, nachdem die eigene Ziffer gelöscht wurde (Ein-Tages-Ziffer). Im Falle des Monats Februar wird das Signal Ws dazu verwendet, einen Übertrag zu der 10-Tages-Ziffer zu bilden, so daß der 31ste Februar in den41sten Februar umge-The results of items i, ii, iii and iv above are summed to produce an output signal W 5 . The signal W s is used as a carry signal to form a carry to the next digit after the own digit has been deleted (one-day digit). In the case of the month of February, the signal W s is used to form a carryover to the 10-day digit, so that the 31st February turns into the 41st February
wandelt wird. In diesem Falle wird die 10-Tages-Ziffer sofort auf Null zurückgestellt, und es wird ein Übertragssignal der Monats-Ziffer zugeführt, und aufdiese Weise wird der erste März angezeigt. Im Falle eines kurzen und eines langen Monats ist das Ergebnis der 41ste Tag, so daß »1« zu der Monatsziffer durch den Übertrag der 10-Tages-Ziffer addiert wird und aufdiese Weise die 10-Tages-Ziffer auf Null zurückgestellt wird. Beim Februar wird ein Übertrag am 28sten Tag ausgeführt. Unter normalen Bedingungen ist keine Zeiteinstellung erforderlich und die Anzeige erfolgt in der Weise, daß nach dem 28sten Februar der 1. März angezeigt wird. Wenn jedoch ein Schalter betätigt wird, um nach dem 28sten Februar den 29sten Februar anzuzeigen, wird ein Überirag-Sperrsignal erzeugt, welches den Übertrag zu dem 1. März verursacht. Demgemäß wird der 29ste Februar angezeigt, und wenn der 30. Februar erreicht würde, wird die Anzeige auf den 1. März verändert, und zwar nach dem Abtastmodus von (ii). Diese Vorkehrung dient dazu, die manuelle Einstellung des 29. Februar in einem Schaltjähr vornehmen zu können, ohne daß eine zusätzliche Zähleinrichtung für ein Schaltjahr erforderlich ist.is changing. In this case, the 10-day digit is immediately reset to zero and a carry signal is given the month digit, thus indicating the first of March. In the case of a short and of a long month, the result is the 41st day, so that "1" becomes the month digit by carrying over the 10-day digit is added and in this way the 10-day digit is reset to zero. In February a carryover is carried out on the 28th day. No time adjustment is required under normal conditions and the display is such that March 1st is displayed after February 28th. However, if a If the switch is operated to indicate February 29th after February 28th, a Überirag blocking signal will be activated which causes the carryover to March 1st. Accordingly, February 29th is indicated, and when it reaches February 30th, the display will be changed to March 1st, after Scan mode of (ii). This precaution is used to avoid the manual setting of February 29th in a leap year without the need for an additional counter for a leap year.
Ein Datendetektor 74 wird durch eine Matrix-Gatterschaltung 202 gebildet, welche die Zählung »0« jeweils in einer Ziffer für 1/16 see, »Einer« und »Zehner« einer Sekunden, und »Einer« einer Minute ermittelt, und zwar in Reaktion auf die Ziffernimpulse D\, D2, Z)3 und Z)4, um ein Ausgangssignal zu erzeugen. Dieses Ausgangssignal wird durch das Schieberegister 180 um ein Bit verzögert, so daß ein Signal [B] erzeugt wird, welches als Zeit-Synchronisiersignal verwendet wird. Das Signal [B] dient auch als Rückstellsignal einer Zeitgeberschaltung und einer Einstelischaltung für den logischen Pegel der Steuereinheit, wodurch der logische Pegel der mit den Schaltern verbundenen Eingangsklemmen gesteuert wird. Weiterhin dient das Signal [B] dazu, intermittierend modulierte Ausgangssignale in der Modulationseinheit zu erzeugen. Das logische Produkt AZ)5 aus dem Ausgangssignal [B] und dem Ziffernimpuls D5 liefert ein Ein-Minuten-Signal, und das logische Produkt BZ)4 des Ausgangssignals [B] und des Ziffernimpulses Z)4 liefert ein 10-Sekunden-Signal.A data detector 74 is formed by a matrix gate circuit 202 which determines the count "0" in each case in a digit for 1/16 see, "ones" and "tens" of a second, and "ones" of a minute, in response on the digit pulses D \, D 2 , Z) 3 and Z) 4 to generate an output signal. This output signal is delayed by one bit by the shift register 180, so that a signal [B] is generated which is used as a time synchronizing signal. The signal [B] also serves as a reset signal of a timer circuit and a logic level setting circuit of the control unit, whereby the logic level of the input terminals connected to the switches is controlled. Furthermore, the signal [B] is used to generate intermittently modulated output signals in the modulation unit. The logical product AZ) 5 of the output signal [B] and the digit pulse D 5 delivers a one-minute signal, and the logical product BZ) 4 of the output signal [B] and the digit pulse Z) 4 delivers a 10-second signal .
In Reaktion auf den Ziffernimpuls Z)n ermittelt die Matrix-Gatterschaltung 202 die Zählung »0« der 10-Tage-Ziffer und erzeugt ein Ausgangssignal (OSUP) zur Unterdrückung der Zählung »0« der 10-Tages-Ziffer. Die Anzeige der Zählung »0« der 10-Sekunden-Ziffer und der 10-Minuten-Ziffer ist nicht kritisch, aber die Anzeige der Zählung »0« der 10-Tage-Ziffer vermittelt einen sonderbaren Eindruck auf den Benutzer. Somit ist es erwünscht, »0« im Falle der Anzeige der 10-Tages-Ziffer zu unterdrücken. Es erfolgt natürlich keine Unterdrückung von »0« im Falle der Anzeige der 10-Sekunden-Zifler. Es kann auch eine fehlerhafte Identifikation dadurch verhindert werden, daß »0« in der 10-Minuten-Ziffer unterdrückt wird. Aus diesem Grunde ist die Schaltung derart angeordnet, daß die Zählung »0« nur bei der 10-Tages-Ziffer als Beispiel unterdrückt wird. Es ist jedoch zu bemerken, daß verschiedene Abwandlungen in der Schaltungsanordnung möglich sind, um dieIn response to the digit pulse Z) n, the matrix gate circuit 202 determines the count “0” of the 10-day digit and generates an output signal (OSUP) to suppress the count “0” of the 10-day digit. The display of the “0” count of the 10-second digit and the 10-minute digit is not critical, but the display of the “0” count of the 10-day digit makes a strange impression on the user. It is therefore desirable to suppress "0" when the 10-day digit is displayed. Of course, »0« is not suppressed when the 10-second digits are displayed. Incorrect identification can also be prevented by suppressing "0" in the 10-minute digit. For this reason the circuit is arranged in such a way that the count "0" is only suppressed for the 10-day digit as an example. It should be noted, however, that various modifications in the circuit arrangement are possible in order to achieve the
■»ο Zählung »0« in jeder beliebigen gewünschten Ziffer zu unterdrücken. Das Signal (OSUP) wird an die Datenmodulationseinheit geführt, um die Daten in der Weise zu modulieren, daß die Zählung »0« der 10-Tages-Ziffer nicht angezeigt wird.■ Suppress »ο counting» 0 «in any desired digit. The signal (OSUP) is fed to the data modulation unit in order to modulate the data in such a way that the count "0" of the 10-day digit is not displayed.
Die Matrix-Gatterschaltung 202 ermittelt die Zählung »0« der 1/256-Sekunden-Ziffer in Reaktion auf den Ausgang Q62 des Flip-Flops 646 des Schieberegisters 64 und erzeugt ein Ausgangssignal. Dieses Ausgan^ssignal wird durch das Schieberegister 205 um ein Bit verzögert, welches ein Ausgangssignal (CONTA) erzeugt.The matrix gate circuit 202 determines the "0" count of the 1/256 second digit in response to the output Q62 of the flip-flop 646 of the shift register 64 and generates an output signal. This output signal is delayed by one bit by the shift register 205, which generates an output signal (CONTA).
Weiterhin ist die Matrix-Gattcrschaltuns 292 mit einer Verriegelungsschaltung 204 verbunden, welche die Zählung »0« der Stunden-Ziffer einer Alarmzeit in Reaktion auf den Zeitsteuerimpuls DiSTg0i ermittelt, und sie erzeugt ein Ausgangssignal (ATO), welches anzeigt, daß die Alarmzeit nicht eingestellt ist. Die Matrix-Gatterschaltung 206 ermittelt ein Signal, welches ein Gewicht von 22 der 1/256-Sekunden-Ziffei hat, d. h. das Ausgangssignal (764 des Flip-Flops Md. Das Ausgangssignal QM wird durch eine Verriegelungsschaltung 207 zu einer Zeit des Zeitsteuerimpulses ΏΧΤ%Φ ι ausgelesen, und es wird ein 32-Hz-Signal für die Treiberanzeigeelemente erzeugt.Furthermore, the matrix Gattcrschaltuns 292 connected to a latch circuit 204 that the count "0" of the hour digit of an alarm time in response to the timing pulse D iS Tg0i determined, and generates an output signal (ATO), which indicates that the alarm time is not set. The matrix gate circuit 206 detects a signal which has a weight of 2 2 of the 1/256 second digit, ie the output signal (764 of the flip-flop Md. The output signal QM is activated by a latch circuit 207 at a timing of the timing pulse Ώ Χ Τ% Φ ι read out, and a 32 Hz signal is generated for the driver display elements.
In den F i g. 11A und 11B wird ein Eingangssignal LY dargestellt, welches ein Schaltjahr anzeigt und welches von dem externen Steuerelement eines Schalters zugeführt wird. Durch die Betätigung des Schalters wird ein Übertrag-Sperrsignal U durch die Steuereinheit erzeugt und zur Steuerung des Signals für den 28sten Februai verwendet. Ein Signal AT-ERASE wird dem ODER-Gatter 162 von der Alarmeinheit zugeführt, wenn die momentane Zeit und die Alarmzeit miteinander übereinstimmen, während die Alarmzeit vorübergehend ein· gestellt ist. Das Signal ERASE wird dazu verwendet, die Alarmzeit-Daten durch das Gatter 66 zu löschen. Be diesem Löschvorgang wird nur die Stunden-Ziffer gelöscht, und es werden alle Minuten-Ziffern, Stunden-Zif fern und PM-Ziffern gelöscht. In diesem Ausführungsbeispiel ist die Schaltung derart aufgebaut, daß die Alarm zeit-Daten in dem normalerweise angezeigten Zustand gelöscht werden.In the F i g. 11A and 11B show an input signal LY which indicates a leap year and which is supplied from the external control element of a switch. By operating the switch, a carry-over blocking signal U is generated by the control unit and used to control the signal for the 28th February. An AT-ERASE signal is fed to the OR gate 162 from the alarm unit if the current time and the alarm time coincide with one another while the alarm time is temporarily set. The ERASE signal is used to clear the alarm time data through gate 66. During this deletion process, only the hour digit is deleted and all minute digits, hour digits and PM digits are deleted. In this embodiment, the circuit is so constructed that the alarm time data is cleared in the normally displayed state.
Die Tabelle 1 zeigt die Beziehung zwischen den Ziffernimpulsen D1 bis Z) ,5 und den Ausgangssignalen W1 bi; W5 von der Datenabtasteinheit 72. In der Tabelle I bedeutet das Symbol +, daß dann, wenn ein Übertrag zui nächsten Ziffer erfolgt, ein Übertrag von der Tages-Ziffer zu der 10-Tages-Ziffer ausgeführt wird und der Über trag von den Tages-Ziffern zu den Monats-Ziffern am Ende des Monats. In diesem Falle ist die eigene Ziffer au »1« gesetzt, nachdem der Übertrag zur nächsten Ziffer ausgeführt ist. Das Symbol++ bedeutet, daß ein Übertraf von einer Wochentag-Ziffer zu einer Ein-Tag-Ziffer ausgeführt wurde. Das Symbol +++ bedeutet, daß der Über trag zwischen den Zählungen »11« und »12« der Stunden-Ziffer ermittelt wurde und ein Übertrag zur nächsterTable 1 shows the relationship between the digit pulses D 1 to Z), 5 and the output signals W 1 bi; W 5 from the data sampling unit 72. In Table I, the symbol + means that when a carry is made to the next digit, a carry is made from the day digit to the 10 day digit and the carry is made from the day Digits for the month digits at the end of the month. In this case, the own digit is set to "1" after the carryover to the next digit has been carried out. The ++ symbol means that a day-of-the-week digit was exceeded to a one-day digit. The +++ symbol means that the transfer between the counts "11" and "12" of the hour digit has been determined and a transfer to the next
Min. Max.count
Min. Max.
welcher ein
Übertrag
gemacht
wurdeDigit, to
which one
transfer
made
became
eigene
Ziffer 0Output Y
own
Digit 0
eigene
Ziffer +1Exit Z
own
Digit +1
Übertrag zur
nächsten
ZifferOutput X
Carry over to
next
Digit
notwendignot
necessary
notwendignot
necessary
notwendignot
necessary
signale W nicht erzeugt werden.Digit or to the next PM marker digit. The symbol "-" means that the output
signals W are not generated.
ZifferData Detected
Digit
notwendignot
necessary
Zifferno
Digit
notwendignot
necessary
notwendignot
necessary
notwendignot
necessary
notwendignot
necessary
notwendignot
necessary
notwendignot
necessary
tagWeek- D 9
Day
notwendignot
necessary
ziffer Z)12 Date- D i0, D n ,
number Z) 12
der dazu dient, eine flexiblere oder vielseitigere Standard-Zeitmeßeinrichtung gemäß der Erfindung zu schaf
fen. Ein Ausgang eines Gatters 206 wird normalerweise auf einem hohen Pegel »H« gehalten, wird jedoch
momentan auf einen tiefen Pegel »L« gebracht, und zwar 8mal pro Sekunde. Während dieser Intervalle mit
einem tiefen Pegel werden die Flip-Flops 208 und 210 vorzugsweise in der Weise gesetzt, daß FB = »L« und FC =
»0«. Wenn das Signal FR auf den hohen Pegel »H« gebracht wird, und zwar durch Erdung, wird das Gatter 206
13The F i g. 13 shows an example of the flexible circuit 82 which is formed by a flip-flop counter,
which serves to provide a more flexible or versatile standard timepiece according to the invention
fen. An output of a gate 206 is normally held high "H", but will
momentarily brought to a low level "L", namely 8 times per second. During these intervals with
If the level is low, flip-flops 208 and 210 are preferably set in such a way that FB = "L" and FC =
"0". When the signal F R is brought to the high level "H", by grounding, the gate 206 is
13th
während eines kurzen Zeitintervalls kurzgeschlossen, in welchem das Signal TR auf einen tiefen Pegel »L« gelangt, d. h. wenn der Schalter losgelassen wird. Da die Kurzschlußperiode jedoch kurz ist, ist es möglich, den Durchschnittsstrom so zu begrenzen, daß er kleiner ist als 100 nA. Unter den Kurzschluß-Bedingungen, d. h. Fr = »H«, führen die Flip-Flops 208 und 210 Zähloperationen aus. Unter der Annahme, das FA = »L« und FB = short-circuited during a short time interval in which the signal T R goes to a low level "L", ie when the switch is released. However, since the short-circuit period is short, it is possible to limit the average current to be less than 100 nA. Under the short-circuit conditions, ie Fr = "H", the flip-flops 208 and 210 carry out counting operations. Assuming that F A = "L" and F B =
5 »L« gelten bei der Zählung »0« die folgenden Beziehungen: 5 »L« the following relationships apply when counting »0«:
:';■ bei Zählung 0 F8 = : '; ■ when counting 0 F 8 =
> bei Zählung 1 Fe =
bei Zählung 2 F8 = > when counting 1 F e =
when counting 2 F 8 =
ln bei Zählung 3 FB = ln at count 3 F B =
i ν Die Klemme FR wird als Signalquelle für ein Signal von 8 Hz verwendet. Wenn die Klemme FR auf den hohen i ν The terminal F R is used as a signal source for a signal of 8 Hz. When the terminal F R is on the high
]| Pegel »H« geerdet ist und das Ausgangssignal NY der Klemme FA zugeführt wird, ist es möglich, ein Schaltjahr] | Level "H" is grounded and the output signal NY is fed to terminal F A , it is possible to have a leap year
|i durch einen 4-Ziffern-Zähler zu berücksichtigen, welcher durch die Flip-Flops 208 und 210 gebildet ist. Obwohl| i to be taken into account by a 4-digit counter, which is formed by the flip-flops 208 and 210. Even though
§ l5 die Berücksichtigung bzw. Einstellung des Schaltjahres etwas aufwendig ist, ist es möglich, eine Einstellung§ l5 the consideration or setting of the leap year is somewhat complex, it is possible to make a setting
a dadurch einfach vorzunehmen, daß der Übertrag zum 29. Februar bestätigt wird und weiterhin bewirkt wird, daßa by simply confirming the carryover on February 29th and continuing to effect that
i| der 31. Dezember in der Weise abgetastet wird, daß ein Signal NY für'ein neues Jahr erzeugt wird.i | December 31st is scanned to generate a New Year signal NY.
4, Die Fig. 12 zeigt eine bevorzugte Ausführungsform einer elektrischen Schaltung für die Steuereinheit 30. Die 4, FIG. 12 shows a preferred embodiment of an electrical circuit for the control unit 30. The
; Steuereinheit 30 ist mit einer Vielzahl von Schaltereingangsklemmen SH, SM, SK, SD, SUO. SUT. 5i/, und SU2 ; Control unit 30 is provided with a plurality of switch input terminals SH, SM, SK, SD, SUO. SUT. 5i /, and SU 2
J 20 verbunden, und es werden diesen Klemmen entsprechende Eingangssignale zugeführt, um dadurch verschiede-J 20 , and corresponding input signals are fed to these terminals in order to
;fe ne Steuersignale zu erzeugen, um das Zeitmeßregister 32 zu steuern und die Datenmodulationseinheit 36 zu; fe ne to generate control signals to control the timing register 32 and the data modulation unit 36 to
% steuern. SUO und SUT sind Eingangsanschlüsse zum elektrischen »Entriegeln«, die die Steuereinheit 30 % taxes. SUO and SUT are input connections for electrical “unlocking” that control unit 30
ι* j betriebsbereit machen, so daß Schalter SH, SK, SM und SD das Einstellen neuer Zeitdaten ermöglichen, um dieι * j make ready for operation, so that switches SH, SK, SM and SD allow the setting of new time data to the
,| richtige Uhrzeit einzustellen, SU1 und SU2 liefern die Dateneingaben 5, bzw. S2. Die Eingangsklemmen SH, SM. , | set the correct time, SU 1 and SU 2 supply the data inputs 5 and S 2 , respectively. The input terminals SH, SM.
% 25 SK und SD werden dazu verwendet, die Speicherstellen für die zu übertragenden Daten zu steuern. Diese Ein- % 25 SK and SD are used to control the storage locations for the data to be transferred. This one
U gangsklemmen sind mit Ausgangsklemmen einer Schaltung zum Einstellen eines logischen Pegels verbunden,U output terminals are connected to output terminals of a circuit for setting a logic level,
„;;, welche mit 214 bezeichnet ist und derart ausgebildet ist, daß die Eingangsklemmen auf einen logischen Pegel";;, which is designated by 214 and is designed in such a way that the input terminals are at a logic level
I »L« gebracht werden. Die Eingangsklemmen SH richtet das Dateneingangssignal 51 zu der Ziffer 12 oder 13,I "L" must be brought. The input terminals SH directs the data input signal 51 to the digit 12 or 13,
-if wen" SH = »H«. Wenn SM = »H«, wird das Dateneingangssignal 51 zu der 60-Ziffer oder zu jeweils 28-, 29-, 30--if wen " SH = " H ". If SM = " H ", the data input signal 51 becomes the 60 digit or 28-, 29-, 30- respectively
% 30 und 31-Ziffer geführt. Wenn SV = »H«, wird das Dateneingangssignal 51 der Daten-, Monats- und Wochentags- % 30 and 31-digit led. If SV = "H", the data input signal 51 of the data, month and day of the week
I Ziffer zugeführt. Wenn Sp = »H«, wird das Dateneingangssignal 51 den Sekunden-, Minuten- und Stunden-Zif-I number added. If Sp = "H", the data input signal 51 will display the second, minute and hour digits.
,$. fern zugeführt, und es wird der PM-Markierungsziffer der momentanen Zeit zugeführt. SUO und SUT stellen , $. remotely supplied, and the PM flag number of the current time is supplied. SUO and SUT provide
» Eingangsklemmen einer Entriegelungsschalter-Einrichtung dar, welche die Einstellung der Zeit an der Uhr»Input terminals of an unlocking switch device, which set the time on the clock
ΐ? ermöglicht, und SUl und SU2 stellen Dateneingabeklemmen dar, welche dazu dienen, die Dateneingangssi-ΐ? enables, and SUl and SU2 represent data input terminals, which are used to control the data input
fg 35 gnale S, und S2 jeweils zu liefern.fg 35 gnale S, and S 2 each to be delivered.
Ii Die Tabelle II zeigt ein Beispiel der Beziehung zwischen den Betriebsarten der Schalter SM, SH, SK und SD, Ii Table II shows an example of the relationship between the modes of operation of switches SM, SH, SK and SD,
i| und sie veranschaulicht die Dateneinstellarten der Uhr ebenso wie die Anzeigearten. So beispielsweise erkennti | and it illustrates the data setting modes of the watch as well as the display modes. For example, it recognizes
I man in der Rubrik »Zeiteinstellung«, daß eine Kombination von SH und SK, wenn diese »H«-Pegel haben, eineIn the "Time setting" section, you can tell that a combination of SH and SK, if they have "H" levels, is a
|{ blinkende Anzeige der laufenden Stundenanzeige sowie ein Aktualisieren dieser Daten bewirkt. (Der Tabelle| {causes the current hour display to flash and this data to be updated. (The table
I 40 folgt eine Zeichenerklärung).I 40 is followed by an explanation of symbols).
EinstcllmodusSetting mode
Schaltercounter
Verriegelter ModusLocked mode
ZEITEINSTELLUNGTIME ADJUSTMENT
TAG
DATUM
ANZEI
GEDAY
DATE
DISPLAY
GE
SMSM
SHSH
SKSK
SDSD
ULUL
0I0I0I0I0I0I0I0I 00II00II00II00II OOOOIIIIOOOOIIII IIIIOOOOOOOOIIII0I0I0I0I0I0I0I0I 00II00II00II00II OOOOIIIIOOOOIIII IIIIOOOOOOOOIIII
oooooooooooooooooooooooooooooooo
0I0IOI0I0IOIO101 OOIIOOIIOOIIOOII OOOOOOOOIIIIIIII IIIIOOOOOOOOIIII I I I I I I I I I I I I I I I I0I0IOI0I0IOIO101 OOIIOOIIOOIIOOII OOOOOOOOIIIIIIII IIIIOOOOOOOOIIII I I I I I I I I I I I I I I I I I
SU,SU,
SU2 SU 2
I II I
I II I
I II I
2,2SEC SEC2.2SEC SEC
MINMIN
TAGDAY
DATUM MONAT MIN/AT H/AT MPM MDDDATE MONTH MIN / AT H / AT MPM MDD
MALS MDLYMALS MDLY
(MULTI-ALARM)(MULTI-ALARM)
ClCl
ClCl
Gemäß den obigen Ausführungen ist jede der Eingangsklemmen SH, SM, SK, SD, SUO, SUl und SUl mit der Schaltung 214 zur Einstellung des logischen Pegels verbunden, welche die Eingangsklemme des Schalters auf einen tiefen Pegel »L« einstellt, wenn der Schalter geöffnet ist. Gemäß F i g. 15 weist die Schaltung 214 zur Einstellung eines logischen Pegels einen Inverter214a und ein NOR-Gatter 2146 auf, welche in Ringform geschaltet sind. Der Eingang des Inverters 214α ist mit dem Ausgang des NOR-Gatters 2146 und der Eingangsklemme verbunden, während der Eingang des NOR-Gatters 2146 so geschaltet ist, daß er das Ausgangssignal des Inverters 214α und einen Zeitsteuerimpuls β ■ Di · 7g · Q62 aufnimmt. Mit anderen Worten, diese Schaltung weist eine Speicherschaltung auf, die eine positive Gleichspannungs-Rückführschaltung hat sowie eine Klemme zur Ein-According to the above, each of the input terminals SH, SM, SK, SD, SUO, SUl and SUl is connected to the circuit 214 for setting the logic level, which sets the input terminal of the switch to a low level "L" when the switch is open is. According to FIG. 15, the circuit 214 for setting a logic level has an inverter 214a and a NOR gate 2146, which are connected in the form of a ring. The input of inverter 214α is connected to the output of NOR gate 2146 and the input terminal, while the input of NOR gate 2146 is connected to receive the output of inverter 214α and a timing pulse β · Di · 7g · Q62. In other words, this circuit has a memory circuit which has a positive DC voltage feedback circuit and a terminal for input
1515th
stellung eines vorgegebenen logischen Pegels. Diese Klemme ist derart geschaltet, daß sie einen intermitterenden Impuls aufnimmt, der eine geringe Breite hat, um die Speicherschaltung auf den speziellen logischen Zustand einzustellen. In diesem Beispiel entspricht der spezielle logische Zustand dem tiefen Pegel und ein Impuls B D2 T1, der eine Breite von 64 osec hat, wird an die Klemme alle 1/16 Sekunden angelegt, so daß der tiefe Pegel »L« geliefert wird. Die geringe Aufgangsimpedanz auf dem tiefen Pegel beträgt etwa 100 Kilo-Ohm in der dargestellten C/MOS-Schaltung. Es ist möglich, die Eingangsklemme leicht auf den hohen Pegel »H« einzustellen. Wenn die Klemme auf den hohen Pegel gelegt ist, wird der Ausgang der Speicherschaltung jedesmal dann kurzgeschlossen, wenn der Impuls B D2 T% auf seinen hohen Pegel gebracht wird. Ein entsprechender Stromfluß ist jedoch außerordentlich klein und verursacht keine ernsthafte Schwierigkeiten. Somit ist eine Eingangsklemme für die Uhr derart ausgebildet, daß sie eine mittlere Stromaufnahme aufweist, welche 100 Kilo-Ohm x (1/16 msec/64 u.sec) entspricht und einer niedrigen Impedanz von 100 Kilo-Ohm. Diese Schaltung erweist sich vorteilhaft bei der Unterdrückung von Rauschen, welches Frequenzen von mehr als 16 Hz hat. Die Schaltereingangsklemmen SK, SD, SUO, SUT und Si/, sind mit einer Zeitgeber- oder Zeitsteuereinrkhtung 216 verbunden. Wenn ein Signal, welches eine Entriegelung steuert, der Zeitgebereinrichtung 216 über die Eingangsklemmen zugeführt wird, erzeugt der Zeitgeber 216 ein Entriegelungssignal UL, welches den verriegelten Zustand entriegelt. Die Eingangsklemmen SUi und SiZ2 sind jeweils mit Difierenzierschaltungen 218 bzw. 220 verbunden, welche die Dateneingangssignale differenzieren, welche den Schaltereingangsklemmen Si/, und SU2 zugeführt werden, und welche in Abhängigkeit von der Anzahl von Operationen der Schalter differenzierte Signa] S1 and S2 erzeugen. Die Signale S1 und S2 entsprechen den differenzierten Signalen der Signale SU( bzw.setting of a predetermined logical level. This terminal is connected in such a way that it receives an intermittent pulse which has a small width in order to set the memory circuit to the particular logic state. In this example, the special logic state corresponds to the low level and a pulse BD 2 T 1 , which has a width of 64 osec, is applied to the terminal every 1/16 seconds, so that the low level "L" is supplied. The low output impedance at the low level is about 100 kilo-ohms in the C / MOS circuit shown. It is possible to easily set the input terminal to the high level "H". When the terminal is high, the output of the memory circuit is short-circuited each time the pulse BD 2 T% is brought to its high level. However, a corresponding current flow is extremely small and does not cause any serious trouble. Thus, an input terminal for the clock is designed in such a way that it has an average power consumption which corresponds to 100 kilo-ohms x (1/16 msec / 64 u.sec) and a low impedance of 100 kilo-ohms. This circuit proves advantageous in suppressing noise which has frequencies greater than 16 Hz. The switch input terminals SK, SD, SUO, SUT and Si /, are connected to a timer or timing control device 216. When a signal which controls an unlocking is fed to the timer device 216 via the input terminals, the timer 216 generates an unlocking signal UL which unlocks the locked state. The input terminals SUi and SiZ 2 are connected to differentiating circuits 218 and 220, respectively, which differentiate the data input signals which are fed to the switch input terminals Si / 1 and SU 2 and which, depending on the number of operations of the switches, differentiate signals S 1 and Generate S 2 . The signals S 1 and S 2 correspond to the differentiated signals of the signals SU ( resp.
2(1 SU2, und ihre entsprechenden ansteigenden Teile sind synchron zu dem ansteigenden Teil des Ziffernimpulses D1 angeordnet. Diese differenzierten Signale haben jeweils eine Breite, welche gleich der Folgefrequenz des Ziffernimpulses D1 ist. 2 (1 SU 2 , and their corresponding rising parts are arranged in synchronism with the rising part of the digit pulse D 1. These differentiated signals each have a width which is equal to the repetition frequency of the digit pulse D 1 .
Die Eingangssignale von den Eingangsklemmen SH, SM, SK und SD und das Entriegelungssignal UL von dem
Zeitgeber 216 werden den Eingangsklemmen der Matrix-Gatterschaltung η 222,224,226 und 228 zugeführt
Die Matrix-Gatterschaltung 222 dient dazu, die Ziffern auszuwählen, die in Reaktion auf die Ziffernimpulse und
die Eingangssignale zu korrigieren sind, welche von den Eingangsklemmen geliefert wurden. Die Ziffernimpulse
D4, D6, Z)9, Di1, Z)12 und D14 entsprechen der Minutenziffer und der Stundenziffer der momentanen Zeit,
der Datumsziffer und der Monatsziffer sowie der Minutenziffer und der Stundenziffer der Alarmzeit.
Die Minutenziffer der momentanen Zeit wird gewählt, wenn der der Gatterschaltung 222 zugeführte Eingang
in einem Zustand ist, in welchem die Beziehung gilt:The input signals from the input terminals SH, SM, SK and SD and the unlocking signal UL from the timer 216 are fed to the input terminals of the matrix gate circuit η 222,224,226 and 228. The matrix gate circuit 222 is used to select the digits that are to be used in response to the digit pulses and correcting the input signals supplied by the input terminals. The digit pulses D 4 , D 6 , Z) 9 , Di 1 , Z) 12 and D 14 correspond to the minute digit and the hour digit of the current time, the date digit and the month digit as well as the minute digit and the hour digit of the alarm time.
The minute digit of the current time is selected when the input applied to the gate circuit 222 is in a state in which the relationship applies:
W-SM SK -S3 · UL = »1«, W-SM SK -S3 UL = »1«,
und die Gatterschaltung 222 erzeugt ein Ausgangssignal U. Dieses Ausgangssignal wird um eine Ziffer durch ein Schieberegister 180 verzögert, welches durch ein Daten-Flip-Flop-Register geliefert wird, wonach dieses Signal einem Eingang eines UND-Gatters 230 zugeführt wird. Zu dieser Zeit wird das differenzierte Signal S\ auch dem UND-Gatter 230 zugeführt, welches ein Minutenziffern-Korrektursignal in Reaktion auf den Zeitsteuerimpuls Ti liefert. Das Minutenziffern-Korrektursignal wird einem ODER-Gatter 232 zugeführt, welches ein entsprechendes Ausgangssignal liefert. Das Ausgangssignal χ wird der Addierschaltung 62 des Zeitmeßregisters 32 zugeführt, um eine »1« zu der Minutenziffer zu addieren.and the gate circuit 222 generates an output signal U. This output signal is delayed by one digit by a shift register 180 which is supplied by a data flip-flop register, after which this signal is supplied to an input of an AND gate 230. At this time, the differentiated signal S \ is also applied to the AND gate 230 which provides a minute digit correction signal in response to the timing pulse Ti . The minute digit correction signal is fed to an OR gate 232, which supplies a corresponding output signal. The output signal χ is fed to the adding circuit 62 of the timing register 32 in order to add a "1" to the minute digit.
In ähnlicher Weise wird die Stundenziffer der momentanen Zeit ausgewählt, wennSimilarly, the hour digit of the current time is selected when
SH SJi SK SÜ · UL = »1«.
Die Datumsziffer wird gewählt, wenn
W SM SK SK SD · UL = »1«.
Die Monatsziffer wird gewählt, wenn SH SJi SK SÜ · UL = "1".
The date digit is chosen when
W SM SK SK SD · UL = "1".
The month number is chosen if
SH SM SK SD ■ UL = »1«.
Die Minutenziffer der Alarmzeit wird gewählt, wenn
SH SM -ST? SD~ ■ UL = »1«. SH SM SK SD ■ UL = "1".
The minute digit of the alarm time is selected when
SH SM -ST? SD ~ ■ UL = "1".
Die Stundenziffer der Alarmzeit wird gewählt, wennThe hour digit of the alarm time is selected when
SH -SM SK ■ 325 · UL = »1«. SH -SM SK ■ 325 · UL = "1".
Die Gatterschaltung 224 erzeugt ein Übertrag-Sperrsignal, wenn die Minuten oder Stunden usw. eingestell oder korrigiert werden sollen. Zu diesem Zweck entriegeln verschiedene Eingangssignale von den Eingangs klemmen das Signal UL, und Ziffernimpulse D9, D ,o, D7, D12 und D ,5 werden der Gatterschaltung 224 zugeführt Die ZifTernimpulse D9 und D10 entsprechen der Wochentagsziffer bzw. der Datumszjffer. In Reaktion auf dies« ZifTernimpulse erzeugt die Gatterschaltung 224 Ausgangssignale zum Sperren des Übertrags der Wochentags zifTer und der Datumsziffer auf die nächsten Ziffern, wenn die PM-Marke gemäß der Anzeige auf die AM-Mark< gemäß der Anzeige geändert wird. Dieser Ziffernimpuls D7 entspricht der Stundenziffer der momentanen Zeit Die Gatterschaltung 224 spricht auf diesen Ziffernimpuls an und erzeugt ein Ausgangssignal zum Sperren deThe gate circuit 224 generates a carry disable signal when the minutes or hours, etc. are to be set or corrected. For this purpose, various input signals from the input terminals unlock the signal UL, and digit pulses D 9 , D, o, D 7 , D 12 and D, 5 are fed to the gate circuit 224. The digit pulses D 9 and D 10 correspond to the weekday digits and the Date sjffer. In response to this digit pulse, the gate circuit 224 generates output signals to inhibit the carryover of the weekday digits and the date digit to the next digits when the PM mark as indicated is changed to the AM mark as indicated. This digit pulse D 7 corresponds to the hour digit of the current time. The gate circuit 224 responds to this digit pulse and generates an output signal for locking de
Übertrags zu der StundenzifFer, wenn die Minutenziffer der momentanen Zeit korrigiert wird. Der Ziffernimpuls
Z)12 entspricht der MonatszifTer. Die Gatterschaltung 224 spricht auf den Ziffernirnpuls Z)12 an und erzeugt
ein Ausgangssignal zum Sperren des Übertrags zu der Monatsziffer, wenn das Datum korrigiert wird. Der Ziffernimpuls
Z)15 entspricht der Stundenziffer der Alarmzeit. Die Gatterschaltung 224 spricht auf den Ziffernimpuls
Z)15 an und erzeugt ein /. asgangssigna! zum Sperren des Übertrags zu der Stundenziffer, so daß dadurch vermieden
wird, daß die Stunden korrigiert wird, wenn die Minutenziffer der Alarmzeit korrigiert wird. Die auf
diese Weise erzeugten Übertrags-Sperrsignale werden einem Inverter 234 zugeführt, welcher das Ausgangssignalyon
der Gatterschaltung 224 invertiert Somit wird das UND-Gatter 236 geschlossen, um zu verhindern, daß
die Übertragssignale an das Gatter 232 geführt werden. Die Gatterschaltung 236 erzeugt ein Ausgangssignal zur
Einstellung einer täglichen oder einer vorübergehenden Alarmzeit und ein Ausgangssignal zur Einstellung der
Wochentage. Der Zeitsteuerimpuls DtTi wird dazu verwendet, die Wochentage einzustellen, und der Zeitsteuerimpuis
Z)i57i wird dazu verwendet, die tägliche Alarmzeit einzustellen.
Wenn die Eingangsklemme SUZ auf einen hohen Pegel »H« gebracht wird, wenn nämlichCarry over to the hour digit when the minute digit of the current time is corrected. The digit pulse Z) 12 corresponds to the month digit. The gate circuit 224 responds to the digit pulse Z) 12 and generates an output signal to block the carryover to the month digit when the date is corrected. The digit pulse Z) 15 corresponds to the hour digit of the alarm time. The gate circuit 224 responds to the digit pulse Z) 15 and generates a /. asgangssigna! for disabling the carryover to the hour digit, thereby avoiding the hour being corrected when the minute digit of the alarm time is corrected. The carry inhibit signals generated in this way are fed to an inverter 234 which inverts the output signal of the gate circuit 224. The gate circuit 236 generates an output signal for setting a daily or a temporary alarm time and an output signal for setting the days of the week. The timing pulse D t Ti is used to set the days of the week and the timing pulse Z) i 5 7i is used to set the daily alarm time.
When the input terminal SUZ is brought to a high level "H", namely when
37? · 3Ä? SK SD ■ UL = »H«37? · 3Ä? SK SD ■ UL = »H«
37? · SÄ? ■ SJ ■ SD ■ UL = »H«37? · SÄ? ■ SJ ■ SD ■ UL = »H«
und das differenzierte Signal S2 erzeugt wird, so erzeugt die Gatterschaltung 226 Ausgangssignale zur Einstellung der Wochentage und zur Einstellung der .täglichen Alarmzeit. Wenn die Eingangsklemme SUl auf einen hohen Pegel »H« gelegt wird, wenn nämlichand the differentiated signal S 2 is generated, the gate circuit 226 generates output signals for setting the days of the week and for setting the daily alarm time. When the input terminal SUl is set to a high level "H", namely when
37? · SJ? · W ■ SD ■ VL = »H«37? · SJ? · W ■ SD ■ VL = »H«
S~R S~M ■ SK SH = »H«, S ~ RS ~ M ■ SK SH = "H",
wird ein Ausgangssignal S0 erzeugt, um die Sekunden auf Null zu stellen. Dieses Ausgangssignal S0 wird dem Eingang des Gatters 66 des Zeitmeßregisters 32 zugeführt, so daß dadurch die Sekundenziffer auf Null gesetzt wird.an output signal S 0 is generated to set the seconds to zero. This output signal S 0 is fed to the input of the gate 66 of the timing register 32, so that the second digit is set to zero.
Die F i g. 16 zeigt ein Beispiel einer elektrischen Detailschaltung des Zeitgebers 216, welcher in der in der F i g. 12 dargestellten Steuereinheit 30 verwendet wird. Die Zeitgebereinheit ist derart angeordnet, daß dann, wenn die Eingangsklemme SUT auf einen hohen Pegel »H« gebracht wird, ein Start erfolgt. Wenn die Eingangsklemme SUT auf einen hohen Pegel »H« gebracht wird, wird ein Ausgangssignal eines ODER-Gatters 242 angelegt, und zwar an einen Eingang zum Setzen eines Flip-Flops 244 der ersten Stufe, welches durch ein Ein-Minuten-Signal B D5 Ts Φ oder einen Zeitsteuerimpuls SDSK rückgestellt wird. Ein Flip-Flop 256 wird auf einen hohen Pegel »H« nach einem Zeitintervall von weniger als einer Minute gesetzt, wenn der Ausgang Q des Flip-Flops der ersten Stufe 248 auf einen hohen Pegel »H« gelangt ist. Der Ausgang Q des Flip-Flops 248 der ersten Stufe, der Ausgang Q von dem Flip-Flop 256 der zweiten Stufe und das Signal SUO werden einem ODER-Gatter 260 zugeführt, welches ein Entriegelungssignal UL erzeugt. Zur Aktivierung der Einstellung einer Zeit wird ein entsprechender Schalter SUT betätigt. Der Ausgang Q des Flip-Flops 256 der zweiten Stufe und das Signal SU1 werden einem UND-Gatter 258 zugeführt, welches ein Ausgangssignal erzeugt, durch welches das Flip-Flop 248 der ersten Stufe gesetzt wird. Wenn die Eingangsklemme Si/, auf einen hohen Pegel »H« gebracht ist, wenn der Zeitgeber gesetzt ist, wird das Ausgangssignal UL für eine weitere Minute kontinuierlich erzeugt. Der Zeitgeber 260 wird zwangsweise zurückgestellt, wenn 5Z) · 37? = »H«. Dieser Zeitgeber 216 ist insbesondere dann vorteilhaft, wenn die Datumseingabe dadurch erfolgt, daß eine Drucktaste verwendet wird. Wenn der Pegel der Klemme SU\ abwechselnd zwischen »L« und »H« geändert wird, nachdem die Eingangsklemme SUT auf einen hohen Pegel »H« gebracht wurde und dann auf einen tiefen Pegel »L« gebracht wurde, so ist es möglich die Zeit auf einfache Weise dadurch einzustellen, daß eine entsprechende Kombination von Tasten gedruckt wird. Die F i g. 17 zeigt ein Beispiel einer perspektivischen Darstellung einer elektronischen Uhr, welche gemäß der Erfindung ausgebildet ist. Die Fig. 18 zeigt eine Schalteinrichtung, welche in der elektronischen Uhr gemäß Fig. 17 verwendet wird. Die F i g. 19 ist ein Schaltschema, welches die Arbeitsweise der in der F i g. 17 dargestellten Uhr veranschaulicht. In der Fig. 17 ist eine Krone 262 auf einer Seite der elektronischen Uhr vorgesehen. Diese Krone ist in der Weise angebracht, daß sie in zwei Stufen bewegbar ist, und zwar in eine rückwärtige und eine vordere Stufe, und die Krone 262 kann auch in jeder Stufe gedreht werden. Die elektronische Uhr hat auch einen Markierungs-Einstellschalter zur Einstellung einer entsprechenden Anzeige 264 und einen manuellen Schiebeschalter 266 zur Einstellung von Mehrfach-Alarmzeiten. Der Schalter 266 kann auch als Drucktaste zum Einschalten einer Lampe verwendet werden. Bei 268 ist eine Anzeigefläche dargestellt, aufweicher die Zeitinformationen dargestellt werden. Die Stunden und Minuten, z. B. 12 : 38, werden auf die Anzeigefiäche 268 gemeinsam mit der PM-Marke dargestellt. Wenn der Schalter 262 niedergedrückt wird, werden das Datum und der Wochentag angezeigt. Dies erfolgt, wenn einer der Schalter 262,264 und 266 nicht gedruckt wird. Wenn die Schalter 264 und 266 niedergedrückt sind, wird die Anzeige nicht verändert, und die momentane Zeit wird nicht beeinträchtigt. Wenn jedoch die Schalter 264 und 266 zusammen niedergedrückt werden, wird die Sekundenziffer auf Null gestellt. Wenn in der Fig. 18 die Krone 262 entweder die vordere Stellung oder die zweite rückwärtige Stellung einnimmt, wird die Eingangsklemme SD Tür das Datum, den Tag und den Monat geerdet und aufThe F i g. 16 shows an example of a detailed electrical circuit of the timer 216 which is used in the circuit shown in FIG. Control unit 30 shown in FIG. 12 is used. The timer unit is arranged in such a way that when the input terminal SUT is brought to a high level "H", a start occurs. When the input terminal SUT is brought to a high level "H", an output signal of an OR gate 242 is applied to an input for setting a flip-flop 244 of the first stage, which is indicated by a one-minute signal BD 5 T s Φ or a timing pulse SDSK is reset . A flip-flop 256 is set to a high level "H" after a time interval of less than a minute when the output Q of the flip-flop of the first stage 248 has reached a high level "H". The output Q of the flip-flop 248 of the first stage, the output Q of the flip-flop 256 of the second stage and the signal SUO are fed to an OR gate 260 which generates an unlock signal UL. To activate the setting of a time, a corresponding switch SUT is actuated. The output Q of the flip-flop 256 of the second stage and the signal SU 1 are fed to an AND gate 258 which generates an output signal by which the flip-flop 248 of the first stage is set. If the input terminal Si /, is brought to a high level "H" when the timer is set, the output signal UL is continuously generated for another minute. The timer 260 is forcibly reset when 5Z) * 37? = "H". This timer 216 is particularly advantageous when the date is entered by using a pushbutton. If the level of the terminal SU \ is changed alternately between "L" and "H" after the input terminal SUT has been brought to a high level "H" and then brought to a low level "L", it is possible to determine the time easily set by pressing an appropriate combination of keys. The F i g. Figure 17 shows an example of a perspective view of an electronic watch made according to the invention. FIG. 18 shows a switching device which is used in the electronic watch shown in FIG. The F i g. 19 is a circuit diagram showing the operation of the FIG. 17 illustrated clock illustrated. In Fig. 17, a crown 262 is provided on one side of the electronic watch. This crown is mounted so that it is movable in two stages, namely a rear and a front stage, and the crown 262 can also be rotated in each stage. The electronic watch also has a marker setting switch for setting a corresponding display 264 and a manual slide switch 266 for setting multiple alarm times. The switch 266 can also be used as a push button to turn on a lamp. At 268 a display area is shown in which the time information is shown. The hours and minutes, e.g. B. 12:38, are displayed on the display surface 268 together with the PM mark. When switch 262 is depressed, the date and day of the week are displayed. This occurs when either of the switches 262, 264 and 266 is not printed. When switches 264 and 266 are depressed, the display is not changed and the current time is not affected. However, when switches 264 and 266 are depressed together, the seconds digit is set to zero. In Fig. 18, when the crown 262 is in either the forward position or the second rearward position, the SD door input terminal is grounded and opened for the date, day and month
einen hohen Pegel »H« gebracht Zu dieser Zeit wird ein Hebel 268 betätigt, und zwar durch eine Welle 269, welche mit einem Kontakt 270 verbunden ist Wenn die Krone 262 eine der ersten und zweiten rückwärtigen Stellung einnimmt, kommt ein Hebel 270 mit einem Kontakt 272 zum Eingriff, welcher folglich geerdet wird. In dieser Situation werden die Eingangsklemmen SK und SUT für die momentane Zeitinformation auf Erdpoten-5 tial gelegt und auf einen hohen Pegel »H« gebracht. Wenn die Krone 262 im Uhrzeigersinn gedreht wird, wird ein Zahnsegment 274 mitgedreht, und zwar ebenfalls im Uhrzeigersinn, wobei die Drehung mittels eines Zahnrades 276 über einen vorgegebenen Winkel erfolgt Danach dreht sich das Zahnsegment 274 frei und drückt eine Feder 278 gegen einen Kontakt 280. Dabei kommt die Feder 278 zum Eingriff mit dem Kontakt 280, und die Eingangsklemme SH wird auf einen hohen Pegel gelegt Wenn andererseits die Krone 262 gegen den Uhrzeigersinn Ό gedreht wird, wird das Zahnsegment 274 im Uhrzeigersinn gedreht, so daß die Feder 278 mit dem Kontakt 282 zum Eingriff kommt, so daß SH auf einen hohen Pegel »H« gebracht wird. Wenn die Krone 262 gedreht wird, ist die Welle 279 drehbar damit verbunden. Das Zahnrad 276 ist an Ort und Stelle befestigt und ist mit der Welle 269 drehbar. Ein Nocken 284 ist an dem Zahnrad 276 angebracht Ein Hebel 286 ist normalerweise gegen den Nokken 284 gedrückt. Wenn der Nocken 284 gedreht wird, wird der Hebel 286 in Richtung auf einen Kontakt 288 15 bewegt, so daß die Eingangsklemme SUl geerdet wird und auf einen hohen Pegel »H« gebracht wird. Da der Hebel 286 durch seine Federkraft gegen den Nocken 284 gedrückt wird, wird der Hebel 286 in einer stabilen Lage auf Abstand von der Achse des Nockens 284 gehalten, und zwar auf einem minimalen Abstand, wenn die Krone 262 in ihrer Normalstellung bleibt. Die Feder 278 ist direkt mit dem Zahnsegment 274 gekoppelt, und sie steht ι? nicht im Eingriff mit irgendeinem der Kontakte 280 und 282, wenn die Krone 262 in ihrer Normalstellung bleibt.brought to a high "H" level. At this time, a lever 268 is operated by a shaft 269 connected to a contact 270. When the crown 262 is in one of the first and second rearward positions, a lever 270 comes into contact 272 for engagement, which is consequently grounded. In this situation, the input terminals SK and SUT are placed tial for the current time information on Erdpoten- 5 and brought to a high level "H". When the crown 262 is rotated clockwise, a toothed segment 274 is also rotated, also in a clockwise direction, the rotation taking place by means of a toothed wheel 276 over a predetermined angle.Then the toothed segment 274 rotates freely and presses a spring 278 against a contact 280. At this time, the spring 278 comes into engagement with the contact 280, and the input terminal SH is brought to a high level. On the other hand, if the crown 262 is rotated counterclockwise Ό, the sector gear 274 is rotated clockwise so that the spring 278 with the contact 282 comes into action so that SH is brought to a high "H" level. When the crown 262 is rotated, the shaft 279 is rotatably connected thereto. Gear 276 is fixed in place and rotatable with shaft 269. A cam 284 is attached to the gear 276. A lever 286 is normally pressed against the cam 284. When the cam 284 is rotated, the lever 286 is moved toward a contact 288 15 so that the input terminal SU1 is grounded and brought to a high "H" level. Since the lever 286 is urged against the cam 284 by its spring force, the lever 286 is held in a stable position at a distance from the axis of the cam 284, namely at a minimum distance when the crown 262 remains in its normal position. The spring 278 is coupled directly to the toothed segment 274, and it is ι? not engaged with any of the contacts 280 and 282 when the crown 262 remains in its normal position.
>i 20 Wenn die Feder 278 mit einem der Kontakte 280 oder 282 im Eingriff steht, wird die Krone 262 etwas gedreht. > i 20 When the spring 278 is engaged with one of the contacts 280 or 282, the crown 262 is rotated slightly.
ζ'; Selbst dann, wenn die Krone 262 über ein Maß hinausgedreht wird, bei welchem ein vorgegebener Winkel über-ζ '; Even if the crown 262 is rotated beyond an extent at which a predetermined angle exceeds
£ schritten wird, und wenn das Teil 274 von dem Zahnrad 276 gelöst wird, so wird die Feder 278 dennoch mit den£ is stepped, and when the part 274 is released from the gear 276, the spring 278 is still with the
Ij beiden Kontakten in Berührung gehalten. Ein Ende eines Hebels 290 ist mit der Welle 269 verbunden, und esI j kept both contacts in contact. One end of a lever 290 is connected to the shaft 269, and it
\t drückt die Welle 269 in axialer Richtung. Der Hebel 290 ist an seinem oberen Ende mit Nuten 292 ausgestattet, \ t pushes shaft 269 in the axial direction. The lever 290 is provided with grooves 292 at its upper end,
f| 25 welche derart ausgebildet sind, daß sie mit einem stationären Stift 294 zum Eingriff gelangen. Wenn der Benut-f | 25 which are designed such that they come with a stationary pin 294 for engagement. If the user
^ zer seinen Finger von der Krone 262 abhebt, und zwar in einer nach vorne gehaltenen Stellung, wird die Krone^ zer lifts his finger off the crown 262, in a position held forward, the crown
|; 262 in ihre Normalstellung zurückgeführt, und zwar durch die Wirkuc-g des Hebels 290. Wenn die Krone 262 aus|; 262 returned to its normal position by the action of lever 290. When the crown 262 is off
If ihrer Normalstellung in die rückwärtige Stellung gezogen wird, bleibt die Krone 262 in dieser herausgezogenenWhen its normal position is pulled to the rearward position, the crown 262 remains in this extended position
|f Stellung. Ein Hebel 296 ist dem Schalter 264 zugeordnet. Wenn der Schalter 264 niedergedrückt wird, kommt er| f position. A lever 296 is assigned to the switch 264. When switch 264 is depressed, it comes
fi 30 mit einem Kontakt 298 zum Eingriff, so daß die Eingangsklemme SUl auf einen hohen Pegel gebracht wird. In fi 30 with a contact 298 to engage, so that the input terminal SUl is brought to a high level. In
ijf gleicher Weise kommt die Eingangsklemme MSlN auf einen hohen Pegel, wenn ein Hebel 300 mit dem KontaktIn the same way, the input terminal MSIN comes to a high level when a lever 300 makes contact
ξ 302 zum Eingriff gebracht wird.ξ 302 is brought into action.
jl Die F i g. 19 zeigt ein Beispiel der Betriebsarten der Krone und der Schalter gemäß F i g. 18. Gemäß den obigenjl The F i g. 19 shows an example of the modes of operation of the crown and switches shown in FIG. 18. According to the above
Il Ausführungen wird dann, wenn die Krone 262 nach vorne bewegt wird, ein Datum angezeigt. Wenn hingegen dieFor versions, when the crown 262 is moved forward, a date is displayed. If, on the other hand, the
l& 35 Krone 262 in ihre erste rückwärtige Stellung gebracht wird, wird die Eingangsklemme SK auf einen hohen Pegel l & 35 crown 262 is brought to its first rearward position, the input terminal SK goes high
β gebracht und die Eingangsklemme SD wird auf einen tiefen Pegel »L« gebracht. Da die Eingangsklemme SUT β and the input terminal SD is brought to a low level »L«. Since the input terminal SUT
'•'t mit der Eingangsklemme SK verbunden ist, ist es möglich, die momentane Zeit einzustellen, indem die Krone in '•' t is connected to the SK input terminal, it is possible to set the current time by turning the crown in
λγ ihre erste rückwärtige Stellung gezogen wird. Wenn die Krone 262 gegen den Uhrzeigersinn gedreht wird, d. h.λγ is pulled to its first rearward position. When the crown 262 is rotated counterclockwise, i. H.
ί gemäß Fig. 19 nach oben, wird die Anzeige der Stundenziffer zum Aufblitzen oder Aufleuchten gebracht.ί according to Fig. 19 upwards, the display of the hour digit is made to flash or light up.
|i; 40 Wenn die Krone weitergedreht wird, wird die Stundenziffer korrigiert. Wenn hingegen die Krone 262 im Uhrzei-| i; 40 If the crown is turned further, the hour digit will be corrected. If, on the other hand, the crown 262 is clockwise
v gersinn gedreht wird, d. h. gemäß F i g. 19 nach unten, beginnt das Anzeigeelement der Minutenziffer aufzublit-v is rotated in the opposite direction, d. H. according to FIG. 19 down, the display element for the minute digit begins to
'.:. zen oder aufzuleuchten. Wenn die Krone 262 in derselben Position weitergedreht wird, wird die Minutenziffer '. : . zen or light up. If crown 262 is rotated further in the same position, the minute digit becomes
korrigiert. Da die zu korrigierenden Ziffern auf der Anzeigefläche angezeigt werden, besteht keine Gefahr einer irrtümlichen Korrektur. Wenn der Schalter 267 niedergedrückt wird, ohne daß die Krone 262 gedreht wird, 45 erfolgt eine Nulleinstellung der Sekundenziffer. Wenn die Sekundenanzeige 0 bis 29 Sekunden anzeigt, und V1 zwar während der Nulleinstellung der Sekunden, wird die zweite Ziffer auf Null gesetzt. Wenn jedoch währendcorrected. Since the digits to be corrected are shown on the display, there is no risk of erroneous correction. If switch 267 is depressed without rotating crown 262, 45 the seconds digit will be set to zero. If the seconds display shows 0 to 29 seconds, and V 1 is while the seconds are being zeroed, the second digit is set to zero. However, if during
U der Nulleinstellung 30 bis 59 Sekunden angezeigt werden, wenn die zweite Sekundenziffer auf Null gesetzt wird,U of the zero setting 30 to 59 seconds are displayed if the second second digit is set to zero,
; wird ein Übertragssignal zu der Minutenziffer erzeugt. In der Fig. 19 werden im wesentlichen zwei Betriebsarten dargestellt, die erste Betriebsart besteht darin, die Krone 262 niederzudrücken und den Schalter 262 gleich-50 zeitig in der normalen Anzeigestellung zu betätigen, und die zweite Betriebsart besteht darin, den Schalter 264 niederzudrücken, während die Krone 262 in ihrer ersten rückwärtigen Stellung gehalten wird. Demgemäß ist es möglich, die Armbanduhr nach den jeweiligen Wünschen des Benutzers und den Umgebungsbedingungen zu . verwenden. Wenn nach der Zeiteinstellung die Krone vollständig in die vordere Stellung gedrückt ist, in welcher; a carry signal is generated for the minute digit. In Fig. 19, there are essentially two modes of operation As shown, the first mode of operation is to depress crown 262 and switch 262 equal to -50 early to operate in the normal display position, and the second mode of operation is to switch the switch 264 depress while the crown 262 is held in its first rearward position. Accordingly it is possible to adjust the watch according to the user's wishes and the environmental conditions . use. When, after setting the time, the crown is fully pushed in to the forward position in which
; das Datum angezeigt wird, wird eine zwangsweise elektrische Verriegelung erzeugt, so daß eine zufällige Berüh-; the date is displayed, a compulsory electrical lock is created so that an accidental contact
55 rung mit den Fingern die momentane Zeit nicht beeinflußt. Wenn der Benutzer nach der Zeiteinstellung den ;■' Auslöseschalter nicht voll niederdrückt, arbeitet ein Zeitgeber in der Weise, daß nach einem vorgegebenen Intervall automatisch die elektrische Verriegelung angewandt wird. Wenn die Krone in ihre zweite rückwärtige Stellung gezogen wird, und wenn sie gegen den Uhrzeigersinn gedreht wird, ist in derselben Weise die Einstellung der Monatsziffer möglich, während dann, wenn die Krone im Uhrzeigersinn gedreht wird, die Einstellung 60 des Datums möglich ist. Wenn unter diesen Bedingungen der Schalter 264 niedergedrückt wird, ohne daß die Krone' 262 gedreht wird, können die Wochentage eingestellt werden. Wenn die Krone 262 in ihre zweite rückwärtige Stellung gezogen wird, kann die Monatsziffer eingestellt werden, und es kann die Datumsziffer eingestellt werden, wobei die Anzeigeelemente für die Wochentage zum Aufleuchten bzw. Aufblitzen gebracht werden. Wenn dabei die Krone 262 gedreht wird, wird das Aufblitzen der Anzeigeelemente der Wochentags-Ziffer ange-65 halten, und es beginnen lediglich die Anzeigeelemente der anderen Ziffern aufzuleuchten, was von der Drehrichtung der Krone abhängt. Dadurch wird angezeigt, daß die Ziffer korrigiert werden kann.55 tion with the fingers does not affect the current time. If, after setting the time, the user presses the ; ■ 'If the trigger switch is not fully depressed, a timer works in such a way that after a predetermined interval the electrical interlock is automatically applied. When the crown is in its second posterior Position is pulled, and when it is turned counterclockwise, the adjustment is in the same way the month digit, while if the crown is turned clockwise, the setting can be made 60 of the date is possible. Under these conditions, if switch 264 is depressed without the When the crown is turned 262, the days of the week can be set. When the crown 262 is in its second rearward Position is pulled, the month digit can be set, and the date digit can be set the display elements for the days of the week are made to light up or flash. If the crown 262 is turned at the same time, the flashing of the display elements for the day of the week number is displayed hold, and only the display elements of the other digits start to light up, which depends on the direction of rotation depends on the crown. This indicates that the digit can be corrected.
Wenn die Krone 262 in ihre erste rückwärtige Stellung gezogen ist, wird die Einstelleinrichtung für die momentane Zeit in der Weise entriegelt, daß dann, wenn die Krone in ihre Normalstellung zurückgebracht wird,When the crown 262 is pulled to its first rearward position, the adjustment mechanism for the momentary time unlocked in such a way that when the crown is returned to its normal position,
1818th
unmittelbar nach dem Entriegeln der momentanen Zeiteinstelleinrichtung die Eingangsklemme Sl/Γ auf ein tiefes Potential »L« gelangt, so daß die entriegelte Stellung beibehalten wird. Demgemäß wird eine Alarmzeit angezeigt, und es ist möglich, die Alarmzeit einzustellen. Wenn unter diesen Umständen die Krone 262 gegen den Uhrzeigersinn gedreht wird, kann d:? StundenzifFer der Alarmzeit eingestellt werden, während eine Drehung im Uhrzeigersinn der Krone 262 die Einstellung der MinutenziiTer der Alarmzeit ermöglicht. sImmediately after unlocking the current time setting device, the input terminal Sl / Γ reaches a low potential "L", so that the unlocked position is maintained. Accordingly, an alarm time is displayed and it is possible to set the alarm time. Under these circumstances, if crown 262 is rotated counterclockwise, d :? The hour digits of the alarm time can be set, while rotation of the crown 262 clockwise allows the minute digits of the alarm time to be set. s
Wenn nur der Schalter 264 niedergedrückt wird, ohne die Krona zu drehen, ist es möglich, daß die Alarmzeit in einer täglichen oder vorübergehenden Weise eingestellt wird. Ein zweiter Schalter 266 dient dazu, die Alarmzeiten anzuzeigen, während eine manuelle Verschiebung dieses Schalters erfolgt. Somit ist es möglich, eine Überprüfung vorzunehmen, ob die Alarmzeiten eingestellt sind oder nicht. Jedesmal dann, wenn der Schalter 266 niedergedrückt wird, werden die registrierten Alarmdaten ausgelesen und angezeigt. Wenn unter diesen Umständen die Krone 262 gedreht wird, kann eine Korrektur oder eine Einstellung der angezeigten Alarmzeit ermöglicht werden. Wenn der Schalter 266 weiterhin niedergedrückt wird, und zwar während einer Zeit von mehr als 1,5 see, anstatt den Schalter 266 jedesmal dann niederzudrücken, wenn die angezeigte Alarmzeit verändert wird, werden eine Mehrzahl von gespeicherten oder registrierten Alarmzeitdaten mit einer Geschwindigkeit von 1 Hz verschoben und kontinuierlich angezeigt. Die Verschiebung hört auf, wenn der Schalter 266 losgelassen wird.If only the switch 264 is depressed without turning the Krona, it is possible that the alarm time in is discontinued on a daily or temporary basis. A second switch 266 is used to set the alarm times while moving this switch manually. Thus it is possible to do a review whether the alarm times are set or not. Every time the switch 266 is depressed, the registered alarm data is read out and displayed. If among these If the crown 262 is rotated, the displayed alarm time can be corrected or set be made possible. If switch 266 continues to be depressed for a period of more than 1.5 seconds instead of depressing switch 266 every time the displayed alarm time changes becomes, a plurality of stored or registered alarm time data at a speed shifted by 1 Hz and displayed continuously. The shift stops when switch 266 is released will.
Weiterhin ist die Schaltung derart aufgebaut, daß dann, wenn es erwünscht ist, eine Alarmzeit einzustellen, unmittelbar nachdem die Anzeige von dem Anzeigemodus auf die momentane Zeit umgeschaltet wurde, die Alarmzeit einer freien Adresse des Registers angezeigt wird, welche automatisch gesucht wird, um wieder ein freies Register anzuzeigen. Wenn das Register mit den Alarmdaten gefüllt wird, werden die schließlich eingestellten Daten angezeigt, um die automatische Suche zu beenden. Die automatische Suche erfordert eine maximale Zeit von 0,5 see.Furthermore, the circuit is constructed in such a way that, when it is desired to set an alarm time, immediately after the display has been switched from the display mode to the current time the Alarm time of a free address of the register is displayed, which is automatically searched for again display free register. When the register is filled with the alarm data, the finally set Data displayed to end the automatic search. The automatic search requires a maximum Time of 0.5 sec.
In der erfindungsgemäßen Uhr bzw. dem erfindungsgemäßen Zeitmeßsystem wird der Zustand der Anzeigefläche der Uhr unter drei möglichen Stellungen umgeschaltet, d. h. entweder wird die momentane Zeit angezeigt oder es wird die Alarmzeit angezeigt oder es wird ein Datum angezeigt. Zusätzlich wird der Anzeigemodus geändert, um die Identifikation der Zeitinformation zu erleichtern. Die Dekodiereinrichtung für die Anzeigetreiberschaltung ist derart aufgebaut, daß eine Vielzahl von Zuständen identifiziert werden und daß die Anzeige umgekehrt, gelöscht oder abgewandelt werden kann, indem die angezeigten Daten moduliert werden. Weiterhin ist die Anordnung derart gewählt, daß der Benutzer leicht beurteilen kann, welche Ziffer korrigiert oder berichtigt wird, da das Anzeigeelement der korrigierten oder auf den neuesten Stand gebrachten Ziffer blinkt bzw. aufblitzt. Dies kann mit Hilfe der in den F i g. 2OA und 2i)B dargestellten Datenmodulationseinheit erreicht werden. Zunächst wird das Anzeigesystem selbst diskutiert. Es gibt viele Methoden, die Zeitinformationen auf einem Zifferblatt oder einer Anzeigefläche einer Uhr anzuzeigen. Die Zeitanzeige ist ebenso wesentlich wie die Zeitmessung. Da es viele Typen von Anzeigeeinrichtungen gibt, ist es erforderlich, daß die Anzeigetreiberschaltung in Abhängigkeit von dem verwendeten Anzeigesystem austauschbar ist.In the clock according to the invention or the time measurement system according to the invention, the state of the display surface the clock switched between three possible positions, d. H. either the current time is displayed or the alarm time is displayed or a date is displayed. In addition, the display mode changed to make it easier to identify the time information. The decoder for the display driver circuit is constructed to identify a variety of conditions and to display reversed, deleted or modified by modulating the displayed data. Farther the arrangement is chosen so that the user can easily judge which digit is corrected or corrected as the indicator of the corrected or updated digit flashes or flashes. This can be done with the aid of the FIGS. 2OA and 2i) B shown data modulation unit can be achieved. First, the display system itself is discussed. There are many methods of getting time information on one Display face or a display surface of a clock. The time display is as essential as the timekeeping. Since there are many types of display devices, the display driving circuit is interchangeable depending on the display system used.
Weiterhin ist es erforderlich, daß die Hauptschaltung eine bestimmte Information zu der Anzeigeschaltung überträgt, wobei auf die Art des Anzeigesystems Rücksicht genommen ist. Gemäß der Erfindung wird eine ausgewählte Dateninformation, welche zur Anzeige gebracht werden soll, zu der Anzeigeeinheit übertragen, und zusätzlich werden die Anzeigedaten vor der Übertragung in gepulste Datenströme zerhackt.Furthermore, it is necessary that the main circuit provides certain information to the display circuit transmits, taking into account the type of display system. According to the invention, a selected one Data information which is to be displayed is transmitted to the display unit, and In addition, the display data is chopped up into pulsed data streams before transmission.
Genauer gesagt, gemäß F i g. 20 A und 2OB wird ein Signal DA TA 60 durch einen Datenmodulator 350 moduliert und dann als Datenausgangssignal durch eine Zerhackerschaltung 352 hindurchgeführt. Der Datenmodulator 350 weist gemäß der Darstellung eine UND/ODER-Gatterschaltung 354 und eine Matrix-Gatterschaltung 356 auf. Beide Gatterschaltungen können jedoch auch als übliche Gatterschaltungen ausgebildet sein oder können zu einer einzelnen Matrixschaltung zusammengefaßt werden. Die Verwendung einer Matrixschaltung ist jedoch vorteilhaft, weil es einfach ist, die Matrixstruktur zu sehen, und weil eine preiswerte und kompakte Festspeichermatrix erreicht werden kann, wenn integrierte C/MOS-Schaltungen verwendet werden. Es ist auch möglich, verschiedene Gatterschaltungen in die Matrix einzubauen, welche mit 356,358,360 und 362 bezeichnet sind. Als Beispiel dient ein i/+-Signal zur Steuerung des Aufblitzens oder Aufleuchtens der gesamten Korrekturziffer zu steuern, indem die Impulsbreite eines Eingangssignals zum Korrigieren einer Ziffer (Signal U) vergrößert wird, was durch die in F i g. 2OB dargestellte Schaltung geschieht. Die Gatterschaltung 362 wird durch Schalter SK, SD, UL und SUi gesteuert, um die anzuzeigenden Daten zu schalten. Entsprechende Anzeigeziffernimpulse Z))3, D\o un£i Ds werden ausgewählt, um die Alarmzeit anzuzeigen bzw. um die Daten und die momentane Zeit darzustellen, und die Schaltung ist derart aufgebaut, daß die Daten, welche angezeigt werden sollen, in Abhängigkeit von der Phase des Anzeigeziffernimpulses D0 geschaltet werden. Das ausgewählte Ziffernsignal wird durch eine Stufe des Schieberegisters 366 hindurchgefühlt, um es um eine Ziffer zu verzögern und um die Wellenform des Ziffernsignals entsprechend zu gestalten. Auf diese Weise wird dann, nachdem eine Spitze der Wellenform und eine leichte Verzögerung entfernt wurden, das Ziffernsignal ausgesandt. In der Auswahlschaltung 368 für das Ziffernsignal wird ein Signal ausgewählt, welches eine Phase hat, die um einen Winkel voreilt, der einer Verzögerung von einer Ziffer entspricht. Eine Gatterschaltung 370 dient dazu, ein intermittierendes Zerhacker-Signal zu erzeugen, welche eine Frequenz von 16 Hz hat, und zwar aus einem COAT^-Signal. Durch das Zerhackersignal wird der Datenstrom, der das Schieberegister 388 verläßt, mittels des UND-Gliedes 389 in periodische Impulsfolgen zerhackt. Das 16-Hz-Zerhackersignal wird zur Wiedergewinnung der Zeitdaten aus den zerhackten Daten verwendet, und zwar in Abhängigkeit von einem Signal, das synchron bezüglich des Zerhackersignals ist. Die wiedergewonnenen Zeitdaten werder angezeigt, wie es nachstehend erläutert wird. Wenn die CONZ^-Eingangsklemme (eine kontinuierliche Eingangsklemme) ein »L«-Signal empfängt, wird ein intermittierendes Signal erzeugt, ist das Signal »H«, so werden Daten und Taktimpulse kontinuierlich übertragen. Die Gatterschaltungen 372,374 und 376 steuern die Erzeugung des intermittierenden Signals. Ein zu dem Signal Φ2 synchrones Signal wird mit einem Signal auf der Leitung 378 synchron zu einem Signal Φί multipli-More precisely, according to FIG. 20A and 20B, a signal DA TA 60 is modulated by a data modulator 350 and then passed through a chopper circuit 352 as a data output signal. The data modulator 350 includes an AND / OR gate circuit 354 and a matrix gate circuit 356 as shown. Both gate circuits can, however, also be designed as customary gate circuits or can be combined to form a single matrix circuit. However, the use of a matrix circuit is advantageous because it is easy to see the matrix structure and because an inexpensive and compact read-only memory matrix can be achieved by using C / MOS integrated circuits. It is also possible to build different gate circuits into the matrix, which are labeled 356, 358, 360 and 362. As an example, an i / + signal for controlling the flashing or lighting up of the entire correction digit is used to control by increasing the pulse width of an input signal for correcting a digit (signal U) , which is indicated by the functions shown in FIG. 2OB shown circuit happens. The gate circuit 362 is controlled by switches SK, SD, UL and SUi to switch the data to be displayed. Corresponding display digit pulses Z)) 3, D \ o un £ i Ds are selected to display the alarm time or to display the data and the current time, and the circuit is constructed in such a way that the data to be displayed depends on be switched by the phase of the display digit pulse D 0 . The selected digit signal is passed through one stage of shift register 366 to delay it by one digit and to shape the waveform of the digit signal accordingly. In this way, after a peak of the waveform and a slight delay have been removed, the digit signal is then sent out. In the digit signal selection circuit 368 , a signal is selected which has a phase which is advanced by an angle corresponding to a delay of one digit. A gate circuit 370 is used to generate an intermittent chopping signal, which has a frequency of 16 Hz, from a COAT ^ signal. By means of the chopping signal, the data stream leaving the shift register 388 is chopped into periodic pulse sequences by means of the AND gate 389. The 16 Hz chopper signal is used to recover the timing data from the chopped data in response to a signal that is synchronous with the chopper signal. The retrieved time data is displayed as explained below. If the CONZ ^ input terminal (a continuous input terminal) receives an "L" signal, an intermittent signal is generated; if the signal is "H", data and clock pulses are transmitted continuously. Gate circuits 372, 374 and 376 control the generation of the intermittent signal. A signal synchronous with the signal Φ2 is multiplied with a signal on the line 378 synchronous with a signal Φί
ziert, und ein Signal, welches zu dem Signal Φ\ synchron ist, wird mit einem Signal Φ1 multipliziert. Das zi dein Signal Φ1 synchrone Signal wird durch die Verriegelungsschaltung 380 erzeugt. Durch das Übertragen de Daten in gepulster Form wird eine beträchtliche Energieeinsparung für die Treiber- und Zusatzschaltung erziell Die folgende Tabelle III zeigt eine Wahrheitstabelle der Anzeige-Dekodiereinrichtung, welche der Anzeige modulation entspricht.and a signal synchronous with the signal Φ \ is multiplied by a signal Φ1. The zi your signal Φ 1 synchronous signal is generated by the latch circuit 380. By transmitting de data in pulsed form, considerable energy savings are achieved for the driver and additional circuitry. The following Table III shows a truth table of the display decoder which corresponds to the display modulation.
a' b' output
away'
c' d' e' (digital block)
c 'd' e '
50' Sl'output
50 'Sl'
sr sy si· (analog block)
sr sy si
"1" "2"input
"1""2"
11
1
00
0
00
0
00
0
00
0
01
0
01
0
01
0
11
1
11
1
00
0
00
0
00
0
00
0
01
0
01
0
01
0
00
0
1514th
15th
10
1
Erläuterung:Explanation:
Ausgang "1" bedeutet Aufleuchten,Output "1" means lighting up,
"0" bedeutet Löschen für die Anzeigesegment-Ausgänge,"0" means deletion for the display segment outputs,
"0" entspricht niedrigem Pegel und"0" corresponds to low level and
"1" dem hohen Pegel bei den Serien-Parallel-Wandler-Ausgängen."1" the high level at the series-parallel converter outputs.
Die Datenmodulation kann nach den folgenden Methoden und analogen Methoden ausgeführt werden:The data modulation can be carried out according to the following methods and analog methods:
(1) ein Verfahren, bei welchem der Inhalt der zu verändernden Daten nicht verändert wird, jedoch der Anzeige· modus verändert wird (die Anzeige der zweiten Ziffer wird von weiß auf schwarz verändert oder umgekehrt); (1) a method in which the content of the data to be changed is not changed, but the display mode is changed (the display of the second digit is changed from white to black or vice versa);
(2) ohne Veränderung des Inhaltes der anzuzeigenden Daten leuchtet die Anzeige auf oder die Anzeige wird gelöscht (z. B. leuchtet die Anzeige des Wochentages auf);(2) Without changing the content of the data to be displayed, the display lights up or the display becomes deleted (e.g. the day of the week display lights up);
(3) der Inhalt der anzuzeigenden Daten wird verändert (z. B. eine Datums-Alarmanzeige);(3) the content of the data to be displayed is changed (e.g., a date alarm display);
" (4) die Anzeige erfolgt dadurch, daß Markierungen verwendet werden (beispielsweise eine schwarze Markierung für die Anzeige einer Alarmzeit)."(4) the display is made by using markings (for example, a black mark for displaying an alarm time).
Diese Methoden werden in folgender Weise ausgeführt:These methods are carried out in the following way:
(1) Eine Information, unabhängig von dem Lihalt der anzuzeigenden Daten, wird dargestellt (beispielsweise wird eine Alarmkoinzidenz durch Aufblitzen der Anzeigefläche und eine mangelnde Übereinstimmung eines Alarms wird in derselben Weise dargestellt).(1) Information regardless of the content of the data to be displayed is displayed (for example becomes an alarm coincidence by flashing the display area and a mismatch of an alarm is displayed in the same way).
(2) Das Erscheinungsbild der Anzeige wird verändert, indem der Hintergrund der Anzeigefläche veränden wird, so daß es dadurch ermöglicht wird, den Typ der dargestellten Daten mit einem Blick zu erfassen (um(2) The appearance of the display is changed by changing the background of the display area so that it is possible to see at a glance the type of data presented (to
beispielsweise eine Zeit darzustellen, wird eine Markierung, welche die Zeit beinhaltet, hell dargestellt, während das Datum dargestellt wird, indem eine Markierung zum Aufleuchten gebracht wird, welche das Datum beinhaltet).For example, to show a time, a marker that contains the time is shown brightly, while the date is displayed by lighting a marker indicating the Date included).
(3) Es wird eine Anzeigeskala dargestellt (beispielsweise wird ein Wochentagsskala dargestellt).(3) A display scale is displayed (for example, a weekday scale is displayed).
(4) Die Anzeigeeinheit wird dargestellt (beispielsweise wird ein Zeichen dargestellt, welches einen Monat oder ein Datum beinhaltet).(4) The display unit is displayed (for example, a character indicating a month or includes a date).
(5) Die Anzeige des Inhaltes der dargestellten Daten wird ergänzt (beispielsweise wird ein Λ/^-Signal dargestellt und es wird ein Λ/55-Signal dargestellt, um PM und AM zu veranschaulichen).(5) The display of the content of the displayed data is supplemented (for example a Λ / ^ signal is displayed and a Λ / 55 signal is displayed to illustrate PM and AM).
Diese Anzeigen werden folgendermaßen gesteuert:These ads are controlled as follows:
(1) Durch eine Schaltoperation (wobei die Anzeigefläche umgeschaltet wird),(1) By a switching operation (switching the display area),
(2) durch den Inhalt der anzuzeigenden Ziffer selbst (beispielsweise ein Löschen einer Minutenziffer bei einer Alarmzeit 0),(2) by the content of the digit to be displayed (for example, deleting a minute digit in a Alarm time 0),
(3) durch die von außen eingegebene Information (beispielsweise eine Steuerung, welche durch Daten erfolgt, die von dem DIN-Eingang eingegeben wurden).(3) by the information entered from the outside (for example a control which is carried out by data, entered from the DIN input).
Obwohl nach dieser Beschreibung die Datenmodulationseinheit in Verbindung mit einem zeitseriellen Schieberegister verwendet wird, dürfte ersichtlich sein, daß die Erfindung auch auf ein beliebiges anderes System als is ein zeitserielles Schieberegister anwendbar ist, beispielsweise in Verbindung mit einem Parallelsystem, welches eine statische Flip-Flop-Schaltung verwendet.Although according to this description the data modulation unit in connection with a time-series shift register is used, it should be understood that the invention applies to any system other than is a time-series shift register can be used, for example in connection with a parallel system, which uses a static flip-flop circuit.
Nach Fig. 20A,B werden auf der rechten Seite der Reihen der Matrix 356 die Gründe für die Auswahl der Kreuzungspunkte auf den Reihen der Matrix und deren Objekt erläutert. Der Ausgang DATA 60 von dem Schieberegisterring wird um 4 Bit mehr verzögert als der Ausgang Q1 von dem Schieberegisterring, welcher als Bezug für das Uhrensystem gemäß der Erfindung dient, so daß die den Ziffernsignalen der Matrix 356 angefugten Indizes um eins größer sind als die den Ziffernsignalen angefügten Indizes, welche für einen Übertrag od. dgl. verwendet werden, so daß sie um eine Ziffer verzögerte Signale darstellen. Der Ausgang von der Gatterschaltung 354 wird zu dem Ausgang der Matrixschaltung 356 kombiniert, so daß die Anzeigesignale moduliert werden. Ein Signal von Φ1 Hz wird von einer Verriegelungsschaltung erzeugt, die in der Fig. 20A dargestellt ist, und es wird durch die Gatterschaltungen 352 in Signale Φ1 Fund Φ1 G umgewandelt, ^bewirkt ein Blinken der gesamten Anzeige bei Alarm und G stellt ein Blink- oder Blitzsperrsignal dar, welches von der in der Fig. 8A dargestellten Steuereinheit ausgesandt wird. Die Signale D14 und 015 werden logisch addiert, so daß die Minutenanzeige von Alarmdaten gelöscht wird, wenn die Alarm-Stunden-Daten auf Null gesetzt sind. Wenn während der Anzeige die PM-Markierung unterdrückt werden soll, werden Zeitsteuerimpulse £>97] an die Matrix gegeben. According to FIGS. 20A, B, on the right-hand side of the rows of the matrix 356, the reasons for the selection of the crossing points on the rows of the matrix and its object are explained. The output DATA 60 from the shift register ring is delayed by 4 bits more than the output Q 1 from the shift register ring, which serves as a reference for the clock system according to the invention, so that the indices appended to the digit signals of the matrix 356 are one greater than those Indices attached to digit signals, which are used for a carry or the like, so that they represent signals delayed by one digit. The output from gate circuit 354 is combined to the output of matrix circuit 356 so that the display signals are modulated. A signal of Φ1 Hz is generated by a latch circuit shown in Fig. 20A, and it is converted by the gate circuits 352 into signals Φ 1 and Φ1 G, ^ causes the entire display to flash in the event of an alarm and G represents a flash - Or flash block signal, which is sent out by the control unit shown in FIG. 8A. The signals D 14 and 015 are logically added so that the minute display of alarm data is deleted when the alarm hour data is set to zero. If the PM marking is to be suppressed during the display, timing pulses £> 9 7] are sent to the matrix.
Wo die Anzeige der Sekunde durch einen Zeitsteuerimpuls D5TB invertiert wird, obwohl ein Wochentag und ein 10-Sekuncien-Signal abwechselnd auf derselben Fläche der Anzeigefläche dargestellt werden, wie es aus den in der Tabelle III dargestellten Codes ersichtlich ist, sind die Codes so aufgebaut, daß im Falle einer linearen Anzeige von Zahlen mit 6 oder 8 Ziffern, wobei das Signal 7g auf dem Pegel »H« liegt, die Zustände der beleuchteten Teile und der nichtbeleuchteten Teile umgekehrt werden. Bei diesem System wird bei der 10-Sekunden-Anzeige nur ein vorgegebener Teil beleuchtet, und es wird auch nur ein vorgegebener Teil zur Anzeige der Wochentage beleuchtet, so daß es durch eine derartige Markierung möglich ist, rasch und leicht zu bestimmen, daß die Inhalte der Anzeigen verschieden sind.Where the display of the second is inverted by a timing pulse D 5 T B , although a day of the week and a 10-second signal are alternately displayed on the same area of the display area, as can be seen from the codes shown in Table III, the codes are so constructed that in the case of a linear display of numbers of 6 or 8 digits with the signal 7g at the "H" level, the states of the illuminated parts and the non-illuminated parts are reversed. In this system, only a predetermined portion is illuminated in the 10-second display, and only a predetermined portion is illuminated to indicate the days of the week, so that by marking it in this way, it is possible to quickly and easily determine that the contents the indications are different.
Wenn eine 10-Tage-Ziffer durch einen Ziffernimpuls Ζ),2 unterdrückt werden soll, wird das Ziffernsignal Dp zu den Daten addiert, um die 10-Tages-Ziffer der Daten zu unterdrücken, wenn diese Ziffer gleich Null ist. Üblicherweise ist ein Benutzer mit dem Kalender vertraut, so daß es vorteilhaft ist, die 10-Sekunden-Ziffer in derselben digitalen Anzeige nicht zu unterdrücken, vielmehr ist eine Unterdrückung der Daten nicht erwünscht. Da Uhren nicht nur Meßinstrumente sind, sondern auch von den Benutzern getragen werden, ist es erforderlich, solchen Umständen Rechnung zu tragen.If a 10-day digit is to be suppressed by a digit pulse Ζ), 2 , the digit signal Dp is added to the data in order to suppress the 10-day digit of the data if this digit is equal to zero. Ordinarily a user is familiar with the calendar so it is advantageous not to suppress the 10 second digit in the same digital display, rather it is not desirable to suppress the data. Since timepieces are not only measuring instruments but are also worn by users, it is necessary to take such circumstances into account.
Um die Stunden-Minuten-Anzeige einerseits und die Monate-Datum-Anzeige andererseits klar unterscheiden zu können, wenn die Monatsanzeige unterdrückt wird, die Datumsanzeige jedoch geliefert wird, und zwar bei der Einstellung des Datums, wird der Monat auch angezeigt. Im Hinblick auf das Erfordernis für eine konstante Anzeige des Datums werden jedoch nur das Datum und der Wochentag dargestellt. Wenn die Schalter SD, SK auf einem tiefen Pegel »L« sind, werden ein Datum und eine Woche allein angezeigt, während dann, wenn die Schalter S0 und Sie auf einem hohen Pegel sind, der Monat, das Datum und der Wochentag angezeigt werden. Aus diesem Grand erfolgt die Unterdrückung der Mcnatsziffer, wenn die Schalter Sb und Sk auf dem hohen Pegel »H« sind, durch Addieren des Signals D π zu den Daten.In order to be able to clearly distinguish the hour-minute display on the one hand and the month-date display on the other hand, if the month display is suppressed but the date display is delivered, namely when the date is set, the month is also displayed. However, in view of the need for constant display of the date, only the date and day of the week are displayed. If the switches S D , SK are at a low level "L", a date and a week are displayed alone, while if the switches S 0 and you are at a high level, the month, the date and the day of the week are displayed will. For this reason, the Mcnatsziffer is suppressed when the switches S b and Sk are at the high level "H" by adding the signal D π to the data.
Um die Anzeige der Wochentage blinken oder blitzen zu lassen, werden die Signale Z),0 und Φ\ G zu den Daten addiert, und zwar bei dem Zustand, bei welchem die Ziffer nicht gewählt ist.In order to make the display of the weekdays flash or flash, the signals Z), 0 and Φ \ G are added to the data in the state in which the digit is not selected.
{SR -SM+ SH-SM = »L«), {SR -SM + SH-SM = "L"),
so daß die Wochentagsziffer unter normalen Bedingungen blinkt oder blitzt. Ein solches Blinken oder Blitzen kann die Betriebskosten senken und den kommerziellen Wert erhöhen. Nach dem Prinzip des Blinkens der auf den neuesten Stand zu bringenden Ziffer, hört das Blinken auf, wenn eine bestimmte Ziffer gewählt wird. Das Blinken der 10-Sekunden-Ziffer, welches durch Signale D5TgK1 Φ1Gbewirkt wird, wählt nicht irgendeine Ziffer in derselben Weise wie der Blinkvorgang bei den Wochentagen und erfordert ein einzelnes Aufblitzen. Da das Signal T% auf dem Pegel »H« ist, um die Anzeige umzukehren, wird es dem Produkt aus den Signalen TJ und D5 addiert.so that the weekday number flashes or flashes under normal conditions. Such blinking or flashing can lower operating costs and add commercial value. Following the principle of flashing the digit to be updated, the flashing stops when a certain digit is dialed. The flashing of the 10-second digit, which is caused by signals D 5 TgK 1 Φ 1 G , does not select any digit in the same way as the flashing process for the days of the week and requires a single flash. Since the T% signal is "H" to reverse the display, it is added to the product of the TJ and D 5 signals.
Um die Anzeige der Ein-Sekunden-Ziffer zum Blinken zu bringen, markiert in der dargestellten Ausführungsform der Anzeigetreiberschaltung nur die PM-Ziffernmarke, wie 10 Minuten, eine Minute und 10 Sekunden angezeigt werden. Um jedoch eine digitale Anzeige der Sekunde zu liefern, indem die Zusatzeinheit verwendetTo make the display of the one-second digit flash, marked in the embodiment shown the display driver circuit only the PM digit mark such as 10 minutes, one minute and 10 seconds are displayed. However, to provide a digital indication of the second by using the auxiliary unit
wird, werden Ein-Sekunden-Daten in ähnlicher Weise moduliert, wie es bei der 1-Sekunden-Ziffer erfolgt.one-second data is modulated in a manner similar to that used for the one-second digit.
Um die Korrekturziffer zum Aufleuchten oder Aufblitzen zu bringen, wird ein Signal zur Auswahl des Korrekturziffer-Dateneingangssignals von dem Schieberegister um eine Ziffer verzögert, welches dazu verwendet wird, einen Korrekturblock zu bestimmen (z. B. wird zur Korrektur einer Minute eine Ein-Minuten-Ziffer als Korrekturdateneingangssignal gewählt. Jedoch soll das Aufleuchten oder Aufblitzen für die 10-Minuten-Ziffer und die Ein-Minuten-Ziffer geschehen, welche von der Korrektur betroffen sind). Zu dem festgelegten Block (der eine Breite von zwei Ziffern hat) wird ein logisches Produkt von Φ\Ηζ addiert.In order to cause the correction digit to light up or flash, a signal for selecting the correction digit data input signal from the shift register is delayed by one digit, which is used to determine a correction block (e.g. a one-minute correction is made to one minute -Digit selected as correction data input signal. However, the 10-minute digit and the one-minute digit that are affected by the correction should be lit or flashed. A logical product of Φ \ Ηζ is added to the specified block (which is two digits wide).
Um die tägliche Alarmmarke, die Datumsmarke und die PM-Marke aufleuchten oder aufblitzen zu lassen, wird das Signal zur Betätigung dieser Markierungen durch ein wiedergegebenes Signal von Φ1 Hz moduliert.In order to light up or flash the daily alarm mark, the date mark and the PM mark, the signal for actuating these markings is modulated by a reproduced signal of Φ 1 Hz.
Eine kontinuierliche Aktivierungsklemme 384 wird normalerweise durch das Ausgangssignal Q von einem Rückstell-Flip-Flop 386 auf den Pegel »I« gebracht, welches durch ein schmales 1-Hz-Signal BDi Ts kontinuierlich im Rückstell-Modus gehalten ist. Bei der in den Fig. 20A und 2OB dargestellten Schaltung kann das Ausgangssignal CONTA aufrechterhalten werden, indem ein Moment ermittelt wird, in welchem das Schieberegister des Zeitmeßregisters einen vergleichbaren Status annimmt, bei welchem seine 1/ 16-Sekunden-Ziffer zu »0« wird. Dieses Ausgangssigna! wird von der Verriegelungsschaltung 386 dazu verwendet, ein Ausgangsaktivierungssignal zu bilden, welches eine Breite von einem Speicherzyklus hat oder eine Breite von etwa4 Millisekunden, welches um 1/2 Bit mehr verzögert wird als der Augenblick, zu welchem die vorgegebene 1/16-Sekunden-Ziffer zu »0« wird.A continuous activation terminal 384 is normally brought to the "I" level by the output signal Q from a reset flip-flop 386, which is continuously held in the reset mode by a narrow 1 Hz signal BDi T s. In the circuit shown in FIGS. 20A and 20B, the output signal CONTA can be maintained by determining a moment at which the shift register of the timing register assumes a comparable status at which its 1/16 second digit becomes "0" . This initial signa! is used by the latch circuit 386 to generate an output activation signal which is one memory cycle wide, or about 4 milliseconds wide, which is delayed 1/2 bit more than the instant at which the predetermined 1/16 second Digit becomes "0".
Dieses Freigabesignal wird mit dem Takt T1Φ1 in 388' gespeichert oder verriegelt und dient dazu, periodischThis release signal is stored or locked with the clock T 1 Φ 1 in 388 'and is used periodically
zerhackte Datenimpulse sowie zerhackte Taktsignale zu erzeugen, welche keine Impulse mit falschen Übergängen enthalten. Hierzu wird das Signal über das ODER-Glied 370 geleitet, und durch Einstellen von CONTA auf »H«-Pegel wird ein kontinuierliches Freigabesignal erhalten. Mittels des UND-Gliedes 376 werden gepulste Taktimpulse Φ1 erhalten. Durch die Verzögerungsschaltung 370 wird das auch beim folgenden Zyklus (s. Fig. 8) nach Φ2 für ΦIx und für Φ8 erreicht.generate chopped data pulses as well as chopped clock signals which do not contain any pulses with false transitions. For this purpose, the signal is passed through the OR gate 370, and a continuous enable signal is obtained by setting CONTA to the "H" level. By means of the AND gate 376, pulsed clock pulses Φ1 are obtained. The delay circuit 370 also achieves this in the following cycle (see FIG. 8) after Φ2 for ΦIx and for Φ8.
So kann durch das gepulste Abgeben von Daten der Energieverbrauch der Untersysteme, die diese Daten empfangen, stark vermindert werden, indem zu den Untersystemen, welche die gesamte Systemanordnung zur Aussendung des intermittierenden Signals bilden, welches auch spontan ausgesandt werden kann, eine Frequenz-Konvertereinrichtung hinzugefügt wird, um ein Ausgangssignal geringer Frequenz zu erzeugen, oder indem eine Einrichtung hinzugefügt wird, welche dazu dient, nur den veränderlichen Teil auszusenden, wennThe pulsed output of data can reduce the energy consumption of the subsystems that contain this data received, can be greatly reduced by adding to the subsystems, which the entire system arrangement for Form transmission of the intermittent signal, which can also be transmitted spontaneously, a frequency converter device is added to produce a low frequency output signal, or by adding a device which serves to send out only the changeable part when
3u sich eine Information ändert, so daß dadurch ein Signal mit einer hohen Geschwindigkeit an das gesamte System angelegt wird, und zwar von einem System, welches mit einer höheren Geschwindigkeit arbeitet, wobei das Anzeigesystem oder das Zusatzsystem nicht erforderlich ist, um kontinuierlich mit hoher Geschwindigkeit zu arbeiten.3u an information changes, so that thereby a signal with a high speed to the whole system is applied by a system that operates at a higher speed, the Display system or the auxiliary system is not required to run continuously at high speed work.
In den Fig. 2OA und 2OB stellen die Signale, welche mit einem Symbol »J« markiert sind, beispielsweise die Signale TSA, ΦΙΑ, Φ2Α und DATA, intermittierende Signale dar, welche eine Frequenz von 1/16 haben.In FIGS. 20A and 20B, the signals which are marked with a symbol "J", for example the signals TSA, ΦΙΑ, Φ2Α and DATA, represent intermittent signals which have a frequency of 1/16.
Solehe intermittierenden Datensignale sind vorteilhaft, weil dort, wo eine Vielzahl von Plättchen mit integrierten Schaltungen elektrisch miteinander verbunden sind, der Energieverlust aufgrund der Aufladung und Entladung einer Streukapazität der Klemmen erhöht wird.Sole intermittent data signals are advantageous because wherever a multitude of platelets are integrated with Circuits are electrically connected to each other, the loss of energy due to charging and discharging a stray capacitance of the terminals is increased.
Die F i g. 21 zeigt ein Beispiel einer Schaltungsanordnung der Alarmeinheit 34, bei welcher die Daten-Flip-Flop-Schaltungen, welche den Schieberegisterring des Zeitmeßregisters bilden, gemäß der obigen Beschreibung numeriert sind, wobei der 60ste Dateneingang durch die Bezeichnung »DATA 60« gekennzeichnet ist. In ähnlicher Weise ist der Dateneingang zu der 28sten Flip-Flop-Schaltung des Schieberegisterrings (welcher gleich dem Ausgang von dem 29sten Flip-Flop ist) mit DATA 28 bezeichnet. Die Nichtkoinzidenz der logischen Werte von DATA 60 und DATA 28 wird durch ein exklusives ODER-Gatter 404 ermittelt, so daß dadurch eine momentane Zeit tKT und eine Alarmzeit tÄT miteinander verglichen werden. Die Phase des Signals DATA 60 wird durch das Signal DATA 64 um eine Ziffer verzögert. Weil das Signal DATA 28 um 32 Bits oder 8 Ziffern mehr als das Signal DATA 60 verzögert wurde, und zwar bei jeder Zeitsteuerung von Z)6, D1, Z)8und D9, stellt das Signal DATA 60 die Minuten-, 10-Minuten-, Stunden- und PM-Markierung der momentanen Zeit dar, während das Signal DATA 28 das Minuten-, 10-Minuten-, das Stunden- und das PM-Symbol sowie andere Symbole einer entsprechenden Alarmzeit veranschaulicht.The F i g. 21 shows an example of a circuit arrangement of the alarm unit 34 in which the data flip-flop circuits which form the shift register ring of the timing register are numbered as described above, the 60th data input being identified by the designation "DATA 60". Similarly, the data input to the 28th flip-flop circuit of the shift register ring (which is the same as the output from the 29th flip-flop) is labeled DATA 28. The non-coincidence of the logical values of DATA 60 and DATA 28 is determined by an exclusive OR gate 404, so that a current time tKT and an alarm time tÄT are compared with one another. The phase of the DATA 60 signal is delayed by one digit by the DATA 64 signal. Because the DATA 28 signal has been delayed by 32 bits or 8 digits more than the DATA 60 signal, each time Z) 6 , D 1 , Z) 8 and D 9 are timed, the DATA 60 signal represents the minute, 10th Minutes, hours and PM markers of the current time, while the DATA 28 signal illustrates the minutes, 10 minutes, hours and PM symbols and other symbols of a corresponding alarm time.
Die Ermittlung der Zeitkoinzidenz erfolgt dadurch, daß ein Flip-Flop mit Vorbereitungs-Rücksetzklemme 400 bei Ζ)57"8Φ auf »Η« eingestellt wird und daß das Flip-Flop 400 durch das die Nichtkoinzidenz bezeichnende Ausgangssignal von dem exklusiven ODER-Gatter zur Ermittlung der Nichtkoinzidenz rückgestellt wird. Wenn tKT = tAT, wird das Flip-Flop 400 während der Zeitsteuerung der Signale D6-D9 im gesetzten Zustand gehalten. Genauer gesagt, bis die Zeitsteuerung der Signale D9, T4 und Φ1 abgeschlossen ist, werden das momentane Zeitsignal tKT und das Alarmzeitsignal tAT miteinander verglichen. Der Inhalt des Ausgangssignals von dem Flip-Flop 400 wird durch die Daten-Flip-Flop-Schaltung 402 bei einer Zeitsteuerung der Signale D9, T1 und Φ\ ausgelesen, da jedoch eine Zeitdifferenz oder Verzögerung zwischen dem Vergleich zwischen der momentanen Zeit tKT und der Alarmzeit tAT, geliefert durch die Gatterschaltung 404, und dem Auslesen der Flip-Flop-Schaltung 402 besteht, werden die Signale DATA 60 und DATA 28 während eines Intervalls von Ζ>6Γ2Φ1 bis ΰ9Τ4Φ 1 miteinander verglichen. Obwohl der Wert der Zeitsteuerung des Signals DATA 26 durch Ω9Τ2Φ1 und der Wert des Zeitsteuersignals des Signals DATA 28 durch D9T1IpX normalerweise auf dem tiefen Pegel »L« gehalten werden, wenn der Inhalt des Schieberegisters zwangsweise von außen über die Klemme DATA-IN gesetzt wird, welche in den F i g. 11A und 1IB dargestellt ist, ist es möglich, eine Beziehung aufzustellen, welche lautet: DATA 60 Φ DATA 28, und zwar durch ΰ9Τ2ΦΙ· The time coincidence is determined by setting a flip-flop with preparation reset terminal 400 at Ζ) 5 7 " 8 Φ to" Η "and by setting the flip-flop 400 to the output signal from the exclusive OR gate indicating the non-coincidence If tKT = tAT, the flip-flop 400 is held in the set state during the timing of the signals D 6 -D 9 , more precisely, until the timing of the signals D 9 , T 4 and Φ 1 is completed the instantaneous time signal tKT and the alarm time signal tAT are compared with one another. The content of the output signal from the flip-flop 400 is read out by the data flip-flop circuit 402 when the signals D 9 , T 1 and Φ \ are timed, however, since there is a time difference or delay between the comparison between the current time tKT and the alarm time tAT supplied by the gate circuit 404 and the reading out of the flip-flop circuit 402, di e signals DATA 60 and DATA 28 compared with one another during an interval of Ζ> 6 Γ 2 Φ1 to ΰ 9 Τ 4 Φ 1. Although the value of the timing of the signal DATA 26 by Ω 9 Τ 2 Φ 1 and the value of the timing signal of the signal DATA 28 by D 9 T 1 IpX are normally held at the low level "L" when the contents of the shift register forcibly from the outside is set via the DATA-IN terminal, which is shown in FIGS. 11A and 1IB, it is possible to establish a relationship which is: DATA 60 Φ DATA 28 by ΰ 9 Τ 2 ΦΙ ·
Eine Alarmkoinzidenz kann durch die Tatsache angezeigt werden, daß das logische Ausgangssignal von dem Flip-Fllop 402 auf dem Pegel »H« ist. Oz Minuteneinheiten während eines Intervalls miteinander verglichen werden, in welchem tKT= tAT, nimmt der logische Ausgangswert kontinuierlich für nur eine Minute denAn alarm coincidence can be indicated by the fact that the logical output signal from the flip-flop 402 is at the "H" level. Oz minutes units are compared with each other during an interval in which TKT = fact, the logical output value increases continuously for one minute to
Pegel »Η« ein, und er nimmt in dem verbleibenden Intervall den Pegel »L« in dem Augenblick der Veränderung von »L« auf »H« des Flip-Flops 402 an, so daß das Flip-Flop 406 derart getriggert wird, daß es gesetzt ist. Das Ausgangssignal von diesem Flip-Flop steuert die Betätigung eines akustischen Alarms. Gemäß der Erfindung ist das Alarmsignal in doppelter Weise moduliert, und zwar durch ein Signal, welches eine Frequenz von 2045 Hz und ein Tastverhältnis von 25% hat, wobei dieses Signal eine Frequenz von 1 Hz aufweist. Wenn das in doppelter Weise modulierte Alarmsignal weiterhin durch ein Signal von einigen Hz moduliert wird, dann entsteht ein akustischer Alarm, welcher dem Zirpen einer Grille ähnelt, und dies ist ein Alarm, der zwar nicht irritiert, jedoch die Aufmerksamkeit des Benutzers der Uhr auf sich lenkt. Durch den ansteigenden Teil des Ausgangssignals vom Flip-Flop 406 wird das Flip-Flop 408 in der Weise getriggert, daß es gesetzt wird. Das Ausgangssignal F vom Flip-Flop 408 steuert das Aufleuchten oder Aufblitzen der Anzeigefläche der Uhr. Sowohl das Flip-Flop 406 als auch ·" •las Flip-Flop 408 werden vorzugsweise durch die Eingangsdatensignale S1 und S2 gesetzt sowie durch das STOPP-Eingangssignal für die Uhr. Folglich kann der Benutzer ein Signal zu der Uhr übertragen, welches anzeigt, daß er den Alarm bestätigt hat, wodurch die Uhr auf dieses Signal antwortet, indem der Alarm abgeschaltet wird. Selbst dann, wenn ein solches Alarm-Bestätigungssignal nicht gegeben wird, ist die Schaltung so aufgebaut, daß der Alarm nach einer Minute automatisch abgeschaltet wird. Dies geschieht im Hinblick darauf, ' den Energieverbrauch der Batterie auf ein Minimum zu begrenzen und unnötigen Lärm zu vermeiden. In diesem Falle wird das Blinken jedoch fortgesetzt, bis der Alarm vom Benutzer bestätigt ist. Die Flip-Flop-Schaltung 406 ist derart geschaltet, daß sie ein Signal von der Gatterschaltung 410 eine Minute nach der Alarmkoinzidenz bekommt, wodurch die Flip-Flop-Scha'tung 406 rückgestellt wird. Da das Alarm-Ausgangssignal dadurch erzeugt wird, daß ein Boost-Signal von 2048 Hz mit einem Signal von einem Tastverhältnis von 25% und einer Frequenz von 1 Hz moduliert wird, hat es eine Frequenz im Bereich von 1 kHz bis 2 kHz, welche für das menschliche Ohr hörbar ist. Weiterhin kann aufgrund der 25%igen Modulation durch ein Signal von 1 Hz die zur Betätigung des akustischen Alarms erforderliche Energie stark vermindert werden, so daß dadurch die Lebensdauer der Batterie verlängert wird. Ein Ausgangssignal ALS wird an die Basis eines NPN-Transistors mit geerdetem Emitter geführt, und zwar über einen Widerstand von 100 Kilo-Ohm, und die Arbeitsspule eines piezoelekfrischen Summers ist mit dem Kollektor des Transistors in Reihe geschaltet. Anstatt einen piezoelektrischen Summer zu verwenden, kann auch ein dynamischer Summer verwendet werden. Jedenfalls ist die zur Betätigung des akustischen Alarms erforderliche Stromerhöhung nur etwa 10%.Level "Η", and in the remaining interval it assumes the level "L" at the moment when the flip-flop 402 changes from "L" to "H", so that the flip-flop 406 is triggered in such a way that it is set. The output signal from this flip-flop controls the activation of an audible alarm. According to the invention, the alarm signal is modulated in two ways, namely by a signal which has a frequency of 2045 Hz and a duty cycle of 25%, this signal having a frequency of 1 Hz. If the double-modulated alarm signal is further modulated by a signal of a few Hz, then an audible alarm occurs which resembles the chirping of a cricket, and this is an alarm which, although not irritating, does attract the attention of the watch user directs. The rising portion of the output signal from flip-flop 406 triggers flip-flop 408 in such a way that it is set. The output signal F from flip-flop 408 controls the lighting or flashing of the display surface of the clock. Both the flip-flop 406 and the flip-flop 408 are preferably set by the input data signals S 1 and S 2 and the STOP input signal for the clock. Thus, the user can transmit a signal to the clock indicating that he has acknowledged the alarm, whereby the watch responds to this signal by turning off the alarm. Even if such an alarm acknowledgment signal is not given, the circuit is so constructed that the alarm is automatically turned off after one minute This is done with a view to keeping the energy consumption of the battery to a minimum and avoiding unnecessary noise. In this case, however, the flashing will continue until the alarm is confirmed by the user. The flip-flop circuit 406 is connected in this way that it receives a signal from the gate circuit 410 one minute after the alarm coincidence, whereby the flip-flop circuit 406 is reset is generated that a boost signal of 2048 Hz is modulated with a signal with a duty cycle of 25% and a frequency of 1 Hz, it has a frequency in the range of 1 kHz to 2 kHz, which is audible to the human ear. Furthermore, due to the 25% modulation by a signal of 1 Hz, the energy required to activate the acoustic alarm can be greatly reduced, so that the service life of the battery is extended. An output signal ALS is applied to the base of an NPN transistor with a grounded emitter through a resistor of 100 kilo-ohms, and the working coil of a piezoelectric buzzer is connected in series with the collector of the transistor. Instead of using a piezoelectric buzzer, a dynamic buzzer can also be used. In any case, the increase in current required to activate the acoustic alarm is only about 10%.
Das Ausgangssignal des Flip-Flop 402 wird durch das Daten-Flip-Flop 406 verzögert. Die Gatterschaltung 410 wird dazu verwendet, die Nichtkoinzidenz der logischen Werte in dem Ausgangssignal vom Flip-Flop 402 und vom Flip-Flop 412 ebenso wie den ansteigenden Teil des Koinzidenzsignals abzutasten (welches eine Breite von einer Minute hat), und zwar für tKT = tAT, indem das Ausgangssignal vom Flip-Flop 402 zu dieser Zeit verwendet wird. Das Signal DATA 28 wird dazu verwendet, die Einstellung der täglichen Alarmzeit bei der Zeitsteuerung von D9T%01 zu ermitteln, so daß auf diese Weise ein Löschsperrsignal ERASE gebildet wird, welches von dem Alarmkoinzidenzsignal ALDET des Flip-Flops 406 geliefert wird sowie von einem logischen Verneinungs-Ausgangssignal QER des Lösch-Sperrsign'Js, von einem Korrektur-Entriegelungssignal (76, von einem Ziffernzeitsteuersignal und einem Signal 5ATO, welches eine Alarmzeit 0 nach der folgenden Gleichung darstellt:The output of flip-flop 402 is delayed by data flip-flop 406. Gate circuit 410 is used to sample the non-coincidence of the logic values in the output signal from flip-flop 402 and flip-flop 412 as well as the rising portion of the coincidence signal (which is one minute wide) for tKT = tAT by the output signal from the flip-flop 402 is used at that time. The signal DATA 28 is used to determine the setting of the daily alarm time with the timing of D 9 T % 0 1, so that in this way an erasure inhibit signal ERASE is formed, which is supplied by the alarm coincidence signal ALDET of the flip-flop 406 and of a logical negative output signal QER of the delete-lock signal, of a correction unlocking signal (76, of a digit time control signal and a signal 5ATO, which represents an alarm time 0 according to the following equation:
ERASE = (Z)14 + D:5 + Di6 + Z)1F8) · VL ■ (ATO + QER ■ ALDET) ERASE = (Z) 14 + D : 5 + Di 6 + Z) 1 F 8 ) · VL ■ (ATO + QER ■ ALDET)
Selbst wenn die Alarmzeit mit der momentanen Zeit zusammenfällt, erfolgt die Löschung nur unter einer normalen Bedingung (d. h. UL = »H«). Wenn kein logisches Produkt von UL verwendet wird, wird die Einstellung eines vorübergehenden Alarms außerordentlich schwierig. Wenn nämlich beim Einstellen einer Alarmzeit eine solche Einstellung erst erfoJgt, weiche nach der momentanen Zeit liegt, würden die Alarmdaten durch die Einstellung gelöscht.Even if the alarm time coincides with the current time, the cancellation will only occur under a normal condition (ie UL = "H"). Unless a UL logical product is used, setting a temporary alarm becomes extremely difficult. If, when setting an alarm time, such a setting is made after the current time, the alarm data would be deleted by the setting.
Üblicherweise ist die Information, welche die Alarmmarkierung betrifft, in der Markierungsziffer der Alarmdaten enthalten, gemäß der Erfindung werden jedoch spezielle Markierungen der Alarm markierungsziffem verwendet, d. h. die tägliche Markierung und die Alarmeinstellmarkierung, welche durch den Modus der momentanen Zeitanzeige ausgedrückt werden. Dadurch wird der Benutzer in die Lage versetzt, fortwährend den Status der Alarmeinstellung überprüfen zu können. Die tägliche Markierung wird von einer Verriegelungsschaltung ermittelt und gespeichert, und sie wird dem Ausgang DATA als Zeitsteuersignal für die momentane Zeit Z)87"4 zugeführt. Die Abtastung des Signals QDLYund die Modulation der Anzeige von DLYsind in der Fig. 1OA dargestellt. Die Alarmeinstellmarkierung ist ein Signal, welches durch Invertieren eines Signals erreicht wird, das erzeugt wird, wenn eine »Stunde 0« der Alarmzeitziffer abgetastet wird, und dieses Signal wird als Signal ALO abgeleitet (Alarm nicht eingestellt), und es wird dann durch die Verriegelungsschaltung hindurchgeführt. Das Signal für einen nichteingestellten Alarm wird durch die in den F i g. 11A und 11B dargestellte Schaltung abgetastet und der in der Fig. 21 dargestellten Schaltung zugeführt, um als Anzeigemodulationssignal zu dienen.Usually, the information concerning the alarm flag is included in the flag digit of the alarm data, but according to the invention, special flags of the alarm flag digits are used, that is, the daily flag and the alarm setting flag, which are expressed by the instant time display mode. This enables the user to continuously check the status of the alarm setting. The daily marking is determined and stored by a locking circuit, and it is fed to the output DATA as a timing signal for the current time Z) 8 7 " 4. The sampling of the signal QDLY and the modulation of the display of DLY are shown in FIG. 10A The alarm setting flag is a signal which is achieved by inverting a signal generated when an "hour 0" of the alarm time digit is sampled, and this signal is derived as signal ALO (alarm not set), and it is then used by the The alarm not set signal is sampled by the circuit shown in Figures 11A and 11B and supplied to the circuit shown in Figure 21 to serve as a display modulation signal.
Die F i g. 22 A bis 22C zeigen Einzelheiten des in der F i g. 4 dargestellten Anzeigetreibers 20. In der Schaltung gemäß F i g. 22 A bis 22C sind Flüssigkristall-Anzeigeelemente dargestellt, weiche durch eine Quelle AL getrieben werden, und es ist weiterhin ein Pegelschieber 40 vorhanden. Beispiele des Pegelschiebers sind in den Fig. 24A und 24B veranschaulicht. Der Pegel der Daten wird durch den Pegelschieber 40 verändert, und die Daten werden dann durch einen Bit-Serien-Parallel-Wandler 42 hindurchgeführt, welcher durch die Schieberegister 502, 504 und 506 gebildet ist, um Ausgangssignale P1, P2, P4 und P5 zu erzeugen. Kombinationen dieser Ausgangssignale werden bei der Zeitsteuerung von T8 durch einen Ziffern-Serien-Parallel-Wandler 46 ausgelesen.The F i g. 22A to 22C show details of the FIG. 4 shown display driver 20. In the circuit according to FIG. 22A to 22C show liquid crystal display elements which are driven by a source AL , and a level shifter 40 is also provided. Examples of the level shifter are illustrated in Figs. 24A and 24B. The level of the data is changed by the level shifter 40, and the data is then passed through a bit serial to parallel converter 42 formed by the shift registers 502, 504 and 506 to generate output signals P 1 , P 2 , P 4 and generate P 5. Combinations of these output signals are read out by a digit-serial-parallel converter 46 during the time control of T 8.
Dekodiereinrichtungen 508 und 510 dienen dazu, die 4-Bit-Parallel-Signale zu dekodieren, von denen jedes vier Bits enthält, wobei die Dekodiereinrichtung 508 dazu dient, eine 7stellige digitale Anzeige zu liefern, während der Dekodierer 510 dazu verwendet wird, eine 7teilige analoge lineare Anzeige zu liefern. Eine Übertragungsschalteranordnung 592 wird dazu verwendet, die Dekodierer 510 und 508 in der Weise zu schalten, daß dieDecoders 508 and 510 serve to decode the 4-bit parallel signals, each of which contains four bits, the decoder 508 serving to provide a 7-digit digital display while the decoder 510 is used to provide a 7 part analog linear display. A transfer switch arrangement 592 is used to switch decoders 510 and 508 so that the
analogen Anzeigeausgangssignale S0 bis S6 als 7stellige digitale Anzeige dienen. Der Wahrheitswert des Dekodierers ist in der Tabelle III dargestellt. analog display output signals S 0 to S 6 serve as a 7-digit digital display. The truth value of the decoder is shown in Table III.
Der Ziffern-Serien-Parailel-Wandler 46 wird durch eine Mehrzahl von Verriegelungsschaltungen 514 bis 526 gebildet, von denen die Verriegelungsschaltungen 514 bis 524 dazu dienen, digitale Serien-Dekodier-Ausgangssignale in vollkommen parallele Signale umzuwandeln. Diese Verriegelungsschaltungen liefern kontinuierlich ein Signal, welches einen konstanten Pegel hat, und zwar solange wie die Zeitinformation sich nicht ändert Die Verriegelungsschaltung 526 arbeitet als Verzögcrungsschaltung, um ein Ausgangssignal zu liefern, welches dadurch erhalten wird, daß das Eingangssignal 0LC leicht verzögert wird.The digit-serial-parallel converter 46 is formed by a plurality of latch circuits 514-526, of which the latch circuits 514-524 are used to convert digital serial decode output signals into perfectly parallel signals. These latch circuits continuously supply a signal having a constant level as long as the time information does not change. The latch circuit 526 functions as a delay circuit to provide an output signal obtained by slightly delaying the input signal OLC.
Wie in der Fig. 24D dargestellt ist, weist der Anzeigetreiber20 eine Mehrzahl von UND-NOR-Gattem auf, welche in ihrer Anzahl derjenigen der Verriegelungsschaltungen entsprechen und welche in der Weise arbeiten, daß sie ein Signal erzeugen, welches mit dem Signal 0COM identisch ist, wenn die Verriegelungsausgänge auf dem tiefen Pegel liegen, während ein gegenüber dem Signal 0COM leicht verzögertes Signal geliefert wird, wenn die Verriegelungsausgänge auf dem hohen Pegel liegen. In der Fig. 24D wird das Anzeigeelement, welches zwischen einem Ausgang 0COM und dem Ausgang 0dg der Treiberschaltungen angeordnet ist, mit einer Spannung von null Volt angelegt, wenn der Verriegelungsausgang auf einem tiefen Pegel liegt, und mit einer Spannung, welche eine Frequenz hat, die gleich derjenigen des Ausgangs 0Com ^t, wenn der Verriegelungsausgang auf einem hohen Pegel liegt.As shown in FIG. 24D, the Anzeigetreiber20 a plurality of AND-NOR Gattem which those in number corresponding to the latch circuits, and which operate in such a way that they generate a signal that dentisch with the signal 0COM i is when the interlock outputs are at the low level, while a signal slightly delayed with respect to the signal 0COM is supplied when the interlock outputs are at the high level. In FIG. 24D, the display element, which is arranged between an output 0COM and the output 0dg of the driver circuits, is applied with a voltage of zero volts when the latch output is at a low level, and with a voltage which has a frequency which is equal to that of the output 0 C om ^ t when the latch output is high.
Eine Zeitimpuls-Wiedergabeschaltung 530 weist Schieberegister 532,534,536 und 538 auf, um Zeitimpulse D\1g 0\, D2Ti0], Dill 0\, Z)4Tg 0\ und D5Ii 0X wiederzugeben sowie Gatterschaltungen 540. Der Zeitsteuerimpuls Z)5 + T101 wird an die Verriegelungsschaltungen 514 und 516 angelegt, um als Taktsignal zu dienen. In ähnlicher Weise werden die Zeitsteuerimpulse Z)4 + Ts Φ,, Z)3 + T% 0U D2 + T% Φι und D] + Ts0i den Verriegelungsschaltungen 5l8, 520, 522 und 524 jeweils zugeführt. A time pulse reproduction circuit 530 has shift registers 532,534,536 and 538 in order to reproduce time pulses D \ 1g 0 \, D 2 Ti0], Dill 0 \, Z) 4 Tg 0 \ and D 5 Ii 0 X as well as gate circuits 540. The timing pulse Z) 5 + T 1 0 1 is applied to latches 514 and 516 to serve as a clock signal. Similarly, the timing pulses Z) 4 + T s ,, Z) 3 + T% 0 U D 2 + T% Φι and D ] + T s 0 i are fed to the latch circuits 518, 520, 522 and 524, respectively.
Das Signal von der Ausgangsklemme Λ/55 wird dazu verwendet, in der Fi g. 23 dargestellte Doppelpunkt-Markierungen zum Leuchten zu bringen, beispielsweise die Markierung 561, welche eine Zeitanzeige liefert. Das Signal von der Ausgangsklemme Λ/β»,/, wird dazu verwendet, eine Maikierung zum Leuchten zu bringen, welche anzeigt, daß eine tägliche Markierung eingestellt wurde, beispielsweise eine Markierung 562, die in der Fig. 23 dargestellt ist, während das Ausgangssignal von der Ausgangsklemme Mal dazu verwendet wird, eine Alarmeinstellmarke zum Leuchten zu bringen, beispielsweise eine Markierung 564. Beim Erscheinen der Ausgangssignale an den Ausgangsklemmen 562 und 564 werden die tägliche Markierung und die Alarmeinstellmar-The signal from the output terminal Λ / 55 is used in the Fi g. 23 to light up the colon markings shown, for example marking 561, which provides a time display. The signal from the output terminal Λ / β », /, is used to illuminate a flag indicating that a daily flag has been set, for example a flag 562 shown in Fig. 23, while the output signal is being output is used by the output terminal M a l to light up an alarm setting mark, for example a marking 564. When the output signals appear at the output terminals 562 and 564, the daily marking and the alarm setting mark are
y> kierung selbst dann angezeigt, während eine Alarmzeit eingestellt wird, oder dann, wenn die Uhr eine momentane Zeit unter normalen Bedingungen anzeigt. Das Ausgangssignal von der Ausgangsklemme MDD wird dazu verwendet, Buchstaben wie eine Markierung 566 zum Leuchten zu bringen, welche ein Datum angibt, oder eine Wochentag-Markierung 568 oder eine Periode. Das Ausgangssignal an der Ausgangsklemme Mjü wird dazu verwendet, einen Teil 570 zum Leuchten zu bringen, welcher dann, wenn er mit einem Teil 572 kombiniert wird, dei durch ein Ausgangssignal von der Ausgangsklemme Mob zum Leuchten gebracht wird, eine Unterscheidung zwischen den Zuständen von PM und Am anzeigt. 574 stellt eine zweite Skala dar, welche auch durch das Ausgangssignal zum Leuchten gebracht wird, welches an der Ausgangsklemme Mob auftritt Die Ausgangsklemme Mου »ζ wifd derart geschaltet, daß ein Teil 578 (dz) zum Leuchten gebracht wird, der in der Fig. 22C veranschaulicht ist, wenn eine 7stellige digitale Anzeige festgelegt ist. Wenn die erfindungsgemäße Treiberschaltung einei normalen Uhr zugefügt wird, so zeigt sie deshalb, weil die zweite Anzeigeziffer die Teile a2 bis g2 enthält, IC Minuten oder den lOten Tag an, wobei der Zustand des Leuchtens der Teile a2 und d2 immer derselbe ist. Au! diesem Grunde kann ein Ausgang für den Teil d2 entfallen. Wenn die Treiberschaltung bei einem Zeitschreibei oder einem elektronischen Tischrechner verwendet wird, ist es erforderlich, die Teile a2 und d2 unabhängig zi treiben. Die am weitesten links angeordnete oder die O-te Ziffer der Anzeigeeinrichtung zeigt eine Markierung die erste Ziffer 580 liefert eine digitale Anzeige durch die Teile α, bis g, und Ai, die zweite Ziffer 582 liefert ein« digitale Anzeige durch die Teile a2 bis g2, die dritteZiffer 584 liefert eine digitale Anzeige durch die Teile a3 b\: y> is displayed even while an alarm time is being set or while the watch is showing a current time under normal conditions. The output from the output terminal M DD is used to light up letters such as a mark 566 indicating a date, or a day of the week mark 568, or a period. The output signal at the output terminal Mjü is used to bring a part 570 to light up, which, when it is combined with a part 572, is dei brought by an output signal from the output terminal Mob to light, a distinction between the states of P Indicates M and Am . 574 illustrates a second scale represents, which is brought by the output to the lamps, which occurs at the output terminal Mob The output terminal Mου "ζ w i f d switched such that a part is 578 (dz) to glow, which in the Figure 22C illustrates when a 7 digit digital display is specified. If the driver circuit according to the invention is added to a normal clock, because the second display digit contains the parts a 2 to g 2 , it shows IC minutes or the 10th day, the state of the lighting of the parts a 2 and d 2 always being the same is. Ow! For this reason, an output for part d 2 can be omitted. When the drive circuit is used in a timekeeper or an electronic desktop calculator, it is necessary to drive the parts a 2 and d 2 independently zi. The leftmost digit or the O-th digit of the display device shows a marking, the first digit 580 provides a digital display through the parts α, to g, and Ai, the second digit 582 provides a «digital display through the parts a 2 to g 2 , the third digit 584 provides a digital display through the parts a 3 b \:
gh die vierte Ziffer liefert eine analoge Anzeige durch die Teile S0 bis S6 oder eine 7stellige digitale Anzeige 586 wenn das Signal SDE so ausgebildet ist, daß es einen hohen Pegel hat. g h the fourth digit provides an analog display through parts S 0 to S 6 or a 7-digit digital display 586 when the signal S DE is designed so that it has a high level.
Gemäß den obigen Ausführungen wird das Potential des der Treiberschaltung zugeführten Signals zwischer K00 (0 Volt) und K5J1 (-1,5 Volt) verändert, gemäß der Erfindung wird jedoch ein Pegelschieber 40 dazu verwen det, das Potential V351 auf K352 (~5 Volt) zu bringen, so daß dadurch eine logische Amplitude entsteht. Wie in de F i g. 24 A wird der Pegelkonverter 40 durch ein C/MOS-Flip-Flop zum Setzen und Rückstellen mit einer negati ven Logik gebildet, welches zwei NAND-Gatter mit den Transistoren 601—609 aufweist, wobei der Ausgang voi einem Gatter mit einem Eingang des anderen Gatters verbunden ist, und der andere Eingang von dem komple mentären Eingang getrieben wird. Die MOS-FET-Transistoren 602 und 604 sind derart ausgelegt, daß sie nicht ii einen »pinch-off«-Zustand gebracht werden aufgrund ihrer Gate-Potentiale. Wird also der Eingangs-Logikpege von »H« (K00) auf »L« (Vss\) geschaltet, so ändert sich der Ausgangspegel von V00 auf K552 aufgrund de Leistungspfade durch das Transistorpaar 601,607, wobei der Transistor 606 durch das Umschalten des Flip-Flop geöffnet oder abgeschaltet wird. Fig. 24B zeigt ein weiteres Ausführungsbeispiel des Pegelkonverters. Somi werden zwei oder eine gerade Anzahl von Invertern, welche durch eine Spannungsquelle angetrieben werden die eine logische Amplitude hat, in Form eines Ringes über Widerstände miteinander verbunden, und di Gatterpotentiale der Inverter werden durch unabhängige Feldeffekt-Transistoren gleich gestaltet, welche dazi dienen, das Setzen und das Rückstellen zu bewirken, wobei eine ungerade Anzahl von Invertern zwischen zwe Punkten angeordnet sind, die zum Setzen und zum Rückstellen verwendet werden. Da ein Logikpegelkonverte in einer integrierten Schaltungsanordnung einen großen Raum beansprucht, ist es erforderlich, die Anzahl de Konverter zu vermindern. Andererseits ist es erforderlich, um den Energieverbrauch zu vermindern, die Anzafc der Integrationsoperationen pro Zeiteinheit bei der Anzahl der logischen Veränderungen des Logikpegelkon verters auf ein Minimum zu begrenzen. Eine Verminderung der Anzahl der logischen Schaltungen kanAccording to the above, the potential of the signal fed to the driver circuit is changed between K 00 (0 volts) and K 5 J 1 (-1.5 volts), but according to the invention a level shifter 40 is used to set the potential V 351 to Bring K 352 (~ 5 volts), so that this creates a logical amplitude. As in the Fig. 24 A, the level converter 40 is formed by a C / MOS flip-flop for setting and resetting with a negative logic, which has two NAND gates with the transistors 601-609, the output of one gate with an input of the other Gatters is connected, and the other input is driven by the complementary input. The MOS-FET transistors 602 and 604 are designed in such a way that they are not brought into a pinch-off state due to their gate potentials. If the input logic level is switched from "H" (K 00 ) to "L" (Vss \) , the output level changes from V 00 to K 552 due to the power paths through the transistor pair 601, 607, with the transistor 606 being switched over of the flip-flop is opened or switched off. Fig. 24B shows another embodiment of the level converter. Somi two or an even number of inverters, which are driven by a voltage source which has a logical amplitude, are connected to one another in the form of a ring via resistors, and the gate potentials of the inverters are made the same by independent field effect transistors, which are used for the purpose Set and cause reset, with an odd number of inverters placed between two points used for set and reset. Since a logic level converter takes up a large space in an integrated circuit arrangement, it is necessary to reduce the number of converters. On the other hand, in order to reduce energy consumption, the number of integration operations per unit of time for the number of logical changes in the logic level converter must be kept to a minimum. A reduction in the number of logic circuits can
dadurch erfolgen, daß sie unmittelbar nach der Eingangsklemme angeordnet werden.be done by placing them immediately after the input terminal.
Bei den Signalen SET zum Setzen und RES zum Rückstellen ist es nicht immer erforderlich, daß die Inversionsbeziehung SET = R~ES in vollkommener Weise erfüllt ist, diese Beziehung kann vielmehr auch Terme haben, welche logische Produkte aus dem gemeinsamen Taktimpulssignal <Pt ι enthalten. Bei dem in der Fig. 22Ä gezeigten Ausfuhrungsbeispiel ist der Pegelschieber 40 direkt mit der Eingangsklemme verbunden. Die rechteckigen Blöcke, welche ähnlich aufgebaut sind wie der Logikpegelkonverter 40, stellen ähnliche Logikpegelkonverter dar.The signals SET for setting and RES for resetting is not always necessary that the inversion relationship SET = R ~ ES is satisfied in a perfect manner, this relationship can rather also terms have the first logical products from the common clock pulse signal <P t ι contain . In the exemplary embodiment shown in FIG. 22A, the level shifter 40 is connected directly to the input terminal. The rectangular blocks, which are constructed similarly to the logic level converter 40, represent similar logic level converters.
In der F i g. 22 A wird das Dateneingangssignal DATA-IN von zeitseriellen Signalen durch ein Schieberegister in parallele Signale umgewandelt, welches Flip-Flops 502,504 und 506 enthält, und die parallelen Signale werden dem Dekodierer 508 zugeführt. Die Ausgangscodes der Dekodierer 508 und 510 sind in der Tabelle HI dargestellt. Jeder der Dekodierer 508 und 510 enthält eine Anordnung von UND-Gattern und ODER-Gattern und bildet Signale für 8 Abschnitte oder Segmente bzw. Stellen α bis g für die digitale Anzeige und für 7 Teile einer analogen Anzeige von 2U Kombinationen von vier Bits (P1, P2, Ή und P4).In FIG. 22 A, the data input signal DATA-IN is converted from time-series signals by a shift register into parallel signals, which contains flip-flops 502, 504 and 506, and the parallel signals are supplied to the decoder 508. The output codes of decoders 508 and 510 are shown in Table HI. Each of the decoders 508 and 510 contains an arrangement of AND gates and OR gates and forms signals for 8 sections or segments or digits α to g for the digital display and for 7 parts of an analog display of 2 U combinations of four bits ( P 1 , P 2 , Ή and P 4 ).
Wenn der Dekodierer als dynamischer Dekodierer aus C/MOS-integrierten Schaltungen aufgebaut ist, wobei eine Matrix aus Feldeffekt-Transistoren nur vom P- oder vom N-Typ aufgebaut ist, wird ein Kondensator von außerordentlich kleiner Kapazität zuerst entladen, dann durch die Matrixschaltung aufgeladen, welche UND-ODER-Feldeffekt-Transistoren enthält, und das Ergebnis wird unmittelbar durch die Verriegelungsschaltung gelesen, so daß es möglich ist, den Dekodierer als kompakte Einheit herzustellen. Die Fig. 24C zeigt ein Beispiel eines solchen Dekodierers. In der Schaltung gemäß Fig. 22A bis 22C wird die Übertragungsschaltung 512 durch ein digitales, analoges Übertragungssteuersignal SDE gesteuert, so daß dadurch das Signal in freier Weise zu der Verriegelungsschaltung 524 übertragen wird, und zwar zwischen digitalen und analogen Signalen. Es kann nämlich vorteilhaft sein, den Dekodierer 510 durch einen 5-Bit-Dekodierer zu ersetzen, welcher eine Kombination aus der Übertragungsschaltung 512 sowie den Dekodierern 510 und 508 enthält. Die digitale Anzeige wurde festlegbar oder bestimmbar gestaltet, weil es wünschenswert ist, dieselbe digitale Anzeigetreiberschaltung als integrierte Schaltung selbst für den Fall zu verwenden, wenn es erwünscht ist, die Daten mit digitalen 2S Ziffern anzuzeigen, so daß die Kosten der integrierten Schaltung durch eine Massenproduktion gesenkt werden können und auch die Anzahl der integrierten Schaltungen vermindert werden kann, welche für einen bestimmten Fall erforderlich sind, wenn viele digitale Anzeigedaten benötigt werden, wie bei der vorzugsweise vorzusehenden Zeitschreibung. Die Verriegelungsschaltung 526 wird dazu verwendet, einem Wechselspannungs-Treiberimpuls <PLC eine geeignete Verzögerung zu ertejlen. Wenn das verzögerte Signal <t>LC mit <f>Lc bezeichnet wird, sendet ein UND-ODER-Gatter 580 das Signal 0lczu der Klemme eines zum Aufleuchten zu bringenden Teils und weiterhin das Signal <PLC zu der Klemme eines zu löschenden Teils. Wenn das Signal 0LC einem gemeinsamen Elektrodensignal Φ€ομ hinzugeführt wird, wird ein gleiches Potential an das zu löschende Segment oder den zu löschenden Teil geführt, was zu dem Ergebnis führt, daß dieses Anzeigeelement mit seinem zugehörigen Element kurzgeschlossen wird. An ein Segment oder einen Abschnitt, der zum Leuchten gebracht werden soll, wird ein Potential (0lc~ Φζτ) angelegt, so daß während fast aller Zeiten eine Wechselspannung, welche eine Amplitude hat, die gleich der halben Quellenspannung ist, angelegt ist, während zu der Zeit des Schaltens die angelegte Spannung bei einer Kurzschlußschaltung, welche die Quelle der Treiberschaltung nicht einschließt, während einer kurzen Zeit gebildet wird, so daß dabei die kapazitiven Anzeigeelemente entladen werden. Aus diesem Grunde ist es möglich, die Anzeigeenergie um 50% zu vermindern, und zwar im Vergleich zu einem Fall, bei welchem der Ladestrom wie bei einer herkömmlichen Anordnung durch die Quelle fließt.If the decoder is constructed as a dynamic decoder from C / MOS integrated circuits, with a matrix of field effect transistors only of the P or N type being constructed, a capacitor of extremely small capacity is first discharged, then charged by the matrix circuit containing AND-OR field effect transistors, and the result is immediately read by the latch circuit, so that it is possible to make the decoder as a compact unit. Fig. 24C shows an example of such a decoder. In the circuit of FIGS. 22A to 22C, the transfer circuit 512 is controlled by a digital, analog transfer control signal S DE so that the signal is thereby freely transferred to the latch circuit 524 between digital and analog signals. This is because it can be advantageous to replace the decoder 510 with a 5-bit decoder which contains a combination of the transmission circuit 512 and the decoders 510 and 508. The digital display has been made determinable or determinable because it is desirable to use the same digital display driver circuit as the integrated circuit even in the event that it is desired to display the data with digital 2S digits so that the cost of the integrated circuit can be mass-produced can be reduced and also the number of integrated circuits can be reduced, which are required for a specific case when a lot of digital display data are required, as in the case of the time recording which is preferably to be provided. Latch 526 is used to provide an appropriate delay to an AC drive pulse <P LC. When the delayed signal <t> LC is denoted <f> L c , an AND-OR gate 580 sends the signal 0lc to the terminal of a part to be lit and further sends the signal <P LC to the terminal of a part to be erased . If the signal 0 LC is fed to a common electrode signal Φ € ομ, an equal potential is fed to the segment to be deleted or the part to be deleted, with the result that this display element is short-circuited with its associated element. A potential (0lc ~ Φζτ) is applied to a segment or section which is to be made to light up, so that during almost all times an alternating voltage having an amplitude equal to half the source voltage is applied during to the time of switching, the applied voltage to a short circuit which does not include the source of the driver circuit is formed for a short time, so that the capacitive display elements are discharged. For this reason, it is possible to reduce the display power by 50% as compared with a case where the charging current flows through the source as in a conventional arrangement.
Ein Beispiel des Zusatzsystems 12 gemäß der Erfindung ist in einem Blockdiagramm in der Fig. 25 veranschaulicht, wobei die Zusatzeinheit mit einer Standardeinheit 10 des Uhrensystems kombiniert ist. Verschiedene Steuersignale werden zwischen der Standardeinheit und der Zusatzeinheit über die Klemmen 13 011, 13 012,13 021 und 13 022 sowie über die Leiter 13 041 und 13 042 übertragen, wobei die Richtung der Signale durch Pfeile festgelegt ist, welche sich auf die Leiter 13 041 und 13 042 beziehen.An example of the auxiliary system 12 according to the invention is illustrated in a block diagram in FIG. 25, wherein the additional unit is combined with a standard unit 10 of the clock system. Different Control signals are transmitted between the standard unit and the additional unit via terminals 13 011, 13 012,13 021 and 13 022 as well as via the conductors 13 041 and 13 042, the direction of the signals is determined by arrows relating to the conductors 13 041 and 13 042.
Jeder der Leiter 13 041 und 13 042 kann entfallen. Wenn diese Leiter nicht vorhanden sind, so bedeutet dies jedoch, daß die zwei Einheiten ohne Verbindung einander gegenüber angeordnet sind, und ein solcher Fall wird von der Erfindung nicht eingeschlossen. Wenigstens die Standardeinheit sollte ein kontinuierlich arbeitendes Untersystem haben (einschließlich dem Uhrensystem). Eine Eingangsklemme 13 061 ist nur für das Zusatzsystern vorgesehen, in einigen Fällen kann diese Klemme jedoch entfallen.Each of the conductors 13 041 and 13 042 can be omitted. If these conductors are absent, it means however, that the two units are opposed to each other without connection, and it becomes such a case not included in the invention. At least the standard unit should be a continuously operating one Have subsystem (including the clock system). An input terminal 13 061 is only for the additional system provided, but in some cases this terminal can be omitted.
Ein Hauptbetriebssystem 13 031 weist ein Speicherregister auf, wenn vorzugsweise ein Mehrfachalarm beabsichtigt ist. Alternativ kann eine Operationseinheit, ein Speicherregister und ein Impulsgenerator vorgesehen sein, wenn eine automatische Vorlauf/Nachlauf-Korrektur beabsichtigt ist. Alternativ kann eine Operationseinheit und ein Speicherregister vorhanden sein, wenn als Zusatz ein Computer beabsichtigt ist. Alternativ kann ein Detektor, ein Datenkonverter und ein Speicherregister vorgesehen sein, wenn als Zusatz eine Blutdruckmessung beabsichtigt ist. Ein Steuereinheit 13 032 ist vorhanden. Wenn ein Mehrfachalarm-Zusatz beabsichtigt ist, erzeugt die Steuereinheit 13 032 ein Signal für einen fortschreitenden Vergleich einer Vielzahl von Signalen mit der momentanen Zeit und ein Steuersignal für eine fortwährende Anzeige der Alarmzeit-Information, welche in dem Speicherregister gespeichert sind, auf der Anzeigefläche. Wenn eine Vorlauf/Nachlauf-Korrektur beabsichtigt ist, erzeugt die Steuereinheit 13 032 ein Signal zur Bezeichnung des Beginns einer Fehlermessung oder ein Betriebssteuersignal, welches dazu dient, eine Impulserzeugerschaltung in der Zusatzeinheit dazu zu veranlassen, daß sie einen Schnell-Langsam-Korrekturimpuls erzeugt, der zur Korrektur eines Fehlers erforderlich ist. A main operating system 13 031 has a memory register if a multiple alarm is preferably intended is. Alternatively, an operation unit, a storage register and a pulse generator can be provided if an automatic lead / lag correction is intended. Alternatively, an operating unit and a storage register if the addition is intended to be a computer. Alternatively can a detector, a data converter and a memory register can be provided if a blood pressure measurement is used as an addition is intended. A control unit 13 032 is available. If a multiple alarm addition is intended, the control unit 13 032 generates a signal for a progressive comparison of a plurality of signals with the current time and a control signal for a continuous display of the alarm time information, which in are stored in the memory register on the display area. When a lead / lag correction is intended is, the control unit 13 032 generates a signal designating the start of an error measurement or a Operation control signal which serves to cause a pulse generator circuit in the additional unit to generate a fast-slow correction pulse which is necessary for correcting an error.
Wenn ein Computer-Zusatz beabsichtigt ist, erzeugt die Steuereinheit 13 032 ein Signal, welches den Austausch von Signalen zwischen dem Computer und verschiedene Registern steuert, und zwar in Abhängigkeit von verschiedenen Operationssteuersignalen wie x, + +, =, usw. Zusätzlich kann die Steuereinheit 13 032 auch so aufgebaut sein, daß sie die Arbeitsweise der gesamten Einheit oder eines Teils der Einheit speichert oder daß ein Teil der Standardeinheit durch die Zusatzeinheit über den Signalleiter 13 041 gesteuert wird. BeispielsweiseIf a computer addition is intended, the control unit 13032 generates a signal indicating the exchange of signals between the computer and various registers controls, depending on of various operational control signals such as x, + +, =, etc. In addition, the control unit 13032 can also be so constructed that it stores the operation of all or part of the unit, or that part of the standard unit is controlled by the additional unit via the signal conductor 13 041. For example
werden im Falle eines Mehrfachalarm-Zusatzsystems bei einer Koinzidenz der Zeit der Alarmdaten und der momentanen Zeit die in der Zusatzeinheit gespeicherten Daten automatisch gelöscht, dann wird die Schaltung zur Übertragung des Signals von der Zusatzeinheit 12 zu der Standardeinheit geschlossen, und es wird ein Signal von der Steuereinheit erzeugt, welches dazu dient, einea Taktimpuls an das Schieberegister der Zusatzeinheit zu 5 liefern. Zu dieser Zeit werden Alarmzeitdaten, welche gerade mit der momentanen Zeit zusammenfallen, an da's Register der Standardeinheit geliefert, welches eine Alarmzeit von der Zusatzeinheit enthält, so daß dadurch die Alarmzeitdaten in der Standardeinheit festgelegt werden. Nach einer Minute später wird die Zuführung des Taktimpulses von der Zusatzeinheit zu der Standardeinheit wieder aufgenommen, so daß sequentiell andere Alarmdaten von der Zusatzeinheit zu der Standardeinheit übertragen werden. Wenn die normale Zeitanzeige in ic einen Alarmzeit-Einstellstatus verändert wird, indem ein externes Betätigungselement betrieben wird, so erzeugt die Steuereinheit ein Signal, welches den Beginn des Abtastens oder Aufiindens eines leeren Registers steuert Wenn ein leeres Register gefunden ist oder eine vorgeschriebene Zeit, beispielsweise 0,5 see verstrichen sind, wird ein Signal erzeugt, welches die Suche nach einem leeren Register beendet Wenn ein leeres Register gefunden ist, wird ein Signal erzeugt, um die Zuführung des Taktimpulses zu dem Schieberegister der Hauptope-15 rationseinheit zu unterbrechen bzw. zu beenden, wodurch das leere Register der Registerinhalt der Zusatzeinheit überträgt, welche die letzten Daten speichert, welche zu der Zeit der Beendigung der Suche für eine bestimmte Zeit dargestellt sind. Weiterhin wird auch die Übertragung der Alarmdaten zu der Hauptbetriebseinheit der Zusatzeinheit beendet, und es wird eine Übertragungsschaltung von der Standardeinheit zu der Zusatzeinheit gebildet, und die Operationen des Register der Hauptbetriebseinheit der Zusatzeinheit und des Regi-20 sters der Standardeinheit werden in der Weise synchronisiert, daß die Daten der leeren Adresse oder des Registers, welches die zuletzt zu der Zeit dargestellten Daten enthält, wenn die Suche für ein bestimmtes Intervall abgeschlossen wurde, gleich den Alarmdaten sein kann, welche von der Standardeinheit zu der Zusatzeinheit gesandt wurden. Dadurch wird ein Steuersignal erzeugt, welches die Einstellung oder Korrektur der Alarmdaten if in der Standardeinheit in der Weise gestaltet, daß sie der Einstellung oder Korrektur der in dem entsprechendenin the case of a multiple alarm add-on system, if the time of the alarm data and the the data stored in the additional unit is automatically deleted at the moment, then the circuit is switched off for the transmission of the signal from the additional unit 12 to the standard unit is closed, and a signal generated by the control unit, which serves to send a clock pulse to the shift register of the additional unit 5 deliver. At this time, alarm time data that just coincides with the current time is sent to there Register supplied to the standard unit, which contains an alarm time from the additional unit, so that thereby the Alarm time data can be set in the default unit. One minute later, the Clock pulse from the additional unit to the standard unit resumed, so that sequentially others Alarm data are transmitted from the additional unit to the standard unit. When the normal time display is in ic an alarm time setting status is changed by operating an external actuator, so the control unit generates a signal indicating the start of scanning or finding an empty register controls When an empty register is found or a prescribed time, for example 0.5 seconds, has elapsed a signal is generated which terminates the search for an empty register. If an empty register is found, a signal is generated to ensure that the clock pulse is fed to the shift register of the main op-15 interrupt or terminate ration unit, whereby the empty register of the register contents of the additional unit which stores the last data that was collected at the time of terminating the search for a certain time are shown. Furthermore, the transmission of the alarm data to the main operating unit is also carried out of the auxiliary unit is ended, and a transmission circuit from the standard unit to the auxiliary unit becomes and the operations of the register of the main operating unit of the auxiliary unit and the Regi-20 sters of the standard unit are synchronized in such a way that the data of the empty address or of the register, which contains the data last displayed at the time when searching for a given interval has been completed, can be the same as the alarm data transmitted from the standard unit to the additional unit were sent. This generates a control signal that can be used to set or correct the alarm data if in the standard unit designed in such a way that it allows the setting or correction of the in the corresponding
ja; 25 Register der Zusatzeinheit enthaltenen Daten entspricht. Im Falle eines Computers als Zusatz wird unmittelbarYes; 25 registers of the additional unit corresponds to the data contained. In the case of a computer as an addition, it is immediate
|f nach der Dateneingabe oder einem Operationssteuersignal ein Taktimpuls mit einer hohen Frequenz (z. B.| f after data input or an operation control signal, a clock pulse with a high frequency (e.g.
l|i 1 Mega-Hz) an den Computer gesandt, und zwar für eine kurze Zeit langer als eine bestimmte Zeit, beispiels-l | i 1 Mega-Hz) sent to the computer for a short time longer than a certain time, for example
|| weise eine Sekunde, so daß dadurch der Computer in die Lage versetzt wird, mit einer hohen Geschwindigkeit|| wise one second, so that this enables the computer to run at a high speed
|| zu arbeiten. Danach wird die Frequenz des Taktimpulses auf den Bereich einer Grenze von beispielsweise 8 kHz|| to work. Thereafter, the frequency of the clock pulse is in the range of a limit of, for example, 8 kHz
p 30 vermindert. Es kann auch der Taktimpuls beendet werden, so daß dadurch die anzuzeigenden Daten der Stan-p 30 decreased. The clock pulse can also be terminated so that the data to be displayed from the standard
Ii dardeinheit zugeführt werden. Wenn ein Operationsbefehl gegeben wird oder eine Dateneingabe erfolgt, nach-Ii standard unit are supplied. When an operation command is given or data input is made, after-
|§ dem die Zusatzeinheit durch das hochfrequente Taktimpulssignal angesteuert wurde, werden Operationsdaten,| § that the additional unit was controlled by the high-frequency clock pulse signal, operation data,
|| welche in der Standardeinheit enthalten waren, zu der Zusatzeinheit übertragen. Nachdem wiederum das|| which were included in the standard unit are transferred to the additional unit. After that again
ρ Ergebnis der Operation übertragen wurde oder eine Dateneingabe zu der Standardeinheit erfolgt ist, kann dieρ The result of the operation has been transferred or data has been input to the standard unit, the
jU 35 Taktfrequenz des Computerzusatzes auf einen niedrigen Wert oder auf Null vermindert werden. Mit der obenjU 35 clock frequency of the computer add-on can be reduced to a low value or to zero. With the one above
Il beschriebenen Konstruktion ist es möglich, die Betriebsenergie eines herkömmlichen kleinen Computers vonIl construction described it is possible to use the operating power of a conventional small computer from
||j einigen Milliwatt auf 1 μW zu senken, was einer Verminderung von 103 entspricht.|| j should be reduced by a few milliwatts to 1 μW, which corresponds to a reduction of 10 3 .
ψ Genauer gesagt, kann die Kombination aus der Standardeinheit und der Zusatzeinheit einschließlich dem Lei- ψ More precisely, the combination of the standard unit and the additional unit including the cable
If ter 13 012 zur Übertragung von Signalen von der Standardeinheit zu der Zusatzeinheit, dem Leiter 13 011 zurIf ter 13 012 for the transmission of signals from the standard unit to the additional unit, the conductor 13 011 to the
($? 40 Übertragung von Signalen von der Zusatzeinheit zu der Standardeinheit, der Steuereinheit 13 032 und der Il Hauptbetriebseinheit 13 031, so daß Signale automatisch oder manuell ausgetauscht werden, und zwar ebenso($? 40 Transmission of signals from the additional unit to the standard unit, the control unit 13 032 and the Il main operating unit 13 031, so that signals can be exchanged automatically or manually, in the same way
p wie die Taktimpulse, durch die Steuereinheit gesteuert werden, was außerordentlich vorteilhaft ist, weil dadurchp like the clock pulses, are controlled by the control unit, which is extremely advantageous because it allows
jH der Energieverbrauch gesenkt werden kann und zugleich die Anzahl der Bauelemente vermindert werden kann,jH the energy consumption can be reduced and at the same time the number of components can be reduced,
li| weil das Signal für den Zeitgeber oder für die Taktimpulse von der Standardeinheit geliefert werden kann. Es istli | because the signal for the timer or for the clock pulses can be supplied by the standard unit. It is
|| 45 ein Status-Abtastblock vorgesehen, von welchem ein Status, der die Beziehung zwischen der Zusatzeinheit und Iff der Standardeinheit angibt, der Status der Zusatzeinheit selbst, der Status der Standardeinheit (z. B. der Status|| 45 a status sensing block is provided, of which a status indicating the relationship between the additional unit and Iff of the standard unit indicates the status of the additional unit itself, the status of the standard unit (e.g. the status
Il einer Batterie) ebenso wie der Status der externen Umgebung abgetastet werden können. Insbesondere dort, woIl a battery) as well as the status of the external environment can be scanned. Especially where
|g es erwünscht ist, die Anzahl der externen Operationselemente oder die Anzahl der Operationszustände zu ver-| g it is desirable to know the number of external operation elements or the number of operation states
$. mindern, ist es erforderlich, bestimmte Operationselemente durch die Standardeinheit und die Zusatzeinheit $. It is necessary to reduce certain operational elements through the standard unit and the additional unit
H so gemeinsam zu verwenden. Durch Ermittlung dieser Zustände ist es möglich, eine zufriedenstellende Anord- ?'! nung der Standardeinheit und der Zusatzeinheit zu liefern.H so to use together. By determining these states, it is possible to achieve a satisfactory arrangement ? '! the standard unit and the additional unit.
j| Beispielsweise werden in einer automatischen Schnell-Langsam-Zusatzeinrichtung die Eingangsklemme SU2 j | For example, the input terminal SU 2
*■'? der Standardeinheit und die Eingangsklemme Ui der Zusatzeinheit gemeinsam mit dem Operationsschaltele-* ■ '? the standard unit and the input terminal Ui of the additional unit together with the operational switching element
;:|i ment der Standardeinheit verbunden, und das normale Eingangssignal zur Korrektur der Sekunden und das Ein-;: | i ment of the standard unit, and the normal input signal for correcting the seconds and the input
gi 55 gangssignal zur Steuerung des automatischen Schnell-Langsam-Betriebes werden von einem Signal zur Einstel- ;, lung der Markierungsanzeige der Vielfachalarme unterschieden. Für einen Vielfachalarm-Zusatz wird der Sta-gi 55 output signal for controlling the automatic fast-slow operation is provided by a signal for setting ;, development of the marker display of the multiple alarms. For a multiple alarm addition, the status
f;| tus der Ansteuerung der Standardeinheit durch deren externe Steuerung dadurch abgetastet, daß die Informa-f; | tus of the control of the standard unit is scanned by its external control in that the information
% tion ermittelt wird, welche die Anzeigedaten bestimmt, und das abgetastete Signal wird dazu verwendet, Daten % tion is determined, which determines the display data, and the sampled signal is used to data
fj1.; zwischen der Zusatzeinheit und dem Vielfachalarm-Zusatzsystem auszutauschen, welche für das Standardsy-fj 1 .; to be exchanged between the additional unit and the additional multiple alarm system, which
;, . 60 stern erforderlich sind. In einem solchen Falle ist ein Vielfachalarm-Zusatzsystem erforderlich, um nur die ' i Daten der Alarmzeit aufzunehmen, welche durch die Standardeinheit gebildet werden. Es ist auch möglich, die;,. 60 stars are required. In such a case, a multiple alarm add-on is required to only detect the 'i to record data of the alarm time, which are formed by the standard unit. It is also possible that
rι Steuereinheit 13 032 so aufzubauen, daß sie die Anzeige und das Zeiteinheitensignal in der Standardeinheitrι control unit 13 032 so that it has the display and the time unit signal in the standard unit
steuern kann. Beispielsweise wird dort, wo die Daten, welche den Monat und das Datum betreffen, eingestellt werden sollen, bei einem Vielfachalarm-Zusatz ein Steuersignal verwendet, um einen »Punkt« zum Aufieuch-65 ten zu bringen, welcher anzeigt, daß die angezeigte Ziffer ein Datum darstellt, und es wird ein Buchstabe DATE verwendet, um einen Doppelpunkt zu löschen, welcher zur Anzeige einerStunde dient. Im Falle einerautomatischen Schnell-Langsam-Zusatzeinrichtung wird ein Schnell-Langsam-Korrektursignal einem Zeitsteuerimpulsgenerator zugeführt, welcher eine Standardzeiteinheit bildet, so daß die die Zeitsteueroperation von der Uhrcan control. For example, where the data relating to the month and date to be set, using a control signal at a multiple alarm accessory to bring ten to one "point" to Aufieuch- 6 5, which indicates that the number displayed represents a date and a letter DATE is used to delete a colon which is used to indicate an hour. In the case of a fast-slow automatic accessory, a fast-slow correction signal is supplied to a timing pulse generator which constitutes a standard unit of time so that the timing operation of the clock can be performed
.'■■. '■■ 2626th
gesteuert wird. Der Signalleiter 13 042 dient dazu, nicht nur die Daten zu übertragen, sondern er dient auch zur Übertragung verschiedener Taktimpulse und Zeitsteuerimpulse ebenso wie zur Übertragung eines elektrischen Stromes. Während beispielsweise in diesem Beispiel die Standardeinheit mit Taktimpulsen Φ, und Φ2 arbeitet, die eine Frequenz von 16 384 kHz haben, werden intermittierende Taktimpulse Φ? und Φ$, welche eine mittlere Frequenz von 1024 Hz haben und durch intermittierende Unterbrechung der Taktimpulse Φ, und Φ2 mit einem Intervall von 1/16 Sekunde erzeugt werden, der Zusatzeinheit zugeführt. Obwohl auf diese Weise die Standardeinheit und die Zusatzeinheit bei verschiedenen Taktfrequenzen arbeiten, tauschen sie Synchronsignale aus. Diese Anordnung erübrigt die Notwendigkeit, einen unabhängigen Taktimpulsgenerator für die Zusatzeinheit vorzusehen, so daß dadurch der Energieverbrauch gesenkt wird, weil es nicht erforderlich ist, einen Oszillator zu verwenden. Weiterhin werden die Signale Φ UCl und Φ UCl zur Lieferung einer Boost-Energie und zur Übertragung ekies Signals zur Wiedergabe eines ZüTernimpulses von der Standardeinheit auf die Zusatzeinheit übertragen. In der Zusatzeinheit wird das Signal gleichgerichtet und durch eine Dioden-Gleichrichterschaltung verstärkt, und das verstärkte Ausgangssigrtal wird dem Anzeigetreiber zugeführt. Es ist auch möglich, die Zusatzeinhei t dadurch zu betreiben, daß die verstärkte oder angehobene Spannung oder eine Gleichspannung verwendet wird, welche von einem Zwischenpunkt der Dioden-Gleichrichterschaltung abgeleitet wird.is controlled. The signal conductor 13 042 is used not only to transmit the data, but it is also used to transmit various clock pulses and timing pulses as well as to transmit an electrical current. For example, while in this example the standard unit works with clock pulses Φ, and Φ 2 , which have a frequency of 16 384 kHz, intermittent clock pulses Φ? and Φ $, which have an average frequency of 1024 Hz and are generated by intermittent interruption of the clock pulses Φ, and Φ 2 with an interval of 1/16 second, are supplied to the additional unit. In this way, although the standard unit and the auxiliary unit operate at different clock frequencies, they exchange synchronous signals. This arrangement eliminates the need to provide an independent clock pulse generator for the auxiliary unit, thereby reducing power consumption because it is not necessary to use an oscillator. Furthermore, the signals Φ UCl and Φ UCl for supplying boost energy and for transmitting ekies signals for reproducing a ZüTernimpulses are transmitted from the standard unit to the additional unit. In the additional unit, the signal is rectified and amplified by a diode rectifier circuit, and the amplified output signal is fed to the display driver. It is also possible to operate the additional unit by using the boosted or raised voltage or a DC voltage which is derived from an intermediate point of the diode rectifier circuit.
Gemäß den obigen Ausführungen hat ein System, welches die Kombination aus der in der F i g. 4A dargestellten Zusatzeinheit und der Standardeinheit umfaßt, eine Anzahl von Merkmalen, welche nicht in jeder der Einheiten vorhanden sein können, weil eine solche Kombination eine einzigartige Kombination der Merkmale beider Einheiten gewährleistet.In accordance with the above, a system which comprises the combination of the one shown in FIG. 4A Additional unit and the standard unit includes a number of features which are not in each of the units May be present because such a combination is a unique combination of the characteristics of both Units guaranteed.
Die Fig. 26 zeigt ein grundlegendes Blockdiagramm eines Beispiels einer Zusatzeinheit, welche Mehrfachalarm- und Schnell-Langsam-Funktionen ausübt. Zur Vereinfachung ist die Verdrahtung für die Ziffernimpulse, die Zeitsteuerimpulse, die Taktimpulse, die φ-Impulse und die Zeitsteuersignale, welche die Kombinationen von zwei oder mehreren davon umfaßt, nicht dargegestellt. Die Tabelle IV zeigt die klassifizierten Funktionen der entsprechenden Blöcke, die in den Fig. 27A, 27B und 27C dargestellt sind. In der Tabelle IV zeigen die Hauptimpulszuführungen, die mit α bezeichnet sind, eine Gruppe von Einrichtungen zur Wiedergabe oder zur Synthesierung grundlegender Impulssignale, die erforderlich sind, um die Zusatzeinheit zu betreiben. Die mit b bezeichneten Status-Abtastungen zeigen eine Gruppe von Einrichtungen zur Abtastung verschiedener Zustände, welche die Möglichkeit bieten, auf indirektre Weise die Zusatzeinheit durch die Standardeinheit zu steuern und Veränderungen in den Zuständen herbeizuführen. Die mit c bezeichnete Steuersignalerzeugung zeigt eine Gruppe von Einrichtungen zur Bildung eines Signals, welches die Steuerung der Zusatzeinheit bestimmt. In einigen Fällen spielt nicht nur die Zusatzeinheit, sondern auch die Standardeinheit und eine solche Steuersignalerzeugung eine wesentliche Rolle beim Beirieb der Zusatzeinheit. Die Gattersysteme oder die logischen Verknüpfungssysteme, welche mit d bezeichnet sind, sind solche logischen Verknüpfungssysteme, welche in Verbindung mit Hauptbetriebselementen vorgesehen sind und durch Signale gesteuert werden, welche von der Hauptbetriebseinheit oder von den Steuersignalen des Statusdetektors geliefert werden, oder es sind Haupt-Versorgungsquellen oder andere Gattersysteme. Die mit e bezeichneten Hauptbetriebssysteme entsprechen der Einrichtung zur Messung der mittleren Frequenzabweichung des Zeiteinheitensignals im Falle der automatischen Schnell-Langsam-Steuerung, während sie den Registerschaltungen im Falle des Mehrfachalarmsystems entsprechen. Aus dem Vergleich zwischen der Fig. 26 und der Fig. 25 ist ersichtlich, daß die Fig. 26 ein Beispiel eines Systems zeigt, welches durch die Taktimpulse gesteuert wird, die von der Standardeinheit ausgesandt werden, weil die Hauptimpuls-Versorgungseinrichtung 13 069 durch die Signale gesteuert wird, welche von der Standardeinheit 13 010 geliefert werden, und weil die Hauptimpulsversorgungseinrichtungl3 069 ein Signal 13 065 liefert, welches aus einem Eingangssignal 13 050 zu der Status-Detektoreinrichtung, der Steuersignalerzeugungseinrichtung 13 063 und der Hauptbetriebseinheit 13 064 zusammengesetzt ist. Die Fig. 26 entspricht direkt dem in den F i g. 27 A, 27B und 27C dargestellten Blockdiagramm, so daß gemäß Tabelle IV die Gruppen a, b, c, d und e, weiche die in den Fig. 27 A, 27B und 27C dargestellten Blöcke umfassen, auch die Blöcke 13 069, 13 062, 13 063 und 13 064 umfassen, die in der Fig. 26 dargestellt sind.Fig. 26 shows a basic block diagram of an example of an auxiliary unit which performs multiple alarm and fast-slow functions. For the sake of simplicity, the wiring for the digit pulses, the timing pulses, the clock pulses, the φ pulses and the timing signals, which include the combinations of two or more thereof, is not shown. Table IV shows the classified functions of the respective blocks shown in Figs. 27A, 27B and 27C. In Table IV, the main pulse feeds, labeled α , show a group of devices for reproducing or synthesizing basic pulse signals required to operate the auxiliary unit. The status scans labeled b show a group of devices for scanning different states, which offer the possibility of indirectly controlling the additional unit through the standard unit and bringing about changes in the states. The control signal generation designated by c shows a group of devices for generating a signal which determines the control of the additional unit. In some cases, not only the auxiliary unit but also the standard unit and such control signal generation play an essential role in the operation of the auxiliary unit. The gate systems or the logical combination systems, which are denoted by d , are logical combination systems which are provided in connection with main operating elements and are controlled by signals which are supplied by the main operating unit or by the control signals of the status detector, or they are main supply sources or other gate systems. The main operating systems denoted by e correspond to the device for measuring the mean frequency deviation of the time unit signal in the case of the automatic fast-slow control, while they correspond to the register circuits in the case of the multiple alarm system. By comparing Fig. 26 and Fig. 25, it can be seen that Fig. 26 shows an example of a system which is controlled by the clock pulses sent by the standard unit because the main pulse supply device 13069 is controlled by the Signals is controlled, which are supplied by the standard unit 13 010 , and because the main pulse supply device 13 069 delivers a signal 13 065, which is composed of an input signal 13 050 to the status detector device, the control signal generating device 13 063 and the main operating unit 13 064 . FIG. 26 corresponds directly to that in FIGS. 27A, 27B and 27C, so that according to Table IV, groups a, b, c, d and e, which include the blocks shown in FIGS. 27A, 27B and 27C, also include blocks 13 069, 13 062 , 13 063 and 13 064 shown in FIG.
(in Fig. 27A-27C)Outputs
(in Figs. 27A-27C)
Wiedergabesignalcomposite digital
Playback signal
WlDTH-aWlDTH-a
Signalübertragung und
EmpfangsimpulsbreiteΦ signal form, synthesis off
Signal transmission and
Receive pulse width
WKT. WDT. WATI,
WATO Φ1-Φ4
WKT. WDT. WATI,
WATO
verschiedener KombinationenSynthesis from timing signals
different combinations
Fortsetzungcontinuation
KJassifikationsgruppe No.KJassification Group No.
Symbolsymbol
Inhaltcontents
AusgängeOutputs
(in Fig. 27A-27C)(in Figs. 27A-27C)
Bei der Beschreibung des Aufbaus und der Arbeitsweise des Ausführungsbeispiels der Zusatzeinheit gemäß Fig. 27A, 27B und 27C wird zunächst die Gesamtfunktion der Einheit erläutert. Die Zusatzeinheit weist einen Schieberegisterring 1490 mit 64 Bits auf, welcher deran ausgebildet ist, daß er Alarmzeitdaten, aufnehmen kann, eine Gruppe von Gatterblöcken 1401 bis 1454 einschließlich verschiedener Gatterschaltungen zur Steuerung des Schieberegisterrings und eine Einrichtung zur Erzeugung verschiedener Signale zur Betätigung der Gatterschaltungen, einen automatischen Schnell-Langsam-Einsteliblock 1480 und einen zusätzlichen Gatterblock 1470. Die 64 Bits des Schieberegisterrings 149t können vier Alarmzeitdaten für Stunde und Minute aufnehmen. Es ist möglich, die Anzahl der Daten zu erhöhen, indem weitere Schieberegister hinzugefügt werden. Es ist auch möglich, jeweils einen Alarm für einen Monat, ein Datum, eine Stunde und eine Minute einzustellen. Die Alarmzeitdaten können AM und PM unterscheiden, und sie können entweder den täglichen Alarmmodus auswählen, bei welchem an jedem Tag zu einer bestimmten Zeit ein Alarm gegeben wird oder sie können den vorübergehenden Alarmmodus auswählen, in welchem die iCoinzidenz der eingestellten Zeit und der momentanen Zeit nur einmal abgetastet wird, und eine Alarmeinrichtung zu betätigen, während danach der eingestellte Alarm automatisch gelöscht wird. Die Einstellung der Mehrfach-Alarmdaten der Zusatzeinheit erfolgt dadurch.In describing the construction and the mode of operation of the exemplary embodiment of the additional unit according to FIG 27A, 27B and 27C, the overall function of the unit will first be explained. The additional unit has a Shift register ring 1490 with 64 bits, which is designed so that it can receive alarm time data, a group of gate blocks 1401 to 1454 including various gate circuits for control the shift register ring and a device for generating various signals for actuating the gate circuits, an automatic fast-slow adjustment block 1480 and an additional gate block 1470. The 64 bits of the shift register ring 149t can hold four alarm time data for hour and minute. It is possible to increase the number of data by adding more shift registers. It is also possible to set an alarm for a month, a date, an hour and a minute. the Alarm time data can distinguish AM and PM, and you can select either daily alarm mode, which gives an alarm at a certain time every day or you can choose the temporary one Select the alarm mode in which the iCoincidence of the set time and the current Time is sampled only once, and to activate an alarm device, while thereafter the set Alarm is automatically cleared. The setting of the multiple alarm data of the additional unit takes place in this way.
2828
daß die Standardeinheit verwendet wird, so daß es nicht erforderlich ist, der Zusatzeinheit ein externes Betätigungselement hinzuzufügen.that the standard unit is used, so that it is not necessary for the additional unit to have an external operating element to add.
Bei dem Schnell-Langsam-System ist es möglich, die Schwingungsfrequenz eines als Massenprodukt hergestellten Quarz-Oszillatorelementes mit einem Fehler von 7 x 10~7 anzupassen, ohne daß ein Trimm-Kondensator oder Korrektur-Kondensator verwendet wird. Eine solche Anpaßgenauigkeit führt zu einem Fehler von 2 see pro Monat, welcher kleiner ist als der Fehler des Oszillators, der einen beim Hersteller angepaßten Quarz-Kristall verwendet. Bei dieser Ausführungsform ist es möglich, sofort die Schnell- und die Langsam-Operation mit hoher Genauigkeit einzustellen, indem das Ergebnis der Messung eines durchschnittlichen Frequenzfehlers, der durch Effekte der Umgebungstemperatur hervorgerufen wird, weiterhin das Ergebnis des Verhaltens des Benutzers und die Alterung des Quarz-Oszillators über eine Woche in Bezug auf eine Standarduhr in der erforderlichen Weise berücksichtigt werden.In the fast-slow system, it is possible to adjust the oscillation frequency of a manufactured as a mass product quartz oscillator element with an error of 7 x 10 ~ 7 without a trim capacitor or correction capacitor is used. Such a matching accuracy leads to an error of 2 seconds per month, which is smaller than the error of the oscillator which uses a quartz crystal adapted by the manufacturer. In this embodiment, it is possible to immediately set the fast and slow operations with high accuracy by taking the result of measurement of an average frequency error caused by effects of the ambient temperature, the result of the behavior of the user and the aging of the quartz -Oscillators over a week in relation to a standard clock are taken into account in the required manner.
In der Tat kann bei der erfindungsgemäßen Uhr eine Frequenzanpassung mit so außerordentlich hoher Genauigkeit vom Benutzer erreicht werden (in einem Maß, in welchem es von einem Fachmann nicht erreicht werden kann), welcher den »Sekunderv'-Null-R.ücksteilknopf in einem A.bstand von einer Woche zweimal drückt, z. B. nach Maßgabe eines genauen Zeitsignais, wie es im Radio übertragen wird. Durch eine solche Maßnähme wird eine Kompensation für die Laufgeschwindigkeit in Abhängigkeit von dem auf eine Woche bezogenen Fehler erzielt. Es hat sich gezeigt, daß eine genaue Schnell-Langsam-Einstellung, welche vorgenommen wird, indem die Lebensgewohnheiten des Benutzers berücksichtigt werden, bei anderen Quarz-Uhren als der erfindungsgemäßen Uhr nicht erreicht werden kann.In fact, with the clock according to the invention, a frequency adjustment can be so extraordinarily high Accuracy can be achieved by the user (to the extent that it cannot be achieved by a professional can be), which the "secondary nerve" zero reverse button in an A. interval of one week twice presses, e.g. B. in accordance with an exact time signal, as it is transmitted on the radio. Through such a measure is a compensation for the running speed depending on the week Made mistakes. It has been shown that a precise fast-slow setting made which quartz watches other than the clock according to the invention can not be achieved.
Die Gatterschaltungen 1404,1405 und 1406 sind für den Schieberegisterring 1490 vorgesehen und dienen dem Zweck in halbparalleler Anordnung die erforderlichen Daten in kurzer Zeit zuzuführen, und diese Gatterschaltungen werden dazu verwendet, eine Alarmmarkierungsziffer zu setzen und die Daten zu löschen, wie es nachfolgend erläutert wird. Das Ausgangssignal SRG-IU wird von der Zusatzeinheit zu der Standardeinheit gesendet, und zwar unter der Zeitsteuerung der Impulse D1 bis Z)14 beim normalen Gebrauch der Uhr. Das Ausgangssignal SRG-121 dient dazu, die Anzahl der Shift-Impulse pro Zeiteinheit des Schieberegisters 1490 unter normalen Bedingungen zu ändern und einen Status, in welchem eine Alarmzeit ausgesandt wurde, wenn Alarmzeitdaten von der Zusatzeinheit an die Standardeinheit geführt wurden, um die Alarmzeit einzustellen. Aus diesem Grunde wird die Position der Ableitung der Daten um ein Bit verschoben. Das Ausgangssignal SRG-441 wird dazu verwendet, die Monats- und die Datums-Informationen zu vergleichen, welche von der Standardeinheit |The gate circuits 1404, 1405 and 1406 are provided for the shift register ring 1490 and serve the purpose of supplying the required data in a semi-parallel arrangement in a short time, and these gate circuits are used to set an alarm flag and clear the data, as will be explained below . The output signal SRG-IU is sent from the additional unit to the standard unit under the timing of the pulses D 1 to Z) 14 during normal use of the watch. The output signal SRG-121 is used to change the number of shift pulses per time unit of the shift register 1490 under normal conditions and a status in which an alarm time has been sent when alarm time data has been sent from the additional unit to the standard unit in order to set the alarm time . For this reason, the position of the derivation of the data is shifted by one bit. The output signal SRG-441 is used to compare the month and date information, which is provided by the standard unit |
ausgesandt wurden, und zwar mit den Datums-Alarmdaten, welche in dem Schieberegister 1490 gespeichert 30 j$ sind, während das Ausgangssignal SRG-311 dazu dient, die Echtzeit-Information, die in der Standardeinheit gespeichert ist, mit der Alarmzeit zu vergleichen, welche in der Alarmeinheit der Zusatzeinheit gespeichert ist. fjjwith the date alarm data stored in the shift register 1490 30 j $, while the output signal SRG-311 is used to compare the real-time information stored in the standard unit with the alarm time, which is stored in the alarm unit of the additional unit. fjj
Grundsätzlich ist das Zeitsystem gemäß der Erfindung ein zeitserieller Typ, so daß es möglich ist, alle Daten zu |iIn principle, the time system according to the invention is of a time-series type, so that it is possible to add all data to | i
verarbeiten, indem ein Signal von einem Punkt des Schieberegisterrings abgeleitet wird. Da jedoch gemäß der &process by deriving a signal from a point on the shift register ring. However, since according to the &
Erfindung der Taktimpuls intermittierend gegeben wird, ist es unmöglich, die Informationen zu verarbeiten, wenn sie nicht parallel verarbeitet werden. Demgemäß wird der Fluß der Hauptsignale des Alarmsystems in Verbindung mit der Hauptoperationseinheit diskutiert. Genauer gesagt, die Daten, welche der Eingangsklemme DIN zugeführt werden, werden in den Schieberegisterring 1490 mit 64 Bit über eine Gatterschaltung 1407 zugeführt, welche das Einschreiben der Informationen in das Schieberegister und die darin befindlichen Speicher steuert, und über einen Datendemodulationsblock 1409. Die Gatterschaltung 1407 schreibt Informationen in den Schieberegisterring 1490 in Abhängigkeit von einem Eingabebestimmungssignal SA ein, welches von einem Eingabedatensteuerblock geliefert wird. Signale, welche von den Ausgangsklemmen SRG-IU und SRG-121 des Schieberegisterrings genommen wurden, dienen als.DOt/r-Signal, und zwar mit Hilfe einer Gatterschaltung 1401, welche die Informationsausgabe steuert, wobei die Signale dem Eingang DATA-IN der Standardeinheit zugeführt werden durch Taktimpulse Φ* und Φ2 + geshiftet, welche von Taktimpulsen Φ, und Φ2 erzeugt wurden, und zwar von der Standardeinheit durch die Taktimpuls-Steuerschaltung 1408. Es ist möglich, die Kapazität des Schieberegiaterrings 1490 zu erhöhen, indem ein Schieberegister 1494 mit 64 (n-1) Bit zwischen seiner Ausgangsklemme AXO und der Eingangsklemme AXI angeordnet wird, wo es eine natürliche Zahl darstellt.In the invention the clock pulse is given intermittently, it is impossible to process the information if it is not processed in parallel. Accordingly, the flow of the main alarm system signals will be discussed in connection with the main operating unit. More precisely, the data which are supplied to the input terminal DIN are supplied to the shift register ring 1490 with 64 bits via a gate circuit 1407, which controls the writing of the information into the shift register and the memories therein, and via a data demodulation block 1409. The gate circuit 1407 writes information into the shift register ring 1490 in response to an input designation signal SA supplied from an input data control block. Signals that were taken from the output terminals SRG-IU and SRG-121 of the shift register ring are used as the.DOt/r signal with the aid of a gate circuit 1401 which controls the information output, the signals being connected to the DATA-IN input of the standard unit are fed by clock pulses Φ * and Φ 2 + shifted, which were generated by clock pulses Φ, and Φ 2 , from the standard unit by the clock pulse control circuit 1408. It is possible to increase the capacity of the shift gate ring 1490 by adding a shift register 1494 with 64 (n-1) bits between its output terminal AXO and the input terminal AXI , where it represents a natural number.
Gemäß F i g. 27 A, 27B und 27C empfängt die Zusatzeinheit Signale von der Standardeinheit an ihren Taktimpuls-Eingangsklemmen Φ, und Φ2, an der Dateneingangsklemme DIN, an der Bezugsziffern-Signaleingangsklemme Dn, an der Anzeigebezugsziffernklemme DD. an den Eingangsklemmen Φ^ι und Φυα *"Γ eme zusammengesetzte Zeitsteuersignaleingabe, an der Eingangsklemme MSIN für ein manuelles Shiftsignal und an der Markierungseinstellsignal-Eingangsklemme UDII. Eine Ausgangsklemme DOUT der Zusatzeinheit ist mit einer Eingangsklemme DIN der Standardeinheit verbunden, und eine Ausgangsklemme DCL ist mit einer Eingangsklemme DCL verbunden. Auf diese Weise werden Informationen zwischen der Standardeinheit und der Zusatzeinheit über die entsprechenden Eingangs- und Ausgangsklemmen ausgetauscht.According to FIG. 27A, 27B and 27C, the auxiliary unit receives signals from the standard unit at its clock pulse input terminals Φ, and Φ 2 , at the data input terminal DIN, at the reference numeral signal input terminal Dn, on the display reference numeral terminal D D. at the input terminals Φ ^ ι and Φυα * " Γ eme composite time control signal input, at the input terminal MSIN for a manual shift signal and at the marker setting signal input terminal UDII. An output terminal DOUT of the additional unit is connected to an input terminal DIN of the standard unit, and an output terminal D. CL is connected to an input terminal D CL , in this way information is exchanged between the standard unit and the additional unit via the corresponding input and output terminals.
Die Zusatzeinheit weist außerdem eine Ausgangsklemme FSO für Impulssignale auf, welche die Geschwindigkeit der Uhr einstellen, wobei diese Klemme mit einer Eingangsklemme FIN der Standardeinheit verbunden ist, welche die Impulssignale dazu verwendet, die Frequenz dere Zeitmeßeinheitensignale zu korrigieren. Wei- ^o terhin weist die Zusatzeinheit eine Ausgangsklemme AXO und eine Eingangsklemme AXI auf, welche die Installation zusätzlicher Schieberegister ermöglichen, um die Kapazität des Mehrfachalarmspeichers in der Zusatzeinheit zu vergrößern. Während ein direkter Kurzschluß dieser Klemmen AXI und AXO die Möglichkeit bietet, vier verschiedene Alarmzeiten einzustellen, werden acht Daten hinzugefügt, indem zusätzlich 64 Bits vorgesehen werden, und es werden 16 Daten zugefügt, indem zusätzliche 256 Bits vorgesehen werden. Es ist zu berücksichtigen, daß bei Daten oberhalb von 16 die Klemme CONT der Standardeinheit auf einem hohen Pegel gehalten werden muß, um die Taktimpulse in einem kontinuierlichen Modus zu verwenden.The additional unit also has an output terminal FSO for pulse signals which set the speed of the clock, this terminal being connected to an input terminal FIN of the standard unit which uses the pulse signals to correct the frequency of their time measurement unit signals. Furthermore, the additional unit has an output terminal AXO and an input terminal AXI , which allow the installation of additional shift registers in order to increase the capacity of the multiple alarm memory in the additional unit. While a direct short circuit of these terminals AXI and AXO allows four different alarm times to be set, eight data are added by providing an additional 64 bits and 16 data are added by providing an additional 256 bits. It should be noted that for data above 16, the CONT terminal of the standard unit must be held high in order to use the clock pulses in a continuous mode.
Eingangs- und Ausgangsklemmen der Gatter und Flip-Flops sind ebenfalls für den Zweck vorgesehen, dieInput and output terminals of the gates and flip-flops are also provided for the purpose of the
'; Uhr mit entsprechender Flexibilität auszustatten. In den F i g. 27A, 27B und 27C ist mit einer gestrichelten Linie eine Booster-Schaltung 1470 dargestellt, weiche im Hinblick auf eine Flexibilität logische Verknüpfungsschaltungen verwendet. Die Inverter weisen N-Kanal-Transistoren auf, deren Substrate elektrisch von den Substraten anderer Ksjl-Operationstransistoren isoliert sind. Die Quelle eines P-Kanal-Transistors ist mit V33I verbunden. 5 Die Impulse 0UCx uns 0UC2, welche durch ein Gatter 14 703 zueinander suplementär gestaltet werden, werden'; To equip the clock with the necessary flexibility. In the F i g. 27A, 27B and 27C a booster circuit 1470 is shown with a dashed line, which uses logical combination circuits with regard to flexibility. The inverters have N-channel transistors, the substrates of which are electrically isolated from the substrates of other Ksjl operational transistors. The source of a P-channel transistor is connected to V 33 I. 5 The pulses 0UC x uns 0UC 2 , which are made complementary to one another by a gate 14 703
( durch die Kombination aus einem Kondensator Cl und einer Diode Dl geklemmt, bzw. durch eine Kombination aus einem Kondensator Cl und einer Diode DI. Dies erfolgt in der Weise, daß ihre hohen Pegel gleich dem Pegel V33I werden. Die auf diese Weise geklemmten Ausgangsimpulse werden den Ausgangsklemmen der Inverter zugeführt, welche in einer positiven Rückführung in einer kreuzweisen Verbindung derart geschaltet sind, daß 10 ein negatives Potential gleich der Breite der Impulsspannung auf der negativen Spannungsquellenseite des entsprechenden Inverters entwickelt wird, wobei das Quellenpotential V33I des Feldeffekt-Transistors an seiner ( Clamped by the combination of a capacitor Cl and a diode Dl, or by a combination of a capacitor Cl and a diode DI. This is done in such a way that their high levels become equal to the level V 33 I. The in this way clamped output pulses are supplied to the output terminals of the inverter, which are connected in a positive feedback in a crosswise connection such that 10 a negative potential is developed equal to the width of the pulse voltage on the negative power source side of the corresponding inverter, the source potential V 33 I of the field effect Transistor at his
; Basis liegt, so daß ein negatives Potential V^l geliefert wird, welches 2 K^l entspricht. Der Ausgang ^2 ist; Basis is so that a negative potential V ^ l is supplied, which corresponds to 2 K ^ l. The output is ^ 2
\| dazu in der Lage, eine verstärkte oder angehobene Spannung an die Anzeigetreiberschaltung zu liefern, und\ | able to provide a boosted or boosted voltage to the display driver circuit, and
H zwar mit einem Wirkungsgrad von mehr als 95%.H with an efficiency of more than 95%.
I l5 Mit Ysw ist eine Klemme bezeichnet, welche dazu dient, einen Teil der Funktion der Zusatzeinheit zu steuern,I L5 Ysw denotes a clamp which is used to control a part of the function of the auxiliary unit,
γ und mit Ysw ist weiterhin eine Klemme bezeichnet, welche dazu dient, die Anfangsbedingungen eines Teils der γ and Ysw denotes a terminal which is used to set the initial conditions of a part of the
j$ Zähler in der Zusatzeinheit festzulegen. Während die Klemme Ysw dann, wenn sie auf einen hohen Pegel einge-j $ to set the counter in the additional unit. While the Ysw terminal, when turned to a high level,
fi stellt wird, die Möglichkeit schafft, daß die Alarmzeit des Monats, des Tages, der Stunde und der Minute und die- fi , creates the possibility that the alarm time of the month, day, hour and minute and the
i-i jenige der üblichen Stunde und Minute auf dieselbe Zeit eingestellt werden, ermöglicht sie dann, wenn sie aufi-i those of the usual hour and minute can be set to the same time, then enables them when they are on
t 20 einen tiefen Pegel eingestellt wird, die Einstellung der Stunde und der Minute allein. Die Klemme Xsw dientt 20 is set to a low level, the setting of the hour and minute alone. The terminal Xsw is used
;■ dazu, die Anfangsposition eines statischen elektrischen Servosystems festzulegen, welches die Geschwindigkeit; ■ to determine the starting position of a static electric servo system, which determines the speed
H der Uhr steuert. Wenn die Klemme Xsw während einer kurzen Zeitperiode auf einem hohen Pegel gehalten wird,H controls the clock. If the terminal Xsw is held high for a short period of time,
'|; erreichen die Zählungen in den Zählern, welche das Servosystem bilden, rasch den Wert Null, und die positiven'|; the counts in the counters that make up the servo system quickly reach zero, and the positive ones
5 und negativen Steuerbereiche werden im wesentlichen einander gleich in der Breite in Bezug auf diesen Punkt. I 25 Die den Klemmen Φχ und Φ2 sowie DIN zugeführten Signale treten gepulst, d. h. intermittierend auf, wenn £ die Klemme CONT der Standardeinheit auf einem tiefen Pegel liegt, und sie treten kontinuierlich auf, wenn dies !?■!;· nicht der Fall ist. Die den Klemmen Du, 0UCx und 0UCi zugeführten Signale sind immer kontinuierlich. Die5 and negative control areas become substantially equal to each other in width with respect to this point. I 25 The signals fed to terminals Φ χ and Φ 2 as well as DIN occur in a pulsed manner, ie intermittently when the CONT terminal of the standard unit is at a low level, and they occur continuously when this!? ■!; · Not the Case is. The signals fed to terminals Du, 0UC x and 0UCi are always continuous. the
_j? Zusatzeinheit ist so ausgebildet, daß sie ordnungsgemäß betrieben werden kann, unabhängig von dem Modus,_j? Additional unit is designed so that it can be operated properly, regardless of the mode
£, in welchem die Signale 0X, Φ2 und DIN auftreten.£, in which the signals 0 X , Φ 2 and DIN occur.
U 30 Solche Daten, welche von der Standardeinheit der Klemme DIN der Zusatzeinheit zugeführt werden, wer-U 30 Such data, which are fed from the standard unit to the DIN terminal of the additional unit, are
j-, den einer Schieberegister-Ringschaltung 1490 über einen Datendemodulatorblock 1409 zugeführt. Der Daten-j- fed to a shift register ring circuit 1490 via a data demodulator block 1409. The data
■' demodulatorblock dient dazu, den Einfluß der Anzeigemodulation von dem von der Standardeinheit zugeführ-■ 'demodulator block is used to reduce the influence of the display modulation from the supplied by the standard unit
•i'i; ten Signal zu löschen.• i'i; to delete the th signal.
■ij Die Zuführung der Daten zu dem Schieberegisterring 1490 erfolgt über ein Gatter 1407, welches durch ein■ ij The data are fed to the shift register ring 1490 via a gate 1407, which is controlled by a
I 35 Steuersignal S/l gesteuert wird, welches durch einen Dateneingabe-Steuerblock 1403 erzeugt wird. Die Ausgän-I 35 control signal S / l is controlled, which is generated by a data input control block 1403. The output
f ge SRG-Ul OUT und SRC7-121 OUT der Schieberegister-Ringschaltung werden in der Form eines Ausgangs f ge SRG-Ul OUT and SRC7-121 OUT of the shift register ring circuit are in the form of an output
|s DOUT über eine Ausgangsgatter 1401 aufgenommen. Das Ausgangsgatter 1401 wird durch Steuersignal SB 1| s DOUT recorded via an output gate 1401. The output gate 1401 is activated by control signal SB 1
6 und SBl gesteuert, welche von einem Datenausgangssteuerblock 1402 zugeführt werden, während ein Auss gangssignal SB 3 des Steuerblocks 1402 in der Form eines Ausgangssignals DCL angelegt wird, um die Löschung Ji; 40 der Daten in der Standardeinheit zu steuern.6 and SBl controlled, which are fed from a data output control block 1402, while an output signal SB 3 of the control block 1402 in the form of an output signal DCL is applied to the deletion Ji; 40 of the data in the standard unit to control.
I Der Schieberegisterring weist Schieberegister mit insgesamt 64 Bit auf und ist dazu in der Lage, vier verschie-I The shift register ring has shift registers with a total of 64 bits and is able to store four different
g dene Alarmzeitdaten zu speichern.to save the alarm time data.
I Die Taktimpulse Φ, und Φ2 mit verschiedenen Phasen werden durch eine Taktsteuerschaltung 1408 zu denI The clock pulses Φ, and Φ 2 with different phases are converted to the by a clock control circuit 1408
fe Impulsen Φ* und Φ2 + verdünnt, welche dann dem Schieberegisterring 1490 zugeführt werden, um dessenfe pulses Φ * and Φ 2 + diluted, which are then fed to the shift register ring 1490 to reduce its
% 45 Betrieb zu steuern. Die Taktsteuerschaltung 1408 wird durch ein Signal CONT Φ gesteuert, welches den Durch- % 45 operation to control. The clock control circuit 1408 is controlled by a signal CONT Φ , which the through
I gang der Taktimpulse überwacht. Das Steuersignal CONT Φ wird durch einen manuellen Shiftblock 1420The output of the clock pulses is monitored. The control signal CONT Φ is generated by a manual shift block 1420
S erzeugt.S generated.
1I; Das Eingangssignal Dn steuert die Anzeige des Monats und des Tages des Monats sowie der Woche. Das 1 I; The input signal D n controls the display of the month and the day of the month and the week. That
nt Datum kann konstant angezeigt werden, indem das Signal Dn einer Eingangsklemme DD einer Anzeigetreiber-nt date can be displayed constantly by connecting the signal D n to an input terminal DD of a display driver
V 50 schaltung zugeführt wird, welche getrennt vorgesehen wird.V 50 circuit is supplied, which is provided separately.
?·:.' Eine Wiedergabeschaltung 1430 für Qi ist so ausgebildet, daß sie zusammengesetzte Ziffernsignale von den? · :. ' A Qi reproducing circuit 1430 is adapted to receive composite digit signals from the
:£ Signalen 0UCx und 0UC2 ableitet, während das Signal Dn als Bezug für die Ziffercnirnpulse dient Solche zu-: £ signals 0UC x and 0UC 2 , while the signal D n is used as a reference for the digit pulse.
j? sammengesetzten Signale, werden dargestellt durch Q1 = D1 + D1 + x, wobei / = 1,2,..., 16 und Qij = Qi- Es ist zuj? composite signals, are represented by Q 1 = D 1 + D 1 + x , where / = 1,2, ..., 16 and Qij = Qi- Es is closed
ψ bemerken, daß die Signale 0UC1 und 0UC1 auch ursprünglich für die Anhebungs- oder Verstärkungszwecke ψ note that the 0UC 1 and 0UC 1 signals were originally used for boosting or amplifying purposes
If': 55 erzeugt wurden.If ': 55 were generated.
i"i Eine Wiedergabeschaltung 1431 für Tij gibt ein Signal wieder, welches mit dem ansteigenden Teil des Zeit-i "i A reproducing circuit 1431 for Tij reproduces a signal which, with the increasing part of the time
n Steuersignals 7J von den Signalen 0UC1 und 0UC2 synchronisiert ist und synthetisiert Zeitsteuersignale T2, TJ, n control signal 7J is synchronized by the signals 0UC 1 and 0UC 2 and synthesizes timing signals T 2 , TJ,
'i; Tg und Tx verschiedener Phasen in Reaktion auf Taktimpulse Φχ und Φ2, und zwar auf der Basis eines unter Ver- 'i; Tg and T x of different phases in response to clock pulses Φ χ and Φ 2 , on the basis of a
■5f wendung der Schieberegister wiedergegebenen Signals. Die Zeitsteuerimpulse Tx bis 7g, welche auf diese Weise■ 5f application of the shift register reproduced signal. The timing pulses T x to 7g generated in this way
■ ■{ 60 unter Verwendung der Taktimpulse Φ x und 02 wiedergegeben wurden, treten intermittierend auf, was unter die- ■ ■ { 60 were reproduced using the clock pulses Φ x and 0 2 , occur intermittently, which is
; J sen Umständen auch die Taktimpulse 0X und Φ2 tun. Die Schaltung 1431 gibt auch zusammengesetzte Zeit-; J sen circumstances, the clock pulses 0 X and Φ 2 do. Circuit 1431 also outputs composite time
;■; Steuerimpulse 7J2 und Tu wieder. Hier gelten die Beziehungen Tx2=Tx+T2 und Tu = T2 + ζ, und da die Zeit-; ■; Control pulses 7J 2 and Tu again. Here the relationships Tx 2 = T x + T 2 and T u = T 2 + ζ apply, and since the time
(I Steuerimpulse 7J bis ξ aus den zusammengesetzten Zeitsteuerimpulsen 7J2 und T2* reproduzierbar sind, kann (I control pulses 7J to ξ from the composite timing pulses 7J 2 and T 2 * are reproducible, can
■ die Verschaltung innerhalb der integrierten Schaltung wesentlich vereinfacht werden. Ein Zeitsteuersignalgene-■ the interconnection within the integrated circuit can be significantly simplified. A timing signal generation
' 1^ 65 rator TPG-a 1454 ist derart ausgebildet, daß er beliebige Signale aus wiedergegebenen Ziffernsignalen Qi aus-' 1 ^ 65 rator TPG-a 1454 is designed in such a way that it outputs any signals from reproduced digit signals Qi.
: ■; wählt sowie aus den Zeitsteuersignalen 7j und den Zeitsteuersignalen φχ bis j>4, welche unten diskutiert werden, : ■; selects as well as from the timing signals 7j and the timing signals φ χ to j> 4 , which will be discussed below,
,'; sowie weiterhin aus den Taktimpulsen Φ, und Φ2, so daß ein logisches Produktsignal wie φ-J) n T% 0X syntheti-, '; and also from the clock pulses Φ, and Φ 2 , so that a logical product signal such as φ-J) n T% 0 X synthesized
;■; siert oder zusammengesetzt wird.; ■; is assembled or assembled.
i1 30i1 30
Der zeitliche Ablauf des Signalaustausches zwischen der Standardeinheit und der Zusatzeinheit unter verschiedenen Bedingungen wird gesteuert durch Steuersignale WKT, WDT, WAT\ und WAT0, die durch den Block 1451 erzeugt werden.The timing of the signal exchange between the standard unit and the additional unit under different conditions is controlled by control signals W KT , W DT , W AT \ and W AT0 , which are generated by block 1451.
Mit 1428 ist eine Schaltung zur Erzeugung von Zeitsteuersignalen φ zur Synchronisation bezeichnet. Die Ausgangsdaten der Standardeinheit werden der Anzeigemodulation unterworfen, um das Blinken oder Blitzen mit IHz auszufahren, wenn eine Koinzidenz der Korrekturzifier oder des Alarms vorhanden ist, so daß eine Störung verursacht wird, wenn die Informationen auf der Basis der Blinkphase ausgelesen werden. Da dies dadurch verhindert werden kann, daß nur die Standardeinheit mit einer zusätzlichen Datenausgabeklemme DATA OUT versehen wird, welche frei von einer Modulation ist, kann diese Klemme zusätzlich zu dem Datenausgang für Anzeigezwecke vorgesehen werden. In der veranschaulichten Ausfuhrungsform kann die Datenausgabeklemme, welche ausschließlich für die Zusatzeinheit verwendet werden, deshalb entfallen, weil dadurch Ausgangsklemmen bei der integrierten Schaltung eingespart werden, und stattdessen werden ein Signal φ2, welches mit dem abfallenden Teil von 1 Hz synchronisiert ist und ein Signal q>t2, welches ein Produkt aus φ2 und g>} ist, dadurch synthesiert oder zusammengefaßt, daß das Signal g>3 aus einer Speicherzyklusbreite gebildet wird und mit dem abfallenden Teil eines 2-Hz-Signals der Zeitmeßdaten durch Auswahl einer Phase synchronisiert wird, welche von dem Einfluß des Blinkens oder Blitzens frei ist. Wenn das Signal ψ} als der Term des logischen Produktes mit dem Abtastimpuls multipliziert wird, welcher dazu dient, den Inhalt des Datensignals zu ermitteln, so können die Informationen nur bei einem hohen Pegel von q>s ausgelesen werden, so daß auf diese Weise Störungen vermieden sind. Das Signal p4 wird in Bezug auf das Signal φ3 um einen Speicherzyklus verzögert.1428 denotes a circuit for generating timing signals φ for synchronization. The output data of the standard unit are subjected to the display modulation in order to extend the blinking or flashing at IHz if there is a coincidence of the correction numerals or the alarm, so that a disturbance is caused when the information is read out on the basis of the blinking phase. Since this can be prevented by only providing the standard unit with an additional data output terminal DATA OUT , which is free from modulation, this terminal can be provided in addition to the data output for display purposes. In the illustrated embodiment, the data output terminal, which is used exclusively for the additional unit, can be omitted because this saves output terminals in the integrated circuit, and instead a signal φ 2 , which is synchronized with the falling part of 1 Hz, and a signal q> t2 , which is a product of φ 2 and g> } , synthesized or combined in that the signal g> 3 is formed from a memory cycle width and synchronized with the falling part of a 2 Hz signal of the timing data by selecting a phase which is free from the influence of blinking or flashing. If the signal ψ} as the term of the logical product is multiplied by the sampling pulse, which is used to determine the content of the data signal, the information can only be read out at a high level of q> s , so that interference in this way are avoided. The signal p 4 is delayed by one storage cycle with respect to the signal φ 3.
Eine Schaltung 1429 einer Schaltung KT-DISP-DET-b zur Abtastung des Zustandes der momentanen Zeitanzeige ist derart ausgebildet, daß die Daten gelöscht werden, welche mit dem Monat und dem Tag eines Monats-Tages-Alarms zusammenfallen, und zwar nur dann, wenn die momentane Zeit auf der Anzeigefläche der Uhr angezeigt wird, um die Beziehung DD = D6 zu ermitteln.A circuit 1429 of a circuit KT-DISP-DET-b for sampling the state of the current time display is designed in such a way that the data which coincide with the month and the day of a month-day alarm are deleted, and only if the current time is displayed on the face of the watch to find the relationship DD = D 6 .
Eine Schaltung 1427 einer Schaltung AT-DISP-DETECT-b zur Abtastung des Zustandes einer Alarmzeitanzeige spricht auf den Alarmeinstellmodus der Uhr an, und wenn dieser Modus ermittelt wird, werden leere Daten und Steuerungen der Richtung der Signalübertragung zwischen der Standardeinheit und der Zusatzeinheit angegeben. Die Schaltung 1427 liefert zwei Signale, nämlich QSATX und QSATl, welche eine Phasenverschiebung von einem Speicherzyklus gegeneinander aufweisen, um den Speicherzyklus abzutasten, unmittelbar nachdem der Anzeigemodus auf die Alarmzeit umgeschaltet wurde, und sie bildet weiterhin ein Signal QA für die Anzeige AT aus dem logischen Produkt der zwei Signale. Die Schaltung 1427 gibt leere Daten an, wenn das Signal QpSATX, QpSATl auf einem hohen Pegel liegt. Die Signale QSATX und ASATl werden einer Schaltung zum manuellen Verschieben zugeführt, welche mit MAN-SHIFT bezeichnet ist, und zwar zur Verschiebung des Taktsteuersignals, und weiterhin auch dem Block zur Erzeugung der Signale SA und SB, um die Eingangs- und die Ausgangsdaten zu schalten.A circuit 1427 of a circuit AT-DISP-DETECT-b for sensing the state of an alarm time display is responsive to the alarm setting mode of the watch, and when this mode is detected, empty data and controls of the direction of signal transmission between the standard unit and the auxiliary unit are given. The circuit 1427 supplies two signals, namely QSATX and QSATl, which have a phase shift of a memory cycle with respect to one another in order to sample the memory cycle immediately after the display mode has been switched to the alarm time, and it also forms a signal QA for the display AT from the logic Product of the two signals. The circuit 1427 indicates empty data when the signal QpSATX, QpSATl is high. The signals QSATX and ASATl are fed to a circuit for manual shifting, which is labeled MAN-SHIFT , to shift the clock control signal, and also to the block for generating the signals SA and SB to switch the input and output data .
Eine Alarmzeit-Koinzidenz-Detektorschaltung AT-AET-bX41S dient dazu, die Koinzidenz einer Alarmzeit, welche in der Zusatzeinheit gespeichert ist, mit der momentanen Zeit zu ermitteln, welcher von dem Standardteil zugeführt wird. Die Schaltung AT-AET-b vergleicht ein Ausgangssignal von SRGSXX mit der momentanen Zeit, und bei einer Koinzidenz wird sofort die Alarmzeit gelöscht, welche in dem entsprechenden Schieberegister gespeichert ist, und zwar unter Verwendung eines Signals QERAT innerhalb desselben Speicherzyklus. Das mit DET bezeichnete Koinzidenzsignal wird auch einem Block SRG-STOP zugeführt, um dadurch den Betrieb der Schieberegister anzuhalten.An alarm time coincidence detector circuit AT-AET-bX41S is used to determine the coincidence of an alarm time, which is stored in the additional unit, with the current time, which is supplied by the standard part. The circuit AT-AET-b compares an output signal from SRGSXX with the current time, and in the event of a coincidence the alarm time, which is stored in the corresponding shift register, is cleared immediately using a signal QERAT within the same storage cycle. The coincidence signal labeled DET is also fed to a block SRG-STOP in order to thereby stop the operation of the shift register.
In gleicher Weise vergleicht eine Monats-Tages-Alarmkoinzidenz-Detektorschaltung eine Monats-Tages-Information mit entsprechenden Alarmdaten im normalen Zeitanzeigemodus. Ein Koinzidenzsignal von dieser Schaltung löscht die Markierung, welche die Alarmzeitdaten mit den obengenannten Alarmdaten verbindet, und zwar durch die Verwendung des Gatters 1402.In the same way, a month-day alarm coincidence detector circuit compares month-day information with corresponding alarm data in normal time display mode. A coincidence signal from this one Circuit deletes the marking that connects the alarm time data with the above alarm data, by using gate 1402.
Die Schaltung SRG-STOPX416 hängt mit einem Ausgang der Schaltung 1425 und einer automatischen Angabe einer leeren Adresse zusammen. Die Stopp-Steuersignale enthalten ein Alarmzeit-Koinzidenzsignal DETAT und ein automatisches Index-Steuersignal Qq>3ATX ■ QpSATl, während die Stopp-Auslösesteuersignale aus einem Signal 6051 und einem Abtastsignal OHAT für eine leere Adresse bestehen. Dies bedeutet im Hinblick auf die Koinzidenz in der Alarmzeit, daß die Übertragung des Alarmzeitsignals zu der Standardeinheit um 1 Minute unterbrochen wird, und zwar auf der Seite der Zusatzeinheit. Die Standardeinheit ist für diese eine Minute in entsprechender Weise in Funktion, und zwar bei einer Uhr, welche einen einzigen Alarm auslöst.The circuit SRG-STOPX416 is related to an output of the circuit 1425 and an automatic specification of an empty address. The stop control signals contain an alarm time coincidence signal DETAT and an automatic index control signal Qq> 3ATX ■ QpSAT1, while the stop trigger control signals consist of a signal 6051 and a sampling signal OHAT for an empty address. With regard to the coincidence in the alarm time, this means that the transmission of the alarm time signal to the standard unit is interrupted by 1 minute on the side of the additional unit. The standard unit functions in a corresponding manner for this one minute, namely in the case of a clock which triggers a single alarm.
Ein Gatter 1410 von OHÄT-b ist so ausgebildet, daß es sin Ausgangssignai einer leeren Adresse der Schaltung SRG-STOP ermittelt. Wenn im Alarmeinstellmodus eine leere Adresse ermittelt wird, modifiziert die Standardeinheit das entsprechende Alarmdatenausgangssignal in den gelöschten Zustand. Wenn die Zusatzeinheit die entsprechenden gelöschten Daten empfangt und sie zu der Standardeinheit überträgt, kann in den oberen Ziffern der Standardeinheit ein Fehler auftreten, weil die vier Bits der Minutenziffern alle auf hohen Pegeln liegen. Um dies zu vermeiden, wird ein Gatter 1411 verwendet, beispielsweise ein Gatter wie das Gatter 1405 in der Zusatzeinheit, welches die 10-Minuten-Ziffer der entsprechenden Daten auf Null löscht.A gate 1410 of OHÄT-b is designed so that it detects sin output signals of an empty address of the circuit SRG-STOP . If an empty address is found in the alarm setting mode, the standard unit modifies the corresponding alarm data output signal to the cleared state. When the auxiliary unit receives the corresponding erased data and transmits it to the standard unit, an error may occur in the upper digits of the standard unit because the four bits of the minute digits are all high. To avoid this, a gate 1411 is used, for example a gate like gate 1405 in the additional unit, which clears the 10-minute digit of the corresponding data to zero.
Eine manuelle Shifit-Schaltung MAN-SHIFT-c 1420 führt ein Taktimpuls-Steuersignal an den Taktsteuerblock ω 1408, um die relative Synchronisierung der Schieberegister-Ringschaltung 1490 und der Schieberegisterschaltung der Standardeinheit zu verändern. Die manuelle Shift-Schaltung 1420 führt ein Steuersignal MS12 an eine Ausgangssteuerschaltung 1402, um die Möglichkeit zu schaffen, daß neue Daten manuell von der Zusatzeinheit zu der Standardeinheit übertragen werden können. Eine Klemme SIM ist mit einem Alarm-Überwachungsschalter verbunden.A manual shifit circuit MAN-SHIFT-c 1420 feeds a clock pulse control signal to the clock control block ω 1408 in order to change the relative synchronization of the shift register ring circuit 1490 and the shift register circuit of the standard unit. The manual shift circuit 1420 feeds a control signal MS 12 to an output control circuit 1402 in order to create the possibility that new data can be transferred manually from the additional unit to the standard unit. A SIM terminal is connected to an alarm monitoring switch.
Ein Markierungseinstellblock 1452 ist so ausgebildet, daß die tägliche, die vorübergehende, die monatliche und die Tageszeit sowie ein Alarm der zusätzlichen Alarmdaten eingestellt werden können, und er stellt diese Markierungen in Abhängigkeit von der Anzahl der Veränderungen in dem Pegel des Eingangssignals UDII ent-A marker setting block 1452 is designed so that the daily, temporary, monthly and time of day as well as an alarm of the additional alarm data can be set, and it sets these markers depending on the number of changes in the level of the input signal UDII.
sprechend ein. Der Markierungseinstellblock 1452 ist auch in der Weise zu betreiben, daß er die Zusatzalarmzeit löschtspeaking a. The marker set block 1452 is also operable to set the extra alarm time clears
Ein Signal MS © Hrd von dem manuellen Shift-Block 1420 zu dem Markierungseinstellblock 1452 geführt, um dadurch die Zählung in einem Zähler für die obengenannten Markierungseinstellung auf Null zu bringen, wodurch die Markierungs-Einstelloperation leicht mit Genauigkeit ausgeführt werden kann.A signal MS © Hrd from the manual shift block 1420 is supplied to the marker setting block 1452 to thereby zero the count in a counter for the above marker setting, whereby the marker setting operation can be easily carried out with accuracy.
Ein Beispiel einer Mehrfachalarm-Zusatzschaltung ist in den F i g. 28 A und 28B veranschaulicht Ein Schiebeiegister, welches im mittleren Teil der Zeichnung dargestellt ist, weist 64 Daten-Hip-Hops auf, welche mit 111 bis 448 bezeichnet sind. Der Schieberegisterring ist in der Weise dargestellt, daß er durch zwei Klemmen Ax0 und Ax\ unterbrochen ist, um die Möglichkeit vorzusehen, daß zusätzliche Schieberegister 1494 nach Bedarf eingefügt werden können. Die Klemmen Ax0 und Ax\ werden direkt verbunden, wenn die Schieberegister 1494 nicht vorhanden sind. Ein Ausgang DOUT ist mit der Klemme DATA-IN der Standardeinheit verbunden, während ein Ausgang DCL mit der Klemme DATA CL in Verbindung ist (siehe F i g. 8). Die Klemme DATAOUT des Standardsystems ist mit einer Eingangsklemme DIN der Zusatzeinheit verbunden. Mit Φ2 + und CONT<P sind Reservesignale bezeichnet, welche in Verbindung mit einem weiteren Zusatzsystem zur Verfügung stehen. DaAn example of an additional multiple alarm circuit is shown in FIGS. FIGS. 28A and 28B illustrate a sliding register, which is shown in the middle part of the drawing, has 64 data hip-hops, which are labeled 111 to 448. The shift register ring is shown interrupted by two terminals Ax 0 and Ax \ to provide the ability to add additional shift registers 1494 as needed. The terminals Ax 0 and Ax \ are connected directly if the 1494 shift registers are not available. An output DOUT is connected to the DATA-IN terminal of the standard unit, while an output DCL is connected to the DATA CL terminal (see FIG. 8). The DATAOUT terminal of the standard system is connected to a DIN input terminal of the additional unit. Reserve signals, which are available in connection with another additional system, are designated by Φ 2 + and CONT <P. There
die Signale DIN, Φ2 und Φ2 intermittierend auftreten, muß eine entsprechende Vorkehrung getroffen werden, um eine Unterscheidung zu treffen, wann die Zusatzeinheit in Kombination mit der Standardeinheit angesprochen ist. Die Zusatzeinheit ist derart ausgebildet, daß sie normalerweise betätigbar ist, unabhängig von dem Signalmodus, d. h. unabhängig davon, ob ein intermittierender oder ein kontinuierlicher Signalmodus vorliegt. Die Eingangsdaten von außen werden durch eine entsprechende Wellenformung in ein Signal DINl umge-the signals DIN, Φ 2 and Φ 2 occur intermittently, appropriate precautions must be taken to distinguish when the additional unit is addressed in combination with the standard unit. The additional unit is designed in such a way that it can normally be actuated, regardless of the signal mode, ie regardless of whether there is an intermittent or a continuous signal mode. The input data from the outside are converted into a signal DINl by a corresponding waveform shaping.
formt, und zwar durch zwei Inverter, welche in einem Datenverarbeitungsblock 1409 vorhanden sind, und sie
werden den Schieberegistern über das Eingangsgatter 1407 zugeführt. Das Gatter 1407 wird durch ein Steuersignal
SA gesteuert, welches durch den Dateneingabe-Steuerblock 1403 erzeugt wird. Die Eingangsdaten werden
mit dem hohen Pegel des Signals SA eingeschrieben und laufen in dem Ring der Schieberegister mit niedrigem
Pegel um. Ein Ausgangssignal des Schieberegisterrings wird von dem Ausgang des Schieberegisters SRG-111
oder SRG-Ul entnommen und der Ausgangsklemme DOUT über den Ausgangs-Steuerblock 1401 zugeführt,
von wo das Signal der Klemme DATA-IN des grundlegenden Zeitmeßblocks 203 zugeführt wird. Der Ausgangsgatterblock
1401 wird durch Ausgangssteuersignale SS1 und SB 2 gesteuert, welche jeweils durch den Ausgangs-Steuerblock
1402 erzeugt werden. Daten für die Anzeige der Markierungen werden durch den Ausgangs-Steuerblock
1401 erzeugt und von diesem auch übertragen. Die Daten für die Markierungsanzeige sind in spezieller
Weise vorbereitete Informationen, welche nur während der Alarmeinstellung kontinuierlich an die Datenelemente
geführt werden, wobei sie dauernd auf dem tiefen Pegel der Markierungsziffern bleiben, oder es sind die
Daten D8 und D i6 im grundlegenden Zeitmeßsystem, d. h. Datenelemente D i6T2 und 0162J, so daß dadurch eine
praktische Einstellung der Alarmdaten erleichtert wird.
Während die Monats-Tages-Daten eines Monats-Tages-Alarms nach den unten folgenden Erläuterungen eingestellt
werden, wird ein Datensignal Dl6T2 zur Anzeige der Datenmarkierung an die Eingangsklemme DIN der
Standardeinheit 10 geliefert, um anzuzeigen, daß es sich bei den Daten um Monats-Tages-Daten handelt.forms by two inverters which are present in a data processing block 1409, and they are fed to the shift registers via the input gate 1407. The gate 1407 is controlled by a control signal SA which is generated by the data input control block 1403. The input data is written with the high level of the signal SA and circulates in the ring of shift registers with a low level. An output signal of the shift register ring is taken from the output of the shift register SRG-111 or SRG- U1 and applied to the output terminal DOUT via the output control block 1401, from where the signal is applied to the DATA-IN terminal of the basic timing block 203. The output gate block 1401 is controlled by output control signals SS1 and SB 2 , which are generated by the output control block 1402, respectively. Data for the display of the markings are generated by the output control block 1401 and also transmitted from it. The data for the marker display is information prepared in a special way, which is continuously fed to the data elements only during the alarm setting, whereby it remains permanently at the low level of the marker digits , or it is the data D 8 and D i6 in the basic timing system, ie Data elements D i6 T 2 and 0 16 2J, so that a practical setting of the alarm data is thereby facilitated.
While the month-day data of a month-day alarm is set as explained below, a data signal D 16 T 2 for displaying the data mark is supplied to the input terminal DIN of the standard unit 10 to indicate that the data is present is monthly-daily data.
Die Datenkomponente Z),67J ist in der Weise aufgebaut, daß bei der Einstellung eines Monats-Tages-Alarms bestätigt werden kann, ob die Schieberegister der Zusatzeinheit zwei Alarmdaten aufnehmen können. Bei der Einstellung eines Monats-Tages-Alarms wird zunächst eine Alarmzeit eingestellt und es werden dann dieThe data component Z), 6 7J is structured in such a way that when a monthly / daily alarm is set, it can be confirmed whether the shift register of the additional unit can accept two alarm data. When setting a monthly / daily alarm, an alarm time is set first and then the
•to Monats-Tages-Daten eingestellt, welche mit den Alarmdaten verbunden sind. In diesem Zusammenhang ist es wesentlich zu wissen, ob irgendwelche Adressen für die Einstellung der Monats-Tages-Daten offen sind. Im Hinblick auf die Tatsache, daß in dem erfindungsgemäßen System die Alarmeinstellmarke eingeschaltet wird, wenn eine Alarmzeit eingestellt wird, wird eine Alarmeinstellmarke an die Klemme DIN der Standardeinheit 203 geliefert, und zwar mittels des Zeitsteuersignals von Di6T4, und zwar selbst in dem Status, in welchem keine Alarmzeiten eingestellt wurden, wobei die Alarmeinstellmarkierungen somit abgeschaltet bleiben, wodurch angezeigt wird, daß keine Monats-Tages-Daten in die folgenden Adressen eingegeben werden können, da sie bereits andere Alarmzeiten enthalten.• Set to monthly-daily data, which are linked to the alarm data. In this context it is essential to know whether any addresses are open for setting the month-day data. In view of the fact that in the system according to the invention the alarm setting flag is turned on when an alarm time is set, an alarm setting flag is supplied to the terminal DIN of the standard unit 203 by means of the timing signal from Di 6 T 4 , even in the Status in which no alarm times have been set, the alarm setting flags thus remaining off, indicating that no month-day data can be entered in the following addresses because they already contain other alarm times.
Der Schieberegisterring 1490 wird durch Taktimpulse Φ,+ und Φ2 getrieben, welche von dem gesteuerten Taktimpuls-Generatorblock 1408 geliefert werden. Die Taktimpulse Φ,+ und Φ2 werden geliefert, indem die Taktimpulse Φ| und Φ2 verdünnt werden, welch" von der Standardeinheit zugeführt werden, um die relative Phase zwischen dem Schieberegisterring 321 und dem Schieberegisterring (64 Bits) der Standardeinheit 203 zu steuern. Die Verdünnung bzw. Verschmälerung der Taktimpulse erfolgt bei einem tiefen Pegel des Signals CONTΦ. Das Ausgangssteuersignal SBl, welches durch den Ausgangssteuerblock 1402 erzeugt wird, wird se ausgebildet, daß es die Übertragung eines Signals SRG-lll-OUT steuert, indem das Gatter 1401 geöffnet wird.The shift register ring 1490 is driven by clock pulses Φ, + and Φ 2 which are supplied by the controlled clock pulse generator block 1408. The clock pulses Φ, + and Φ 2 are supplied by the clock pulses Φ | and Φ 2 , which are supplied by the standard unit in order to control the relative phase between the shift register ring 321 and the shift register ring (64 bits) of the standard unit 203. The thinning or narrowing of the clock pulses occurs when the signal CONTΦ is low . the output control signal SBl, which is generated by the output control block 1402 is formed se that it controls the transmission of a signal SRG-lll-OUT by the gate is opened 1,401th
wenn in dem normalen Modus Daten von der Zusatzeinheit 12 gemäß der erfindungsgemäßen Ausbildung zu der Standardeinheit 10 übertragen werden. Andererseits ist das Signal 552 so ausgebildet, daß es die im Falle einer Überwachung oder einer Einstellung eines Alarms angezeigten Daten von der Zusatzeinheit zu der Standardeinheit überträgt. Die Steuersignale SB 1 und 552 werden in Phase durch 4 Bits in bezug aufeinander abgeleitet. Das Signal 55 3 stellt die logische Summe der Signale SB 1 und 552 dar, und es wird dazu verwendet, diejenigen Daten zu löschen, welche von der Zusatzeinheit zugeführt sind und in den Schieberegistern der Standardeinheit 10 gespeichert sind. In dem Schieberegisterring 1490 sind Gatter 1405 und 1406 vorhanden, durcr welche Identifikations-Markierungsdaten eingestellt werden, und zwar unter Verwendung des Einstellelement: der Standardeinheit, wobei diese Daten in Teile eingegeben werden, welche D16T2 und Di6T4 entsprechen, die während der Einstellung von Alarmdaten unbenutzt bleiben. Da bei der veranschaulichten Ausführungsforrr eine Verarbeitung auf einer zeitseriellen Basis keine ausreichende Kapazität findet, und zwar aufgrund der ver dünnten oder verschmälerten Impulse, wird zum Teil eine zeitparallele Verarbeitung durch die Gatter 1405 unc 1406 im Hinblick auf die Einstellung der Identifikations-Markendaten ausgeführt. Mit 1404 ist ein Gatte: bezeichnet, welches dazu dient, die Monats-Tages-Daten um 12.00 Uhr mittags des Tages zu löschen, an welif, in the normal mode, data are transmitted from the additional unit 12 to the standard unit 10 according to the embodiment according to the invention. On the other hand, the signal 552 is designed so that it transmits the data displayed in the event of monitoring or setting of an alarm from the additional unit to the standard unit. The control signals SB 1 and 552 are derived in phase by 4 bits with respect to each other. The signal 55 3 represents the logical sum of the signals SB 1 and 552, and it is used to delete the data which are supplied by the additional unit and are stored in the shift registers of the standard unit 10. In the shift register ring 1490, there are gates 1405 and 1406 by which identification tag data are set using the setting element: the standard unit, these data being input into parts corresponding to D 16 T 2 and Di 6 T 4, the remain unused while setting alarm data. Since, in the illustrated embodiment, processing on a time-series basis does not find sufficient capacity due to the thinned or narrowed pulses, time-parallel processing is partially carried out by the gates 1405 and 1406 with a view to setting the identification mark data. With 1404 a husband is: denotes, which is used to delete the month-day data at 12 noon of the day on wel
chem der Monat und der Tag mit den entsprechenden Alarmdaten zusammengefallen sind.chem the month and the day have coincided with the corresponding alarm data.
Es ist zweckmäßig, an dieser Stelle der Beschreibung einer bevorzugten Ausführungsform die Beziehung in der Synchronisation zwischen der Standardeinheit und der Zusatzeinheit zu erläutern.It is useful at this point in the description of a preferred embodiment to describe the relationship in explain the synchronization between the standard unit and the additional unit.
Der Schieberegisterring 1490 der Zusatzeinheit und der Schieberegisterring der Standardeinheit arbeiten nicht immer in voller Synchronisation miteinander. Die Schieberegister der Standardeinheit erfordern 1/256 see für einen einzelnen Umlauf, und sie laufen somit 256mal pro Sekunde um. Die Schieberegister 1490 der Zusatzeinheit laufen andererseits iömal pro Sekunde um. Somit, sind die Standardeinheit und die Zusatzeinheit in ihrem Umlauf nur einmal bei jeweils 16 Umläufen der Standardeinheit synchron. Wenn man die Standardeinheit von der Seite der Zusatzeinheit aus betrachtet, erfolgt die Arbeitsweise der Standardeinheit für die 15/16-Sekunde, bei welcher die Schieberegister der Zusatzeinheit nicht im Umlauf sind, in einem kurzen Zeitintervall, ·ο welches zwischen zwei Taktimpulsen Φ, und Φ1 liegt, in der Zusatzeinheit, wie es auf einer »sequentiellen Achse der Koordinaten« der Zusatzeinheit ersichtlich ist Aus diesem Grunde und weil Φ, + φ1 auf einem tiefen Pegel liegen, und zwar in dem obengenannten Intervall, werden durch die Zusatzeinheit keine Schwierigkeiten verursacht Die »sequentielle Achse der Koordinaten« bezieht sich hier auf die Achse der Koordinaten, welche sich ergibt, wenn die Beziehung im Ablauf logischer Vorgänge eines sequentiellen logischen Systems gemäß der Ablauffolge auf der Basis eines Maßes aufgetragen werden, welches hier nicht die absolute »Sekunde« ist, sondern die Anzahl der Taktimpulse, welche das serielle System treiben. Wenn die Zusatzeinheit von der Seite der Standardeinheit aus betrachtet wird, kann die Datenübertragung von der Zusatzeinheit zu der Standardeinheit synchron ausgeführt werden, obwohl die erstgenannte Einheit in intermittierender Weise arbeitet, weil beide Einheiten mit synchronisierten Taktimpulsen zumindest während des Betriebs der Zusatzeinheit arbeiten. Im dargestellten Beispiel werden neue Alarmdaten, welche in der ZusatzeinheiT gespeichert sind, im normalen Zustand nur einmal in jedem Speicherzyklus der Zusatzeinheit zur Standardeinheit übertragen, d. h. in 16 Speicherzyklen der Standardeinheit. Dabei zirkulieren in der Standardeinheit die Alarmdaten weiter, welche auf diese Weise zugeführt werden, bis die nachfolgenden Daten sie erreichen, d. h. für 15 Speicherzyklen. Wenn die Klemme COAT der Standardeinheit 10 geerdet wird, um einen hohen Pegel zu erreichen, werden die Taktimpulse von der Standardeinheit in kontinuierlicher Weise geliefert, so daß die Standardeinheit und die Zusatzeinheit in einen voll synchronen Betrieb gelangen. Dies ist für die Arbeitsweise des Systems jedoch nicht nachteilig. Mit anderen Worten, die Beziehung zwischen der Standardeinheit und der Zusatzeinheit kann unter dem Maßstab der Taktimpulse betrachtet werden, außer für die Markierungsformation in dem Ausgangssteuerblock 1401. In diesem außergewöhnlichen Teil werden Markierungssignale in dem Alarmeinstellmodus von der Zusatzeinheit zu der Standardeinheit übertragen, und zwar unter den Zeitsteuerungen von Z)16 ξ und Z)16 ZJ, ohne daß eine Unterscheidung des Modus des Auftretens der Taktimpulse vorhanden ist, wobei die Beziehung in der Signalübertragung zwischen der Zusatzeinheit und der Standardeinheit, wenn sie von der ersten Seite aus gesehen wird, variabel ist, was von dem Modus des Auftretens der Taktimpulse auf der sequentiellen Achse abhängt. Die obengenannte Beziehung bleibt jedoch unverändert, wenn dieser Teil auf der Zeitachse betrachtet wird.The shift register ring 1490 of the additional unit and the shift register ring of the standard unit do not always work in full synchronization with one another. The shift registers of the standard unit require 1/256 see for a single cycle, and thus they cycle 256 times per second. The auxiliary unit's shift registers 1490, on the other hand, rotate ten times per second. Thus, the standard unit and the additional unit are synchronized in their cycle only once every 16 cycles of the standard unit. If you look at the standard unit from the side of the additional unit, the operation of the standard unit for the 15/16 second, in which the shift registers of the additional unit are not in circulation, takes place in a short time interval, which is between two clock pulses Φ, and Φ 1 lies in the addition unit, as can be seen on a "sequential axis of the coordinate" of the auxiliary unit for this reason, and because Φ + φ 1 are at a low level, in the above-mentioned interval are determined by the auxiliary unit no Difficulties caused The "sequential axis of the coordinates" refers here to the axis of the coordinates, which results when the relationship in the course of logical processes of a sequential logical system is plotted according to the sequence on the basis of a measure which here is not the absolute » Second «, but the number of clock pulses that drive the serial system. If the additional unit is viewed from the side of the standard unit, the data transmission from the additional unit to the standard unit can be carried out synchronously, although the former unit works in an intermittent manner because both units work with synchronized clock pulses at least during the operation of the additional unit. In the example shown, new alarm data, which are stored in the additional unit, are transmitted in the normal state only once in each storage cycle of the additional unit to the standard unit, ie in 16 storage cycles of the standard unit. The alarm data continues to circulate in the standard unit and is fed in this way until the subsequent data reaches it, ie for 15 storage cycles. When the COAT terminal of the standard unit 10 is grounded to attain a high level, the clock pulses from the standard unit are continuously supplied so that the standard unit and the auxiliary unit enter into fully synchronous operation. However, this is not disadvantageous for the functioning of the system. In other words, the relationship between the standard unit and the additional unit can be viewed under the scale of the clock pulses, except for the marker formation in the output control block 1401. In this exceptional part, marker signals in the alarm setting mode are transmitted from the additional unit to the standard unit, namely under the timings of Z) 16 ξ and Z) 16 ZJ, without a differentiation of the mode of occurrence of the clock pulses is present, the relationship in the signal transmission between the additional unit and the standard unit, when viewed from the first side, variable is what depends on the mode of occurrence of the clock pulses on the sequential axis. However, the above relationship remains unchanged when this part is viewed on the timeline.
In der Standardeinheit, wie sie in Fi g. 1IA dargestellt ist, wird das Ausgangssignal Q1 der Schieberegister, weiches der Addiereinrichtung zugeführt wird, als Bezugssignal verwendet, und dieses zeitserielle Signal Qi hat seine Zeitsteuerung, welche von Z)1 bis Z)16bestimmt wird, wobei die Ziffer für 1/256 see dem Zeitsteuersignal Z)1 zugeordnet ist. Das Signal Q1 weist eine Verzögerung von 4 Bit in der Detektoreinrichtung der oberen Ziffer auf, welche durch Gatter zur Löschung hindurchgeführt wird bzw. zur Eingabe eines externen Datensignals, wobei es in der Form eines Ausgangssignals DATA-OUT erzeugt wird, nachdem es in einem Datenmodulator um weitere 4 Bit verzögert wurde. Folglich wird das Datenausgangssignal DOUT der Standardeinheit um zwei Ziffern in bezug auf die Ziffernimpulse der Standardeinheit verzögert, und das Däteneingangssignal DATA-IN sowie das Datenlösch-Eingangssignal DATA-CI, der Standardeinheit sind jeweils um eine Ziffer verzögert. In der veranschaulichten Ausführungsform sind, das Ziffernsignal und das Zeitsteuersignal in der Zusatzeinheit mit denselben Indizes wie bei der Standardeinheit bezeichnet, und das Ziffernsignal Z)16 der Zusatzeinheit ist synchron zu dem Ziffernsignal D16 der Standardeinheit in bezug auf die absolute Zeit. Die Standardeinheit überträgt 16 Ziffern von Daten von der 1/256 sec-Ziffer zu der Alarmmarkierung, was den 16 Ziffern der Zusatzeinheit von dem Ziffernsignal D] zu dem Ziffernsignal Di bis Z)16 entspricht. Es sollte daher der Tatsache Beachtung geschenkt werden, daß die Indizes der Ziffernimpulse in der Zusatzeinheit um zwei Ziffern von denjenigen der Standardeinheit bei der Verarbeitung gemeinsamer Daten abweichen. Die Verzögerung beträgt eine Ziffer, wenn Daten von der Zusatzeinheit zu der Standardeinheit übertragen werden. Dies bedeutet, die ZeitsteuerungIn the standard unit, as shown in Fig. 1IA, the output signal Q 1 of the shift register, which is fed to the adder, is used as a reference signal, and this time-series signal Qi has its timing which is determined from Z) 1 to Z) 16 , the digit for 1/256 see is assigned to the time control signal Z) 1 . The signal Q 1 has a delay of 4 bits in the detector device of the upper digit, which is passed through gates for deletion or for the input of an external data signal, wherein it is generated in the form of an output signal DATA-OUT after it is in a Data modulator was delayed by another 4 bits. As a result, the data output signal DOUT of the standard unit is delayed by two digits with respect to the digit pulses of the standard unit, and the data input signal DATA-IN and the data erase input signal DATA-CI of the standard unit are each delayed by one digit. In the illustrated embodiment, the digit signal and the timing signal in the additional unit are denoted by the same indices as in the standard unit, and the digit signal Z) 16 of the additional unit is synchronous with the digit signal D 16 of the standard unit in terms of absolute time. The standard unit transmits 16 digits of data from the 1/256 sec digit to the alarm mark, which corresponds to the 16 digits of the additional unit from the digit signal D] to the digit signal Di to Z) 16 . Attention should therefore be paid to the fact that the indices of the digit pulses in the additional unit differ by two digits from those of the standard unit when processing common data. The delay is one digit when data is transferred from the optional unit to the standard unit. This means the timing
WATI = Du + D16 +D1+ D2,WATI = Du + D 16 + D 1 + D 2 ,
55 wobei ein Alarmdatensignal von der Standardeinheit zu der Zusatzeinheit geführt wird, und die Zeitsteuerung 55 whereby an alarm data signal is fed from the standard unit to the additional unit, and the time control
WATO = Z)14 + Z)13 + Dn + Dn, WATO = Z) 14 + Z) 13 + D n + D n ,
wobei Daten von der Zusatzeinheit zu der Standardeinheit übertragen werden, welche beide von der Zeitsteuerung whereby data is transmitted from the additional unit to the standard unit, both of which are from the timing controller
Dn + Z)14 + Z)15 + D16 D n + Z) 14 + Z) 15 + D 16
der Alarmdaten des Ausgangssignals Q1 in der Standardeinheit abweichen.the alarm data of the output signal Q 1 differ in the standard unit.
Nachfolgend werden verschiedene Möglichkeiten der Informationsübertragung zwischen der Standardeinheit und der Zusatzeinheit beschrieben.Below are various ways of transferring information between the standard unit and the additional unit.
(1) Irn Normalzustand werden Alarmdaten von der Zusatzeinheit zu der Standardeinheit übertragen. Die Alarmdaten werden durch andere Alarmdaten in jedem Speicherzyklus der Zusatzeinheit ersetzt.(1) In the normal state, alarm data is transmitted from the auxiliary unit to the standard unit. the Alarm data is replaced with other alarm data in each memory cycle of the auxiliary unit.
(2) Im Alarm-Einstellmodus (in dem die Alarmzeitdaten aufgezeigt werden) laufen die Schieberegister der Standard- und Zusatzeinheit synchron. Derselbe Saiz von Alarmdaten wird dann wiederholt von der Standardeinheit übertragen und angezeigt. Da derselbe Datenstrom zur Zusatzeinheit und zur Anzeigeeinheit übertragen wird und die Daten normalerweise bei niedriger Frequenz moduliert werden, um einige der Daten blinkend anzuzeigen, finden diese Transfers nur statt, wenn der Synchronisationsimpuls q>} hohen Pegel hat. φ3 hat eine Frequenz von 2 Hz und hat - wie in Fig. 53 gezeigt ist - nur hohen Pegel, wenn keine Blinkmodulation gegeben ist.(2) In the alarm setting mode (in which the alarm time data is displayed), the shift registers of the standard and auxiliary units run synchronously. The same set of alarm data is then repeatedly transmitted and displayed by the standard unit. Since the same data stream is transmitted to the additional unit and the display unit and the data is normally modulated at a low frequency in order to display some of the data in a flashing manner, these transfers only take place when the synchronization pulse q> } is high. φ 3 has a frequency of 2 Hz and - as shown in FIG. 53 - only has a high level when there is no blink modulation.
ίο (3) Im Alarmdaten-Einstellmodus (mit Mehrfachalarmmöglichkeit) ist es möglich, die angezeigten Alarmdaten zu ändern, um sämtliche in der Zusatzeinheit gespeicherten Alarmzeiten darzustellen. Dies geschieht durch Drücken des manuellen Schiebeschalters, wodurch die im Standardsystem gespeicherte Alarmzeit zur Zusatzeinheit übertragen wird, und zwar zu deren Schieberegister synchron mit Ji3. Dann werden die Daten im Schieberegisterring der Zusatzeinheit um vier Worte bezüglich der Zeitfolge des Standardsy-ίο (3) In the alarm data setting mode (with multiple alarm options) it is possible to change the alarm data displayed in order to display all the alarm times stored in the additional unit. This is done by pressing the manual slide switch, whereby the alarm time stored in the standard system is transferred to the additional unit, to its shift register synchronously with Ji 3 . Then the data in the shift register ring of the additional unit are increased by four words with respect to the time sequence of the standard system.
stems verschoben und einmal bei MS® zum Standardsystem übertragen. Die zwei Schieberegisterringestems and transferred once to the standard system at MS®. The two shift register rings
werden dann beim folgenden Speicherzyklus wieder synchrongesetzt. Es wird also nur ein neuer Satz von Alarmieitdaten kontinuierlich angezeigt Wird der Schiebeschalter dauernd gedrückt, so wiederholt sich der obengenannte Vorgang, so daß alle halbe Sekunde eine neue Alarmzeit angezeigt wird.are then set synchronously again in the following storage cycle. So it just becomes a new set of Alarm data displayed continuously If the slide switch is pressed continuously, it repeats itself the above procedure so that a new alarm time is displayed every half second.
(4) Wenn die Alarmzeit mit der momentanen Zeit im Normalzustand zusammenfällt (momentaner Zeitanzeigemodus), wird die Datenübertragung von Zusatzeinheit zu der Standardeinheit für eine Minute unterbro-(4) When the alarm time coincides with the current time in the normal state (current time display mode), the data transmission from the additional unit to the standard unit is interrupted for one minute.
chen, und nachdem diese eine Minute verstrichen ist, wird die Datenübertragung in derselben Richtung wieder aufgenommen.chen, and after this one minute has passed, the data transfer will be in the same direction resumed.
(5) Wenn das System seinen Zustand von dem Normalzustand in den Zustand der Alarmeinstellung ändert, wird zunächst eine leere Adresse der Zusatzeinheit-Daten (Daten um Null Uhr) indiziert. Wenn eine leere Adresse in den Zusatzeinheit-Daten vorhanden ist, werden die Schieberegister der Zusatzeinheit abgeschaltet, so daß die leeren Adressendaten mit dem Standardsystem synchronisiert werden, worauf die leeren Adressendaten von der Zusatzeinheit zu der Standardeinheit übertragen werden. Folglich werden Alarmanzeigedaten von der Standardeinheit zu der Zusatzeinheit synchron zu dem Zeitsteuerimpuls φ3 übertragen. Dies ist eine Funktion, welche in das System eingebaut wurde, um ein Alarmsignal rasch und(5) When the system changes its state from the normal state to the alarm setting state, an empty address of the optional unit data (data at zero o'clock) is first indexed. If there is an empty address in the auxiliary unit data, the shift registers of the auxiliary unit are turned off so that the empty address data is synchronized with the standard system, whereupon the empty address data is transferred from the auxiliary unit to the standard unit. As a result, alarm indication data is transmitted from the standard unit to the auxiliary unit in synchronism with the timing pulse φ 3 . This is a function built into the system to give an alarm signal quickly and
einfach einstellen zu können. Wenn keine leeren Adressen gefunden werden, wird die automatische Indizierungsoperation in 0,5 see angehalten, worauf die synchronisierten Daten von der Zusatzeinheit zu der Standardeinheit übertragen werden. In diesem Zustand befindet sich das System in einem Alarmdaten-Wartemodus. Somit wird eine manuelle Verschiebung oder eine automatische Verschiebung verwendet. Für eine automatische Verschiebung wird die manuelle Verschiebungseingangsklemme 266 (F i g. 18) auf einen hohen Pegel gelegt, und zwar in kontinuierlicher Weise über mehr als eine Sekunde, von wo ab die Alarmdaten der Zusatzeinheit einzeln nacheinander mit einer Rate von einem Datensatz pro Sekunde angezeigt werden, wobei die Verschiebung angehalten wird, wenn die Eingangsklemme auf einen tiefen Pegel zurückgebracht wird.easy to adjust. If no empty addresses are found, the automatic indexing operation will run stopped in 0.5 seconds, whereupon the synchronized data from the additional unit to the Standard unit are transmitted. In this state, the system is in an alarm data waiting mode. Thus, a manual shift or an automatic shift is used. For an automatic shift, the manual shift input terminal 266 (Fig. 18) is open put a high level, continuously for more than a second, from where the Alarm data from the auxiliary unit one at a time at a rate of one data record per second are displayed, shifting being stopped when the input terminal goes low Level is brought back.
(6) Wenn das System sich in seinem Betriebsmodus befindet, der von einer Alarmanzeige in den Normalzustand geändert wird, wird die Signalübertragung von der Zusatzeinheit zu der Standardeinheit ausgeführt, nachdem Alarmdaten von der Standardeinheit zu der Zusatzeinheit synchron zu dem Zeitsteuerimpuls φ2 übertragen wurden.(6) When the system is in its operation mode, which is changed to the normal state by an alarm indication, the signal transmission from the auxiliary unit to the standard unit is carried out after alarm data is transmitted from the standard unit to the auxiliary unit in synchronism with the timing pulse φ 2 .
Während bei der obigen Beschreibung die Signalübertragung in der Weise durchgeführt wurde, daß sie synchron zu dem Zeitsteuerimpuls φζ erfolgt, und zwar zu dem Zweck, den Einfluß des Blinkens oder Blitzens der Daten zu vermeiden, kann eine derartige Synchronisation mit dem Zeitsteuerimpulse φ3 außer Acht gelassen werden, wenn eine Klemme DATA-OUT zur Verfügung steht, welche von dem Einfluß der Blink- bzw. Blitzmodulation frei ist, so daß sie von der Klemme DATAA-OUT unabhängig ist. Bei der veranschaulichten Ausfuhrungsform werden die blinkenden Daten alleine zur Verarbeitung verwendet, weil es erwünscht ist, die AnzahlWhile in the above description the signal transmission has been carried out in such a way that it takes place in synchronism with the timing pulse φ ζ for the purpose of avoiding the influence of the blinking or flashing of the data, such synchronization with the timing pulse φ 3 can except Care should be taken if a DATA-OUT terminal is available which is free from the influence of the blinking or flash modulation , so that it is independent of the DATA A -OUT terminal. In the illustrated embodiment, the blinking data is used solely for processing because it is desirable to have the number
so der Ausgangssignale der Standardeinheit zu vermindern. Weiterhin können auch zusätzliche Schieberegister in der veranschaulichten Ausführungsform eingebaut werden. Für den Fall, daß eine erhebliche große Anzahl von Schieberegistern hinzugefügt werden soll, wird die Klemme CONT der Standardeinheit an die Entriegelungsklemme ULO oder ULT des Schalters in der Weise angeschlossen, daß eine Anzahl.von Daten dadurch eingestellt werden können, daß kontinuierliche Taktimpulse nur während einer Alarmeinstellung verwendet werden und im normalen Zustand der Zeitfehler (in der Größenordnung von einer Sekunde), welcher für die Abtastung einer Alarmzeitkoinzidenz erforderlich ist, dazu verwendet werden kann, als intermittierende Taktimpulse zu dienen. Dadurch wird eine Einsparung in der verbrauchten elektrischen Energie erreicht. In alternativer Weise können kontinuierliche Taktimpulse nur während einer Sekunde bei jedem Umlauf in einer Minute verwendet werden, um elektrische Energie zu sparen. Außerdem wird der Gebrauch eines Rechners, falls er als Zusatz erwünscht ist und mit intermittierend auftretenden Taktimpulsen betrieben wird, nur eine geringe Rechengeschwindigkeit zulassen und somit in der Praxis nicht tragbar sein. Eine Arbeitsweise mit hoher Geschwindigkeit und ein geringerer Energieverbrauch können jedoch bei Verwendung eine Rechners erreicht werden, indem kontinuierliche Taktimpulse nur dann geliefert werden, wenn der Rechner im Betrieb ist oder nur während der Berechnung. Die Tatsache, daß die Taktimpulse in der Weise gesteuert werden können, daß sie entweder intermittierend oder kontinuierlich auftreten, läßt das erfindungsgemäße grundlegende Zeitmeßsystem außerordentlich vorteilhaft werden.so to diminish the output signals of the standard unit. Furthermore, additional shift registers can also be incorporated in the illustrated embodiment. In the event that a significant number of shift registers are to be added, the CONT terminal of the standard unit is connected to the unlocking terminal ULO or ULT of the switch in such a way that a number of data can be set by using continuous clock pulses only during an alarm setting and, in the normal state, the time error (on the order of one second) required for sampling an alarm time coincidence can be used to serve as intermittent clock pulses. This results in a saving in the electrical energy used. Alternatively, continuous clock pulses can only be used for one second on each revolution in one minute in order to save electrical energy. In addition, the use of a computer, if it is desired as an add-on and is operated with intermittently occurring clock pulses, will only permit a low computing speed and thus be unsustainable in practice. A mode of operation at high speed and a lower energy consumption can, however, be achieved when using a computer in that continuous clock pulses are only supplied when the computer is in operation or only during the calculation. The fact that the clock pulses can be controlled to occur either intermittently or continuously makes the basic timing system of the present invention extremely advantageous.
Nachfolgend wird ein Schaltungsblock zur Lieferung eines Signals zum Betreiben des Schieberegisterrings beschrieben.The following is a circuit block for providing a signal to operate the shift register ring described.
Gemäß Fig. 28A, 28B und 28C wird ein Signal ϋΟΝΤΦ, welches dem Taktsteuerblock 1408 zugeführt wird, durch einen Taktimpuls £ Φι verriegelt, so daß es eine Verzögerung hat, die etwas kurzer ist als 1 Ziffer. Das logische Produkt aus dem verzögerten Signal CONT0 und dem Signal Φ wird als ein Signal Φ+ erzeugt, ohne daß ein Spitzenrauschen auftritt. In ähnlicher Weise wird ein Signal Φ{ erzeugt, welches in Bezug auf das Signal Φ2 + eine geringe Verzögerung aufweist. Das Signal CONT Φ muß daher ein Signal sein, welches am eine Ziffer in Bezug auf die Zeitsteuerung vorauseilt, bei welcher ein Taktimpuls auftreten soll. Dieses Signal ΟΟΝΤΦ wird durch die manuelle Shift-Schaltung K20 erzeugt.According to FIGS. 28A, 28B and 28C, a signal ϋΟΝΤΦ, which is fed to the clock control block 1408, is locked by a clock pulse £ Φ ι so that it has a delay which is slightly shorter than 1 digit. The logical product of the delayed signal CONT0 and the signal Φ is generated as a signal Φ + without peak noise occurring. In a similar way, a signal Φ {is generated which has a slight delay in relation to the signal Φ 2 +. The signal CONT Φ must therefore be a signal which leads a digit in relation to the timing at which a clock pulse is to occur. This signal ΟΟΝΤΦ is generated by the manual shift circuit K20.
Die Eingangsklemme MSIN der manuelle Shift-Schaltung 1420 wird mit der Klemme SU2 oder SUT des Standardsystems oder mit einem Alarmüberwachungsschalter für den ausschließlichen Gebrauch bei der Klemme MSIN verbunden, so daß die Schaltung 1420 in Verbindung mit der Schaltoperation in der Standardeinheit betä- "> tigt wird. Jedesmal dann, wenn die Eingangsklemme MSIN in dem Alarmdaten-Anzeigemodus auf einen hohen Pegel gebracht wird, wird ein manuelles Shiftsignal MSl t, welches eine Breite hat, die etwa einen Speicherzyklus entspricht, synchron zu dem Zeitsteuerimpuls q>3 erzeugt, worauf die Signale MSl t und MS31 nacheinander in Abständen von jeweils einem Speicherzyklus erzeugt werden. Diese Signale werden in der in der F i g. 38 veranschaulichten Weise erzeugt. Da die Klemme MSIN kontinuierlich über mehr als eine Sekunde tief gehal- '5 ten wird, treten die Shiftsignale MSl t bis MS31 nacheinander einmal pro Sekunde auf. Die Erzeugung dieser Signale wird unmittelbar unterbrochen, nachdem der Pegel der Klemme MSIN von einem hohen auf einen niedrigen Pegel geändert wurde. Die Taktimpulse, welche durch die Gatterschaltung 1408 hindurchgegangen sind, welche durch das Signal ΟΟΝΤΦ gesteuert wird, erscheinen mit einer Zeitsteuerung, welche im normalen Zustand 12 Bits von Οη bis D2 über Z)16 entfernt ist, welche im Alarmanzeigemodus 4 Bits von D15 bis D2 über Z)16 entfernt ist, weiche in dem folgenden einen Speicherzyklus 4 Bits von Z)14 bis Z)] entfernt ist, weiche in einem weiteren folgenden einen Speicherzyklus 8 Bits von Dn D1 entfernt ist und welche danach 4 Bits von Di5 bis D2 entfernt ist. Weil das Signal ΟΟΝΤΦάό. sich um eine Ziffer gegenüber dem Auftreten eines obengenannten Taktimpulses vorauseilen muß, wird es durch eine Synthesierung oder Zusammenfassung der Ziffernimpulse erzeugt, deren Indizes in der Zahl jeweils um eins reduziert wurde. Im normalen Zustand fehlen den Taktimpulsen, weiche in dem Schieberegisterring in der Zusatzeinheit auftreten, 4 Ziffern von insgesamt 16 Ziffern, so daß die Daten zwischen der Standardeinheit und der Zusatzeinheit um 4 Ziffern unterschiedlich sind oder entsprechend einem Alarmdatensatz in bezug auf einem Speicherzyklus der Taktimpulse, welche von der Standardeinheit angelegt werden. Folglich werden neue Alarmdaten fortschreitend von der Zusatzeinheit zu der Standardeinheit übertragen. Es sei angenommen, daß der Status der Systems von der normalen Anzeige in die Alarmanzeige geändert wird, wobei die Schieberegister der Zusatzeinheit so angesehen werden können, daß sie in dem normalen momentanen Zeitmodus umlaufen, und zwar mit einer Geschwindigkeit, welche dreimal so groß ist wie diejenige in dem Alarm-Anzeigemodus. Somit werden die Daten der Zusatzeinheit, welche mit dem Zeitsteuerimpuls q>} im Alarmanzeigemodus synchronisiert sind, auch mit dem Zeitsteuermodus q>i im normalen Modus synchronisiert. Daraus folgt, daß dann, wenn der Normalzustand auf die Alarmanzeige synchron zu dem Zeitsteuerimpuls p3 umgeschaltet wird, die Alarmanzeigedaten in der Standardeinheit mit den entsprechenden Alarmdaten in der Zusatzeinheit synchron sind. Wenn diese Daten zu der Zusatzeinheit synchron zu dem Zeitsteuerimpuls <p} übertragen werden, und zwar nach einer Korrektur oder Einstellung, werden die entsprechenden Daten in der Zusatzeinheit auch korrigiert oder eingestellt. Falls in der Zusatzeinheit eine leere Adresse durch das Gatter 1410 ermittelt wird, worauf der Datenumlauf in den Schieberegistern unterbrochen wird, und nachdem die Daten, welche die leere Adresse darstellen, in die Standardeinheit eingeschrieben wurden, wurden die Daten der leeren Adresse von der Standardeinheit unter der Zeitsteuerung von φ3 zu der Zusatzeinheit übertragen. Kurz gesagt, die Entsprechung zwischen den Alarmdaten in der Standardeinheit und denjenigen in der Zusatzeinheit wird innerhalb von 0,5 see aufgebaut, was der Frequenz der Zeitsteuerimpulse φ} entspricht, wenn der normale Zustand auf Alarmanzeige umgeschaltet wird. Die Umschaltung der Datenübertragungswege zwischen der Standardeinheit und der Zusatzeinheit, die sich aus einer Veränderung im Betriebsmodus ergeben, können daher stattfinden, ohne daß die Alarmdaten zerstört werden, welche zuvor in der Zusatzeinheit eingestellt waren. Wenn die Alarmzeitdaten, welche auf der Standardeinheit angezeigt werden, korrigiert werden, werden die Daten, welche in der Zusatzsinheit gespeichert sind und welche der Alarmzeit entsprechen, ebenfalls korrigiert, und zwar durch eine Datenübertragung von der Standardeinheit zu der Zusatzeinheit. Wenn die manuelle Verschiebung zu dem Zweck erfolgt, eine weitere Alarmzeit einzustellen, nachdem eine Alarmzeit eingestellt ist, werden die vorab eingestellten Alarmdaten in der Standardeinheit zu der Zusatzeinheit übertragen, und zwar unter der Zeitsteuerung von Dis bis D2, synchron zu dem Zeitsteuerimpuls p3, und daraufhin werden die Daten, welcher einer Adresse entsprechen, welche auf diejenige folgt, in welcher die vorher eingestellten Daten gespeichert sind, von der Zusatzeinheit zu der Standardeinheit übertragen, und zwar unter der Zeitsteuerung von DH bis Dx, und zwar in dem unmittelbar folgenden Speicherzyklus der Zusatzeinheit. In einem weiteren Speicherzyklus der Zusatzeinheit, welche auf den obengenannten Zyklus folgt, werden Taktimpulse, welche einem Datensatz oder 4 Ziffern entsprechen, in der Weise addiert, daß die Daten in einer Adresse, welche auf die zuvor eingestellten Alarmdaten folgen, mit den Alarmdaten in der Standardeinheit in Übereinstimmung gebracht werden, und zwar in Reaktion auf den folgenden Zeitsteuerimpuls p3 und dazu synchron. Da ω der Alarm in der Standardeinheit bereits mit den Daten von der Zusatzeinheit in Reaktion auf das manuelle Shiftsignal MSl t geliefert wurde, sind in der Standard- und in der Zusatzeinheit gleiche Daten gespeichert, welche einander jeweils entsprechen. Das Indizieren der leeren Adresse, welches in dieser Ausfuhrungsform dargestellt und beschrieben wurde, erweist sich insbesondere dann als vorteilhaft, wenn die Anzahl der Alarmdaten vergrößert wird. Insbesondere dann, wenn zusätzliche Schieberegister installiert werden und der Status des Systems von dem normalen Zustand in den Alarmeinstellzustand verändert wird, wird ein Status eines leeren Registers unverzüglich angezeigt, um die Alarmzeiteinstellung vorzubereiten, so daß dadurch eine rasche Einstellung eines neuen Alarmzeitpunktes ermöglicht wird. Wenn die Schieberegister mit Alarmda-The input terminal MSIN of the manual shift circuit 1420 is connected to the terminal SU 2 or SUT of the standard system or to an alarm monitoring switch for exclusive use at the terminal MSIN , so that the circuit 1420 operates in connection with the switching operation in the standard unit Every time the input terminal MSIN is brought to a high level in the alarm data display mode, a manual shift signal MSl t having a width corresponding to about one memory cycle is generated in synchronism with the timing pulse q> 3 , whereupon the signals MSI t and MS3 1 are generated in succession at intervals of one memory cycle each These signals are generated in the manner illustrated in Figure 38. Since the terminal MSIN is continuously held low for more than one second , the shift signals MSl t to MS3 1 occur one after the other once per second. The generation of these signals is immediately interrupted. after the level of the terminal MSIN is changed from a high level to a low level. The clock pulses that have passed through the gate circuit 1408, which is controlled by the signal ΟΟΝΤΦ , appear with a timing which in the normal state is 12 bits away from Οη to D 2 via Z) 16 , which in the alarm display mode is 4 bits from D 15 until D 2 is removed via Z) 16 , which is 4 bits removed from Z) 14 to Z)] in the following one memory cycle, 8 bits are removed from D n D 1 in a subsequent one memory cycle and which is then 4 bits from D i5 to D 2 is removed. Because the signal ΟΟΝΤΦάό. must be one digit ahead of the occurrence of the above-mentioned clock pulse, it is generated by a synthesis or combination of the digit pulses, the indices of which in the number were reduced by one. In the normal state, the clock pulses, which occur in the shift register ring in the additional unit, are missing 4 digits out of a total of 16 digits, so that the data between the standard unit and the additional unit differ by 4 digits or according to an alarm data record with regard to a storage cycle of the clock pulses, which are created by the standard unit. As a result, new alarm data are progressively transmitted from the auxiliary unit to the standard unit. Assuming that the status of the system is changed from normal display to alarm display, the auxiliary unit's shift registers can be viewed as rotating in the normal current time mode at a rate three times that the one in the alarm display mode. Thus, the data of the auxiliary unit which is synchronized with the timing pulse q> } in the alarm display mode is also synchronized with the timing mode q> i in the normal mode. It follows that when the normal state is switched to the alarm display in synchronism with the timing pulse p 3 , the alarm display data in the standard unit are synchronized with the corresponding alarm data in the additional unit. If these data are transmitted to the additional unit synchronously with the timing pulse <p } , namely after a correction or setting, the corresponding data are also corrected or set in the additional unit. If an empty address is detected in the additional unit by the gate 1410, whereupon the data circulation in the shift registers is interrupted, and after the data representing the empty address has been written into the standard unit, the data of the empty address from the standard unit has been transferred to the timing of φ 3 is transmitted to the additional unit. In short, the correspondence between the alarm data in the standard unit and that in the auxiliary unit is established within 0.5 seconds, which is the frequency of the timing pulses φ } when the normal state is switched to the alarm display. The switching of the data transmission paths between the standard unit and the additional unit, which result from a change in the operating mode, can therefore take place without destroying the alarm data that were previously set in the additional unit. When the alarm time data displayed on the standard unit is corrected, the data which is stored in the auxiliary unit and which corresponds to the alarm time is also corrected through data transmission from the standard unit to the auxiliary unit. If the manual shift is made for the purpose of setting another alarm time after an alarm time is set, the alarm data set in advance in the standard unit is transmitted to the additional unit under the timing from D is to D 2 , in synchronism with the timing pulse p 3 , and then the data corresponding to an address following the one in which the previously set data is stored is transferred from the auxiliary unit to the standard unit under the timing from D H to D x in the immediately following storage cycle of the additional unit. In a further memory cycle of the additional unit, which follows the above cycle, clock pulses corresponding to a data record or 4 digits are added in such a way that the data in an address following the previously set alarm data are matched with the alarm data in the Standard unit are brought into agreement, in response to the following timing pulse p 3 and synchronously with it. Since ω the alarm in the standard unit has already been delivered with the data from the additional unit in response to the manual shift signal MSl t, the same data are stored in the standard unit and in the additional unit, which correspond to one another. The indexing of the empty address, which was shown and described in this embodiment, proves to be particularly advantageous when the number of alarm data is increased. In particular, when additional shift registers are installed and the status of the system is changed from the normal state to the alarm setting state, a status of an empty register is immediately displayed to prepare for the alarm timing, thereby enabling a new alarm timing to be set quickly. If the shift registers with alarm data
ten gefüllt werden, werden außerdem unnötige Daten ausgewählt und über eine manuelle oder eine automatische Verschiebung wieder rückgestellt. Dieser Vorgang des Indizierens einer leeren Adresse ist auf das Löschen von Anfangswerten in verschiedenen Zusatzeinheiten möglich, einschließlich eines Hämadynamometers und eines Rechners, und es kann leicht ausgeführt werden, indem ein Umschaltsignal von einem normalen Zustand auf eine Zusatzeinheit ermittelt wird.If the data are filled in, unnecessary data is also selected and processed manually or automatically Shift reset. This process of indexing an empty address is limited to the Deletion of initial values in various additional units possible, including a hemadynamometer and a calculator, and it can be easily carried out by a switching signal from a normal State is determined on an additional unit.
Die Fig. 55 zeigt Beziehungen zwischen Ausgangstaktimpulsen (Φ,, Φ2), Taktimpulsen {Φ*, Φ2), welche in dem normalen Alarmmodus und in dem manuellen Shiftmodus auftreten, Ausgangsdaten der Standardeinheit und Eingangs- sowie Ausgangsdaten der Zusatzeinheit.Fig. 55 shows relationships among output clock pulses (Φ ,, Φ 2 ), clock pulses (Φ *, Φ 2 ) occurring in the normal alarm mode and the manual shift mode, output data of the standard unit, and input and output data of the auxiliary unit.
Ein Markierungs-Einstellblock 1452 ist so ausgebildet, daß Steuersignale zum Verarbeiten von Alarmzeitdaten erzeugt werden, und er umfaßt eine Steuereingangsklemme YSW. Hat diese »H«-Pegel, so können Datum-Alarmzeiten eingegeben werden, sonst können Stunden- oder Minuten-Alarmzeiten eingestellt werden. Ein in dem Block vorgesehener Zähler wird durch ein Signal (/!»//betrieben, das hier von der Klemme SUl des Standardsystems kommt. Bei jedem Übergang von L- auf Η-Pegel des Signals UDII ändert sich die zeitliche Bitfolge der Ausgänge ALIl, ALIl und ALDI, wie man der Tabelle V entnimmt. Diese Signale werden dazu verwendet, Daten für die Gatter 1405 und 1406 des Schieberegisterringes 1490 zu sperren bzw. zu setzen. Die Biteingabe im Zeitpunkt D15T4 durch ALDI bedeutet, daß vorherige Alarmzeitdaten sich unmittelbar an die folgenden Datumdaten anschließen. Das durch ALD1 gesetzte Bit D2T2 bedeutet, daß ein Datumziffern anzeigendes Symbol angezeigt werden soll, wenn diese Daten dargestellt werden.A marker setting block 1452 is adapted to generate control signals for processing alarm time data and includes a control input terminal YSW. If this has an "H" level, date alarm times can be entered, otherwise hour or minute alarm times can be set. A counter provided in the block is operated by a signal (/! »//, which here comes from the SUl terminal of the standard system. With each transition from L to Η level of the UDII signal, the bit sequence of the outputs ALIl changes over time, alil and Aldi, as can be seen in Table V. These signals are used to lock or data for the gates 1405 and 1406 of the shift register ring 1490 set to. the bit input at the time D 15 T 4 means by Aldi that previous alarm time data, directly after the following date data: The bit D 2 T 2 set by ALD 1 means that a symbol indicating date digits is to be displayed when this data is displayed.
1 :r
1 :
1 :--- τ
1 :
Erläuterung 1: H Pegel
0: L PegelExplanation 1: H level
0: L level
so Taktimpulse, welche nur 4 Ziffern entsprechen, werden während des Einstellens einer Alarmzeit den Schieberegistern der Zusatzeinheit zugeführt. Um somit eine Markierung zu setzen, welche von einem ersten Datensatz zu einem zweiten Datensatz reicht, werden die Taktimpulse den Schieberegistern an verschiedenen Steilen unter der Steuerung des Zeitsteuersignals von D2 in bezug auf die laufend angezeigten Alarmzeitdaten zugeführt, wobei die Zeitsteuerung von Z)15 in bezug auf die Daten in der folgenden Adresse angeordnet ist. Das Signal QERAT, welches dem Markierungs-Einstellblock 1452 zugeführt wird, ist so ausgebildet, daß es die A!armzeit in der Zusatzeinheit löscht, welche mit der momentanen Zeit in der Standardeinheit zusammengefallen ist. Wenn die Alarmdatenadresse Jeer ist und wenn es Null Uhr ist, werden Daten von der Zusatzeinheit zu der Standardeinheit übertragen, wobei die 1-Minuten- und die 10-Minuten-Ziffern in unerwünschter Weise zur Löschung der Minuten-Ziffern moduliert werden. Das Signal QOHER verhindert dies durch Löschen des Minuten-Ziffern-Abschnittes, wo die Daten unterdrückt werden, wenn sie von der Standardeinheit zu der Zusatzeinheit durch manuelles Shiften übertragen wenJen.clock pulses, which only correspond to 4 digits, are fed to the shift registers of the additional unit while an alarm time is being set. In order to set a marker that extends from a first data set to a second data set, the clock pulses are fed to the shift registers at various points under the control of the timing signal from D 2 with respect to the currently displayed alarm time data, the timing of Z) 15 with respect to the data is located in the following address. The signal QERAT, which is fed to the marker setting block 1452 , is designed in such a way that it cancels the alarm time in the additional unit which has coincided with the current time in the standard unit. When the alarm data address is Jeer and when it is zero o'clock, data is transferred from the auxiliary unit to the standard unit, with the 1-minute and 10-minute digits being undesirably modulated to erase the minute digits. The signal QOHER prevents this by deleting the minute-digit section where the data are suppressed if they are transferred from the standard unit to the additional unit by manual shifting.
In den Fig. 36 und 27B ist mit 1451 ein Gatter bzw. eine logische Verknüpfungsschaltung bezeichnet, welche dazu dient, die Breiten der Zeitsteuerimpulse zu bestimmen, welche für die Datenübertragung zwischen der Zusatzeinheit und der Standardeinheit verwendet werden. Wie aus der als Beispiel angegebenen Schaltungsanordnung der F i g. 27B ersichtlich ist, werden die Signale WATO und WATI mit der Zeitsteuerung von Z>M bis D1 und von D15 bis D6 jeweils nur dann erzeugt, wenn Taktimpulse von der Standardeinheit zugeführt werden. Andererseits bestimmen die Signale WKT und WDT die Zeitsteuerungen, bei welchen Daten von der Standardeinheit zu der Zusatzeinheit übertragen werden, und sie werden von einem zusammengesetzten ZifFernimpulsIn FIGS. 36 and 27B, 1451 denotes a gate or a logic combination circuit which is used to determine the widths of the timing pulses which are used for data transmission between the additional unit and the standard unit. As can be seen from the circuit arrangement in FIG. 27B can be seen, the signals WATO and WATI with the timing from Z> M to D 1 and from D 15 to D 6 are only generated when clock pulses are supplied by the standard unit. On the other hand, the signals WKT and WDT determine the timings at which data is transmitted from the standard unit to the auxiliary unit, and they are derived from a composite digit remote pulse
abgeleitet, der seinerseits aus kontinuierlichen Boost-Impulsen Φ ZZC1 und Φ [/C2 zusammengesetzt wird. Somit \ derived, which in turn is composed of continuous boost pulses Φ ZZC 1 and Φ [/ C 2 . Thus \
sind die Signale WKT und WDT von dem Einfluß der intermitterenden Taktimpulse frei. Diese Signale WKT und WDT werden jeweils in kontinuierlicher Form verwendet, da keine Probleme aus der Sicht der Schaltungsanordnung auftreten.the signals WKT and WDT are free from the influence of the intermittent clock pulses. These signals WKT and WDT are each used in continuous form, since no problems arise from the point of view of the circuit arrangement.
Mit 1427 ist eine Schaltung bezeichnet, welche dazu dient, den Alarmanzeigemodus abzutasten. Der Status der Alarmanzeige kann durch einen Vergleich der Signale DD ermittelt werden (welche Ziffernsignale sind und bei welchen D14 = DD und Df, = DD im Alarmzustand bzw. im normalen Zustand gilt). Weil jedoch die Veränderungen in der Signalübertragung zwischen der Zusatz- und der Standardeinheit bei der Umschaltung von der normalen Anzeige auf die Alarmanzeige durch den Impuls p3 zeitlich gesteuert werden muß, wie es oben bereits diskutiert wurde, wird der Betriebsmodus zunächst durch ein Signal p3DXiT% Φ\ abgetastet und dann nach Verriegelung durch ein Signal in ein Signal Qf1ATl ausgelesen, damit Unterbrechungen in der Schaltzeitsteuerung der Signale zwischen der Zusatzeinheit und der Standardeinheit von dem Einfluß der Anzeigeschalt-Abtastausgänge frei sind. Das Signal Qp3ATl wird wiederum verriegelt und durch ein Signal p3D3 ZJ Φ\ ausgelesen, um ein Signal Qp3ATl zu liefern, so daß ein Signal gebildet wird, welches mit dem Impuls p3 synchron ist, jedoch gegenüber dem Signal Qp3ATl um 0,5 see nacheilt. Die Signale Qp3ATl und Qp3ATl werden miteinander kombiniert, um ein logisches Produkt QA zu bilden, so daß die Signalumschaltung aus dem kombinierten Zusatz- und dem Standardsystem in 0,5 see nach der tatsächlichen Umschaltung von der normalen momentanen Zeitanzeige auf die Alarmzeitanzeige abgeschlossen wird. Die Signale QA, Qp3ATl und Qp3ATl werden in den entsprechenden Blöcken 1420 (manuelle Verschiebung), 1402 (Ausgangssteuerung), 1403 (Eingangssteuerung) und 1426 (Schieberegister-Stop) verwendet, welche an der Signalumschaltoperation teilnehmen.Denoted at 1427 is a circuit which is used to scan the alarm display mode. The status of the alarm display can be determined by comparing the signals DD (which numerical signals are and for which D 14 = DD and Df, = DD applies in the alarm state or in the normal state). However, because the changes in the signal transmission between the additional and the standard unit when switching from the normal display to the alarm display must be timed by the pulse p 3 , as already discussed above, the operating mode is initially activated by a signal p 3 D X iT% Φ \ sampled and then read out after locking by a signal in a signal Qf 1 ATl, so that interruptions in the switching timing of the signals between the additional unit and the standard unit are free from the influence of the display switching sampling outputs. The signal Qp 3 ATl is in turn locked and read out by a signal p 3 D 3 ZJ Φ \ in order to deliver a signal Qp 3 ATl , so that a signal is formed which is synchronous with the pulse p 3 , but with respect to the signal Qp 3 ATl lags behind by 0.5 seconds. The signals Qp 3 ATl and Qp 3 ATl are combined to form a logical product QA , so that the signal changeover from the combined additional and standard system in 0.5 seconds after the actual changeover from the normal current time display to the alarm time display is completed. The signals QA, Qp 3 ATl and Qp 3 ATl are used in the corresponding blocks 1420 (manual shift), 1402 (output control), 1403 (input control) and 1426 (shift register stop) which participate in the signal switching operation.
Mit 1429 ist eine Schaltung bezeichnet, welche dazu dient abzutasten, daß die Anzeige der normalen momentanen Zeit entspricht, wobei diese Schaltung in derselben Weise wie die Alarmanzeige Abtastschaltung aufgebaut ist, außer für die Zeitsteuerung.With 1429 a circuit is referred to, which is used to sample that the display of the normal instantaneous Time, this circuit is constructed in the same way as the alarm display sampling circuit except for timing.
Weiterhin ist mit 1425 eine Schaltung bezeichnet, welche eine Alarmzeiteinstellung in der Zusatzeinheit mit der momentanen Zeit vergleicht, welche von der Standardeinheit zugeführt wird, und welche bei einer Koinzidenz die entsprechenden Daten in der Zusatzeinheit löscht. Um die entsprechenden Daten in denselben Speicherzyklus wie bei der Abtastung der Koinzidenz zu löschen, sollte der Vergleich unter der Zeitsteuerung von D1 bis Z)]O im normalen Status erfolgen, während momentane Zeitinformationen von der Standardeinheit übertragen werden, und zwar unter der Annahme, daß die Löschung bei der Zeitsteuerung von D15 bis D2 im normalen Status erfolgt. Zu diesem Zweck wird das Flip-Flop, welches durch das Signal QA ■ Q4 gemäß Fig. 14B gesetzt wurde, bei der Ermittlung eines Unterschiedes zwischen dem Dateneingangssignal von der Standardeinheit und dem Signal SRG-3U OUT über ein exklusives ODER-Gatter bei der Zeitsteuerung von WKT oder Z)7 bis Dw rückgestellt. Da jedoch das Flip-Flop nicht rückgestellt wird, wenn die zwei Datensätze oder die Zeiten einander gleich sind, wird ein logisches Produkt aus dem Flip-Flop-Ausgangssignal und dem Signal gebildet, welches eine Breite von Z)]5 bis D2 aufweist, oder WATI wird an das Gatter 1452 als Alarmdaten-Löschsignal geführt.Furthermore, 1425 denotes a circuit which compares an alarm time setting in the additional unit with the current time which is supplied by the standard unit, and which deletes the corresponding data in the additional unit in the event of a coincidence. In order to erase the corresponding data in the same memory cycle as when the coincidence was sampled, the comparison should be made under the timing from D 1 to Z)] O in the normal status while current timing information is being transmitted from the standard unit, assuming that the deletion takes place at the timing from D 15 to D 2 in the normal status. For this purpose, the flip-flop, which was set by the signal QA · Q 4 according to FIG. 14B, when determining a difference between the data input signal from the standard unit and the signal SRG-3U OUT via an exclusive OR gate in the Time control from WKT or Z) 7 to D w reset. However, since the flip-flop is not reset if the two data sets or the times are the same, a logical product is formed from the flip-flop output signal and the signal, which has a width of Z) ] 5 to D 2 , or WATI is applied to gate 1452 as an alarm data clear signal.
Ein mit 1424 bezeichnetes Monats-Tages-Koinzidenz-Abtastgatter ist ähnlich wie der Alarmkoinzidenzdetektor 1425 aufgebaut. Da jedoch die Zeitsteuerung ξ der Markierungsziffer der Monats-Tages-Daten auf einem hohen Pegel liegt, müssen die Bedingungen, die für die Koinzidenz zwischen den Daten von der Standardeinheit und den in der Zusatzeinheit gespeicherten Daten erforderlich sind, die Bedingungen einschließen, daßA month-day coincidence sampling gate labeled 1424 is similar to the alarm coincidence detector Built in 1425. However, since the time control ξ the marking number of the month-day data on a If the level is high, the conditions necessary for the coincidence between the data from the standard unit must be met and the data stored in the auxiliary unit are required, including the conditions that
SRG-Ul OUT- Z)14?Φι SRG-Ul OUT- Z) 14 ? Φι
auf einem tiefen Pegel liegt. Beim Löschen der Monats-Tages-Daten in der Zusatzeinheit durch das Koinzidenzsignal haben die Daten in der folgenden Adresse ihre Abschnitte, welche ZJ (wodurch die Verbindung mit den Monats-Tages-Daten angezeigt wird) und % der Markierungsziffer entsprechen, in der Weise gelöscht, daß die Alarmzeit, welche mit dem Monat und dem Tag verbunden ist, zu vorübergehenden Alarmzeitdaten wird, welche mit der momentanen Zeit verglichen werden können. Bei dem Vergleich der in der Zusatzeinheit gespeicherten Zeit mit der momentanen Zeit werden die Markierung der Monats-Tages-Daten (ein hoher Pegel bei T2) und die Monats-Tages-Verbindungsdaten (ein hoher Pegel bei ZJ ) niemals mit der momentanen Zeit zusammenfallen, da alle Werte T bis $ in dem Markierungsteil der Alarmzeitdaten in der Zusatzeinheit mit den tiefen Pegeln bei Tj" und % der Daten verglichen werden, welche von der Standardeinheit zugeführt werden, und mit denjenigen bei ξ und Zi, welche in der Zusatzeinheit gesetzt sind. f is at a low level. When deleting the month-day data in the additional unit by the coincidence signal, the data in the following address have their sections, which correspond to ZJ (which indicates the connection with the month-day data) and % of the marking number, deleted in this way that the alarm time associated with the month and day becomes temporary alarm time data which can be compared with the current time. When comparing the time stored in the additional unit with the current time, the marking of the month-day data (a high level at T 2 ) and the month-day connection data (a high level at ZJ) will never coincide with the current time since all values T to $ in the marking part of the alarm time data in the additional unit are compared with the low levels at Tj "and % of the data supplied from the standard unit and with those at ξ and Zi which are set in the additional unit f
Mit 1426 ist ein Schieberegister-Stopp-Block bezeichnet, welcher derart ausgebildet ist, daß er den Betrieb der ψ At 1426 a shift register stop block is referred to, which is designed such that it stops the operation of the ψ
Schieberegister in der Zusatzeinheit fur eine Minute anhält, während welcher die Standardeinheit die Alarmdaten speichert, und zwar für den Fall, daß eine leere Adresse in der Zusatzeinheit indiziert wird und eine Koinzidenz in der Alarmzeit im normalen Status auftritt. Was die Indizierung einer leeren Adresse betrifft, wird das Flip-Flop gesetzt, wenn die Zeit von Null Uhr innerhalb der 0,5 see liegt, was eine Unterbrechung zwischen der normalen Anzeige und der Alarmanzeige ist, und es wird rückgestellt, wenn das Signal Qp3ATIaUf einen hohen Pegel geht. Das Flip-Flop zum Anhalten der Schieberegister wird auch unter der Zeitsteuerung D]0Tg Φ2 des «> Signals DETA T gesteuert (von der Schaltung 1425 geliefert) und zwar im normalen Zustand. Ein Ausgangssignal von dem Flip-Flop wird durch ein Signal D3% Φ\ verriegelt, und zwar im folgenden Speicherzyklus der Zusatzeinheit, und es wird zu dem manuellen Shiftblock übertragen. Bei der Ermittlung der Koinzidenz zwischen den Alarmzeitdaten und den momentanen Zeitdaten löscht der Taktimpuls die Alarmdaten, welche in der Zusatzeinheit gespeichert sind, worauf die Schieberegister in der Zusatzeinheit angehalten werden. In einer Minute nach diesem Zeitpunkt wird ein Signal Q96o5T(welches eine Unterbrechung in den Minuten-Ziffern darstellt) über eine Schaltung 1483 aufgenommen, worauf das Flip-Flop 1426 rückgestellt wird, um einen Umlauf der Daten in den Schieberegistern wieder aufnehmen zu können. ifHolds shift register in the auxiliary unit for one minute, during which the standard unit stores the alarm data in the event that an empty address is indexed in the auxiliary unit and a coincidence occurs in the alarm time in the normal status. As for the indexing of an empty address, the flip-flop is set when the time from zero o'clock is within 0.5 sec, which is an interruption between the normal display and the alarm display, and it is reset when the signal Qp 3 ATIaUf goes high. The flip-flop for stopping the shift registers is also controlled under the timing D] 0 Tg Φ 2 of the «> signal DETA T (supplied by the circuit 1425) in the normal state. An output signal from the flip-flop is latched by a signal D 3 % Φ \ in the following memory cycle of the additional unit, and it is transferred to the manual shift block. When determining the coincidence between the alarm time data and the current time data, the clock pulse clears the alarm data which are stored in the additional unit, whereupon the shift registers in the additional unit are stopped. One minute after this point in time, a signal Q 9 6o5T (which represents an interruption in the minute digits) is received via a circuit 1483, whereupon the flip-flop 1426 is reset in order to be able to resume a circulation of the data in the shift registers . if
Der Datenverarbeitungsblock 1409 formt ein Dateneingangssignal aus der Standardeinheit zu der Zusatzeinheit und formt Signale DINl und DINl durch die Schaltung, welche in der Fig. 14B veranschaulicht ist. Das Signal DINl ist gleich den Eingangsdaten. Aus den Eingangsdaten wird ein modifiziertes Datensignal an den Markierungsteil der momentanen Zeit für Anzeigezwecke geführt, so daß die Daten, welche die tätsächliche The data processing block 1409 forms a data input signal from the standard unit to the additional unit and forms signals DIN1 and DIN1 by the circuit which is illustrated in FIG. 14B. The signal DINl is equal to the input data. A modified data signal is fed from the input data to the marking part of the current time for display purposes, so that the data which is the actual
s Zeit anzeigen, nur bei 7j" wirksam sind (eine Zeitsteuerung, welche PM anzeigt), und die übrigen Signale T2 bis 5 müssen auf einem tiefen Pegel liegen. Zu diesem Zweck wird das Signal DIN3 geliefert, in dem ξ bis 2J der Markierungsziffer (was einer Zeitsteuerung ZJ10 entspricht) in der Zusatzeinheit auf einen tieferen Pegel gelegt werden. Das Signal DlNl wird durch die in der F i g. 14D veranschaulichte Schaltung gebildet. Die in der F i g. 30 dargestellte Schaltung ist derart aufgebaut und ausgebildet, daß das Ausgangssignal DINl nur dann auf einem s indicate time, are only effective when 7j "(a timing which indicates PM), and the other signals T 2 to 5 must be at a low level. For this purpose, the signal DIN3 is supplied, in which ξ to 2J of the marking number (which corresponds to a time control ZJ 10 ) can be set to a lower level in the additional unit. The signal DIN1 is formed by the circuit illustrated in FIG. 14D. The circuit illustrated in FIG. 30 is constructed and designed in this way that the output signal DINl only then on one
■ο hohen Pegel bleibt, wenn ein nichtkorrigierter Zustand der Uhr ermittelt wird, so daß die Datums-Gatterimpulse in dem automatischen Schnell-Langsam-Steuerteil dadurch gezählt werden, daß ermittelt wird, daß PM der momentanen Zeitdaten im normalen Zustand der Uhr vorhanden ist.■ ο remains high if an uncorrected state of the clock is determined, so that the date gate pulses can be counted in the fast-slow automatic control section by determining that PM the current time data is available in the normal state of the watch.
Ein Signal DINl ■ Dn 3g Φι erreicht einen hohen Pegel, wenn die Zeitsteuerung % der Wochentags-Ziffer auf einem hohen Pegel ist. Ein Blinken oder Blitzen der Wochentagsziffer tritt in dem nichtkorrigierten Zustand auf sowie in dem total blinkenden Zustand (welche durch eine Koinzidenz im Alarm verursacht wird), wobei das Blinken abgetastet wird und ein Signal QFL erzeugt wird. Somit wird das Signal DINl gebildet unter der Annahme, daß das Blinken der Wochentags-Ziffer in der momentanen Zeitanzeige normal ist. Die Phasenbeziehung zwischen den Zeitsteuerimpulsen ^1, φ7 und ?>3 und dem Blinken ist in der Fig. 53 veranschaulicht. Falls es zweckmäßig erscheint, kann eine Schaltung gemäß F i g. 54 verwendet werden, in welcher mit 1463' ein Gatter bezeichnet ist, welches das Gatter 1463 der F i g. 46 ersetzt, während in Kombination die Schaltung, welche von DINl zu 1463 führt, durch die in der Fig. 54 veranschaulichte Schaltung ersetzt werden kann.A signal DINl ■ Dn 3g Φι reaches a high level when the time control % of the weekday digit is at a high level. A blinking or blinking of the weekday number occurs in the uncorrected state as well as in the totally blinking state (which is caused by a coincidence in the alarm), the blinking is sensed and a signal QFL is generated. The signal DIN1 is thus formed on the assumption that the blinking of the weekday digits in the current time display is normal. The phase relationship between the timing pulses 1 , φ 7 and> 3 and the blinking is illustrated in FIG. 53. If it appears appropriate, a circuit according to FIG. 54 can be used, in which a gate is designated by 1463 'which is the gate 1463 of FIG. 46 replaced, while in combination the circuit which leads from DIN1 to 1463 can be replaced by the circuit illustrated in FIG.
Der Block 1430, welcher Qi wiedergibt, ist so ausgebildet, daß er Ziffernimpulse von den kontinuierlichen Signalen Φί/Cl und 0UCl wiedergibt. Das Signal ΦUQ ist die Summe von Z)1, Z)3,... und Z)15. Das Signal 0UC2 ist andererseits gegenüber dem Signal 0UCx um eine kürzere Zeitperiode verzögert, welche gleich der Differenz zwischen den Signalen Φ, und Φ2 ist. Wenn somit zwei Taktimpulse Φα = 0UCi ' 0UC2 und 0ß = 0UC\ ■ 0UC2 vorhanden sind, erzeugen 16 Verriegelungsschaltungen ein zusammengesetztes Signal Qi (Qi = Di + Di + 1, / und ß17 = Q).The block 1430, which reproduces Qi , is adapted to reproduce digit pulses from the continuous signals Φί / Cl and 0UCl. The signal ΦUQ is the sum of Z) 1 , Z) 3 , ... and Z) 15 . The signal 0UC 2 on the other hand delayed from the signal 0UC x a shorter period of time which is equal to the Diffe Renz zw i rule the signals Φ and Φ 2. Thus, if two clock pulses Φα = 0UCi '0UC 2 and 0ß = 0UC \ ■ 0UC 2 are present, 16 latch circuits generate a composite signal Qi (Qi = Di + Di + 1, / and ß 17 = Q).
Die Schieberegister 1494 werden zusätzlich zu den vorhandenen Schieberegistern verwendet, wenn es erwünscht ist, die Anzahl der Alarmdaten zu vergrößern.The 1494 shift registers are used in addition to the existing shift registers when there is it is desirable to increase the number of alarm data.
Mit 1480 ist ein Block für automatische Vorlauf-Nachlauf-Einstellung bezeichnet, welcher aus den Elementen 1481,1482,1483 und 1484 gebildet ist, von denen 1482 ein Datumsgatterblock ist. Der Zähler weist einen oktalen Zähler auf, welcher Veränderungen im Datum in Reaktion auf die Zeitinformation feststellt, welche von der Standardeinheit zugeführt werden, welcher weiterhin das automatische Einstellgatter an dem achten Tag öffnet und welcher ein weiteres Flip-Flop Q43 am neunten Tag invertiert, um einen Wartestatus aufzubauen. Das Datengatter kehrt auf den ersten Tag zurück, um die Zählung in Reaktion auf ein verstärkungsloses Eingangssignal zu beginnen, welches vor oder nach dem achten Tag zugeführt wurde. Ein Langsam-Schnell-Steuereingangssignal kann am achten Tag durch das Gatter hindurchgehen, und nach Abschluß der Steuerung wird ein Signal an den Datenzähler geliefert, welcher dann zum ersten Tag zurückkehrt. Diese Maßnahmen sind in der F i g. 56 veranschaulicht. In der F i g. 56 zeigen die breiten Pfeile das Vorrücken um einen Schritt pro Tag in Reaktion auf die momentanen Zeitdaten an, während die schmalen Pfeile das schrittweise Vorrücken anzeigen, welches durch die Steuereingangssignale hervorgerufen wird.With 1480 a block for automatic lead-lag setting is referred to, which is made up of the elements 1481, 1482, 1483 and 1484 is formed, of which 1482 is a date gate block. The counter has an octal Counter which detects changes in the date in response to the time information, which of the Standard unit, which continues to open the automatic setting gate on the eighth day and which inverts another flip-flop Q43 on the ninth day to establish a waiting status. That On the first day, data gate returns to counting in response to an unamplified input signal which was administered before or after the eighth day. A slow-fast control input signal can go through the gate on the eighth day, and after the control is complete, a Signal delivered to the data counter, which then returns to the first day. These measures are in the F i g. 56 illustrates. In FIG. 56, the broad arrows show advancing one step per day in response on the current time data, while the narrow arrows indicate the incremental advance which caused by the control input signals.
Das Identifikationsgatter 1483 ist so ausgebildet, daß es den Fall ermittelt, in welchem der zweite von Null entfernte Rückstellschalter für mehr als 4 see und weniger als 20 see im normalen Zustand auf einen hohen Pegel gebracht wird, wodurch ein Identifikationssignal P1 in einer Minute nach der Ermittlung erzeugt wird. Die F i g.The identification gate 1483 is adapted to detect the case where the second remote reset switch is brought to a high level for more than 4 seconds and less than 20 seconds in the normal state, whereby an identification signal P 1 after one minute the determination is generated. The F i g.
57 zeigt die Beziehung zwischen dem Signal P1 und dem Eingangssignal UDII. 57 shows the relationship between the signal P 1 and the input signal UDII.
Die Schaltung 1481 (F i g. 48) umfaßt einen Teiler-60-Zähler 1465, dessen Zählerstand über eine Woche hin konstant gehalten wird, während die Vorlauf/Nachlauf-Korrektur erfolgt. Ein weiterer Zähler 1466 dieser Art zählt die Einheiten der Sekundendaten der beginnenden Zeit. Zähler 1465 und die Sekundenzählung der momentanen Zeit (im Register 58, Fig. 4) werden zu Beginn der Vorlauf/Nachlauf-Berechnung auf NullThe circuit 1481 (FIG. 48) includes a divisor 60 counter 1465, the count of which is over a week is kept constant while the lead / lag correction takes place. Another counter 1466 of this type counts the units of the seconds data of the starting time. Counter 1465 and the seconds count of the current time (in register 58, FIG. 4) are set to zero at the beginning of the lead / lag calculation
so gestellt. So wird am Ende einer Woche, wenn die laufende Sekundenzählung Null ist, ein eventuell von Null abweichender Zählerstand im Zähler 1466 den zeitlichen Vor- oder Nachlauf in Sekunden anzeigen, und zwar bezogen auf den Zeitraum einer Woche. Ais Ergebnis wird der Stand des Zählers 146S auf den Zähler 1466 addiert, welcher von dem innerhalb einer Woche gespeicherten Anfangszählerstand subtrahiert wird. Die Ausgänge des Zählers 1466, Q31 bis Q36 dienen zum Steuern der Erzeugung eines Fehlerkorrektur-Rückfuhrimpul-so posed. So at the end of a week, when the running seconds count is zero, one may become zero deviating counter reading in counter 1466 show the time leading or lagging in seconds, namely based on the period of one week. The result is the reading of counter 146S on counter 1466 added, which is subtracted from the initial counter reading stored within a week. The exits of the counter 1466, Q31 to Q36 are used to control the generation of an error correction return pulse
ses FSO, die an die Zeitsteuerimpulsgeneratoren des Standardsystems gegeben weiden. Eine Erhöhung um +1 des Zählers 1466 hat zur Folge, daß das Standardzeitmeßsystem in einer Woche eine zusätzliche Sekunde mehr zählt. Um den Zählerstand von 1465 von dem von 1466 zu subtrahieren, wird am Ende der Berechnungszeit durch einen Impuls P1 ein Gatter geöffnet, wodurch ein hochfrequenter Impulszug von ξ Φ gleichzeitig an die Eingänge beider Zähler gelegt wird. Das Steuersignal P1 treibt den Zähler 1465 rasch vorwärts, und zwar mitses FSO, which are given to the timing pulse generators of the standard system. An increase of +1 in counter 1466 has the consequence that the standard timing system counts an additional second in a week. In order to subtract the count of 1465 from that of 1466, a gate is opened by a pulse P 1 at the end of the calculation time, whereby a high-frequency pulse train of ξ Φ is applied to the inputs of both counters at the same time. The control signal P 1 drives the counter 1465 forward rapidly, with it
einer hohen Frequenz, bis die Zählung im Zähler 1465 Null erreicht. Dies wird erfaßt, und der hochfrequente Impulszug wird abgeschaltet, wodurch im Zähler 1466 dessen Anfangswert abzüglich des Anfangs-Zählerstandes von 1465 verbleibt.a high frequency until the count in counter 1465 reaches zero. This is detected, and the high frequency The pulse train is switched off, which means that the counter 1466 has its initial value minus the initial counter reading from 1465 remains.
Die Schaltung 1484 erzeugt Rückführimpulse, welche der Zählung in dem Zähler 1466 entsprechen. Das Rückführsignal wird dadurch erzeugt, daß vorhandene Zeitimpulse miteinander kombiniert werden, ohne daß ein Frequenzteiler verwendet wird. Es wird angenommen, daß die folgenden Beziehungen gelten:Circuit 1484 generates feedback pulses that correspond to the count in counter 1466. That Feedback signal is generated in that existing time pulses are combined with one another without a frequency divider is used. It is assumed that the following relationships hold:
"S2. · J2n "S23-U- (Q25 + Q26) = λ,Έ Hz t = A"S 2. · J2n " S 23 -U- (Q 25 + Q 26 ) = λ, Έ Hz t = A
Φ2 ■ Tu · T14 · Q16 · Qi · Φ, = F, = Bq>2D\T4<P, Φ2 ■ Tu T 14 Q 16 Qi Φ, = F, = Bq> 2 D \ T 4 <P,
>Pi ■ T24 ■ Q10 · Q11 · Φ, = F2 = B92DnOi + £)<*>, > Pi ■ T 24 ■ Q 10 · Q 11 · Φ, = F 2 = B 92 D n Oi + £) <*>,
(P2 · Ώιι · Qio · Φι = F4 = B92DM +T2 +T4 + (P 2 · Ώιι · Qio · Φι = F 4 = B 92 DM + T 2 + T 4 +
TI2 ■ ^24 · Q16 · Qi ■ Φι = F8 = B TI 2 ■ ^ 24 · Q 16 · Qi ■ Φι = F 8 = B
ίο 7^4 ■ Qi6 · (3ι ■ Φι = F16= ZfZ)16 (T2 1 + TJ)(P1,ίο 7 ^ 4 ■ Qi6 · (3ι ■ Φι = F 16 = ZfZ) 16 (T 2 1 + TJ) (P 1 ,
P2 · Qi6 · Qi · Φι = F32= Ζ>2(7Ϊ + 3J + TJ + Τ%)Φ\ -Ip2-B, P 2 Qi 6 Qi Φι = F 32 = Ζ> 2 (7Ϊ + 3J + TJ + Τ % ) Φ \ -Ip 2 -B,
es wird weiterhin angenommen, daß die Frequenz des Signals FSO gleich fso ist und daß die Frequenz des is Signals FSI 0 Hz beträgt; dann gilt:it is further assumed that the frequency of the signal FSO is equal to fso and that the frequency of the is signal FSI is 0 Hz; then applies:
F1 1 HzF 1 1 Hz
F2 2Hz F 2 2Hz
F4 4 HzF 4 4 Hz
F8 8 HzF 8 8 Hz
F16 16 HzF 16 16 Hz
F36 28 HzF 36 28 Hz
Da das logische Produkt aus zwei beliebigen Signalen von den Signalen Fi bis F32 auf einem niedrigen Pegel liegt, ist eine Frequenzaddition möglich, wenn sie durch das ODER-Gatter addiert werden. Die durchschnittliehe Frequenz von fso der Signale Fso läßt sich folgendermaßen ausdrücken:Since the logical product of any two signals from the signals Fi to F 32 is at a low level, frequency addition is possible if they are added by the OR gate. The average frequency of fso of the signals Fso can be expressed as follows:
fso = 1/20 (2° ■ Q31 + 21 · Q32 + 22 · Q33 + 23 ■ Q34 + 24 · Q35 + 28 ■ ^3T)(Hz) fso = 1/20 (2 ° ■ Q 31 + 2 1 · Q 32 + 2 2 · Q 33 + 2 3 ■ Q 34 + 2 4 · Q 35 + 28 ■ ^ 3 T) (Hz)
wobei Q31 bis (Jj6 entweder 0 oder 1 sind.where Q 31 to (Jj 6 are either 0 or 1.
Eine Addition von 1/20 Hz zu der 32 168 Hz-Zeitmeßfrequenz macht es möglich, die Uhr in einer Woche um etwa 1 see vorzustellen, was bedeutet, daß das erfindungsgemäße System den wöchentlichen Fehlerautomatisch auf unter 1 see drückt, nachdem der Vorlauf/Nachlauf-Einstellvorgang beendet ist.Adding 1/20 Hz to the 32,168 Hz timing frequency makes it possible to change the clock in a week about 1 second, which means that the system according to the invention automatically corrects the weekly error presses to less than 1 see after the pre-run / run-on setting process has ended.
Die Zählungen 33 bis 59 im Zähler 1466 können mit -27 bis -1 in Übereinstimmung gebracht werden, wenn im Gebrauch das Gewicht des Signals Q26 nicht 32 ist, sondern -28 beträgt. Es sei angenommen, daß der hohe Pegel des Signals »-28« anzeigt und daß der tiefe Pegel »0« angibt, und dann können die Zählungen 0 bis 59 im Zähler 1465 als 0 bis 31 und -28 bis -1 verwendet werden. Dies ermöglicht, daß das Gewicht des Signals Q36 als »-28« angesehen werden kann, so daß 56 Hz nur der Frequenz des Signals F32 auf einem hohen Pegel des Signals TJ3^ entsprechen. Die Signale 8 Hz t und q>2 haben einen gemeinsamen Speicherzyklus und bauen sich gleichzeitig auf, obwohl die Frequenz des ersten Signals 8 Hz ist und diejenige des letzten Signals 1 Hz beträgt. Wenn somit das Signal q>2 als ein Term eines logischen Produktes einem Eingangsteil des Gatters addiert wird, welches dem Signal F32 entspricht, so wird nur dieser Teil, welcher dem Signal F32 entspricht, mit einer Frequenz von 7/8 Hz geliefert.Counts 33 to 59 in counter 1466 can be matched with -27 to -1 when, in use, the weight of signal Q 26 is not 32 but is -28. Assuming that the high level of the signal indicates "-28" and the low level indicates "0", then the counts 0 through 59 in counter 1465 can be used as 0 through 31 and -28 through -1. This enables the weight of signal Q36 to be considered "-28" so that 56 Hz corresponds only to the frequency of signal F 32 at a high level of signal TJ 3 ^. The signals 8 Hz t and q> 2 have a common storage cycle and build up simultaneously, although the frequency of the first signal is 8 Hz and that of the last signal is 1 Hz. If the signal q> 2 is added as a term of a logical product to an input part of the gate which corresponds to the signal F 32 , only this part which corresponds to the signal F 32 is supplied with a frequency of 7/8 Hz.
In den Fig. 28A und 28B ist eine bevorzugte Ausführungsform einer elektrischen Detailschaltung für den Schieberegisterring 1490 dargestellt, welcher in den Fig. 27A, 27B und 27C veranschaulicht ist. Gemäß Fig. 28A und 28B weist der Schieberegisterring 1490 64-Bit-Schieberegister auf, welche mit 111,112,114,118,121, 122, ..., 448 bezeichnet sind. Diese Schieberegister werden durch intermittierend modulierte Taktimpulse getrieben. Die intermittierende Modulation der Taktimpulse erfolgt während eines Zeitintervalls zwischen dem Taktimpuls Φ\ und dem Taktimpuls Φ2, d. h. dann, wenn Φ\ ■ Φ2 = »L«. Genauer gesagt, jedes der Schieberegister besteht aus einem Haupt-Neben-Daten-Flip-Flop, welches eine Hauptstufe-Verriegelungsschaltung eines dynamischen Speichers und eine Nebenstufe-Verriegelungsschaltung eines statischen Speichers aufweist. Der Schieberegisterring 1490 weist eine Mehrzahl von Eingangsklemmen und eine Mehrzahl von Ausgangsklemmen auf, welche so ausgebildet sind, daß für eine entsprechende Verarbeitung Daten parallel in den Schieberegisterring 1490 eingegeben und ausgelesen werden können, und zwar innerhalb einer Zeiteinheit, welche durch die intermittierend modulierten Taktimpulse festgelegt ist. Während die Alarmzeitdaten aus dem Schieberegisterring der obengenannten elektronischen Uhr ausgelesen werden, und zwar in Reaktion auf die Ziffernimpulse Z)15 bis D2, werden diejenigen Daten, welche der Alarmzeit entsprechen, von einem Ausgang SRG-WX-OUT des Schieberegisterrings 1490 in Reaktion auf dieselben Ziffernimpulse D15 bis D2 ausgelesen.FIGS. 28A and 28B show a preferred embodiment of an electrical detailed circuit for the shift register ring 1490, which is illustrated in FIGS. 27A, 27B and 27C. 28A and 28B, the shift register ring 1490 includes 64-bit shift registers labeled 111, 112, 114, 118, 121, 122, ..., 448 . These shift registers are driven by intermittently modulated clock pulses. The intermittent modulation of the clock pulses takes place during a time interval between the clock pulse Φ \ and the clock pulse Φ 2 , ie when Φ \ ■ Φ 2 = "L". More specifically, each of the shift registers is composed of a main-sub-data flip-flop which has a main stage latch circuit of a dynamic memory and a sub-stage latch circuit of a static memory. The shift register ring 1490 has a plurality of input terminals and a plurality of output terminals which are designed so that data can be input and read out in parallel from the shift register ring 1490 for corresponding processing, within a time unit which is determined by the intermittently modulated clock pulses is. While the alarm time data are being read out from the shift register ring of the above-mentioned electronic watch in response to the digit pulses Z) 15 to D 2 , those data which correspond to the alarm time are output from an output SRG-WX-OUT of the shift register ring 1490 in response to the same digit pulses D 15 to D 2 are read out.
Die Signale von der elektronischen Uhr werden an das Zusatzsystem geliefert, und zwar in Reaktion auf ein Synchronisiersignal q>i, welches eine Impulsfolgefrequenz von 2 Hz hat, bei einer Impulsdauer von einem Spei- «j cherzyklus. An dieser Stelle sei bemerkt, daß die Alarmzeit, welche von dem Ausgang SRG-Hl -out des Schieberegisters bei der Zeitsteuerung der Ziffernimpulse Di5 bis D2 ausgelesen wird, nachfolgend auch als erster Datensatz bezeichnet wird.The signals from the electronic clock are supplied to the additional system in response to a synchronization signal q> i, which has a pulse repetition frequency of 2 Hz, with a pulse duration of one memory cycle. At this point it should be noted that the alarm time which is read out from the output SR G-Hl -out of the shift register during the timing of the digit pulses Di 5 to D 2 is also referred to below as the first data record.
Während des Einstellvorgangs der Alarmzeit werden durch die Taktimpulse nur 16-Bit-Schieberegister getrieben. Die Ziffernimpulse Z)15 bis D2 werden dem Schieberegisterring 1490 zugeführt, wenn er die Daten von der elektronischen Uhr empfängt, während dann, wenn der Schieberegisterring 1490 die Daten an die elektronische Uhr liefert, die Taktimpuls Φ? und Φ2 +, welche den vier Ziffernimpulsen Z)14 bis Z) 1 entsprechen, dem Schieberegisterring 1490 zugeführt werden. Der Schieberegisterring 1490 empfängt Daten von der elektronischen Uhr inWhile the alarm time is being set, only 16-bit shift registers are driven by the clock pulses. The digit pulses Z) 15 to D 2 are supplied to the shift register ring 1490 when it receives the data from the electronic watch, while when the shift register ring 1490 supplies the data to the electronic watch, the clock pulse Φ? and Φ 2 + , which correspond to the four digit pulses Z) 14 to Z) 1, are supplied to the shift register ring 1490. The shift register ring 1490 receives data from the electronic watch in
Reaktion auf die Ziffemimpuise D15 bis D2, d. h. SA = H. Andererseits liefert der Schieberegisterring 1490 die Daten an die elektronische Uhr unter der Zeitsteuerung der Ziffernimpulse D14 bis D1 in Reaktion auf ein Signal SS 2, welches durch oen Signalgenerator 552 in Reaktion auf ein Eingangssignal MSl erzeugt wird, welches von dem manuellen Shiftteil zugeführt wird.Response to the Ziffemimpuise D 15 to D 2, that is S A = H. On the other hand 1490 supplies the shift register ring the data to the electronic clock of the timing of the digits pulses D 14 to D 1 in response to a signal SS 2, which by oen signal generator 552 is generated in response to an input signal MS1 which is supplied by the manual shift part.
In einem normalen Zustand wird der Schieberegisterring 1490 durch die Taktimpulse für 48 Bit während der Periode der Ziffernimpulse D1 bis D2 getrieben. Die AJarmzeitdaten werden an die Eingangsklemme DIN der elektronischen Uhr unter der Zeitsteuerung der Ziffernimpulse D14 bis Dx geliefert, und zwar vor dem Ausgangssignal des Standardzeitmeßsystems, und zwar um eine Ziffer. Zu diesem Zweck werden die Alarmzeitdaten von dem Ausgang SRG-lll-out abgeleitetIn a normal state, the shift register ring 1490 is driven by the clock pulses for 48 bits during the period of the digit pulses D 1 to D 2 . The alarm time data are supplied to the input terminal DIN of the electronic clock under the timing of the digit pulses D 14 to D x , namely by one digit before the output signal of the standard time measuring system. For this purpose, the alarm time data are derived from the output SRG-III-out
ίο Unter normalen Bedingungen werden weiterhin die Daten der Ausgänge SÄG-211 und SRG-311-out des Schieberegisterrings 1490 zu den Zeitsteuerungen der Ziffernimpulse D15 bis D2 darin gespeichert, und sie werden nachfolgend als erste und zweite Alarmzeitdaten bezeichnet. Bei den Zeitsteuerungen der Ziffernimpulse D1 bis O11, welche schneller sind als die Zeitsteuerungen Z)15 bis D2, und zwar um die acht Ziffern, werden die momentanen Zeitdaten, welche in der Minutenziffer gespeichert sind, und die Markierungsziffer von der elekironischen Uhr geliefert. Es ist somit möglich, die Koinzidenz in dem logischen Pegel zwischen den Daten des Ausgangs SRG-311-out und die der Eingangsklemme D1n zugeführten Daten zu ermitteln, so daß dadurch die ersten Alarmzeitdaten mit den momentanen Zeitdaten zu den Zeitsteuerungen von D1 bis Z)10 verglichen werden. Wenn in diesem Moment die ersten Alarmzeitdaten mit den momentanen Zeitdaten zusammenfallen, werden die ersten Alarmzeitdaten zu den Zeitsteuerungen von Z)15 bis D2 durch ein Gatter 1406 gelöscht, welches zwischen dem Eingang SÄG-448 und dem Ausgang SÄG-lll-out des Schieberegisterrings 1490 angeordnet ist. Zu diesem Zweck wird ein Eingangssignal ALIx dem Gatter 1406 zugeführt.ίο Under normal conditions, the data of the outputs SÄG-211 and SRG-311-out of the shift register ring 1490 at the time controls of the digit pulses D 15 to D 2 are still stored therein, and they are hereinafter referred to as first and second alarm time data. With the time controls of the digit pulses D 1 to O 11 , which are faster than the time controls Z) 15 to D 2 , namely around the eight digits, the current time data, which are stored in the minute digit, and the marking digit from the electronic clock delivered. It is thus possible to determine the coincidence in the logic level between the data of the output SRG-311-out and the data fed to the input terminal D 1n, so that the first alarm time data with the current time data for the time controls from D 1 to Z ) 10 can be compared. If at this moment the first alarm time data coincide with the current time data, the first alarm time data for the time controls from Z) 15 to D 2 are deleted by a gate 1406, which is connected between the input SÄG-448 and the output SÄG-lll-out of the shift register ring 1490 is arranged. An input signal ALI x is fed to gate 1406 for this purpose.
Die Monats- und die Datumsdaten werden von der elektronischen Uhr zu den Zeitsteuerungen von D12 bis Z)14 geliefert. Wenn die Daten, welche von dem Ausgang ARG-Hl zu den Zeitsteuerungen von Dn bis Z)14 ausgelesen werden, als erste Vorabdaten in bezug auf die ersten Alarmdaten beze:~.hnet werden, welche von dem Ausgang SÄG-221 abgenommen werden können, unterscheiden sich die Vorabdaten und die Monats- und die Datumsdaten in der Phase um eine Ziffer. Es entspricht nämlich der Ziffernimpuls Z)12 den zehn Ziffern der Minute in den Vorabdaten, während in den Monats- und in den Datumsdaten der Ziffernimpuls D\2 der Ein-Tages-Ziffer entspricht. Es ist somit erforderlich, die Daten des Ausgangs SÄG-441, welche um eine Ziffer mehl verzögert werden als die Daten des Ausgangs SÄG-111, mit den Monats- und den Datumsdaten zu vergleichen.The month and date data are supplied by the electronic clock to the time controls from D 12 to Z) 14 . If the data n from the output ARG-Hl to the timings of D are read by Z) 14, beze first preliminary data with respect to the first alarm data: ~ be .hnet which can be taken from the output SOEC-221 , the advance data and the month and date data in the phase differ by one digit. Namely, the digit pulse Z) 12 corresponds to the ten digits of the minute in the preliminary data, while the digit pulse D \ 2 corresponds to the one-day digit in the month and date data. It is therefore necessary to compare the data from output SÄG-441, which are delayed by one digit more than the data from output SÄG-111, with the month and date data.
3D Das verglichene Ergebnis wird in Reaktion auf die Abwärtssteuerung des Ziffernimpulses Du abgetastet, und danach werden die Monats- und die Datums-Alarmdaten, welche in dem Zusatzsystem gespeichert waren, in Reaktion auf die Ziffemimpuise D15 bis D2 gelöst. Es ist zu bemerken, daß dann, wenn das Löschgatter zwischen dem Ausgang SÄG-411 und dem Eingang SÄG-348 angeordnet ist, die in den vier Ziffern gespeicherten Daten, d. h. die Ein-Tages-Ziffer bis zu der Markierungsziffer des Alarmmonates und die Datumsdaten vollständig gelöscht werden können. Dies rührt daher, daß die Vorabdaten in den Schieberegistern SÄG-411 bis SRG-AAt unter der Zeitsteuerung der Abwärtssteuerung der Ziffernimpulse Du gespeichert werden. In der dargestellter Ausführungsform ist das Löschgatter 1405 jedoch zwischen dem Ausgang SÄG-441 und dem Eingang SÄG-431 angeordnet, um die Daten zu löschen, welche in den 16 Bits gespeichert sind, die in den 22-Bits für die Verbindungsmarkierung und den 2'-Bits für die tägliche Markierung in einem zweiten Vorab-Datensatz enthalten sine der in den Schieberegistern SäG-348 bis SÄG-311 gespeichert ist, und in einer Ein-Minuten-Ziffer (ein Tag), wei terhin in einer 10-Minuten-Ziffer (10 Tage), weiterhin in einer Stunden-Ziffer (Monate), weiterhin in einem 2°· Bit für die PM-Markierung und in einem 2'-Bit für die Datumsmarkierung in den ersten Vorabdaten, welche ir den Schieberegistern SÄG-411 bis SÄG-448 gespeichert sind. Wenn die 22-Bits für die Verbindungsmarkierun{ der Alarmzeitdaten in dem zweiten Vorab-Datensatz ein »1« speichern, werden die Monats- und die Datumsda ten in dem ersten Vorab-Datensatz mit den Alarmdaten in dem zweiten Vorab-Datensatz verbunden. Mit der au diese Weise gelieferten Alarmzeit-Verbindungsmarkierung wird die Koinzidenz zwischen den Alarmzeitdater und den momentanen Zeitdaten nicht abgetastet. Wenn jedoch die Alarmzeit-Verbindungsmarkierung in den zweiten Vorab-Datensatz gelöscht wird, dann wird die Alarmzeit in dem zweiten Vorab-Datensatz in einen nor malen vorübergehenden Alarm geändert, der automatisch gelöscht wird, nachdem das akustische Alarmsigna3D The compared result is sampled in response to the downward control of the digit pulse Du , and then the month and date alarm data which were stored in the auxiliary system are released in response to the digit pulses D 15 to D 2 . It should be noted that if the clearing gate is arranged between the output SÄG-411 and the input SÄG-348, the data stored in the four digits, ie the one-day digit up to the marking digit of the alarm month and the date data can be completely deleted. This is because the advance data are stored in the shift registers SÄG-411 to SRG-AAt under the timing of the downward control of the digit pulses Du. In the embodiment shown, however, the delete gate 1405 is arranged between the output SÄG-441 and the input SÄG-431 in order to delete the data which are stored in the 16 bits contained in the 2 2 bits for the connection marker and the 2 '-Bits for the daily marking are contained in a second preliminary data record, which is stored in the shift registers SäG-348 to SÄG-311, and in a one-minute digit (one day), furthermore in a 10-minute Digit (10 days), furthermore in an hour digit (months), furthermore in a 2 ° bit for the PM marking and in a 2 'bit for the date marking in the first preliminary data, which are in the shift registers SÄG-411 to SÄG-448 are stored. If the 2 2 bits for the connection marking of the alarm time data in the second advance data set store a "1", the month and date data in the first advance data set are linked to the alarm data in the second advance data set. With the alarm time connection mark thus supplied, the coincidence between the alarm time data and the current time data is not sampled. However, if the alarm time connection mark is deleted in the second advance record, then the alarm time in the second advance record is changed to a normal temporary alarm which is automatically cleared after the audible alarm signal
so vorübergehend erzeugt wurde.so temporarily generated.
Die Gatter 1405 und 1406 dienen dazu, die Einstellung der Markierungsanzeigeziffer zu ermöglichen. Bein Empfang der Ausgangssignale von der Markierungs-Einstellschaltung 1452 werden die Markierungsdaten ii dem Schieberegisterring 1490 in der Weise gespeichert, wie es in der Tabelle IV dargestellt ist. In der Tabelle Y\ gibt das Symbol ALIl an, daß die »1« in den ersten Daten das Eingangssignal für die Datenmarkierung dar stellt. In ähnlicher Weise zeigt das Symbol ALD1 an, daß »1« und »0« der Eingangsdaten diejenigen Daten dar stellen, welche als Eingangssignal zugeführt werden. »1« von ALIl stellt das Eingangssignal für die ersten Vor abdaten dar und das Symbol ALDI stellt die Daten in diesem Eingangssignal dar. Das Symbol »N« gibt dii Anzahl der Fälle an, in welchen UDII zwischen einem tiefen und einem hohen Pegel verändert wird. Die Tabelli IV zeigt, daß die Anzeige der Datenmarkierung nicht verändert wird, wenn N = O, die Dateneinstellung deThe gates 1405 and 1406 are used to enable the marker display digit to be set. Upon receipt of the output signals from the tag setting circuit 1452, the tag data ii is stored in the shift register ring 1490 in the manner shown in Table IV. In the table Y \ the symbol ALIl indicates that the "1" in the first data represents the input signal for the data marking. In a similar way, the symbol ALD 1 indicates that "1" and "0" of the input data represent the data which are supplied as the input signal. "1" of ALII represents the input signal for the first previous data and the symbol ALDI represents the data in this input signal. The symbol "N" indicates the number of cases in which UDII is changed between a low and a high level . Table IV shows that the display of the data marking is not changed when N = O, the data setting de
go ersten Alarms und die Einstellung des kontinuierlichen Alarms werden jedoch entriegelt, wenn N = 1 un< N = 2. und der Monat und die Daten des ersten Alarms weiden eingestellt und der erste Vorabalarm wird mi dem Monat und den Daten des ersten Alarms verbunden.go first alarm and the setting of the continuous alarm are unlocked if N = 1 un < N = 2. and the month and dates of the first alarm are set and the first advance alarm is linked to the month and dates of the first alarm.
Der Schieberegisterring 1490 hat auch ein Gatter 1410, welches derart ausgebildet ist, daß es die Ziffer Null de Alarmdaten in dem Zusatzsystem ermittelt. Dieses Gatter 1410 erzeugt somit ein Ausgangssignal OHAT, wel ches anzeigt, daß die Stunden-Ziffer der Alarmdaten gleich Null ist, d. h., eine freie Adresse. Wenn das Aus gangssignal OHAT des Gatters 1410 bei der Zeitsteuerung von p4Di T% Φχ ausgelesen wird, so ist es möglich, dal ermittelt wird, daß das Schieberegister für die zweiten Alarmdaten unbesetzt ist. Die Gatterschaltung 1401 ha ein Gatter für eine Markierungsanzeige, welches ein Markierungssignal bei der Zeitsteuerung von Di 5 Q The shift register ring 1490 also has a gate 1410 which is designed such that it determines the digit zero of the alarm data in the additional system. This gate 1410 thus generates an output signal OHAT, which indicates that the hour digit of the alarm data is equal to zero, that is, a free address. If the output signal OHAT of the gate 1410 is read out at the timing of p 4 Di T % Φ χ , it is possible that it is determined that the shift register for the second alarm data is unoccupied. The gate circuit 1401 has a marker display gate which outputs a marker signal upon timing of Di 5 Q
durchläßt. Wenn die zweite Alarmzeit gesetzt ist und in dem Schieberegister gespeichert ist, wird ein Alarmmarkierungs-Einstellsignal an die Anzeigeeinrichtung geliefert, um die Alarmeinstellmarkierung darzustellen. Die Gatterschaltung 1401 hat auch ein Gatter, an welches das Zeitsteuersignal D\TVQA angelegt wird, um die Datums-Einstellmarkierung abzutasten. Ein Ausgangssignal wird bei der Zeitsteuerung von Z)1^4 QA erzeugt und an die Anzeigeeinrichtung der elektronischen Uhr geliefert, so daß dadurch die Datumsmarkierung dargestellt wird, wodurch angezeigt wird, daß der Datums-Einstellalarm gesetzt ist. Während die Daten, weiche an den Eingang DIN des Zeitmeßregisters 32 der elektronischen Uhr unter den Zeitsteiierungen von Z>, T1 und Z)1 ZJ geführt werden, durch das Gatter 66 des Zeitmeßregisters 32 gelöscht werden (siehe Fig. HA und 11B), ist es möglich, die Funktionen und den Anzeigemodus der elektronischen Uhr durch eine kontinuierliche Zuführung der Zeitsteuersignale Z)j TJ oder D1T2 zu steuern, um die Abtastung der Koinzidenz zwischen der momentanen Zeit und der Alarmzeit und dem Zeitsignal Z)]TJ für die spezielle Anzeige wie einen Monat und eine Datumsmarkierung usw. in den Eingang DATA-IN des Zeitmeßregisters 32 der elektronischen Uhr zu sperren. lets through. When the second alarm time is set and stored in the shift register, an alarm flag setting signal is supplied to the display device to display the alarm setting flag. The gate circuit 1401 also has a gate to which the timing signal D \ T V Q A is applied to sample the date setting flag. An output signal is generated at the timing of Z) 1 ^ 4 Q A and supplied to the display device of the electronic watch so that the date mark is thereby displayed, thereby indicating that the date setting alarm is set. While the data which are fed to the input DIN of the time measurement register 32 of the electronic watch under the time increments of Z>, T 1 and Z) 1 ZJ, are cleared by the gate 66 of the time measurement register 32 (see FIGS. HA and 11B), it is possible to control the functions and the display mode of the electronic watch by continuously supplying the timing signals Z) j TJ or D 1 T 2 in order to scan the coincidence between the current time and the alarm time and the time signal Z)] TJ for to block the special display such as a month and a date marking etc. in the DATA-IN input of the timing register 32 of the electronic watch.
Das Gatter 1411 dient dazu, den Status »15« zu ermitteln, d. h. (1,1,1,1), und zwar in der Ziffer für die zehn Minuten der Alarmzeit, und es erzeugt ein Ausgangssignal QOHER zur Löschung des Status »15« in den gespeicherten Daten in dem Zusatzsystem. Für den Fall, daß die Alarmzeit in der elektronischen Uhr angezeigt wird, ist das Schieberegister für die Alarmzeit frei, d. h. die Stunden-Ziffer ist »0«. In diesem Fall werden die Anzeigen der Ein-Minuten-Ziffer und der Zehn-Minuten-Ziffer durch ein Signal gelöscht, welches dem Binärcode »1,1,1,1« entspricht, wobei dieses Signal an das Schieberegister des Zusatzsystems zurückgeführt wird. Anschließend wird dieses spezielle Signal dem Zeitmeßregister der elektronischen Uhr zugeführt, und deshalb wird die Zehn-Minuten-Ziffer auf die Stunden-Ziffer durch das Gatter 68 des Zeitmeßregisters 32 der elektronisehen Uhr in der Weise übertragen, daß die Stunden-Ziffer der Alarmzeit sich von »0« auf »1« ändert. Das Ausgangssignal QOHER vom Gatter 1411 wird dazu verwendet, die speziellen Codes in der Zehn-Minuten-Ziffer der »unbesetzten« Datenin dem Zusatzsystem zu löschen. Dies geschieht durch das Gatter 1404 in Reaktion auf das invertierte Signal ERDT, welches von der Markierungs-Einstellschaltung 1452 in Reaktion auf das Ausgangssignal QOHER geliefert wird.The gate 1411 is used to determine the status "15", ie (1,1,1,1), namely in the digit for the ten minutes of the alarm time, and it generates an output signal QOHER to clear the status "15" in the data stored in the auxiliary system. In the event that the alarm time is displayed in the electronic clock, the shift register for the alarm time is free, ie the hour digit is "0". In this case the displays of the one-minute digit and the ten-minute digit are deleted by a signal which corresponds to the binary code "1,1,1,1", this signal being fed back to the shift register of the additional system. Then this special signal is fed to the timing register of the electronic watch, and therefore the ten-minute digit is transferred to the hour digit through the gate 68 of the timing register 32 of the electronic watch in such a way that the hour digit of the alarm time differs from "0" changes to "1". The QOHER output from gate 1411 is used to clear the special codes in the ten-minute digit of the "vacant" data in the adjunct system. This is done by gate 1404 in response to the inverted signal ERDT provided by marker setting circuit 1452 in response to the output signal QOHER.
In der Fi g. 29 ist ein Ausführungsbeispiel einer Detailschaltung des Taktimpulsgenerators 1408 veranschaulicht. Gemäß der Darstellung wird das Signal CONT0, welches von der manuellen Shift-Schaltung 1420 geliefert wird, dem Eingang des Taktimpulsgenerators 1408 zugeführt. Dieses Signal wird einer Verriegelungsschaltung zugeführt und zu der Zeit von T^ Φ, so verriegelt, daß ein Ausgangssignal CONTΦ', welches um 3 1Z2 Bit verzögert wird und mit dem Taktimpuls Φχ synchronisiert ist, erzeugt wird. Das Signal ϋΟΝΤΦ' wird einem UND-Gatter zugeführt, welchem auch der Taktimpuls Φ2 zugeführt wird, so daß ein Taktimpuls Φι erzeugt wird. Das Signal ϋΟΝΤΦ' wird auch einer Verriegelungsschaltung zugeführt und darin durch den Taktimpuls Φ2 verriegelt, um in ein halbes Eit verzögert zu werden. Somit wird ein Taktimpuls CONTΦ" erzeugt, welcher mit dem Taktimpuls Φ2 synchronisiert ist, und er wird einem UND-Gatter zugeführt, welches einen Taktimpuls Φ * in Reaktion auf den Taktimpuls Φι erzeugt. Die Taktimpulse Φ? und Φ2 werden dem Schieberegisterring 1490 zugeführt, um diesen zu treiben.In Fi g. FIG. 29 illustrates an exemplary embodiment of a detailed circuit of the clock pulse generator 1408. As shown, the signal CONT0, which is provided by the manual shift circuit 1420, is fed to the input of the clock pulse generator 1408. This signal is fed to a locking circuit and locked at the time of T ^ Φ so that an output signal CONTΦ ' which is delayed by 3 1 Z 2 bits and is synchronized with the clock pulse Φ χ is generated. The signal ϋΟΝΤΦ ' is fed to an AND gate, which is also fed with the clock pulse Φ 2 , so that a clock pulse Φι is generated. The signal ϋΟΝΤΦ ' is also fed to a latch circuit and is latched therein by the clock pulse Φ 2 in order to be delayed in half a time. Thus, a clock pulse CONTΦ "is generated, which is synchronized with the clock pulse Φ 2 , and it is fed to an AND gate, which generates a clock pulse Φ * in response to the clock pulse Φι . The clock pulses Φ? And Φ 2 are the shift register ring 1490 fed to drive this.
Die F i g. 30 veranschaulicht ein Ausführungsbeispiel einer elektrischen Detailschaltung für die Datendemodulationsschaltung 1409. Die Datendemodulationsschaltung 1409 hat eine gerade Anzahl von Invertern, welche dazu dienen, die Wellenform der Eingangsdaten entsprechend zu gestalten, so daß dadurch ein Signal D!N , geliefert wird, welches den verschiedenen Bauelementen des Zusatzsystems zugeführt wird, beispielsweise dem Gatter 1407, dem Zeitsteuerimpulsgenerator 1454 und der Frequenz-Einstellschaltung 1484. Die Demodulationsschaltung 1409 ist so aufgebaut, daß sie einen Zustand ermittelt, in welchem die Wochentags-Ziffer blinkt und ein Signal QFL erzeugt, welches einen UND-Gatter zugeführt wird. Dieses UND-Gatter erzeugt Daten D,N2 im normalen Zustand nur dann, wenn die momentane Zeit und die Wochentags-Ziffer blinken. Dieses Ausgangssignal Difii wird dem Datumsgatter 1482 zugeführt, so daß das Datumsgatter zur automatischen Einstellung nicht nachteilig beeinflußt werden kann, während die Zeit eingestellt wird. Die Datendemodulationsschaltung 1409 erzeugt auch ein Ausgangssignal Dmi durch Löschen von Dx0T1 bis DwTt des Ausgangs Dlfn. Da die den Zeitsteuersignalen DiOi2 bis Di0^ entsprechenden Signalen bzw. Daten die Daten der Alarmzeit sind, welche nicht mit der momentanen Zeit in Beziehung steht, werden die obengenannten Daten gelöscht, wenn die gespeicherten Alarmzeitdaten mit den momentanen Zeitdaten verglichen werden, und es wird eine korrekte momentane so Zeitinformation wiedergegeben. Zu diesem Zweck wird der Ausgang D/Ny mit den Vergleichsschaltungen 1425 und 1426 verbunden.The F i g. 30 illustrates an embodiment of a detailed electrical circuit for the data demodulation circuit 1409. The data demodulation circuit 1409 has an even number of inverters which serve to shape the waveform of the input data accordingly, so that a signal D ! N , is thereby provided which is transmitted to the various components of the auxiliary system is supplied, for example, the gate 1407, the timing pulse generator 1454 and the frequency setting circuit 1484. The demodulation circuit 1409 is so constructed that it detects a state in which the weekday digit flashes and a signal Q FL generates which an AND -Gate is fed. This AND gate generates data D, N2 in the normal state only when the current time and the weekday digit are flashing. This output signal Difii is applied to the date gate 1482 so that the automatic setting date gate cannot be adversely affected while the time is being set. The data demodulation circuit 1409 also generates an output signal D mi by clearing Dx 0 T 1 through D w T t of the output D lfn . Since the signals or data corresponding to the timing signals DiOi 2 to Di 0 ^ are the data of the alarm time which is not related to the current time, the above-mentioned data are deleted when the stored alarm time data are compared with the current time data, and it correct instantaneous time information is reproduced. For this purpose, the output D / N y is connected to the comparison circuits 1425 and 1426.
In der Fig. 31 ist ein Beispiel einer elektrischen Detailschaltung für die zusammengesetzte Ziffernimpuls-Regenerierschaltung 1430 dargestellt. Diese Schaltung 1430 hat Eingangsklemmen i/Ci und Uc2, welche mit den Taktimpulsen Φυα und Φυ€2 jeweils beaufschlagt werden. Gemäß F i g. 9 ist der Taktimpuls Φυη mit den Taktimpuls T\ synchronisiert. Der Taktimpuls Φ^^ wird gegenüber dem Taktimpuls Φ^ι verzögert, und er hat eine invertierte Wellenform. Somit werden die Taktimpulse Φα und Φβ erzeugt, welche den Taktimpulsen Φα und Φ4 entsprechen, und zwar durch das logische Produkt aus den Taktimpulsen Φ^\ und Φυα und das logische Produkt der invertierten Taktimpulse Φυ€1 und Φυα- Zu diesem Zweck hat die zusammengesetzte Ziffernimpuls-Regenerierschaltung 1430 sechzehn in Kaskade geschaltete Verriegelungsschaltungen. Der Ziffernimpuls D\\ wird in eine erste Verriegelung eingeschrieben, und zwar in Reaktion auf den Taktimpuls Φβ, und ein Ausgangssignal der ersten Verriegelung wird in eine zweite Verriegelung eingeschrieben, und zwar als Dateneingangssignal in Reaktion auf den Taktimpuls Φα. Somit wird ein Ausgangsimpuls Q, erzeugt, der eine Impulsbreite hat, welche den zwei Ziffern entspricht. Das Signal Qb welches aus dem kontinuierlichen Ziffernimpuls Dn und den kontinuierlichen Taktimpulsen Φυ€\ und Φϋ(Γ2 regeneriert wird, ist ein kontinuierliches Signal, welches durch die intermittierende Modulation der Ausgangssignale von der elektrischen Uhr nicht nachteilig betroffen wird.FIG. 31 shows an example of a detailed electrical circuit for the composite digit pulse regeneration circuit 1430. This circuit 1430 has input terminals i / C i and U c2 to which the clock pulses Φ υα and Φ υ € 2 are applied in each case. According to FIG. 9 the clock pulse Φ υη is synchronized with the clock pulse T \ . The clock pulse Φ ^^ is delayed compared to the clock pulse Φ ^ ι , and it has an inverted waveform. Thus, the clock pulses Φ α and Φ β are generated which α the clock pulses Φ and Φ 4 correspond, by the l ogisc he P roduc t from the clock pulses Φ ^ \ un d Φυα un d, the logical product of the inverted clock pulses Φ υ € 1 and Φυα- to this end, the composite numbers pulse regenerating circuit 1430 sixteen cascaded latches. The digit pulse D \\ is written into a first latch in response to the clock pulse Φ β and an output of the first latch is written into a second latch as a data input in response to the clock pulse Φ α . Thus, an output pulse Q i is generated which has a pulse width which corresponds to the two digits. The signal Q b, which is regenerated from the continuous digit pulse D n and the continuous clock pulses Φ υ € \ and Φ ϋ (Γ2 , is a continuous signal which is not adversely affected by the intermittent modulation of the output signals from the electric clock.
Die F i g. 32 zeigt ein Beispiel einer Detailschaltung für die Zeitsteuerimpuls-Regenerierschaltung 1431. Diese Schaltung wird mit dem Ausgangssignal Φ versorgt, welches die logische Summe der Taktimpulse Φχ undThe F i g. 32 shows an example of a detailed circuit for the timing pulse regeneration circuit 1431. This circuit is supplied with the output signal Φ which is the logical sum of the clock pulses Φ χ and
Φ2 'S's und dient dazu, die Zeitsteuerimpulse Tn und TJ4 zu regenerieren. Wenn die Taktimpulse Φ, und (P2 intermittierend erzeugt werden, werden die Ausgangssignale der Verriegelungen durch die intermittierend modulierten Taktimpulse beeinflußt, und deshalb werden die Zeitsteuerimpulse 7[, T1 und Z» in intermittierende Signale umgewandelt, welche synchron zu den Taktimpulsen Φ2 aufgebaut und abgebaut werden. Der Zeitsteuerimpuls T12 ist die logische Summe der Zeitsteuerimpuise T\ + T1, und der Zeitsteuerimpuls T2A ist die logische Summe der Zeitsteuerimpulse T2 + Tt. Wenn ein Zwischenraum zwischen der Abwärtssteuerung des Zeitsteuerimpulses 7J und der Aufwärtssteuerung des Zeitsteuerimpulses T1 vorhanden ist, wird der Zeitsteuerimpuls 7J2 ein Rauschsignal, welches das Zusatzsystem nachteilig beeinflußt Um dieses Problem zu überwinden, wird das ODER-Gatter zusätzlich mit einem Impuls versorgt, welcher in Reaktion auf den Taktimpuls Φ\ entsteht, wenn der Zeitsteuerimpuls 7J auf dem Pegel »H« liegt, und welcher abgebaut wird, wenn der Zeitsteuerimpuls T2 auf dem Pegel »H« liegt, so daß ein rauschfreies Signal Tn regeneriert wird. Der Zeitsteuerimpuls T24 wird in derselben Weise regeneriert Die zusammengesetzten Zeitsteuerimpulse Tn und T]4 sind vorteilhaft, da die Anzahl der Schaltungsverbindungen vermindert ist. Die F i g. 33 teigt ein Ausführungsbeispiel einer elektrischen Detailschaltung für die momentane Zeitanzeige-Φ2 'S's and is used to regenerate the timing pulses T n and TJ 4. If the clock pulses Φ, and (P 2 are generated intermittently, the output signals of the interlocks are influenced by the intermittently modulated clock pulses, and therefore the timing pulses 7 [, T 1 and Z »are converted into intermittent signals which are synchronous with the clock pulses Φ 2 The timing pulse T 12 is the logical sum of the timing pulses T \ + T 1 , and the timing pulse T 2A is the logical sum of the timing pulses T 2 + T t . If there is a gap between the downward control of the timing pulse 7J and the upward control of the timing pulse T 1 is present, timing pulse 7J 2 is a noise signal, which the adjunct adversely affected to overcome this problem, the OR-gate is additionally supplied with a pulse which occurs in response to the clock pulse Φ \ when the timing pulse 7J is at level "H", and which is reduced when the timing pulse When T 2 is "H", a noise-free signal T n is regenerated. The timing pulse T 2 4 is regenerated in the same way. The composite timing pulses T n and T] 4 are advantageous because the number of circuit connections is reduced. The F i g. 33 teigt an embodiment of an electrical detailed circuit for the current time display
'5 Abtastschaltung 1429. Das Ziffernsignal D0, welches die Anzeigedaten darstellt, gibt auch die Anzeige der momentanen Zeit an, wenn D0 = Z)]6, es gibt hingegen die Anzeige des Datums an, wenn D0=Dn und es gibt die Anzeige der Alarmzeit an, wenn D0=D 14. Somit wird die momentane Zeitanzeige-Abtastschaltung 1429 mit dem Signal D0 als Verriegelungs-Eingangssignal beaufschlagt, welches unter der Zeitsteuerung von D6 verriegelt wird, so daß dadurch der Status der Anzeige der momentanen Zeit abgetastet wird.'5 sampling circuit 1429. The clock signal D 0, which is the display data specifies the display of the current time, if D 0 = Z)] 6, there is, however, the display of the date on when D n 0 = D and indicates the alarm time display when D 0 = D 14 . Thus, the current time display sampling circuit 1429 is provided with the signal D 0 as a latch input which is latched under the timing of D 6 , thereby sampling the status of the display of the current time.
Die F i g. 35 zeigt ein Beispiel einer elektrischen Detailschaltung für die Alarmzeit-Abtastschaltung 1427. Gemäß den obigen Ausführungen wird der Anzeigestatus der Alarmzeit in der elektronischen Uhr unter der Zeitsteuerung von Z)14 durch die Verriegelungsschaltung abgetastet, weiche D0 als Eingangssignal aufnimmt. Wenn die Alarmzeit angezeigt wird, so bedeutet diese Anzeige, daß die Alarmzeit eingestellt ist. Daß unter diesen Voraussetzungen erforderlich ist, die synchrone Beziehung zwischen der elektronischen Uhr und dem Zusatzsystem aufrechtzuerhalten, werden hierdurch die Signale auf höchst zuverlässige Weise in der einen und in der anderen Richtung übertragen. Zu diesem Zweck wird der Status der Anzeige durch die Zeitsteuerung von PiDiATt Φχ abgetastet, und ein Ausgangssignal wird durch eine erste Verriegelungsschaltung erzeugt. Dieses Ausgangssignal wird einer zweiten Verriegelungsschaltung zugePihrt und unter der Zeitsteuerung fjDjTi Φι abgetastet, so daß dadurch ein Ausgangssignal Q93At\ geliefert wird. Dieses Ausgangssignal wird einer drittenThe F i g. 35 shows an example of a detailed electrical circuit for the alarm time sampling circuit 1427. According to the above, the display status of the alarm time in the electronic watch under the timing of Z) 14 is sampled by the interlock circuit which takes D 0 as an input. When the alarm time is displayed, it means that the alarm time has been set. Since it is necessary under these conditions to maintain the synchronous relationship between the electronic watch and the auxiliary system, the signals are thereby transmitted in a highly reliable manner in one direction and in the other. To this end, the status of the display is sampled by the timing of PiDi A T t Φχ and an output signal is generated by a first latch circuit. This output signal is fed to a second interlocking circuit and sampled under the timing control fjDjTi Φι , so that an output signal Q 9 3 A t \ is thereby supplied. This output becomes a third
Verriegelungsschaltung zugeführt und unter der Zeitsteuerung von φφίΤ4Φι ausgelesen, so daß dadurch ein Ausgangssignal Q9iAT2 erzeugt wird. Die Ausgangssignale Q9 3ATl und Q9 3AT j werden einem UND-Gatter zugeführt, durch welches ein Ausgangssignal QA erzeugt wird, um den Status der Alarmzeit abzutasten. Die Ausgangssignale Q9UTi und QfiATi werden der Schieberegister-Stopp-Schaltung 1426 zugeführt, um das unbesetzte Schieberegister während der Einstellung der Alarmzeit in einer Weise zu indizieren, welche nachfolgend im einzelnen erläutert wird. Das logische Produkt des Ausgangssignals Q9jati un& das invertierte Ausgangssignal ~Q~f~ur~i werden mit dem Impuls j>j synchronisiert und auf dem Pegel »H« gehalten, und zwar für eine halbe Sekunde, wodurch angezeigt wird, daß die Alarmzeit eingestellt ist. Latching circuit supplied and read out under the timing of φφ ί Τ 4 Φ ι , so that an output signal Q 9iAT2 is generated. The output signals Q 9 3ATl and Q 9 3AT j are fed to an AND gate, through which an output signal Q A is generated in order to sample the status of the alarm time. The output signals Q and 9 UTi QfiATi be the shift register-stop circuit fed 1426 is to the unoccupied shift register during the setting of the alarm time in a way to be indexed, which is subsequently explained in inzelne e n. The logical product of the output signal Q 9 j a ti un & the inverted output signal ~ Q ~ for ~ i are synchronized with the pulse j> j and kept at level "H" for half a second, which is displayed that the alarm time is set.
Die Fig. 36 zeigt ein Beispiel einer elektrischen Detailschaltung für die Impulsgeneratorschaltung 1451,
welche derart ausgebildet ist, daß die Impulssignale WKT, W0T, WAT0 und WAT, erzeugt werden. Die Impulssignale
WKT und WAT zeigen Abschnitte der momentanen Zeitdaten und der Datumsdaten in den Ausgangsdaten
der elektronischen Uhr an.
Die Signale WKT und W0T werden durch ein logisches Summiergatter nach folgenden Gleichungen erzeugt:36 shows an example of a detailed electrical circuit for the pulse generator circuit 1451, which is designed such that the pulse signals W KT , W 0T , W AT0 and W AT are generated. The pulse signals W KT and W AT indicate portions of the current time data and the date data in the output data of the electronic watch.
The signals W KT and W 0T are generated by a logic summing gate according to the following equations:
Qr + Q9 = Di +Dsx+D9 + D10 = WKT Qr + Q 9 = Di + D s x + D 9 + D 10 = W KT
Qn + On = Dn + Dn + DlA = WDT Qn + On = D n + D n + D IA = W DT
Die Impulsgeneratorschaltung 1451 erzeugtauch Zeitsteuersignale WAT 0 und WAT\. Das Zeitsteuersignal WAT0 wird dazu verwendet, ein Gatter zu öffnen, um Signale von dem Zusatzsystem zu der elektronischen UhrThe pulse generator circuit 1451 also generates timing signals W AT 0 and W AT \. The timing signal W AT0 is used to open a gate to receive signals from the auxiliary system to the electronic watch
so zu liefern, und das Zeitsteuersignal WAT χ wird dazu verwendet, ein Gatter zu öffnen, um die Ausgangsdaten von der elektronischen Uhr dem Zusatzsystem zuzuführen. Diese Zeitsteuersignale werden benötigt, um intermittierend moduliert zu werden, wenn die Taktimpulse Φ1 und Φ2 und die Zeitsteuerimpulse 7J bis 7J intermittierend moduliert werden. In ähnlicher Weise werden die Zeitsteuersignale WAT0 und WATl benötigt um kontinuierlich vorhanden zu sein, wenn die Taktimpulse Φ, und Φ2 kontinuierlich sind. Zu diesem Zweck weist der Impulsgenerator 1451 ein Flip-Flop auf, welches ein intermittierendes Signal erzeugt, welches unter der Zeitsteuerung von Qi2TI2 aufgebaut wird und unter der Zeitsteuerung von Q3 abgebaut wird. Dieses intermittierende Signal wird Gattern zugeführt, durch welche zwei intermittierende Signale WAT0 und WATX in Reaktion auf die Signale Q2 und Q,j jeweils erzeugt werden, welche jeweils verminderte Impulsbreiten haben. Das Zeitsteuersignal WATq baut sich in Reaktion auf die Aufwärtssteuerung des Ziffernimpulses D\ auf und wird in Reaktion auf die Abwärtssteuerung des Ziffernimpulses Z)1 abgebaut. Das Zeitsteuersignal WAT ι baut sich in Reaktion auf die Aufwärtssteuerung des Ziffernimpulses Z)15 auf und wird in Reaktion auf die Abwärtssteuerung des Ziffernimpulses D2 aufgebaut.so to be supplied, and the time control signal W AT χ is used to open a gate in order to feed the output data from the electronic watch to the auxiliary system. These timing signals are required to be intermittently modulated when the clock pulses Φ 1 and Φ 2 and the timing pulses 7J to 7J are intermittently modulated. Similarly, the timing signals W AT0 and W ATl are required to be continuously present when the clock pulses Φ and Φ 2 are continuous. For this purpose, the pulse generator 1451 has a flip-flop which generates an intermittent signal which is built up under the time control of Qi 2 TI 2 and is released under the time control of Q 3 . This intermittent signal is supplied to gates by which two intermittent signals W AT0 and W ATX are generated in response to signals Q 2 and Q, j, respectively, which have reduced pulse widths, respectively. The timing signal W AT q builds up in response to the upward control of the digit pulse D \ and is released in response to the downward control of the digit pulse Z) 1 . The time control signal W AT ι builds up in response to the upward control of the digit pulse Z) 15 and is built up in response to the downward control of the digit pulse D 2 .
Die Fig. 41 zeigt ein bevorzugtes Ausführungsbeispiel einer elektronischen Detailschaltung für die Ausgangsdaten-Steuerschaltung 1402, welche ein Signal SB erzeugt, welches die Übertragung der Daten von dem Zusatzsystem zu der Eingangsklemme DM der elektronischen Uhr ermöglicht, und zwar synchron zu dem Impuls p3. Die Datenausgangs-Steuerschaltung 1402 weist ein Gatter auf, welches den normalen Zustand abtaZ lh d Shibi ih hl id d h Q 041 shows a preferred exemplary embodiment of an electronic detailed circuit for the output data control circuit 1402, which generates a signal SB which enables the data to be transmitted from the additional system to the input terminal D M of the electronic clock, synchronously with the pulse p 3 . The data output control circuit 1402 has a gate which abtaZ lh d Shibi ih hl id ie Q 0
p p3 gpp 3 g
stet, d. h. Q9}AT2 = »L« und den Zustand, in welchem das Schieberegister nicht angehalten wird, d. h. Qs7-P - 0, und sie erzeugt ein Signal SB 1, welches so gerichtet ist, daß die Daten von dem Ausgang SRG-121-out des Schie- Hsteady, ie Q 9 } A T2 = "L" and the state in which the shift register is not stopped, ie Qs 7 -P - 0, and it generates a signal SB 1, which is directed so that the data from the Output SRG-121-out of the sliding H
42 I42 I.
beregisterringes 1490 bei einer Verzögerung um eine Ziffer gegenüber den Daten des Ausgangs SRG-I U-out der Eingangsklemmen Dtf/ des Standardzeitmeßsystems zu den Zeiten von Z)14 bis Z>j um eine Ziffer schneller zugeführt werden als die Ausgangsdaten der Alarmzeit in dem Standardzeitmeßsystem. Die Dalen-Ausgangs-Steuerschaltung 1402 hat auch ein Gatter, welches ein Signal SBl in Reaktion auf ein Signal MSl erzeugt, welches so gerichtet ist, daß die neuen Daten des Ausgangs SÄG-Hl an das Standardzeitmeßsystem geliefert werden, und zwar zu den Zeiten von D.t bis D1, wenn der manuelle Schiebeschalter betätigt wird und die neuen Daten, welche in dem Zusatzsystem gespeichert sind, dem Standardzeitmeßsystem zuzuführen. Die Datenausgangs-Steuerschaltung weist weiterhin ein Gatter auf, welches ein Signal SB3 erzeugt, wenn SBl - »H« oder wenn 552 = »H«. Das Signal SB3 wird der Klemme DCL des Standardzeitmeßsystems zugeführt, um die darin gespeicherten Alarmzeitdaten zu löschen.beregisterringes 1490 with a delay of one digit compared to the data of the output SRG-I U-out of the input terminals D tf / of the standard timing system at the times from Z) 14 to Z> j are supplied one digit faster than the output data of the alarm time in the Standard timing system. The Dalen output control circuit 1402 also has a gate which generates a signal SB1 in response to a signal MS1 , which is directed so that the new data from the output SÄ G-H1 are supplied to the standard timing system at the times from Dt to D 1 when the manual slide switch is operated and the new data, which are stored in the auxiliary system, are fed to the standard timing system. The data output control circuit also has a gate which generates a signal SB3 if SB1 - "H" or if 552 = "H". The signal SB3 is applied to the DCL terminal of the standard timing system in order to delete the alarm time data stored therein.
Die Fig. 40 zeigt eine bevorzugte Ausführungsform einer elektrischen Detailschaltung für eine Dateneingangs-Steuerschaltung 1403, welche derart aufgebaut ist, daß sie ein Signal SA erzeugt. Die Daten von dem Standardzeitmeßsystem werden an das Zusatzsystem über die Gatter 1407 geführt, wenn SA = »H« (siehe F i g. 14B). Das Signal SA wird durch ein Gatter in Reaktion auf das Signal WATi erzeugt, d. h. zu den Zeiten von Z)15 bis D1 der Alarmzeitdaten, welche von dem Standardzeitmeßsystem geliefert werden, wenn eine halbe Sekunde vergangen ist, nachdem die Alarmzeit eingestellt ist, d. h.40 shows a preferred embodiment of a detailed electrical circuit for a data input control circuit 1403, which is constructed in such a way that it generates a signal SA. The data from the standard timing system is passed to the adjunct system via gates 1407 when SA = "H" (see Figure 14B). The signal SA is generated by a gate in response to the signal W ATi , that is, at the times from Z) 15 to D 1 of the alarm time data supplied by the standard timing system when half a second has passed after the alarm time is set, ie
und zwar in Reaktion auf das Impulssignal &. Dieses Signal SA wird an 1407ange!egt, welches die Daten durchläßt, außer den Daten, welche durch D2 (? + T4) dargestellt werden, d. h. die Daten, welche das Datumsmarkierungs-Bit für den Alarm enthalten, das PM-Markierungs-Bit und die Ziffern der Stunden, der Zehner-Minuten und der Einer-Minuten. Wenn jedoch SA = »L«, wird der Schieberegisterring 1490 geschlossen, um eine Ringschaltung zu bilden, in welcher die gespeicherten Daten geshiftet werden.in response to the pulse signal &. This signal SA is applied to 1407, which lets the data through, except for the data represented by D 2 (? + T 4 ) , i.e. the data containing the date marking bit for the alarm, the PM marking Bit and the digits of the hours, tens-minutes and one-minutes. However, when SA = "L", the shift register ring 1490 is closed to form a ring circuit in which the stored data is shifted.
Die Fig. 34 zeigt ein bevorzugtes Ausfuhrungsbeispiel einer elektrischen Detailschaltung für den Impulsgenerator 1428, welcher derart aufgebaut ist, daß er ein Signal erzeugt.34 shows a preferred exemplary embodiment of a detailed electrical circuit for the pulse generator 1428, which is constructed in such a way that it generates a signal.
Das Standardzeitmeßsystem und das Zusatzsystem werden miteinander durch das Signal φι synchronisiert, welches eine Impulsbreite hat, die gleich derjenigen eines Speicherzyklus ist, und welches mit der Abwärtssteuerung des 2-Hz-Signals des Zeitmeßregisters der Standardzeitmeßeinrichtung synchronisiert ist. Das Signal Dini wird einer ersten Verriegelungsschaltung als Eingangssignal zugeführt, welches zu der Zeit von Z)4Z) Φ\ ausgelesen wird, so daß ein 2-Hz-Signal in Reaktion auf das Signal D4T4 <P\, abgeleitet wird. Dieses 2-Hz-Signal wird einer zweiten Verriegelungsschaltung zugeführt und zu der Zeit D4 "ξ Φ\ ausgelesen. Das invertierte Ausgangssignal ~Q von der zweiten Verriegelungsschaltung und deren Eingangssignal werden einem Gatter zugeführt, welches ein Signal q^ erzeugt, welches mit der Abwärtssteuerung des 2-Hz-Signals synchronisiert ist. In diesem Ausführungsbeispiel wird der Ziffernimpuls Z)4 dem Gatter als Sperrsignal zugeführt, und somit wird das Signal #, in Reaktion auf die Aufwärtssteuerung des Ziffernimpulses D5 aufgebaut und in Reaktion auf die Abwärtssteuerung des Ziffernimpulses D) abgebaut. In ähnlicher Weise wird das Signal Z>W1 einer dritten Verriegelungsschaltung als Eingangssignal zugeführt und zu der Zeit D4 % Φι ausgelesen, so daß ein I-Hz-Signal abgeleitet wird. Dieses I-Hz-Signal wird einem zweiten Gatter zugeführt, welches ein Signal q>2 von 1 Hz erzeugt, wenn das I-Hz-Signal auf einem Pegel »L« liegt, d. h. innerhalb 0 bis 0,5 see in der momentanen Zeit. Das 1-Hz-Signal wird auch einem vierten Gatter zugeführt, welches ein Signal $>i erzeugt, wenn das I-Hz-Signal auf dem Pegel »H« liegt, d. h. innerhalb von 0,5 bis 1 see. Das Signal φ} wird der vierten Verriegelungsschaltung zugeführt und zu der Zeit D} % Φι ausgelesen, so daß ein Signal q>4 um einen Speicherzyklus gegenüber dem Signal q>} verzögert ist. Dieses Signal φ4 wird dazu verwendet, den unbesetzten Zustand des nächsten Schieberegisters abzutasten. Gemäß Fig. 15C ist das Signal ^j ein 2-Hz-Signal, welches eine Position in Phase einnimmt, wobei das Signal q>3 durch das modulierte Datenausgangssignal nicht beeinträchtigt wird, welches von dem Standardzeitmeßsystem angezeigt wird und welches eine Position nach der Veränderung in den Sekunden der Zeit" einnimmt. Es ist son jit ratsam, die Ausgangsdaten von dem Standardzeitmeßsystem synchron zu dem Signal φ} auszulesen, um die korrigierten Daten auszulesen, welche nicht unter der Anzeigemodulation gelitten haben. Es ist zu bemerken, daß dann, wenn ein gemeinsames Zeitvielfaches für einen Datenzyklus in dem Schieberegisterring des Standardzeitmeßsystems zu 0,5 see gewählt werden müssen, die Beziehung zwischen relativen Phasen der Schieberegister des Standardzeitmeßsystems und des Zusatzsystems in Bezug auf den Impuls q>} konstant gehalten wird. The standard timing system and the auxiliary system are synchronized with each other by the signal φι, which has a pulse width equal to that of a memory cycle, and which is synchronized with the downward control of the 2 Hz signal of the timing register of the standard timing device. The signal Dini is supplied as an input signal to a first latch circuit which is read out at the time of Z) 4 Z) Φ \ so that a 2 Hz signal is derived in response to the signal D 4 T 4 <P \ . This 2 Hz signal is fed to a second latch circuit and read out at the time D 4 "ξ Φ \ . The inverted output signal ~ Q from the second latch circuit and its input signal are fed to a gate which generates a signal q ^ which corresponds to the In this embodiment, the digit pulse Z) 4 is applied to the gate as a disable signal, and thus the signal #, is established in response to the upward control of the digit pulse D 5 and in response to the downward control of the digit pulse D) removed. Similarly, the signal Z> W1 is fed to a third latch circuit as the input signal and read out 4% Φι at the time D, so that an I-Hz signal is derived. This I-Hz signal is a second gate which generates a signal q> 2 of 1 Hz when the I Hz signal is at level "L", ie within 0 to 0.5 seconds at the current time. The signal is also fed to a fourth gate which generates a signal $> i when the I Hz signal is "H", ie within 0.5 to 1 second. The signal φ } is fed to the fourth interlocking circuit and read out at the time D } % Φι , so that a signal q> 4 is delayed by one storage cycle compared to the signal q> }. This signal φ 4 is used to scan the unoccupied state of the next shift register. Referring to Fig. 15C, the signal ^ j is a 2 Hz signal which takes a position in phase, the signal q> 3 not being affected by the modulated data output signal which is indicated by the standard timing system and which is a position after the change It is therefore advisable to read out the output data from the standard timing system in synchronism with the signal φ } in order to read out the corrected data which have not suffered from the display modulation. It is to be noted that if a common time multiple for a data cycle in the shift register ring of the standard timing system must be chosen to be 0.5 seconds, the relationship between relative phases of the shift registers of the standard timing system and the additional system with respect to the pulse q> } is kept constant.
In der F i g. 44 wird eine bevorzugte Ausführingsform einer elektrischen Detailschaltung für die Schieberegister-Stopp-Schaltung 1426 dargestellt, welche derart aufgebaut ist, daß sie ein Signal QsrP erzeugt, welches dazu dient, die Verschiebeoperation des Schieberegisterrings 1490 anzuhalten. Die Verschiebeoperation des Schieberegisterrings 1490 wird unter folgenden Bedingungen angehalten:In FIG. 44, there is shown a preferred embodiment of an electrical detail maintenance for the shift register stop circuit 1426 which is configured to generate a signal Q srP which is used to stop the shifting operation of the shift register ring 1490. The shift operation of the shift register ring 1490 is halted under the following conditions:
a. Wenn die Stunden-Ziffer der Alarmzeitdaten gleich Null ist, d. h. wenna. When the hour digit of the alarm time data is zero, i.e. H. if
OHAT · D1 ξ Φι = »Η«, OHAT · D 1 ξ Φι = »Η«,
während der Zeitperiode von 0,5 see, wennduring the time period of 0.5 sec when
d. h. während derjenigen Zeitperiode, in welcher das unbesetzte Schieberegister automatisch indiziert wird, und zwar gerade nachdem die Alarmzeit angezeigt wurde undd. H. during that time period in which the unoccupied shift register automatically indexes just after the alarm time is displayed and
b. wenn die Alarmzeitdaten mit der momentanen Zeit zusammenfallen, d. h. wennb. when the alarm time data coincides with the current time, d. H. if
DWTS4>2 ■ Detat = »H«,
in dem normalen Zustand D W T S 4> 2 ■ Detat = "H",
in the normal state
(QviAT2 = »L«), (Q v iAT2 = "L"),
d. h., wenn die momentane Zeit angezeigt wird.d. i.e. when the current time is displayed.
Die Verschiebeoperation des Schieberegisterrings 1490 wird durch das Signal Qf 3/4n gestartet, wenn 0,5 see verstrichen sind, nachdem die Alarmzeit angezeigt wurde, d. h. wenn Qr}ATi ~ »H«. Wenn die Alarmzeitdaten mit der momentanen Zeit zusammenfallen, wird die Verschiebeoperation des Verschieberegisterrings 1490 in der folgenden Weise angehalten. Wenn die Alarmzeit mit der momentanen Zeit unter der Voraussetzung zusam- !? menfaüt, daß die normale momentane Zeit angezeigt wird, wird diese Koinzidenz dazwischen zu der Zeit von Dio ξ 02 ermittelt und die Alarmzeitdaten, welche mit der momentanen Zeit zusammenfallen, werden vom Zusatzsystem dem Standardzeitmeßsystem in der Zeit von D14 bis D1 zugeführt. Gleichzeitig werden die Alarmzeitdaten durch die Schieberegister von vier Bits hindurchgeführt und von dem Zusatzsystem zu den Zeiten von £>i5 bis D2 gelöscht, und danach werden die Taktimpulse Φ? und Φ2 daran gehindert, der Schieberegister-Ring-2i schaltung 1490 zugeführt zu werden, so daß die Verschiebeoperation derselben angehalten wird. Die Verschiebeoperation der Schieberegister-Ringschaltung 1490 wird erneut in Gang gesetzt, wenn 60 see verstrichen sind, nachdem die Alarmzeit mit der momentanen Zeit durch das Signal Q960S koinzidiert. Die Versorgung der Taktimpulse Φ* und Φι wird zu den Zeiten von D3 bis D6 unter normalen Bedingungen angehalten und zu den Zeiten Dj bis Z)14 unter der Voraussetzung, daß die Alarmzeit angezeigt wird. Das Signal Oj77. wird durch die Verriegelungsschaltung in Reaktion auf das Signal D3Jg Φι erzeugt.The shift operation of the shift register ring 1490 is started by the signal Q f 3/4 n when 0.5 seconds has elapsed after the alarm time was displayed, ie when Q r } A Ti ~ "H". When the alarm time data coincides with the current time, the shift operation of the shift register ring 1490 is stopped in the following manner. If the alarm time coincides with the current time under the condition!? If the normal current time is displayed, this coincidence in between is determined at the time of Dio ξ 02 and the alarm time data which coincide with the current time are fed from the additional system to the standard timekeeping system in the time from D 14 to D 1 . At the same time, the alarm time data is passed through the four-bit shift register and cleared by the additional system at times from £> i5 to D 2 , and then the clock pulses Φ? and Φ 2 prevented from being supplied to the shift register ring 2i circuit 1490, so that the shift operation thereof is stopped. The shift operation of the shift register ring circuit 1490 is restarted when 60 seconds have passed after the alarm time coincides with the current time by the signal Q 9 60S . The supply of the clock pulses Φ * and Φι is stopped at the times from D 3 to D 6 under normal conditions and at the times Dj to Z) 14 provided that the alarm time is displayed. The signal Oj 77 . is generated by the interlock circuit in response to the signal D 3 Jg Φι.
Die F i g. 43 veranschaulicht ein bevorzugtes Ausfuhrungsbeispiel einer elektrischen Detailschaltung für die Datumsalarm-Datenkoinzidenz-Abtastschaltung 1424, welche derart aufgebaut ist, daß sie ein Signal ERDT erzeugt. Der Datenausgang SRG-441 und das Signal D,Ni werden durch drei Ziffern verglichen, d. h. durch Dn bis Z)14, und gleichzeitig werden die Monats- und die Datumsdaten der Alarmzeit und der Verbindungsmarkierung der Vorab-Alarmzeit durch die vier Ziffern gelöscht, d. h. durch Z)15 bis D2. Die Abweichung zwischen den Monats- und den Datumsdaten der Alarmzeit und den Monats- und den Datumsdaten der momentanen Zeit wird zu den Zeiten von Dn bis Z>i4 abgetastet, d. h. dann, wenn WDT = T, und zu derselben Zeit wird der Pegel »H« der Daten an dem Datenbit, d. h. dem Bit 21 der Markierungsziffer des Monats- und des Datums-Bits der Alarmzeit dadurch abgetastet, daß die Daten von dem Ausgang SRG-lll-out verwendet werden. Wenn schließlieh eines der Signale auf den Pegel »H« gelangt, wird dasjenige Flip-Flop rückgestellt, welches zu der Zeit von Dt der momentanen Zeitanzeige gesetzt wurde. Das Signal ERDT ist das logische Produkt des Ausgangs des Flip-Fiops und des Signals fVATl, d. h. der Zeitsteuersignale Z)1; bis D2, und es wird dazu verwendet, die Monatsund die Datumsdaten der Alarmzeit zu löschen, und die Daten der Verbindungsmarkierung der Alarmzeit werden durch das Gatter 1404 gelöscht.The F i g. 43 illustrates a preferred exemplary embodiment of a detailed electrical circuit for the date alarm data coincidence sampling circuit 1424, which is constructed in such a way that it generates a signal ERDT. The data output SRG-441 and the signal D, Ni are compared by three digits, i.e. by D n to Z) 14 , and at the same time the month and date data of the alarm time and the connection marking of the advance alarm time are deleted by the four digits, ie through Z) 15 to D 2 . The deviation between the month and date data of the alarm time and the month and date data of the current time is sampled at the times from D n to Z> i4 , that is, when W DT = T, and at the same time the level becomes "H" of the data on the data bit, ie bit 2 1 of the marking digit of the month and date bits of the alarm time, scanned by using the data from the SRG-III-out output. When closing lent passes one of the signals to the level "H", dasjen strength Fli p-flop is reset, which has been set at the time of Dt of the instantaneous time display. The signal ERDT is the logical product of the output of the flip-flop and the signal fV ATl , ie the timing signals Z) 1 ; to D 2 , and it is used to clear the month and date data of the alarm time, and the data of the connection mark of the alarm time are cleared through the gate 1404.
H) Die Fi g. 42 zeigt ein bevorzugtes Ausführungsbeispiel einer elektrischen Detailschaitung für die Alarmzeit-Koinzidenz-Abtastschaltung, welche so aufgebaut ist, daß sie ein Signal erzeugt, mit welchem die Alarmzeitdaten gelöscht werden, wenn die Alarmzeitdaten mit den momentanen Zeitdaten zusammenfallen. Die momentanen Zeitdaten, welche dem Eingang Z)//v3 zugeführt werden und die Daten von dem Ausgang SRG-3U-out der Schieberegister-Ringschaltung 1490 werden einer Vergleichseinrichtung wie einem exklusiven ODER-Gatter zugeführt und durch dieses zu den Zeiten D6 bis Z)9 miteinander verglichen, d. h. WKT =»H«. Wenn zu dieser Zeit die Alarmzeit nicht eingestellt ist, d. h. wenn QA = »L«, wird ein Flip-Flop durch den Ausgang des exklusiven ODER-Gatters rückgestellt, welches als Abtasteinrichtung für die Nichtkoinzidenz zwischen den Alarmzeitdaten und den momentanen Zeitdaten dient. Wenn andererseits die Alarmzeitdaten mit den momentanen Zeitdaten zusammenfallen, wird der Ausgang des Flip-Flops auf dem Pegel »H« liegen, und zwar während einer Zeitperiode, die durch D10Ti bis D4 dargestellt ist. Das entsprechende Ausgangssignal wird einem UND-Gatter zugeführt, welchem auch als Eingangssignal WATI zugeführt wird, so daß ein Ausgangssignal Ογβλτ erzeugt wird. Dieses Ausgangssignal wird der Markierungs-Einstellschaltung 1452 zugeführt, welche folglich ein Ausgangssignal ALI1 erzeugt, welches dem Gatter 1406 der Schieberegister-Ringschaltung 1490 zugeführt wird, so daß dadurch die Alarmzeitdaten gelöscht werden. Das Ausgangssignal DETAT des Flip-Flops wird der Schieberegister-Stopp-Schaltung 1426 zugeführt. H) The Fi g. Fig. 42 shows a preferred embodiment of an electrical detail circuit for the alarm time coincidence sampling circuit which is so constructed that it generates a signal with which the alarm time data is cleared when the alarm time data coincides with the current time data. The current time data which are fed to the input Z) // v3 and the data from the output SRG-3U-out of the shift register ring circuit 1490 are fed to a comparison device such as an exclusive OR gate and are fed through this at times D 6 to Z ) 9 compared with each other, ie W KT = "H". If at this time the alarm time is not set, that is, if Q A = "L", a flip-flop is reset by the output of the exclusive OR gate which serves as a sampling device for the non-coincidence between the alarm time data and the current time data. On the other hand, if the alarm time data coincides with the current time data, the output of the flip-flop will be "H" level for a period of time represented by D 10 Ti through D 4 . The corresponding output signal is fed to an AND gate, which is also fed as an input signal W ATI , so that an output signal Ογβ λ τ is generated. This output signal is fed to the marker setting circuit 1452, which consequently produces an output signal ALI 1 which is fed to the gate 1406 of the shift register ring circuit 1490, thereby clearing the alarm time data. The output signal DETAT of the flip-flop is fed to the shift register stop circuit 1426.
Die Fig. 38 zeigt ein bevorzugtes Ausführungsbeispiel einer elektrischen Detailschaltung für die manuelle Shift-Schaltung 1420. Die manuelle Shift-Schaltung 1420 arbeitet in der Weise, daß sie ein Ausgangssignal CONT Φ erzeugt, welches zur Steuerung der Zuführung der nächsten Taktimpulse Φ* und Φ2 zu der Schieberegister-Ringschaltung 1490 dient, wodurch dann, wenn die normale momentane Zeit angezeigt wird, die Alarm-6i, zeitdaten, welche dem Standardzeitmeßsystem in jedem Speicherzyklus zugeführt werden sollen, korrigiert bzw. auf den neuesten Stand gebracht werden, während dann, wenn die Alarmzeit angezeigt wird, die Alarmzeitdaten, welche angezeigt wurden, in Reaktion auf Alarmzeitdaten erneuert werden, welche ein Signal steuern, welches durch die Operation des manuellen Schiebeschalters herbeigeführt wird. Im normalen Anzeigezustand wird die Beziehung Q4 = »L« verwendet. Wenn Qx = »L«, wird das Signal QA- Q4- Q2-, welches in Reaktion auf die Aufwärtssteuerung des Ziffernimpulses D6 aufgebaut wird und in Reaktion auf die Abwärtssteuerung des Ziffernimpulses Z)1 abgebaut wird, durch ein Gatter in Form der Ausgangssignale ΟΟΝΤΦ hindurchgeführt, welche der Taktsteuerschaltung 1408 zugeführt werden, wodurch die Taktimpulse Φ^ und Φ2, welche den vier Ziffern von D3 bis D-, entsprechen, nicht erzeugt werden. Unter der Voraussetzung, daß die Alarmzeit angezeigt38 shows a preferred embodiment of an electrical detailed circuit for the manual shift circuit 1420. The manual shift circuit 1420 operates in such a way that it generates an output signal CONT Φ which is used to control the supply of the next clock pulses Φ * and Φ 2 to the shift register ring circuit 1490, whereby when the normal current time is displayed, the alarm 6i, time data to be fed to the standard timing system in each memory cycle is corrected or updated, while then, when the alarm time is displayed, the alarm time data that has been displayed is renewed in response to alarm time data that controls a signal brought about by the operation of the manual slide switch. In the normal display state, the relationship Q 4 = "L" is used. When Q x = "L", the signal Q A - Q 4 - Q 2 -, which is established in response to the upward control of the digit pulse D 6 and is decreased in response to the downward control of the digit pulse Z) 1 , is passed through a gate passed in the form of the output signals ΟΟΝΤΦ , which are fed to the clock control circuit 1408, whereby the clock pulses Φ ^ and Φ 2 , which correspond to the four digits from D 3 to D-, are not generated. Provided that the alarm time is displayed
wird, d. h. wenn QA = »H«, werden die Signale D2 bis Df, gesperrt, weil MS12 = »L«, und zwar in dem normalen Anzeigezustand, und das Signal WAT0, welches in Reaktion auf die Aufwärtssteuerung des Zifiernimpulses D H aufgebaut und in Reaktion auf die Abwärtssteuerung des Ziffernimpulses D ι abgebaut wird, wird durch ein Gatter der manuellen Shift-Schaltung 1420 in Form eines Ausgangssignals CONT0 hindurchgeführt. Die Schieberegister-Ringschaltung 1490 wird mit den Taktimpulsen Φ* und Φ2 zu den Zeiten Z)15 bis D2 versorgt, und zwar in Reaktion auf das Signal CONT<P, welches in Reaktion auf die Aufwärtssteuerung des Ziffernimpulses Z)H aufgebaut wird und in Reaktion auf die Abwärtssteuerung des Ziffernimpulses O1 abgebaut wird, so daß dann, wenn die Alarmzeit angezeigt wird, die Daten für vier Ziffern geshiftet werden, d. h. ein Datensatz in einem Speicherzyklus. Die manuelle Shift-Schaltung 1420 hat einen Eingang MSIN, welcher dazu dient, die Alarmzeitdaten bzw. das Alarmzeitdatum zu verschieben bzw. abzutasten, welches dem externen Steuerelement wie einem manuellen Schiebeschalter 266 zugeführt wird, der in der F i g. 18 dargestellt ist und der normalerweise gelöst ist. Im normalen Anzeigezustand wird die Eingangsklemme MSIN auf dem Pegel »L« gehalten, und zwar durch das Rückstellsignal ΰ2Τ^Φ\. Wenn der manuelle Schiebeschalter 265 gedrückt wird, ist die Eingangsklemme MSIN auf einem Pegel »K«. Wenn der logische Pegel an der Eingangsklemme MSIN auf dem Pegel »H« gehalten ist, und zwar über ein Zeitintervall von mehr als einer Sekunde, wenn 0,φ3λτι ~ »H«, unter der Voraussetzung, daß '5 die Alarmzeit angezeigt wird, so wird der Pegel »H« an der Eingangsklemme MSIN unter der Zeitsteuerung von q>3D3 23 Φ [ in einer ersten Verriegelungsschaltung ausgelesen, wodurch ein Gatter 1422 ein Signal MSIN erzeugt. Das Ausgangssignal der ersten Verriegelungsschaltung wird durch eine zweite Verriegelungsschaltung zu der Zeit von P3Z)3TJ (P1 ausgelesen, so daß ein Ausgangssignal, welches um etwa eine Sekunde verzögert ist, erzeugt wird. Die Ausgangssignale von der ersten und der zweiten Verriegelungsschaltung werden einem UND-Gatter 1421 zugeführt, welchem auch das Eingangssignal zu der ersten Verriegelungsschaltung und das Signal φ2 zugeführt werden, so daß eines der Ausgangssignale MS'ti erzeugt wird.is, that is, when Q A = "H", the signals D 2 to Df, are blocked because MS12 = "L" in the normal display state, and the signal W AT0 , which in response to the upward control of the digit pulse D H built up and broken down in response to the downward control of the digit pulse D ι, is passed through a gate of the manual shift circuit 1420 in the form of an output signal CONT0 . The shift register ring circuit 1490 is supplied with the clock pulses Φ * and Φ 2 at the times Z) 15 to D 2 , in response to the signal CONT <P, which is established in response to the upward control of the digit pulse Z) H and is released in response to the downward control of the digit pulse O 1 , so that when the alarm time is displayed, the data is shifted for four digits, ie one data set in one storage cycle. The manual shift circuit 1420 has an input MSIN, which is used to shift or sample the alarm time data or the alarm time date, which is fed to the external control element such as a manual slide switch 266, which is shown in FIG. 18 and which is normally resolved. In the normal display state, the input terminal MSIN is held at level »L« by the reset signal ΰ 2 Τ ^ Φ \. When the manual slide switch 265 is pressed, the input terminal MSIN is at a level "K". If the logic level at the input terminal MSIN is held at the level "H", namely over a time interval of more than one second, if 0, φ3λ τι ~ "H", provided that the alarm time is displayed, the level “H” at the input terminal MSIN is read out in a first latching circuit under the timing of q> 3 D 3 23 Φ [, whereby a gate 1422 generates a signal MSIN. The output of the first latch circuit is read out by a second latch circuit at the time of P 3 Z) 3 TJ (P 1 , so that an output signal delayed by about one second is generated. The output signals from the first and second latch circuits are fed to an AND gate 1421, which is also fed with the input signal to the first latch circuit and the signal φ 2 , so that one of the output signals MS 'ti is generated.
Die Eingangsklemme MSIN wird auf einen tiefen Pegel gebracht, um manuell die Alarmzeitdaten abzutasten. Das Flip-Flop zur Speicherung des manuell gesetzten Eingangs ist normalerweise in Reaktion auf das Signal rückgestellt, welches das logische Produkt aus dem Signal q>3 und dem Signal Z)3TJj Φ\ ist. Wenn die Eingangsklemme MSIN auf einen hohen Pegel gesetzt ist, wenn q>3 = »L«, wird das Flip-Flop gesetzt und durch das Signal P3Z)3Tu^1 wieder rückgestellt. Das logische Frodukt des Ausgangssignals des Flip-Flops in seinem gesetzten Zustand und eines Signals p3 ist ein Signal, welches durch Abtastung des hohen Pegels der Eingangsklemme MSIN synchron zu dem Signal φ3 erhalten wird. Unter einer Bedingung, bei welcher die Ausgänge der ersten und der zweiten Verriegelungsschaltung auf einem hohen Pegel liegen, wird der Eingang MSIN mit einem hohen Pegel dem Gatter 1422 als manuelles Abtasteingangssignal zugeführt.The input terminal MSIN is brought to a low level in order to manually sample the alarm time data. The flip-flop for storing the manually set input is normally reset in response to the signal which is the logical product of the signal q> 3 and the signal Z) 3 TJj Φ \ . If the input terminal MSIN is set to a high level, if q> 3 = "L", the flip-flop is set and reset by the signal P 3 Z) 3 Tu ^ 1 . The logical product of the output signal of the flip-flop in its set state and a signal p 3 is a signal which is obtained by sampling the high level of the input terminal MSIN in synchronism with the signal φ 3 . Under a condition in which the outputs of the first and second latch circuits are high, the MSIN input is provided at a high level to gate 1422 as a manual scan input.
Das Ausgangssignal MS11 wird durch eine dritte Verriegelungsschaltung zu der Zeit von D3T2 Φι um einen Speicherzyklus verzögert, und es wird ein Signal MSM erzeugt. Das Signal MSM wird dazu verwendet, neue Daten von dem Zusatzsystem dem Standardzeitmeßsystem im nächsten Speicherzyklus zuzuführen, nachdem gerade die manuelle Shift-Operation ausgeführt ist. Da in diesem Falle die Notwendigkeit besteht, Taktimpulse Φ |+ und Φ2 der Schieberegister-Ringschaltung 1490 für 16 Bits zwischen Du bis Z)1 zuzuführen, ermöglicht das Signal ΟΟΝΤΦ, die Impulse zu liefern, welche eine Breite haben, die 16 Bit entsprechen, und zwar nur dann, wenn MSM = »H«. Das Signal MSM wird einer vierten Verriegelungsschaltung zugeführt, durch welche das Signal MSM um einen Speicherzyklus zu der Zeit von D3T1 Φι verzögert wird, so daß ein Signal MSt 3 erzeugt wird. Wenn MSi 3 = »H«, werden das Signal WAT0, welches in. Reaktion auf die Aufwärtssteuerung des Ziffernimpulses Z)14 aufgebaut und in Reaktion auf die Aufwärtssteuerung des Ziffernimpulses Z)1 abgebaut wird, und das Signal, welches in Reaktion auf die Aufwärtssteuerung des Ziffernimpulses Z) ]0 aufgebaut und in Reaktion auf die Abwärtssteuerung des Ziffernimpulses D13 abgebaut wird, zueinander addiert, und auf diese Weise wird das Signal Ο0ΝΤΦ erzeugt. Das Signal ΟΟΝΤΦ wird als Steuersignal verwendet, um die Taktimpulse der Schieberegister-Ringschaltung 1490 zuzuführen, so daß dadurch ein Verschieben der Daten darin hervorgerufen wird. Auf Grund der Zuführung dieser Taktimpulse werden die Daten in der Schieberegister-Ringschaltung in dem Zusatzsystem um einen Datensatz weitergerückt, was 16 Bits entspricht, und zwar weiter als die Daten in dem Standardzeitmeßsystem in bezug auf den Impuls <p3. Das Signal MS ti wird der Daienmarkierungs-Einstellschaltung 1452 zugeführt, in welcher ein Markierungs-Einstellzähler auf Null zurückgestellt wird, so daß die in die Schieberegister-Ringschaltung durch die manuelle Shift-Operation neu eingespeicherten Daten nicht nachteilig beeinträchtigt werden. Die manuelle Shift-Schaltung 1420 wird mit dem Signal Q570P versorgt, welches mit dem Signai D3J3" Φ\ von der Schieberegister-Stopp-Schaitung 1426 synchronisiert ist, weiche das Takiimpuis-Steuersignal synchron zu dem Signal Z>37jj Φ\ steuert Bei der in dieser Weise aufgebauten manuellen Shift-Schaltung 1420 wird die Schieberegister-Ringschaltung 1490 nicht mit den Taktimpulsen versorgt, welche den Ziffernimpulsen D3 bis Z)6 entsprechen, d. h. 16 Bits im normalen Zustand, in welchem die momentane Zeit angezeigt wird, so daß der Verschiebemodus der Daten in dem Zusatzsystem um 16 Bit verschoben wird, was einem Datensatz in jedem Speicherzyklus entspricht, und es werden andere Alarmdaten von dem Zusatzsystem an das Standardzeitmeßsystem in jedem Speienerzyklus zu der Zeitsteuerung von Z) !4 bis Z) 1 geliefert Unter der Bedingung, daß die Alarmzeit angezeigt wird, werden jedoch die Daten in dem Zusatzsystem um 16 Bits weitergerückt, was dem einen Datensatz entspricht, und zwar weiter als die Daten in d em Standard-Zeitmeßsystem in jedem Speicherzyklus. Zu dieser Zeit werden die Daten, welche in das Standardzeitmeßsystem eingegeben sind, zu dem Zusatzsystem zurückgeleitet, und zwar zweimal pro Sekunde synchron zu dem Signal <p3 (= »H«). Weil das Signal φ3 in der Weise bestimmt ist, daß es eine Periode von 1/2 see hat, welche ein gemeinsames Vielfaches der Zeit ist, d. h. 1/256 see, welche für einen Zyklus der Daten in der Schieberegister-Ringschaltung des Standardzeitmeßsystems erforderlich ist, sowie auch der Zeit, welche für einen Zyklus der Daten in der Schieberegister-Ringschaltung in dem Zusatzsystem erforderlich ist, so daß die relative Beziehung zwischen den Daten in dem Standardzeitmeßsystem und den Daten in dem Zusatzsystem festgelegt ist. Folglich werden dann, wenn der Pegel der Eingangsklemme MSIN von »L« auf »H« verändert wird oder wenn die Eingangsklemme MSIN weiter-The output signal MS1 1 is delayed by a third latch circuit at the time of D 3 T 2 Φι by one memory cycle, and a signal MSM is generated. The MSM signal is used to feed new data from the auxiliary system to the standard timing system in the next memory cycle after the manual shift operation has just been performed. Since in this case there is a need to use clock pulses Φ | + and Φ 2 to the shift register ring circuit 1490 for 16 bits between Du to Z) 1 , enables the signal ΟΟΝΤΦ to deliver the pulses, which have a width corresponding to 16 bits, and only if MSM = »H «. The signal MSM is fed to a fourth interlocking circuit, by means of which the signal MSM is delayed by one storage cycle at the time of D 3 T 1 Φ ι , so that a signal MSt 3 is generated. If MSi 3 = "H", the signal W AT0 , which is built up in response to the upward control of the digit pulse Z) 14 and is released in response to the upward control of the digit pulse Z) 1 , and the signal which is generated in response to the Upward control of the digit pulse Z) ] 0 is established and decreased in response to the downward control of the digit pulse D 13 , added to each other, and in this way the signal Ο0ΝΤΦ is generated. The signal ΟΟΝΤΦ is used as a control signal to apply the clock pulses to the shift register ring circuit 1490, thereby causing the data therein to be shifted. As a result of the supply of these clock pulses, the data in the shift register ring circuit in the additional system are advanced by one data record, which corresponds to 16 bits, further than the data in the standard timing system with regard to the pulse <p 3 . The signal MS ti is applied to the file marker setting circuit 1452, in which a marker setting counter is reset to zero so that the data newly stored in the shift register ring circuit by the manual shift operation is not adversely affected. The manual shift circuit 1420 is supplied with the signal Q 570 P , which is synchronized with the signal D 3 J 3 " Φ \ from the shift register stop circuit 1426, which makes the Takiimpuis control signal synchronous with the signal Z> 3 7jj Φ \ controls When constructed in this way manual shift circuit 1420, the shift register ring circuit 1490 is not supplied with the clock pulses which correspond to the numbers pulses D 3 to Z) 6, ie, 16 bits in the normal state in which the current time is displayed so that the shift mode of the data in the auxiliary system is shifted by 16 bits, which corresponds to one data record in each storage cycle, and other alarm data are transmitted from the auxiliary system to the standard timing system in each storage cycle at the timing of Z) ! 4 to Z) 1 supplied Under the condition that the alarm time is displayed, however, the data in the additional system are advanced by 16 bits, which corresponds to the one data record, and indeed far it as the data in the standard timing system in each memory cycle. At this time, the data entered into the standard timing system is fed back to the auxiliary system, twice per second in synchronism with the signal <p 3 (= "H"). Because the signal φ 3 is determined to have a period of 1/2 second which is a common multiple of the time, ie 1/256 second, which is required for one cycle of the data in the shift register ring circuit of the standard timing system as well as the time required for one cycle of the data in the shift register ring circuit in the auxiliary system so that the relative relationship between the data in the standard timing system and the data in the auxiliary system is established. Consequently, if the level of the input terminal MSIN is changed from "L" to "H" or if the input terminal MSIN continues
hin auf dem Pegel »H« gehalten wird, und zwar über mehr als eine Sekunde, die Daten in der Schieberegister-Ringschaltung des Zusatzsystems um 16 Bit verschoben, was einem Datensatz mehr in der Schieberegister-Ringschaltung des Standardzeitmeßsystems entspricht, so daß ein bestimmter Datensatz erneuert und angezeigt wird.the data in the shift register ring circuit is held at level "H" for more than a second of the additional system shifted by 16 bits, which means one more data record in the shift register ring circuit of the standard timing system, so that a particular record is updated and displayed will.
5 Die Fig. 39 zeigt ein bevorzugtes Ausfuhrungsbeispiel einer elektrischen Detailschaltung für die Markierungs-Einstellschaltung 1452. Gemäß der Darstellung weist die Markierungs-Einstellschaltung 1452 zwei Flip-Flops auf, durch weiche ein Markierungs-Einstellzähler gebildet wird. Wie oben bereits ausgeführt wurde, werden die Alarmzeitdaten durch die manuelle Verschiebeoperation erneuert und angezeigt. Wenn dabei die Eingangsklemme UDII dreimal niedergedrückt wird, erzeugt die Markierungs-Einstellschaltung 1452 die Signale39 shows a preferred exemplary embodiment of an electrical detailed circuit for the marker setting circuit 1452. According to the illustration, the marker setting circuit 1452 has two flip-flops, by means of which a marker setting counter is formed. As mentioned above, the alarm time data is renewed and displayed by the manual shift operation. At this time, when the input terminal UDII is depressed three times, the marker setting circuit 1452 generates the signals
id ALIx, ALDx, ALI2 und ALD2 in einer Weise, wie es in der Tabelle IV dargestellt ist, um den Monat und die Datumsalarmmarkierung sowie die Verbindungsmarkierung darzustellen, durch welche die Abtastung der Koinzidenz der Alarmzeitdaten und der momentanen Zeitdaten gesperrt wird. Der Markierungs-Einstellzähler wird in Reaktion auf wenigstens eines der Signale MSt 1 rückgestellt, das dem Zustand entspricht, in welchem die Alarmzeit nicht eingestellt wird und der Pegel »L« der Klemme Y. Wenn Y= »L«, wird der Markierungs-Ein-id ALI x , ALD x , ALI 2 and ALD 2 in a manner as shown in Table IV to represent the month and date alarm mark and the connection mark which inhibits the sampling of the coincidence of the alarm time data and the current time data . The marker setting counter is reset in response to at least one of the signals MSt 1 corresponding to the state in which the alarm time is not set and the level "L" of the terminal Y. When Y = "L", the marker becomes on -
15 Stellzähler zwangsweise auf Null rückgestellt, so daß es unmöglich ist, den Monat und den Datenalarm einzustellen. Es sei angenommen, daß die Zählungen 0,1,2 und 3 des Markierungs-Einstellzählers N0, Nx, N1 und N3 15 Position counter forcibly reset to zero, making it impossible to set the month and the data alarm. Assume that counts 0 , 1, 2 and 3 of the marker setting counter N 0, N x , N 1 and N 3
sind, und dann gelten die folgenden Gleichungen: Iare, and then the following equations hold: I.
I ALI, = N3- <p3Dl5 % I ALI, = N 3 - <p 3 D 15 %
£ ALI2 = (Nx+ N2 + N3) ■ PjZ)|55 + Q,6 · QOHER £ ALI 2 = (N x + N 2 + N 3 ) ■ PjZ) | 55 + Q, 6 · QOHER
% ALDx = N3 ■ IPiD2Ii% ALD x = N 3 ■ IPiD 2 Ii
I 25 ALD2 = (Nx + N1 + N3) ■ ί>3Ζ>254 + QERAT. I 25 ALD 2 = (N x + N 1 + N 3 ) ■ ί> 3 Ζ> 2 5 4 + QERAT.
I In der Fig. 46 ist eine bevorzugte Ausfiihrungsform einer elektrischen Detailschaltung des Datumsgatters46 shows a preferred embodiment of an electrical detailed circuit of the date gate
ß. 1482 dargestellt. Das Datumsgatter 1482 weist einen Zähler 1467 auf, welcher dazu dient, auf 8 zu zählen (0 bis ß. Shown in 1482. The date gate 1482 has a counter 1467 which is used to count to 8 (0 to
C 7). Wenn die Zählung 7 durch den Zähler 1467 ermittelt wird, wird ein Triggereingangsimpuls an einen zweitenC 7). When the count 7 is determined by counter 1467, a trigger input pulse is sent to a second
I w Zähler geführt. Wenn die Zählung 8 von dem ersten Zähler 1467 ermittelt wird, wird der erste Zähler 1467 aufI w counter led. When the count 8 is obtained by the first counter 1467, the first counter 1467 turns up
p, »0« gestellt, und der zweite Zähler wird auf »1« gestellt. Dabei wird der Einstelleingang zu den ersten Zähler p, "0" is set, and the second counter is set to "1". The setting input becomes the first counter
fi 1467 gesperrt. Wenn DGO = »H« (d. h. ~BU0 = »L«), zählt der erste Zähler 1467 die Zahl 8, und in diesemfi 1467 blocked. If DGO = "H" (ie ~ BU0 = "L"), the first counter 1467 counts the number 8, and in this one
l·; Zustand wird das Datumsgatter geöffnet. Der erste Zähler 1467 wird durch eines der folgenden Eingangssignalel ·; State the date gate is opened. The first counter 1467 is activated by one of the following inputs
.7 zurückgestellt, nämlich.7 deferred, namely
Ii was nachfolgend im einzelnen erläutert wird, und ein Rechenstartsignal von einem Gatter 1462 (F i g. 48), wobeiIi, which will be explained in detail below, and a calculation start signal from a gate 1462 (FIG. 48), where
^ der zweite Zähler durch das Eingangssignal Px rückgestellt wird. Gemäß der Darstellung weist die Datumsgatter-^ the second counter is reset by the input signal P x . According to the illustration, the date gate
I 4u schaltung 1467 auch ein Gatter 1463 auf, welches die Abwärtssteuerung des Signals ermittelt, welches die PM-I 4u circuit 1467 also has a gate 1463 which determines the downward control of the signal which the PM
I Markierungsdaten anzeigt, und das abgetastete Abwärtssteuersignal wird dem ersten Zähler als EingangssignalI indicates marker data, and the sampled down control signal is input to the first counter
'ifl zugeführt. 'ifl fed.
|| Die Fig. 48 veranschaulicht eine bevorzugte Ausfuhrungsform einer elektrischen Detailschaltung für die|| 48 illustrates a preferred embodiment of an electrical detailed circuit for the
ώ Rechenschaltung 1481. Die Rechenschaltung 1481 weist einen ersten Zähler 1465 und einen zweiten Zähler 1466 45 auf, die beide bis auf 60 zählen (0 bis 59). Die Rechenschaltung 1481 hat auch ein erstes und ein zweites Flip-Flop 1471 und 1472, welche jeweils mit dem ersten Zähler 1465 bzw. dem zweiten Zähler 1466 verbunden sind.Calculation circuit 1481. The calculation circuit 1481 has a first counter 1465 and a second counter 1466 45, both of which count up to 60 (0 to 59). Computation circuit 1481 also has first and second flip-flops 1471 and 1472 which are connected to the first counter 1465 and the second counter 1466, respectively.
β; Die Zählung oberhalb von 60 wird in den Flip-Flops 1471 und 1472 gespeichert, und die Ausgangssignale derβ; The count above 60 is stored in flip-flops 1471 and 1472, and the outputs of the
■]i Flip-Flops 1471 und 1472 werden den Rückstelleingängen der Zähler 1465 und 1466 jeweils zugeführt, welche ■] i flip-flops 1471 and 1472 are fed to the reset inputs of counters 1465 and 1466, respectively, which
I auf »0« zurückgestellt werden. Die Rechenschaltung 1481 hat eine Eingangsklemme X, welche normalerweiseI must be reset to "0". The computing circuit 1481 has an input terminal X, which is normally
il so auf einen Pegel »L« gebracht ist. Wenn X= »H«, werden die Ausgangssignale der Flip-Flops 1471 und 1472 demil is brought to a level "L" in this way. When X = "H", the outputs of flip-flops 1471 and 1472 become dem
P ersten Zähler 1465 und dem zweiten Zähler 1466 jeweils zugeführt, welche folglich auf «0« rückgestellt werden.P is supplied to the first counter 1465 and the second counter 1466, which are consequently reset to "0".
ψ Die Rechenschaitung I48I weist auch ein drittes Flip-Flop 1473 auf, weiches durch das invertierte Signa! DGO ψ The arithmetic circuit I48I also has a third flip-flop 1473, which is soft due to the inverted signal! DGO
ψ von der Datums-Gatterschaltung 1482 und das Rechensteuersignal P{ gesetzt wird, welches von der Eingangs- ψ by the date gate circuit 1482 and the arithmetic control signal P {is set, which is from the input
$ Analysierschaltung 1483 geliefert wird, so daß die Zählung beginnt. Die Rechenschaltung weist auch ein Gatter$ Analyzer circuit 1483 is supplied so that counting begins. The computing circuit also has a gate
|S 55 1461 auf, welchem Signale φ3ΰ3'ξΦι und p, zugeführt werden, und zwar in der Weise, daß ein 1-Hz-SignaI| S 55 1461 to which signals φ 3 ΰ 3 'ξΦ ι and p, are supplied, in such a way that a 1 Hz signal
|i erzeugt wird, welches mit der Zeitsteuerung ξ Φχ synchronisiert ist. Ein Gatter 1462 wird mit den Signalen 3g Φχ | i is generated, which is synchronized with the timing ξ Φ χ. A gate 1462 is with the signals 3g Φ χ
% und Qc versorgt und erzeugt ein 64-Hz-SignaI, welches dem ersten Zähler 1465 und dem zweiten Zähler 1466 % and Qc supplied and generated a 64 Hz signal which the first counter 1465 and the second counter 1466
•jft zugeführt wird. Dieses Signal wird auch einem Gatter zugeführt, welches ein Rückstellsignal erzeugt, welches• jft is fed. This signal is also fed to a gate which generates a reset signal which
|l dem Rückstelleingang des Zählers 1467 der Datums-Gatterschaltung 1482 zuzuführen ist.| l is to be fed to the reset input of the counter 1467 of the date gate circuit 1482.
I 6o Wenn der Schalter niedergedrückt wird, um die Rechenschaltung 1481 zu starten, wenn DGO = »H«, dannI 6 o If the switch is depressed to start the arithmetic circuit 1481, if DGO = "H" then
f. wird ein Eingangssignal Ρλ erzeugt, wenn eine Minute nach dem Niederdrücken des Schalters vergangen ist. Da f. an input signal Ρ λ is generated when one minute has passed after the switch was depressed. There
't, eine Betätigung des Schalters automatisch die Sekundenanzeige in dem Standardzeitmeßsystem aufNull bringt, 't, actuation of the switch automatically brings the seconds display in the standard timing system to zero,
;; wird der erste Zähler 1465 der Rechenschaitung 1481 rückgestellt, und die Zählung in dem Sekundenzähler des;; the first counter 1465 of the arithmetic circuit 1481 is reset, and the count in the second counter of the
£ Standardzeitmeßsystems fällt mit der Zählung in dem Zähler 1465 der Rechenschaltung 1481 zusammen. DabeiThe standard timing system coincides with the count in the counter 1465 of the computing circuit 1481. Included
i; 65 ist die Zählung in jedem der Zähler gleich »0«, und somit wird die Datums-Gatterschaltung 1467 rückgestellt.i; 65 , the count in each of the counters is "0" and thus the date gate circuit 1467 is reset.
Ei; Wenn das nächste Eingangssignal P1 eine Woche später erzeugt wird, wenn DGO = »H« wird das dritte Flip-FlopEgg; If the next input signal P 1 is generated a week later, when DGO = "H", it becomes the third flip-flop
£ 1473 der Rechenschaltung 1481 gesetzt und erzeugt ein Signal Qc, d. h. Qc = »H« und folglich werden die Zah-£ 1473 of the arithmetic circuit 1481 is set and generates a signal Q c , ie Q c = "H" and consequently the number
1I- lungen bzw. Inhalte in dem ersten Zähler 1465 und dem zweiten Zähler 1466 mit einer höheren Geschwindigkeit 1 lings or contents in the first counter 1465 and the second counter 1466 at a higher speed
ΐ: 46ΐ: 46
in Reaktion auf das Signal Tjj Φ, verschoben, so daß die Zählung bzw. der Inhalt in dem ersten Zähler 1465 auf »0« geht. Zu dieser Zeit wird das dritte Flip-Flop 1473 auf »0« rückgestellt, und der zweite Zähler 1466 speichert die berechnete Zählung darin bei Qc = »L«. Das Rückstellsignal wird auch dem Gatter-Datumszähler 1467 der Datums-Gatterschaltung 1482 zugeführt, so daß das invertierte Ausgangssignal DGO auf einen höheren Pegel gelangt. Es sei angenommen, daß die Zählung des zweiten Zählers 1466, welche in Reaktion auf das erste Zeiteingangssignal P1 berechnet wurde, gleich ATi ist, und daß die Zählung Ct des ersten Zählers 1465 gleich Null ist, nachdem das erste Zeiteingangssignal P1 zugeführt wurde. Weiterhin sei angenommen, daß die Zählung des ersten Zählers 1465, welche in Reaktion auf das zweite Zeiteingangssignal P1 berechnet wurde, gleich C2 ist, so daß dann die Situation besteht, daß die elektronische Uhr in der veranschaulichten Ausführungsform um C2 Sekunden innerhalb einer Woche vorgerückt wird. Wenn nun das zweite Zeiteingangssignal P1 dem dritten Flip-Flop 1473 zugeführt wird, gelangt das Ausgangssignal Qc auf einen hohen Pegel, und deshalb wird eine Anzahl von (60-C2) Impulsen dem zweiter. Zähler 1466 zugeführt, welcher folglich auf die Zahl (K1 + 60-C2) zählt. Da der zweite Zähler 1466 derart aufgebaut ist, daß ein Überlauf auftritt, wenn das berechnete Ergebnis die Zählung von 60 überschreitet, ist die resultierende Zählung in dem zweiten Zähler gleich (K1-C2). Wenn die Schaltungsanordnung derart aufgebaut ist, daß sie ein Korrektursignal erzeugt, um die Zeit in einer Woche um eine Sekunde vorzurücken, wenn die Zählung des zweiten Zählers 1466 um eins erhöht wird, so wird die in dem zweiten Zähler 1466 gespeicherte Zählung um C2 Sekunden vermindert, wodurch ein Verstärkungsverlust exakt eingestellt wird.in response to the signal Tjj Φ , shifted so that the count or the content in the first counter 1465 goes to "0". At this time, the third flip-flop 1473 is reset to "0" and the second counter 1466 stores the calculated count therein at Q c = "L". The reset signal is the Date-gate circuit also supplied to the gate r-date counter 1467 1482, so that the inverted output signal DGO reaches a higher level. Assume that the count of the second counter 1466 calculated in response to the first timing input signal P 1 is ATi and that the count C t of the first counter 1465 is zero after the first timing input signal P 1 is applied . It is further assumed that the count of the first counter 1465, which was calculated in response to the second time input signal P 1 , is equal to C 2 , so that the situation then exists that the electronic watch in the illustrated embodiment is C 2 seconds within one Week is advanced. Now, when the second timing input signal P 1 is supplied to the third flip-flop 1473, the output signal Q c becomes high and therefore a number of (60-C 2 ) pulses becomes the second. Counter 1466 supplied, which consequently counts on the number (K 1 + 60-C 2 ). Since the second counter 1466 is constructed so that an overflow occurs when the calculated result exceeds the count of 60, the resulting count in the second counter is equal to (K 1 -C 2 ). If the circuitry is so constructed that it generates a correction signal to advance the time in a week by one second when the count of the second counter 1466 is increased by one, the count stored in the second counter 1466 becomes C 2 seconds reduced, whereby a gain loss is precisely adjusted.
In der Fig. 47 ist eine bevorzugte Ausführungsform der elektrischen Schaltung für die Eingangs-Analysierschaltung 1483 dargestellt. Die Eingangs-Analysierschaltung 1483 weist ein Gatter auf, welches ein Ausgangssignal in Reaktion auf die Signale UDII und QKT erzeugt. Dieses Ausgangssignal wird einem Inverter 1464 zugeführt, der ein Ausgangssignal UDII+ erzeugt. Diese Ausgangssignal wird als ein Eingangssignal zur automatischen Rückstellung der Sekundenanzeige auf Null in der momentanen Zeitanzeige einer ersten Verriegelungsschaltung zugeführt und durch ein zusammengesetztes Ziffernsignal Q6 verriegelt. Das invertierte Ausgangssignal der ersten Verriegelungsschaltung und das Ausgangssignal UDII+ werden einem Gatter zugeführt, durch welches ein Differentialimpuls UDII mit der Aufwärtssteuerung des Ausgangssignals UDII+ synchronisiert wird. Das Signal UDII wird einem Rückstelleingang eines Flip-Flops zugeführt. Der Ausgang der ersten Verriegelungsschaltung wird auch einer zweiten Verriegelungsschaltung zugeführt, durch welche das Signal der vier Sekunden-Bits in dem Standardzeitmeßsystem in Reaktion auf das Signal Ji3Z)5^ Φ, · DIN2 abgetastet und zum Auslesen des Ausgangssignals aus der ersten Vemegelungsschaltung verriegelt wird. Es sei angenommen, daß der Zustand UDII = »H« für ein Zeitintervall über 4 see hinaus beibehalten wird. Dabei tastet die zweite Verriegeluiigsschaltung den Zustand ab, daß die 4-Sekunden-Bits auf einen hohen Pegel gelangen, während das Eingangssignal UDII+, welches der ersten Verriegelungsschaltung zugeführt wird, auf einem hohen Pegel gehalten wird. Dies führt zu dem Ergebnis, daß das invertierte Ausgangssignal "Q von einem hohen Pegel auf einen tiefen Pegel gelangt, so daß das Flip-Flop gesetzt wird und folglich ein Ausgangssignal mit einem hohen Pegel erzeugt. Mit anderen Worten, wenn der Status UDII" = »H« über ein Zeitintervall über 4 see hinaus fortgesetzt wird, wird das Verstärkungs-Verlust-Einstellsignal als ein Eingangssignal im Flip-Flop gespeichert. Wenn das Signal UDII+ auf einen tiefen Pegel gelangt, nachdem das Zeitintervall die 4 see überschritten hat, wird das Signal DINl als ein Datensignal in einer dritten Verriegelungsschaltung in Reaktion auf das Signal q>zD<,Ti, Φ{ und ein Ausgangssignal verriegelt, welches den Bits von 40 see in der momentanen Zeit entspricht. Danach wird die Veränderung in Minuten der momentanen Zeit, welche durch die Abwärtssteuerung des Signals der 40 see dargestellt ist, durch eine vierte Verriegelungsschaltung abgetastet. Ein Signal, welches die Veränderung in Minuten anzeigt, wird als Signal 605t bezeichnet. Mit 605t · UDII+ wird ein Signal bezeichnet, welches angibt, daß eine Minute gerade verstrichen ist, nachdem das Signal UDII für das Zeitintervall von mehr als 4 see in dem zweiten Modus der Rückstellung auf Null auf einem hohen Pegel gehalten wurde. Das Steuersignal P1 ist das logische Produkt aus dem Signal 605 t ■ UDII+ und dem Ausgangssignal QsD6T24 des Flip-Flops, und es wird als ein Steuersignal verwendet, um die Berechnung des Einstellverstärkungsverlustes zu starten. Das Ausgangssignal, welches das logische Produkt aus den Signalen 605 t · UDII+ und Q9 ist, wird dem Rückstelleingang des Trigger-Setz-Flip-Flops zugeführt. Der Ausgang des Trigger-Setz-Flip-Flops und das Ausgangssignal 605t · UDII+ werden einem Gatter zugeführt, welches ein Ausgangssignal erzeugt, welches einem weiteren Gatter zugeführt wird, dem auch ein Signal Q8 zugeführt wird. D ieses Gatter erzeugt ein Ausgangssignal DGR, welches dem Rückstelleingang des Flip-Flops der DaturnsgaUcrschäitung 14S2 zugeführt "wird, so daß die Däiufflsgätierschaiiung auf ihren Ausgangszustand zurückgestellt wird, d. h. in den Status des ersten Tages gebracht wird.47, a preferred embodiment of the electrical circuit for the input analyzer circuit 1483 is shown. The input analyzer circuit 1483 includes a gate which generates an output signal in response to the signals UDII and QKT. This output signal is fed to an inverter 1464 which generates an output signal UDII +. This output signal is fed as an input signal for automatically resetting the seconds display to zero in the current time display to a first locking circuit and is locked by a composite digit signal Q 6. The inverted output signal of the first latching circuit and the output signal UDII + are fed to a gate through which a differential pulse UDII is synchronized with the upward control of the output signal UDII + . The signal UDII is fed to a reset input of a flip-flop. The output of the first latch circuit is also fed to a second latch circuit by which the signal of the four second bits in the standard timing system is sampled in response to the signal Ji 3 Z) 5 ^ Φ, · D IN2 and for reading out the output signal from the first locking circuit is locked. It is assumed that the state UDII = "H" is retained for a time interval beyond 4 seconds. The second interlocking circuit scans the state that the 4-second bits are at a high level, while the input signal UDII + , which is fed to the first interlocking circuit, is held at a high level. As a result, the inverted output signal "Q goes from a high level to a low level, so that the flip-flop is set and consequently generates an output signal of a high level. In other words, when the status UDII" = "H" is continued beyond a time interval of 4 seconds, the gain loss setting signal is stored as an input signal in the flip-flop. If the signal UDII + goes to a low level after the time interval has exceeded 4 see, the signal DINl is locked as a data signal in a third latch circuit in response to the signal q> zD <, Ti, Φ { and an output signal, which corresponds to the bits of 40 see in the current time. Thereafter, the change in minutes of the current time, which is represented by the downward control of the signal of the 40 see, is sampled by a fourth interlocking circuit. A signal that shows the change in minutes is referred to as signal 605t. 605t · UDII + denotes a signal which indicates that one minute has just passed after the signal UDII was held at a high level for the time interval of more than 4 seconds in the second mode of resetting to zero. The control signal P 1 is the logical product of the signal 605 t · UDII + and the output signal QsD 6 T 24 of the flip-flop, and it is used as a control signal to start the calculation of the adjustment loss. The output signal, which is the logical product of the signals 605 t · UDII + and Q 9 , is fed to the reset input of the trigger-set flip-flop. The output of the trigger-set flip-flop and the output signal 605t · UDII + are fed to a gate which generates an output signal which is fed to a further gate to which a signal Q 8 is also fed. This gate generates an output signal DGR, which is fed to the reset input of the flip-flop of the date control circuit 14S2, so that the control circuit is reset to its initial state, ie is brought back to the status of the first day.
Wenn der Schalter zur Rückstellung der Sekundenanzeige auf Null über 4 see nicht gedrückt wird, wird das Trigger-Setz-Flip-Flop der Eingangs-Analysierschaltung 1483 nicht getriggert, und deshalb wird ein Signal, welches die Einstellung des Verstärkungsverlustes steuert, nicht erzeugt. Wie oben bereits ausgeführt wurde, wird das Ausgangssignal P1 nicht innerhalb einer Minute erzeugt, nachdem der Schalter gedrückt wurde, und demgemäß ist es möglich, die Zuführung des Verstärkungsverlust-Einstellsignals durch Einstellen des Signals UDir auf einen hohen Pegel innerhalb einer Minute zu streichen.If the switch to reset the seconds display to zero over 4 seconds is not pressed, the trigger set flip-flop of the input analyzer circuit 1483 will not be triggered and therefore a signal which controls the setting of the gain loss will not be generated. As stated above, the output signal P 1 is not generated within one minute after the switch is pressed, and accordingly it is possible to cancel the application of the gain loss adjustment signal by setting the signal UDir high within one minute.
Die Fig. 49 zeigt ein bevorzugtes Ausführungsbeispiel einer Frequenzeinstell-Impulserzeugungsschaltung. Diese Schaltung wurde oben bereits diskutiert und braucht daher nicht im einzelnen näher erläutert zu werden.Fig. 49 shows a preferred embodiment of a frequency adjusting pulse generating circuit. This circuit has already been discussed above and therefore does not need to be explained in detail.
Hierzu 49 Blatt ZeichnungenFor this purpose 49 sheets of drawings
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752560194 DE2560194C2 (en) | 1974-10-31 | 1975-10-29 | Electronic clock |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP49125801A JPH0310916B2 (en) | 1974-10-31 | 1974-10-31 | |
DE19752560194 DE2560194C2 (en) | 1974-10-31 | 1975-10-29 | Electronic clock |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2560194C2 true DE2560194C2 (en) | 1986-02-27 |
Family
ID=25769822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752560194 Expired DE2560194C2 (en) | 1974-10-31 | 1975-10-29 | Electronic clock |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2560194C2 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2302978A1 (en) * | 1972-01-22 | 1973-07-26 | Suwa Seikosha Kk | DIGITAL DISPLAYING WRISTWATCH OD. DGL |
-
1975
- 1975-10-29 DE DE19752560194 patent/DE2560194C2/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2302978A1 (en) * | 1972-01-22 | 1973-07-26 | Suwa Seikosha Kk | DIGITAL DISPLAYING WRISTWATCH OD. DGL |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2548511C3 (en) | Electronic clock | |
DE2328054C3 (en) | Electronic desk calculator | |
DE2840258C3 (en) | Electronic timing device | |
DE69325689T2 (en) | ELECTRONIC CLOCK WITH POINT INDICATOR | |
DE3226842A1 (en) | ELECTRONIC CLOCK | |
DE2513451A1 (en) | ELECTRONIC CLOCK CALCULATOR UNIT | |
DE2602317C2 (en) | Display setting device for an electronic clock | |
DE2149535B2 (en) | Electronic clock with a device for introducing control values | |
DE69409214T2 (en) | Time data receiving device | |
DE2911854C2 (en) | Electronic clock with acoustic time announcement | |
DE2649185A1 (en) | ELECTRONIC CLOCK | |
DE2746811C3 (en) | Adjustment and correction circuit for electronic clockworks | |
DE2753650A1 (en) | TIME COUNT CONTROL SYSTEM | |
DE2560194C2 (en) | Electronic clock | |
DE2658908C3 (en) | Electronic clock | |
DE2560196C2 (en) | Electronic clock | |
DE2560192C2 (en) | Electronic clock | |
DE2560193C2 (en) | Electronic clock | |
DE2560197C2 (en) | Electronic clock | |
DE2646168A1 (en) | ELECTRONIC ALARM | |
DE2906007A1 (en) | ELECTRONIC WATCH WITH MULTIPLE FUNCTIONS | |
DE3002723A1 (en) | ELECTRONIC CLOCK | |
DE2813477C3 (en) | Electronic calendar display device | |
DE2560195C2 (en) | Electronic clock | |
DE2947335A1 (en) | ALARM DEVICE FOR ELECTRONIC WATCHES |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OI | Miscellaneous see part 1 | ||
OI | Miscellaneous see part 1 | ||
8110 | Request for examination paragraph 44 | ||
AC | Divided out of |
Ref country code: DE Ref document number: 2548511 Format of ref document f/p: P |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |