DE2534923A1

DE2534923A1 - DISPLAY ARRANGEMENT

Info

Publication number: DE2534923A1
Application number: DE19752534923
Authority: DE
Inventors: Ulf Scholz; Konrad Ing Grad Tome
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-08-05
Filing date: 1975-08-05
Publication date: 1977-02-10
Also published as: DE2534923B2; DE2534923C3; GB1501067A; BE844699A

Description

Die Erfindung betrifft eine AnseigeanOrdnung mit einer digjtelcn Anzeigeeinrichtung mit n, ebensovielen zu überwachenden iiteuerstroEikre:· sen zugeordneten Schauzeichen, mit eine·; analoge SoIHwerte für die η Steuerkreise in Bigital;;ert*i unfoj-i::endon Analogdigitalv/andler, und rait einem an Ausgänge ö.qe Analogdigitalwandlers angeschlossenen Auswerter je Über- ragun.g3kana.l, der abhängig von einem Vergleich der Größe des Sollwertes ir.it einem Grenzwert Sohaltsignale an das jev^-ils zugeordnete Schauzeichen der Anzeigeeinrichtung gibt.The invention relates to a display arrangement with a digital display device with n, just as many control currents to be monitored: · sen associated indicators, with a ·; analog target values for the η control circuits in digital ;; ert * i unfoj-i :: endon analog digital converter, and rait an evaluator connected to outputs ö.qe analog digital converter per Überragun.g3kana.l, which depends on a comparison of the size of the setpoint ir.it gives a limit value Sohaltsignale to the jev ^ -ils assigned indicator of the display device.

BeJ. derartigen, meist mit Lampen als Schauzeichen arbeitenden. Anneigeanordnungen, wie sie vor erlern für die Einschal+kontrolle von Scheinwerfern mit steuerbarer Helligkeit in Bühnenoder Studio anlagen Verwendung finden, konimt ea infolge unvermeidlicher geringfügiger Änderungen des Sollwertes und von Arbeitspunktveränderungen der Schaltung zu einem Flackern der Larrpe, wenn sich der Sollwert in der Nähe des Grenzwertes befindet« Besonders störend wirkt sich dieser Sachverhalt aus, wenn die genannte Grenzbedingung gleichzeitig für mehrere Lampen einer großen Anzeigetafel gegeben sind, wodurch ein unübersichtliches und irritierendes Bild entsteht. Der Ez'i'indung liegt daher die Aufgabe zugrunde, auf die genannten Ursachen zurückzuführende Urnschaltungen der Schauzeichen / Lampen zu vermeiden.BeJ. such, mostly working with lamps as indicators. Tilting arrangements as you learned before for the shuttering control of spotlights with controllable brightness in stage or studio systems are used, Konimt ea due to inevitable minor changes in the setpoint and changes in the operating point of the circuit to a flickering of the Larrpe, if the setpoint is close to the limit value « This fact has a particularly disruptive effect if the mentioned boundary condition applies to several at the same time There are lamps on a large display board, which creates a confusing and confusing picture. The Ez'i'ind is therefore based on the task of switching the indicators / lamps back to the causes mentioned avoid.

Die erfindungsgemäße Lösung dieser Aufgabe ist bei ein-^r Anzeigeanordnung der eingangs genannten Art dadurch gekennz*.ebnet,The inventive solution to this problem is with a display arrangement of the type mentioned at the beginning marked *.

80988^/064480988 ^ / 0644

- 2 - VPA 75 P 4040 BRD- 2 - VPA 75 P 4040 BRD

daß die mit dem aus Gattern bestehenden Auswerter verbundenen Ausgänge des Analogdigitalv/andlers unterschiedliche Signalkombinationen für Sollwerte S=A, für S<B und für B = S<A liefert, wobei A der obere und B der untere Grenzwert eines Intervalles ist, daß dem Auswerter ein den jeweiligen Schaltsustand des zugeordneten Schauzeichens der Anzeigeeinrichtung darstellender Istwert über einen zusätzlichen Eingang zugeführt wird, und daß diese Eingangsgröße durch die Gatter so verknüpft ist, daß der Auswerter an seinem Ausgang bei S = A ein Einschalt signal und "bei S < B ein Au s s ehalt signal liefert, während bei B = S<A das Schaltsignal mit dem dem zusätzlichen Eingang zugeführten Istwert identisch ist.that the outputs of the analog digital converter connected to the evaluator consisting of gates are different Provides signal combinations for setpoints S = A, for S <B and for B = S <A, where A is the upper limit value and B the lower limit value of an interval is that the evaluator receives the respective Actual value representing the switching status of the assigned indicator of the display device via an additional one Input is supplied, and that this input variable is linked by the gate so that the evaluator at his Output at S = A a switch-on signal and "at S <B supplies a stop signal, while with B = S <A the switching signal is identical to the actual value fed to the additional input.

Wählt man bei der Erfindung das angesprochene Intervall mindestens so groß, daß es praktisch alle vorkommenden, unbeabsichtigten Schwankungen und Veränderungen des Sollwertes überdeckt, dann können nur beabsichtigte Sollwertänderungen von mindestens der Größe dieses Intervalles zu einer Umschaltung der Lampe bzw. des Schauzeichens der Anzeigeeinrichtung führen, wodurch sich eine klare und übersichtliche Anzeige ohne flackernde Lichtquellen/Schauzeichen ergibt. Die hierbei in Kauf genommene Ungenauigkeit spielt praktisch keine Rolle, da Sollwertänderungen der mindestens nötigen Größe des Intervalles ohnehin zu einer kaum wahrnehmbaren Änderung der Lichtausbeute der Scheinwerfer führen.If one chooses at least the mentioned interval in the invention so large that it covers practically all occurring, unintentional fluctuations and changes in the setpoint, then only intended setpoint changes of at least the size of this interval can lead to a switchover the lamp or the indicator of the display device, resulting in a clear and concise display without results in flickering light sources / indicators. The inaccuracy accepted in this case is practically irrelevant, since Setpoint changes of the minimum necessary size of the interval anyway result in a barely perceptible change in the light yield the headlights lead.

Vorzugsweise besteht der Auswerter aus zwei NAND-Gattern, von denen das erste die Schaltsignale für die Anzeigeeinrichtung liefert und mit einem Eingang an den Ausgang des zweiten NAND-Gatters mit zwei Eingängen angeschlossen ist, von denen wiederum einer mit dem zusätzlichen Eingang verbunden ist; die weiteren Eingänge der beiden NAND-Gatter sind dann an die Ausgänge des Analogdigitalwandlers angeschlossen.The evaluator preferably consists of two NAND gates, from which the first supplies the switching signals for the display device and with an input to the output of the second NAND gate with two inputs is connected, one of which in turn is connected to the additional input; the other inputs of the two NAND gates are then connected to the outputs of the analog-digital converter.

609 8 86/0644609 8 86/0644

- 3 - VPA 75 P 4040 BRD- 3 - VPA 75 P 4040 BRD

Im einfachsten Falle kann der Analogdigitalwandler so ausgebildet sein, daß er nur zwei Ausgänge aufweist, an denen drei unterschiedliche Signalkorabinationen für S = A, S<B und B = S < A auftreten.In the simplest case, the analog / digital converter can be designed in this way be that it has only two outputs at which three different signal combinations for S = A, S <B and B = S <A occur.

Sofern man sich ö^edoch eines binär kondierten Umsetzers bedient, sind zvfisehen dessen Ausgänge und die Ausgänge des An?.logdigitalv.randlers noch ein NOR- und ein NAND-Gatter einzuschalten: Unless you look ö ^e but uses a binary kondierten converter are zvfisehen the outputs and the outputs of at .logdigitalv.randlers turn even a NOR and a NAND gate?:

Über das zusätzliche NAND-Gatter ist der mit einem Eingang der-;- ersten NAND-Catters des Auswerters verbundene Ausgang des Analogdigitalv.^randlers an die a Ausgänge des Umsetzers angeschlossen, die zusammen eine den oberen Grenzwert A darstellende Signalko:übination bilden; derjenige Teil dsr a Ausgänge des Umsetzers, der zusammen den unteren Grenzwert B des Intervalles repräsentiert, ist dann an Eingänge des zweiten NAND-Gatters des Auswerters angeschlossen. Schließlich v/eist in einem solchen Fall der Analogdigitalwandler einen dritten, mit einem weiteren Eingang des ersten ΚηίΐΒ-Gatters des Auiswerters verbundenen Ausgang auf, der über ein HOR-Gatter an sämtliche Ausgänge des Umsetzers angeschlossen ist, die einen höheren Stellenwert haben als die mit dem NAND-Gatter des Analogdigitalwandlers verbundenen Ausgänge. The output of the Analogdigitalv, which is connected to an input of the first NAND gate of the evaluator, is via the additional NAND gate. ^r andlers connected to the a outputs of the converter, which together form a signal combination representing the upper limit value A; that part dsr a outputs of the converter which together represents the lower limit value B of the interval is then connected to inputs of the second NAND gate of the evaluator. Finally, in such a case, the analog-to-digital converter has a third output which is connected to a further input of the first ΚηίΐΒ- gate of the Auiswerters and which is connected via a HOR gate to all outputs of the converter that have a higher value than those with outputs connected to the NAND gate of the analog-to-digital converter.

Die Erfindung ist bei serieller und bei paralleler Datenübertragung zwischen den Quellen für die einzelnen Sollwerte und den zugeordneten Schauzeichen anwendbar; im letzteren Fall benötigt man dementsprechend viele Übertragungskanäle mit je einem Analogdigitalwandler und einem Auswerter. Bei serieller, durch einen Taktgeber gesteuerter, zyklisch wiederholter Datenübertragung kommt man dagegen mit einem einzigen Übertragungskanal mit einem Analogdigitalwandler und einem Auswerter aus.The invention applies to serial and parallel data transmission applicable between the sources for the individual setpoints and the assigned indicators; in the latter case accordingly, you need a large number of transmission channels, each with an analog-digital converter and an evaluator. With serial, By contrast, cyclically repeated data transmission controlled by a clock is achieved with a single transmission channel with an analog digital converter and an evaluator.

609886/0644609886/0644

- 4 - VPA 75 P 4040 BRD- 4 - VPA 75 P 4040 BRD

Vor allem bei paralleler Datenverarbeitung kann die über den zusätzlichen Eingang des Auswerters zugeführte Information über den momentanen Istwert des Schaltzustandes eines Schauzeichens direkt von der Anzeigeeinrichtung, insbesondere von dem zugeordneten Anzeigespeicher abgeleitet werden. Bei serieller Datenübertragung ist es jedoch besonders vorteilhaft, die in einem Zyklus vom Auswerter ausgegebenen Schaltsignale in einem Istwertspeicher bis zum nächsten Zyklus abzulegen und über den zusätzlichen Eingang dem Auswerter wieder zuzuführen. Especially with parallel data processing, the Additional input of the evaluator supplied information about the current actual value of the switching state of a flag can be derived directly from the display device, in particular from the associated display memory. With serial Data transmission, however, is particularly advantageous when the switching signals output by the evaluator in one cycle to be stored in an actual value memory until the next cycle and fed back to the evaluator via the additional input.

Ausführungsbeispiele dieser Art werden anhand der Figuren erläutert; es zeigenEmbodiments of this type are based on the figures explained; show it

Fig. 1 das Blockschaltbild einer ersten Ausführungsform der Erfindung mit einem binär kodierten Umsetzer,1 shows the block diagram of a first embodiment of the invention with a binary coded one Converter,

Fig. 2 einen Ausschnitt aus dem Blockschaltbild nach Figur 1 mit einem Analogdigitalwandler mit nur zwei Ausgängen, undFIG. 2 shows a detail from the block diagram according to FIG. 1 with an analog-digital converter with only two outputs, and

Fig. 3 tabellarische Übersichten über die an den Aus- und 4 gangen der wichtigsten Einheiten der Ausführungsbeispiele vorhandenen Signale für den Fall, daß der Sollwert über, in oder unter dem Intervall liegt.Fig. 3 tabular overviews of the and 4, the most important units of the exemplary embodiments went signals for the Case that the setpoint is above, in or below the interval.

In Figur 1 ist mit 1 ein Kernspeicher bezeichnet, der η Speicherplätze für die Speicherung von η Intensitätswerten hat; diese Intensitätswerte werden von dem Eingabeteil 21 eines Gebers 2 geliefert, der zusätzlich einen Adressteil 22 aufweist, der zur Anwahl des jeweils gewünschten Speicherplatzes ebenfalls mit dem Kernspeicher 1 verbunden ist.In Figure 1, 1 denotes a core memory, the η memory locations for the storage of η has intensity values; these intensity values become one from the input part 21 Encoder 2 supplied, which also has an address part 22, which is used to select the desired memory location is also connected to the core memory 1.

609886/0644 - 5 -609886/0644 - 5 -

- 5 - ' VPA 75 P 4040 BRD- 5 - 'VPA 75 P 4040 BRD

An den die Intensitätswerte in digitaler Form liefernden- Ausgang des Kernspeichers 1 ist ein Digitalanalogwandler 3 und an diesen ein Steuerteil 4 angeschlossen, mit dessen Hilfe je der vom Digitalanalogwandler gelieferte Intensitätswert abhängig von zusätzlich zugeführten Steuergrößen durch Multiplikation, Division udgl. in den eigentlichen Sollwert umgeformt wird. Als zusätzliche Einflußgrößen kommen beispielsweise die Spannungen von Gruppenstellern oder Überblendstellern in Lichtstellanlagen in Betracht.To the output that supplies the intensity values in digital form of the core memory 1 is a digital-to-analog converter 3 and connected to this a control part 4, with the help of which each depends on the intensity value supplied by the digital analog converter of additionally supplied control variables by multiplication, division, etc. converted into the actual setpoint will. The voltages of group controls or fade controls, for example, come in as additional influencing variables Lighting systems into consideration.

Die Ausgangsgröße des Steuerteiles 4 wird als Sollwert S den Steuerstromkreisen des Leistungsteiles 5 (z. B. Thyristorsteller) und über einen Wahlschalter dem Eingang eines Analogdigitalwandlers 6 und darin speziell einem binär kodierten Umsetzer 63 zugeführt.The output of the control part 4 is used as the setpoint S den Control circuits of the power section 5 (e.g. thyristor controller) and the input of an analog-digital converter via a selector switch 6 and specifically supplied therein to a binary-coded converter 63.

Dieser Umsetzer wandelt den in analoger Form vorgegebenen Sollwert S in eine achtstellige Binärzahl um, die an den acht Ausgängen 630 bis 637 anfällt.This converter converts the setpoint S given in analog form into an eight-digit binary number that is sent to the eight outputs 630 to 637 occurs.

Der Analogdigitalwandler 6 hat einen Ausgang 601, der über ein NAND-Gatter 61 mit den Ausgängen 633 und 634 des Umsetzers 63 verbunden ist, wobei der Ausgang 634 auch an dem Ausgang 602 liegt; ferner ist ein Ausgang 603 über ein NOR-Gatter 62 mit den Ausgängen 635 bis 637 verbunden.The analog-to-digital converter 6 has an output 601, which has a NAND gate 61 with the outputs 633 and 634 of the converter 63 is connected, the output 634 also being connected to the output 602; an output 603 is also provided via a NOR gate 62 connected to outputs 635 to 637.

Der mit 7 bezeichnete Auswerter enthält ein erstes NAND-Gatter 71 mit drei Eingängen, von denen ein erster an den Ausgang 603, ein zweiter an den Ausgang 601 und ein dritter an den Ausgang eines zweiten NAND-Gatters 72 angeschlossen ist; ein Eingang dieses zweiten NAND-Gatters ist mit dem Ausgang 602 des Analogdigitalwandlers 6 und ein weiterer mit einem zusätzlichen Eingang 701 verbunden, der an den Ausgang 81 eines Istwertspeichers 8 angeschlossen ist. Letzterer ist vorzugsweise alsThe evaluator labeled 7 contains a first NAND gate 71 with three inputs, a first of which is connected to the output 603, a second to the output 601 and a third to the output of a second NAND gate 72; an entrance this second NAND gate is connected to the output 602 of the analog-digital converter 6 and another with an additional one Input 701 connected, which is connected to output 81 of an actual value memory 8. The latter is preferably as

609 8^6/0609 8 ^ 6/0

- 6 - VPA 75 P 4040 BRD- 6 - VPA 75 P 4040 BRD

Magnetkernspeicher mit η Speicherplätzen zu Je ein Bit aufgebaut und kann Teil des Kernspeichers 1 sein, der dementsprechend eine mit Informationen über Intensitätswerte nicht belegte Stelle haben muß.Magnetic core memory with η storage locations of one bit each and can be part of the core memory 1, which accordingly does not contain information about intensity values Must have place.

Der Ausgang 702 des Auswerters 7 liefert die Schaltsignale für die Anzeigeeinrichtung 9, die eine Anzeigetafel 92 mit η Lampen 921 bis 92n und einen mit dem Ausgang 702 verbundenen Anzeigespeicher 91 aufweist; ferner ist der Ausgang 702 mit dem Eingang des Istwertspeichers 8 verbunden.The output 702 of the evaluator 7 supplies the switching signals for the display device 9, which is a display board 92 with η Lamps 921 to 92n and a display memory 91 connected to output 702; furthermore the output 702 is with connected to the input of the actual value memory 8.

Ein Talctgeber 10 der dem Kernspeicher 1, dem Digitalanalogwandler 3, dem Analogdigitalv/andler 6, dem Istwerspeicher 8 und dem Anzeigespeicher 91 zugeordnet ist, liefert die Synchronisierungs-, Adressierungs- und Übergabeimpulse, die dafür sorgen, daß der Inhalt des Kernspeichers 1 zyklisch abgefragt, über den Digitalanalog- und den Analogdigitalv/andler dem Auswerter 7 zugeführt und der Reihe nach zyklisch in die entsprechenden Speicherplätze des Anzeigespeichers 91 eingeschrieben wird.A Talctgeber 10 of the core memory 1, the digital to analog converter 3, the analog digital converter 6, the actual memory 8 and is assigned to the display memory 91, provides the synchronization, Addressing and transfer pulses, which ensure that the content of the core memory 1 is queried cyclically, via the digital analog converter and the analog digital converter to the evaluator 7 and cyclically written into the corresponding memory locations of the display memory 91 one after the other will.

Der Tabelle in Figur 3 sind die Signalkombinationen an den Ausgängen 601, 602, 603 des Analogdigitalwandlers 6 für die drei Bereiche des Sollwertes, nämlich gleich oder größer A, kleiner B und B = S<A zu entnehmen, wobei X einen beliebigen Wert, H (heigh) einen aktiven Signalwert und L (low) einen inaktiven Signalwert bedeutet. Die beschriebene Art der Verbindung der Ausgänge des Umsetzers 63 mit den Ausgängen des Analogdigitalwandlers 6 hat zur Folge, daß der obere Grenzwert A 9 3/8 % des in diesem Fall 10 Volt betragenden Maximalwertes des Sollwertes und der untere Grenzwert B 6 1/4 % dieses Maximalwertes entspricht. The table in Figure 3 shows the signal combinations at the outputs 601, 602, 603 of the analog-digital converter 6 for the three ranges of the setpoint, namely equal to or greater than A, less than B and B = S <A, where X is any value, H. (heigh) means an active signal value and L (low) means an inactive signal value. The described type of connection of the outputs of the converter 63 with the outputs of the analog-digital converter 6 has the consequence that the upper limit value A 9 3/8 % of the maximum value of the setpoint, which in this case is 10 volts, and the lower limit value B 6 1/4 % corresponds to this maximum value.

Ist der Sollwert S größer als der Schwellwert A (Zeilen 1 bis 3) oder gleich dem Schwellwert A (Zeile 4), dann liefert das NAND- Gatter 71 ein Η-Signal an den Anzeigespeicher 91, so daß die If the desired value S is greater than the threshold value A (lines 1 to 3) or equal to the threshold value A (line 4), then the NAND gate 71 supplies a Η signal to the display memory 91, so that the

609886/0644609886/0644

- 7 - VPA 75 P 4040 BRD- 7 - VPA 75 P 4040 BRD

jeweils zugeordneten Lichtquellen aufleuchten und bis zur Änderung des Inhaltes des Istwertspeichers 8 eingeschaltet bleiben.Light sources assigned to each light up and until the change is made of the content of the actual value memory 8 remain switched on.

Liegt dagegen der Sollwert S unter dem unteren Grenzwert B (Zeile 7), so wird in den Anzeigespeicher 91 L-Signal eingeschrieben, ohne Rücksicht auf das Ausgangssignal des Istwertspeichers 8.If, on the other hand, the setpoint S is below the lower limit value B (line 7), the display memory 91 writes an L signal, regardless of the output signal of the actual value memory 8.

Liegt dagegen der Sollwert S in dem Intervall (Zeilen 5 und 6) zwischen den beiden Grenzwerten A und B, was durch Η-Signal am Ausgang 634 markiert wird, dann ist das Schaltsignal am Ausgang des NAND-Gatters 71 identisch mit dem Signal am Ausgang 81 des Istwertspeichers 8, der den im vorhergehenden Zyklus vorhandenen Schaltzustand des gerade angesteuerten Speicherplatzes des Anzeigespeichers 91 wiedergibt:If, on the other hand, the target value S lies in the interval (lines 5 and 6) between the two limit values A and B, which is indicated by the Η signal on Output 634 is marked, then the switching signal at the output of the NAND gate 71 is identical to the signal at the output 81 of the Actual value memory 8, which contains the switching status of the currently controlled memory location of the previous cycle Display memory 91 reproduces:

Y/ar dieses Schaltsignal im vorhergehenden Zyklus L, so liefert das KARD-Gatter 72 ebenso vrie NAND-Gatter 61 (wegen des L-Signals am Ausgang 633) Η-Signal, das wiederum L-Signal am Ausgang des NAND-Gatters 71 zur Folge hat.Y / ar supplies this switching signal in the previous cycle L, so the KARD gate 72 as well as the NAND gate 61 (because of the L signal at the output 633) Η signal, which in turn results in an L signal at the output of the NAND gate 71.

Dagegen führt ein Η-Signal am Ausgang 81 des Istwerspeichers 8 vom vorhergehenden Zyklus zusammen mit dem Η-Signal an dem anderen Ausgang 602 zu einem L-Signal am Ausgang des NAND-Gatters 72 und dieses wiederum hat Η-Signal als Schaltsignal am Ausgang des NAND-Gatters 71 zur Folge.In contrast, a Η signal leads to output 81 of actual memory 8 from the previous cycle together with the Η signal at the other output 602 to an L signal at the output of the NAND gate 72 and this in turn results in a Η signal as a switching signal at the output of the NAND gate 71.

Hat der Sollwert S genau den Grenzwert B (Η-Signal auf Ausgang 633) so hat das an den beiden NAND-Gattern 61 und 72 liegende L-Signal des Ausganges 634 Η-Signale an diesen NAND-Gattern und somit L-Signal am Ausgang des NAND-Gatters 71 (ohne Rücksicht auf das Schaltsignal des vorhergehenden Zyklus) zur Folge.If the setpoint S has exactly the limit value B (Η signal on output 633) the L signal of the output 634 which is present at the two NAND gates 61 and 72 has Η signals at these NAND gates and thus a L signal at the output of the NAND gate 71 (regardless of the switching signal of the previous cycle).

Die in Figur 2 dargestellte Variante der Ausführungsform nach Figur 1 unterscheidet sich von dieser im wesentlichen nur durchThe variant of the embodiment according to FIG. 1 shown in FIG. 2 differs from this essentially only in that

- 8 809886/0644 - 8 809886/0644

- 8 - VPA 75 P 4040 BRD- 8 - VPA 75 P 4040 BRD

den Aufbau des Analogdigitalwandlers 6', der hier nur zwei Ausgänge 601', 602· aufweist, an denen die in der Figur 4 angegebenen Signalkombinationen in Abhängigkeit von der Lage des Sollwertes S oberhalb, in oder unterhalb der Intervalles auftreten. Ein solcher Analogdigitalwandler kann beispielsweise im einfachsten Fall aus zwei parallel mit dem Sollwert S gespeisten, gegengekoppelten Operationsverstärkern bestehen, die so eingestellt sind, daß der eine durchgesteuert wird, sobald S geringfügig größer als der untere Grenzwert B wird, und der andere, sobald der Sollwert geringfügig größer als der obere Grenzwert A wird. Nach Impulsverformung mit Hilfe von Schmitt-Triggern ergibt sich das Signal am Ausgang 602' durch Inversion und das Signal am Ausgang 601 als Ausgangssignal eines AND-Gatters, dem das invertierte Signal und das Signal des anderen Schmitt-Triggers zugeführt wird.the structure of the analog-to-digital converter 6 ', which here has only two outputs 601', 602 · at which those indicated in FIG Signal combinations depending on the position of the setpoint S above, in or below the interval appear. Such an analog-to-digital converter can, for example, in the simplest case consist of two in parallel with the setpoint S There are fed, negative feedback operational amplifiers that are set so that the one is turned on as soon as S is slightly greater than the lower limit value B, and the other as soon as the setpoint value is slightly greater than the upper limit value A becomes. After pulse deformation with the aid of Schmitt triggers, the signal at output 602 'results Inversion and the signal at output 601 as the output signal of an AND gate to which the inverted signal and the signal of the is fed to other Schmitt triggers.

Der mit 7' bezeichnete Auswerter besteht hier ebenfalls aus einem.ersten NAND-Gatter 71' mit nur zwei Eingängen, von denen der eine an den Ausgang 601 ' und der andere an den Ausgang des zweiten NAND-Gatters 72' angeschlossen ist; letzteres hat zwei Eingänge, von denen einer an den Ausgang 602' und der andere über den zusätzlichen Eingang 701 · an den Ausgang 81 des Istwertspeichers 8 angeschlossen ist.The evaluator labeled 7 'also consists of here a. first NAND gate 71 'with only two inputs, of which one is connected to the output 601 'and the other is connected to the output of the second NAND gate 72'; the latter has two inputs, one of which is connected to the output 602 'and the other via the additional input 701 · to the output 81 of the Actual value memory 8 is connected.

Da die Wirkungsweise dieser Ausführungsform im wesentlichem mit der nach Figur 1 übereinstimmt und in der Tabelle nach Figur 4 die Signalverhältnisse für die drei Bereiche des Sollwertes S angegeben sind, erübrigt sich eine weitere Funktionsbeschreibung. Since the mode of operation of this embodiment is essentially the same as that according to FIG. 1 and in the table according to FIG 4 the signal ratios for the three ranges of the setpoint S are given, a further functional description is not necessary.

Die anhand der Figuren beschriebene Ausführungsform mit serieller Datenübertragung hat zusätzlich zu dem ruhigen Bild der Anzeigetafel 92 den weiteren Vorteil, daß die Anzeigeeinrichtung 9 nur über vier Leitungen mit der meist entfernter ange-The embodiment with serial data transmission described with reference to the figures has, in addition to the steady image, the Display board 92 has the further advantage that the display device 9 only has four lines with the most distant one.

609886/0644609886/0644

- 9 - VPA 75 P 4040 BRD- 9 - VPA 75 P 4040 BRD

ordneten Steuer- und Speichereinheit verbunden zu werden ■ braucht, und zwar unabhängig von der Zahl der Lampen der Anzeigetafel; diese Leitungen sind für die Übertragung der Information, der Synchronisierungsimpulse, der Adressierimpulse und der Übernahiaeimpulse erforderlich.ordered control and storage unit to be connected, regardless of the number of lamps on the display panel; these lines are for the transmission of information, synchronization pulses and addressing pulses and the transfer pulses required.

Mit Hilfe des in Figur 1 dargestellten, dem Analogdigitalwandler 6 vorgeschalteten Wahlschalters können statt der Sollwerte S auch andere Größen zur Anzeige gebracht werden. With the help of the selector switch shown in FIG. 1 and connected upstream of the analog / digital converter 6, instead of the setpoint values S, other variables can also be displayed.

8 Ansprüche
4 Figuren8 claims
4 figures

- 10 609886/0644 - 10 609886/0644

Claims

- 10 - VPA 75 P 4040 BRD- 10 - VPA 75 P 4040 BRD

PatentansprücheClaims

(i)) Anzeigeanordnung mit einer digitalen Anzeigeeinrichtung mit n, ebensovielen zu überwachenden Steuerstromkreisen zugeordneten Schauzeichen, mit einem analoge Sollwerte für die η Steuerkreise in Digitalwerte umformenden Analogdigitalwandler, und mit einem an Ausgänge des Analogdigitalwandlers angeschlossenen Auswerter je Übertragungskanal, der abhängig von einem Vergleich der Größe des Sollwertes mit einem Grenzwert Schaltsignale an das jeweils zugeordnete Schauzeichen der Anzeigeeinrichtung gibt, dadurch gekennzeichnet, daß die mit dem aus Gattern (71, 72; 71^!, 72») bestehenden Auswerter (7; 7') verbundenen Ausgänge (601, 602, 603; 601', 602') des Analogdigitalwandlers (6; 6') unterschiedliche Signalkorobinationen für Sollwerte S=A, für S < B und für B = S < A liefert, wobei A der obere und B der untere Grenzwert eines Intervalles ist, daß dem Auswerter (7; 7¹) ein den.-jeweiligen Schaltzustand des zugeordneten Schauzeichens (921 bis 92n) der Anzeigeeinrichtung (9) darstellender Istwert (H, L) über einen zusätzlichen Eingang (701; 701^f) zugeführt wird, und daß diese Eingangsgrößen durch die Gatter (71, 72; 71', 72') so verknüpft sind, daß der Auswerter (7; 7¹) an seinem Ausgang (702; 702') bei S^A ein Einschaltsignal und bei S <B ein Ausschaltsignal liefert, während bei B = S<TA das Schaltsignal mit dem dem zusätzlichen Eingang (701; 701') zugeführten Istwert identisch ist.(i)) Display arrangement with a digital display device with n, as many indicators assigned to the control circuits to be monitored, with an analog-to-digital converter that converts analog setpoints for the η control circuits into digital values, and with an analyzer connected to the outputs of the analog-to-digital converter for each transmission channel, which is dependent on a comparison of the size is of the desired value with a threshold switching signals to the respectively associated flag indicator of the display device, characterized in that the the of gates (71, ^72;! 71, 72 ') existing evaluator (7; 7') outputs (601, 602 connected , 603; 601 ', 602') of the analog-to-digital converter (6; 6 ') delivers different signal combinations for setpoints S = A, for S <B and for B = S <A, where A is the upper limit value and B the lower limit value of an interval that the evaluator (7; 7 ¹ ) represents a den.-respective switching state of the associated indicator (921 to 92n) of the display device (9) r actual value (H, L) via an additional input (701; 701 ^f ) is supplied, and that these input variables are linked by the gates (71, 72; 71 ', 72') in such a way that the evaluator (7; 7 ¹ ) at its output (702; 702 ') at S ^ A supplies a switch-on signal and, if S <B, a switch-off signal, while if B = S <TA, the switching signal is identical to the actual value supplied to the additional input (701; 701 ').

2.) Anzeigeanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Auswerter (7; 7') zwei NAND-Gatter (71, 72; 71' 72·) enthält, von denen das erste (71; 71') die Schaltsignale für2.) Display arrangement according to claim 1, characterized in that the evaluator (7; 7 ') has two NAND gates (71, 72; 71' 72 ·) contains, of which the first (71; 71 ') the switching signals for

609886/0644 - 11 -609886/0644 - 11 -

- 11 - VPA 75 P 4040 BRD- 11 - VPA 75 P 4040 BRD

die Anzeigeeinrichtung (4) liefert und mit einem Eingang an den Ausgang des zweiten NAND-Gatters (72; 72') mit zwei Eingängen angeschlossen ist, von denen einer mit dem zu- . sätzlichen Eingang (701; 701') verbunden ist, und daß weitere Eingänge der beiden NAND-Gatter an die Ausgänge (601, 602; 601', 602·) des Analogdigitalwandlers (6; 6¹) angeschlossen sind.the display device (4) supplies and has one input connected to the output of the second NAND gate (72; 72 ') with two inputs, one of which is connected to the. Additional input (701; 701 ') is connected, and that further inputs of the two NAND gates are connected to the outputs (601, 602; 601', 602 ·) of the analog-digital converter (6; 6 ¹ ).

3.) Anzeigeanordnung nach Anspruch 2, mit einem Analogdigitalwandler mit einem binär kodierten Umsetzer, dadurch gekennzeichnet, daß der mit einem Eingang des ersten NAND-Gatters (71) des Auswerters (7) verbundene Ausgang (601) des Analogdigitalwandlers (6) über ein NAND-Gatter (61) an die a Ausgänge (633, 634) des Umsetzers (63) angeschlossen ist, die zusammen eine den oberen Grenzwert A darstellende Signalkombination bilden, daß das zweite NAND-Gatter (72) des Auswerter s (7) eingangs seit ig js.it einem solchen Teil der a Ausgänge des Umsetzers (63) verbunden ist, der zusammen den unteren Grenzwert B des Intervalles bildet, und daß der Analogdigitalwandler (6) einen dritten, mit einciu weiteren Eingang des ersten NAND-Gatters (71) verbundenen Ausgang (603) hat, der über ein NOR-Gatter (62) an sämtliche Ausgänge des Umsetzers (63) angeschlossen ist, die einen höheren Stellenwert haben als die mit dem NAND-Gatter (61) des Analogdigitalwandlers (6) verbundenen Ausgänge (634, 633, Fig. 1).3.) Display arrangement according to claim 2, with an analog-to-digital converter with a binary-coded converter, characterized in that the one with an input of the first NAND gate (71) of the evaluator (7) connected output (601) of the analog-digital converter (6) via a NAND gate (61) to the a outputs (633, 634) of the converter (63) is connected, which together represent the upper limit value A. Form signal combination that the second NAND gate (72) of the evaluator s (7) input since ig js.it such a part the a outputs of the converter (63) is connected, which together form the lower limit value B of the interval, and that the analog-to-digital converter (6) has a third, with einciu another input of the first NAND gate (71) has connected output (603) which is connected via a NOR gate (62) all outputs of the converter (63) are connected, which have a higher priority than those with the NAND gate (61) of the analog / digital converter (6) connected outputs (634, 633, Fig. 1).

4.) Anzeigeanordnung nach Anspruch 3, dadurch gekennzeichnet, daß bei einem Umsetzer mit acht Ausgängen (630 bis 637) das NAND-Gatter (61) an zwei benachbarte Ausgänge (633, 634) und der höherwertige (634) dieser Ausgänge an den einen Eingang des zweiten NAND-Gatters (72) des Auswerters. (7) angeschlossen ist.4.) Display arrangement according to claim 3, characterized in that in a converter with eight outputs (630 to 637) the NAND gate (61) to two adjacent outputs (633, 634) and the more significant (634) of these outputs to one Input of the second NAND gate (72) of the evaluator. (7) is connected.

609886/0644609886/0644

VPA 75 P 4040 BRDVPA 75 P 4040 BRD

5.) Anzeigeanordnung nach Anspruch 4, dadurch gekennzeichnet, daß das NAND-Gatter (61) des Analogdigitalwandlers (6) an - den vierten und fünften Ausgang (633, 634) des Umsetzers (63) angeschlossen ist.5.) Display arrangement according to claim 4, characterized in that the NAND gate (61) of the analog-digital converter (6) on - The fourth and fifth output (633, 634) of the converter (63) is connected.

6.) Anzeigeanordnung nach Anspruch 2, mit einem Analogdigitalwandler mit nur zwei Ausgängen, dadurch gekennzeichnet, daß der Analogdigitalwandler (7¹) abhängig vom Sollwert S an seinen Ausgängen (601', 602') folgende Signalkombinationen aufweist6.) Display arrangement according to claim 2, with an analog-digital converter with only two outputs, characterized in that the analog-digital converter (7 ¹ ) has the following signal combinations depending on the setpoint S at its outputs (601 ', 602')

Ausgangexit 601 ·601 602«602 « B * S
B = S * AB * S
B = S * A L
H
HL.
H
H L
L
HL.
L.
H

und daß der eine Ausgang (601^f) an einen Eingang des ersten NAND-Gatters (71') und der andere (602¹) an einen Eingang des zweiten NAND-Gatters (72') angeschlossen ist (Fig. 2).and that one output (601 ^f ) is connected to an input of the first NAND gate (71 ') and the other (602 ¹ ) is connected to an input of the second NAND gate (72') (FIG. 2).

7.) Anzeigeanordnung nach einem der Ansprüche 1 bis 6 mit einem einzigen Übertragungskanal zwischen Analogdigitalwandler und Anzeigeeinrichtung und durch einen Taktgeber gesteuerter, serieller, zyklisch wiederholter Datenübertragung, gekennzeichnet durch einen die Istwerte liefernden Istwertspeicher (8) mit η Speicherplätzen zu je einem Bit, in dem die vom Auswerter (7) in einem Zyklus abgegebenen Schaltsignale jeweils bis zum nächsten Zyklus gespeichert sind.7.) Display arrangement according to one of claims 1 to 6 with a single transmission channel between analog-digital converter and display device and serial, cyclically repeated data transmission controlled by a clock by an actual value memory (8) which supplies the actual values and has η memory locations each with one bit in which the switching signals output by the evaluator (7) in one cycle are saved until the next cycle.

8.) Anzeigeanordnung nach einem der Ansprüche 1 bis 7, gekennzeichnet durch die Verwendung für die Einschaltkontrolle von Scheinwerfern mit steuerbarer Helligkeit in Bühnen und/oder Studioanlagen.8.) Display arrangement according to one of claims 1 to 7, characterized through the use for the switch-on control of spotlights with controllable brightness in stages and / or studio systems.

609886/064609886/064

4i4i

LeerseiteBlank page