DE2511673C2

DE2511673C2 - Schaltung zur Übertragung eines Feldes zwischen zwei Registern unter Mitwirkung einer Schiebeschaltung

Info

Publication number: DE2511673C2
Application number: DE2511673A
Authority: DE
Inventors: Ralph Edward Shoreview Minn. Sipple
Original assignee: Sperry Corp New York NY; Sperry Corp
Current assignee: Unisys Corp
Priority date: 1974-03-20
Filing date: 1975-03-18
Publication date: 1984-06-14
Also published as: US3911405A; GB1505131A; FR2265131A1; DE2511673A1; JPS50128946A; FR2265131B1; IT1031766B

Description

zum

^Ab2 ScSg^nachdeS Anspruch 1. dadurch gekennzeichnet, daß den beiden Abschnitten (34 und 36) des Befehlswort-Registers (30) je ein Zuordner (42 bzw. 46) nachgeschaltet ist, der eine ^einz|f^e ™ⁿ.^mehr.^er.^e.ⁿ m sSS-Generator (50 bzw. 52) laufenden Leitungen (44 bzw. 48) erregteren ZMn) durch d.e esamtzahl der möglichen Bitpermutationen des jeweiligen Abschnittes (34 bzw. 36) festgelegt ist

3 SchaHung nach dem Anspruch 2. dadurch gekennzeichnet, daß der eine Schalts.gnai-Generator 50 mehrere ODER-Glieder (C₀-Q,) aufweist und einem von diesen das Ausgangssignal des Zuordners (42) Ehrbar "t und daß unter Mi wirkung weiterer ODER-Glieder (Ca-C₀, 62, 64) Schalts.gnale (EB.) erzeugbar nd die nur denjenigen UND-Gliedern (26) zuführbar sind, die den Stufen des Best,mmungs-Registerf (28) zugeordnet sind, die bei und unterhalb der Bitposition (B) liegen, d.e durch die e.ne erregte

Ausgangsleitung des Zuordners (42) festgelegt ist cA.itcirniairmiratorrai

4 Schaltung nach dem Anspruch 2, dadurch gekennzeichnet, dab der andere acnansignai-uenci «u«. > y*/ mehrere ODER-Glieder (K₀-K^) aufweist und einem von diesen des Ausgangssignal des Zuordners (46) Sührbar ist, und daß unter Mitwirkung weiterer ODER-Glieder (Ka-K₀) Schaltsignale (EQ) erzeugbar sind die nur denjenigen UND-Gliedern (26) zuführbar sind, die den Stufen des Bestimmung*-Registers (28) zugeordnet sind, die bei und oberhalb der Bitposition (Q liegen, d.e durch d.e e.ne erregte Ausgangsleitung des Zuordners (46) festgelegt ist.

Die Erfindung betrifft eine Schaltung zur Übertragung eines Feldes aus e.nem ,n einem Quenenreg.se untergebrachten Wort in einen wählbaren Abschnitt eines in e.nem Best.mmungsreg.ster abzulegenden Wortes unter Mitwirkung einer zwischen dem Quellen- und Be.stimmungsreg.ster angeschlossenen ^S£h.ebes,haltung

Bei einem digitalen Rechengerät soll häufig eine Bilgruppc als Wort in der We,se ausgegeben werden, daß en wiUkürliches. zusammenhängendes Feld in einem ersten Wort ausgewählt und in eine unterschiedliche, willkurhcl e Position innerhalb eines /.weiten Wortes eingeschoben wird. Zur Durchführung e.ner derartigen Ausgabe werden SngctwL umständliche und langwierige Maßnahmen getroffen, für die die Aus ^ .^erer gesonderter Befehle notwendig ist. Beispielsweise sei angenommen, daß d.e Lange de, Wörter zu ihrer Bcarbe. fung in einem Rechengerät 3b Bits betragen möge und die Bits in den Pos.t.onen 20 bis 25 eines Best.mmungsregisters durch die Bits aus den Positionen 7 bis 12 eines Qucllenregisters ersetzt werden sollen, wahrend d.e B.ts der übrigen Positionen des Bestimmungsregisters unverändert zu bleiben haben. ,

Bislang werden zur Lösung dieser Aufgabe auf einen ersten Befehl hin d.e O-Bits aus den Positionen 0 bis 6 des Quellenregisters in ein erstes Halteregister geschoben, und unter Ausführung eines werteren Befehles werden die 0 Bits Ls den Positionen 13 bis 35 des Quellenregisters nach links in ein zweites "^?%^<:f°_ts ben. Als nächstes wird ein dritter .Schiebebefehl ausgeführt, be. dem d.e B.ts aus den Positionen 7 bis 2 des Quellenregisters auf die Positionen 20 bis 25 des Bestimniungsreg.sters ausgenchtet werden. Dann folgt de Ausführung eines Maskierungsbefehlcs. bei der alle Stufen des Bstimmungsregisters durch eine Maske mit Hilfe V^n UND Gliedern ein- bzw. ausgeblendet werden; dabei wird das Feld des Bestimmungsreg.sters, in das Schließlich die Information eingebrach, werden soll, gelöscht, also auf Null gestellt Dann wird ein fünfter Befehl angewendet, um die durch den dritten Schiebebefehl ausgerichteten B.ts mit.dem Inhalt des vorbereiteten Besfimmungsregisters zu addieren oder mit ihnen eine ODER-Verknüpfung durchzufuhren. Außer den drei ges^derien Schiebebefehlen muß bei dieser bekannten Lösung ein Maskicrungsbefehl angewendet werden, dem eine Finschleusune auf den fünften Befehl hin folgt. .

Aus de-deutschen Patentschrift 2000 608 ist bekannt, ein Wort aus 24 Bits in einem Wortregister vorübergehend unterzubringen das in vier gleiche Abschnitte aus je 6 Bits unterteilt ist die jeweils e.nes von v.er ^eichen ufne men u, 3?4. das Wort Lammengesel/.t ist. Eine Zeichenauswahlschaltung kann dann e.nes der v,er /e cί i.η Womegistcr auswählen und in die BitpläU/.c 10 bis 15 eines Akkumulator übertragen, von wo aus die es /eichen in die vier Abschnitte eines Zwischcnregistcrs gcspciclicrl wird, das nunmehr in allen sc.nen Ab ■ hnit.cn das elbe /eichen enthalt. Mit eier von der Zeichenauswahlschallung getroflcncn Wahl des einen der i,e AS₁ vo denen keines zusammenhangend den Bi.plauen 10 bis 15 des Wortregisters entnommen werden kann, ist eine entsprechende Verschiebung festgelegt, die som.i durch d,e Ze,chenauswah schaltung ,usHulich /u bewirken ist. Bei einer abpcilnderien Ausführui.gsfonn nimmt ein /cichenverteiler vier Zeichen νZ t Bhs parallel aus den, Akkumulator auf und gibt sie nacheinander in die vier Abschnitte des Zw.schenre-

gisters ein, wodurch jeweils ein Zeichen aus einem der vier Abschnitte (Zcichcnstellcn) tics Akkumulators in einen gewählten Abschnitt des Zwischenregisters gelangt, wobei eine Verschiebung auf dem Übertragungsweg erfolgen kann. Bei dieser bekannten Schaltung bleibt unbestimmt auf welche Weise die Information über die Verschiebung auf dem Übertragungsweg i.: die Zeichenauswahlschaltung bzw. in den Zeichenverteiler eingegebenwird.

Insbesondere fehlt eine Verbindung zwischen einer die Verschiebung im Akkumulator vornehmenden Eingangslogik und der Zeichenauswahlschaltung bzw. dem Zeichenverteiler.

Aus der französischen Patentschrift 21 05 940 ist ein Rechenautomai bekannt, in dem aus einem von mehreren Rechnern ein Befehlswort Ober einen Befehlswegwähler in ein Befehlsregister eingespeist wird. Von diesem wird zu einem gegebenen Zeitpunkt ein Befehl an eine Befehlslogik ausgegeben, die interne Befehlssignale entwikkelL Zu diesen internen Befehlssignalen kann ein Verschiebebefehl gehören, der einer Auswahlschaltung zugeleitet wird. Beim Empfang eines solchen Befehls werden beispielsweise die Bits 12—17 eines aus dem Rechner ausgegebenen Wortes mit 18 Bits derart verschoben, daß sie als BitsO bis 5 eines Wortes in den Speicher eintreten können. Infolge einer solchen Verschiebung sind die niederrangigsten Bits eines Wortes als Feld zu den höchstrangigen Bits eines Wortes umfunktioniert worden, das anschließend abgespeichert wird. Natürlich kann einer Auswahlschaltung dieser Art auch ein anderer Verschiebebefehl zugeleitet werden, der sich auf die Bits 9—17 des vom Rechner ausgegebenen Wortes bezieht. Dieser ein Feld aus 9 Bits beireffende Verschiebebefehl wird der Auswahlschaltung jedoch einer unterschiedlichen Klemme im Vergleich mit dem 6 Bits umfassenden Verschiebebefehl zugeführt.

Zur Abwicklung des betreffenden Verschiebebefehles in der Befehlslogik gibt der betreffende Rechner auf 2υ deren Anforderung hin eine Speicheradresse mit 18 Bits aus. Das Hauptleid der Speicheradresse mit 15 nicderrangigen Bits wird zum Auffinden des Platzes im Speicher, an dem ein Wort eingeschrieben oder ausgelesen werden soll, unmittelbar zum Speicher hindurchgcleitet, während ein Restfeld aus drei höherrangigen Bits der Speicheradresse über ein Zwischenregister zur Befehlslogik geleilet wird. Dieses Restfeld gibt nämlich in codierter Form ein Feld an dem im Speicher adressierten Platz an. zu dem hin ein Teilwort aus dem Rechner :5 gegebenenfalls nach einer Verschiebung übertragen bzw. aus dem ein derartiges Teilwort gegebenenfalls unter einer Verschiebung zum Rechner hin ausgelesen werden soll. Folglich beinhaltet das bezeichnete Restfeld der Speicheradresse auch den zur Anwendung kommenden Verschiebebefehl.

Eine Besonderheit dieser bekannten Anordnung ist darin zu sehen, daß das Restfeld der Speicheradresse mit den drei höherrangigen Bits sowohl die Information über die Breite des zu verschiebenden Teilwortes von 6 oder 9 Bits als auch die Information über den Betrag der Verschiebung um 6. 9 oder 12 Bitpositionen liefert. Wegen dieser Konzentrierung von Informationen auf die wenigen Bitpositionen des Restfelds lassen sich die Breite der zu verschiebenden Felder und das Maß der Verschiebung nur um wer ige Werte abändern.

Der Erfindung liegt somit die Aufgabe zugrunde, eine Schaltung anzugeben, von der der Betrag der Verschiebung und die obere und untere Grenze des verschobenen Feldes bei c er Abspeicherung im Besümmungsregister getrennt in weitem Umfang variierbar ist.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Schiebcschaluing zu ihrer Einstellung aus einem Abschnitt eines Befehlswort-Registers eine Schiebezahl zuführbar ist, die als Differenz aus der Adresse der bedeutsamsten Bitposition des wählbaren Abschnittes des im Eestimmungsrcgisier abzulegenden Wortes minus der Adresse der bedeutsamsten Bitposition des vom Qucllcnregisier zu übertragenden Feldes gebildet ist, jo und daß zur Auswahl des in dem Bestimmungsregister wählbaren Abschnittes diesem UND-Glieder vorgeschaltet sind, die jeweils von zwei Schaltsignalen ausSchaltsignal-Gcneratoren freigebbar sind, die von zwei weiteren Abschnitten des Befehlswort-Registers einstellbar sind, in denen die Adrossc der bedeutsamsten Bilposition und der unbedeutendsten Bitposilion des im Bestimimingsrcgistcr wählbaren Abschnittes abgek gi sind.

In dieser Schaltung kann das Qucllenregislcr mit dem Besiimmungsregister vorzugsweise über eine nach v, rechts im Kreis verschiebende Matrix verbunden sein, die als steuerndes Hingangssignal die Schicbezahl empfängt, die die Verschiebung zwischen dem Quellen- und Bestimmungsregister vorgibt.

Außerdem ist ein Satz Zuordner vorgesehen, der die Bitadressen bearbeitet, die dem ersten und letzten Bit in dem Abschnitt des Bestimmungsregisters zugeordnet sind, in dein das Weld des Quellenrcgisters untergebracht werden soll. Die von den Zuordnern gelieferten Signale werden einer logischen Anordnung zugeleitet, die die Schaltsignale für die Verknüpfungsglieder erzeugt, die zum Bestimmungsregister gehören, damit die von der Verschiebematrix kommenden Signale in dem gewünschten Feld des Bestimmungsregisters untergebracht werden, ohne daß dessen andere Bits beeinflußt werden. Der einzelne Ausgabebefehl, der für eine Veränderung des gewünschten Ergebnisses benötigt wird, ist somit in einem Funlctionscode und mehreren Parameterfeldern enthalten, die die Verschiebung, sowie den Anfang und das Ende der Bitadressen für die abzuändernden Stufen des Bestimmungsregisters festlegen. Sobald dieser Ausgabebefehl in das Befehlsregister des Rechenautomaten eingelassen ist, wird die gewünschte Ausgabefunktion innerhalb des Rechenwerkes des Rechenautomaten vollständig durchgeführt, ohne daß auf den Hauptspeicher zugegriffen zu werden braucht, aus dem bei den bisherigen Lösungen zusätzliche Befehle abgerufen werden.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im lolgenden näher erläutert, so Es stellt dar

Fig. 1 die bei der Ausführung der Aiisgabeliinklion angewendete Feldvcrschicbung unter Zuhilfenahme der Parameter aus dem Ausgabebefehlswort,

F i g. 2 ein Blockschaltbild der Anordnungen, von denen der Ausgabebeiehl diirchgciührt wird.

F i g. 3 ein logisches Schaltbild des Aufbaus der Zuordner nach F i g. 2. h-3

F i g. 4 ein ausführliches Blockschaltbild des Schaltsignal-Generators 50 nach F i g. 2. von dem d>c /TS-.Schallsignale für die Verknüpfungsglieder erzeugt werden,

F i g. 5 die Schaltung zur Erzeugung der /;7J-Schaltsignale für die Vei-knüpfiingsglicder. die den Stufen 0 bis 3

des Bestimmungsregisters zugeordnet sind.

F i g.6 die Schaltung zur Erzeugung der Z.'ß-.Schaltsignale für die Veiknüpfungsglieder, die zu den Stufen 24 bis 27 des Bestimmungsregisiers gehören,

F i g. 7 die Schaltung zur Erzeugung der Εΰ-Schaltsignale für die Verknüpfungsglieder, die den Stufen 60 bis 63 des Bestimmungsregisters zugeordnet sind, und

F i g. 8 die logische Schaltung des Sehaltsignal-Generators 52 nach F i g. 2, der die EC-Schaltsignale hervorbringt.

In der Fig. 1 sind ein Speicherregistcr 10 mit η Stufen zur Aufnahme von Bits, das auch als Quellenregister

bezeichnet sei, und ein entsprechendes Register 12 mit π Stufen dargestellt, das auch als Bestimmungsregister bezeichnet werden kann. Beim Erfüllen der Ausgabefunktion soll ein Feld 14 willkürlicher Größe, das im Quellenregister mit Strichen gekennzeichnet ist. ausgewählt und in eine willkürliche Position 16, die ebenfalls mit Strichen versehen ist, ins Bestimmungsregister 12 übertragen werden.

Um die Beschreibung der Ausgabe zu erleichtern, weiden die Bits in dem auszugebenden Feld in der folgenden Weise bezeichnet:

A Position des bedeutsamsten Bit im zu verschiebenden Feld.
B Position des bedeutsamsten Bit im Bestimmungsfeld und
C Position des unbedeutendsten Bit im Bestimmungsfeld.

Bei der Ausführung der Ausgabefunktion wird das gewünschte Feld durch eine Schiebeschaltung so weit versetzt, bis es auf den beabsichtigten Platz des Bestimmungsregisters ausgerichtet ist, wie im Rechteck 18 der F i g. 1 angedeutet ist. Nach dem Verschieben werden Schaltsignale EB und ECerzeugt und Verknüpfungsgliedern, (die in der F i g. 1 nicht dargestellt sind), zwischen den Ausgangsklemmen der Schiebeschaltung und dem Bestimmungsregister zugeleitet. Die Schaltsignale EB gelangen an die eine Eingangsklemme aller Verknüpfungsglieder die zu den Stufen bei oder unterhalb der Bitposition B gehören. In ähnlicher Weise werden die Schaltsignale EC der einen Eingangsklemme der Verknüpfungsglieder zugeführt, die den Stufen bei der und oberhalb der Bitposition C zugeordnet sind. Die Verknüpfungsglieder am Bestimmungsregister sind derart geschaltet, daß nur diejenigen Bitpositionen, denen die beiden Schaltsignale EB und EC zugeleitet werden, die Daten von der Schiebeschaltung zum Bestimmungsregister hindurchlassen können. Die Verknüpfungsglieder, die zu anderen Stufen als denjenigen gehören, die die beiden Schaltsignale empfangen, bleiben abgeschaltet, so daß der Inhalt des Bestimmungsregisters an den Plätzen, die nicht im Bestimmungsfeld liegen, nicht gestört wird. F i g. 2 zeigt die Schaltung zur Durchführung des Ausgabebefehls mit einem Quellenregister 20, das vorübergehend einen Operanden mit η Bits aufbewahren kann. Die Ausgangsklemmen der einzelnen Stufen dieses Quellenregisters 20 sind mit einem Kabel 21 an den Eingangsklemmen einer für π Bits ausgelegten, nach rechts im Kreise verschiebenden Schiebeschaltung 22 angeschlossen. In einer solchen Schiebeschaltung wird ein Wort als Bitgruppe mit η Bits um m Plätze verschoben, wobei m eine beliebige Zahl in der Reihe 0,1,... η bedeutet, wie z. B. aus der US-Patentschrift 30 76 181 hervorgeht. Obgleich in dieser Patentschrift eine Schiebematrix mit magnetischen Kernen bestückt ist, können auch andere Komponenten, wie Dioden. Transistoren und integrierte Schaltungschips angewendet werden.

Die Ausgangsklemmen der Schiebeschaltung 22 sind über Leitungen eines Kabels 24 an einen Satz UND-Glieder 26 angeschlossen, die einzeln den η Stufen eines Bestimmungs-Registers 28 zugeordnet sind.

Im linken Teil der F i g. 2 ist ein Befehlsregister 30 mit mehreren Parameterfeldern 32, 34 und 36 abgebildet Die Bits des Parameterfeides 32 stellen die Größe B-A, also die Differenz zweier Bitpositionen dar, die der Verschiebung, also dem Abstand entspricht, um den ein willkürlich bemessenes Feld 38 des Quellenregisters 20 vor der Einführung in das Bestimmungs-Register 28 verschoben werden soll. Die im Parameterfeld 32 des Befehlsregisters 30 untergebrachte Zahl ist folglich die Schiebezahl, deren Bits durch ein Kabel 40 der steuernden Eingangsklemme der Schiebeschaltung 22 zugeleitet werden.

Die Anzahl der Bits in den Parameterfeldern 34 und 36 wird durch die Aufnahmefähigkeit des Quellen- und Bestimmungs-Registers 20,28 festgelegt. Falls die Länge der letzteren 64 Bits beträgt, beläuft sich die Länge des Parameterfeldes 34. des Parameterfeldes 32 und des Parameterfeldes 36 auf je 6 Bits, da 2⁶ = 64 ist.

Die Bits des Pararr.ctcrieldes 34 werden auf einen Zuordner 42 mit η Ausgangsleitungen eines Kabels 44 gebracht von denen eine in Abhängigkeil von der jeweiligen Bitpermutation erregt wird. In ähnlicher Weise gelangen die Bits des Parameterfeldes 36 zum Zuordner 46. der die von ihnen dargestellte Bitposition Caus dem Befehlsregister 30 auf eine seiner π Ausgangsleitungen eines Kabels 48 bringt, die von der im Parameterfeld 36 untergebrachten Bitgruppe bestimmt ist Die π Ausgangsleitungen des Zuordners 42 sind mit einem ersten Schaltsignal-Generator 50 und die des Zuordners 46 mit einem zweiten Schaltsignal-Generator 52 verbunden, der wie der erste je eine Anordnung logischer ODER-Glieder enthält In Abhängigkeit von der Permutation der Bits im Parameterfeld 34 wird das vom ersten Schaltsignal-Generator 50 abgegebene Schaltsignal, das in den π Leitungen eines Kabels 54 erscheint zu allen UND-Gliedern 26 in den Bitpositionen bei und unterhalb der

ω Bitposition ß(Fi g. 1) herangeführt. Dementsprechend gelangt auch das Schaltsignal des zweiten Schaltsignal-Generators 52 entsprechend der Bitpermutation des Parameterfeldes 36 über π Leitungen eines Kabels 56 zu den UND-Gliedern 26. die allen Stufen des Bestimmungs-Registers 28 bei und oberhalb der Bitadresse C zugeordnet sind, wie in der F i g. 1 definiert ist Nur diejenigen UND-Glieder, denen die beiden Schaltsignale EB und EC zugeleitet werden, werden völlig geschaltet, so daß sie die Daten von der Schiebeschaltung zum

ό5 Bestimmungs-Register 28 hindurchgehen lassen. Alle anderen U ND-GHeder sind nur teilweise geschaltet, so daß der Signaldurchlaß zu den zugehörigen Stufen des Bestimmungs-Registers 28 gesperrt ist

F i g. 3 zeigt das logische Schaltbild der Zuordner 42 und 46 in F i g. 2, wobei die Annahme gemacht ist daß das Qucllcnregister und das Bestimmungs-Register eine Länge von 64 Bits aufweisen, so daß die Parameterfelder 34

25 Π 673

und 36 des Befehlsregisters 30 je 6 Bits enthalten. Der dargestellte Zuordner verfügt über eine Spähe 58 von UND-Gliedern und eine Zeile 60 von UND-Gliedern, die je drei Kingangsklemincn besitzen. Den UNp-GI cdern der Spalte 58 werden die drei oberen Bits und den UND-Gliedern der Zeile 60 die drei unteren b, s d.-s Parameterfeldes 34 oder 36 zugeleitet, um sie /u einer Ziffer von 1 bis S /u decodieren. Am Sehuittpir kl du aüit S und Zeilen ist je ein weiteres UND-Glied derart angeschlossen, daß es das Ausgangssigna aus emem d d Ail nem UNDGlied der Zeile 60 empfangt Obgeieh aus

sS j weiteres UND-Glied derart angeschlossen, daß e ggg

UND-Glied der Spalte 58 und das Ausgangssignal aus einem UND-Glied der Zeile 60 empfangt. Obgeieh aus Gründen der Übersichtlichkeit nur wenige UND-Glieder -/weiter Ordnung dargestellt sind, sind in der tat SJ₁ hl ρ chen Ausführungsform 64 derartige UND-Glieder vorhanden, dam,, für eine spe/.el e kombination vo,6 Bus des Parameterfeldes 34 bzw. 36 nur eine von 64 möglichen Ausgnngsleitungcn der UND-Gl,edci /weite OrdnungTrreg wird. Im Falle der Bitgruppe 011001 aus dem Parameter!old 34 oder 36 * ,rd nur em UN D-Gl.ed 62 vollständig eingeschaltet, das ein Signal auf einer Leitung 64 abgibt. Zusammenfassend betrachtet, decodieri der Zuordne? der Fig.3 die Permutationen der Bits in den Paramcierfcldcrn 34 und 36, um eine einzige von 64 Leitungen auszuwählen, die den Zuordner der F ig. 3 verlassen.

In den F i g 4 bis 6 sind Teile der logischen Schaltung dargestellt, die im ersten Schalisignal-Ccneralor 50 der F i κ 2 angewendet wird. ODER-Glieder C₀ bis C, empfangen an ihren Eingangsklemmen die Signale aus dem Zuordner der Fig.3. Wie bereits erwähnt, wird in einem gegebene, Zeitpunkt während der Ausfuhrung eines Ausgabebefehles nur eine Eingangsklemme ß, ß_M erregt. ... ,-,,.J₁₁

Die von den ODER-Gliedern C₀ bis C, abgegebenen Signale werden einem ODtR-Glied c ., zugeleitet, das sein Ausgangssignal an weitere ODER-Glieder 62 und 64 heranführ,, falls eine der tmgangsklemmen B_ü bis B₁, erregt wfd Falls in ähnlicher Weise ein Signal an den Eingangsklemmen ß„ bis B_n erscheint, gibt eines der ODER-Glieder C₄ bis C₇ es an ein ODER-Glied G, weiter, das es zu den ODER-Gliedern 62 und 64 h.ndurehge-

Tn den logischen Schaltungen der F i g. 5 bis 7 werden Schallsignale EB₀ bis EB>, EB₂, bis EB₂; und EBt₀ bis EB_tti unter Mitwirkung der in der Schaltung nach der F i g. 4 hervorgebrachtenSignaleL^^uf ^^^^'^ erscheint für die entsprechende Stufe an der Ausgangsklemmc eines ODER-Gliedes 66 falls entweder das ODER-Glied Ca G oder C₅ der F i g. 4 oder ein UND-Glied des Zuordners nach der F ι g. 3 eingeschaltet wnd. 2KS SSr Einglngsklemme ß₂4^g(Fig.4) ein Signa, erscheint. Wenn das ODER-Glied 64 der F, g 4 erregt wird oder eines der ODER-Glieder C₁₂ bis C₁₄ ein Signal aus dem Zuordner der F ι g. 3 empfangt oder auch eine Eingangsklemme ßao erregt wird, wird von einem ODER-Glied der Fi g. 7 das Schaltsignal Efto zur bf^"J^en Stufe geführt. Anstelle der Blockschaltbilder läßt sich auch die Funktion des ersten Schaltsignal-Generators 50 in Form Boolscher Gleichungen wiedergeben, wie in den Tabellen 1,11 und 1IA gezeigt ist Da eine Ahn ichteit im Aufbau von digitalen Schaltkreisen besteht, ist es nicht schwierig, auf Grund der anschließend aufgeführten Gleichungen den ersten Schaltsignal-Generator zu konstruieren.

Auch Schaltsignale EG bis EC_bi des zweiten Schaltsignal-Generaiors 52 können auf äußerst einfache Weise durch Boolsche Gleichungen ausgedrückt werden. Die F i g. 8 ist ein Ausschnitt aus einer Schaltung

Tabelle 1

Ca C_B Cc C_D

ßo + ßi + B₂ + Bi B₄ + ß₅ + B₆ + B-,

ß_S + ßq + ß|0 + SlI ßlJ + öl-3 + ß|4 + 015 ßlh + 017 + 018 + 019

ß₂„ + ß₂₎ + B₂₂ + Bn ß₂₄ + 025 + B₂* + B₂₁ ß₂₈ + B₂, + B_x + ßii

C₀ + Ci + C₂ + C₃

C₄ + C₅ + a + G

C₈ + C₉ + Cio + Cn

C₁₂ + Ci 3 + C|4 + Cl₅

C\ = Bv. + Bu + B_tl + By,

G = ß» + 017 + B_K + 03« Gu = 04» + Br + 04: + fl"

Gl = 011 + 0.1'. + 04h + 0-47

Q₂ = ß« + ß₄<. + 050 + ß^l

Gt = B-,- + ß-.l + 054 + «55

G₄ = 05h + ß'j7 + 058 + Β=,»

Cl-, = Bh) + Bb ι + Bk₂ + />ΐι \

Ob == C, + Gi CiHf = G, + Gi + G-

Co.u = Co + G + C2 G3 = G + C₅

= G + G + Cb

Tabelle II Eßb = 0o

E02 = Eß, + 02 E03 = G.

E04 = C₀+ 04

Cb.9	=	G	+ G
Gi.q.lO	=	Cl	+ C, + Go
GiI 3	=	Qi	+ C,3
G 2.13.14		Q₂	+ G,+ Cm
E0„ =	Ca	₊	Bio
Eß,₇ =	C\	+	BlH + B₁;
Eßi« =	*C_A*	+	FB₁₇ + 0_1K
Eßio =	G₁	+	G
Eßill =	Gi	+	C4 + 020

Tabelle II (Fortsetzung)

EB, = C₀ + Ba + B',

EB_b = EB', + B*

EBi — Co. ι

Eßa = Co. ι + Br,

EBi = C₀. ι + /Jh + B*

in

Eß„

EÖI2
Eß,J

40

45

50

55

60

= Co.1.2

= Co.1.2 + B_n

= Co.1.2 + ß|2 +

IS EB;r = Ci

Tabelle HA

Eß_!2 = Cw· + ßi2

M EBu = Ca« + Bm + Bm

EBjA — Caii + EBis ~y Bi,

EBy, = Car + G

Eßjb = Caii + Cs + Bjt,

EB₃₇ = Ca« + C₈ + B₃₁, + Bj₇

Eß₃8 = Cab + EBn + B 3»

EBn = Cab + Cn»

ES₄o — Cab + G.q + B₄o

Co₄I = t-<4fl T Mf.¹) T D₄(I "I- O4I

EBa₂ — Cab + EB,\ + Ba₂

EBa^ — Caii + G.9.10

EBaa = C.,B + C-KAIf, + Ä.4

CÜ4¹) = C.A/J + Cti.q,lO + B^4 + /

ES₄₆ = Ca« +

EBai = Ca nc

EB₂) — Ca + Ca + B20 + B₂\

EB₂₂ = Ca + EB₂, + B₂₂

EB₂, = Ca + G/,

EB₃₄ = C, + G.i + S₃₄

EBy, = C₁ + G.5 + S₂₄ + B₂₅

Eß_2h = C, + EB₂, + β_Λ

Eß..₇ = ί.Λ + G.i.h

Eo₂S = Ca + Casio +Bm

Eß.g = Ca + Cm, + B₂* + B₂₉

EBm r= Ca + Eß₂„ + S30

ESj, = Cmi

~ Cabc

ß₄

S₄R + B₄I)

EDr₁II = <- ₄(fC + ED₄U + Dio

ES₅, = Cm,c + C₁₂

EB₅₂ = Ca nc + G 2 + ß₅2

Eß-,( = Cα nc + C₂+ Bk + ß_5J

EBr,, = Ca«c- + EB_5i + B₅₄

EBy, = CaIIC + C]₂M

EB* = Cmic + Gin + S₅S

EB₅₇ = G«r + Ci2.i.i + B-* + B₅₇

Eßw = Cabi- + G 2.H + Eß₅₇ + B₅S

EBv = Ca BC' + Cl2.13.14

Eßwi = GlW + Cl2.iJ.14 + ßbO

Eßpi = ( AIIC + i-12.1114 + ßbO + kBf,|

EBk! — C-m!( + EBb, + Bb₂

EBb-. = 1

innerhalb des zweiten Schaltsignal-Generators 52 und bildet eine Grundlage für die Definitionen, die in den nachfolgenden Tabellen 111, IV und IVa verwendet werden. Die 64 Ausgangsleitungen des Zuordners 46, die gemäß F i g. 2 zu dem Kabel 48 zusammengefaßt sind, treten in Vicrcrgruppen in sechzehn ODER-Glieder K₀ bis /Cii (Fig.8) ein, und nur eine derartige Leitung wird erregt, befindet sich also im !-Zustand, was von der Bitpermutation der Bitposition Cim Paiamcterfeld 36 des Befehlsregisters 30 festgelegt wird. Die Ausgangsklemmen der ODER-Glieder /C₀ bis /C) sind mit einem weiteren ODER-Glied Kλ verbunden; ebenso empfangen weitere ODER-Glieder Kn. /C_c und /Co je ein Signal aus den drei übrigen Gruppen der ODER-Glieder /C₄ bis /C₇, /C₈ bis /Cn und Ku bis /Ci-,. Den ODER-Gliedern Κ_Λ bis Kn sind drei weitere ODER-Glieder nachgeschaltel, deren Ausgangssignale mit Kn. i.h.a. Kn.<. n und Kn.< bezeichnet sind.

Tabelle III

G,+ ^r-

K, K₂ K₃ Ka K₅ K₆ K₁

+ G + G = G + C₅ + G + C₇ — Cb + G + Ci 0 + Cn = G₂ + Cu + C₁₄ + G₅ = C,e + Ci₇ + G₈ + Cm = C₂₀ + C₂i + C₂₂ + C₂₅ = C₂₄ + C₂₅ + Gb + C₂- = C₂₈ + C*. + Go + /C₁₂

Kn

/C₁₄

Cij + Cn + C34 -ι- Gs Ci. + C₃₇ + C₃₈ + C»

Cm, + C₄, + G₂ + Gi

C₄₄ + Gs + G„ + C₄₇ G« + Gs + Om+ C51 C₅₂ + C53 + C₅, + C55 Cw + C57 + C« + Gq Qm + Gi + Cb₂ + Cbi

Ka — Ko + K_B = Ka+

+ K₂ +

K₁ 12 + /Cn + /C₁₄ + /C-

_B a+ K₅ + K_b +

Kc = Κ*+ K,,+ /C₁₁, + Ku K_n K

Km	= Kn	+	Kc	+	Kh	+	Ka
KlXH	= K_n	+	Kc	+	Kb
Km YiA	- /Co	+	Kc

ECi
EC₂

Tabelle 111 (Fortsetzung)

K\5.\4 = /C|₅ + Κ|4

/flS.H.Ii = Κ|5 + Kl₄ + K

K₇.b = Ky + Kb

Κ;.6,5 = K₇ + K₁, + K-,

Tabelle IV

= Κυπι + ECi + G

= ΚιχΗ + Κ,.2.ι + C) +

= Κ,ΧΗ + Kj.2.1 + G

= Kdcb + K3J.1

= Κ,χ,ι + EG + G

= Kdcb + Kj.₂ + G + G

= KixB + K3.2 + C:

= Kdcb + Ku

= K/x:» + EC₁₀ + G

= Kdcb + K₃ + C_n + Cm

='Kdc-b+ Kj+ G,

= Kdcb + K₃

= Kdcb + EC_H + G,

= Kdcb + Gs + Ch

= Kdcb +Gs

EC»
EC₅

EC₁

EC»

EC₉

ECio

EC_n

EG 2

EC,3

EC|4

EC15

Tabelle IV A

Cn + Cjj i 1.10.9 + Cr, +

1.10.9 + Cj5

C₃?

EC₃₂ EC₃₃ EC_M

ECv, — Λ-ϋ + Λ-Μ.ΐη.9

EC36 — Kp + Ku.10.9

ECv = Ko + ECm + C₃;

EC38 = KfJ + K| 1,iu + Ci

EC39 = Ko + Ki !,κι + Cjo

EGo = Kd + Kn.10

EGi = Kd + ECa₂ + G.

EC42 = Ko + Ku + Gj + G2

EG₃ = K₀ + K_n + Gj

EC» = Kd+ Κ,,

EG₅ = Ko + EGb + G₅

25 11 673	= K₃	= Ku.	+	K;	t-	EG» + G 7	+	+ EC₅₄ + Gj
K₁₂	- Kj	- K₁₅.	+	Ky + Ki	r	K₇,,.', + Cm + C₁₈	+	+ C₅₅ + C₅₄
K u.i	= K₁	= Ki₅.	-i	l· Km	.4-	K₇.,,.-, + Gg	, +	+ G₅
Κι,,,„	- κ,			-I- Kin + K>,	•1-	K₇.h.5
Κιι.ΐ"."	KIk a			+	EC₂; + C₂₁		EG« + C₅₇
EGb	Κικ -	+	K₇._b + Gi + Gj	+	Go + Gs
EG₇ =	Κιχ ■	+	K₇.. + Gi		■ Cw
FCis =	Κιχ	+	K₇,,
Ed =	Kix-	+	EG,, + G₅	+ (Γ
EGd =	Km	+	K₇ + G₇ + Gb	■ Cb2
EG, =	Κιχ·	+	K₇ + G₇
ECn =	Κ,χ-	+	K₇
EG., =	K nc	+	EGo + C₂.
EC» =	Κιχ	+	C)I + C₃Ci
ECn =	Κιχ	+	G,
EGb =	Κιχ
EC₂₇ =	Κιχ		*j + EC_W +* Go**
EC_2i =	■ Krx	!4 I	; + G₁ + CiU
ECn =	■ Κιχ		4.1 I + CiI
EGo =	= Kdc	4.1J
EG, =	.K₀	14
ECa» =	= K13,	14
EGo =	EGo = K₁,.	⁼ K I₅J₄
	EG, =	= K15.14
EG,2 =	= Ki₅
EC53 =	= Ki₃
ECiA -	= Ky₁
EG₅ =	- K,_;
EGb ■	= EC
EG₇ =	= G₃
EGa ■■	= Gj
ECw ■■
EGn
EG,
EG₂
EG₃

EG₇ = Kd+Ca₁

Wenn die Schaltsignale EBj und EG (j = 0,1,.. - π) der Tabellen 1 bis IVA den einzelnen, dem Bestimmungs-Register zugehörigen UND-Gliedern gemeinsam mit den Signalen aus der Schiebeschaltung zugeleitet werden, treten diese nur in diejenigen Stufen des Bestimmungs-Registers ein, die bei oder unterhalb der Bitposition B und bei und oberhalb der Bitposition Cliegen. Alle anderen Stufen, die diese Bedingungen nicht erfüllen, bleiben

ungeändert , , ,.,,.- ~, ■ ,

Die Ausgabeeinheit der Fi g. 2, in der die logischen Schaltungen verwendet werden, die durch die Gleichungen der Tabellen I bis IVA definiert sind, besitzt nur sechs Niveaus einer Verzögerung einschließlich der beiden Niveaus in den Zuordnern 42 und 46. Von dem Zeitpunkt, in dem die Bitpositionen ß und C bereitstehen, bis die Schaltsignale EB und EC erzeugt sind, liegt nur die Zeitspanne, die ein Signal zur Übertragung durch sechs Niveaus der logischen Schaltung in Anspruch nimmt Bei einer Verwendung handelsüblicher, integrierter Halbleiterschaltungen für die UND- und ODER-Glieder in den Zuordnern und Schaltsignal-Generatoren kann der vollständige Ausgabevorgang in nur 60 nsec ablaufen, wobei jedes Niveau 10 nsec benötigt Wenn die bekannten LSI-lntegrationschips großen Umfanges zur Anwendung kommen, bei denen die typischen Verzögerungen von nur 2 nsec je Niveau erreichbar sind, dauert der gesamte Vorgang nur 2 · 6 = 12 nsec. Im Vergleich mit dem bisherigen Verfahren, bei dem drei gesonderte Verschiebebefehle, ein Maskierungsbefehl und ein Einlaßbefehl auseeführt werden müssen, was eine Zeilspanne von annähernd 3,750 nsec in Anspruch nimmt, läßt sich mit der

Schaltung der vorliegenden Erfindung ein erhebliches Maß an Zeit einsparen.

Falls nicht die hohe Arbeitsgeschwindigkeit den Aufbau der Schaltungen bestimmt, sondern Überlegungen der Wirtschaftlichkeit angestellt werden, kann eine andersartige Konstruktion benutzt werden. Wenn anstelle der Parameterwerte A, ß und C gemäß der F i g. \ die Parameterwerte A, B und FW verwendet werden, wobei FW die Breite des auszugebenden Feldes bedeutet wird im ersten Schritt die Position des letzten Bit im Bestimmungsfeld nach der Gleichung berechnet:

C= ß+ FW- 1.

Da die Parameterwerte B und FW eine Länge von 6 Bits aufweisen sollen, die mit der Länge des Quellen- und Bestimmungs-Registers von 2^h = 64 Bits in Beziehung steht, weist die sich ergebende Bitposition C ebenfalls eine Länge von 6 Bits auf und kann zur Ableitung der EC-Schaltsignale benutzt werden, die in den Tabellen IV und IVA benannt werden. Die Schaltsignale £ßo bis Eßb3 werden im ersten Schaltsignal-Generator 50 erzeugt, der gemäß den logischen Gleichungen der nachfolgenden Tabellen V und VA konstruiert ist

Tabelle V (für eine weitere Ausführungsform)

EBo =	Bo	Cx
ΕΒχ =	Bq + B\
EB₂ -	EBx + B₂
EBi =	EB₂ + B₃ = Ca
EB, =	EBi + B,	7+ C₂
EB₅ =	EB, + B,
EBb =	EB₅ + ßb
EB₇ =
EB₈ =	EB₇+ B₈	C₃ = C₁
EB₃ =	EB₈ + B,	1- ßl5
Eßio =	Eßä + Bio	re Ausfül
EBn =	■■ Eßio + ßii = EB
EBi₂ =	■ Eßii H- Bi₂
EBi₃ =	: Eßl2 + Bl₃
EBm =	Eßl3 + ßi4
EBi₅ =	= C₀ + Ci H- C₂ +
C₃ =	' Bi₂ + Bu H- ßi4 ■
Tabelle	V A (für eine weitei
EB₃₂ =	• Cab + B₃₂
EB_i3 =	■ EB 1; + B₃3
EBa =	= EB₃₃ H- B₃,
Eß35 =	- EB μ + B₃₅
Eßw =	= EBy, + Bit,
Eß,7 =	-ES»+ B_i7
EB_x =	-- EB )7 + B₃₈
EB₃₉ =	= EB18 4- By*
EBio =	= EB39 + ß40
EB,; -	= EBw + 841
EB,₂ — EB\ +* B₄₂
EB43 =
EB44 =
Eßl5 =
Eß46 -
Eß47 ■
= £04? 4- D43
= EB₄₃ + B₄₄
» EB,, + Bv,
= EB,₅ + B_Ah
- Cabc

Eßib	= Ca +	B	B₁₇
EBx₇	= £5,6	+	Bxt
Eßis	- EBx₇	+	ß\|9
EBiu	= EBlB	+	*B₂Q*
EB₂₁,	= Eßl9	+	Bix
Eß₂i	= EB20	+	B₂₂
EB₂₂	= EB21	+	B₂₃
EB₂₁	- EB22	+	B₂₄
EB₂,	= EB_n	+	B₂₅
EB₂,	= EB₂,	+	Β,*
EB₂,	= EB₂₅	+	B₂₇
EB₂₇	= ΕΒ_Ά	+	B₂*
EB₂*	= EB₂?	+	B₃O
Eß₃o	Ϊ £ß^		- Cb = Cab
EB₁X	= CaI

Eß',! Eß',2

Eß-„

EB-a Eß-,»

Eß-,7 Eß-,9

Eßbo Eßbi EB_b2

+ Βλ·) EB,* + B₅₀ EB₅₀ + Bsi ΕΒ₅χ + B₅₂ EB₅₂ + B₅₃ EB_5i + B₅₄ £ß₅₄ + B₅₅ EB₅₅ + B₅₁, EB₅, + B₅₇ EB₅₇ + B₅₈ EBn + B₅₉ EB₅9 + Bw

EßfcO + ßftl £ß(, 1 + ßb2

(logische) 1

Wie sich aus den vorstehenden Tabellen ergibt, benötigt der erste Schaltsignal-Generator 50 insgesamt 63 Niveaus, zu denen 2 Niveaus im Zuordner 44 hinzukommen. Dies stellt eine Einsparung bezüglich der Anzahl Verknüpfungsgliedcr im Vergleich zu den Konstruktion nach den Gleichungen der Tabellen I bis IVA dar; sie geht jedoch auf Kosten einer vergrößerten Verzögerungs/xit. Wie bereits erwähnt, enthält die Konstruktion nach den Gleichungen der Tabellen 1 bis IVA nur vier Niveaus für eine logische Verzögerung, zu denen zwei Niveaus im Zuordner hinzukommen. Selbst die 63 Niveaus mit einer Verzögerung bedingen eine bedeutsame Vergrößerung der Arbeitsgeschwindigkeit, verglichen mit den bisherigen Ausgabeverfahren, bei denen mehrere

Befehle abgerufen, decodiect und ausgeführt werden müssen. Obgleich die. Bildung der EB-Schaltsignale mit Hilfe von 63 Niveaus weit von einem Optimum entfernt ist, sei sie doch als extremer Fall veranschaulicht.

Zusammenfassend betrachtet, führt eine Schaltungsanordnung eine Ausgabefunktion aus, bei der ein Feld mit einer zusammenhängende! Bitgruppe in einem Quellenregister zu einem unterschiedlichen Platz in einem Bestimmungsregister verschoben werden kann, ohne daß die anderen Bits des Bestimmungs-Registers gestört werden, wenn man die Bitpositionen hierbei ausschließt, in die das betreffende Feld übertragen wird. Zwischen dem Quellen- und Bestimmungs-Register ist eine Schiebeschaltung eingefügt, die als steuerndes Eingangssignal eine Schiebezahl empfängt, die durch eine Subtraktion der Position des ersten Bit im Feld des Quellenregisters von der Position des ersten Bit im Bestimmungs-Register errechnet wird, in das das Feld hineingeschoben wird. Die Positionen des ersten und letzten Bit des zu verschiebenden Feldes werden in einem Zuordner bearbeitet und benutzt, um Verknüpfungsgliedern zwischen der Schiebeschaltung und dem Bestimmungs-Register mit einem Schaltsignal zu versorgen, damit nur diejenigen Verknüpfungsglieder vollständig geschaltet werden, dir den Stufen bei oder zwischen der ersten und letzten zu verändernden Bitposition im Bestimmungs-Register zugeordnet sind.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1 Schaltung zur Übertragung eines Feldes aus einem in einem Quellenregister untergebrachten Wort in einen wählbaren Abschnitt eines in einem Bestimmungsregister abzulegenden Wortes unter Mitwirkung einer zwischen dem Quellen- und Besiimmungsregisler angeschlossenen Schiebeschaltung, dadurch gekennzeichnet daß der Schiebeschaltung (22) zu ihrer Einstellung aus einem Abschnitt (32) eines Befehlswort-Regisiers (30) eine Schiebezahl (B-A) zuRihrbar ist, die als Differenz aus der Adresse: der bedeutsamsten Bitposition (ß;des wählbaren Abschnittes (16) des im Best.mmungsregister (12; 28) abzulegenden Wortes minus der Adresse der bedeutsamsten Bitposition (A) des vom Quellenregister (10; 20) zu übertragenden Feldes (14) gebildet ist, und daß zur Auswahl des in dem Bestimmungsregister (12; 28) Slbafe^Aischnittes (16) diesem (12; 28) UND-Glieder (26) vorgeschaltet sind die jeweils von zwei Sialtsignalen (RB und RQ aus Schaltsignal-Generatoren (50 und 52) fre.gebbar sind, d.e von zwei we.te en Abschnitten (34,36) des Befehlswort-Registers (30) einstellbar sind, in denen die Adresse der bedeutsamsten Bitposition (B)Wa1 der unbedeutendsten Bitposition (C) des im Best.mmungsregister (12; 28) wahlbaren