DE2511594C3 - Arrangement for generating a hysteresis in the analog-digital conversion - Google Patents

Description

Bei der Umsetzung von Analog- in Digitalsignale tritt das Problem auf, daß, wenn das analoge Signal an der Grenze zwischen zwei Digitalwerten liegt, geringe Schwankungen des Analogsignals das Hin- und Herspringen des. Digitalsignals um eine Einheit hervorrufen. Steuert das Digitalsignal Relais oder andere mechanische Bauelemente, so können diese durch die häufigen Schaltvorgilnge in kurzer Zeit ausfallen. Wird der Digitalwert als Ziffernfolge angezeigt, so kann ausWhen converting analog to digital signals, the problem arises that when the analog signal is at the There is a limit between two digital values, slight fluctuations in the analog signal back and forth Cause the digital signal to jump by one unit. Controls the digital signal relay or other mechanical components, they can fail in a short time due to the frequent switching processes. Will the digital value is displayed as a sequence of digits, so can be dem oben geschilderten Grund die letzte Stelle so rasch hin- und herspringen, daß Fehlablesungen möglich sind, da die in rascher Folge angezeigten Ziffern als eine einzige Ziffer erscheinen. Zum Beispiel erscheint bei S einem raschen Wechsel zwischen »3« und »4« eine »9«.the reason given above, the last digit so quickly Jump back and forth that incorrect readings are possible, since the digits displayed in rapid succession are used as one single digit appear. For example, when S changes rapidly between "3" and "4", a "9" appears.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, welche die oben geschilderten Nachteile des rarchen Wechsels zwischen zwei Werten von durch Analog-DiThe present invention is based on the object of creating a circuit arrangement which the above-described disadvantages of the rare change between two values of by analog-Di gital-Umsetzung erzeugten Digitalwerten verhindert und bei kleinen Analogwertänderungen einen konstanten Digitalwert liefert Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß einer Addierschaltung, der das analoge Eingangssignal zugeführt ist ein Analog-gital conversion prevents digital values generated and supplies a constant digital value in the case of small changes in analog values The object is achieved in that an adding circuit to which the analog input signal is fed is an analog

is Difcital-Umsetzer nachgeschaltet ist, an den der eine Eingang eines Vergleichers angeschlossen ist dessen anderem Eingang ein Vergleichssignal zugeführt ist und der die Zufuhr von Änderungssignalen, deren Größe höchsten ein Drittel der kleinsten Digitalstufe desis Difcital converter is connected downstream to which the one The input of a comparator is connected, the other input of which is supplied with a comparison signal and the supply of change signals, the size of which is a third of the smallest digital stage of the

μ Analog-Digital-Umsetzers entspricht, auf die Addierschaiiuitg in dem Sinne steuert daß, wenn der Ausgangswert des Analog-Digital-Umsetzers größer als der Vergleichswert ist das Änderungssignal zum Eingangssignal addiert wird, und daß, wenn derμ analog-to-digital converter corresponds to the Addierschaiiuitg in the sense that controls when the The output value of the analog-digital converter is greater than the comparison value is the change signal for Input signal is added, and that if the Ausgangswert des Analog-Digital-Umsetzers kleiner als der Vergleichswert ist, das Änderungssignal vom Eingangssignal subtrahiert wird.The output value of the analog-digital converter is smaller than the comparison value, the change signal is subtracted from the input signal.

Steigt z. B. in einer solchen Anordnung das analoge Eingangssignal an, so daß der vom Analog-Digital-UmIncreases z. B. in such an arrangement the analog input signal, so that the analog-digital order setzer abgegebene Digitalwert den Vergleichswert übersteigt, so wird der Addierschaltung ein zusätzliches Signal zugeführt, welches das Eingangssignal des Analog-Digital-Umsetzers erhöht, und zwar um einen Betrag, der maximal ein Drittel einer DigitalstufeThe digital value given by the setter is the comparison value exceeds, an additional signal is fed to the adding circuit, which is the input signal of the Analog-to-digital converter increased by an amount that is a maximum of one third of a digital stage

entspricht. Kleine Änderungen des Eingangssignals bewirken dann keine Änderung des Digitalwertes. Es bedarf größerer Änderungen, bis das dem Analog-Digital-Umsetzer zugeführte Signal am so viel kleiner geworden ist, daß der DigitaUvert widder um Einsis equivalent to. Small changes in the input signal then do not change the digital value. It requires major changes until the signal fed to the analog-to-digital converter is so much smaller has become that the DigitaUvert aries at one erniedrigt wird. Nach einem Absinken des Eingangssignals um mindestens eine Digitaistufe wird der Digitalwert in entsprechender Weise stabilisiert.is humiliated. After the input signal has dropped by at least one digital level, the Digital value stabilized in a corresponding way.

Bekanntlich werden bei der Analog-Digital-Umsetzung aus den kontinuierlichen Analogwerten diskreteIt is known that in analog-digital conversion, the continuous analog values become discrete Digitalwerte gebildet. Jede Digitalstufe entspricht einer bestimmten Eingangssignaländerung. Das der Addier- und Subtrahierstufe zugeführte Änderungssignal soll maximal ein Drittel de^r kleinsten Digitalstufe entsprechen, da sonst die Genauigkeit des Digital-UmsetzersDigital values formed. Each digital stage corresponds to a specific change in the input signal. The addition and subtraction of supplied change signal to a maximum of one third of th ^e smallest digital stage match, otherwise the accuracy of the digital converter

beeinträchtigt würde und außerdem bei einer Änderung des Eingangssignals in gleicher Richtung bald die nächste Digitalstufe erreicht würde. Vorteilhaft entspricht das der Addierstufe zugeführte Änderungssignal einem Viertel einer Digitalstufe.would be impaired and, moreover, if the input signal changes in the same direction, soon the next digital level would be reached. The change signal fed to the adder stage advantageously corresponds a quarter of a digital level.

Anhand der Zeichnung, in der Prinzipschaltbilder von Ausführungsbeispielen der Erfindung dargestellt sind, werden im folgenden die Erfindung sowie weitere Vorteile und Ergänzungen näher beschrieben und erläutert.On the basis of the drawing, in which the basic circuit diagrams of exemplary embodiments of the invention are shown, the invention and other advantages and additions are described in more detail below and explained.

F i g. I zeigt das Schaltbild eines Drei-Punkt-Reglers; inF i g. I shows the circuit diagram of a three-point regulator; in

Fig. 2 ist die Wirkungsweise der Anordnung nach F i g. 1 veranschaulicht; F i g. 3 zeigt das Schaltbild fines Analogi-Digital-UmFIG. 2 is the mode of operation of the arrangement according to FIG. 1 illustrates; F i g. 3 shows the circuit diagram for fine analog-digital conversion setzers;insetzers; in

Fig.4 sind Impulsdiagramme der Anordnung nach Fig. 3 dargestellt;4 are timing diagrams according to the arrangement Fig. 3 is shown;

Fig. 5 veranschaulicht die Wirkungsweise der An-Fig. 5 illustrates the mode of operation of the

25 Π 59425 Π 594

Ordnung nach F i g. 3.Order according to fig. 3.

In Fig. 1 ist die zu regelnde Eingangsgröße mit X₁ bezeichnet. Sie wird dem einen Eingang einer Addieruncl Subtrahierschaltung MDDzugeführt und in dieser in noch zu erläuternder Weise in ein Signal X₁' geändert. Diese Größe wird in einem Analog-Digital-Umsetzer ADU, der nach einem der bekannten Verfahren arbeiten kann, in einen Digitalwert xj umgesetzt und dem einen Eingang eines Vergleichers VGL zugeführt. Ein zweiter Eingang des Vergleichers erhält den Sollwert Wd in digitaler Darstellung. Der Vergleicher VGL hat drei Ausgänge VA 1, VA 2 und VA 3, an denen jeweils nur ein »!«-Signal auftritt, und zwar am Eingang VA I, wenn der Ausgangswert des Analog-Digital-Umsetzers Xd größer als der Sollwert Wd ist, am Ausgang VA 2, wenn er kleiner ist und am Ausgang va 3, wenn die beiden Werte gleich sind. An jeden Ausgang ist der SetzeingaKg einer bistabilen Kippstufe BK1 bzw. BK 2 bzw. BK 3 angeschlossen- Diese Kippstufen dienen dazu, während des Verschlüsselungsvorganges der Größe xj und des Vergleichsvorganges die letzten Ausgabesignale des Vergleichers VCi. zu speichern und diese ständig an Stellglieder und an die Addierschaltung ADD abzugeben. Die Vergleicherausgangssignale können nur in einem Zeitpunkt übernommen werden, in dem kein Verschlüsselungsvorgang stattfindet. Der Verschlüsselungsvorgang wird daher während eines über eine Leitung Tzugeführten Taktimpulses durchgeführt, bei dessen Rückflanke die Kippstufen ansprechen und die ihren Setzeingängen zugeführten Signale übernehmen.In Fig. 1, the input variable to be controlled is denoted by X _1. It is fed to one input of an adding and subtracting circuit MDD and changed in this to a signal X ₁ ' in a manner to be explained below. This variable is converted into a digital value xj in an analog-digital converter ADU, which can operate according to one of the known methods, and fed to one input of a comparator VGL. A second input of the comparator receives the setpoint Wd in digital representation. The comparator VGL has three outputs VA 1, VA 2 and VA 3, at each of which only one "!" Signal occurs, namely at input VA I when the output value of the analog-digital converter Xd is greater than the setpoint Wd , at the output VA 2 if it is smaller and at the output va 3, when the two values are equal. To each output of a bistable flip-flop SetzeingaKg BK 1 and BK 2 or BK 3 is angeschlossen- These flip-flops are used during the encryption process, the size xj and the comparative process, the final output signals of the comparator VCi. to store and to output them continuously to actuators and to the adder circuit ADD . The comparator output signals can only be accepted at a point in time when no encryption process is taking place. The encryption process is therefore carried out during a clock pulse supplied via a line T, the trailing edge of which the flip-flops respond and take over the signals supplied to their set inputs.

Wird ein Analog-Digital-Umsetzer verwendet, der nach dem Rückkopplungsprinzip über einen Digital-Analog-Umsetzer arbeitet und stets den aktuellen Digitalwert liefert, kann auf die Kippstufen verzichtet werden. Das Ausgangssignal der Kippstufe BK 1 wird dem Eingang —Q der Addier- und Subtrahierschaltung und das der Kippstufe BK 2 dem Eingang +Q zugeführt Die diesen Eingängen zugeführten Signale werden nach Multiplikation mit dem konstanten Faktor Q zum Eingangssignal x, addiert bzw. von diesem subtrahiert Die Konstanten Q sind so gewählt, daß die Veränderung des Signals x, etwa einem Viertel der Auflösung des Analog-Digital-Umsetzers, das ist der kleinsten Digitalstufe, entsprichtIf an analog-to-digital converter is used, which works according to the feedback principle via a digital-to-analog converter and always supplies the current digital value, the multivibrators can be dispensed with. The output signal of the flip-flop BK 1 is fed to the input —Q of the adding and subtracting circuit and that of the flip-flop BK 2 is fed to the + Q input. The signals fed to these inputs are added to or subtracted from the input signal x after multiplication by the constant factor Q The constants Q are chosen so that the change in the signal x corresponds to about a quarter of the resolution of the analog-digital converter, which is the smallest digital stage

Fig.2 veranschaulicht die Funktion der Schaltung nach Fig. I. Mit I, Il und 111 sind drei Bereiche der Regelgröße eines Dreipunktreglers bezeichnet. Befindet sich die zu regelnde Größe x, im Bereich I, werde ein erstes Stellglied betätigt urd ein Motor drehe sich in einer bestimmten Richtung. Ist die Größe x, im Bereich Hi, werde eir zweites Stellglied betätigt und der Mo'.or drehe sich in entgegengesetzter Richtung. Befindet sich die Regelgröße im Bereich II, sei der Motor abgeschaltet. Die beiden eingezeichneten Kurven zeigen einen angenommenen zeitlichen Verlauf der Eingangsgröße x. und der veränderten Eingangsgröße λ/. Zunächst befinde sich die Größe x, im Bereich IM. Der Ausgang VA 2 des Vergleichers VGL(V ig. I) führe »1 «-Signal und die Kippstufe BK 2 sei gesetzt, so daß die Größe *, um die mit dem Faktor Q multiplizierte Ausgangsspannung der Kippstufe BK 2 vermindert :st. Die Kurve x,' verläuft daher unterhalb der der Größe x» Während die Größe x, nach einem Anstieg mehrfach über die Grenze zwischen den Bereichen Il und III wechselt, bleibt die Große x,' noch im Bereich 111. I-'.rst wenn die Größe x, diese Grenze um ein Viertel der Breite des Bereiches II überschreitet, erreicht die Gro3e χ,' die Bereichsgrenze, was bedeutet, daß in der Anordnung nach Fig. 1 der Ausgangswert x_d des Analog-Digiial-Umsetzers /4Dt/gIeich dem Sollwert w_d ist. Die Kippstufe BK 2 wird zurückgesetzt und die Stufe BK 3 gesetzt. Das Eingangssignal x_a wird daher unverändert von der Addierstufe ADD auf den Eingang des Analog-Digital-Umsetzers ADU gegeben; die Größe X₁ ist gleich der Größe X₁'. Wird die obere Grenze des Bereiches II erreicht, wird die Kippstufe BK 1 gesetzt und Jf₃' erhöht sich um so viel, daß die folgenden kleinen, die Bereichsgrenze überschreitenden Schwankungen der Größe x_a nicht ausreichen, einen Schaltvorgang auszulösen. Erst wenn die Größe X₁ ein Viertel der Breite des Bereichs Il unter die Bereichsgrenze abgesunken ist, wird die Kippstufe BK1 zurückgesetzt, und die Größen X₁ und X₁' sind gleich bis zum Erreichen der unteren Grenze des Bereichs II. Dann wird wieder die Kippstufe BK 2 gesetzt, was eine Erniedrigung der Größe x₃' zur Folge hat. In dem angenommenen Beispiel würde ein normaler Dreipunktregler 20 Schaltungen durchführen. ^Jie Verwendung der erfindungsgemäßen Anordnung verringert diese Anzahl auf vier Schaltungen.
F i g. 3 zeigt die Verwendung der erfindungsgemnBen Anordnung in einem Analog-Digital-Umsetzer. Mit ADD, ADU und VGL sind wieder die Addier- und Subtrahierstufe, der Analog-Digital-Umsetzer und der Vergleicher bezeichnet. Der Ausgangswert des Analog-Digital-Umsetzers ADU liegt außer an einem Vergleichereingang an einem Speicher SP an, von dem der am zweiten Vergleichereingang liegende Vergleichswert abgenommen wird. Das Ausgangssignal des Speichers wird in einer Anzeigeeinheit AZ dargestellt. An die Ausgänge des Vergleichers VGL sind über Torschaltungen Ui und t/2 der Setzeingang Sund der Rücksetzeingang R einer bistabilen Kippstufe BK 4 angeschlossen, die ihrerseits die Eingänge + Q und - Q der Addier-und Subtrahierschaltung ΛDD ansteuern.FIG. 2 illustrates the function of the circuit according to FIG. I. Three areas of the controlled variable of a three-point controller are designated by I, II and 111. If the variable x to be controlled is in range I, a first actuator is actuated and a motor rotates in a certain direction. If the size x is in the range Hi, a second actuator is actuated and the Mo'.or rotates in the opposite direction. If the controlled variable is in area II, the motor is switched off. The two curves shown show an assumed course of the input variable x over time. and the changed input variable λ /. First of all, the size x is in the area IM. The output VA 2 of the comparator VGL (V ig. I) carries a "1" signal and the flip-flop BK 2 is set so that the variable * is reduced by the output voltage of the flip-flop BK 2 multiplied by the factor Q : st. The curve x, ' therefore runs below that of the size x » While the size x, after an increase changes several times over the border between the areas II and III, the size x,' still remains in the area 111. I - '. Rst if the size x, which exceeds this limit by a quarter of the width of the area II, the size χ, ' reaches the range limit, which means that in the arrangement according to FIG. 1, the output value x _{d of} the analog-digital converter / 4Dt / equals the setpoint w _d is. The trigger stage BK 2 is reset and the stage BK 3 is set. The input signal x _a is therefore passed unchanged from the adding stage ADD to the input of the analog-digital converter ADU ; the size X ₁ is equal to the size X ₁ '. If the upper limit of range II is reached, flip-flop BK 1 is set and Jf ₃ 'increases by so much that the following small fluctuations in size x _a , which exceed the range limit, are insufficient to trigger a switching process. Only when the size X ₁ has dropped a quarter of the width of the range II below the range limit, the flip-flop BK 1 is reset, and the sizes X ₁ and X ₁ ' are the same until the lower limit of the range II is reached. Then again the flip-flop BK 2 is set, which results in a reduction in size x ₃ ' . In the assumed example, a normal three-point controller would carry out 20 switching operations. ^ Jie use of the arrangement according to the invention reduces this number to four circuits.
F i g. 3 shows the use of the arrangement according to the invention in an analog-digital converter. The adding and subtracting stages, the analog-to-digital converter and the comparator are again referred to as ADD, ADU and VGL. In addition to a comparator input, the output value of the analog-digital converter ADU is applied to a memory SP, from which the comparison value present at the second comparator input is taken. The output signal of the memory is shown in a display unit AZ . To the outputs of the comparator VGL are gate circuits Ui and t / 2, the set input S and the reset input R of a bistable flip-flop connected BK 4, in turn, the inputs + and Q - Q drive the adder-subtractor circuit and ΛDD.

Die Verschlüsselung der Größe x_a', die Übernahme des Ausgangswertes des Analog-Digital-Umsetzers ADU in den Speicher SP und die Durchschaltung der Vergleicherausgänge auf die bistabile Kippstufe BK 4 laufen in einer bestimmten zeitlichen Reihenfolge ab, wie die in F i g. 4 dargestellten Impulsdiagramm."¹, zeigen.The encryption of the size x _a ', the transfer of the output value from the analog-digital converter ADU to the memory SP and the switching through of the comparator outputs to the bistable multivibrator BK 4 take place in a specific time sequence, as in FIG. The timing diagram shown in FIG. 4. " ¹ , show.

Zunächst wird im Analog-Digital-Umsetzer ADU über eine Leitung Π ein Taktimpuls /1 zugeführt, währenddessen die Größe x, verschlüsselt wird. Der erhaltene Digitalwert wird nun im Vergleicher VGL mit dem im Speicher SP enthaltenen Wert verglichen. )e nach dem, ob der neue Wert größer oder kleiner als der gespeicherte ist, erscheint am Ausgang VA 1 oder am Ausgang VA 2 ein »!«-Signal. Sind die beiden Werte gleich, tritt an beiden Ausgängen »OVSignal auf. Nach Abjchiüß des Vergleichsvorganges wird über eineFirst, a clock pulse / 1 is supplied to the analog-digital converter ADU via a line Π, during which the variable x is encrypted. The digital value obtained is now compared in the comparator VGL with the value contained in the memory SP. ) After whether the new value is greater or less than the saved one, a "!" signal appears at output VA 1 or output VA 2. If the two values are the same, »OVSignal appears at both outputs. After the comparison process has ended, a

J5 Leitung 72 ein Durchschaltimpuls f 2 auf die Torschaltungen t/l und U2 gegeben. Erhält der Eingairg S vom Ausgang VAX des Vergleichers VGL »!«-Signal, so nimmt die Kippstufe BK 4 einen Schaltzustand ein, bei dem auf den Eingan» - Q der Addier- und Subtrahierstufe »1 «-Signal gegeben wird. Entsprechend erhält der Eingang +Ci »!«-Signal, wenn am Ausgang VA 2 des Vergleichers VGL »!«-Signal liegt. Liegt dagegen an beiden Ausgängen des Vergleichers »O«-Signal, so ändert sich der Schaltzustand der Kippstufe BK 4 nicht.J5 line 72 is given a switching pulse f 2 to the gate circuits t / l and U2 . If the input S receives a "!" Signal from the output VAX of the comparator VGL , the flip-flop BK 4 assumes a switching state in which a "1" signal is given to the input "- Q" of the adding and subtracting stage. Correspondingly, the input + Ci receives a "!" Signal if there is a "!" Signal at the output VA 2 of the comparator VGL . If, on the other hand, there is an “O” signal at both outputs of the comparator, the switching state of flip-flop BK 4 does not change.

Nach Übernahme ^er Vergleichersignale in die Kippstufe BKA wird mit einem auf eine Leitung TI gegebenen Taktimpuls /3 der Ausgangswert des Analog-Digital-Umsetzers ADU in den Speicher SP After the comparator signals have been transferred to the flip-flop BKA , the output value of the analog-digital converter ADU is transferred to the memory SP with a clock pulse / 3 given on a line TI

übertragen. Mit einem nächsten auf die Leitung 71 gegebenen Impuls wiederholt sich das Spiel von Neuem. F-" i g. 5 veranschaulicht die Wirkungsweise der Schaltung nach F i g. 3. Mit 1, 2, 3 und 4 sind Digitalstufen bezeichnet, mit X₁ das unveränderte und mit x_s' das veränderte Eingangssignal. Zunächst sei die Kippstufe BK 4 in dem in F i g. 3 eingezeichneten Schaltzustand, d.h. der Eingang +Ci der Schaltung: ADD erhält »!«-Signal und die Größe x,' ist kleiner alis die Größe X₁. Er/eicht die Größe *,' die Digitalstufe 2. dann ist die Größe Xd größer als die vom Speicher SP abgegebene Größe w,u der Eingang 5 der Kippstufe Bi »!«-Signal und somit auch der Eingang
Addierers ADD. Das Erreichen der Digitals keine Änderung des Schaltzustandes der
BK 4 zur Folge, ebenso auch nicht die nach Schwankungen der Größe x, zwischen den Dij 2 und 3 und auch nicht das Erreichen der Digi Erst beim Absinken der Größe x,' von der Dig in die Stufe 3 wird die Kippstufe BK 4 wiedei F i g. 3 eingezeichneten Zustand geschaltet.transfer. The game repeats itself anew with a next pulse on line 71. Fig. 5 illustrates the mode of operation of the circuit according to Fig. 3. Digital stages 1, 2, 3 and 4 are designated, with X ₁ the unchanged and x _s ' the changed input signal. First, let the flip-flop BK 4 in the switching state shown in Fig. 3, ie the input + Ci of the circuit: ADD receives "!" Signal and the size x, ' is smaller than the size X ₁ Digital stage 2. then the quantity Xd is greater than the quantity w delivered by the memory SP , u the input 5 of the flip-flop Bi "!" Signal and thus also the input
Adder ADD. Reaching the digital does not change the switching status of the
BK 4 Only x consequence, as also not x to variations in size between the Dij 2 and 3 and not reaching the Digi during lowering of the size 'of the Dig in the step 3, the flip-flop BK 4 is Wiedei F i g. 3 switched state.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims (6)

Patentansprüche:Patent claims: 1. Anordnung zum Erzeugen einer Hysterese bei der Analog-Digital-Umsetzung, dadurch gekennzeichnet, daß einer Addier- und Subtrahierschaltung (ADD), der das analoge Eingangssignal zugeführt ist, ein Analog-Digital-Umsetzer nachgeschaltet ist, an den der eine Eingang eines Vergleichers (VGL) angeschlossen ist, dessen anderem Eingang ein Vergleichssignal zugeführt ist und der die Zufuhr von Änderungssignalen, deren Größe höchstens ein Drittel der Ideinsten Digitalstufe des Analog-Digital-Umsetzers entspricht, auf die Addierschaltung (ADD) in dem Sinne steuert, daß, wenn der Ausgangswert des Analog-Digital-Umsetzers (ADLJ) größer als der Vergleichswert ist, das Änderungssignal zum Eingangssignal addiert wird, und daß, wenn der Ausgangswert des Analog-Digital-Umsetzers kleiner als der Vergleichswert ist, das Änderungssignai vom Eingangssignal subtrahiert wird.1. An arrangement for generating a hysteresis in the analog-to-digital conversion, characterized in that an adding and subtracting circuit (ADD), which is supplied with the analog input signal, is followed by an analog-to-digital converter to which one input is Comparator (VGL) is connected, the other input of which is supplied with a comparison signal and which controls the supply of change signals, the size of which corresponds to at most one third of the first digital stage of the analog-digital converter, to the adder circuit (ADD) in the sense that, if the output value of the analog-digital converter (ADLJ) is greater than the comparison value, the change signal is added to the input signal, and if the output value of the analog-digital converter is less than the comparison value, the change signal is subtracted from the input signal. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Größe des Zusatzsignals einem Viertel der kleinsten Digitalstufe entspricht2. Arrangement according to claim 1, characterized in that the size of the additional signal is a Corresponds to a quarter of the smallest digital level 3. Anordnung nach Anspruch '. oder 2, dadurch gekennzeichnet, daß ein Ausgang des Vergleichers (VGL), an dem »1«-Signal nur dann auftritt, wenn der Ausgangswert des Analog-Digital-Umsetzers (ADU) größer als der Vergleichswert ist, einen Addiereingang ti;r Addier- und Subtrahierschaltung ansteuert und daß ein Ausgang des Vergleichers (VGL), an dem nur dann »!.«-Signal auftritt, wenn der Ausgangswert des Analog-D^ital-Umsetzers kleiner als der Vergleichswert ist, einen Subtrahiereingang der Addierschaltung (ylDDjansteuert.3. Arrangement according to claim '. or 2, characterized in that an output of the comparator (VGL) at the "1" signal only occurs when the output value of the analog-digital converter (ADC) is greater than the comparison value, an adding input ti ; r add - and subtracter circuit controls and that an output of the comparator (VGL), at which "!." 4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zwischen den Vergleicher (VGL) und die Addierschaltung (ADD) Speicher (BKX, BK2) geschaltet sind, welche die Vergleichsausgangssignale nach jeder Analog-Digital-Umsetzung übernehmen.4. Arrangement according to one of claims 1 to 3, characterized in that between the comparator (VGL) and the adding circuit (ADD) memories (BKX, BK2) are connected, which take over the comparison output signals after each analog-digital conversion. 5. Verwendung einer Anordnung nach einem der Ansprüche 1 bis 4 in einem unstetigen Regler, dadurch gekennzeichnet, daß dem zweiten Eingang des Vergleichers (VGL) ein Sollwert als Vergleichswert zugeführt isi.5. Use of an arrangement according to one of claims 1 to 4 in a discontinuous controller, characterized in that the second input of the comparator (VGL) is supplied with a setpoint as a comparison value. 6. Verwendung einer Anordnung nach einem der Ansprüche 1 bis 4 in einem Analog-Digital-Umsetzer, dadurch gekennzeichnet, daß dem zweiten Eingang des Vergleichers (VGL) der Inhalt eines Speichers (SP) zugeführt ist, in den nach Durchführung eines Verschlüsselungs- und Vergleichsvorganges der Ausgangswert des Analog-Digital-Umsetzers eingetragen ist.6. Use of an arrangement according to one of claims 1 to 4 in an analog-digital converter, characterized in that the content of a memory (SP) is fed to the second input of the comparator (VGL) , in which, after performing an encryption and Comparison process, the output value of the analog-digital converter is entered.