DE2510766A1

DE2510766A1 - METHOD AND DEVICE FOR THE INDEPENDENT DIGITAL DIVISION OF A FREQUENCY

Info

Publication number: DE2510766A1
Application number: DE19752510766
Authority: DE
Inventors: Wolfgang Kortlang
Original assignee: W Schlafhorst AG and Co
Current assignee: Oerlikon Textile GmbH and Co KG
Priority date: 1975-03-12
Filing date: 1975-03-12
Publication date: 1977-02-17
Also published as: CH612302A5

Abstract

For automatic digital division of a frequency, particularly for telemetry of tachometer transmissions, with a division ratio which is expressed by a number of the form a + n x 10<-m>, e.g. 26.475 = 26 + 475 . 10<-3>, the frequency is input to a frequency divider (Fl), which can be switched between a:1 and (a + 1):1, and during 10<m> output periods the frequency divider is switched by the output frequency n times to (a + 1):1 and (10<m> - n) times to a:1. An advantage is that the frequency divider (Fl) is switched using: . decade counters [Zm, Z(m - 1), Z(m - 2)] . decoders or comparators [Vm, Vm0, V(m - 1), V(m - 1)0, V(m - 2), V(m . 2)0], which can be adjusted to the desired switching interval, and are connected in series after the decade counters . digital logic elements (A1, A2) . at least one low-inertia changeover switch (U). Telemetry can thus be carried out in a digital rather than analog way, and the efficiency and security from interference are considerably improved. <IMAGE>

Description

Verfahren und Vorrichtung zur selbsttätigen digitalen Division einer Frequenz Die Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur selbsttätigen digitalen Division einer Frequenz mit einem Teilungsverhältnis, das durch eine gemischte Dezimalzahl der Form a + n . 10-m ausgedrückt ist, wobei n . 10-m stets kleiner als 1 sein soll. Gewöhnlich ist das Teilungsverhältnis eine rationale ganze Zahl. Es gibt aber auch Fälle, zum Beispiel bei Tachometerübersetzungen, in denen das Teilungsverhältnis zweckmäßig durch eine gemischte Dezimalzahl der Form a + n . 10-m ausgedrückt wird, wenn man zum Beispiel eine digitale statt einer analogen Fernmessung aus Gründen der Wirtschaftlichkeit und Störungssicherheit einsetzen will. Aufgabe der Erfindung ist es, für diese Fälle ein Verfahren und eine Vorrichtung zur selbsttätigen Frequenz- beziehungsweise Impulsteilung anzugeben. Method and device for the automatic digital division of a Frequency The invention relates to a method and a device for automatic digital division of a frequency with a division ratio that is mixed by a Decimal number of the form a + n. Is expressed 10-m, where n. 10-m always smaller should be as 1. Usually the division ratio is a rational integer. But there are also cases, for example with speedometer translations, in which the Dividing ratio useful by a mixed decimal number in the form a + n. 10-m is expressed if, for example, one uses a digital instead of an analogue Use remote measurement for reasons of economy and interference security want. The object of the invention is to provide a method and a device for these cases for automatic frequency or pulse division.

Gemaß der Erfindung wird vorgeschlagen, daß die zu teilende frequenz einem von a : 1 auf (a + 1) : 1 umschaltbaren Frequenzteiler eingegeben wird, der durch die Ausgangsfrequenz währen 2 Ausgangsperioden n mal auf (a + 1) : 1 und (10 - n) mal auf a : 1 geschaltet wird. Im Bereich von 10m Ausgangsperioden ergeben sich die geringsten Abweichungen vom festgelegten Teilungsverhältnis dann, wenn erfindungsgemäß der Frequenzteiler m in dem Bereich von jeweils 10 Ausgangsperioden möglichst oft umgeschaltet wird und dabei die Länge der Umschaltintervalle möglichst wenig oder gar nicht differiert. Vorteilhaft wird die Frequenzteilung elektronisch vorgenommen und dabei die Umschaltung des Frequenzteilers unter Verwendung von Dekadenzählern mit nachgeschalteten, auf die gewünschten Umschaltintervalle einstellbaren Decodern oder Vergleichern, digitalen Verknüpfungsgliedern und mindestens einem trägheitsarmen Umschalter beziehungsweise einer Kippschaltung mit Speicherverhalten (Flip-Flop-Schaltung) durchgeführt.According to the invention it is proposed that the frequency to be divided one from a: 1 to (a + 1): 1 switchable frequency divider entered which is determined by the output frequency n times during 2 output periods (a + 1) : 1 and (10 - n) times is switched to a: 1. In the range of 10m output periods the slightest deviations from the defined division ratio result if, according to the invention, the frequency divider m is in the range of 10 output periods is switched as often as possible and the length of the switchover intervals as possible little or no difference. The frequency division is advantageous electronically made while switching the frequency divider using decade counters with downstream decoders that can be set to the required switching intervals or comparators, digital links and at least one low-inertia Changeover switch or a toggle switch with memory behavior (flip-flop circuit) carried out.

Eine besonders einfache und wirtschaftliche Vorrichtung zur Durchführung des vorgeschlagenen Verfahrens besteht darin, daß die Steuereingänge des Frequenzteilers mit einem Umschalter verbunden sind, der gesteuerte Ausgang des Frequenzteilers an m in Reihe geschaltete Dekadenzähler angeschlossen ist, jeder Dekadenzähler mit den Eingängen von zwei zugehörigen, einstellbaren Vergleichern oder Decodern verbunden ist, der Ausgang jeweils eines Decoders oder Vergleichers der m Dekadenzähler an einen der m Eingänge eines UND-Gatters und der Ausgang des jeweils anderen Decoders oder Vergleichers an einen der m Eingänge eines anderen UND-Gatters angeschlossen und die Ausgänge beider UND-Gatter mit den Steuereingängen des Umschalters verbunden sind.A particularly simple and economical device for implementation of the proposed method is that the control inputs of the frequency divider connected to a changeover switch, the controlled output of the frequency divider at m in Series switched decade counter is connected to each Decade counter with the inputs of two associated, adjustable comparators or decoders, the output of a decoder or comparator the m decade counter to one of the m inputs of an AND gate and the output of the each other decoder or comparator to one of the m inputs of another AND gate and the outputs of both AND gates to the control inputs of the switch are connected.

Dabei sind vom Ausgang des Frequenzteilers aus gezählt, die Dekadenzähler den Stellen des Dezimalbruches n . 10 von m nach 1 zugeordnet. Jeweils einer der beiden Vergleicher oder Decoder ist auf den Ziffernwert der zugeordneten Stelle des Dezimalbruches und jeweils der andere der beiden Vergleicher oder Decoder auf den Wert Null eingestellt.The decade counters are counted from the output of the frequency divider the places of the decimal fraction n. 10 assigned from m to 1. Each one of the both comparators or decoders is based on the digit value of the assigned position of the decimal fraction and the other of the two comparators or decoders set the value to zero.

Geringere Abweichungen vom festgelegten Teilungsverhältnis ergeben sich im Bereich von jeweils 10m Ausgangsperioden (oder auch Ausgangsimpulsen) bei Verwenig einer weiteren, erfindungsgemäß vorgeschlagenen Vorrichtung, die dadurch gekennzeichnet ist, daß die Steuereingänge des Frequenzteilers mit einem Umschalter verbunden sind, der gesteuerte Ausgang des Frequenzteilers an m in Reihe geschaltete Dekadenzähler angeschlossen ist, der letzte Dekadenzähler mit den Eingängen von zwei zugehörigen, einstellbaren Vergleichern oder Decodern verbunden ist, die anderen Dekadenzähler mit den Eingängen von drei zugehörigen, einstellbaren Vergleichern oder Decodern verbunden sind, und die Ausgänge aller Vergleicher oder Decoder, zum Teil unter Zwischenschaltung von Umschaltern und/ oder digitalen Verknüpfungsgliedern, mit dem Eingang des an den Frequenzteiler angeschlossenen Umschalters verbunden sind.There are minor deviations from the defined division ratio in the range of 10m output periods (or output pulses) No further device proposed according to the invention that thereby is characterized in that the control inputs of the frequency divider with a switch tied together are the controlled output of the frequency divider to m decade counters connected in series connected, the last decade counter with the inputs of two associated, adjustable comparators or decoders, the other decade counters with the inputs of three associated, adjustable comparators or decoders are connected, and the outputs of all comparators or decoders, partly under Interposition of changeover switches and / or digital logic elements, with are connected to the input of the switch connected to the frequency divider.

Vorteilhaft sind, vom Ausgang des Frequenzteilers aus gezählt, die Dekadenzähler den Stellen des Dezimalbruches n .10 von 1 nach m zugeordnet, ein Vergleicher oder Decoder eines jeden Dekadenzählers auf den Wert Null, der andere oder ein weiterer Vergleicher oder Decoder auf den Ziffernwert der zugeordneten Stelle des Dezimalbruches und, soweit vorhanden, der dritte Vergleicher oder Decoder auf den Wert (1 plus Ziffernwert der zugeordneten Stelle des Dezimalbruches) eingestellt.Are advantageous, counted from the output of the frequency divider, the Decade counter assigned to the digits of the decimal fraction n .10 from 1 to m Comparator or decoder of each decade counter to the value zero, the other or another comparator or decoder on the numerical value of the assigned Digit of the decimal fraction and, if available, the third comparator or decoder set to the value (1 plus digit value of the assigned digit of the decimal fraction).

In weiterer Ausgestaltung der vorgeschlagenen Vorrichtung wird vorteilhaft der Ausgang des auf den Wert Null eingestellten Vergleichers oder Decoders des der Stelle m des Dezimalbruches zugeordneten Dekadenzählers mit dem einen Steuereingang und der Ausgang des anderen, auf den Ziffernwert der Stelle m des Dezimalbruches eingestellten Vergleichers oder Decoders mit dem anderen Steuereingang eines der Stelle m des Dezimalbruches zugeordneten Umschalters verbunden, der Ausgang des auf den Wert Null eingestellten Vergleichers oder Decoders des der Stelle (m - 1) des Dezimalbruches zugeordneten Dekadenzählers mit dem einen Steuereingang eines der Stelle (m - 1) des Dezimalbruches zugeordneten Umschalters verbunden, der Ausgang des auf den Wert Ei + Ziffernwert der Stelle (m - 1) des Dezimalbruches eingestellten Vergleichers oder Decoders an ein erstes, der Stelle (m - 1) des Dezimalbruches zugeordnetes UND-Gatter angeschlossen, der Ausgang des auf den Ziffernwert der Stelle (m - 1) des Dezimalbruches eingestellten Vergleichers oder Decoders an ein zweites, der Stelle (m - 1) des Dezimalbruches zugeordnetes UND-Gatter angeschlossen, der zweite Eingang des ersten UND-Gatters mit dem ersten Ausgang und der zweite Eingang des zweiten UND-Gatters mit dem zweiten Ausgang des der Stelle m des Dezimalbruches zugeordneten Umschalters verbunden ist und die Ausgänge der beiden UND-Gatter über ein ODER-Gatter mit dem zweiten Steuereingang des der Stelle (m - 1) des Dezimalbruches zugeordneten Umschalters verbunden sind, wobei die gleiche Verbindungsregel sinngemäß auch für die der weiteren Stelle oder den weiteren Stellen des Dezimalbruches zugeordneten digitalen Bauteile gilt und der der Stelle 1 des Dezimalbruches zugeordnete Umschalter zugleich der an den Steuereingang des Frequenzteilers angeschlossene Umschalter ist.In a further embodiment of the proposed device is advantageous the output of the comparator or decoder set to the value zero of the Place m of the decade counter assigned to the decimal fraction with one control input and the output of the other, to the digit value of the digit m of the decimal fraction set comparator or decoder with the other control input of one of the Digit m of the decimal fraction assigned toggle switch, the output of the comparator or decoder set to the value zero of the position (m - 1) the decade counter assigned to the decimal fraction with one control input of a connected to the digit (m - 1) of the decimal fraction, the output the one set to the value Ei + digit value of the digit (m - 1) of the decimal fraction Comparator or decoder to a first, the place (m - 1) of the decimal fraction associated AND gate connected, the output of the to the digit value of the place (m - 1) of the decimal fraction set comparator or decoder to a second, The AND gate assigned to the digit (m - 1) of the decimal fraction is connected, the second input of the first AND gate with the first output and the second input of the second AND gate with the second exit of the place m the switch assigned to the decimal fraction is connected and the outputs of the two AND gate via an OR gate with the second control input of the position (m - 1) of the decimal fraction assigned toggle switch are connected, with the same Connection rule, analogously, also for the further position or the further positions of the digital components assigned to the decimal fraction applies and that of digit 1 of the The switch assigned to the decimal fraction is also connected to the control input of the frequency divider connected switch is.

Der Vorteil der Erfindung liegt insbesonder in der Anwendung der Digitaltechnik bei einer Frequenzteilung mit gebrochenrationalem Teilungsverhältnis.The advantage of the invention lies particularly in the use of digital technology in the case of a frequency division with a fractional-rational division ratio.

Die Zeichnungen Figur 1 und 2 zeigen Blockschaltbilder von Vorrichtungen zur Durchführung des gemäß der Erfindung vorgeschlagenen Verfahrens.The drawings Figures 1 and 2 show block diagrams of devices for carrying out the method proposed according to the invention.

Nach Figur 1 ist ein Frequenzteiler Fl von a:i auf (a + 1) : 1 umschaltbar. Die zu teilende Frequenz wird an den Eingang 11 gelegt, die geteilte Aus gangs frequenz am Ausgang 12 abgegriffen. Der Steuereingang a des Frequenzteilers F1 ist an den ersten Ausgang 13 und der Steuereingang (a + 1) an den zweiten Ausgang 14 eines Umschalters U angeschlossen. Vom Ausgang 12 des Frequenzteilers F1 besteht eine Verbindung 15 zu den in Reihe geschalteten Dekadenzählern Zm, Z(m-l), Z(m-2). Der Dekadenzähler Zm ist über eine verzweigte Leitung 16 mit den Vergleichern Vm und VmO, der Dekadenzähler Z(m-l) über eine verzweigte Leitung 17 mit den Vergleichern V(m-1) und V(m-l)O und der Dekadenzähler Z(m-2) über eine verzweigte Leitung 18 mit den Vergleichern V(m-2) und V(m-2)0 verbunden. Die Vergleicher sind einstellbar. über die Leitungen lga 20, 21 sind die Ausgänge der Vergleicher VmO, V(m-l)O und V(m-2)0 an die m Eingänge eines ersten UND-Gatters Al und über Leitungen 22, 23, 24 die Ausgänge der Vergleicher Vm, V(m-l) und V(m-2) an die m Eingänge eines zweiten UND-Gatters A2 angeschlossen. Der Ausgang des UND-Gatters Al ist mit dem Steuereingang 26 und der Ausgang des UND-Gatters A2 mit dem Steuereingang 25 des Umschalters U verbunden. Der Steuereingang 25 soll Vorrang haben für den Fall, daß beide Steuereingänge 25 und 26 gleichzeitig ein l-Signal erhalten, was dann der Fall ist, wenn sämtliche Dezimalstellen hinter dem Komma den Ziffernwert Null haben. Dadurch bleibt die Vorrichtung auch in diesem Grenzfall funktionsfähig.According to FIG. 1, a frequency divider F1 can be switched from a: i to (a + 1): 1. The frequency to be divided is applied to input 11, the divided output frequency from tapped at output 12. The control input a of the frequency divider F1 is connected to the first output 13 and the control input (a + 1) to the second output 14 of a Changeover switch U connected. From the exit 12 of the frequency divider F1 there is a connection 15 to the series-connected decade counters Zm, Z (m-l), Z (m-2). The decade counter Zm is connected to the comparators via a branched line 16 Vm and VmO, the decade counter Z (m-l) via a branched line 17 with the comparators V (m-1) and V (m-1) O and the decade counter Z (m-2) via a branched line 18 connected to the comparators V (m-2) and V (m-2) 0. The comparators are adjustable. The outputs of the comparators VmO, V (m-1) O and are via the lines lga 20, 21 V (m-2) 0 to the m inputs of a first AND gate A1 and via lines 22, 23, 24 the outputs of the comparators Vm, V (m-1) and V (m-2) to the m inputs of a second AND gate A2 connected. The output of the AND gate A1 is connected to the control input 26 and the output of the AND gate A2 with the control input 25 of the switch U tied together. The control input 25 should have priority in the event that both control inputs 25 and 26 receive an 1 signal at the same time, which is the case when all Decimal places after the comma have the numerical value zero. This leaves the device also functional in this borderline case.

Der Zähler Zm ist der dritten, der Zähler Z(m-l) der zweiten und der Zähler Z(m-2) der ersten Stelle des Dezimalbruches zugeordnet. Angenommen, das Teilungsverhältnis hätte den Wert 26, 475, dann wird erfindungsgemäß der Vergleicher Vm auf den Ziffernwert 5 der dritten Stelle, der Vergleicher V(m-l) auf den Ziffernwert 7 der zweiten Stelle und der Vergleicher V(m-2) auf den Ziffernwert 4 der ersten Stelle des Dezimalbruches eingestellt. Die Vergleicher VmO, V(m-l)O und V(m-2)0 werden auf den Wert Null eingestellt.The counter Zm is the third, the counter Z (m-l) the second and the Counter Z (m-2) assigned to the first digit of the decimal fraction. Assume the split ratio would have Value 26, 475, then according to the invention becomes the comparator Vm to the digit value 5 of the third digit, the comparator V (m-l) to the digit value 7 of the second digit and the comparator V (m-2) to the digit value 4 of the first Digit of the decimal fraction set. The comparators VmO, V (m-1) O and V (m-2) 0 are set to the value zero.

Zu Beginn des Frequenzteilungsvorganges stehen alle drei Dekadenzähler auf Null. Am Ausgang des UND-Gatters Al erscheint daher ein l-Signal und über den Steuereingang 26 wird der Umschalter U auf den zweiten Ausgang 14 umgeschaltet und dmit der Frequenzteiler F1 auf (a + 1) : 1 geschaltet. Im vorliegenden Fall hat a den Ziffernwert 26 und (a + 1) den Wert 27.All three decade counters are at the beginning of the frequency division process to zero. At the output of the AND gate Al, therefore, an 1 signal appears and via the Control input 26, the switch U is switched to the second output 14 and dwith the frequency divider F1 switched to (a + 1): 1. In the present case has a has the digit value 26 and (a + 1) the value 27.

Das Teilungsverhältnis 27:1 wird 475 Ausgangsperioden lang beibehalten. Dann steht der Dekadenzähler Zm auf 5, der Dekadenzähler Z(m-l) auf 7 und der Dekadenzähler Z(m-2) auf 4, wodurch alle drei Eingänge des UND-Gatters A2 l-Signale erhalten und am Ausgang des UND-Gatters A2 ein l-Signal erscheint. Dadurch wird der Umschalter U über den Steuereingang 25 auf den ersten Ausgang 13 umgeschaltet und damit der Frequenzteiler Fi auf a:l, entsprechend 26:1, geschaltet.The 27: 1 split ratio is maintained for 475 output periods. Then the decade counter Zm is at 5, the decade counter Z (m-l) at 7 and the decade counter Z (m-2) to 4, whereby all three inputs of the AND gate A2 receive 1 signals and an 1-signal appears at the output of AND gate A2. This becomes the toggle switch U switched to the first output 13 via the control input 25 and thus the Frequency divider Fi switched to a: 1, corresponding to 26: 1.

Das Teilungsverhältnis 26:1 wird 525 Ausgangsperioden lang beibehalten. Dann stehen alle drei Dekadenzähler auf Null.The division ratio of 26: 1 is maintained for 525 output periods. Then all three decade counters are at zero.

Jetzt erst hat das Teilungsverhältnis genau den Wert 26,475 erreicht. Es wurden 10m=103=1000 Ausgangsperioden gezählt.Only now does the division ratio have exactly the value 26.475 achieved. 10m = 103 = 1000 output periods were counted.

Jetzt beginnt ein neuer Umschaltzyklus und die beschriebenen Schaltvorgänge wiederholen sich.A new switching cycle and the switching processes described now begin repeat themselves.

Am nächsten Beispiel soll gezeigt werden, daß es mit einer etwas anderen Anordnung auch möglich ist, den Frequenzteiler möglichst oft umzuschalten und dabei die Länge der Umschaltintervalle möglichst wenig zu differieren.The next example should show that it is with a slightly different Arrangement is also possible to switch the frequency divider as often as possible and thereby to differ the length of the switching intervals as little as possible.

Gemäß Figur 2 ist ein Frequenzteiler F2 von a:l auf (a+1):1 umschaltbar. Die zu teilende Frequenz wird an den Eingang 51 gelegt, die geteilte Ausgangsfmquenz am Ausgang 52 abgegriffen. Der Steuereingang a' des Frequenzteilers F2 ist an den zweiten Ausgang 54, der Steuereingang (a+l)' an den ersten Ausgang 53 des der ersten Stelle des Dezimalbruches zugeordneten Umschalters U1 angeschlossen. Vom Ausgang 52 des Frequenzteilers F2 besteht eine Verbindung 55 zu den in Reihe geschalteten Dekadenzahlern Zl, Z2, Z3. Der Dekadenzähler Z1 ist über eine verzweigte Leitung 56 mit den Vergleichem V10, V1, V(l+l), der Dekadenzähler Z2 über eine verzweigte Leitung 57 mit den Vergleichern V20, V2, V(2+1), der Dekadenzähler Z3 über eine verzweigte Leitung 58 mit den Vergleichern V30, V3 verbunden. Die Vergleicher sind einstellbar.According to FIG. 2, a frequency divider F2 can be switched from a: 1 to (a + 1): 1. The frequency to be divided is applied to input 51, the divided output frequency tapped at output 52. The control input a 'of the frequency divider F2 is connected to the second output 54, the control input (a + l) 'to the first output 53 of the first Position of the changeover switch U1 assigned to the decimal fraction. From the exit 52 of the frequency divider F2 there is a connection 55 to the series-connected Decade counters Zl, Z2, Z3. The decade counter Z1 is via a branched line 56 with the comparisons V10, V1, V (l + l), the decade counter Z2 via a branched Line 57 with the comparators V20, V2, V (2 + 1), the decade counter Z3 via a branched line 58 connected to the comparators V30, V3. The comparators are adjustable.

Der Ausgang des Vergleichers V30 ist mit dem ersten Steuereingang E31, der Ausgang des Vergleichers V3 mit dem zweiten Steuereingang E32 eines der dritten Stelle des Dezimal bruches zugeordneten Umschalters U3 verbunden. Der Steuereingang E32 soll Vorrang haben, falls beide Vergleicher V3 und V30 gleichzeitig ein l-Signal ausgeben. Der Ausgang des Vergleichers V20 ist mit dem ersten Steuereingang E21 eines der zweiten Stelle des Dezimalbruches zugeordneten Umschalters U2 verbunden. Der Ausgang des Vergleichers V(2+1) ist über eine Leitung 71 an den einen und der Ausgang A31 des Umschalters U3 an den anderen Eingang eines ersten, der zweiten Stelle des Dezimalbruches zugeordneten UND-Gatters G21 angeschlossen.The output of the comparator V30 is connected to the first control input E31, the output of the comparator V3 with the second control input E32 of one of the third digit of the decimal fraction assigned toggle switch U3 connected. The control input E32 should have priority if both comparators V3 and V30 have an 1 signal at the same time output. The output of the comparator V20 is connected to the first control input E21 one of the second digit of the decimal fraction assigned toggle switch U2 connected. The output of the comparator V (2 + 1) is via a line 71 to the one and the Output A31 of switch U3 to the other input of a first, the second Digit of the AND gate G21 assigned to the decimal fraction.

Der Ausgang des Vergichers V2 ist über eine Leitung 72 mit den einen und der Ausgang A32 des Umschalters U3 mit dem anderen Eingang eines zweiten, ebenfal's der zweiten Stelle des Dezimalbruches zugeordneten UND-Gatters G22 verbunden.The output of the comparator V2 is via a line 72 with the one and the output A32 of the switch U3 with the other input of a second, also AND gate G22 assigned to the second digit of the decimal fraction.

Die Ausgänge der beiden UND-Gatter G21 und G22 sind mit den Eingängen eines ODER-Gatters G23 verbinden, dessen Ausgang an den zweiten Steuereingang E22 des Umschalters U2 angeschlossen ist. Der Steuereingang E22 soll Vorrang haben, falls beide Steuereingänge E21 und E22 gleichzeitig ein l-Signal erhalten.The outputs of the two AND gates G21 and G22 are connected to the inputs an OR gate G23, the output of which is connected to the second control input E22 of the switch U2 is connected. The control input E22 should have priority, if both control inputs E21 and E22 receive an 1 signal at the same time.

Der Ausgang des Vergleichers VlO ist mit dem ersten Steuereingang Eil des Umschalters U1 verbunden. Der Ausgang des Vergleichers V(i+l) ist über eine Leitung 73 an den einen und der Ausgang A21 des Umschalters U2 an den anderen Eingang eines ersten, der ersten Stelle des Dezimalbruches zugeordneten UND-Gatters all angeschlossen. Der Ausgang des Vergleichers V1 ist über eine Leitung 74 mit dem einen und der Ausgang A22 des Umschalters U2 mit dem anderen Eingang eines zweiten, ebenfallsder ersten Stelle des Dezimalbruches zugeordneten UND-Gatters G12 verbunden.The output of the comparator V10 is connected to the first control input Express connected to the changeover switch U1. The output of the comparator V (i + l) is via a Line 73 to one input and output A21 of switch U2 to the other input a first AND gate all assigned to the first digit of the decimal fraction connected. The output of the comparator V1 is via a line 74 with the one and the output A22 of the changeover switch U2 with the other input of a second, The AND gate G12 assigned to the first digit of the decimal fraction is also connected.

Die Ausgänge der beiden UND-Gatter Gll und G12 sind mit den Eingängen eines ODER-Gatters G13 verbunden, dessen Ausgang an den zweiten Steuereingang E12 des Umschalters U1 angeschlossen ist. Der Steuereingang E12 soll Vorrang haben, falls beide Steuereingänge Ell und E12 gleichzeitig ein l-Signal erhalten.The outputs of the two AND gates Gll and G12 are connected to the inputs an OR gate G13, the output of which is connected to the second control input E12 of the switch U1 is connected. The control input E12 should have priority, if both control inputs Ell and E12 receive an 1 signal at the same time.

Der Zähler Zl ist der ersten, der Zähler Z2 der zweiten und der Zähler Z3 der dritten Stelle des Dezimalbruches zugeordnet. Angenommen, das Teilungsverhältnis hätte wieder den Wert 26,475, dann wird gemäß der Erfindung der Vergleicher V1 auf den Ziffernwert 4 der ersten Stelle, der Vergleicher V2 auf den Ziffernwert 7 der zweiten Stelle und der Vergleicher V3 auf den Ziffernwert 5 der dritten Stelle des Dezimalbruches eingestellt. Der Vergleicher V(l+1) wird erfindungsgemäß auf den Wert 4+1=5 und der Vergleicher V(2+1) auf den Wert 7+1=8 eingestellt. Die Vergleicher V10, V20 und V30 werden auf den Wert Null eingestellt.The counter Z1 is the first, the counter Z2 the second and the counter Z3 assigned to the third digit of the decimal fraction. Assume the split ratio if the value again had the value 26.475, then the comparator V1 would open according to the invention the digit value 4 of the first digit, the comparator V2 to the digit value 7 of the second digit and the comparator V3 to the digit value 5 of the third digit of the Decimal fraction set. The comparator V (1 + 1) is according to the invention is set to the value 4 + 1 = 5 and the comparator V (2 + 1) is set to the value 7 + 1 = 8. the Comparators V10, V20 and V30 are set to the value zero.

Zu Beginn des Frequenzteilungsvorganges stehen alle drei Dekadenzähler auf Null. Daher stehen an E31, A31, E21, A21, Ell und am Ausgang 53 des Umschalters U1 l-Signale an. Weil die UND-Gatter G21, G22, GIl und G12 gesperrt sind, bleibt der Umschalter Ul zunächst auf den Ausgang 53 umgeschaltet und somit der Frequenzteiler F2 auf (a+l):l, entsprechend 27:1, geschaltet. Dieses Teilungsverhältnis wird 5 Perioden lang beibehalten.All three decade counters are at the beginning of the frequency division process to zero. This is why there are E31, A31, E21, A21, Ell and output 53 of the switch U1 l signals on. Because the AND gates G21, G22, GIl and G12 are blocked, remains the switch Ul is initially switched to the output 53 and thus the frequency divider F2 switched to (a + l): l, corresponding to 27: 1. This division ratio becomes 5 Maintained for periods.

Beim Zählerstand 005 erhält die Leitung 73 und damit der erste Eingang des UND-Gatters Gll über den Vergleicher V(l+l) ein l-Signal. Da A21 und damit der zweite Eingang des UND-Gatters all bereits ein l-Signal besitzt, wird über G13 und E12 der Umschalter U1 auf den zweiten Ausgang 54 und damit der Frequenzteiler F2 auf a:l, entsprechend 26:1, umgeschaltet. Dieses Teilungsverhältnis wird ebenfalls 5 Perioden lang beibehalten.When the counter reading is 005, the line 73 and thus the first input of the AND gate Gll via the comparator V (1 + 1) an 1 signal. Since A21 and thus the second input of the AND gate all already has an 1 signal, G13 and E12 the changeover switch U1 to the second output 54 and thus the frequency divider F2 switched to a: 1, corresponding to 26: 1. This division ratio is also Maintained for 5 periods.

Beim Zählerstand 010 erhält Ell über V10 ein l-Signal, so daß U1 und damit F2 wieder auf 27:1 umgeschaltet wird. Auf diese Weise wird alle 5 Perioden von 27:1 auf 26:1 umgeschaltet, bis der Zählerstand 080 erreicht ist. Jetzt erhält die Leitung 71 und damit der erste Eingang des UND-Gatters G21 über V(2+1) ein l-Signal. Da A31 und damit der zweite Eingang des UND-Gatters G21 bereits ein l-Signal besitzt, wird über G23 und E22 der Umschalter U2 auf den zweiten Ausgang A22 umgeschaltet, wodurch der zweite Eingang des UND-Gatters G12 ein l-Signal erhält.When the count is 010, Ell receives an 1 signal via V10, so that U1 and so that F2 is switched back to 27: 1. on this way will every 5 periods switched from 27: 1 to 26: 1 until the counter reading reaches 080 is. Now the line 71 and thus the first input of the AND gate G21 receives an 1-signal via V (2 + 1). Since A31 and thus the second input of the AND gate G21 already has an 1-signal, changeover switch U2 is set to the second via G23 and E22 Output A22 switched over, causing the second input of AND gate G12 to have an 1 signal receives.

Bereits nach weiteren 4 Perioden, nämlich beim Zählerstand 084, erhält auch der erste Eingang des UND-Gatters G12 über 74 und V1 ein l-Signal, so daß über G13 und E12 der Umschalter U1 auf den zweiten Ausgang 54 und damit F2 auf 26:1 umgeschaltet wird. Dieses Teilungsverhältnis wird 6 Perioden lang beibehalten.Already after a further 4 periods, namely when the count is 084, is received also the first input of the AND gate G12 via 74 and V1 an 1 signal, so that via G13 and E12 the changeover switch U1 is switched to the second output 54 and thus F2 to 26: 1 will. This division ratio is maintained for 6 periods.

Beim Zählerstand 090 wird U1 über Ell und V10 wieder auf den ersten Ausgang 53 und damit F2 auf 27:1 umgeschaltet.When the count is 090, U1 returns to the first via Ell and V10 Output 53 and thus F2 switched to 27: 1.

Bis zum Zählerstand 100 wird auf diese Weise abwehselnd 6 Perioden lang auf 26:1 und 4 Perioden lang auf 27:1 geschaltet. Die Umschaltung erfolgt zimmer dann, wenn Zlentweder den Zählerstand 0 oder den Zählerstand 4 erreicht hat. Beim Zählerstand 100 erhält E21 über V20 ein 1-Signal. Dadurch wird U2 auf A21 gegeschaltet, so daß der zweite Eingang des UND-Gatters all ebenfalls ein 1-Signal erhält. Jetzt kann F2 nicht mehr nach 4 Perioden, sondern erst nach 5 Perioden, nämlich beim Zählerstand 105, über V(1+1), 73, all, G13, E12, Ul und 54 auf 26:1 umschalten. Nach weiteren 5 Perioden, nämlich beim Zählerstand lIO, schaltet F2 über V10, Ell, U1 und 53 wieder auf 27:1 um. Das Umschalten wiederholt sich alle 5 Perioden bis zum Zählerstand 180. Von diesem Zählerstand an wiederholen sich die Umschaltvorgänge, die bereits vom Zählerstand 080 an beschrieben und erläutert worden sind, zunächst fortlaufend.In this way, there are 6 periods up to the counter reading 100 switched to 26: 1 for a long time and to 27: 1 for 4 periods. The changeover takes place in the room when Zl has reached either the count 0 or the count 4. At the With counter reading 100, E21 receives a 1 signal via V20. This switches U2 to A21, so that the second input of the AND gate all also receives a 1 signal. now can no longer follow F2 4 periods, but only after 5 periods, namely at counter reading 105, via V (1 + 1), 73, all, G13, E12, Ul and 54 to 26: 1 switch. After a further 5 periods, namely when the count is 10, F2 switches via V10, Ell, U1 and 53 back to 27: 1. Switching is repeated all of the time 5 periods up to the counter reading 180. From this counter reading on, the Switching processes that have already been described and explained starting with the counter reading 080 are initially ongoing.

Bis zum Zählerstand 500 einschließlich wird somit F2 240mal auf 27:1 und 260mal auf 26:1 geschaltet. Beim Zählerstand 500 erhält der zweite Steuereingang E32 über V3 ein l-Signal, wodurch der Umschalter U3 auf den zweiten Ausgang A32 umgeschaltet wird und der zweite Eingang des UND-Gatters G22 ein l-Signal erhält. Das hat zur Folge, daß nach-70 weiteren Perioden, in deren Verlauf F2 alle 5 Perioden umgeschaltet worden ist, nämlich beim Zählerstand 570, auch der Umschalter U2 über V2, 72, A32, G22, G23, E22 von A21 auf A22 umschaltet. Zugleich schaltet U1 über V10 und Ell auf 53 und somit F2 auf 27:1. Bereits nach 4 weiteren Perioden, nämlich beim Zählerstand 574, schaltet F2 über V1, 74, A22, G12, G13, E12, U1 und 54 auf 26:1 um. Dieses Teilungsverhältnis wird 6 Perioden lang, nämlich bis zum Zählerstand 580, beibehalten.Up to and including the counter reading of 500, F2 becomes 27: 1 240 times and switched to 26: 1 260 times. The second control input receives the counter reading 500 E32 via V3 an 1-signal, whereby the changeover switch U3 to the second output A32 is switched and the second input of the AND gate G22 receives an 1 signal. This has the consequence that after -70 further periods, in the course of which F2 every 5 periods has been switched over, namely at the counter reading 570, also the switch U2 over V2, 72, A32, G22, G23, E22 switches from A21 to A22. At the same time, U1 switches over V10 and Ell to 53 and thus F2 to 27: 1. Already after 4 more periods, namely at counter reading 574, F2 switches on via V1, 74, A22, G12, G13, E12, U1 and 54 26: 1 um. This division ratio is 6 periods long, namely up to the count 580, retained.

Beim Zählerstand 580 schaltet F2 über V10, Ell, U1 und 53 auf 27:1 um. Beim Zählerstand 584 schaltet F2 über V1, 74, A22, G12, G13, E12, Ul und 54 wieder auf 26:1 um. Dieses Umschalten nach jeweils 6 bzw. 4 Perioden wiederholt sich bis zum Zählerstand 600. Bei diesem Zählerstand schaltet U2 über V20 und E21 wieder auf A21 um, während F2 zugleich auf 27:1 umschaltet. Nach 5 weiteren Perioden, beim Zählerstand 605, wird F2 über V(l+l), 73, A21, all, G13, E12, U1 und 54 auf 26:1 umgeschaltet. Vom Zählerstand 605 bis zum Zählerstand 000 wiederholen sich die Umschaltvorgänge, die bereits ab Zählerstand 500 bzw. 505 beschrieben und erläutert wurden.When the count is 580, F2 switches to 27: 1 via V10, Ell, U1 and 53 around. When the count is 584, F2 switches via V1, 74, A22, G12, G13, E12, Ul and 54 back to 26: 1. This switching is repeated every 6 or 4 periods up to the counter reading 600. At this counter reading U2 switches via V20 and E21 back to A21, while F2 switches to 27: 1 at the same time. After 5 more periods, when the count is 605, F2 is displayed via V (l + l), 73, A21, all, G13, E12, U1 and 54 26: 1 switched. From the counter reading 605 to the counter reading 000 are repeated the switching processes that have already been described and explained starting with count 500 or 505 became.

Vom Zählerstand 50lbis zum Zählerstand 000 wird somit der Frequezteiler F2 235mal auf 27:1 und 265mal auf 26:1 geschaltet, das ergibt insgesamt im Bereich von 1000 Perioden, wie verlangt, 475mal ein Teilungsverhältnis von 27:1 und 525mal ein Teilungsverhältnis von 26:1. Die Umschaltintervalle differieren nur zwischen 4 und 6 Ausgangsperioden. Es ergeben sich also innerhalb des Bereiches von 1000 Perioden vorteilhaft bedeutend mehr Intervalle mit sehr geringen Abweichungen vom festgelegten Teilungsverhältnis, als bei der eingangs beschriebenen Anordnung.The frequency divider is thus from the counter reading 50l to the counter reading 000 F2 switched 235 times to 27: 1 and 265 times to 26: 1, that results in a total of within the range of 1000 periods, as required, a division ratio of 27: 1 475 times and 525 times a division ratio of 26: 1. The switching intervals only differ between 4 and 6 output periods. This results in a range of 1000 Periods advantageously significantly more intervals with very little deviations from fixed division ratio than in the arrangement described above.

Das Teilungsverhältnis beträgt bei Verwendung einer Vorrichtung nach Figur 1 475 . 27 + 5?5 . 26 = 26 475 - 26,475 1000 1000 und bei Verwendung einer Vorrichtung nach Figur 2 (5 . 27 + 5 . 26) . 8 + (4 . 27 + 6 . 26) . 2 ) . 5 + + 1000 (5 . 27 + 5 . 26) . 7 + (4 . 27 + 6 . 26) . 3 ) . 5 -1000 26 = = 475 1000 = 26,475 Die Gleichungen vermitteln eine Übersicht über die erfindungsgemäßen Ums chaltvorgänge.When using a device, the division ratio is after Figure 1 475. 27 + 5? 5. 26 = 26 475 - 26.475 1000 1000 and at Use of a device according to Figure 2 (5. 27 + 5. 26). 8 + (4. 27 + 6. 26). 2). 5 + + 1000 (5. 27 + 5. 26). 7 + (4. 27 + 6. 26). 3). 5-1000 26 = = 475 1000 = 26.475 The equations provide an overview of those according to the invention Switching processes.

Der Vorrang der Steuereingänge E12, E22, E32 vor den Seuereingängen Ell, E21,E31 ist notwendig für den Fall, daß eine, mehrere oder alle Dezimalstellen hinter dem Komma den Ziffernwert Null haben.The priority of the control inputs E12, E22, E32 over the control inputs Ell, E21, E31 is necessary in the event that one, several or all decimal places have the numerical value zero after the decimal point.

Die Anordnungen gemäß Figur 1 und 2 können auf beliebig viele Stellen hinter dem Komma durch Einfügen weiterer gleichartiger Bauteile oder Baugruppen erweitert werden. Die Anzahl der Bauteile oder Baugruppen kann selbstverständlich auch verringert werden, wenn nur eine oder zwei Stellen hinter dem Komma in Frage kommen.The arrangements according to FIGS. 1 and 2 can be placed in any number of places after the comma by inserting other similar components or assemblies be expanded. The number of components or assemblies can of course also be decreased if only one or two decimal places are in question come.

Claims

P a b e n t a n s p r ü c h e: P a b e n t a n s p r ü c h e:

Verfahren zur selbsttätigen digitalen Division einer Frequenz mit einem Teilungsverhältnis, das durch eine gemischte Dezimalzahl der Form a + n . 10 m ausgedrückt ist, dadurch gekennzeichnet, daß die zu teilende Frequenz einem von a : 1 auf (a + 1) : 1 umschälbaren Frequenzteiler (F1, F2) eingegeben wird, der durch die Ausgangsfrequenz während 1Om Ausgangsperioden n mal auf (a + 1) : 1 und (10 - n) mal auf a : 1 geschaltet wird.Method for automatic digital division of a frequency with a division ratio, which is represented by a mixed decimal number of the form a + n. 10 m is expressed, characterized in that the frequency to be divided one from a: 1 to (a + 1): 1 switchable frequency divider (F1, F2) is entered, which by the output frequency during 10m output periods to (a + 1): 1 and (10 - n) times is switched to a: 1.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Frequenzteiler (F1, F2) in dem Bereich von jeweils 10m Ausgangsperioden möglichst oft umgeschaltet wird und dabei die Länge der Umschaltintervalle möglichst wenig oder gar nicht differiert. 2. The method according to claim 1, characterized in that the frequency divider (F1, F2) are switched as often as possible in the range of 10m output periods and the length of the switching intervals differs as little or not at all.

5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Umschaltung des Frequenzteilers (F1, F2) unter Verwendung von Dekadenzählern (Zm, Z(m-l), Z(m-2), Z1, Z2, Z)) mit nachgeschalteten, auf die gewünschten Umschaltintervalle einstellbaren Decodern oder Vergleichern (Vm, VmO, V(m-l), V(m-l)O, V(m-2v, V(m-2)0, V10, Vi. V(l+l), V20. V2, V(2+1), V70, V3) digitalen Verknüptungsgliedern (A1, A2* G21, G22, G2D, all, G12, G19) und mindestens einem trägheitsarmen Umschalter (U, U1, U2, U5) beziehungsweise einer Kippschaltung mit Speicherverhalten (Flip-Flop-Schaltung) durchgeführt wird.5. The method according to claim 1 or 2, characterized in that the Switching of the frequency divider (F1, F2) using decade counters (Zm, Z (m-l), Z (m-2), Z1, Z2, Z)) with subsequent switching intervals to the desired adjustable decoders or comparators (Vm, VmO, V (m-l), V (m-l) O, V (m-2v, V (m-2) 0, V10, Vi. V (l + l), V20. V2, V (2 + 1), V70, V3) digital logic elements (A1, A2 * G21, G22, G2D, all, G12, G19) and at least one low-inertia changeover switch (U, U1, U2, U5) or a trigger circuit with memory behavior (flip-flop circuit) is carried out.

4. Vorrichtu-ag zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Steuereingänge (a, (a+l)) des Frequenzteilers (F1) mit einem Umschalter (U) verbunden sind, der gesteuerte Ausgang (12) des Frequenzteilers (F1)an m in Reihe geschaltete Dekadenzähler (Zm, Z(m-l), Z(m-2)) angeschlossen ist, jeder Dekadenzänler (Zm, Z(m-l), Z(m-2) mit den Eingängen von zwei zugehörigen, einstellbaren Vergleichern (Vm, VmO; V(m-l), V(m-l)O; V(m-2), V(m-2)0) oder Decodern verbunden ist, der Ausgang jeweils eines Decoders oder Vergleichers (VmO, V(m-l)O, V(m-2)0) der m Dekadenzähler an einen der m Eingänge eines UND-Gatters (A1) und der Ausgang des jeweils anderen Decoders oder Vergleichers (Vm, V(m-l), V(m-2)) an einen der m Eingänge eines anderen UND-Gatters (A2) angeschlossen und die Ausgänge beider UND-Gatter mit den Steuereingängen (25, 26) des Umschalters (U) verbunden sind.4. Vorrichtu-ag for performing the method according to one of the claims 1 to 5, characterized in that the control inputs (a, (a + l)) of the frequency divider (F1) are connected to a changeover switch (U), the controlled output (12) of the frequency divider (F1) is connected to m decade counters (Zm, Z (m-l), Z (m-2)) connected in series, each decadent (Zm, Z (m-l), Z (m-2) with the inputs of two associated, adjustable comparators (Vm, VmO; V (m-l), V (m-l) O; V (m-2), V (m-2) 0) or decoders is connected, the output of a decoder or comparator (VmO, V (m-l) O, V (m-2) 0) the m decade counter to one of the m inputs of an AND gate (A1) and the output of the other decoder or comparator (Vm, V (m-l), V (m-2)) connected to one of the m inputs of another AND gate (A2) and the outputs in the AND gate with the control inputs (25, 26) of the switch (U) are connected.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß vom Ausgang (12) des Frequenzteilers (F1) aus gezählt, die Dekadenzähler (Zm, Z(m-l), Z(m-2)) den Stellen des Dezimalbruches n . 10 von m nach 1 zugeordnet sind, jeweils einer der beiden Vergleicher (Vm, V(m-i), V(m-2)) oder Decoder auf den Ziffernwert der zugeordneten Stelle des Dezimalbruches und jeweils der andere der beiden Vergleicher (VmO, V(m-l)O, V(m-2)0) oder Decoder auf den Wert Null eingestellt ist.5. Apparatus according to claim 4, characterized in that the output (12) of the frequency divider (F1) counted out, the decade counter (Zm, Z (m-l), Z (m-2)) the places of the decimal fraction n. 10 from m to 1 are assigned, one each the two comparators (Vm, V (m-i), V (m-2)) or decoder to the digit value of the assigned position of the decimal fraction and the other of the two comparators (VmO, V (m-l) O, V (m-2) 0) or decoder is set to the value zero.

6. Vorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Steuereingänge (a+l)') des Frequenzteilers (F2) mit einem Umschalter (U1) verbunden sind, der gesteuerte Ausgang (52) des Frequenzteilers (F2) an m in Reihe geschaltete Dekadenzähler (Zl, Z2, Z)) angeschlossen ist, der letzte Dekadenzähler (Z3) mit den Eingängen von zwei zugehörigen, einstellbaren Vergleichern (V), V30) oder Decodern verbunden ist, die anderen Dekadenzähler (Z1, Z2) mit den Eingängen von drei zugehörigen, einstellbaren Vergleichern (V10, V1, V(1+1), V20, V2, V(2+1)) oder Decodern verbunden sind, und die Ausgänge aller Vergleicher oder Decoder, zum Teil unter Zwischenschaltung von Umschaltern (U2, U7) und/ oder digitalen Verknüpfungsgliedern (G11, G!.2, G13; G21, G22, G25), mit dem Eingang des an den Frequenzteiler (F2) angeschlossenen Umschalters (U1) verbunden sind.6. Device according to one of claims 1 to 3, characterized in that that the control inputs (a + l) ') of the frequency divider (F2) with a switch (U1) are connected, the controlled output (52) of the frequency divider (F2) to m in series switched decade counter (Zl, Z2, Z)) is connected, the last decade counter (Z3) with the inputs of two associated, adjustable comparators (V), V30) or decoders, the other decade counters (Z1, Z2) with the inputs of three associated, adjustable comparators (V10, V1, V (1 + 1), V20, V2, V (2 + 1)) or decoders are connected, and the Outputs of all comparators or decoders, partly with the interposition of switches (U2, U7) and / or digital logic gates (G11, G! .2, G13; G21, G22, G25), with the input of the switch (U1) connected to the frequency divider (F2).

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß vom Ausgang(52) des Frequenzteilers (F2) aus gezählt, die Dekadenzähler (Z1, Z2, Z3) den Stellen des Dezimalbruches n .10 von 1 nach m zugeordnet sind,ein Vergleicher (V10, V20, V30) oder Decoder eines jeden Dekadenzählers (Z1, Z2, Z,>) auf den Wert Null, der andere oder ein weiterer Vergleicher (V1, V2, V3) oder Decoder auf den Ziffernwert der zugeordneten Stelle des Dezimalbruches und, soweit vorhanden, der dritte Vergleicher (V(1+1); V(2+1) oder Decoder auf den Wert (1 plus Ziffernwert der zugeordneten Stelle des Dezimalbruches) eingestellt ist.7. Apparatus according to claim 6, characterized in that the output (52) of the frequency divider (F2) are counted, the decade counters (Z1, Z2, Z3) the digits of the decimal fraction n .10 are assigned from 1 to m, a comparator (V10, V20, V30) or decoder of each decade counter (Z1, Z2, Z,>) to the value zero, the other or another comparator (V1, V2, V3) or decoder to the digit value the assigned position of the decimal fraction and, if available, the third comparator (V (1 + 1); V (2 + 1) or decoder to the value (1 plus digit value of the assigned position of the decimal fraction) is set.

8. Vorrichtung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der Ausgang des auf den Wert Null eingestellten Vergleichers (V30) oder Decoders des der Stelle m des Dezimalbruches zugeordneten Dekadenzählers (Z3) mit dem einen Steuereingang (E)1) und der Ausgang des anderen, auf den Ziffernwert der Stelle m des Dezimalbruches eingestellten Vergleichers (V3) oder Decoders mit dem anderen Steuereingang (E52) eines der Stelle m des Dezimalbruches zugeordneten Umschalters (U) verbunden ist, daß der Ausgang des auf den Wert Null eingestellten Vergleichers (V20) oder Decoders des der Stelle (m - 1) des Dezimalbruches zugeordneten Dekadenzählers (Z2) mit dem einen Steuereingang (E21) eines der Stelle (m - 1) des Dezimalbruches zugeordneten Umschalters (U2) verbunden ist, daß der Ausgang des auf den Wert Fi + Ziffernwert der Stelle (m - 1) des Dezimalbruches eingestellten Vergleichers (V(2+1)) oder Decoders an ein erstes, der Stelle (m - 1) des Dezimalbruches zugeordnetes UND-Gatter (G21) angeschlossen ist, daß der Ausgang des auf den Ziffernwert der Stelle (m - 1) des Dezimalbruches eingestellten Vergleichers (V2) oder Decoders an ein zweites, der Stelle (m - 1) des Dezimalbruches zugeordnetes UND-Gatter (G22) angeschlossen ist, daß der zweite Eingang des ersten UND-Gatters (G21) mit dem ersten Ausgang (A)1) und der zweite Eingang des zweiten UND-Gatters (G22) mit dem zweiten Ausgang (A32) des der Stelle m des Dezimalbruches zugeordneten Umschalters (U7) verbunden ist und daß die Ausgänge der beiden UND-Gatter (G21, G22) über ein ODER-Gatter (G27) mit dem zweiten Steuereingang (E22) des der Stelle (m - 1) des Dezimalbruches zugeordneten Umschalters (U2) verbunden sind, wobei die gleiche Verbindungsregel sinngemäß auch für die der weiteren Stelle oder den weiteren Stellen des Dezimalbruches zugeordneten digitalen Ba.-teile gilt und der der Stelle 1 des Dezimalbruches zugeordnete Umschalter (Ul) zugleich der an den Steuereingang des Frequenzteilers (F2) angeschlossene Umschalter ist.8. Apparatus according to claim 6 or 7, characterized in that the output of the comparator (V30) or decoder set to the value zero of the decade counter (Z3) assigned to the position m of the decimal fraction with the one Control input (E) 1) and the Output of the other, to the digit value the comparator (V3) or decoder set with the digit m of the decimal fraction the other control input (E52) is assigned to one of the position m of the decimal fraction Changeover switch (U) is connected that the output of the set to the value zero Comparator (V20) or decoder of the digit (m - 1) assigned to the decimal fraction Decade counter (Z2) with one control input (E21) of one of the digits (m - 1) of the Decimal fraction assigned toggle switch (U2) is connected that the output of the set to the value Fi + digit value of the place (m - 1) of the decimal fraction Comparator (V (2 + 1)) or decoder to a first, the place (m - 1) of the decimal fraction associated AND gate (G21) is connected that the output of the to the digit value the position (m - 1) of the decimal fraction set comparator (V2) or decoder to a second AND gate (G22) assigned to the place (m - 1) of the decimal fraction is connected that the second input of the first AND gate (G21) with the first Output (A) 1) and the second input of the second AND gate (G22) with the second Output (A32) of the toggle switch (U7) assigned to the position m of the decimal fraction tied together and that the outputs of the two AND gates (G21, G22) via an OR gate (G27) with the second control input (E22) assigned to the digit (m - 1) of the decimal fraction Changeover switch (U2) are connected, the same connection rule analogously also for those assigned to the further digit or digits of the decimal fraction digital Ba.-parts applies and the switch assigned to digit 1 of the decimal fraction (Ul) at the same time the switch connected to the control input of the frequency divider (F2) is.

L e e r s e i t eL e r s e i t e