DE2510113B2 - Schaltungsanordnung zur digitalen Messung einer periodisch in Inkremente unterteilten Wegstrecke - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur digitalen Messung einer periodisch in Inkremente unterteilten Wegstrecke mit einem zweiteiligen, sich relativ zur Wegstrecke bewegenden Abtastorgan, dessen Teile entweder durch räumliche Versetzung gegeneinander um eine Viertelperiode der Unterteilung der Wegstrecke oder durch Abtasten zweier paralleler gegeneinander um eine Viertelperiode versetzter Unterteilungen der Wegstrecke zwei zeitlich um eine Viertelperiode gegeneinander versetzte Abtastsignale liefern, aus denen zwei Impulsfolgen erzeugt werden, von denen mindestens eine zur Bestimmung der Länge der Wegstrecke durch einen Zähler gezählt wird und aus denen über einen Diskriminator ein die Richtung der

Relativbewegung des Abtastorgans bestimmendes und die Zählrichtung des Zählers festlegendes Signal gewonnen wird.

Eine solche Art der Messung ist bekannt und beispielsweise als »inkrementale Wegme5methode« in dem »Leitfaden der elektronischen Steuerungs- und Regelungstechnik« Teil II, Francis-Verlag München, S. 30 bis 33 beschrieben. Die zu messende Wegstrecke ist durch ein Strichgitter als Impulsmaßstab unterteilt. Bei der Abtastung wird längs des Weges eine beleuchtete Abtastplatte geführt, die zwei Lesespuren enthält Jede der beiden Lesespuren ist durch mehrere Spalten unterteilt, wobei die Spalte der ersten Lesespur gegen die Spalte der zweiten Lesespur um eine halbe Spaltbreite versetzt sind. Jede dieser beiden Spuren wird von einer eigenen Fotodiode abgelesen. Bewegt sich die Abtastplatte Ober den Maßstab, so liefern die beiden Fotodioden nach einer Impulsformung zwei Rschteck-Impulsreihen, die gegeneinander um die halbe Impulsbreite versetzt sind. Aus dem Verlauf der beiden Inipulsreihen kann man die Bewegungsrichtung der Abtastplatte feststellen.

Technisch wird dieses Erkennen der Bewegungsrichtung in einem Diskriminator bewerkstelligt, in dem der Maximalwert der einen Impulsreihe mit dem gleichzeitig erfolgenden Änderungswert der anderen Impulsreihe verglichen wird. Dieser Änderungswert wird durch Differentiation gewonnen.

Nachteilig ist dabei nicht nur, daß diese inkrementale Wegmeßmethode empfindlich ist gegen Störimpulse, wie es auch auf der Seite 32 der genannten Literaturstelle angegeben ist, sondern auch, daß sich bei der Realisierung einer solchen Diskriminatorschaltung in MOS-Technik als integrierte Schaltung durch die notwendige Differentiation erhebliche Schwierigkeiten ergeben. Aus den vielen integrierenden Parallelkapazitäten in einer MOS-integrierten Schaltung resultieren sehr schlechte Flankensteilheiten, die eine Differentiation erschweren. Darüber hinaus müßte das Integral der Differenzimpulse dennoch genügend groß sein, damit die Logik-Gatter ansprechen. Es könnte zwar eine Art Pseudodifferentiation dadurch stattfinden, daß ein unverzögertes Signal mit einem verzögerten logisch kombiniert wird. Diese Verzögerung kann durch einen integrierenden Kondensator geschehen. Das bedeutet aber einen großen Platzbedarf. Neben den nach wie vor durch Schaltkapazitäten vorhandenen schlechten Flanken der Impulse ist auch nachteilig, daß diese Pseudodifferentiation bei kurzen Impulsen unmöglich ist, da am Verknüpfungsglied das unverzögerte Signal bei Ankunft des verzögerten nicht mehr ausreichende Wirkung hat.

Bei einer aus der DD-PS 72 289 bekannten Diskriminatorschaltung werden neben drei Flipflop und drei UND-Verknüpfungen zwei Verzögerungsstrecken benötigt Insbesondere in der integrierten Schaltungstechnik sind aber Signalverzögerungen relativ schwierig zu realisieren, so daß die vorbekannte Diskriminatorschaltung aufwendig zu realisieren ist, selbst wenn man bei Fehlen von Verzögerungsstrecken eine größere Anzahl von Stufen vorsieht, was aber in integrierter Technik keinen Nachteil hinsichtlich des Aufwandes bedeutet In integrierter Technik bedeutet die Zahl von Bauelementen, wenn es sich dabei im wesentlichen um Transistor-Funktionseinheiten handelt, keinen ins Gewicht fallenden Aufwand, da solche Funktionseinheiten technologisch in praktisch beliebiger Anzahl relativ einfach realisierbar sind. Verzögerungsglieder, die als statische Elemente durch passive Funktionseinheiten realisiert werden müssen, sind daher in integrierter Technik weit aufwendiger.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum inkrementalen Wegmessen anzugeben, bei denen das Erkennen der Bewegungsrichtung ohne Differentiation von Impulsen erfolgt und eine Realisierung als integrierter Schaltkreis in MOS-Technik möglich ist

ίο Zur Lösung dieser Aufgabe ist eine Schaltungsanordnung der eingangs genannten Art erfindungsgemäß durch folgende Merkmale gekennzeichnet: Durch einen ersten, ein erstes Abtastsignal aufnehmenden Kreis mit mindestens einem Schwellwertschalter, dessen Schwell wert so gewählt ist daß er an seinem Ausgang im Bereich der Maxima des ersten Abtastsignals Maximalwertimpulse mit einer der Frequenz des ersten Abtastsignals gleichen Frequenz liefert durch einen zweiten, ein zweites Abtastsignal aufnehmenden Kreis mit zwei Schwellwertschaltern mit einem oberen bzw. einem unteren Schwellwert deren Ausgänge an ein NOR-Gatter angekoppelt sind, das an seinem Ausgang während des Ansteigens und Abfallens des zweiten Abtastsignals Differenzimpulse der doppelten Frequenz liefert und durch eine Einspeisung der Maximalwertimpulse und der Differenzimpulse in den Diskriminator, in dem der logische Wert jeweils eines Maximalwertimpulses festgehalten, zum Zeitpunkt des nächsten Differenzimpulses mit dem logischen Wert des nächsten Maximalwertimpulses verknüpft wird und daraus das die Zählrichtung des Zählers festlegende Kennsignal gewonnen wird.

Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.

An Hand der Figuren der Zeichnung soll die Erfindung näher erläutert werden. Dabei zeigt die F i g. 1 schematisch in Blockdarstellung die gesamte Anordnung mit dem Abtastorgan, der Impulsumformung, dem Diskriminator und mit dem Zähler. In der

F i g. 2 sind die zeitlichen Verläufe der auftretenden Impulse dargestellt Die

Fig.3 zeigt die schaltungstechnische Realisierung der Impulsformer, die Fig.4 in Blcckdarstellung die Diskriminatorschal- 5 tung für die Zweifachauswertung und die F i g. 5 für die Vierfachauswertung. Die F i g. 6 enthält den technischen Aufbau des Diskriminators nach der F i g. 4 mit logischen Bausteinen. In der F i g. 1 sind mit 1 und 2 zwei inkremental

so unterteilten Wegspuren a und b bezeichnet die gegeneinander in der durch einen Doppelpfeil dargestellten Bewegungsrichtung um eine Viertelperiode der Inkrementalunterteilung versetzt sind. Ein optisches Abtastorgan wird durch zwei Fotodioden 3 und 4 gebildet wobei die Fotodiode 3 ein von der Spur 1 empfangenes optisches Signal zu einem elektrischen Ausgangssignal und die Fotodiode 4 ein von der Spur 2 aufgenommenes optisches Signal zu einem elektrischen Ausgangssignal umformen. Es sei bei dieser Darstellung angenommen, daß das Abtastorgan mit den Fotodioden 3 und 4 stationär ist während sich die beiden Spuren 1 und 2 in die durch den Doppelpfeil gekennzeichneten Bewegungsrichtungen bewegen können. Der Fotodiode 3 ibt ein Verstärker 5 und der Fotodiode 4 ein Verstärker 6 nachgeschaltet. Das Ausgangssignal A des Verstärkers 5 führt auf zwei Schmitt-Trigger 7 und 8, das Ausgangssignal B des Verstärkers 8 führt auf zwei Schmitt-Trigger 9 und 10. Die beiden Schmitt-Trigger 7

und 9 haben eine obere Ansprechschwelle Si, die beiden Schmitt-Trigger 8 und 10 eine untere Ansprechschwelle S₂.

Die Ausgangssignale der Schmitt-Trigger 7 bis 10 sind nacheinander bezeichnetjnit A\, A₂, B\, B₂. Die beiden Ausgangssignale A\ und A₂ der beiden Schmitt-Trigger 7 und 8 werden in einem NOR-Gatter 11 zu einem Signal Ia, die beiden Ausgangssignale B\ und B₂ der beiden Schmitt-Trigger 9 und 10 in einem NOR-Gatter 12 zu einem Signal h geformt Die beiden Signale A \ und Bt sind hier sog. Maximalwertimpulse, d.h. um den Zeitpunkt des Maximalwerts der beiden Signale A und B, und zwar von einer Breite, die durch den oberen Schwejlenwert S\ bestimmt ist. Die beiden Signale A₂ und B₂ sind negierte Maximalwertimpulse um den >5 Zeitpunkt des Maximums der beiden Signale A und B und in ihrer Breite definiert durch den unteren Schwellenwert S₂. Durch die Verknüpfung in den beiden NOR-Gattern 11 und 12 sind die Signale Ia und Ib hier sog. Differenzimpulse jeweils zu Zeitpunkten, wo sich die beiden Signale A und Ä jeweils zwischen den beiden Schwellenwerten S\ und S₂ bewegen. Die Maximalwertimpulse A\ und B\ und die beiden Differenzimpulse Ia und Ib sind auf vier Eingänge eines Diskriminator 13 gegeben. Die beiden Differenzimpulse Ia und Ib sind in einem NOR-Gatter 14 verknüpft und zu Zähltakten ZT für einen Zähler 15 umgeformt. Der Diskriminator 13 formt aus seinen Eingangssignalen ein Kennsignal K zum Festlegen der Zählrichtung des Zählers 15.

Dies ist zunächst das gesamte Blockschaltbild für die Vierfachauswertung. Für die Zweifachauswertung fallen der Schwellenwertschalter 8 und das NOR-Gatter 11 weg. Das NOR-Gatter 14 ist dann eine Negation. Dem Diskriminator werden nur die Signale Ai und h zugeführt; sein innerer Aufbau ist einfacher. Zur Darstellung dieses Falles sind der Schwellenwertschalter 8, das NOR-Gatter 11 und die die Signale A₂ und I_A führenden Verbindungsleitungen sowie die Eingangsleitung des Diskriminators 13 für das Signal B\ gestrichelt gezeichnet. «o

Der Verlauf der genannten Signale ergibt sich aus der Darstellung in der F i g. 2. Es ist zunächst die periodische Unterteilung der beiden Spuren a und b dargestellt, die um eine Viertelperiode gegeneinander versetzt sind. Weiter zeigt die Fig.2 den zeitlichen Verlauf der beiden von den Verstärkern 5 und 6 gelieferten Signale A und B, annähernd sinusförmig, mit den beiden Schwellenwerten S₁ und S₂ der Schwellenwertschalter 7 bis 10. Daraus ergibt sich der zeitliche Verlauf der Maximalwertimpulse A\, A₂, Bu B₂. Die jeweilige so Differenz ergibt sich für die Signale Ia und Ib- Dabei zeigt sich, daß durch die Versetzung um eine Viertelperiode Differenzimpulse Ia zeitlich mit Maximalwertimpulsen B\ bzw. B₂ zusammenfallen und Differenzimpulse Ib mit Maximalwertimpulsen A\ bzw. A₂. Die Differenzimpulse Ia und Ib erscheinen mit der doppelten Frequenz der Maximalwertimpulse; d. h, daß auch zu den Zeitpunkten des Minimums der Signale A und B Differenzimpulse h bzw. Ia erfolgen. Jeweils zu den Zeitpunkten, wo weder ein Differenzimpuls I_A noch ein Differenzimpuls Ib vorhanden ist, liegt ein Impuls des Zähltaktes ZT. Zum Zeitpunkt ti erfolgt ein Wechsel in der Bewegungsrichtung. Nach dem letzten Zähltakt wird dann das Kennsignal K geändert, im dargestellten Fall von Null auf logisch 1.

Die F i g. 3 enthält die schaltungstechnische Darstellung einer vorteilhaften Realisierung der Schwellenwertschalter 7 bis 10. Dabei ist die Schaltung für zwei Schwellenwertschalter 7 und 8 bzw. 9 und 10 dargestellt. In diesen Schwellenwertschaltern werden aus den analogen Signalen A bzw^ B die digitalen Impulse Ai, und A\ bzw. B\ und Bi geformt. Zwischen zwei Versorgungspotentialen Vgg und Vss sind zwei Reihenschaltungen aus den Drain-Source-Strecken jeweils zweier MOS-Feldeffekttransistoren 16, 17, 18 und 19 gelegt. Dabei liegen die Gate-Elektrode des Transistors 17 und die des Transistors 18 und die Source-Elektroden der Transistoren 17 und 19 auf dem Versorgungspotential Vgg und die Drain-Elektroden der beiden Transistoren 16 und 18 auf dem Versorgungspotential Vss- Eine Eingangsklemme 20, die das Signal A führt, ist mit den Gate-Elektroden des Transistors 16 und des Transistors 19 verbunden. Die Verbindungsstelle der beiden Transistoren 16 und 17 und die der Transistoren 18 und 19 führen jeweils zum Eingang eines ÄS-Fiipfiops mit den Ausgängen 21 und 22. Der Ausgang 21 führt das Signal A₂, der Ausgang 22 das Signal Λι. Die beiden ÄS-Flipflops sind jeweils aus zwei rückgekoppelten NOR-Gattern 23 bis 26 realisiert, wobei die beiden RS-Eingänge jeweils über ein Negationsglied 27 bzw. 28 komplementär geschaltet sind. Für das Signal Bund die Signale B\ und B₂ gilt das Entsprechende.

In der Reihenschaltung der beiden Transistoren 16 und 17 dient der Transistor 16 als Schalttransistor und der Transistor 17 als Lasttransistor. Maßgebend für das Durchschalten dieses Schalttransistors 16 ist eine einzige Schwellenspannung, so daß über die Source-Elektrode des Transistors 16 und über das zugehörige ÄS-Flipflop der Ausgang 21 dann einen Impuls A₂ mit dem logischen Wert 1 führt, wenn das Eingangssignal A unter dem unteren Schwellenwert S₂ liegt Die Reihenschaltung der beiden Transistoren 18 und 19 stellt einen Schalter mit einem höheren Schwellenwert dar, weil der Transistor 19 als Schalttransistor und der Transistor 18 als Lasttransistor arbeiten und der Transistor 19 dann durchschaltet, wenn das Eingangssignal A einen höheren Schwellenwert überschreitet Nach Überschreiten dieses höheren Schwellenwerts S\ führt der Ausgang 22 einen Impuls A\ mit dem logischen Wert 1.

Die F i g. 4 stellt den inneren Aufbau des Diskriminators 13 für den Fall der Zweifachauswertung dar, wo an seinem Eingang nur eine Sorte von Maximalwertimpulsen A\ und eine Sorte von Differenzimpulsen Ib gelegt werden und daraus das Kennsignal K geformt wird. Ein sog. Delay-Master-Slave-Flipflop 29 hat einen mit D bezeichneten und einen mit !"bezeichneten Eingang. An den Eingang D sind die Maximalwertimpulse A\ gelegt, an den Eingang T die Differenzimpulse Ib- Beim Schaltschritt des Flipflops 29, d. h, wenn die Differenzimpulse Ib über den Takteingang das Flipflop 29 schalten, wird der von den Maximalwertimpulsen A\ an den Eingang D gelegte Zustand in das Flipflop 29 übernommen und bis zum nächsten Schaltschritt aufbewahrt, wo sich das Flipflop 29 erneut nach seinem Eingang D einstellt Das bedeutet, daß zum Zeitpunkt eines Differenzimpulses h am Ausgang des Flipflops 29 der Wert der Maximalwertimpulse A\ befindet, den diese zum Zeitpunkt des davorliegenden Differenzimpulses Ib hatten.

Im Normalfall, wo zum Zeitpunkt aufeinanderfolgender Differenzimpulse /β die Maximalwertimpulse A\ einen wechselnden logischen Wert haben, weisen der Eingang D und der Ausgang des Flipflops 29 immer. einen unterschiedlichen logischen Wert auf. Das gilt für den Fall, wo die relative Bewegungsrichtung der Spuren

a und b und damit die Zählrichtung des Zählers 15 gleich bleibt. Kehrt sich dagegen die relative Bewegungsrichtung der beiden Spuren a und b um — der Zeitpunkt t\ in der F i g. 2 —, dann ist der Wert der Maximalwertimpulse A\ zu den Zeitpunkten eines Differenzimpulses /β vor dem Richtungswechsel und des nächsten Differenzimpulses Ib nach dem Richtungswechsel gleich. Dann führen aber zum Zeitpunkt dieses nächsten Differenzimpulses Ib der Eingang D und der Ausgang des Flipflops 29 denselben logischen Wert.

Zum logischen Erkennen eines solchen Vorgangs sind der Eingang D und der Ausgang des Flipflops 29 auf ein EXCLUSIV-ODER-Gatter 30 gegeben, das an seinem Ausgang dann eine logische Null führt, wenn der Eingang D und der Ausgang des Flipflops 29 entweder beide den Wert logisch 0 oder den Wert logisch 1 führen. Der Ausgang des EXCLUSIV-ODER-Gatters führt über eine Negation 31 zu dem einen Eingang eines UND-Gatters 32. Der andere Eingang des UND-Gatters 32 ist mit dem Eingang T des Flipflops 29 verbunden. Damit führt der Ausgang des UND-Gatters 32 nur dann einen Impuls vom Wert logisch 1, wenn die Maximalwertimpulse A\ zu den Zeitpunkten aufeinanderfolgender Differenzimpulse h denselben Wert aufweisen. Der Ausgangsimpuls des UND-Gatters 32, der für den Zähler 15 ein Signal zum Umschalten der Zählrichtung darstellt, wird vorteilhaft auf ein Trigger-Flipflop 33 gegeben. Ein solches Flipflop 33 schaltet seinen Ausgangszustand jeweils dann um, wenn ein Impuls an seinen Eingang gelegt wird. Dieser Ausgangszustand des Flipflops 33 stellt für den Zähler 15 das Kennsignal K&vc.

In der F i g. 5 ist der innere Aufbau des Diskriminators 13 für die Vierfachauswertung dargestellt Entsprechend den zwei weiteren Eingängen des Diskriminators 13 nach F i g. 1 für die Maximalwertimpulse B_x und für die Differenzimpulse U ist die Schaltung nach der Fig.4 erweitert durch ein zweites Delay-Master-Slave-Flipflop 34 mit einem Eingang D und mit einem Eingang T und mit einem Ausgang. An den Eingang D sind die Maximalwertimpulse B\ und an den Eingang T die Differenzimpulse Ia gelegt. Der Eingang D und der Ausgang des Flipflops 34 sind in einem EXCLUSIV-ODER-Gatter 35 verknüpft dessen Ausgang über ein Negationsglied 36 mit dem Eingang Tdes Flipflops 34 in einem UND-Gatter 37 verknüpft ist. Der Ausgang des UND-Gatters 37 ist mit dem Ausgang des UND-Gatters 32 nach der Fig.4 in einem ODER-Gatter 38 verknüpft und an den Takteingang eines Trigger-Flipflops 39 gelegt. Der Ausgang 40 des Trigger-Flipflops 39 führt das Kennsignal K zum Festlegen der Zählrichtung des Zählers 15. In diesem Fall der Vierfachauswertung kann nach jedem Zähltakt ZTdurch beide Differenzimpulse Ia und Ib ein Umschalten der Zählrichtung vorgenommen werden. Allerdings muß im Trigger-Flipflop 39 noch garantiert sein, daß nach einem Umschalten, das zum Zeitpunkt beispielsweise eines Differenzimpulses h ausgelöst worden ist nicht der bei der neuen Bewegungsrichtung zum Zeitpunkt des nachfolgenden Differenzimpulses Ia erfolgende Ausgangsimpuls erneut ein Umschalten auslöst Durch das NOR-Gatter 14 entsprechend der Fi g. 1 ist garantiert, daß die Zähltakte ZT nicht mit einem Umschaltimpuls zusammenfallen.

In der F i g. 6 ist eine beispielhafte Ausgestaltung des Diskriminatoraufbaus mit logischen Gattern dargestellt

s Als Grundlage ist dabei das Blockschaltbild nach der Fig.4 für die Zweifachauswertung genommen. Die Erweiterung auf die Vierfachauswertung nach dem Blockschaltbild der F i g. 5 kann leicht vorgenommen werden.

ίο Sowohl der Master-Teil als auch der Slave-Teil des Delay-Master-Slave-Flipflops 29 besteht jeweils aus einem RS- Flipflop aus jeweils zwei rückgekoppelten NOR-Gattern 41,42 bzw. 43,44. Die R- und S-Eingänge zum Setzen und Rücksetzen der Flipflops sind jeweils angesteuert über ein UND-Gatter 45 bis 48. Der Eingang mit den Maximalwertimpulsen A\ liegt an einem Eingang des UND-Gatters 46 und über ein Negationsglied 49 an einem Eingang des UND-Gatters 45 des Master-Teils. Die jeweils anderen Eingänge der UND-Gatter 45 und 46 liegen am Eingang für die Differenzimpulse /» jeweils ein Eingang der beiden UND-Gatter 47 und 48 des Slave-Teils liegen über ein Negationsglied 50 am Eingang für die Differenzimpulse Ib- Die beiden anderen Eingänge der UND-Gatter 47 und 48 sind mit den Ausgängen der beiden ODER-Gatter 41 und 42 verbunden.

Der Eingang mit den Maximalwertimpulsen A\ liegt außerdem sowohl an dem einen Eingang eines ODER-Gatters 51 als auch an dem einen Eingang eines NAND-Gatters 52. An den beiden anderen Eingängen des ODER-Gatters 51 und des NAND-Gatters 52 liegt der Ausgang des NOR-Gatters 44 des Delay-Master-Slave-Flipflops 29. Der Ausgang des ODER-Gatters 51 und der des NAND-Gatters 52 sind in einem NAND-Gatter 53 verknüpft dessen Ausgang zu dem einen Eingang eines UND-Gatters 54 führt Mit dem anderen Eingang des UND-Gatters 54 ist der Eingang für die Differenzimpulse h verbunden. Die Konfiguration der Gatter 51 bis 54 stellt das EXCLUSIV-ODER-Gatter 30 mit dem Negationsglied 31 und dem UND-Gatter 32 nach der F i g. 4 dar.

Das Trigger-Flipflop 33 ist aus einem Master-Slave-Flipflop aufgebaut dessen beide Teile ebenfalls jeweils aus zwei ÄS-Flipflops mit NOR-Gattern und Ansteuerung über UND-Gatter aufgebaut sind. Der Master-Teil enthält dabei zwei rückgekoppelte NOR-Gatter 55 und 56, die angesteuert werden über zwei UND-Gatter 57 und 58. Der Slave-Teil besteht aus zwei rückgekoppelten NOR-Gattern 59 und 60, die über zwei UND-Gatter

so 61 und 62 angesteuert werden. Zur Ansteuerung des Trigger-Flipflops 33 ist der Ausgang des UND-Gatters 54 mit jeweils einem Eingang der beiden Master-UND-Gatter 57 und 58 verbunden und liegt über ein Negationsglied 63 an jeweils einem Eingang der Slave-UND-Gatter 61 und 62. Die beiden anderen Eingänge der Master-UND-Gatter 57 und 58 sind jeweils mit einem der beiden Ausgänge des Slave-Flipflops, also den Ausgängen der beiden NOR-Gatter 59 und 60 verbunden. Der Ausgang des NOR-Gatters 60 führt das Kennsignal K zum Festlegen der Zählrichtung des Zählers 15.

Hierzu 3 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Schaltungsanordnung zur digitalen Messung einer periodisch in Inkremente unterteilten Wegstrecke mit einem zweiteiligen, sich relativ zur Wegstrecke bewegenden Abtastorgan, dessen Teile entweder durch räumliche Versetzung gegeneinander um eine Viertelperiode der Unterteilung der Wegstrecke oder durch Abtasten zweier paralleler gegeneinander um eine Viertelperiode versetzter Unterteilungen der Wegstrecke zwei zeitlich um eine Viertelperiode gegeneinander versetzte Abtastsignalc liefern, aus denen zwei Impulsfolgen erzeugt werden, von denen mindestens eine zur Bestimmung der Länge der Wegstrecke durch einen Zähler gezählt wird und aus denen über einen Diskriminator ein die Richtung der Relativbewegung des Abtastorgans bestimmendes und die Zählrichtung des Zählers festlegendes Signal gewonnen wird, gekennzeichnet durch einen ersten, ein erstes Abtastsignal (A) aufnehmenden Kreis mit mindestens einem Schwellwertschalter (7), dessen Schwellwert (S\) so gewählt ist, daß er an seinem Ausgang im Bereich der Maxima des ersten Abtastsignals (A) Maximalwertimpulse (A\) mit einer der Frequenz des ersten Abtastsignals gleichen Frequenz liefert, durch einen zweiten, ein zweites Abtastsignal (B) aufnehmenden Kreis mit zwei Schwellwertschaltern (9, tO) mit einem oberen bzw. einem unteren Schwellwert φ bzw. Si), deren Ausgänge an ein NOR-Gatter (12) angekoppelt sind, das an seinem Ausgang während des Ansteigens und Abfallens des zweiten Abtastsignals (B) Differenzimpulse (Ib) der doppelten Frequenz liefert, und durch eine Einspeisung der Maximalwertimpulse (Ai) und der Differenzimpulse (Ib) in den Diskriminator (13), in dem der logische Wert jeweils eines Maximalwertimpulses (Ai) festgehalten, zum Zeitpunkt des nächsten Differenzimpulses (Ib) mit dem logischen Wert des nächsten Maximalwertknpulses (A\) verknüpft wird und daraus das die Zählrichtung des Zählers (15) festlegendes Kennsignal (K) gewonnen wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der das erste Abtastsignal (A) aufnehmende Kreis einen weiteren Schwellwertschalter (8) mit dem unteren Schwellwert (Si) enthält, daß die Ausgänge der Schwellwertschalter (7, 8) des das erste Abtastsignal (A) aufnehmenden Kreises an ein weiteres NOR-Gatter (11) angekoppelt sind, das an seinem Ausgang während des Ansteigens und Abfallens des ersten Abtastsignals (A) weitere Differenzimpulse (Ia) liefert, daß der Ausgang des Schwellwertschalters (9) mit dem oberen Schwellwert (Si) und der Ausgang des weiteren NOR-Gatters (It) an den Diskriminator (13) angekoppelt sind, in dem der logische Wert jeweils eines Maximalwertimpulses (B\) vom Ausgang den Schwellwertschalter (9) mit dem oberen Sch well wert (Si) in dem das zweite Abtastsignal (B) aufnehmenden Kreis festgehalten, zum Zeitpunkt des nächsten weiteren Differenzimpulses (Ia) mit dem logischen Wert des nächsten Maximalwertimpuls (B\) vom Schwellwertschalter (9) mit dem oberen Schwellwert (Si) in dem das zweite Abtastsignal liefernden Kreis verknüpft wird und die daraus gewonnenen Impulse neben den zum Zeitpunkt der Differenzimpulse (Ib) gewonnenen Impulse zu dem die Zählrichtung des Zählers (15) festlegenden Kennsignal (A^ verarbeitet werden.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Diskriminator (13) ein erstes Delay-Master-Siave-Flipflop (29) mit einem D-Eingang, einem Γ-Eingang und mit einem Ausgang enthält, daß die Maximalwertimpulse (Ai) vom Schwellwertschalter (7) mit dem oberen

ίο Schwellwert (Si) in dem das erste Abtastsignal (A) aufnehmenden Kreis am D-Eingang und die Differenzimpulse (I_B) am Γ-Eingang als Taktimpulse liegen, daß der IT-Eingang mit dem Ausgang über ein EXKLUSIV-ODER-Gatter (30) logisch verknüpft ist und daß der Ausgang des EXKLUSIV-ODER-Gatters (30) über ein Negationsglied (31) mit dem Γ-Eingang in einem UND-Gatter (32) logisch verknüpft ist urd daß am Ausgang des UND-Gatters (32) Impulse zum Bilden des die Zählrichtung des Zählers (15) festlegenden Kennsignals (K) entnommen werden.

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Diskriminator (13) ein zweites Delay-Master-Slave-Flipflop (34) enthält, an dessen D-Eingang die Maximalwertimpulse (Bi) vom Ausgang des Schwellwertschalters (9) mit dem oberen Schwellwert in dem das zweite Abtastsignal (B) aufnehmenden Kreis und an dessen Γ-Eingang die weiteren Differenzimpulse (U) liegen, daß der

so D-Eingang und der Ausgang über ein EXKLUSIV-ODER-Gatter (35) miteinander und der Ausgang des EXKLUSIV-ODER-Gatters (35) über ein Negationsglied (36) und der Γ-Eingang in einem UND-Gatter (37) logisch miteinander verknüpft sind und daß der Ausgang des UN D-Gatters (37) mit den aus dem zweiten Delay-Master-Slave-Flipflop (34) gewonnenen Impulsen und der Ausgang des UND-Gatters (32) mit den aus dem ersten Delay-Master-Slave-Flipflop (29) gewonnenen Im pulsen über ein ODER-Gatter (38) miteinander verknüpft zu einem Ausgang für Impulse führen, die zu dem die Zählrichtung des Zählers (15) festlegenden Kennsignal (K^ verarbeitet werden.

5. Schaltungsanordnung nach Anspruch 3 oder 4, ■*5 dadurch gekennzeichnet, daß dem UND-Gatter (32) bzw. dem die beiden UND-Gatter (32, 37) verknüpfenden ODER-Gatter (38) ein Trigger-Flipflop (39) nachgeschaltet ist, dessen Ausgang (40) das die Zählrichtung des Zählers (15) festlegende Kennsignal (K) führt.