DE2502477A1 - Frequency synthesiser with first voltage controlled oscillator - has constant frequency crystal oscillator and device for offset frequency generation - Google Patents

Abstract

The frequency synthesiser comprises an adder which adds the offset frequency to the crystal oscillator output frequency. A fixed ratio frequency divider divides the adder output signal. A phase sensitive detector compares the first voltage controlled oscillator frequency with the frequency divider output signal and delivers a control signal correcting the oscillator frequency. The above adder comprises a second voltage controlled crystal oscillator, a mixer subtracting one of the frequencies to be added from the crystal VCO frequency, and a second phase sensitive detector which compares the mixer output frequency with the second frequency to be added, and so controls the crystal VCO that the mixer output frequency is equal to the second frequency to be added.

Description

Brequenz-Synthesizer Die Erfindung betrifft einen Frequenz-Synthesizer, also eine Schaltungsanordnung, mit der sich eine bestimmte Frequenz aus mehreren anderen Frequenzen zusammensetzen läßt. Frequency synthesizer The invention relates to a frequency synthesizer, So a circuit arrangement with which a certain frequency from several can be composed of other frequencies.

Ein Blockdiagramm eines herkömmlichen Brequenz-Synthesizers ist in Fig. 1 der beiliegenden Zeichnungen dargestellt. Der Synthesizer enthält einen spannungsabgestimmten, bzw. span nungsgesteuerten Oszillator (VCO) 10, von dem die zusammen gesetzte Frequenz Fou abgenommen wird. Die Steuerspannung für den spannungsabgestimmten Oszillator 10 wird von einem Phasendetektor 14 zugeführt, der das Ausgangssignal eines an den spannungsabgestimmten Oszillator 10 angeschalteten Frequenzteilers 12 mit variablem Teilungsverhältnis mit dem Ausgangssignal eines Frequenzteilers 16 mit festem Teilungsverhältnis vergleicht, der an einen Quarzoszillator 18 angeschlossen ist. Sind FREF die Ausgangsfrequenz des Quarzoszillators 18, n das Teilungsverhältnis des Frequanzteilers 12-und m das Teilungsverhältnis des Frequenz teilers 16, dann gilt: OUT n FREF m Ist n eine ganze Zahl, dann kann Foug nur in Schritten von F##F/m variiert werden; wird diese Größe verringert, um die Flexibilität oder Anpassungsfähigkeit des Synthesizers zu erhöhen, dann werden auch die Frequenzen der Signale verringert, die in demEhasendetektor 14 verglichen werden.A block diagram of a conventional frequency synthesizer is shown in FIG Fig. 1 of the accompanying drawings. The synthesizer contains a voltage-matched, or voltage controlled oscillator (VCO) 10, from which the composite frequency Fou is removed. The control voltage for the voltage matched oscillator 10 is fed from a phase detector 14, which the output signal of a to the voltage-matched oscillator 10 switched on Frequency divider 12 with variable division ratio with the output signal of a frequency divider 16 with a fixed division ratio, which is connected to a crystal oscillator 18 is. If FREF is the output frequency of the crystal oscillator 18, n is the division ratio of the frequency divider 12 and m the division ratio of the frequency divider 16, then The following applies: OUT n FREF m If n is an integer, then Foug can only be used in steps of F ## F / m be varied; this size is reduced for flexibility or adaptability of the synthesizer, then the frequencies of the signals are also decreased, which are compared in the phase detector 14.

Soll die Ausgangsfrequenz in Schritten von 1 Hz variiert werden, so liegt die Einstellzeit des Systems in der Größenordnung von 10 sek.If the output frequency is to be varied in steps of 1 Hz, see the setting time of the system is of the order of 10 seconds.

Weiterhin ist bei einem Kolloquium für "Digital Frequency Sythesis in Communication Systems, das am ersten Mai 1972 stattgefunden hat und von der I.E.E. organisiert wurde, vorgeschlagen worden, das System nach Fig. 1 zu modifizieren ueine Interpolations-Frequenz zu der geteilten Bezugsfrequenz hinzuzufügen, unmittelbar bevor sie in den Phasendetektor 14 eingegeben wird. Dieser Vorschlag ermöglicht es zwar theoretisch, daß Frequenzen in Schritten von 1 Hz in einer für die Praxis brauchbaren kurzen Zeitspanne zusammengesetzt werden können, hat jedoch andererseits den Nachteil, daß es schwierig, wenn nicht unmöglich ist, diesen Vorschlag in irgend einer, für die Praxis einsetzbaren Form auszuführen. Dafür gibt es zwei Gründe: Zunächst ist die Interpolationsfrequenz, die einer Bezugsfrequenz beigemischt werden soll, im Vergleich mit der Bezugsfrequenz klein, so daß es als Ergebnis hiervon schwierig ist, die Summenfrequenz von der Differenzfrequenz zu trennen, da die beiden so nahe beieinander liegen. Zweitens ist es in å edem Fall mit Komplikationen verbunden, eine Nischstufe zu entwickeln und herzustellen, die bei den Frequenzen zufriedenstellend arbeiten kann, die für dieses System vorgeschlagen worden sind.Furthermore, there is a colloquium for "Digital Frequency Sythesis in Communication Systems, which took place on May 1st, 1972 and was organized by the I.E.E. has been organized, it has been proposed to modify the system of FIG To add an interpolation frequency to the divided reference frequency, immediately before it is input to the phase detector 14. This proposal enables Although it is theoretically that frequencies in steps of 1 Hz in one for practice can be put together in a useful short period of time, but has on the other hand the disadvantage that it is difficult, if not impossible, to translate this proposal into any a form that can be used in practice. There are two reasons: First is the interpolation frequency that is mixed into a reference frequency is said to be small in comparison with the reference frequency, so it is as a result of this difficult is the sum frequency of to separate the difference frequency, because the two are so close to each other. Second, there are always complications connected to develop a niche stage and manufacture that at the frequencies which have been proposed for this system can work satisfactorily.

Mit der vorliegenden Erfindung soll deshalb ein Frequenz Synthesizer geschaffen werden, bei dem die oben erwähnten Schwierigkeiten nicht auftreten.The present invention is therefore intended to provide a frequency synthesizer can be provided in which the above-mentioned difficulties do not arise.

Dies wird gemäß der vorliegenden Erfindung dadurch erreicht, daß die versetzte oder Interpolationsfrequenz zwischen dem Quarzoszillator 18 und dem Frequenzteiler 16 mit festem Teilungsverhältnis hinzugefügt wird, und daß als Mischstufe ein spannungsabgestimmter Quarzoszillator verwendet wird, um die beiden Frequenzen miteinander zu addieren; der Quarzoszillator kann nur auf die Summenfrequenz phasenstarr zwangssynchronisiert werden; dazu kann beispielsweise eine Phase Lock Schaltung verwendet werden, mit der ein spannungsabgestimmter Oszillator auf herkömmliche Weise auf eine Signalfrequenz durch Vergleich des Phasenwinkels zwangssynchronisiert wird. Quarzoszillatoren können nur innerhalb einer sehr schmalen Bandbreite spannungsgesteuert werden, und es ist deshalb auf diese Weise möglich, den Frequenzbereich so auszulegen, daß er zwar die Summenfrequenz bedeckt, die Differenzfrequenz jedoch ausschließt; dadurch wird das Problem einer ungenauen Zwangssynchronisierung durch Vergleich der Phasenwinkel verringert.This is achieved according to the present invention in that the offset or interpolation frequency between crystal oscillator 18 and the frequency divider 16 with a fixed division ratio is added, and that a voltage-tuned mixer stage Crystal oscillator is used to add the two frequencies together; the crystal oscillator can only be forced-phase locked to the sum frequency will; a phase lock circuit, for example, can be used for this purpose which is a voltage-tuned oscillator in a conventional manner on a signal frequency is forcibly synchronized by comparing the phase angle. Crystal oscillators can can only be voltage controlled within a very narrow bandwidth, and it is therefore possible in this way to interpret the frequency range so that it is covers the sum frequency but excludes the difference frequency; thereby becomes the problem of inaccurate forced synchronization by comparing the phase angles decreased.

Die Erfindung soll im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden, schematischen Zeichnungen näher erläutert werden.The invention is intended in the following on the basis of exemplary embodiments Will be explained in more detail with reference to the accompanying schematic drawings.

Es zeigen: Fig. 1 das bereits beschriebene herkömmliche System; Fig. 2 ein Blockschaltbild eines Frequenz Synthesizers gemäß der Erfindung; und Fig. 3 ein Blockschaltbild der Frequenz Additionsschaltung nach Fig. 2.1 shows the conventional one already described System; Fig. 2 is a block diagram of a frequency synthesizer according to the invention; and FIG. 3 is a block diagram of the frequency addition circuit according to FIG. 2.

Die zusammengesetzte Frequenz F0UT wird von einem spannungsabgestimmten Oszillator 30 abgenommen, der durch einen Phasendetektor 34 gesteuert wird, der Phasendetektor 34 vergleicht zwei Frequenzen, die von dem spanr nungsabgestimmten Oszillator 30 bzw. einem Quarzoszillator 40 abgegeben werden. Das Signal von dem spannungsabgestimmten Oszillator 30 wird in einem Frequenzteiler 32 mit variablem Teilungsverhältnis geteilt, während das Signal von dem Quarzoszillator 40 über eine Frequenz-Addierstufe 38 und einen Frequenzteiler 36 mit festem Teilungsverhältnis zugeführt wird.The composite frequency F OUT is voltage tuned by a Oscillator 30 removed, which is controlled by a phase detector 34, the Phase detector 34 compares two frequencies from the voltage matched Oscillator 30 or a quartz oscillator 40 are output. The signal from that voltage-matched oscillator 30 is in a frequency divider 32 with variable Division ratio divided while the signal from the crystal oscillator 40 via a Frequency adder 38 and a frequency divider 36 with a fixed division ratio is fed.

Die Frequenz-Addierstufe 38 addiert zu der B#zugsfrequenz von dem Oszillator 40 ein Signal, das durch Frequenzteilung des Ausgangssignals eines zweiten spannungsabgestimmten Oszillators 20 in einem Frequenzteiler 28 mit variablem Teilungsverhältnis erhalten wird. Die Frequenzteiler 28 und 32 mit variablem Teilungsverhältnis sind so gekoppelt, daß sie gleichzeitig eingestellt werden können.The frequency adder 38 adds to the B # train frequency of the Oscillator 40 a signal, which by frequency division of the output signal of a second voltage-matched oscillator 20 in a frequency divider 28 with a variable division ratio is obtained. The frequency dividers 28 and 32 are with variable division ratio coupled so that they can be adjusted at the same time.

Die Frequenz des spannungsabgestimmten Oszillators 20 wird durch das Ausgangssignal eines Phasendetektors 24 gesteuert, der die Ausgangsfrequenz -eines Frequenzteilers 22 mit variablem Teilungsverhältnis, der mit dem spannungsabgestimmten Oszillator 20 verbunden ist, mit dem Ausgangssignal eines Frequenzteilers 26 mit festem Teilungsverhältnis vergleicht, der mit dem Quarzoszillator 40 verbunden ist.The frequency of the voltage tuned oscillator 20 is determined by the Output signal of a phase detector 24 controlled, the output frequency -eines Frequency divider 22 with a variable division ratio, which is matched with the voltage Oscillator 20 is connected to the output signal of a frequency divider 26 with the fixed division ratio connected to the crystal oscillator 40.

In folgenden soll der Betriebsablauf der Schaltung erläutert werden, wobei angenommen wird, daß die zusammenzusetzende Frequenz 21,234,567 sein soll. Die spannungsabgestimmten Oszillatoren 20 und 30 haben einen Bereich von 20 bis 30 Reiz.The operating sequence of the circuit is explained below will, assuming that the frequency to be assembled is to be 21,234,567. The voltage matched oscillators 20 and 30 range from 20 to 30 stimulus.

Der Quarzoszillator 40 liefert eine B#zugsfrequenz von 10 MHz, der Frequenzteiler 26 hat ein festes Teilungsverhältnis von 10,000, und der Frequenzteiler 36 hat ein festes Teilungsverhältnis von 1,000. Die Blöcke 20 bis 26 bilden zusammen mit dem Quarzoszillator 40 die gleiche Anordnung, wie sie bei dem herkömmlichen, in Fig. 1 dargestellten Frequenz-Synthesizer vorhanden war; sie dienen dazu, eine versetzte Frequenz zusammenzustellen, die in den Frequenzteiler 28 mit variablem Verhältnis eingegeben wird. Diese Anordnung ist bereits erläutert worden, und es soll nur darauf hingewiesen werden, daß die versetzte Frequenz des Synthesizers nur in Stufen von 1 KHz variiert werden kann, da die dem Phasendetektor 24 zugeführte Frequenz 1 KHz ist.The crystal oscillator 40 supplies a train frequency of 10 MHz, the Frequency divider 26 has a fixed division ratio of 10,000, and so does the frequency divider 36 has a fixed division ratio of 1,000. The blocks 20-26 together form with the crystal oscillator 40 the same arrangement as in the conventional, there was a frequency synthesizer shown in FIG. 1; they serve to make a put together offset frequency, which in the frequency divider 28 with variable Ratio is entered. This arrangement has already been explained, and it it should only be noted that the offset frequency of the synthesizer can only be varied in steps of 1 KHz, since the phase detector 24 fed Frequency is 1 KHz.

Der Frequenzteiler 22 kann so eingestellt werden, daß sich irgend ein Teilungsverhältnis von 20>000 bis 30,000 ergibt.The frequency divider 22 can be set so that any a division ratio of 20> 000 to 30,000 results.

Soll eine Frequenz von 21,234,567 erzeugt werden, so wird der Frequenzteiler 22 auf ein Teilungsverhältnis von 24,567 eingestellt. Die Frequenzteiler 28 und 32 mit variablem Teilungsverhältnis werden beide auf ein Verhältnis von 2,121 eingestellt. Es läßt sich also folgender Zusammenhang erkennen: Das Teilungsverhältnis des Frequenzteilers 22 besteht aus den vier letzten Ziffern der zu erzeugenden- Frequenz, denen eine "2" vorangestellt ist, während man die Verhältnisse der Frequenzteiler 28 und 32 dadurch erhält daß eine 2 von den ersten vier Ziffern der zusammenzusetzenden Frequenz abgezogen wird.If a frequency of 21,234,567 is to be generated, the frequency divider is used 22 is set to a division ratio of 24.567. The frequency dividers 28 and 32 with variable division ratio are both set to a ratio of 2.121. The following relationship can be recognized: The division ratio of the frequency divider 22 consists of the last four digits of the frequency to be generated, one of which "2" is prefixed, while the ratios of the frequency dividers 28 and 32 this gives that a 2 of the first four digits of the frequency to be composed is deducted.

In diesem speziellen Zahlenbeispiel ist die dem Frequenzteiler 28 mit variablem Teilungsverhältnis zugeführte Frequenz 24,567 KHz, während die Frequenz am Ausgang dieses Brequenzteilers H KHz ist. Diese Frequenz wird in dem Frequenz-Addierglied 38 zu der 10 MHz Bexugsfrequenz; addiert, so daß auf den Frquenzteiler 36 mit festem Teilungsverhältnis die Frequenz 10 000 + ###### KHz gegeben wird, die der Frequenzteiler 36 mit festem Teilungsverhältnis zu einer Frequenz von 10,000 + #6i Hz teilt. Wenn der Phasendetektor 34 die Frequenz des spannungs abgestimmt en Oszillators 30 stabilisiert hat, so daß seine beiden Eingangsfrequenzen gleich sind, so bedeutet dies, daß die Ausgangsfrequenz FOUT gleich den Frequenzen an dem Phasendetektor 34, multipliziert mit 2,121 sind; dies ist das Teilungsverhältnis des Frequenzteilers 32. Damit ist also die Ausgangsfrequenz gleich: 2,121 x 10,000 + #1 = 21,234,567 Aus dieser letzten Summe ergibt sich die Notwendigkeit, den Frequenzteiler 28 zu verwenden, da bei seinem Fehlen das Ausmaß der Änderung in der A#sgangsfrequenz, die durch Ändern des Frequenzteilers 22 herbeigeführt wird, von der Einstellung des Frequenzteilers 32 abhängen würde.In this particular numerical example, that is the frequency divider 28 with variable division ratio supplied frequency 24.567 KHz, while the frequency at the output of this frequency divider is H KHz. This frequency is used in the frequency adder 38 to the 10 MHz excitation frequency; added, so that on the frequency divider 36 with a fixed division ratio the frequency 10 000 + ###### KHz is given, that of the frequency divider 36 with a fixed division ratio to a frequency of 10,000 + # 6i Hz divides. When the phase detector 34 tuned the frequency of the voltage s oscillator 30 has stabilized so that its two input frequencies are the same it means that the output frequency FOUT is equal to the frequencies at the Phase detector 34 multiplied by 2.121; this is the division ratio of the frequency divider 32. So the output frequency is the same: 2.121 x 10,000 + # 1 = 21,234,567 From this last sum there is the need to use the frequency divider 28 should be used, since in its absence the extent of the change in the output frequency, which is brought about by changing the frequency divider 22 from the setting of the frequency divider 32 would depend.

Ein geeigneter Aufbau der Frequenz-Addierstufe 38 ist in Fig. 3 der beiliegenden Zeichnungen dargestellt.A suitable construction of the frequency adder 38 is shown in FIG accompanying drawings.

Die Addierstufe enthält einen #pannungsabgestimmten Quarzoszillator 50, dessen Ausgangssignal in einer Mischstufe 58 mit einer der zu summierenden Frequenzen F1 gemischt wird. Die Differenz- oder Schwebefrequenz wird aus dem Ausgangssignal der Mischstufe 58 mittels eines Tiefpasses und Verstärkers 60 herausgezogen. Diese Frequenz wird in einem Phasenkomparator, der aus den Blöcken 54, 56 und 66 besteht, mit der zweiten der beiden Frequenzen F2 verglichen, wobei das Ausgangssignal der Phasenkomparatoranordnung dazu verwendet wird, den ~spannungsabgestimmten Oszillator 50 so zu steuern, daß seine Ausgangsfrequenz auf die Summe F1 + F2 gesetzt werden sollte.The adder contains a voltage-adjusted crystal oscillator 50, the output signal of which in a mixer 58 with one of the frequencies to be summed F1 is mixed. The difference or beat frequency is derived from the output signal the mixer 58 is pulled out by means of a low-pass filter and amplifier 60. These Frequency is in a phase comparator, which consists of blocks 54, 56 and 66, compared with the second of the two frequencies F2, the output signal of the Phase comparator arrangement is used to make the ~ voltage-tuned oscillator 50 so that its output frequency are set to the sum F1 + F2 should.

Die Phasenkomparatoranordnung weist gemäß der Darstellung einen Abtast- oder Steuerimpulsgenerator 66 auf, der beispielsweise ein monostabiler Multivibrator sein kann, der Abtast- oder Steuerimpulse erzeugt, die mit einem vorher bestimmten Phasenwinkel der ausgefilterten Schwebefrequenz zusammentreffen. Die Frequenz F2 wird in einem Sägezahngenerator in eine Sägezahnwellenform umgewandelt, die in einem Momentanwertspeicher oder einer Sample und Hold Schaltung 54 zu Zerltlpwikten abgetastet wird, die durch die erzeugten Steuerimpulse bestimmt werden. Wenn die Sägezahnwellenform die gleiche Impulsfrequenz oder die gleiche durchschnittliche Zahl der Impulse pro Zeiteinheit wie die Abtastimpulse hat, dann tritt ein stetiges Gleichstromsignal an dem Ausgang der Sample und Hold Schaltung 54 auf, das zur Steuerung des spannungsabgestimmten Oszillators 50 verwendet wird.According to the illustration, the phase comparator arrangement a Sampling or control pulse generator 66, for example a monostable multivibrator can be, the scanning or control pulses generated with a predetermined Phase angle of the filtered out beat frequency coincide. The frequency F2 is converted into a sawtooth waveform in a sawtooth generator, which is converted into a Instantaneous value memory or a sample and hold circuit 54 scanned to Zerltlpwikten which are determined by the generated control pulses. When the sawtooth waveform the same pulse frequency or the same average number of pulses per Unit of time as the sampling pulse has, then a steady direct current signal occurs at the output of the sample and hold circuit 54, which is used to control the voltage-balanced Oscillator 50 is used.

Es ist jedoch auch möglich, ein Gleichstromsignal an dem Ausgang des Momentanwertspeichers zu erhalten, wenn die Abtast- oder Steuerimpulse nicht die gleiche Impulsfrequenz wie die Sägezahnimpulse haben, wenn sie sich beispielsweise wie Harmonische zueinander verhalten. Um diese Möglichkeit auszuschließen, ist ein Frequenz-Komparator 68 so angeschaltet, daß er die Rücklaufimpulse der Sägezahnwellenform und die Abtastimpulse empfängt und Ausgangsimpulse erzeugt, wenn die beiden Frequenzen unterschiedlich sind. Diese Impulse werden über ein ODER-Glied 72 auf einen Zähler 62 geführt, wobei der Zählerstand des Zählers 62 in einem Umsetzer 64 in eine Analogspannung umgewandelt wird; die Ausgangsspannung des Umsetzers 64 wird in einem Spannungs- Addierglied 52 zu der Steuerspannung summiert, die von dem Momentanwertspeicher 54 abgenommen wird.However, it is also possible to have a direct current signal at the output of the To get instantaneous value memory if the sampling or control pulses do not have the same pulse frequency as the sawtooth pulses if they are, for example how harmonics relate to one another. To rule out this possibility is a Frequency comparator 68 switched on so that it returns the return pulses of the sawtooth waveform and receives the sampling pulses and generates output pulses when the two frequencies are different. These pulses are sent to a counter via an OR gate 72 62 out, the count of the counter 62 in a converter 64 in an analog voltage is converted; the output voltage of the converter 64 is in a voltage Adding element 52 to the control voltage summed by the instantaneous value memory 54 is removed.

Fehler bzw. Irrtümer können auch dann auftreten, wänn die Abtastimpulse mit den Rücklaufimpulsen der Sägezahnwellenform zusammenfallen. Dieser Fehlermöglichkeit wird durch ein UND-Glied 70 ausgeschlossen, das beim Empfang von Rücklaufimpulsen und Abtastimpulsen gleichzeitig den Zähler -62 Impulse über das ODER-Glied 72 zuführt; dadurch ändert sich die an den Spannungsabgestimmten Oszillator 50 angelegte Steuerspannung auf die gleiche Weise, wie es oben in Bezug auf die Impulse von dem Komparator 68 beschrieben wurde.Errors or mistakes can also occur if the sampling pulses coincide with the return pulses of the sawtooth waveform. This possibility of failure is excluded by an AND gate 70, which when receiving return pulses and sampling pulses simultaneously the counter -62 Impulses about that OR gate 72 supplies; this changes the oscillator that is tuned to the voltage 50 applied control voltage in the same way as it was above with respect to the Pulses from the comparator 68 has been described.

- Patentansprüche -- patent claims -

Claims (6)

Patentansprüche 1. Frequenz-Synthesizer mit einem ersten, elektrisch abgestimmten Oszillator, mit einem frequenzkonstanten Quarzoszillator, mit einer Anordnung zur Erzeugung einer versetzten Frequenz, mit einer Addiereinrichtung, um die versetzte Frequenz und die Ausgangsfrequenz des frequenzkonstanten Quarzoszillators zu addieren, mit einem Frequenzteiler mit festem Teilungsverhältnis, um die Frequenz des Ausgangssignals der Addiereinrichtung zu teilen, und mit einem phasenempfindlichen Detektor, der die Frequenz eines Signals, das von dem ersten elektrisch abgestimmten Oszillator abgenommen wird, mit der Frequenz des Ausgangssignals des Frequenzteilers vergleicht und ein Steuersignal erzeugt, um die Frequenz des ersten, elektrisch abgestimmten Oszillators in der Weise zu steuern, daß die Ausgangsfrequenz des ersten, elektrisch abgestimmten Oszillators gleich der des Frequenzteilers mit festem Teilu;;verhältnis wird, d a -d u r c h g e k e n n z e i c h n e t, daß die Einrichtung, die die versetzte Frequenz zu der Ausgangsfrequenz des frequenzkonstanten Quarzoszillators (40) addiert, einen zweiten, elektrisch abgestimmten Quarzoszillator (30), eine Mischeinrichtung, um von der Ausgangsfrequenz des elektrisch abgestimmten Quarzoszillators eine der beiden zu summierenden Frequenzen abzuziehen, und einen zweiten phasenempfindlichen Detektor 4) aufweist, der die Ausgangsfrequenz der Mischeinrichtung mit der zweiten zu summierenden Frequenz vergleicht und den elektrisch abgestimmten Qtiarzoszillator in der Weise steuert, daß die Frequenz an dem Ausgang #er Mischeinrichtung und die zweite, zu summierende Frequenz gleich werden. Claims 1. Frequency synthesizer with a first, electrical tuned oscillator, with a frequency constant crystal oscillator, with a Arrangement for generating an offset frequency, with an adding device, around the offset frequency and the output frequency of the constant-frequency crystal oscillator to add up, using a frequency divider with a fixed division ratio, to get the frequency of the output signal of the adder, and with a phase sensitive Detector showing the frequency of a signal sent by the first electrically matched Oscillator is picked up, with the frequency of the output signal of the frequency divider compares and generates a control signal to the frequency of the first, electrical tuned oscillator in such a way that the output frequency of the first, electrically tuned oscillator equal to that of the frequency divider with fixed division ratio will, d a -d u r c h e k e n n n z e i c h n e t, that the institution that displaced the Frequency added to the output frequency of the constant-frequency crystal oscillator (40), a second, electrically tuned quartz oscillator (30), a mixing device, to one of the output frequency of the electrically tuned crystal oscillator Subtract both frequencies to be summed, and a second phase-sensitive Detector 4) which has the output frequency of the mixer with the second compares the frequency to be summed and the electrically tuned quartz oscillator controls in such a way that the frequency at the output # of the mixer and the second frequency to be summed become the same. 2. Frequenz-Synthesizer nach Anspruch 1, dadurch gekennzeichnet, daß das Signal von dem ersten, elektrisch abgestimmten Oszillator (20) dem ersten phasenempfindlichen Detektor (24) über einen ersten Frequenzteiler (22) mit variablem Teilungsverhältnis zugeführt wird.2. Frequency synthesizer according to claim 1, characterized in that the signal from the first electrically tuned oscillator (20) to the first phase sensitive detector (24) is supplied via a first frequency divider (22) with a variable division ratio will. 3. Frequenz-Synthesizer nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtung zur Erzeugung einer versetzten Frequenz einen dritten, elektrisch abgestimmten Oszillator (50), einen zweiten Frequenzteiler mit variablem Teilungsverhältnis, der zwischen den dritten, elektrisch abgestimmten Oszillator (50) und die Addiereinrichtung (38) geschaltet ist, einen dritten phasenempfindlichen Detektor, der die Frequenz des dritten, elektrisch abgestimmten Oszillators (50) steuert, einen dritten Frequenz teiler mit variablem Teilungsverhältnis, der zwischen den dritten, elektrisch abgestimmten Oszillator (50) und den dritten, phasenempfindlichen Detektor geschaltet ist, und einen zweiten Frequenzteiler mit festem Teilungsverhältnis enthält, der zwischen den frequenzkonstanten Quarzoszillator (40) und den dritten phasenempfindlichen Detektor geschaltet ist.3. Frequency synthesizer according to claim 2, characterized in that the device for generating an offset frequency has a third, electrical tuned oscillator (50), a second frequency divider with variable division ratio, that between the third, electrically tuned oscillator (50) and the adder (38) is connected, a third phase-sensitive detector, the frequency of the third, electrically tuned oscillator (50) controls a third frequency divider with variable division ratio between the third, electrically matched Oscillator (50) and the third, phase-sensitive detector is connected, and a second frequency divider with a fixed division ratio between the constant-frequency crystal oscillator (40) and the third phase-sensitive Detector is switched. 4. Frequenz-Synthesizer nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der zweite phasenempfindliche Detektor einen Sägezahngenerator (56) mit konstanter Amplitude und einen Momentanwertspeicher (54) aufweist, um das Ausgangssignal des Sägezahngenerators (56) bei vorher bestimmten Phasenwinkeln der ersten zu summierenden Frequenz abzutasten. 4. Frequency synthesizer according to one of claims 1 to 3, characterized characterized in that the second phase sensitive detector is a sawtooth generator (56) with constant amplitude and an instantaneous value memory (54) to store the Output signal of the sawtooth generator (56) at predetermined phase angles of the the first frequency to be summed. 5. Frequenz-Synthesizer nach Anspruch 4, gekennzeichnet durch einen Frequenz-Komparator (68), der die beiden, an den phasenempfindlichen Detektor angelegten Frequenzen vergleicht und die Steuerspannung ändert, die an den elektrisch abgestimmten Quarzoszillator angelegt wird, wenn die beiden zuletzt erwähnten Frequenzen ungleich sind.5. Frequency synthesizer according to claim 4, characterized by a Frequency comparator (68) which the two applied to the phase sensitive detector Compares frequencies and changes the control voltage applied to the electrically tuned Crystal oscillator is applied if the two last mentioned frequencies are not equal are. 6. Frequenz-Synthesizer nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß Anordnungen vorgesehen sind, um die an den elektrisch abgestimmten Quarzoszillator angelegte Steuerspannung zu ändern, wenn die Abtastperiode des Momentanwertspeichers (54) mit dem Rücklauf des Ausgangssignals in Sägezahnwellenform des Sägezahngenerators (56) zusammenfällt.6. Frequency synthesizer according to one of claims 4 or 5, through this characterized in that arrangements are provided to the electrically matched Crystal oscillator to change applied control voltage when the sampling period of the instantaneous value memory (54) with the return of the output signal in the sawtooth waveform of the sawtooth generator (56) coincides.